JP3265827B2 - チップ型マイクロギャップ式サージアブソーバ - Google Patents

チップ型マイクロギャップ式サージアブソーバ

Info

Publication number
JP3265827B2
JP3265827B2 JP11649794A JP11649794A JP3265827B2 JP 3265827 B2 JP3265827 B2 JP 3265827B2 JP 11649794 A JP11649794 A JP 11649794A JP 11649794 A JP11649794 A JP 11649794A JP 3265827 B2 JP3265827 B2 JP 3265827B2
Authority
JP
Japan
Prior art keywords
thin film
conductive thin
pair
surge absorber
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11649794A
Other languages
English (en)
Other versions
JPH07326462A (ja
Inventor
智明 若林
芳幸 田中
三喜男 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP11649794A priority Critical patent/JP3265827B2/ja
Publication of JPH07326462A publication Critical patent/JPH07326462A/ja
Application granted granted Critical
Publication of JP3265827B2 publication Critical patent/JP3265827B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電話機、ファクシミリ、
電話交換機、モデム等の通信機器用の電子機器に印加さ
れるサージ電圧を吸収するサージアブソーバに関する。
更に詳しくは、プリント回路基板に表面実装可能なマイ
クロギャップを有するチップ型マイクロギャップ式サー
ジアブソーバに関するものである。
【0002】
【従来の技術】従来、この種のサージアブソーバとし
て、本出願人は図8に示すように、単一の絶縁基板1の
両端部に一対の端子電極2a,2bが設けられ、この基
板1の上面に形成された第1導電性薄膜3aの基端が一
対の端子電極2a,2bのうち一方の端子電極2aに電
気的に接続され、基板1の上面に形成された第2導電性
薄膜3bの基端が一対の端子電極2a,2bのうち他方
の端子電極2bに電気的に接続され、更に第1導電性薄
膜3aの先端と第2導電性薄膜3bの先端との間にマイ
クロギャップ4が形成されたサージ吸収素子を特許出願
した(特開昭60−167293)。このサージアブソ
ーバは不活性ガス中に封入されない。このマイクロギャ
ップ4は絶縁基板1上に帯状に形成された導電性薄膜3
の各中央部をこの薄膜3の幅方向にレーザ等でカットし
て作られる。上記サージアブソーバでは雷サージ等に起
因して端子電極2a,2bにサージ電圧が印加される
と、最初に導電性薄膜3a,3bに沿ってグロー放電が
起こり、最終的に一対の端子電極2a,2b間でのアー
ク放電に移行してサージ電圧を吸収する。
【0003】上記サージアブソーバは、図示しないが電
子機器の一対の入力線路にこの電子機器に並列に接続さ
れ、電子機器の使用電圧より高い電圧で動作するように
構成される。即ち、上記サージアブソーバはその放電開
始電圧より低い電圧では抵抗値の高い抵抗体であるが、
印加電圧がその放電開始電圧以上のときには数10Ω以
下の抵抗値の低い抵抗体になる。電子機器に雷サージ等
の数kV〜数10kVのサージ電圧が瞬間的に印加され
ると、上記サージアブソーバが放電し、このサージ電圧
を吸収して電子機器を保護するようになっている。電子
機器の前段にこの種のサージアブソーバを設けないと、
異常電圧(サージ)が電子機器内に侵入し、絶縁破壊等
を起こさせ、電子機器の動作不良等を発生させる。
【0004】しかし、上記サージアブソーバでは、製作
時に所望の静電容量の値を得るための調整が至難であっ
た。またサージアブソーバは一対の導電性薄膜3a,3
bを不活性ガスで封止しようとしても、極めて難しい問
題点があった。
【0005】これらの点を解消するために、本出願人は
図7に示すように、絶縁スペーサ5を挟持することによ
り所定のマイクロギャップ6をあけて一対の絶縁基板7
a,7bが互いに平行にかつ重ね合わされ、基板7a,
7bの両端部に一対の端子電極8a,8bが設けられ、
一方の基板7aの対向面に形成された第1導電性薄膜9
aの基端が一方の端子電極8aに電気的に接続され、他
方の基板7bの対向面に形成された第2導電性薄膜9b
の基端が他方の端子電極8bに電気的に接続され、更に
薄膜9a,9bの先端面がそれぞれ薄膜9a,9bの幅
方向に延びて互いに略平行に形成されたチップ型マイク
ロギャップ式サージアブソーバを特許出願した(特願平
6−31119)。このサージアブソーバでは基板7
a,7bと絶縁スペーサ5とにより形成された密閉空間
に不活性ガスが封入される。
【0006】このサージアブソーバでは、基板7a,7
bの重ね合わせ方向から透視したときの導電性薄膜9
a,9b同士の重なり部分又はギャップの大きさを変え
ることにより、製作時にサージアブソーバの静電容量を
所望の値に容易にすることができ、大気の湿度等に影響
されずに一定した放電開始電圧を得られるようになって
いる。
【0007】
【発明が解決しようとする課題】上記従来のサージ吸収
素子及びチップ型マイクロギャップ式サージアブソーバ
では、例えば一方の端子電極がプラスで他方の端子電極
がマイナスのサージ電圧が印加されると、先ず一方の端
子電極に電気的に接続された第1導電性薄膜の先端と他
方の端子電極に電気的に接続された第2導電性薄膜の先
端との間にグロー放電が起こり、この放電の一端が第1
導電性薄膜の表面に沿って一方の端子電極に向って進展
し、かつ放電の他端が第2導電性薄膜の表面に沿って他
方の他方の端子電極に向って進展し、最終的に一対の端
子電極間でのアーク放電に移行する。
【0008】しかし、グロー放電の一端近傍、即ちプラ
スの一方の端子電極に接続された第1導電性薄膜の周囲
の不活性ガス又は空気の分子の多くはグロー放電の電子
なだれにより電離してプラスに帯電し、この正電荷イオ
ンは電子と比較して動きが遅く、またこの正電荷イオン
がマイナスの他方の端子電極に向って移動することによ
り更に電子との衝突が増大するため、グロー放電の一端
がプラスの一方の端子電極に向って進展する速度がグロ
ー放電の他端がマイナスの他方の端子電極に向って進展
する速度より遅くなる不具合があった。このため、サー
ジ電圧が印加されてから一対の端子電極間にてアーク放
電が開始するまでの時間、即ちフラッシオーバ時間を短
縮するのに限界があり、サージ応答遅れを減少させるこ
とが困難な問題点があった。
【0009】本発明の目的は、雷サージのような瞬間的
なサージ電圧を吸収して電子機器を保護する機能に加え
て、サージ応答電圧を低くすることによりサージ応答遅
れを減少でき、更に封入ガスの圧力を変化させずにサー
ジ応答電圧を低くすることができるチップ型マイクロギ
ャップ式サージアブソーバを提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、図1に示すように、本発明の第1のサージアブソー
バ10は、絶縁スペーサ11を挟持することにより所定
のマイクロギャップ12をあけて互いに平行にかつ重ね
合わされた一対の絶縁基板13,14と、一対の絶縁基
板13,14の両端部に設けられた一対の端子電極1
6,17と、一対の絶縁基板13,14のうち一方の基
板13の対向面に形成され一対の端子電極16,17の
うち一方の端子電極16に基端が電気的に接続された第
1導電性薄膜18と、一対の絶縁基板13,14のうち
他方の基板14の対向面に形成され一対の端子電極1
6,17のうち他方の端子電極17に基端が電気的に接
続された第2導電性薄膜19とを備え、第1導電性薄膜
18の先端がこの薄膜18の幅方向に対して一方の基
板13の対向面内で所定の角度θ1だけ傾斜して形成さ
れ、第2導電性薄膜19の先端縁がこの薄膜19の幅方
向に対して他方の基板14の対向面内で所定の角度θ 1
だけ傾斜して形成され、一対の絶縁基板13,14をそ
の重ね合わせ方向から透視したときに第2導電性薄膜1
9の先端縁と第1導電性薄膜18の先端縁とが互いに平
行に形成されたものである。
【0011】以下、本発明の第1のサージアブソーバを
詳述する。 (a) 絶縁スペーサ 絶縁スペーサ11はガラス、セラミックス等により作ら
れる。この絶縁スペーサ11は、この絶縁スペーサ11
を挟んで一対の絶縁基板13,14を重ね合わせたと
き、これらの絶縁基板13,14を互いに平行にして所
定のマイクロギャップ12を作り出すことができれば、
形状及び大きさは特に限定されない。その配置場所は第
1導電性薄膜18及び第2導電性薄膜19の先端部分を
除くところであればよい。ただし、両導電性薄膜18,
19の放電部分を絶縁基板13,14とともに密閉空間
を作り出し、この密閉空間に不活性ガスを封止するとき
には、所定の形状でこの部分を囲む必要がある。この場
合の絶縁スペーサ11の形状は、図1及び図3に示すよ
うにリング状にすると製造が簡便で好ましい。しかし、
図示しないが絶縁スペーサを絶縁基板の外形に合わせた
枠状に形成すれば、一体化したときに絶縁基板間にほこ
り、塵埃等の侵入を防ぐことができる。絶縁スペーサ1
1によりサージアブソーバ10のマイクロギャップ12
の大きさが決められ、その厚さは10μm〜1mm、好
ましくは10〜100μm、特に好ましくは30〜50
μmの範囲から選ばれる。この厚さは吸収すべき異常電
圧、即ち放電開始電圧の大きさにより決められる。絶縁
スペーサ11を絶縁基板13,14と別個に作製する以
外に、ガラスペースト等を配設すべき箇所にスクリーン
印刷し乾燥して焼成することにより、或いはスパッタリ
ング等の薄膜形成技術を用いることにより、導電性薄膜
を形成した後で、絶縁スペーサを一方の絶縁基板の上面
に形成してもよい。このときには当然、絶縁スペーサは
導電性薄膜より厚く形成しなければならない。
【0012】(b) 絶縁基板と導電性薄膜の形成 一対の絶縁基板13,14はそれぞれアルミナ、ベリリ
ア、ムライト、ステアタイト、フォルステライト等から
同形同大に作られる。形状は三角形状、四角形状、多角
形状等、板状であればよいが、四角形状がチップ化した
ときに取扱い易く好ましい。一対の絶縁基板13,14
の対向面には第1導電性薄膜18及び第2導電性薄膜1
9がそれぞれ形成される。絶縁基板13,14の両端部
に端子電極16,17を形成したときに、基板13に形
成された第1導電性薄膜18の基端は基板13の一端縁
又はその近傍まで延びて一方の端子電極16に電気的に
接続され、基板14に形成された第2導電性薄膜19の
基端は基板14の他端縁又はその近傍まで延びて他方の
端子電極17に電気的に接続される。薄膜18,19の
先端はそれぞれ薄膜18,19の幅方向に対して所定
の角度θ1だけ同一方向に傾斜して絶縁基板13,14
の対向面上にそれぞれ形成される。これらの薄膜18,
19はスクリーン印刷法、スパッタリング法、蒸着法、
イオンプレーティング法、めっき法、CVD法等の薄膜
形成法により絶縁基板13,14の上面に形成される。
薄膜18,19の厚さは0.05〜500μm、好まし
くは0.5〜100μm、特に好ましくは1〜5μmの
範囲から選ばれる。第1導電性薄膜18及び第2導電性
薄膜19は、図1の符号tに示すように、一対の絶縁基
板13,14をその重ね合わせ方向から透視したときに
薄膜18及び薄膜19の先端が部分的に重なるように形
成することも、図5に示すように薄膜18と薄膜19が
丁度連続面を作り出すように形成することも、或いは図
6に示すように薄膜18及び薄膜19の先端の間にギャ
ップxを作り出すように形成することもできる。重なり
部分t又はギャップxを変えることによりサージアブソ
ーバ10の静電容量を所望の値に変えることができる。
【0013】(c) 絶縁基板と絶縁スペーサとの一体化 図1又は図3に示すように、導電性薄膜18,19の放
電部分を囲むように、絶縁スペーサ11を絶縁基板1
3,14の対向面に配置して絶縁基板13,14により
これを挟持する。不活性ガスを封入するときには、挟持
する際に内部の空気と不活性ガスとを入れ替える。不活
性ガスとしてはアルゴンガス、ネオンガス、窒素ガス等
が挙げられる。絶縁スペーサ11の封着温度まで絶縁ス
ペーサ11を挟持した一対の絶縁基板13,14を加熱
し、絶縁基板13,14と絶縁スペーサ11とを一体化
する。
【0014】(d) 端子電極の形成 絶縁スペーサ11を挟持した絶縁基板13,14の両端
部に金属粉末と無機結合材を含む導電性ペーストを絶縁
基板13,14の両端部を包込むように塗布し乾燥す
る。この塗布は導電性ペースト中に絶縁基板13,14
の両端部を浸漬させるディッピング法が好ましい。導電
性ペーストに含まれる金属粉末はAg,Au,Pd又は
Ptの貴金属粉末、又はこれらを混合した粉末が挙げら
れる。導電性ペーストに含まれる無機結合材を例示すれ
ば、SiO2,B23,Na2O,PbO,ZnO又はB
aOのいずれか1種又は2種以上の酸化物を主成分とす
る、ほうけい酸系ガラス、ほう酸亜鉛系ガラス、ほう酸
カドミウム系ガラス、けい酸鉛亜鉛系ガラス等のガラス
微粒子が挙げられる。図2に示すように、導電性ペース
トは焼付けによって焼付け電極16a,17aを形成
し、これらの焼付け電極16a,17aはその焼付け時
に絶縁基板13,14の導電性薄膜18,19に電気的
に接続する。
【0015】(e) めっき層の形成 焼付け電極16a,17aの各表面にめっき層が電解バ
レルめっき法により形成される。このめっき層は図2に
示すように、Niめっき層16b,17bを形成した
後、Snめっき層16c,17cを形成して二重構造に
することが好ましい。Niめっき層16b,17bはは
んだ耐熱性を向上して、はんだによる焼付け電極の電極
食われを防止し、Snめっき層16c,17cははんだ
付着性を向上する。図1、図2、図5及び図6に示すよ
うに、焼付け電極16a,17a、めっき層16b,1
6c,17b及び17cからなる端子電極16,17を
有するチップ型マイクロギャップ式サージアブソーバ1
0が得られる。
【0016】また本発明の第2のサージアブソーバは、
図4に示すように単一の絶縁基板53の両端部に設けら
れた一対の端子電極56,57と、基板53の一方の表
面に形成され一対の端子電極56,57のうち一方の端
子電極56に基端が電気的に接続された第1導電性薄膜
58と、基板53の一方の表面に形成され一対の端子電
極56,57のうち他方の端子電極57に基端が電気的
に接続された第2導電性薄膜59と、第1導電性薄膜5
8の先端と第2導電性薄膜59の先端との間に形成され
たマイクロギャップ52とを備える。その特徴ある構成
、基板53の一方の表面上で第1導電性薄膜58の先
端縁及び第2導電性薄膜59の先端縁が薄膜58,59
の幅方向に対してそれぞれ所定の角度θ2だけ傾斜して
形成され、マイクロギャップ52が第1導電性薄膜58
の先端縁と第2導電性薄膜59の先端縁との間で一定の
幅を有するように形成されたところにある。
【0017】以下、本発明の第2のサージアブソーバを
詳述する。 (a) 絶縁基板と導電性薄膜の形成 単一の絶縁基板53はそれぞれアルミナ、ベリリア、ム
ライト、ステアタイト、フォルステライト等から作られ
る。形状は三角形状、四角形状、多角形状等、板状であ
ればよいが、四角形状がチップ化したときに取扱い易く
好ましい。この絶縁基板53の一方の面には第1導電性
薄膜58及び第2導電性薄膜59がそれぞれ形成され
る。絶縁基板53の両端部に端子電極56,57を形成
したときに、第1導電性薄膜58の基端は基板53の一
端縁又はその近傍まで延びて一方の端子電極56に電気
的に接続され、第2導電性薄膜59の基端は基板53の
他端縁又はその近傍まで延びて他方の端子電極57に電
気的に接続される。これらの薄膜58,59はスクリー
ン印刷法、スパッタリング法、蒸着法、イオンプレーテ
ィング法、めっき法、CVD法等の薄膜形成法により絶
縁基板53の上面に形成される。薄膜58,59の厚さ
は0.05〜500μm、好ましくは0.5〜100μ
m、特に好ましくは1〜5μmの範囲から選ばれる。第
1導電性薄膜58の先端と第2導電性薄膜59の先端と
の間には、略一定の幅を有するマイクロギャップ52が
形成され、このマイクロギャップ52が基板53の一方
の表面上で薄膜58,59の幅方向に対して所定の角度
θ2だけ傾斜して形成される。このマイクロギャップ5
2は基板53の一端から他端に向って延びる単一の導電
性薄膜60をレーザにより第1導電性薄膜58及び第2
導電性薄膜59に分割し、レーザ光線の焦点深度及び導
電性薄膜60の厚さから10〜200μmの幅に形成さ
れる。
【0018】(b) 端子電極の形成 端子電極56,57のうち導電性薄膜58,59に電気
的に接続される焼付け電極(図示せず)は絶縁基板53
の両端に上記第1のサージアブソーバと同様の工程にて
形成される。 (c) めっき層の形成 めっき層(図示せず)は端子電極56,57の焼付け電
極の各表面に上記第1のサージアブソーバと略同様の工
程にて形成される。
【0019】
【作用】本発明の第1のサージアブソーバ10の端子電
極16,17にサージ電圧が印加されると、絶縁スペー
サ11により作り出されるマイクロギャップ12で決め
られる放電開始電圧に基づき、先ずマイクロギャップ1
2にてグロー放電が起こり、次いでこのグロー放電の両
端がそれぞれ端子電極16,17に向って進展する。こ
のとき第1導電性薄膜18及び第2導電性薄膜19がこ
れらの薄膜18,19の幅方向に対して所定の角度θ1
だけ傾斜しているので、グロー放電はマイクロギャップ
12の最適な位置、即ちグロー放電の進展速度の遅いプ
ラスの端子電極16又は17に最も近いマイクロギャッ
プ12から進展する。この結果、フラッシオーバ時間を
短縮でき、サージ応答電圧を低減できるので、サージ応
答遅れを少なくすることができる。また本発明の第2の
サージアブソーバにおいても上記第1のサージアブソー
バと同様にサージ応答遅れを少なくすることができる。
【0020】
【実施例】次に、本発明の第1実施例を図面に基づいて
詳しく説明する。 <実施例1> 図2に示すチップ型マイクロギャップ式サージアブソー
バ10を次の方法により製造した。先ず2枚の同形同大
の絶縁基板13,14を用意した。これらの絶縁基板1
3,14は厚さ0.5mm、長さ4.5mm、幅3.2
mmの長方形状のアルミナ焼結板からなる。これらの絶
縁基板13,14の片面には図3に示すように第1導電
性薄膜18及び第2導電性薄膜19がそれぞれ形成され
る。第1導電性薄膜18の先端はこの薄膜18の幅方
向に対して一方の基板13の対向面内で所定の角度θ1
だけ傾斜して形成され、第2導電性薄膜19の先端
第1導電性薄膜18の先端と略平行に形成される。こ
れらの薄膜18,19はそれぞれAgペーストをスクリ
ーン印刷し、乾燥した後、これを焼付けて厚さ2μm、
長さ3.25mm、幅2mmの長方形状に形成される。
第1導電性薄膜18の基端は絶縁基板13の一端縁まで
延び、第2導電性薄膜19の基端は絶縁基板14の他端
縁まで延びる。
【0021】絶縁スペーサ11として内径2mm、外径
3mm、厚さ70μmのリング状の硬質ガラスを用意し
た。図3に示すように絶縁基板13と14の間の薄膜1
8,19の放電部分に絶縁スペーサ11を配置し、絶縁
基板13,14で絶縁スペーサ11を治具(図示せず)
により堅牢に挟持した。この状態でこれらをカーボンヒ
ータを設けた封着室(図示せず)に配置した。封着室を
負圧にすることにより絶縁スペーサ11の内部の空気を
抜いた後、代わりに不活性ガスとしてアルゴンガスを封
着室に供給して800Torrの圧力で絶縁スペーサ1
1と絶縁基板13,14で密閉された空間にこのアルゴ
ンガスを導入した。この状態でカーボンヒータにより絶
縁基板13,14及び絶縁スペーサ11を950℃、1
分間加熱した。絶縁スペーサ11のガラスを溶融してこ
のスペーサ11と絶縁基板13,14とを封着した。こ
のとき導電性薄膜18,19の先端同士の重なり部分t
は0mmであり、実質的に図5に示すものと同一であっ
た。
【0022】絶縁スペーサ11と一体化した絶縁基板1
3,14の両端部にAgペーストをディッピング法によ
り絶縁基板の両端部を包込むように塗布した。Agペー
ストを塗布した絶縁基板を大気圧下、乾燥した後、30
℃/分の速度で、820℃まで昇温しそこで10分間保
持し、30℃/分の速度で室温まで降温してAgからな
る焼付け電極16a,17aを得た。次いで電解バレル
めっき法で焼付け電極16a,17aの表面に厚さ2〜
3μmのNiめっき層16b,17bを形成し、続いて
厚さ1〜2μmのSnめっき層16c,17cを形成
し、図1及び図2に示すチップ型マイクロギャップ式サ
ージアブソーバ10を得た。また導電性薄膜18,19
の先端の薄膜18,19の幅方向に対する傾斜角度θ
1をそれぞれ10度、20度及び30度とする3種類の
サージアブソーバ10を用意した。
【0023】<比較例1> 図7に示すマイクロギャップ式のサージアブソーバを比
較例とした。このサージアブソーバの導電性薄膜の先端
の薄膜の幅方向に対する角度θ1を0度とした以外は
実施例1と同様にしてサージアブソーバを作製した。
【0024】<比較試験と評価>実施例1と比較例1の
サージアブソーバについて、放電開始電圧Aが300V
のときのサージ応答電圧Bをそれぞれ測定し、B/Aを
求めた。その結果を表1に示す。
【0025】
【表1】
【0026】表1から明らかなように、実施例1のサー
ジアブソーバは角度θ1を大きくするに従ってサージ応
答電圧が小さくなり、サージ応答遅れを少なくすること
ができる。
【0027】図4は本発明の第2実施例を示す。 <実施例2>図4に示すチップ型マイクロギャップ式サ
ージアブソーバ50を次の方法により製造した。先ず単
一の絶縁基板53を用意した。この絶縁基板53は厚さ
0.5mm、長さ4.5mm、幅3.2mmの長方形状
のアルミナ焼結板からなる。この絶縁基板53の上面に
はこの基板53の一端から他端に向って延びて導電性薄
膜60が形成される。この薄膜60はAgペーストをス
クリーン印刷し、乾燥した後、これを焼付けて厚さ2μ
mに形成される。基板53の上面中央にレーザビームを
照射して導電性薄膜60をこの薄膜60の幅方向に対し
て所定の角度θ2だけ傾斜させてトリミングして幅約7
0μmのマイクロギャップ52が形成される。このマイ
クロギャップ52により導電性薄膜60が第1導電性薄
膜58及び第2導電性薄膜59に分割される。
【0028】絶縁基板53の両端部に上記実施例1と同
様の工程により一対の端子電極56,57をそれぞれ形
成し、図4に示すチップ型マイクロギャップ式サージア
ブソーバ50を得た。このサージアブソーバ50のマイ
クロギャップ52は封入されずに大気中に置かれる。ま
たマイクロギャップ52の導電性薄膜58,59の幅方
向に対する傾斜角度θ2をそれぞれ10度、20度及び
30度とする3種類のサージアブソーバ50を用意し
た。
【0029】<比較例2>図8に示すマイクロギャップ
式のサージアブソーバを比較例とした。このサージアブ
ソーバの導電性薄膜の先端の薄膜の幅方向に対する角度
θ2を0度とした以外は実施例2と同様にしてサージア
ブソーバを作製した。
【0030】<比較試験と評価>実施例2と比較例2の
サージアブソーバについて、放電開始電圧Aが300V
のときのサージ応答電圧Bをそれぞれ測定し、B/Aを
求めた。その結果を表2に示す。
【0031】
【表2】
【0032】表2から明らかなように、実施例2のサー
ジアブソーバはマイクロギャップの薄膜の幅方向に対す
る角度θ2を大きくするに従ってサージ応答電圧が小さ
くなり、サージ応答遅れを少なくすることができる。ま
た、表1及び表2から明らかなように、本発明では封入
ガスの圧力を変化させなくて、サージ応答電圧を低下さ
せることができる。
【0033】
【発明の効果】以上述べたように、本発明によれば、一
対の絶縁基板の各対向面にそれぞれ形成される第1及び
第2導電性薄膜の先端間に所定のマイクロギャップを形
成し、第1導電性薄膜の先端をこの薄膜の幅方向に対
して一方の基板の対向面内で所定の角度だけ傾斜して形
成し、第2導電性薄膜の先端縁をこの薄膜の幅方向に対
して他方の基板の対向面内で所定の角度だけ傾斜して形
成し、更に一対の絶縁基板をその重ね合わせ方向から透
視したときに第2導電性薄膜の先端縁と第1導電性薄膜
の先端縁とを互いに平行に形成したので、このマイクロ
ギャップに基づく放電開始電圧により雷サージのような
瞬間的なサージ電圧を吸収することができる。また第1
及び第2導電性薄膜の先端を所定の角度だけ傾斜させ
ることにより、グロー放電が進展速度の遅いプラスの端
子電極に最も近いマイクロギャップから進展するので、
フラッシオーバ時間を短縮でき、サージ応答電圧を低減
でき、サージ応答遅れを少なくすることができる。
【0034】またマイクロギャップを単一の基板の一方
の表面上で第1導電性薄膜及び第2導電性薄膜の幅方向
に対して所定の角度だけ傾斜し、かつ第1導電性薄膜の
先端縁と第2導電性薄膜の先端縁との間で一定の幅を有
するように形成しても、上記と同様の効果が得られる。
この結果、封入ガスの圧力を変化させなくても、サージ
応答電圧を低くすることができる。
【図面の簡単な説明】
【図1】本発明第1実施例チップ型マイクロギャップ式
サージアブソーバの要部破断斜視図。
【図2】図1のA−A線断面図。
【図3】その組立て斜視図。
【図4】本発明第2実施例のチップ型マイクロギャップ
式サージアブソーバの斜視図。
【図5】本発明の第3実施例を示す図1に対応する斜視
図。
【図6】本発明の第4実施例を示す図1に対応する斜視
図。
【図7】比較例1を示す図1に対応する斜視図。
【図8】比較例2を示す図4に対応する斜視図。
【符号の説明】
10,50 チップ型マイクロギャップ式サージアブソ
ーバ 11 絶縁スペーサ 12,52 マイクロギャップ 13,14,53 絶縁基板 16,17,56,57 端子電極 18,58 第1導電性薄膜 19,59 第2導電性薄膜
フロントページの続き (72)発明者 原田 三喜男 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社 セラミックス 研究所内 (56)参考文献 特開 昭61−227387(JP,A) 特開 平1−175190(JP,A) 特開 平1−102884(JP,A) 実開 平4−43889(JP,U) 実開 昭58−92757(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01T 1/00 - 4/20

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁スペーサ(11)を挟持することにより
    所定のマイクロギャップ(12)をあけて互いに平行にかつ
    重ね合わされた一対の絶縁基板(13,14)と、 前記一対の絶縁基板(13,14)の両端部に設けられた一対
    の端子電極(16,17)と、 前記一対の絶縁基板(13,14)のうち一方の基板(13)の対
    向面に形成され前記一対の端子電極(16,17)のうち一方
    の端子電極(16)に基端が電気的に接続された第1導電性
    薄膜(18)と、 前記一対の絶縁基板(13,14)のうち他方の基板(14)の対
    向面に形成され前記一対の端子電極(16,17)のうち他方
    の端子電極(17)に基端が電気的に接続された第2導電性
    薄膜(19)とを備えたチップ型マイクロギャップ式サージ
    アブソーバであって、 前記第1導電性薄膜(18)の先端がこの薄膜(18)の幅方
    向に対して前記一方の基板(13)の対向面内で所定の角度
    1)だけ傾斜して形成され、前記第2導電性薄膜(19)の先端縁がこの薄膜(19)の幅方
    向に対して前記他方の基板(14)の対向面内で所定の角度
    1 )だけ傾斜して形成され、 前記一対の絶縁基板(13,14)をその重ね合わせ方向から
    透視したときに 前記第2導電性薄膜(19)の先端縁と前記
    第1導電性薄膜(18)の先端縁とが互いに平行に形成され
    たことを特徴とするチップ型マイクロギャップ式サージ
    アブソーバ。
  2. 【請求項2】 一対の絶縁基板(13,14)と絶縁スペーサ
    (11)とにより密閉空間が形成され、前記密閉空間に不活
    性ガスが封入された請求項1記載のチップ型マイクロギ
    ャップ式サージアブソーバ。
  3. 【請求項3】 一対の絶縁基板(13,14)をその重ね合わ
    せ方向から透視したときに第1導電性薄膜(18)と第2導
    電性薄膜(19)とが部分的に重なるように一対の絶縁基板
    (13,14)に形成された請求項1記載のチップ型マイクロ
    ギャップ式サージアブソーバ。
  4. 【請求項4】 一対の絶縁基板(13,14)をその重ね合わ
    せ方向から透視したときに第1導電性薄膜(18)と第2導
    電性薄膜(19)とが丁度連続面を作り出すように一対の絶
    縁基板(13,14)に形成された請求項1記載のチップ型マ
    イクロギャップ式サージアブソーバ。
  5. 【請求項5】 一対の絶縁基板(13,14)をその重ね合わ
    せ方向から透視したときに第1導電性薄膜(18)と第2導
    電性薄膜(19)とがギャップを作り出すように一対の絶縁
    基板(13,14)に形成された請求項1記載のチップ型マイ
    クロギャップ式サージアブソーバ。
  6. 【請求項6】 単一の絶縁基板(53)の両端部に設けられ
    た一対の端子電極(56,57)と、前記基板(53)の一方の表
    面に形成され前記一対の端子電極(56,57)のうち一方の
    端子電極(56)に基端が電気的に接続された第1導電性薄
    膜(58)と、前記基板(53)の一方の表面に形成され前記一
    対の端子電極(56,57)のうち他方の端子電極(57)に基端
    が電気的に接続された第2導電性薄膜(59)と、前記第1
    導電性薄膜(58)の先端と前記第2導電性薄膜(59)の先端
    との間に形成されたマイクロギャップ(52)とを備えたチ
    ップ型マクロギャップ式サージアブソーバにおいて、 記基板(53)の一方の表面上で前記第1導電性薄膜(58)
    の先端縁及び前記第2導電性薄膜(59)の先端縁が前記薄
    膜(58,59)の幅方向に対してそれぞれ所定の角度(θ2)だ
    け傾斜して形成され、前記マイクロギャップ(52)が前記
    第1導電性薄膜(58)の先端縁と前記第2導電性薄膜(59)
    の先端縁との間で一定の幅を有するように形成されたこ
    とを特徴とするチップ型マイクロギャップ式サージアブ
    ソーバ。
JP11649794A 1994-05-30 1994-05-30 チップ型マイクロギャップ式サージアブソーバ Expired - Fee Related JP3265827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11649794A JP3265827B2 (ja) 1994-05-30 1994-05-30 チップ型マイクロギャップ式サージアブソーバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11649794A JP3265827B2 (ja) 1994-05-30 1994-05-30 チップ型マイクロギャップ式サージアブソーバ

Publications (2)

Publication Number Publication Date
JPH07326462A JPH07326462A (ja) 1995-12-12
JP3265827B2 true JP3265827B2 (ja) 2002-03-18

Family

ID=14688607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11649794A Expired - Fee Related JP3265827B2 (ja) 1994-05-30 1994-05-30 チップ型マイクロギャップ式サージアブソーバ

Country Status (1)

Country Link
JP (1) JP3265827B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014168140A1 (ja) * 2013-04-11 2014-10-16 株式会社村田製作所 Esd保護装置及びその製造方法
EP2908394B1 (en) * 2014-02-18 2019-04-03 TDK Electronics AG Method of manufacturing an electrode for a surge arrester, electrode and surge arrester

Also Published As

Publication number Publication date
JPH07326462A (ja) 1995-12-12

Similar Documents

Publication Publication Date Title
JP2001043954A (ja) サージ吸収素子及びその製造方法
JP4140173B2 (ja) チップ型サージアブソーバおよびその製造方法
JP2014036135A (ja) 静電気保護素子とその製造方法
JP3528655B2 (ja) チップ型サージアブソーバ及びその製造方法
JP3265827B2 (ja) チップ型マイクロギャップ式サージアブソーバ
JP3303025B2 (ja) チップ型マイクロギャップ式サージアブソーバ
JP2001143846A (ja) 表面実装型サージアブソーバおよびその製造方法
US20020167773A1 (en) Chip-type surge absorber and method for producing the same
JP6044418B2 (ja) サージアブソーバ及びその製造方法
JPH11265808A (ja) サージ吸収素子及びその製造方法
JP2001267037A (ja) サージ吸収素子及びその製造方法
JPH0883670A (ja) チップ型サージアブソーバ
JP2000311764A (ja) サージ吸収素子及びその製造方法
KR20010070253A (ko) 칩형 서지 흡수재 및 그 제조 방법
JP2000077163A (ja) 表面実装型サージ吸収素子
JP2000173743A (ja) チップ型サージアブソーバ及びその製造方法
JP2005251458A (ja) チップ型サージアブソーバ及びその製造方法
JP4161696B2 (ja) チップ型サージアブソーバ及びその製造方法
JP2000077162A (ja) 表面実装型サージ吸収素子およびその製造方法
JPH067506B2 (ja) チップ型サ−ジ吸収素子
JPH09266053A (ja) チップ型サージアブソーバ及びその製造方法
JP2001185322A (ja) 表面実装型サージ吸収素子およびその製造方法
JP4239422B2 (ja) サージアブソーバ
JP3508565B2 (ja) チップ型サージアブソーバ及びその製造方法
JPH0992429A (ja) サージ吸収素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011204

LAPS Cancellation because of no payment of annual fees