JP3262262B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3262262B2
JP3262262B2 JP27420796A JP27420796A JP3262262B2 JP 3262262 B2 JP3262262 B2 JP 3262262B2 JP 27420796 A JP27420796 A JP 27420796A JP 27420796 A JP27420796 A JP 27420796A JP 3262262 B2 JP3262262 B2 JP 3262262B2
Authority
JP
Japan
Prior art keywords
integrated circuit
forming
circuit element
circuit pattern
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27420796A
Other languages
English (en)
Other versions
JPH1098078A (ja
Inventor
俊也 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP27420796A priority Critical patent/JP3262262B2/ja
Publication of JPH1098078A publication Critical patent/JPH1098078A/ja
Application granted granted Critical
Publication of JP3262262B2 publication Critical patent/JP3262262B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、D・RAM(ダイ
ナミック・ランダム・アクセルメモリ)、S・RAM
(スタティック・ランダム・アクセルメモリ)等の半導
体メモリー素子を樹脂封止したCSP(チップ・サイズ
・パッケージ)型の半導体装置の製造方法に係る、 詳
細には、プレス加工又はエッチング加工で形成されたリ
ードフレームを構成部材とする集積回路素子搭載基板を
インタポーザ(集積回路素子の電極パッドと配線回路基
板との間に電気的接続状態を形成する介在物)としたL
/F・CSP( リードフレーム・チップ・サイズ・パ
ッケージ)型の半導体装置の製造方法に関する。
【0002】
【従来の技術】近年、IC、LSIなどの半導体装置
は、パッケージのダウンサィジングおよび低コスト化に
対応してCSP(チップ・サイズ・パッケージ)と称さ
れ、半導体装置の複数の外部接続端子に接続された溶融
性ソルダボール又はソルダバンプ等をインナー・エリア
・アレイ状に配列された外部接続端子を具備するTAB
基板をインターポーザーとし、半導体回路素子(半導体
チップ)の主面に絶縁性接着剤を介して搭載し、導体回
路パターンの導体リードと半導体回路素子の電極パッド
とをビーム・ボンディング又はワイヤ・ボンディングを
行って後、前記ビーム・ボンディング又はワイヤ・ボン
ディング部分のビーム又はワイヤ等を封止することによ
って形成されたものがある。
【0003】これに用いたTAB基板は、銅/ポリイミ
ドの2層テープを通常のTABテープと同様に、金リー
ドとバンプはアディティブ法で、ビアとボンデング部の
穴はエキシマレーザ法で形成するプロセスにより、片面
に導体回路パターン層を設けたものである。そして前記
導体リードの端部はガルウィング状に成形され半導体回
路素子の電極パッドに電気的に接続されたものである
(例えば、米国特許NO.5.414.298号公報参
照)。
【0004】前記半導体装置の製造方法としては、銅ー
ポリイミドの2層テープを通常のフォトリソグラフィの
手法で複数の導体リードのパターニングを行い導体回路
パターンを形成するフォトリソグラフィ手段、前記導体
回路パターン面に、電解又は無電解メッキ法により金メ
ッキ皮膜層を形成する表面処理手段、さらにポリイミド
層にエキシマレーザによりビア及びウィンドウを形成す
るレーザ加工手段、形成された前記ビアの露出した銅層
面に表面処理法により、ニッケル・バンプを形成し、そ
の表面を金で被覆するメッキ処理手段、形成された前記
ウィンドウに露出した銅層をエッチング加工を施し、金
層のみを残すことにより半導体素子への接続を担う金ビ
ームリードを形成するエッチング加工手段とか成るイン
ターポーザー(半導体チップ搭載基板)形成工程と、該
インターポーザーに、シリコーン系エラストマ(接着剤
層)を印刷するシルク印刷手段、前記エラストマを接着
剤とし集積回路素子を接合するダイ・ボンディング手
段、前記ウィンドウ部に形成されたビーム・リードを分
離すると共に、前記ビーム・リードを集積回路素子(半
導体チップ)の電極パッドに一括ボンデングするビーム
・リード・ボンデング手段、該ビーム・リード・ボンデ
ィング部を封止用エラストマーで封止する封止手段とか
ら成るアッセンブリー工程とを具備する構成とされたも
のである。
【0005】しかしながら、上記の従来例に係るCSP
型の半導体装置にあっては、導体回路基板として、少な
くとも片面に銅箔層を備えたTAB(Tape・Aut
omated・Bonding)基板をインタポーザと
して用いる構成とされているので、前記導体回路パター
ンを形成する工程が複合化し、前記インタポーザー(半
導体チップ搭載基板)の製造工程が複雑となり、その生
産性を阻害すると共に、新たな製造設備や治工具を必要
とする等のCSP型の半導体装置の製造コストを増加さ
せるという経済性の問題が生じていた。
【0006】
【発明が解決しようとする課題】本発明は、TAB基板
をインタポーザとして用いた従来技術のCSP型の半導
体装置と同等の機能を有し、新たな製造設備や治工具を
用いることなく、従来設備を用いても半導体装置の小型
化に対応することのできるCSP型の半導体装置を製造
する方法を提供することを目的とするものである。
【0007】
【課題を解決しようとする手段】本発明は、上記の実情
に鑑みてなされたものであって、請求項1記載の半導体
装置の製造方法は、金属条材からプレス加工又はエッチ
ング加工により形成された複数の導体リードから成る第
1の導体回路パターン、第2の導体回路パターン及び支
持リードから構成される導体回路パターンを具備するリ
ードフレームを構成部材とし、前記第1の導体パターン
の端面が連結された帯状の中間形状のリードフレームを
形成する第1の形状加工手段と前記中間形状のリードフ
レームの搬送方向に直交し、帯状に連接された絶縁性部
材の個片を形成する第2の形状加工手段を具備し、前記
中間形状のリードフレームの第1の導体回路パターンの
領域に前記絶縁性部材の個片を固着積層して帯条の積層
フレームを形成する積層加工手段と前記絶縁性部材の個
片に固着された第1の導体パターンの連結部を除去する
加工を行い前記絶縁性部材の個片に樹脂注入用開口部を
穿設する開口部形成加工手段と前記多層フレームの絶縁
性部材の一面に第1の導体パターンを、他面に第2の導
体パターンを設けた2層構造の導体回路パターンを設け
た集積回路素子搭載基板を形成する屈曲加工手段とを具
備した集積回路素子搭載基板形成加工工程と、前記第1
の導体回路パターンの内部接続端子ランドに集積回路素
子の電極パッドに対応する位置にソルダ・バンプを構成
部材とする内部接続端子を形成する内部接続端子形成加
工手段と前記内部接続端子に整合するように集積回路素
子の位置決めを行い集積回路素子と集積回路素子の電極
パッドとを接続するビーム・リード・ボンディングを行
い電気的導通回路を形成する集積回路素子搭載手段と少
なくとも前記第1の導体回路パターン、前記集積回路素
子の主面、前記樹脂注入開口部を封止するポッティング
樹脂封止手段と第2の導体回路パターンの所定部分にソ
ルダボールを構成部材とする外部接続端子を形成する外
部接続端子形成手段と支持リードから個々に半導体装置
を分離する半導体装置分離形成手段とを具備する半導体
装置組立工程とを含む構成とされている。
【0008】したがって、金属条材からプレス加工又は
エッチング加工により形成された第1の導体回路パター
ン、第2の導体回路パターン及び支持リードを具備する
リードフレームを構成部材とし、第1の導体回路パター
ンの先端の端面を一体的に連接する連結部を設けている
ので、工程内及び外部の搬送による損傷や変形がなくな
り、第1の導体回路パターンと集積回路素子の電極パッ
ド(図1参照)との整合性が向上すると共に、従来技術
の樹脂封止型半導体装置の製造設備が流用でき半導体装
置の製造コストを低減させることができる。
【0009】さらに、絶縁性部材の個片の連続体を形成
する第2の形状加工手段を備えた積層加工工程を中間形
状のリードフレームの送り方向に直交するように着脱自
在に配設され、第1の形状加工手段に連接した一工程ユ
ニットラインを構成しているので、手作業による搬送が
なくなり生産性を著しく向上させることができる。
【0010】また、請求項2記載の半導体装置の製造方
法は、請求項1記載の半導体装置の製造方法にあって、
前記導体回路パターンの第1の導体回路パターンには集
積回路素子の電極パッドに対応する中間の位置に内部接
続ランドを、さらに、第2の導体回路パターンには外部
配線基板上の接続パッドに対応する位置に外部接続ラン
ドを形成する手段を具備する構成とされている。
【0011】従って、前記導体回路パターンの第1の導
体回路パターン終端が内部接続ランドを経て開口部の縁
部に達しているので、絶縁性部材の個片に固着される第
1の導体パターンの接着領域が広がり、第2の回路パタ
ーンを屈曲する際の導体パターンの動きを防止すること
ができる。
【0012】さらに、請求項3記載の半導体装置の製造
方法は、請求項1記載の半導体装置の製造方法にあっ
て、前記第1の形状加工手段の下流に、前記導体回路パ
ターンの全面に、Niメッキ被膜層の形成を行って後、
前記内部接続ランド及び外部接続ランドにAuメッキ層
を形成する表面処理手段を設けた構成とされている。
【0013】従って、第1、第2の導体回路パターンの
表面がNiメッキ皮膜層を形成しているので、第1、第
2の導体回路パターンの耐食性を向上させることができ
る。さらに、内部接続ランド及び外部接続ランドにAu
メッキ層を形成しているので、ソルダバンプ、ソルダボ
ールの接合性を向上させることができる
【0014】さらにまた、請求項4記載の半導体装置の
製造方法は、請求項3記載の半導体装置の製造方法にあ
って、前記表面処理手段の下流に、少なくともリードフ
レームの一面に、前記内部接続ランド及び外部接続ラン
ドを露出させるビアを設けた保護皮膜層を形成する保護
皮膜形成手段を設けた構成とされている。
【0015】従って、前記内部接続ランド及び外部接続
ランドを露出させるビアを設けた保護皮膜層を形成する
構成としているので、外部環境から導体回路パターンを
保護すると共に、ソルダバンプ及びソルダボールの形成
の際の位置決めを容易に行うことができる。
【0016】また、請求項5記載の半導体装置の製造方
法は、請求項1記載の半導体装置の製造方法にあって、
前記半導体組立工程を構成する集積回路素子搭載手段と
ポッテング樹脂封止手段の間に慣用のフレーム収納キャ
リア及び所要の箇所にこれを反転する反転装置を設け一
体的に連接する構成とされている。
【0017】したがって、短冊状のフレームの格納する
に収納キャリアを用い、更に反転装置を介在させている
ので、短冊状のフレームの搬送・反転が容易に行え、半
導体装置組立工程の各加工手段を一工程ユニットライン
として構成することができると共、樹脂封止の自動化を
容易に行うことができる。
【0018】また、請求項6記載の半導体装置の製造方
法は、請求項1記載の半導体装置の製造方法にあって、
集積回路素子搭載基板形成工程を構成する各加工手段
を、それぞれの加工ステージ毎に独立した加工手段に分
割し、各ステージの加工速度又は搬送速度を制御するル
ープコントローラ装置を介して一体的に連接するタンデ
ム構成とされている。
【0019】また、請求項7記載の半導体装置の製造方
法は、請求項6記載の半導体装置の製造方法にあって、
前記ループコントローラ装置は、各手段の上流又は下流
の各加工手段の加工速度を制御する構成とされている。
【0020】したがって、請求項6、7記載の半導体の
製造方法においては、各加工手段を独立した駆動手段を
備えたタンデム構成としているので、メッキ加工手段、
加熱手段、保護膜形成手段等の処理手段を容易に装備す
ることができる。更に、加工速度又は搬送速度を制御す
るループコントローラ装置を介在させているので、加工
手段を連結した1工程ユニットラインを構成することが
できる。更にまた、絶縁性部材、放熱板等の別体の異種
加工ラインを容易に直交させ多層構造のフレームを形成
する構成とすることができる。
【0021】
【発明の実施の形態】続いて、本発明に係る実施の態様
の一例を添付した図面に基づき詳細に説明する。
【0022】まず、図1及び図2に基づき本発明の方法
を用いて形成された半導体装置の構成について説明す
る。ここで、図1は本発明の実施例に係る半導体装置を
示す断面図、図2は本発明の実施の態様の一例に係るリ
ードフレームの中間形状を示す平面図である。
【0023】図1によれば、本発明の製造方法で形成さ
れる半導体装置10は、一面側を集積回路素子の搭載面
側11とし、他面側を外部配線回路基板への搭載面側1
2とし、さらに中央部に封止樹脂の注入開口部13を設
けた絶縁性部材14と、ブレス加工又はエッチング加工
法により、集積回路素子の電極パッド15に対応する位
置に内部接続端子ランド16を有する第1の導体回路パ
ターン17、さらに外部配線回路基板の接続パッド18
に対応する位置に外部接続端子ランド19を設けた第2
の導体回路パターン20とを備えた導体回路パターン2
1が打ち抜き形成されたリードフレーム(図2を参照)
とを構成部材としており、前記集積回路素子の搭載面側
11に、前記導体回路パターン21の第1の導体回路パ
ターン17を、その終端が前記絶縁性部材14の開口部
13に沿って配列された状態で固着せしめられ、さらに
前記絶縁性部材14の外部配線回路基板への搭載面側1
2に、前記第2の導体回路パターン20を、前記絶縁性
部材14の側端面を包含する形状に折り曲げ配設せしめ
られた2層構造の第1、第2の導体回路パターン17、
20を有する集積回路素子搭載基板(半導体チップ搭載
基板)22と、これをインターポーザーとし、その第1
の集積回路パターン17面に、前記第1の導体回路パタ
ーンの内部接続ランド16と集積回路素子(半導体チッ
プ)の電極パッド23とが整合するように搭載され、慣
用のビーム・リード・ボンディング法により、前記内部
接続ランド16と前記電極パッド23とをソルダバンプ
24を介して電気的に接続された集積回路素子25と、
少なくとも前記半導体回路素子25の主面側、前記第1
の導体回路パターン17及び開口部13を樹脂封止した
ポッティング樹脂封止体と、第2の導体回路パターン2
0の外部接続端子ランド19に形成されたソルダーボー
ル26とを具備する構成とされたものである。ここで、
第1、第2の導体回路パターンからなる導体回路パター
ンは複数の導体リード27から成る。
【0024】続いて、本発明に係る半導体装置の製造方
法は、帯状のリードフレームを構成部材とする2層構造
の導体回路パターンを有する集積回路素子搭載基板形成
加工工程100と、前記集積回路素子搭載基板形成加工
工程100を用い、ビーム・リード・ボンディングを行
って集積回路素子25を搭載する半導体装置組立加工工
程200とを具備した構成とされている。以下、前記各
工程を添付された図面に基づき詳細に説明する。
【0025】まず、集積回路素子搭載基板形成加工工程
100について説明する。ここで、図2は本発明の実施
の態様の一例に係る第1の形状加工手段で形成された中
間形状のリードフレームを示す平面図、図3は本発明の
実施の態様の一例に係る絶縁性部材の個片の積層状態を
示す断面図、図4は本発明の実施の態様の一例に係る絶
縁性部材の個片に開口部を形成した状態を示す平面図、
図5は本発明の実施の態様に係る、集積回路素子搭載基
板の製造工程を示すブロック図、図6は本発明の実施の
態様の一例に係る集積回路素子搭載基板フレームを示す
断面図である。
【0026】図5に示すように、集積回路素子搭載基板
形成加工工程100は、帯状の中間形状のリードフレー
ムを形成する第1の形状加工手段100a、前記中間形
状のリードフレームに絶縁性部材を積層して帯条の多層
フレームを形成する積層加工手段100b、前記積層手
段に直交し、帯状に連接された絶縁性部材の個片を形成
する第2の形状加工手段100c、前記多層フレームの
絶縁性部材に開口部を穿設して連結部を除去する開口部
形成加工手段100d、前記多層フレームの絶縁性部材
の一面に第1の導体パターンを、他面に第2の導体パタ
ーンを設けた2層構造の導体回路パターンを形成する屈
曲加工手段100eを具備し、各手段はループコントロ
ール装置を介して一工程ユニットラインを構成する。さ
らに必要ならば、第1の形状加工手段100aの下流
に、前記中間形状のリードフレームの全面に耐食性の下
地皮膜層を形成し、内部接続ランド及び外部接続ランド
にPd、Au等のメッキ被膜層37の形成する表面処理
手段100f、前記中間形状のリードフレームの片面に
内部接続ランド及び外部接続ランドを露出するビア38
を設けた保護皮膜層39を形成する保護皮膜層形成手段
100gのいずれか一方もしくは両方の手段をループコ
ントロール装置(図示していない)を介して配置した図
5の破線で示す構成とすることもできる。
【0027】まず、帯状の中間形状のリードフレームを
形成する第1の形状加工手段100aについて説明す
る。図示していない銅系合金の一例である銅アロイ19
4の広幅材料から所定幅寸法にスリッティング加工され
た帯状の金属条材が第1の形状加工手段100aに供給
される。そして、第1の形状加工手段100aにおいて
は、図示していない適切な順序で配列された打抜き刃物
を具備する順送り金型装置を用いたプレス加工により、
帯状の金属条材から不要部分を打ち抜き除去を行い複数
の導体リード27が配列された導体回路パターン21と
複数の支持リード28とこれらのリード27、28の一
端面を相互に連結する連結部29とその他端面を連結支
持する外枠30を備えたリードフレームの単体31を一
体的に連接した、図2に示すように中間形状のリードフ
レーム32の形状加工が行われる。ここで、前記導体回
路パターン21は、第1の導体回路パターン17と第2
の導体回路パターン20から成り、第1の導体回路パタ
ーン17には集積回路素子の電極パッド15(図1参
照)に整合する位置に内部接続ランド16を、第2の導
体回路パターン20には外部配線基板の接続パッド18
に整合する位置に外部接続ランド19を設けるように構
成されている。さらに、中間形状のリードフレームを帯
状に形成したが、このフレームを所定長さに間歇切断し
て短冊状の中間形状のリードフレームを形成するように
してもよい。また、中間形状のリードフレームの形状加
工にプレス加工を用いて説明したがエッチング加工を用
いることもできる。
【0028】次に、帯条の積層フレームを形成する絶縁
性部材積層加工手段100bについて説明する。所定の
処理手段を経た前記中間形状のリードフレーム32をル
ープ・コントロール装置を介して搬送方向に直交して配
設された絶縁性部材の個片を形成する第2の形状加工手
段から成る縁性部材積層加工手段100bに供給され
る。そして、絶縁性部材積層加工手段100bにおいて
は、帯状の絶縁性条材の一例である片面に絶縁性接着剤
を塗布された所定の厚みを有するポリイミド・テープ3
3から適切な順序で配列された打抜き圧接刃物を具備す
る図示していない順送り金型装置を用いたプレス加工手
段を備えた第2の形状加工手段100cにより、図9に
示すように、集積回路素子25の外形寸法と同一形状の
絶縁性部材の個片14をタブ34を介して所定数連接し
た帯状の連結体の形成を行い、この連結体から絶縁性部
材の個片14をタブ34から分離すると共に、前記中間
形状のリードフレーム32の単体のそれぞれの中央部
に、前記第1の導体回路パターン17と前記支持リード
28の一端部側が絶縁性部材14の片面に絶縁性接着剤
を介して固着され、他面に第2の導体回路パターン20
が絶縁性部材の個片14から突出するように積層固着が
行われ、図3に示す帯状の積層フレーム35が形成され
る。ここで、絶縁性部材14としてフレキシブルテープ
を用いて説明したが、これにかぎらずFR−4、TB、
ガラスクロス・エポキシ樹脂の薄板など絶縁性機能を有
するものであればいずれを用いてもよい。
【0029】つぎに、絶縁性部材が積層された積層フレ
ーム35は、ループ・コントロール装置を介して連結部
29を除去する開口部形成加工手段100dに供給され
る。そして、この開口部形成加工手段100dにおいて
は、図示していない打ち抜き加工金型装置を用いたプレ
ス加工により、前記絶縁性部材の個片14に固着された
前記第1の導体回路パターン17の導体リード27の端
面を連結する前記連結部29を除去する加工が行い前記
導体リード27を個々に分離すると共に、前記絶縁性部
材の個片14に、ポッティング樹脂の注入に用いる開口
部13を穿設する加工を行い、そして図4に示す開口部
13を設けた積層フレーム35が形成される。
【0030】つぎに、絶縁性部材の個片14に開口部を
有する積層フレーム35は、図示していないループ・コ
ントロール装置を介して2層構造の導体回路パターン2
1を備えた集積回路素子搭載基板フレーム22を形成す
る屈曲加工手段100eに供給される。そして、この屈
曲加工手段100eにおいては、前記絶縁性部材の個片
14から突出した第2の導体回路パターン20を前記外
枠30から分離すると共に、前記絶縁性部材の個片14
の外周辺に沿って前記絶縁性部材の個片14の側端面を
包有するコ字形状に屈曲する加工を行い前記絶縁性部材
の個片14の片面の第1の導体回路パターン17を集積
回路素子搭載面11とし、他方面の第2の導体回路パタ
ーン20を外部配線基板接続面12とし、2層の導体回
路パターン21を備えた図6に示す帯条の集積回路素子
搭載基板フレーム36が形成される。
【0031】続いて、添付された図面に基づき、前記短
冊状の集積回路素子搭載基板フレーム36を用いた半導
体装置組立工程200について説明する。ここで、図8
は本発明の実施の態様の一例に係る半導体装置組立工程
を示すブロック図である。
【0032】図8に示すように、本発明の実施の態様の
一例である半導体装置組立工程200は、帯条の積層フ
レーム35の第1の導体回路パターン17に、集積回路
素子の電極パッド15に対応する位置に内部接続端子
(ソルダバンプ)24を形成する内部接続端子形成手段
200a、第1の導体回路パターン17の内部接続端子
ランド16に形成された内部接続端子(ソルダバンプ)
24と集積回路素子の電極パッド15とをビーム・リー
ド・ボンディングを行い電気的導通回路を形成する集積
回路素子搭載手段200b、第1の導体回路パターン1
7と集積回路素子25の主面と樹脂注入開口部13とを
封止するポッティング樹脂封止手段200c、第2の導
体回路パターン20の所定の部分にソルダボール26を
形成する外部接続端子形成手段200d、支持リード2
7から半導体装置を分離する半導体装置分離形成手段2
00eを具備するものである。
【0033】まず、前記帯条の集積回路素子搭載基板フ
レーム36の第1の導体回路パターン17に内部接続端
子24を形成する内部接続端子形成手段200aについ
て説明する。帯条の集積回路素子搭載基板フレーム36
から所定の長さに切断された短冊状の集積回路素子搭載
基板フレームを層状に分離格納した図示していない収納
キャリアから内部接続端子形成手段200aに供給され
る。そして、内部接続端子形成手段200aにおいて
は、短冊状の集積回路素子搭載基板フレームの第1の導
体回路パターン17の面に集積回路素子の電極パッド1
5に対応する位置に、図示していない慣用のシルクスク
リーン印刷法を用い、ソルダペィストを構成部材とする
内部接続端子(ソルダバンプ)24が形成された短冊状
の集積回路素子搭載基板フレームの形成が行われる。そ
して、それらを収納キャリアに層状に分離格納される。
ここで、内部接続端子をシルクスクリーン印刷法で形成
したが、慣用のメッキ法(Ni/Auバンプ等)を用い
て形成することもできる。
【0034】次に、前記集積回路素子搭載手段200b
について説明する。内部接続端子形成手段200aで形
成された短冊状の集積回路素子搭載基板フレームを格納
した収納キャリアから集積回路素子搭載手段200bに
供給される。そして、集積回路素子搭載手段200bに
おいては、前記集積回路素子搭載面に集積回路素子の電
極パッド15と第1の導体回路パターン17の内部接続
端子ランド16のソルダバンプ24と整合するようにそ
れぞれに載置し、ビーム・リード・ボンディング法によ
り、集積回路素子25の主面に配置された前記複数の電
極パッド15と前記複数の内部接続端子ランド16のソ
ルダバンプ24との接続を一対一で行い電気的導通回路
の形成が行われる。そして、図10に示す集積回路素子
が搭載された集積回路素子搭載基板フレームを順次収納
キャリアに格納される。
【0035】次に、前記ポッティング樹脂封止手段20
0cについて説明する。集積回路素子搭載手段200b
で形成された集積回路素子25を搭載した短冊状の集積
回路素子搭載基板フレームを格納した収納キャリアから
前記ポッティング樹脂封止手段200cに供給される。
そして、前記ポッティング樹脂封止手段200cにおい
ては、前記短冊状の集積回路素子搭載基板フレームを格
納した収納キャリアを反転してポッティング樹脂封止手
段200cに供給される。そして、ポッティング樹脂封
止手段200cにおいては、前記開口部13よりポッテ
ィング樹脂を注入を行い少なくとも集積回路素子25の
主面側と第1の導体回路パターン17の及び開口部に樹
脂が充填され封止が行われる。そして、図11に示す樹
脂封止された短冊状の集積回路素子搭載基板フレームは
順次収納キャリアに格納される。ここで、ポッティング
樹脂に変えてシリコン系の封止用エラストマーを用いて
もよい。これによって内部応力を緩衝及び熱衝撃を吸収
し、集積回路素子25のクラックの発生を防止する。
【0036】次に、前記外部接続端子形成手段200d
について説明する。前記ポッティング樹脂封止手段20
0cで形成されたポッティング樹脂封止された短冊状の
集積回路素子搭載基板フレームを格納した収納キャリア
から前記外部接続端子形成手段200dに供給される。
そして、前記外部接続端子形成手段200dにおいて
は、第2の導体回路パターン20に外部配線基板に形成
された外部接続パッドに対応する位置に外部接続端子
(ソルダボール)26を載置し、ソルダボールの加熱リ
フローを行いソルダボール26の接続を行って外部接続
端子26の形成が行われる。そして、外部接続端子26
が形成された短冊状の集積回路素子搭載基板フレームは
順次収納キャリアに格納される。ここで、ソルダボール
は別体に形成されたものを用いたが、シルクスクリーン
印刷法により、Ag、Auから成るクリームソルダバン
プを形成した後、加熱リフローすることによっても形成
することができる(図1参照)。
【0037】次に、前記半導体装置分離形成手段200
eについて説明する。前記外部接続端子形成手段200
dで形成された外部接続端子(ソルダ・ボール)を備え
た短冊状の集積回路素子搭載基板フレームを格納した収
納キャリアから前記半導体装置分離形成手段200eに
供給される。そして、前記半導体装置分離形成手段20
0eおいては、半導体装置を支持する支持リードから適
切な打ち抜き刃物を備えた金型装置を用いて半導体装置
を個々に分離して図1に示す構成の半導体装置の形成が
行われる。
【0038】上記の説明では、中間形状のリードフレー
ムの基材を用いたものについて説明したが、図7に示す
ように、一般的な表面処理法を用いて耐食性のめっき皮
膜を形成すると共に、必要ならば内部接続ランド及び外
部接続ランドにAu等のメッキ層37を形成する表面処
理手段100f、さらには内部接続ランド及び外部接続
ランドを露出するビア38を設け、その表面にオーバ・
コートの保護皮膜層39を形成する保護皮膜層形成手段
100gを前記第1の形状加工手段の下流にを配設した
構成することができる。これによって、内部接続端子と
なるソルダバンプの形成、外部接続端子となるソルダー
ボールの形成が容易になると共に、形成位置精度を向上
させることができる。
【0039】上記実施例では、クワット・フラット(Q
F)タイプのリードフレームを用いて説明したが、デュ
アル・イン・ラインタイプのリードフレームを用いるこ
ともできる。また、絶縁性部材から突出した第2の導体
回路パターンをコ字形状に形成したが、J字形状に成形
することもできる。
【0040】
【発明の効果】上記のように構成された半導体装置の製
造方法にあっては、従来技術のCSP型の半導体装置と
同等の機能を有し、小型化に対応することのできる信頼
性の高いCSP型の半導体装置を低コストで提供するこ
とができる。
【0041】請求項1記載の半導体装置の製造方法にあ
っては、プレス加工又はエッチング加工により、第1の
導体回路パターンの先端の端面を一体的に連接する連結
部を設けた中間形状のリードフレームを構成部材として
いるので、新たな製造設備や治工具を用いることなく、
従来の樹脂封止型半導体装置の製造設備が流用でき半導
体装置の製造コストを低減させることができる。さら
に、積層加工手段を中間形状のリードフレームの送り方
向に直交するように着脱自在に配設され、第1の形状加
工手段に連接した一工程ユニットラインを構成している
ので、手作業による搬送がなくなり生産性を著しく向上
させることができる。
【0042】請求項2記載の半導体装置の製造方法にあ
っては、前記導体回路パターンの第1の導体回路パター
ンの絶縁性部材の個片に接着面積が広くなり、第2の回
路パターンを屈曲する際の導体パターンの動きを防止す
ることができるので、導体回路パターンの位置精度が向
上する。
【0043】さらに、請求項3記載の半導体装置の製造
方法にあっては、表面処理手段を具備しているので、第
1、第2の導体回路パターンの耐食性を向上させること
ができる。さらに、ソルダバンプ、ソルダボールの接合
性を向上させることができる
【0044】さらに、請求項4記載の半導体装置の製造
方法にあっては、前記内部接続ランド及び外部接続ラン
ドを露出させるビアを設けた保護皮膜層を形成する手段
を有する構成としているので、外部の汚染環境から導体
回路パターンを保護すると共に、ソルダバンプ及びソル
ダボールの形成の際の位置決めを容易に行うことができ
る。
【0045】また、請求項5、6、7記載の半導体装置
の製造方法にあっては、各加工手段を独立した駆動手段
を備えたタンデム構成とし、加工速度又は搬送速度を制
御するループコントローラ装置を介在させているので、
加工手段を連結した1工程ユニットラインを構成するこ
とができる。更にまた、絶縁性部材、放熱板等の別体の
異種加工ラインを容易に直交させことができるので、多
層構造のフレームの形成を容易に行うことができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る半導体装置を示す断面図
である。
【図2】本発明の実施の態様の一例に係るリードフレー
ムの中間形状を示す平面図である。
【図3】本発明の実施の態様の一例に係る絶縁性部材の
個片の積層状態を示す平面図である
【図4】本発明の実施の態様の一例に係る絶縁性部材の
個片に開口部を形成した状態を示す平面図である。
【図5】本発明の実施の態様の一例に係る集積回路素子
搭載基板の製造工程を示すブロック図である。
【図6】本発明の実施の態様の一例に係る第1、第2の
導体回路パターンを設けた2層構造の集積回路素子搭載
基板を示す断面図である。
【図7】本発明の他の実施の態様に係る最上層に保護被
膜層を設けた2層構造の集積回路素子搭載基板を示す断
面図である。
【図8】本発明の実施の態様に係る半導体装置組立工程
を示すブロック図である。
【図9】本発明の実施の態様の一例に係る第2の形状加
工で形成された絶縁性部材の個片の連続体を示す平面図
である。
【図10】本発明の実施の態様の一例に係る集積回路素
子搭載基板に集積回路素子を搭載した状態を示す平面図
である。
【図11】本発明の実施の態様の一例に係る集積回路素
子搭載基板に集積回路素子を搭載した状態を示す平面図
である。
【符号の説明】
10 半導体装置 11 集積回路素子の搭載面側 12 外部配線回路基板への搭載面側 13 注入開口部 14 絶縁性部材 15 集積回路素子(半導体チップ)の電極パッド 16 内部接続端子ランド 17 第1の導体回路パターン 18 外部配線回路基板の接続パッド 19 外部接続端子ランド 20 第2の導体回路パターン 21 導体回路パターン 22 集積回路素子搭載基板(半導体チップ搭載基板) 23 ポッティング樹脂 24 内部接続端子(ソルダバンプ) 25 集積回路素子 26 外部接続端子(ソルダーボール) 27 導体リード 28 支持リード 29 連結部 30 外枠 31 リードフレームの単体 32 中間形状のリードフレーム 33 ポリイミド・テープ 34 連結タブ 35 積層フレーム 36 集積回路素子搭載基板フレーム 37 メツキ被膜層 38 ビア 39 保護被膜層 100 集積回路素子搭載基板形成加工工程 100a 第1の形状加工手段 100b 絶縁性部材積層加工工程 100c 第2の形状加工手段 100d 開口部形成加工手段 100e 屈曲加工手段 100f 表面処理手段 100g 保護皮膜層形成手段 200 半導体装置組立工程 200a 内部接続端子形成手段 200b 集積回路素子搭載手段 200c ポッティング樹脂封止手段 200d 外部接続端子形成手段 200e 半導体装置分離形成手段

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 金属条材からプレス加工又はエッチング
    加工により形成された複数の導体リードから成る第1の
    導体回路パターン、第2の導体回路パターン及び支持リ
    ード等から構成される導体回路パターンを具備するリー
    ドフレームを構成部材とし、絶縁性部材の個片の片面に
    第1の導体回路パターンを、他面に第2の導体回路パタ
    ーンを配備した2層構造の集積回路素子搭載基板に集積
    回路素子が搭載されており、集積回路素子の主面、第1
    の導体回路パターン等を封止するポッティング樹脂封止
    された半導体装置の製造方法であって、 前記第1の導体パターンの端面が連結された帯状の中間
    形状のリードフレームを形成する第1の形状加工手段と
    前記中間形状のリードフレームの搬送方向に直交し、帯
    状に連接された絶縁性部材の個片を形成する第2の形状
    加工手段を具備し、前記中間形状のリードフレームの第
    1の導体回路パターンの領域に前記絶縁性部材の個片を
    固着積層して帯条の積層フレームを形成する積層加工手
    段と前記絶縁性部材の個片に固着された第1の導体パタ
    ーンの連結部を除去する加工を行い前記絶縁性部材の個
    片に樹脂注入用開口部を穿設する開口部形成加工手段と
    前記多層フレームの絶縁性部材の一面に第1の導体パタ
    ーンを、他面に第2の導体パターンを設けた2層構造の
    導体回路パターンを設けた集積回路素子搭載基板を形成
    する屈曲加工手段とを具備した集積回路素子搭載基板形
    成加工工程と、前記第1の導体回路パターンの内部接続
    端子ランドに集積回路素子の電極パッドに対応する位置
    にソルダ・バンプを構成部材とする内部接続端子を形成
    する内部接続端子形成加工手段と前記内部接続端子に整
    合するように集積回路素子の位置決めを行い集積回路素
    子と集積回路素子の電極パッドとを接続するビーム・リ
    ード・ボンディングを行い電気的導通回路を形成する集
    積回路素子搭載手段と少なくとも前記第1の導体回路パ
    ターン、前記集積回路素子の主面、前記樹脂注入開口部
    を封止するポッティング樹脂封止手段と第2の導体回路
    パターンの所定部分にソルダボールを構成部材とする外
    部接続端子を形成する外部接続端子形成手段と支持リー
    ドから半導体装置を個々に分離する半導体装置分離形成
    手段とを具備する半導体装置組立工程とを含むことを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 前記導体回路パターンの第1の導体回路
    パターンには集積回路素子の電極パッドに対応する位置
    に内部接続ランドを、さらに、第2の導体回路パターン
    には外部配線基板上の接続パッドに対応する位置に外部
    接続ランドを形成する手段を設けたことを特徴とする請
    求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記第1の形状加工手段の下流に、前記
    導体回路パターンの全面に、Niメッキ被膜層の形成を
    行って後、前記内部接続ランド及び外部接続ランドにA
    uメッキ層を形成する表面処理手段を設けたことを特徴
    とする請求項1、2記載の半導体装置の製造方法。
  4. 【請求項4】 前記表面処理手段の下流に、少なくとも
    リードフレームの一面に、前記内部接続ランド及び外部
    接続ランドを露出するビアを設けた保護皮膜層を形成す
    る保護皮膜形成手段を設けたことを特徴とする請求項3
    記載の半導体装置の製造方法。
  5. 【請求項5】 前記半導体組立工程を構成する集積回路
    素子搭載手段とポッテング樹脂封止手段の間に一般的に
    知られた条材の収納キャリアを反転する反転装置を設け
    一体的に連接する構成としたことを特徴とする請求項1
    記載の半導体装置の製造方法。
  6. 【請求項6】 集積回路素子搭載基板形成工程及び半導
    体装置組立工程を構成する各加工手段を、それぞれの加
    工ステージ毎に独立した加工手段に分割し、各ステージ
    の加工速度又は搬送速度を制御するループコントローラ
    装置を介して一体的に連接するタンデム構成としたこと
    を特徴とする請求項1記載の半導体装置の製造方法。
  7. 【請求項7】 前記ループコントローラ装置は、各処理
    手段の上流又は下流の加工手段の加工速度を制御するこ
    とを特徴する請求項5記載の半導体装置の製造方法。
JP27420796A 1996-09-24 1996-09-24 半導体装置の製造方法 Expired - Fee Related JP3262262B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27420796A JP3262262B2 (ja) 1996-09-24 1996-09-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27420796A JP3262262B2 (ja) 1996-09-24 1996-09-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1098078A JPH1098078A (ja) 1998-04-14
JP3262262B2 true JP3262262B2 (ja) 2002-03-04

Family

ID=17538534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27420796A Expired - Fee Related JP3262262B2 (ja) 1996-09-24 1996-09-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3262262B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708044B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 다층 써킷테이프 및 그 제조 방법과 이를 이용한반도체패키지

Also Published As

Publication number Publication date
JPH1098078A (ja) 1998-04-14

Similar Documents

Publication Publication Date Title
US6774467B2 (en) Semiconductor device and process of production of same
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US8230591B2 (en) Method for fabricating an electronic device substrate
US6710437B2 (en) Semiconductor device having a chip-size package
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
JP3377001B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6333469B1 (en) Wafer-scale package structure and circuit board attached thereto
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20000057332A (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
KR20110084444A (ko) 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들
US20040106288A1 (en) Method for manufacturing circuit devices
JPH0922963A (ja) 半導体回路素子搭載基板フレームの製造方法
JP2005286057A (ja) 回路装置およびその製造方法
US7045393B2 (en) Method for manufacturing circuit devices
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP3262262B2 (ja) 半導体装置の製造方法
KR20120018756A (ko) Ic 패키지용 리드프레임 및 제조방법
JPH0982751A (ja) デバイスの実装構造
JP3096226B2 (ja) 半導体装置の製造方法
JPH06177315A (ja) 多層リードフレーム
JP3417292B2 (ja) 半導体装置
JP3115807B2 (ja) 半導体装置
JP4140555B2 (ja) 半導体パッケージの製造方法
JP2000031319A (ja) 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置
JP2836208B2 (ja) フィルムキャリアテープ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees