JP3262175B2 - LCD driving method - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】液晶ドットマトリクスディスプレ
イを用いたテレビ受像機等映像関連機器のライン駆動法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line driving method for video-related equipment such as a television receiver using a liquid crystal dot matrix display.

【０００２】[0002]

【従来技術】従来の液晶駆動法はライン電極を図４に示
すように１ライン置きに液晶パネル２の左右に取り出
し、奇数odd フィールドは奇数ラインドライブ回路1a出
力パルスFoにより駆動し、偶数evenフィールドは偶数ラ
インドライブ回路1b出力パルスFeにより駆動する。図５
（ａ），（ｂ），（ｃ）に奇数odd フィールドおよび偶
数evenフィールド走査時の垂直同期信号Ｖsync，水平同
期信号Ｈsyncに対する奇数ラインドライブ回路1a出力パ
ルスFoおよび偶数ラインドライブ回路1b出力パルスFeの
タイミングを示す。液晶が高精細になると画面フリッカ
が目立つようになり、また、フリッカが目立たないよう
にノンインタレース走査を行うにはラインメモリ等を用
いたディジタル処理を必要とするため回路規模が大きく
なる。また、ノンインタレース走査のために通常の２ラ
イン同時駆動を行うと、液晶パネル２上で奇数odd フィ
ールドにおいては図６（ａ）の矢印→の２ラインを同時
に同一の信号でドライブし、偶数evenフィールドにおい
ては図６（ｂ）の矢印←の２ラインを同時に同一の信号
でドライブすることになる。2. Description of the Related Art In a conventional liquid crystal driving method, line electrodes are taken out every other line on the left and right sides of a liquid crystal panel 2 as shown in FIG. 4, and odd odd fields are driven by an output pulse Fo of an odd line drive circuit 1a, and even odd fields are driven. Are driven by an even-numbered line drive circuit 1b output pulse Fe. FIG.
(A), (b), and (c) show the output pulse Fo of the odd-numbered line drive circuit 1a and the output pulse Fe of the even-numbered line drive circuit 1b with respect to the vertical synchronization signal Vsync and the horizontal synchronization signal Hsync at the time of scanning the odd odd field and the even even field. Shows timing. As the liquid crystal becomes higher definition, screen flicker becomes conspicuous, and digital scale processing using a line memory or the like is required to perform non-interlaced scanning so that flicker is not conspicuous, thus increasing the circuit scale. When ordinary two lines are simultaneously driven for non-interlaced scanning, two lines indicated by arrows in FIG. 6A are simultaneously driven by the same signal in the odd odd field on the liquid crystal panel 2, and the even number is driven. In the even field, two lines indicated by arrows ← in FIG. 6B are simultaneously driven by the same signal.

【０００３】[0003]

【発明が解決しようとする課題】本発明は従来例に鑑み
てなされたもので、ラインメモリ等大規模の集積回路を
使用せずにノンインタレース走査をする高精細画質表示
のためのコストメリットある液晶駆動法を提供するもの
である。SUMMARY OF THE INVENTION The present invention has been made in view of the prior art, and has a cost advantage for high-definition image display in which non-interlaced scanning is performed without using a large-scale integrated circuit such as a line memory. The present invention provides a liquid crystal driving method.

【０００４】[0004]

【課題を解決するための手段】本発明は、液晶パネルの
偶数ラインドライブ回路側を偶数フィールド毎に水平走
査タイミングを１ライン遅延することで奇数ラインドラ
イブ回路側との複数ライン同時駆動によるノンインタレ
ース走査を特徴とする。SUMMARY OF THE INVENTION The present invention provides a non-interactive circuit for simultaneously driving a plurality of lines with an odd line drive circuit by delaying the horizontal scanning timing by one line for each even field on the even line drive circuit side of the liquid crystal panel. It features race scanning.

【０００５】[0005]

【作用】図１に示すように、表示用液晶パネル２、同液
晶パネル２の奇数odd ラインドライブ回路1a、偶数even
ラインドライブ回路1b、奇数ラインドライブ回路1aのシ
フトレジスタ3a，偶数ラインドライブ回路1bのシフトレ
ジスタ3b、奇数／偶数フィールド判別回路４、Ｄ−フリ
ップフロップ回路５、スイッチ回路の構成からなり、偶
数フィールド毎にフィールド判別回路４出力の判別信号
７により、水平走査タイミングを１ライン遅延したＤ−
フリップフロップ回路５出力信号８を選択し、シフトレ
ジスタ3bを介して図３（ｂ）に示す矢印→の２ラインを
同時に同一の信号でドライブする。As shown in FIG. 1, the display liquid crystal panel 2, the odd odd line drive circuit 1a of the liquid crystal panel 2, and the even number even
It is composed of a line drive circuit 1b, a shift register 3a of an odd line drive circuit 1a, a shift register 3b of an even line drive circuit 1b, an odd / even field discriminating circuit 4, a D-flip-flop circuit 5, and a switch circuit. The horizontal scanning timing is delayed by one line according to the discrimination signal 7 output from the field discrimination circuit 4 to D-
The output signal 8 of the flip-flop circuit 5 is selected, and two lines indicated by arrows in FIG. 3B are simultaneously driven by the same signal via the shift register 3b.

【０００６】[0006]

【実施例】ノンインタレース走査をするためには２ライ
ンを同時に同一信号で駆動する方法による。図１の２は
画像表示用液晶パネル、1aは液晶パネル２の奇数odd ラ
インそれぞれを駆動するドライブパルスFoを出力する奇
数ラインドライブ回路、1bは液晶パネル２の偶数evenラ
インそれぞれを駆動するドライブパルスFeを出力する偶
数ラインドライブ回路、3a，3bはそれぞれ基準クロック
パルスCKおよび奇数／偶数フィールド走査開始のスター
トパルスSP等制御信号による奇数ラインおよび偶数ライ
ン走査パルスのシフトレジスタ、４は垂直同期信号Ｖsy
ncおよび水平同期信号Ｈsyncを入力して偶数フィールド
判別信号７を出力する奇数／偶数フィールド判別回路、
５はフィールド走査開始のスタートパルスSPを１ライン
遅延するＤ−フリップフロップ回路、６は前記フィール
ド判別回路４出力の判別信号７により奇数／偶数フィー
ルドのスタートパルスSPを選択出力するスイッチ回路で
ある。DESCRIPTION OF THE PREFERRED EMBODIMENTS In order to perform non-interlaced scanning, two lines are simultaneously driven by the same signal. 1 is a liquid crystal panel for image display, 1a is an odd line drive circuit for outputting a drive pulse Fo for driving each odd line of the liquid crystal panel 2, and 1b is a drive pulse for driving each even line of the liquid crystal panel 2. An even-line drive circuit for outputting Fe, 3a and 3b are shift registers of odd-line and even-line scanning pulses by a control signal such as a reference clock pulse CK and a start pulse SP for starting odd / even field scanning, respectively, and 4 is a vertical synchronizing signal Vsy.
an odd / even field discriminating circuit which inputs nc and the horizontal synchronization signal Hsync and outputs an even field discriminating signal 7;
Reference numeral 5 denotes a D-flip-flop circuit for delaying the start pulse SP for starting field scanning by one line, and reference numeral 6 denotes a switch circuit for selecting and outputting a start pulse SP of an odd / even field in accordance with a discrimination signal 7 output from the field discrimination circuit 4.

【０００７】図２の（ａ），（ｂ）はそれぞれ偶数even
ラインドライブ回路1bの奇数フィールドおよび偶数フィ
ールド走査時のドライブパルスFeのタイミングである。
２ラインを同時にドライブするには奇数ラインドライブ
回路1aおよび偶数ラインドライブ回路1bを同一信号で動
作させればよい。しかし、この場合、奇数フィールド走
査では図３の（ａ）に示す矢印→表示のラインドライブ
のタイミングとなり問題はないが、偶数フィールドにお
いては従来例の図６の（ｂ）に示す矢印←表示データの
逆転が生ずる上に、奇数／偶数両フィールドで同一ライ
ンが同じ信号となるのでペアリングが発生し画質が低下
する。そこで、図１に示すように、偶数ラインドライブ
回路1b側のシフトレジスタ3bスタートパルスSP入力回路
にフィールド判別回路４、Ｄ−フリップフロップ回路５
およびスイッチ回路６を付加する。FIGS. 2A and 2B each show an even number even.
This is the timing of the drive pulse Fe when scanning the odd and even fields of the line drive circuit 1b.
To drive two lines simultaneously, the odd line drive circuit 1a and the even line drive circuit 1b may be operated by the same signal. However, in this case, in the odd field scanning, the timing shown in FIG. 3A → the line drive of display is not a problem, but in the even field, the arrow shown in FIG. In addition, the same signal is applied to the same line in both odd and even fields, so that pairing occurs and the image quality deteriorates. Therefore, as shown in FIG. 1, the field discriminating circuit 4 and the D-flip-flop circuit 5 are connected to the shift register 3b start pulse SP input circuit on the even line drive circuit 1b side.
And a switch circuit 6.

【０００８】即ち、偶数フィールド走査時フィールド判
別回路４出力の判別信号７によりスイッチ回路６を奇数
フィールド走査時の端子ａ側から端子ｂ側に切り換え
て、偶数ラインドライブ回路1bの水平走査タイミングを
１ライン遅延するＤ−フリップフロップ回路５出力信号
８を選択し、図２（ｂ）の点線で示す仮想ドライブ1Dを
置くことで、奇数ラインドライブ回路1a出力Foのタイミ
ングとあわせて図３の（ｂ）に示す矢印→表示のライン
ドライブのタイミングとしペアリングのないノンインタ
リーブ走査の高精細画像を表示する。また、奇数フィー
ルド走査時はスイッチ回路６を端子ａ側に切り換えるこ
とで、奇数ラインドライブ回路1a出力Foのタイミングと
あわせて図３の（ａ）に示す矢印→表示のラインドライ
ブのタイミングとしノンインタリーブ走査を行う。That is, the switch circuit 6 is switched from the terminal a side to the terminal b side during odd field scanning by the discrimination signal 7 output from the field discriminating circuit 4 during even field scanning, and the horizontal scanning timing of the even line drive circuit 1b is set to 1 By selecting the output signal 8 of the D-flip-flop circuit 5 that delays the line, and placing the virtual drive 1D indicated by the dotted line in FIG. 2B, the timing of the output Fo of the odd-numbered line drive circuit 1a is adjusted together with the timing of FIG. The line drive timing indicated by the arrow shown in ()) is displayed, and a non-interleaved scanning high-definition image without pairing is displayed. Also, at the time of odd field scanning, the switch circuit 6 is switched to the terminal "a" so that the timing of the output Fo from the odd line drive circuit 1a is changed to the arrow shown in FIG. Perform a scan.

【０００９】[0009]

【発明の効果】以上のように本発明は、液晶パネルの偶
数ラインドライブ回路側を偶数フィールド毎に水平走査
タイミングを１ライン遅延することで奇数ラインドライ
ブ回路側との複数ライン同時駆動を可能とし、ラインメ
モリ等大規模の集積回路を使用せずにノンインタレース
化を図る高精細画質表示のためのコストメリットある液
晶駆動法を実現することができる。As described above, the present invention makes it possible to simultaneously drive a plurality of lines with the odd line drive circuit by delaying the horizontal scanning timing by one line for each even field in the even line drive circuit of the liquid crystal panel. Further, it is possible to realize a cost-effective liquid crystal driving method for high-definition image quality display that achieves non-interlacing without using a large-scale integrated circuit such as a line memory.

【図面の簡単な説明】[Brief description of the drawings]

【図１】複数ライン同時駆動によるノンインタレース走
査液晶駆動法のブロック図である。FIG. 1 is a block diagram of a non-interlaced scanning liquid crystal driving method by simultaneously driving a plurality of lines.

【図２】図１の偶数ラインドライブにおける奇数／偶数
フィールドのタイミング図である。FIG. 2 is a timing diagram of an odd / even field in the even line drive of FIG. 1;

【図３】図１の液晶パネルにおける奇数／偶数フィール
ドのラインドライブタイミング表示図である。FIG. 3 is a diagram showing a line drive timing of odd / even fields in the liquid crystal panel of FIG. 1;

【図４】従来の液晶駆動法を説明するためのブロック図
である。FIG. 4 is a block diagram for explaining a conventional liquid crystal driving method.

【図５】図４の奇数／偶数フィールドにおける液晶パネ
ル奇数／偶数ラインドライブのタイミング図である。5 is a timing chart of a liquid crystal panel odd / even line drive in an odd / even field of FIG. 4;

【図６】図４の液晶パネルにおける奇数／偶数フィール
ドのラインドライブタイミング表示図である。FIG. 6 is a diagram showing a line drive timing of odd / even fields in the liquid crystal panel of FIG. 4;

【符号の説明】[Explanation of symbols]

1a 奇数ラインドライブ回路 1b 偶数ラインドライブ回路 ２ 液晶パネル 3a 奇数ライン用シフトレジスタ 3b 偶数ライン用シフトレジスタ ４ 奇数／偶数フィールド判別回路 ５ Ｄ−フリップフロップ回路 ６ スイッチ回路 1a Odd line drive circuit 1b Even line drive circuit 2 LCD panel 3a Odd line shift register 3b Even line shift register 4 Odd / even field discrimination circuit 5 D-flip-flop circuit 6 Switch circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 奇数ラインドライブ回路と偶数ラインド
ライブ回路とからなる液晶ドットマトリクスディスプレ
イにおいて、奇数フィールドと偶数フィールドとの判別
回路と、スタートパルスを基準クロックパルスで遅延す
るＤ−フリップフロツプ回路と、スタートパルス又は基
準クロックパルス分の遅延をしたスタートパルスを前記
判別回路の判別結果に応じて選択し、選択した出力を前
記偶数ラインドライブ回路に供給するスイッチ回路とを
有し、 前記判別回路の判別結果が奇数フィールドの場合スター
トパルスを選択し、判別結果が偶数フィールドの場合基
準クロックパルス分の遅延をしたスタートパルスを選択
するように前記スイッチ回路をフィールド毎に切り換え
て、隣接する２ラインを同時に同一信号で表示してなる
ノンインタレース走査を特徴とする液晶駆動法。In a liquid crystal dot matrix display comprising an odd line drive circuit and an even line drive circuit, a circuit for discriminating between an odd field and an even field and a start pulse are delayed by a reference clock pulse.
D-flip-flop circuit and start pulse or base
The start pulse delayed by the quasi-clock pulse is
Select according to the discrimination result of the discrimination circuit, and select the selected output
The switch circuit to be supplied to the even line drive circuit
And when the determination result of the determination circuit is an odd field,
Select the pulse, and if the discrimination result is an even field,
Selects start pulse delayed by quasi-clock pulse
Switch the switch circuit for each field so that
A non-interlaced scanning method in which two adjacent lines are simultaneously displayed with the same signal .