JP3260566B2 - Storage control method and storage control device in information processing system - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】（目次） 産業上の利用分野 従来の技術（図１２〜図１４） 発明が解決しようとする課題（図１２〜図１４） 課題を解決するための手段（図１） 作用（図１） 実施例（図２〜図１１） 発明の効果(Contents) Industrial application field Conventional technology (FIGS. 12 to 14) Problems to be solved by the invention (FIGS. 12 to 14) Means for solving the problems (FIG. 1) Action (FIG. 1) Example (FIGS. 2 to 11) Effect of the Invention

【０００２】[0002]

【産業上の利用分野】本発明は、データアクセスの高速
化を目的としてストアイン方式のバッファストレイジを
そなえた情報処理システムにおいて用いられる記憶制御
方法および記憶制御装置に関し、特に、外部装置からの
ストア要求（書込要求）に対応した書込制御について改
善をはかった方法および装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage control method and a storage control device used in an information processing system having a store-in type buffer storage for the purpose of speeding up data access. The present invention relates to a method and apparatus for improving write control corresponding to a request (write request).

【０００３】[0003]

【従来の技術】近年の情報処理システムでは、高速化の
要求に伴い、図１２に示すように、処理装置（ＣＰＵ）
１と記憶装置（ＭＳＵ）５との間にバッファストレイジ
１０を装備することが一般的になっている。つまり、処
理装置１が使用する記憶装置５内のデータのうち使用頻
度の高いと判断される一部のデータをバッファストレイ
ジと呼ばれる高速かつ小容量のメモリに格納することに
より、処理装置１からの実効的なアクセス時間を短縮し
て、情報処理システム全体の性能を向上させている。な
お、図１２では、バッファストレイジ１０が処理装置１
内にそなえられている場合が図示されるとともに、後述
するごとく特に外部装置３から記憶装置５に対してスト
ア要求（書込要求）を行なう信号系が図示されている。2. Description of the Related Art In recent information processing systems, as demands for high-speed processing increase, as shown in FIG.
It is common to equip a buffer storage 10 between the storage device 1 and a storage device (MSU) 5. That is, by storing some of the data in the storage device 5 used by the processing device 1 that is determined to be frequently used in a high-speed and small-capacity memory called buffer storage, The effective access time is shortened, and the performance of the entire information processing system is improved. In FIG. 12, the buffer storage 10 is the processing device 1
And a signal system for issuing a store request (write request) from the external device 3 to the storage device 5 as described later.

【０００４】一般に、バッファストレイジ１０では、内
部をブロックと呼ばれる数十から数百バイトの単位に区
切り、記憶装置５のデータとの対応づけをブロック単位
で行なっている。そして、バッファストレイジ１０に
は、ブロックに分割されたデータを保持するデータ部１
０ａと、タグ部（ＴＡＧ１）１０ｂとがそなえられてい
る。タグ部１０ｂは、データ部１０ａにおける各ブロッ
クに１対１に対応したエントリを格納するメモリで、こ
のタグ部１０ｂの各エントリの中に、対応するブロック
の記憶装置５上のアドレスを格納している。In general, the buffer storage 10 divides the inside into units of tens to hundreds of bytes called blocks, and associates them with data in the storage device 5 in units of blocks. The buffer storage 10 has a data section 1 for holding data divided into blocks.
0a and a tag portion (TAG1) 10b are provided. The tag section 10b is a memory for storing an entry corresponding to each block in the data section 10a on a one-to-one basis. In each entry of the tag section 10b, an address of the corresponding block on the storage device 5 is stored. I have.

【０００５】処理装置１でデータ要求が発生すると、ま
ずバッファストレイジ１０のタグ部１０ｂを参照し、要
求されたデータのアドレスがタグ部１０ｂのいずれかの
エントリに格納されていれば、要求されたデータがバッ
ファストレイジ（データ部）１ａに存在すると判断し
て、対応するブロック内のデータを処理装置１へ送出す
る。もし、要求されたデータのアドレスがタグ部１０ｂ
に格納されていなければ、そのデータが存在しないと判
断して、要求されたデータを記憶装置５からバッファス
トレイジ１０にムーブインする。[0005] When a data request is generated in the processing device 1, first, the tag unit 10 b of the buffer storage 10 is referred to, and if the address of the requested data is stored in any of the entries of the tag unit 10 b, the request is made. It determines that the data exists in the buffer storage (data section) 1a and sends the data in the corresponding block to the processing device 1. If the address of the requested data is the tag 10b
If the data is not stored in the buffer storage 10, it is determined that the data does not exist, and the requested data is moved from the storage device 5 to the buffer storage 10.

【０００６】なお、図１２において、２はチャネル処理
装置（ＣＨＰ）、３は外部装置（チャネル装置；Ｃ
Ｈ）、４は記憶制御装置（ＭＣＵ）で、チャネル処理装
置２は、外部装置３を接続されるとともに、記憶制御装
置４を介して記憶装置５に接続され、外部装置３から記
憶装置５に対するフェッチ（読出）／ストア要求を受け
た場合に、記憶制御装置４に対してその要求を発行する
ようになっている。In FIG. 12, reference numeral 2 denotes a channel processing device (CHP), and 3 denotes an external device (channel device; C).
H), 4 is a storage control unit (MCU), and the channel processing unit 2 is connected to the external device 3 and also connected to the storage device 5 via the storage control device 4, and is connected to the storage device 5 from the external device 3. When a fetch (read) / store request is received, the request is issued to the storage controller 4.

【０００７】記憶制御装置４は、処理装置１やチャネル
処理装置２と記憶装置５との間のデータのやり取りを制
御するもので、タグ複写部（ＴＡＧ２）４ａ，セレクタ
４ｂおよび書込制御回路４ｃを有して構成されている。
ここで、タグ複写部４ａは、バッファストレイジ１０に
おけるタグ部１０ｂの写しを保持するものであり、セレ
クタ４ｂは、処理装置１からのストアデータと外部装置
３（チャネル処理装置２）からのストアデータとのいず
れか一方を選択して記憶装置５へ出力するものである。The storage control device 4 controls data exchange between the processing device 1 or the channel processing device 2 and the storage device 5, and includes a tag copying section (TAG2) 4a, a selector 4b, and a write control circuit 4c. Is configured.
Here, the tag copying unit 4a holds a copy of the tag unit 10b in the buffer storage 10, and the selector 4b stores data from the processing device 1 and storage data from the external device 3 (channel processing device 2). Is selected and output to the storage device 5.

【０００８】また、書込制御回路４ｃは、外部装置３か
ら記憶装置５に対する書込（ストア）を制御するための
もので、セレクタ４ｂによるデータ選択状態を切換制御
したり、ストアデータのサイズに応じて後述するような
書込抑止信号を記憶装置５に対して出力したりする機能
のほか、ストアアドレスがタグ複写部４ａに存在した場
合（ヒット）に、処理装置１に対してバッファストレイ
ジ１０におけるデータのムーブアウト要求を発行する機
能も有している。The write control circuit 4c is for controlling the write (store) from the external device 3 to the storage device 5, and controls the switching of the data selection state by the selector 4b and the size of the stored data. In addition to the function of outputting a write inhibit signal to the storage device 5 as described below, if the store address exists in the tag copy unit 4a (hit), the buffer storage 10 is sent to the processing device 1. Has a function of issuing a data move-out request.

【０００９】ところで、処理装置１における半導体の高
速化に比べ記憶素子の高速化は進んでおらず、記憶素子
の開発については高速化よりも大容量化の方向へ進んで
いる。このため、処理装置１による書込動作を、バッフ
ァストレイジ１０のみならず、毎回、記憶装置５に対し
ても行なうストアスルー方式を適用した場合、記憶装置
５と処理装置１との間の処理速度差をフェッチでしか吸
収できず問題になってきている。従って、近年、処理装
置１による書込動作をバッファストレイジ１０で完了す
るストアイン方式を適用する場合が多くなっている。By the way, the speed of the storage element has not progressed as compared with the speed of the semiconductor in the processing apparatus 1, and the development of the storage element has been proceeding toward a larger capacity than the speed. For this reason, when the store-through method in which the writing operation by the processing device 1 is performed not only on the buffer storage 10 but also on the storage device 5 every time is applied, the processing speed between the storage device 5 and the processing device 1 is increased. The difference can only be absorbed by fetching, which is becoming a problem. Therefore, in recent years, the store-in method in which the writing operation by the processing device 1 is completed by the buffer storage 10 is often applied.

【００１０】このようなストアイン方式のバッファスト
レイジ１０では、最新のデータが記憶装置５上に存在せ
ずバッファストレイジ１０に存在することがあるため、
バッファストレイジ１０内の最新のデータをバッファス
トレイジ１０から記憶装置５へ読み出すムーブアウト処
理を行なった後でなければ、記憶装置５に対して処理を
行なうことができない。In such a store-in type buffer storage 10, since the latest data may not exist in the storage device 5 but exist in the buffer storage 10,
Only after the move-out process for reading the latest data in the buffer storage 10 from the buffer storage 10 to the storage device 5 can the processing be performed on the storage device 5.

【００１１】ストアイン方式のバッファストレイジ１０
を使用した場合、バッファストレイジ１０と記憶装置５
との間のデータのやり取りはバッファストレイジ１０の
ブロックサイズで行なわれることが多いため、記憶装置
５の物量削減のために、記憶装置５のフェッチ／ストア
もこのブロックサイズで行なわれることが多い。しか
し、外部装置３のようにバッファストレイジ１０をもた
ない装置からのフェッチ／ストア要求は、ブロックサイ
ズで要求される訳ではないので、ブロックサイズよりも
少ないデータ量のフェッチ／ストアも処理できるように
制御する必要がある。[0011] Store-in type buffer storage 10
Is used, the buffer storage 10 and the storage device 5
The exchange of data with the storage device 5 is often performed with the block size of the buffer storage 10, so that the fetch / store of the storage device 5 is often performed with this block size in order to reduce the physical quantity of the storage device 5. However, since a fetch / store request from a device that does not have the buffer storage 10 such as the external device 3 is not necessarily requested in a block size, it is possible to process a fetch / store with a data amount smaller than the block size. Need to be controlled.

【００１２】記憶装置５からブロックサイズ分のデータ
をフェッチする場合には、必要なデータだけをフェッチ
して要求装置に転送すればよいが、ブロックサイズより
も少ないデータを記憶装置５にストアするためには、ス
トア要求されたデータ分のストアを行なった後、記憶制
御装置４の書込制御回路４ｃから記憶装置５に書込抑止
信号を送って、ブロックサイズの残りのデータが記憶装
置５にストアされるのを抑止している。When fetching data of a block size from the storage device 5, only necessary data may be fetched and transferred to the requesting device. However, since data smaller than the block size is stored in the storage device 5, After storing the requested data, the write control circuit 4c of the storage control device 4 sends a write inhibit signal to the storage device 5 so that the remaining data of the block size is stored in the storage device 5. The store is suppressed.

【００１３】また、ストアイン方式のバッファストレイ
ジ１０では、前述したように最新データがバッファスト
レイジ１０に保持されている場合があるので、記憶装置
５にストアを行なう前に、バッファストレイジ１０内の
データを記憶装置５にムーブアウトした後に、記憶装置
５に対してストアを行なう必要がある。このような動作
を制御する記憶制御装置４の処理動作について図１３
（フローチャート）および図１４（タイムチャート）に
より説明する。In the store-in type buffer storage 10, since the latest data may be held in the buffer storage 10 as described above, the data in the buffer storage 10 must be stored before the data is stored in the storage device 5. Needs to be stored in the storage device 5 after the data is moved out to the storage device 5. FIG. 13 shows a processing operation of the storage control device 4 for controlling such an operation.
(Flowchart) and FIG. 14 (Time chart).

【００１４】ここでは、前述したブロックサイズが６４
バイトであり、チャネル処理装置２（外部装置３）から
記憶制御装置４に対して３２バイト分のデータのストア
要求があった場合（図１３のステップＡ１，図１４のタ
イミングＴ１参照）について説明する。まず、チャネル
処理装置２からのストアアドレス（タグ）のプライオリ
ティが選択され（図１４のタイミングＴ２参照）、タグ
複写部４ａに保持されるタグの中にそのストアアドレス
と一致するものが存在した場合（ＴＡＧ２ヒット；図１
３のステップＡ２でＹＥＳ判定の場合，図１４のタイミ
ングＴ３参照）、バッファストレイジ１０におけるデー
タのムーブアウト要求を記憶制御装置４から処理装置１
に対して発行する（図１３のステップＡ３，図１４のタ
イミングＴ４参照）。Here, the block size is 64
The case where the channel processing device 2 (external device 3) requests the storage control device 4 to store 32 bytes of data (see step A1 in FIG. 13 and timing T1 in FIG. 14) will be described. . First, the priority of the store address (tag) from the channel processing device 2 is selected (see timing T2 in FIG. 14), and there is a tag held in the tag copy unit 4a that matches the store address. (TAG2 hit; FIG. 1
In the case of a YES determination in step A2 of step 3 (see timing T3 in FIG. 14), a request to move data out of the buffer storage 10 is sent from the storage controller 4 to the processor 1
(See step A3 in FIG. 13 and timing T4 in FIG. 14).

【００１５】書込制御回路４ｃからのムーブアウト要求
に応じて、バッファストレイジ１０のタグ部１０ｂにお
ける対応アドレスの更新フラグＣを参照し、この更新フ
ラグＣが有効でデータ部１０ａに最新のデータが格納さ
れていると判断された場合には、ムーブアウト要求を処
理装置１から記憶制御装置４に対して発行する（図１４
のタイミングＴ５参照）。なお、更新フラグＣが無効で
データ部１０ａに最新のデータが格納されていない場合
には、ムーブアウトが無いことを示す要求を処理装置１
から記憶制御装置４に対して発行する。In response to a move-out request from the write control circuit 4c, the update flag C of the corresponding address in the tag section 10b of the buffer storage 10 is referred to, and the update flag C is valid and the latest data is stored in the data section 10a. If it is determined that the data is stored, the processing device 1 issues a move-out request to the storage control device 4 (FIG. 14).
Timing T5). If the update flag C is invalid and the latest data is not stored in the data unit 10a, a request indicating that there is no move-out is sent to the processing device 1.
From the storage controller 4

【００１６】この処理装置１からのムーブアウト要求に
応じてバッファストレイジ１０からムーブアウトされる
データのアドレス（タグ）のプライオリティが選択され
ると（図１４のタイミングＴ６参照）、ムーブアウトデ
ータのストア要求を記憶制御装置４から記憶装置５に対
して発行し（図１４のタイミングＴ７参照）、記憶装置
５内でムーブアウトデータのストアを実行する（図１３
のステップＡ４，図１４のタイミングＴ８参照）。When the priority of the address (tag) of the data to be moved out of the buffer storage 10 is selected in response to the move-out request from the processing device 1 (see timing T6 in FIG. 14), the store of the move-out data is performed. A request is issued from the storage control device 4 to the storage device 5 (see timing T7 in FIG. 14), and the store of the move-out data is executed in the storage device 5 (FIG. 13).
Step A4, see timing T8 in FIG. 14).

【００１７】処理装置１からのムーブアウトデータを記
憶装置５内にストアし終えると、チャネル処理装置２か
らのストアアドレス（タグ）のプライオリティが、スト
アデータを記憶装置５にストアするために再度選択され
（図１４のタイミングＴ９参照）、３２バイト分のデー
タのストア要求を、記憶制御装置４から記憶装置５に対
して発行し（図１４のタイミングＴ１０参照）、記憶装
置５内で３２バイト分のデータのストアを実行する（図
１３のステップＡ５，図１４のタイミングＴ１１参
照）。When the move-out data from the processing device 1 has been stored in the storage device 5, the priority of the store address (tag) from the channel processing device 2 is selected again to store the store data in the storage device 5. Then, a request to store 32 bytes of data is issued from the storage control device 4 to the storage device 5 (see timing T10 in FIG. 14), and 32 bytes of data are stored in the storage device 5 (see timing T9 in FIG. 14). (See step A5 in FIG. 13 and timing T11 in FIG. 14).

【００１８】このとき、ブロックサイズが６４バイトで
あるのに対してストアデータのサイズが３２バイトであ
るので、前述したように、３２バイト分のデータのスト
アを行なった後、書込制御回路４ｃから記憶装置５に書
込抑止信号を送って、ブロックサイズの残りの３２バイ
ト分のデータが記憶装置５にストアされるのを抑止して
いる。At this time, since the size of the store data is 32 bytes while the block size is 64 bytes, as described above, after storing 32 bytes of data, the write control circuit 4c Sends a write inhibit signal to the storage device 5 to prevent the remaining 32 bytes of block size data from being stored in the storage device 5.

【００１９】このようにして、３２バイト分のデータを
記憶装置５にストアし終えると、記憶制御装置４からチ
ャネル処理装置２へストア完了通知を発行して送信する
（図１３のステップＡ６，図１４のタイミングＴ１２参
照）。なお、処理装置１から記憶制御装置４に対して、
ムーブアウトが無いことを示す要求が発行された場合に
は、図１４のタイミングＴ５の次にタイミングＴ９（チ
ャネル処理装置２からのストアアドレスのプライオリテ
ィ選択）に移行し、上述と同様の処理を行なう。After storing 32 bytes of data in the storage device 5 in this way, the storage control device 4 issues a store completion notification to the channel processing device 2 and transmits it (step A6 in FIG. 13, FIG. 14 timing T12). It should be noted that, from the processing device 1 to the storage control device 4,
When a request indicating that there is no move-out is issued, the process proceeds to timing T9 (selection of store address priority from the channel processing device 2) after timing T5 in FIG. 14, and performs the same processing as described above. .

【００２０】また、タグ複写部４ａに保持されるタグの
中にそのストアアドレスと一致するものが存在しない場
合（ＴＡＧ２ミスヒット；図１３のステップＡ２でＮＯ
判定の場合）には、直ちに図１３のステップＡ５に移行
し、３２バイト分のデータのストア要求を、記憶制御装
置４から記憶装置５に対して発行し、記憶装置５内で３
２バイト分のデータのストアを実行する。このときも、
３２バイト分のストアデータ以外の部分については、書
込抑止信号を記憶装置５に送ることにより、書込を抑止
している。If there is no tag that matches the store address among the tags held in the tag copying unit 4a (TAG2 mishit; NO at step A2 in FIG. 13)
In the case of the determination), the process immediately proceeds to step A5 in FIG. 13, and a storage request for 32 bytes of data is issued from the storage control device 4 to the storage device 5 and the storage request is stored in the storage device 5.
Stores 2 bytes of data. Again,
For the portion other than the 32-byte store data, writing is inhibited by sending a write inhibit signal to the storage device 5.

【００２１】[0021]

【発明が解決しようとする課題】図１２〜図１４により
上述した従来の記憶制御手順（ストア制御手順）では、
外部装置３からのストア処理の完了時間は、タイミング
Ｔ４〜Ｔ８でバッファストレイジ１０から記憶装置５に
対するムーブアウト処理を行なってから、タイミングＴ
９〜Ｔ１１で外部装置３からのストアデータを記憶装置
５にストアするため、ストアスルー方式を採用する場合
よりもストアイン方式を採用する方が書込処理に時間を
要する場合があり、外部装置３からの書込性能が大きく
低下するなどの課題があった。In the conventional storage control procedure (store control procedure) described above with reference to FIGS.
The completion time of the store process from the external device 3 is determined by the timing T4 after performing the move-out process from the buffer storage 10 to the storage device 5 at timings T4 to T8.
Since the store data from the external device 3 is stored in the storage device 5 from 9 to T11, it may take more time for the writing process to employ the store-in method than to employ the store-through method. There was a problem that the writing performance from No. 3 was greatly reduced.

【００２２】本発明は、このような課題に鑑み創案され
たもので、ストアイン方式のバッファストレイジをそな
える場合に、外部装置からの書込要求を無駄に待機させ
ることなく実行できるようにして、外部装置からの書込
性能の低下を抑止し処理速度の向上をはかった、情報処
理システムにおける記憶制御方法および記憶制御装置を
提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has been made in consideration of the above circumstances. In the case where a buffer storage of a store-in system is provided, a write request from an external device can be executed without having to wait unnecessarily. It is an object of the present invention to provide a storage control method and a storage control device in an information processing system, which suppress a decrease in write performance from an external device and improve a processing speed.

【００２３】[0023]

【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１において、１１はデータを記憶する
記憶装置、１２は記憶装置１１のデータに基づいて動作
する処理装置、１３はバッファストレイジで、このバッ
ファストレイジ１３は、処理装置１２が使用しうる記憶
装置１１のデータの一部の写しを保持するデータ部１３
ａと、このデータ部１３ａに保持されるデータのアドレ
スを含むタグ情報を保持するタグ部１３ｂとから構成さ
れている。FIG. 1 is a block diagram showing the principle of the present invention. In FIG. 1, reference numeral 11 denotes a storage device for storing data, 12 denotes a processing device which operates based on data in the storage device 11, and 13 Is a buffer storage, and the buffer storage 13 is a data unit 13 that holds a copy of a part of data in the storage device 11 that can be used by the processing device 12.
a, and a tag section 13b holding tag information including an address of data held in the data section 13a.

【００２４】また、１４は本発明の情報処理システムに
接続される外部装置、１５は記憶装置１１とバッファス
トレイジ１３および外部装置１４との間のデータ転送を
ストアイン方式で制御する記憶制御装置である。この記
憶制御装置１５には、タグ複写部１６，ムーブアウト要
求発行部１７および書込制御部１８がそなえられてい
る。Reference numeral 14 denotes an external device connected to the information processing system of the present invention. Reference numeral 15 denotes a storage control device for controlling data transfer between the storage device 11, the buffer storage 13, and the external device 14 in a store-in manner. is there. The storage control device 15 includes a tag copying unit 16, a move-out request issuing unit 17, and a writing control unit 18.

【００２５】ここで、タグ複写部１６は、バッファスト
レイジ１３のタグ部１３ｂの一部または全部の写しを保
持するものであり、ムーブアウト要求発行部１７は、バ
ッファストレイジ１３のデータ部１３ａにおけるデータ
を読み出して記憶装置１１に書き込むためのムーブアウ
ト要求を、バッファストレイジ１３に対して発行するも
のであり、書込制御部１８は、記憶装置１１へのデータ
の書込を制御するものである。Here, the tag copying section 16 holds a copy of a part or all of the tag section 13b of the buffer storage 13, and the move-out request issuing section 17 stores the data in the data section 13a of the buffer storage 13. The buffer controller 13 issues a move-out request to the buffer storage 13 for reading and writing the data to the storage device 11. The write control unit 18 controls writing of data to the storage device 11.

【００２６】そして、本発明においては、外部装置１４
から記憶装置１１に対する書込要求を受けた時点でその
書込要求の対象となるデータのアドレスを含むタグ情報
がタグ複写部１６に保持されている場合、ムーブアウト
要求発行部１７が、当該タグ情報に対応するデータ部分
をバッファストレイジ１３から読み出して記憶装置１１
に書き込むためのムーブアウト要求を、バッファストレ
イジ１３に対して発行するのと並行して、書込制御部１
８が、外部装置１４からの書込要求に伴う書込データを
記憶装置１１に書き込むようになっている（請求項１，
９）。In the present invention, the external device 14
When the tag information including the address of the data to be written is received in the tag copying unit 16 at the time when the writing request to the storage device 11 is received from the storage device 11, the move-out request issuing unit 17 The data portion corresponding to the information is read from the buffer storage 13 and stored in the storage device 11.
A write-out request for writing to the buffer storage 13 is issued in parallel with the write control unit 1.
8 writes write data accompanying a write request from the external device 14 to the storage device 11.
9).

【００２７】なお、記憶装置１１，処理装置１２および
バッファストレイジ１３の相互間の読出処理／書込処理
を予め定められた特定ブロック長のデータブロック単位
で行なう場合に、外部装置１４からの書込要求に伴う書
込データのデータ長が特定ブロック長よりも短い時に
は、書込制御部１８が、外部装置１４からの書込データ
のみを記憶装置１１に書き込むとともに、ムーブアウト
要求発行部１７により発行されたムーブアウト要求に応
じてバッファストレイジ１３から読み出されたムーブア
ウトデータのうち、外部装置１４からの書込データ以外
の部分のみを記憶装置１１に書き込むようにする（請求
項２，１０）。When the read / write processing among the storage device 11, the processing device 12, and the buffer storage 13 is performed in units of data blocks having a predetermined specific block length, writing from the external device 14 is performed. When the data length of the write data accompanying the request is shorter than the specific block length, the write control unit 18 writes only the write data from the external device 14 to the storage device 11 and issues the data by the move-out request issuing unit 17. In the move-out data read from the buffer storage 13 in response to the moved-out request, only the portion other than the write data from the external device 14 is written to the storage device 11 (claims 2 and 10). .

【００２８】また、外部装置１４からの書込要求に応じ
てムーブアウト要求発行部１７によりムーブアウト要求
が発行された場合にその旨を示す情報を設定される情報
設定部と、記憶装置１１へのデータの書込を抑止するた
めの書込抑止信号を記憶装置１１に対して出力する書込
抑止指示部とをそなえてもよい。このとき、書込制御部
１８が外部装置１４からの書込データを特定ブロック長
のデータブロック単位で記憶装置１１に書き込む際に
は、書込抑止指示部が、記憶装置１１に対して書込抑止
信号を出力し、特定ブロック長のデータブロックのうち
外部装置１４からの書込データ以外の部分が記憶装置１
１に書き込まれるのを抑止する。そして、書込制御部１
８がバッファストレイジ１３からのムーブアウトデータ
を記憶装置１１に書き込む際には、当該ムーブアウトデ
ータが外部装置１４からの書込要求に応じたものである
旨が情報設定部に設定されている場合、書込抑止指示部
が、記憶装置１１に対して書込抑止信号を出力し、前記
特定ブロック長のムーブアウトデータのうち外部装置１
４からの書込データに対応する部分が記憶装置１１に書
き込まれるのを抑止する（請求項３，１１）。Also, when a move-out request is issued by the move-out request issuing unit 17 in response to a write request from the external device 14, an information setting unit for setting information indicating the fact is set to the storage device 11. And a write-inhibition instruction unit that outputs a write-inhibit signal to the storage device 11 for inhibiting the writing of the data. At this time, when the write control unit 18 writes the write data from the external device 14 to the storage device 11 in data block units of a specific block length, the write inhibition instruction unit writes the write data to the storage device 11. An inhibition signal is output, and a portion of the data block having the specific block length other than the write data from the external device 14 is stored in the storage device 1.
1 is prevented from being written. Then, the write control unit 1
8 writes the move-out data from the buffer storage 13 to the storage device 11 when the information setting unit sets that the move-out data is in response to a write request from the external device 14 The write inhibit instruction unit outputs a write inhibit signal to the storage device 11, and the external device 1
4 prevents writing of a portion corresponding to the write data from the storage device 11 into the storage device 11.

【００２９】さらに、バッファストレイジ１３からのム
ーブアウト順序を制御するムーブアウト順序制御部をそ
なえ、外部装置１４からの書込データのデータ長が特定
ブロック長の半分である場合、ムーブアウト順序制御部
が、バッファストレイジ１３からのムーブアウト順序を
制御し、外部装置１４からの書込データを記憶装置１１
に書き込む際の書込抑止指示部からの書込抑止信号の出
力タイミングと、バッファストレイジ１３からのムーブ
アウトデータを記憶装置１１に書き込む際の書込抑止指
示部からの書込抑止信号の出力タイミングとを同一にす
ることもできる（請求項４，１２）。Further, a move-out sequence control unit for controlling the move-out sequence from the buffer storage 13 is provided. If the data length of the write data from the external device 14 is half the specific block length, the move-out sequence control unit is provided. Controls the order of move-out from the buffer storage 13 and stores write data from the external device 14 in the storage device 11.
Output timing of the write inhibit signal from the write inhibit instruction unit when writing data to the memory, and output timing of the write inhibit signal from the write inhibit instruction unit when writing the move-out data from the buffer storage 13 to the storage device 11 Can be made the same (claims 4 and 12).

【００３０】また、バッファストレイジ１３におけるム
ーブアウト対象データが更新されている場合のみバッフ
ァストレイジ１３からのムーブアウトが行なわれるよう
に構成してもよい（請求項５，１３）。この場合、バッ
ファストレイジ１３からムーブアウトデータを受ける
と、書込制御部１８が、外部装置１４からの書込データ
部分と、バッファストレイジ１３からのムーブアウトデ
ータのうち外部装置１４からの書込データに対応しない
部分とを組み合わせて記憶装置１１に書き込んでもよい
（請求項６，１４）。また、バッファストレイジ１３か
らのムーブアウトが行なわれなかった場合、書込抑止指
示部が、記憶装置１１に対して書込抑止信号を出力して
特定ブロック長のデータブロックのうち外部装置１４か
らの書込データ以外の部分が記憶装置１１に書き込まれ
るのを抑止しながら、書込制御部１８が、外部装置１４
からの書込データを記憶装置１１に書き込む（請求項
７，１５）。Further, it may be configured that the move-out from the buffer storage 13 is performed only when the data to be moved-out in the buffer storage 13 is updated (claims 5 and 13). In this case, upon receiving the move-out data from the buffer storage 13, the write control unit 18 determines whether the write data portion from the external device 14 and the write data from the external device 14 in the move-out data from the buffer storage 13. May be combined and written in the storage device 11 (claims 6 and 14). Further, when the move-out from the buffer storage 13 is not performed, the write-inhibition instruction unit outputs a write-inhibit signal to the storage device 11 to output a write-inhibit signal to the storage device 11 from the external device 14 among the data blocks of the specific block length. The write control unit 18 controls the external device 14 while preventing the portion other than the write data from being written to the storage device 11.
Is written to the storage device 11 (claims 7 and 15).

【００３１】一方、バッファストレイジ１３におけるム
ーブアウト対象データの更新／未更新に係わらず、バッ
ファストレイジ１３からのムーブアウトを行ない、書込
制御部１８が、常に、外部装置１４からの書込データ部
分と、バッファストレイジ１３からのムーブアウトデー
タのうち外部装置１４からの書込データに対応しない部
分とを組み合わせて記憶装置１１に書き込むように構成
してもよい（請求項８，１６）。On the other hand, regardless of whether the data to be moved out in the buffer storage 13 is updated or not updated, the data is moved out of the buffer storage 13 and the write control unit 18 always outputs the write data from the external device 14. A configuration may be adopted in which a portion of the move-out data from the buffer storage 13 that does not correspond to the write data from the external device 14 is written in the storage device 11 (claims 8 and 16).

【００３２】[0032]

【作用】図１により上述した本発明の情報処理システム
における記憶制御装置１５では、外部装置１４から記憶
装置１１に対する書込要求を受けた時点で、その書込要
求の対象となるデータのアドレスを含むタグ情報がタグ
複写部１６に保持されている場合、つまり、書込要求対
象のデータ部分がバッファストレイジ１３に保持されて
いる場合、ムーブアウト要求発行部１７により、該当デ
ータ部分についてのムーブアウト要求がバッファストレ
イジ１３に対して発行される。また、これに並行して、
書込制御部１８により、外部装置１４からの書込データ
が記憶装置１１に書き込まれる。従って、外部装置１４
からの書込要求を無駄に待機させることなく実行するこ
とができる（請求項１，９）。In the storage control device 15 in the information processing system of the present invention described above with reference to FIG. 1, when a write request to the storage device 11 is received from the external device 14, the address of the data to be written is changed. When the included tag information is held in the tag copying unit 16, that is, when the data part of the write request target is held in the buffer storage 13, the move-out request issuing unit 17 A request is issued to the buffer storage 13. In parallel with this,
The write control unit 18 writes the write data from the external device 14 to the storage device 11. Therefore, the external device 14
Can be executed without making the write request from the server wait unnecessarily (claims 1 and 9).

【００３３】なお、外部装置１４から特定ブロック長よ
りも短いデータの書込が要求された時には、書込制御部
１８により、外部装置１４からの書込データのみが記憶
装置１１に書き込まれるとともに、ムーブアウトデータ
のうち外部装置１４からの書込データ以外の部分のみが
記憶装置１に書き込まれる。これにより、外部装置１４
からの書込データを壊すことなくムーブアウトデータを
記憶装置１１に書き込むことができる（請求項２，１
０）。When the external device 14 requests writing of data shorter than the specific block length, the write control unit 18 writes only the write data from the external device 14 to the storage device 11. Only the portion of the move-out data other than the write data from the external device 14 is written to the storage device 1. Thereby, the external device 14
The move-out data can be written to the storage device 11 without destroying the write data from the storage device.
0).

【００３４】このとき、書込抑止指示部から記憶装置１
１に対し書込抑止信号を出力して、特定ブロック長のデ
ータブロックのうち外部装置１４からの書込データ以外
の部分の記憶装置１１への書込を抑止することで、書込
制御部１８により外部装置１４からの書込データのみを
記憶装置１１に書き込むことができる。また、情報設定
部を参照してムーブアウトデータが外部装置１４からの
書込要求に応じたものであると判断した場合には、同様
に、書込抑止指示部から記憶装置１１に対し書込抑止信
号を出力して、特定ブロック長のムーブアウトデータの
うち外部装置１４からの書込データに対応するデータ部
分の記憶装置１１への書込を抑止することで、書込制御
部１８によりムーブアウトデータを記憶装置１１に書き
込むことができる（請求項３，１１）。At this time, from the write inhibit instruction unit to the storage device 1
By outputting a write inhibit signal to the storage device 11 in the data block of a specific block length except for the write data from the external device 14, the write control unit 18 Thus, only the write data from the external device 14 can be written to the storage device 11. When it is determined that the move-out data is in response to the write request from the external device 14 with reference to the information setting unit, the write-inhibition instruction unit similarly writes the data to the storage device 11. The write control unit 18 outputs the inhibit signal to inhibit the writing of the data portion corresponding to the write data from the external device 14 into the storage device 11 among the move-out data having the specific block length. Out data can be written to the storage device 11 (claims 3 and 11).

【００３５】さらに、外部装置１４から特定ブロック長
の半分の大きさのデータの書込が要求された時には、ム
ーブアウト順序制御部により、バッファストレイジ１３
からのムーブアウト順序を制御することで、外部装置１
４からの書込データの書込時の書込抑止信号の出力タイ
ミングと、ムーブアウトデータの書込時の書込抑止信号
の出力タイミングとを同一化でき、書込抑止指示部によ
る書込抑止信号の出力制御を外部書込要求とムーブアウ
トで共通化することができる（請求項４，１２）。Further, when the external device 14 requests the writing of data having a size of a half of the specific block length, the move-out order control unit controls the buffer storage 13.
By controlling the move-out order from the external device 1
4 and the output timing of the write inhibit signal at the time of writing the move-out data can be made the same, and the write inhibit instruction unit can inhibit the write inhibit signal. The output control of the signal can be shared between the external write request and the move-out (claims 4 and 12).

【００３６】また、バッファストレイジ１３におけるム
ーブアウト対象データが未更新であれば、同じデータが
記憶装置１１にも保持されていることになるので、対象
データが更新されている場合のみムーブアウトを行なう
ことにより、ムーブアウト処理を簡略化することができ
る（請求項５，１３）。この場合、記憶制御装置１５側
でバッファストレイジ１３からムーブアウトデータを受
けると、書込制御部１８により、外部装置１４からの書
込データ部分とムーブアウトデータのうち外部装置１４
からの書込データに対応しない部分とを組み合わせて記
憶装置１１に書き込むことで、外部装置１４からの書込
データとムーブアウトデータとを一つのデータブロック
として記憶装置１１に書き込むことができる（請求項
６，１４）。If the data to be moved out in the buffer storage 13 has not been updated, the same data is also held in the storage device 11, so that the move out is performed only when the data to be moved is updated. Thereby, the move-out processing can be simplified (claims 5 and 13). In this case, when the storage control device 15 receives the move-out data from the buffer storage 13, the write control section 18 causes the write data portion from the external device 14 and the external device 14
By writing to the storage device 11 in combination with a portion that does not correspond to the write data from the external device 14, the write data from the external device 14 and the move-out data can be written to the storage device 11 as one data block. Items 6, 14).

【００３７】ただし、ムーブアウトが行なわれなかった
場合には、前述と同様、書込抑止指示部からの書込抑止
信号により、特定ブロック長のデータブロックのうち外
部装置１４からの書込データ以外の部分の記憶装置１１
への書込を抑止することで、書込制御部１８により、外
部装置１４からの書込データのみを記憶装置１１に書き
込むことができる（請求項７，１５）。However, if the move-out has not been performed, the write inhibit signal from the write inhibit instructing unit causes the data blocks of the specific block length other than the write data from the external device 14 to be transmitted in the same manner as described above. Part of the storage device 11
By suppressing writing to the storage device, the writing control unit 18 can write only the write data from the external device 14 to the storage device 11 (claims 7 and 15).

【００３８】一方、バッファストレイジ１３におけるム
ーブアウト対象データの更新／未更新に係わらずムーブ
アウトを行ない、書込制御部１８により、常に、外部装
置１４からの書込データ部分とムーブアウトデータのう
ち外部装置１４からの書込データに対応しない部分とを
組み合わせて記憶装置１１に書き込むことで、外部装置
１４からの書込データとムーブアウトデータとを一つの
データブロックとして記憶装置１１に書き込むことがで
きる（請求項８，１６）。On the other hand, regardless of the update / non-update of the data to be moved out in the buffer storage 13, the data is moved out, and the write control unit 18 always outputs the write data portion from the external device 14 and the move out data. By writing to the storage device 11 in combination with a portion that does not correspond to the write data from the external device 14, it is possible to write the write data from the external device 14 and the move-out data into the storage device 11 as one data block. (Claims 8 and 16).

【００３９】[0039]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２は本発明の一実施例を示すブロック図であ
り、この図２において、２１は情報処理装置（ＣＰＵ；
Central Processing Unit)、２２はチャネル処理装置
（ＣＨＰ；CHannel Processor)、２３は外部装置（Ｃ
Ｈ;CHannel unit)、２４は記憶制御装置（ＭＣＵ；Main
storage Control Unit)、２５は記憶装置（ＭＳＵ；Ma
in Storage Unit)である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a block diagram showing an embodiment of the present invention. In FIG. 2, reference numeral 21 denotes an information processing device (CPU;
Central Processing Unit), 22 is a channel processing unit (CHP; CHannel Processor), and 23 is an external device (C
H; CHannel unit), 24 is a storage control unit (MCU; Main)
storage Control Unit), 25 is a storage device (MSU; Ma)
in Storage Unit).

【００４０】ここで、情報処理装置２１には、ストアイ
ン方式で制御されるバッファストレイジ３０がそなえら
れている。このバッファストレイジ３０は、図１２によ
り前述したものと同様、ブロックに分割されたデータ
（情報処理装置２１が使用しうる記憶装置２５のデータ
の一部の写し）を保持するデータ部３０ａと、このデー
タ部３０ａに保持されるデータのアドレスを含むタグ情
報を保持するタグ部（ＴＡＧ１）３０ｂとを有して構成
されている。Here, the information processing apparatus 21 is provided with a buffer storage 30 controlled by a store-in method. The buffer storage 30 includes a data unit 30a for holding data divided into blocks (a copy of a part of the data in the storage device 25 that can be used by the information processing apparatus 21), as described above with reference to FIG. A tag section (TAG1) 30b for holding tag information including an address of data held in the data section 30a.

【００４１】タグ部３０ｂは、データ部３０ａにおける
各ブロックに１対１に対応したエントリを格納するメモ
リで、このタグ部３０ｂの各エントリの中に、図３に示
すように、対応するブロックの記憶装置２５上のアドレ
スが格納されるとともに、当該エントリが有効（データ
部３０ａにデータが格納されている状態）であるか否か
を示すＶ（Valid)フラグと、データ部３０ａに格納され
たデータに対して情報処理装置２１により変更が施され
ているか否かを示すＣ(Change)フラグとが格納されてい
る。The tag section 30b is a memory for storing an entry corresponding to each block in the data section 30a on a one-to-one basis. In each entry of the tag section 30b, as shown in FIG. An address on the storage device 25 is stored, a V (Valid) flag indicating whether the entry is valid (a state in which data is stored in the data section 30a), and a V (Valid) flag stored in the data section 30a. A C (Change) flag indicating whether or not the data has been changed by the information processing device 21 is stored.

【００４２】なお、図２では、バッファストレイジ３０
が情報処理装置２１内にそなえられている場合が図示さ
れるとともに、後述するごとく特に外部装置２３から記
憶装置２５に対してストア要求を行なう信号系のみが図
示されている。また、情報処理装置２１には、レジスタ
２１ａ〜２１ｄがそなえられている。レジスタ２１ａ
は、記憶制御装置２４からのムーブアウト要求アドレス
（データブロックの代表アドレス）がセットされるもの
であり、レジスタ２１ｂは、バッファストレイジ３０か
らムーブアウトされるデータブロックの代表アドレスが
セットされるものであり、レジスタ２１ｃは、バッファ
ストレイジ３０からムーブアウトされるデータブロック
がセットされるものである。In FIG. 2, the buffer storage 30
Is shown in the information processing apparatus 21, and only a signal system for making a store request from the external device 23 to the storage device 25 is shown, as will be described later. The information processing apparatus 21 includes registers 21a to 21d. Register 21a
In the register 21b, a move-out request address (representative address of a data block) from the storage controller 24 is set, and in the register 21b, a representative address of a data block moved out from the buffer storage 30 is set. In the register 21c, a data block to be moved out of the buffer storage 30 is set.

【００４３】そして、レジスタ２１ｄは、１ビットまた
は複数ビットからなり情報設定部として機能するもの
で、記憶制御装置２４からのムーブアウト要求に応じて
情報処理装置２１から記憶制御装置２４へ送られるムー
ブアウトデータが、後述する通常のムーブアウト要求に
よるものか、あるいは、外部装置２３からの書込要求に
応じて発行されたムーブアウト要求によるものかが要求
種別としてセットされるものである。The register 21d consists of one bit or a plurality of bits and functions as an information setting unit. In response to a move-out request from the storage control device 24, the register 21d moves from the information processing device 21 to the storage control device 24. Whether the out data is due to a normal move-out request described later or a move-out request issued in response to a write request from the external device 23 is set as a request type.

【００４４】一方、チャネル処理装置２２は、外部装置
２３を接続されるとともに、記憶制御装置２４を介して
記憶装置２５に接続され、外部装置２３から記憶装置２
５に対するフェッチ／ストア要求を受けた場合に、記憶
制御装置２４に対してその要求を発行するもので、スト
ア要求系として、外部装置２３からのストア要求アドレ
スがセットされるレジスタ２２ａと、外部装置２３から
のストア要求データがセットされるレジスタ２２ｂとを
有している。On the other hand, the channel processing device 22 is connected to an external device 23 and is connected to a storage device 25 via a storage control device 24, and the storage device 2
When a fetch / store request is received from the external device 23, a register 22a in which a store request address from the external device 23 is set is stored. And a register 22b in which store request data from the storage device 23 is set.

【００４５】また、記憶装置２５は、各種データを記憶
するメモリ部２５ａのほか、レジスタ２５ｂ〜２５ｄを
有して構成されている。レジスタ２５ｂは、メモリ部２
５ａへのストアデータのアドレスがセットされるもので
あり、レジスタ２５ｃは、メモリ部２５ａへのストアデ
ータがセットされるものであり、レジスタ２５ｄは、記
憶制御装置２４からの書込抑止信号をセットされるレジ
スタである。The storage device 25 includes registers 25b to 25d in addition to a memory unit 25a for storing various data. The register 25b includes the memory unit 2
The register 25c sets the address of the store data to the memory unit 25a, and the register 25d sets the write inhibit signal from the storage controller 24. Is a register to be executed.

【００４６】そして、本実施例の記憶制御装置２４は、
記憶装置２５と情報処理装置２１およびチャネル処理装
置２２（外部装置２３）との間のデータ転送をストアイ
ン方式で制御するもので、タグ複写部（ＴＡＧ２）２４
ａ，データ選択回路２４ｂ，書込制御回路２４ｃ，ムー
ブアウト制御部２４ｄ，タグプライオリティ部２４ｇの
ほか、レジスタ２４ｅ，２４ｆ，２４ｈ，２４ｉ，２４
ｎ，２４ｐやムーブアウトデータバッファ２４ｊ，スト
アデータバッファ２４ｋを有して構成されている。Then, the storage control device 24 of the present embodiment
The data transfer between the storage device 25 and the information processing device 21 and the channel processing device 22 (external device 23) is controlled by a store-in method, and a tag copying unit (TAG2) 24
a, a data selection circuit 24b, a write control circuit 24c, a move-out control unit 24d, a tag priority unit 24g, and registers 24e, 24f, 24h, 24i, 24
n, 24p, a move-out data buffer 24j, and a store data buffer 24k.

【００４７】ここで、タグ複写部２４ａは、バッファス
トレイジ３０におけるタグ部３０ｂの写しを保持するも
のであり、このタグ複写部２４ａの各エントリの中に、
図４に示すように、バッファストレイジ３０に格納され
ているデータアドレスとともに、当該エントリが有効で
あるか否かを示すＶ（Valid)フラグが格納されるように
なっている。Here, the tag copying section 24a holds a copy of the tag section 30b in the buffer storage 30, and in each entry of the tag copying section 24a,
As shown in FIG. 4, a V (Valid) flag indicating whether or not the entry is valid is stored together with the data address stored in the buffer storage 30.

【００４８】また、データ選択回路２４ｂは、情報処理
装置２１からのムーブアウトデータ（ストアデータ）と
外部装置２３（チャネル処理装置２２）からのストアデ
ータとのいずれか一方を選択して出力するものである。
書込制御回路２４ｃは、記憶装置２５へのデータ書込
（ストア）を制御するためのもので、データ選択回路２
４ｂによるデータ選択状態を切換制御する機能のほか、
書込データのサイズに応じて後述するような書込抑止信
号を記憶装置５に対して出力する書込抑止指示部として
の機能を有している。The data selection circuit 24b selects and outputs one of the move-out data (store data) from the information processing device 21 and the store data from the external device 23 (channel processing device 22). It is.
The write control circuit 24c controls data write (store) to the storage device 25, and is performed by the data selection circuit 2c.
4b, in addition to the function of switching and controlling the data selection state,
It has a function as a write-inhibition instructing unit that outputs a write-inhibit signal as described later to the storage device 5 according to the size of the write data.

【００４９】さらに、ムーブアウト制御部２４ｄは、ム
ーブアウト要求発行部として機能するもので、外部装置
２３からのストア要求アドレスがタグ複写部２４ａに存
在した場合（ヒット）に、バッファストレイジ３０のデ
ータ部３０ａにおけるデータを読み出して記憶装置２５
に書き込むためのムーブアウト要求を、バッファストレ
イジ３０（情報処理装置２１）に対して発行するもので
ある。このムーブアウト制御部２４ｄは、本実施例の変
形例として後述するごとく、バッファストレイジ３０か
らのムーブアウト順序を制御するムーブアウト順序制御
部としても機能するものである。Further, the move-out control unit 24d functions as a move-out request issuing unit. When the store request address from the external device 23 exists in the tag copying unit 24a (hit), the data in the buffer storage 30 is read. The data in the unit 30a is read out and stored in the storage device 25.
Is issued to the buffer storage 30 (the information processing device 21). The move-out control unit 24d also functions as a move-out sequence control unit that controls the move-out sequence from the buffer storage 30, as described later as a modification of the present embodiment.

【００５０】なお、レジスタ２４ｅは、情報処理装置２
１からのムーブアウトアドレスがセットされるものであ
り、レジスタ２４ｆは、チャネル処理装置２２からのス
トア要求アドレスがセットされるものであり、タグプラ
イオリティ部２４ｇは、レジスタ２４ｅ，２４ｆに保持
されたアドレス（タグ）のいずれか一方を選択して出力
するものである。このタグプライオリティ部２４ｇによ
るタグ選択により、バッファストレイジ３０からのムー
ブアウトに応じた書込処理もしくは外部装置２３からの
ストア要求に応じた書込処理のいずれか一方が選択され
て実行されるようになっている。The register 24e stores the information processing device 2
1 is set, the register 24f is set with the store request address from the channel processing unit 22, and the tag priority unit 24g is set with the address held in the registers 24e and 24f. (Tag) is selected and output. According to the tag selection by the tag priority unit 24g, one of the writing process according to the move-out from the buffer storage 30 and the writing process according to the store request from the external device 23 is selected and executed. Has become.

【００５１】また、レジスタ２４ｈは、タグプライオリ
ティ部２４ｇにより選択・出力された要求アドレスが一
時的にセットされるものであり、このレジスタ２４ｈに
セットされた要求アドレスが外部装置２３からのもので
ある場合に、タグ複写部２４ａにおけるタグ検索が行な
われるようになっている。そして、レジスタ２４ｉは、
タグプライオリティ部２４ｇにより選択されレジスタ２
４ｈを経た要求アドレスを、記憶装置２５に対するスト
ア要求対象のアドレスとしてセットされるものである。In the register 24h, the request address selected and output by the tag priority unit 24g is temporarily set, and the request address set in the register 24h is from the external device 23. In such a case, a tag search in the tag copying unit 24a is performed. Then, the register 24i
Register 2 selected by tag priority unit 24g
The request address after 4h is set as an address of a store request to the storage device 25.

【００５２】さらに、ムーブアウトデータバッファ２４
ｊは、情報処理装置２１（バッファストレイジ３０）か
らのムーブアウトデータを一時的に格納するものであ
り、ストアデータバッファ２４ｋは、チャネル処理装置
２２からのストアデータを一時的に格納するものであ
る。レジスタ２４ｍは、ムーブアウト制御部２４ｄから
発行されたムーブアウト要求がセットされるものであ
り、レジスタ２４ｎは、データ選択回路２４ｂにより選
択された記憶装置２５に対するストアデータを格納する
ものであり、レジスタ２４ｐは、情報処理装置２１から
のムーブアウトの要求種別（情報処理装置２１のレジス
タ２１ｄにセットされる情報）を一時的に記憶すること
により、情報設定部として機能するものである。Further, the move-out data buffer 24
j temporarily stores move-out data from the information processing device 21 (buffer storage 30), and the store data buffer 24k temporarily stores store data from the channel processing device 22. . The register 24m is for setting a move-out request issued from the move-out control unit 24d, and the register 24n is for storing store data for the storage device 25 selected by the data selection circuit 24b. 24p functions as an information setting unit by temporarily storing the type of move-out request from the information processing device 21 (information set in the register 21d of the information processing device 21).

【００５３】ところで、本実施例では、バッファストレ
イジ３０のブロックサイズ（データ長）を例えば６４バ
イト（特定データ長）とし、ムーブアウトデータやスト
アデータを保持するレジスタ２１ｃ，２２ｂ，２４ｎ，
２５ｃのデータ幅を例えば８バイトとし、バッファ２４
ｊ，２４ｋのバッファサイズは例えば６４バイトとす
る。In the present embodiment, the block size (data length) of the buffer storage 30 is set to, for example, 64 bytes (specific data length), and the registers 21c, 22b, 24n, and 24c for holding move-out data and store data.
The data width of the buffer 25c is, for example, 8 bytes.
The buffer size of j and 24k is, for example, 64 bytes.

【００５４】また、記憶装置２５への書込は、６４バイ
トの単位に要求されるものとし、８バイト毎に８サイク
ルかけてストアデータが記憶装置２５に送られるものと
する。６４バイトよりも少ないデータのストアを行なう
場合には、書込制御回路２４ｃからの書込抑止信号をレ
ジスタ２５ｄにセットし、その書込抑止信号を使用する
ことにより、後述するごとく８バイト単位にストアデー
タの書込を部分的に抑止することができるようになって
いる。It is assumed that writing to the storage device 25 is required in units of 64 bytes, and that the store data is sent to the storage device 25 over eight cycles of every eight bytes. When storing less than 64 bytes of data, a write inhibit signal from the write control circuit 24c is set in the register 25d, and the write inhibit signal is used, so that the data can be stored in 8-byte units as described later. Writing of store data can be partially suppressed.

【００５５】次に、上述のごとく構成された本実施例の
動作について、外部装置２３から３２バイトストア要求
があった場合を例として、図５（ａ），（ｂ）および図
６に示すフローチャートと図７〜図９に示すタイムチャ
ートとを参照しながら説明する。外部装置２３から記憶
制御装置２４に対して、特定ブロック長６４バイトの半
分の３２バイト分のデータのストア要求があった場合
〔図５（ａ）のステップＳ１，図７のタイミングＴ２１
参照〕、その３２バイトストア要求アドレスは、チャネ
ル処理装置２２のレジスタ２２ａから記憶制御装置２４
のレジスタ２４ｆにセットされる。Next, the operation of this embodiment configured as described above will be described with reference to the flowcharts shown in FIGS. 5A and 5B and FIG. This will be described with reference to FIG. 7 and time charts shown in FIGS. When the external device 23 requests the storage control device 24 to store data of 32 bytes, which is half of the specific block length of 64 bytes [step S1 in FIG. 5A and timing T21 in FIG.
), The 32-byte store request address is stored in the register 22a of the channel processor 22 from the storage controller 24.
Is set in the register 24f.

【００５６】このレジスタ２４ｆにセットされたアドレ
ス（タグ）のプライオリティが、タグプライオリティ部
２４ｇにより選択され、そのアドレスがレジスタ２４ｈ
にセットされると（図７のタイミングＴ２２参照）、タ
グ複写部２４ａ内に登録されているアドレスと比較され
る。タグ複写部２４ａに登録されているタグの中にその
ストアアドレスと一致するものが存在し、Ｖフラグが設
定されそのエントリが有効である場合には、そのストア
アドレスを含む６４バイトのデータブロックがバッファ
ストレイジ３０に格納されていることになる。これをヒ
ットと呼ぶ。The priority of the address (tag) set in the register 24f is selected by the tag priority unit 24g, and the address is stored in the register 24h.
(See timing T22 in FIG. 7), the address is compared with the address registered in the tag copy unit 24a. If there is a tag registered in the tag copying unit 24a that matches the store address and the V flag is set and the entry is valid, a 64-byte data block including the store address is stored. It is stored in the buffer storage 30. This is called a hit.

【００５７】このようにタグ複写部２４ａでヒットした
場合〔ＴＡＧ２ヒット；図５（ａ）のステップＳ２でＹ
ＥＳ判定の場合，図７のタイミングＴ２３参照〕、バッ
ファストレイジ３０内に最新データが格納されている可
能性があるため、ムーブアウト制御部２４ｄにより、バ
ッファストレイジ３０におけるストア対象のデータブロ
ックのムーブアウト要求を情報処理装置２１に対して発
行する〔図５（ａ）のステップＳ３，図７のタイミング
Ｔ２５参照〕。As described above, when a hit occurs in the tag copying unit 24a [TAG2 hit; Y in step S2 of FIG.
In the case of ES determination, see timing T23 in FIG. 7), since the latest data may be stored in the buffer storage 30, the move-out control unit 24d moves out the data block to be stored in the buffer storage 30. A request is issued to the information processing device 21 (see step S3 in FIG. 5A and timing T25 in FIG. 7).

【００５８】ムーブアウト要求を受けた情報処理装置２
１では、その要求が記憶制御装置２４のレジスタ２４ｍ
からレジスタ２１ｃにセットされる（図６のステップＳ
１１）。そして、そのムーブアウト要求対象のアドレス
に基づいてバッファストレイジ３０のタグ部３０ｂを検
索し（図６のステップＳ１２）、バッファストレイジ３
０のデータ部３０ａに登録されているムーブアウト要求
対象のデータが更新されているか否かを、該当エントリ
内のＣフラグを参照してチェックする（図６のステップ
Ｓ１３）。Information processing apparatus 2 receiving a move-out request
1, the request is stored in the register 24m of the storage controller 24.
Is set in the register 21c (step S in FIG. 6).
11). Then, the tag section 30b of the buffer storage 30 is searched based on the address of the move-out request (step S12 in FIG. 6), and the buffer storage 3 is searched.
It is checked with reference to the C flag in the corresponding entry whether or not the data of the move-out request registered in the 0 data section 30a has been updated (step S13 in FIG. 6).

【００５９】このＣフラグが有効である場合（ステップ
Ｓ１３でＹＥＳ判定の場合）、対応するデータブロック
の最新データがバッファストレイジ３０に保持されてい
るので、記憶制御装置２４に対し、レジスタ２１ｂから
レジスタ２４ｅを通してムーブアウト要求（アドレス）
を発行する（図６のステップＳ１４，図７のタイミング
Ｔ２７参照）。When the C flag is valid (YES in step S13), since the latest data of the corresponding data block is held in the buffer storage 30, the register 21b is sent to the storage controller 24 from the register 21b. Moveout request (address) through 24e
(See step S14 in FIG. 6 and timing T27 in FIG. 7).

【００６０】この場合、そのムーブアウト要求が外部装
置２３からのストア要求に伴うムーブアウト要求である
ことを示す情報（所定値）を、要求種別としてレジスタ
２１ｄにセットし、ムーブアウト要求を情報処理装置２
１から記憶制御装置２４へ発行する際に、その要求種別
をレジスタ２１ｄから記憶制御装置２４のレジスタ２４
ｐにセットする。In this case, information (predetermined value) indicating that the move-out request is a move-out request associated with a store request from the external device 23 is set in the register 21d as a request type, and the move-out request is processed as information. Device 2
1 is issued from the register 21d to the storage controller 24 of the storage controller 24.
Set to p.

【００６１】情報処理装置２１が自分のもつバッファス
トレイジ３０に格納されている所定データを記憶装置２
５に書き込むためにムーブアウト要求を発行する場合も
あるが、その際には、そのムーブアウト処理が通常のム
ーブアウト処理であることを示す情報（所定値）を、要
求種別としてレジスタ２１ｄにセットし、このレジスタ
２１ｄから記憶制御装置２４のレジスタ２４ｐにセット
する。The information processing device 21 stores predetermined data stored in its own buffer storage 30 in the storage device 2.
In some cases, a move-out request is issued in order to write data into the register 21d. In this case, information (a predetermined value) indicating that the move-out process is a normal move-out process is set in the register 21d as a request type. Then, the register 21d is set in the register 24p of the storage controller 24.

【００６２】上述したいずれ種別のムーブアウト要求の
場合も、ムーブアウト要求対象のデータ（ムーブアウト
データ）は、レジスタ２１ａから記憶制御装置２４のム
ーブアウトデータバッファ２４ｊに渡される。このムー
ブアウトデータは、特定ブロック長の６４バイトであ
る。なお、タグ部３０ｂで参照した該当エントリのＣフ
ラグが無効である場合（ステップＳ１３でＮＯ判定の場
合）は、バッファストレイジ３０内のムーブアウト要求
対象のデータは、記憶装置２５に格納されているものと
全く同一であるため、ムーブアウト処理は不要であり、
本実施例では、ムーブアウト処理を行なわない旨を示す
要求を、記憶制御装置２４に発行する（図６のステップ
Ｓ１５）。この場合、その要求に伴う処理によって記憶
装置２５に書き込むべきデータが無いため、レジスタ２
１ｄ，２４ｐにセットされる要求種別を示す値は、通常
処理を示す値であっても、外部装置２３からのストア要
求に応じた処理（応答処理）を示す値であっても、記憶
制御装置２４により実行される処理は変わらない。In any of the above-described types of move-out requests, the data to be moved-out requested (move-out data) is passed from the register 21a to the move-out data buffer 24j of the storage controller 24. The move-out data has a specific block length of 64 bytes. If the C flag of the entry referred to by the tag unit 30b is invalid (NO in step S13), the data to be requested to be moved out in the buffer storage 30 is stored in the storage device 25. Because it is exactly the same, no move-out processing is required,
In the present embodiment, a request indicating that the move-out process is not performed is issued to the storage control device 24 (step S15 in FIG. 6). In this case, since there is no data to be written to the storage device 25 by the processing accompanying the request, the register 2
Whether the value indicating the request type set in 1d, 24p is a value indicating normal processing or a value indicating processing (response processing) in response to a store request from the external device 23, The processing executed by 24 remains unchanged.

【００６３】ところで、従来、記憶制御装置２４のタグ
複写部２４ａにおいて外部装置２３からのストア要求ア
ドレスがヒットした場合に、最新データがバッファスト
レイジ３０に存在し情報処理装置２１からその最新デー
タのムーブアウトを行なう時には、ムーブアウト処理を
記憶装置２５に対して行なった後に、チャネル処理装置
２２からの３２バイトストアを記憶装置２５に対して行
なっていた（図１４参照）。また、情報処理装置２１か
らのムーブアウトが無い場合には、その旨を示す応答を
情報処理装置２１から受け取ることにより、チャネル処
理装置２２からの３２バイトストアを記憶装置２５に対
して行なっていた。Conventionally, when a store request address from the external device 23 hits in the tag copying section 24a of the storage control device 24, the latest data exists in the buffer storage 30 and the information processing device 21 moves the latest data. When performing the out, after the move-out process is performed on the storage device 25, the 32-byte store from the channel processing device 22 is performed on the storage device 25 (see FIG. 14). Further, when there is no move-out from the information processing device 21, the response indicating the fact is received from the information processing device 21, and the 32-byte store from the channel processing device 22 is performed on the storage device 25. .

【００６４】これに対して、本実施例では、ムーブアウ
ト制御部２４ｄがムーブアウト要求を発行するのと並行
して外部装置２３からのストア要求データを記憶装置２
５に書き込むべく、書込制御回路２４ｃにより、記憶装
置２５に対するストア要求を実行している〔図５（ａ）
のステップＳ４，図７のタイミングＴ２４参照〕。チャ
ネル処理装置２２からのストアデータは、レジスタ２２
ｂからストアデータバッファ２４ｋに一時的に格納され
た後、書込制御回路２４ｃにより、８バイト単位で３２
バイト分読み出され、レジスタ２４ｎを通じて記憶装置
２５のレジスタ２５ｃへ送出される。また、ストア要求
アドレスは、タグ複写部２４ａでの検索後にレジスタ２
４ｈからレジスタ２４ｉにセットされ、さらに記憶装置
２５のレジスタ２５ｂにセットされ、そのアドレスに基
づいて、６４バイトストアが記憶装置２５に対して要求
される。On the other hand, in the present embodiment, the store request data from the external device 23 is stored in the storage device 2 in parallel with the move-out control unit 24d issuing the move-out request.
5, a write control circuit 24c issues a store request to the storage device 25 [FIG. 5 (a)].
Step S4, timing T24 in FIG. 7). Store data from the channel processor 22 is stored in the register 22
b, the data is temporarily stored in the store data buffer 24k, and then written by the write control circuit 24c in units of 8 bytes.
The bytes are read and sent to the register 25c of the storage device 25 through the register 24n. The store request address is stored in the register 2 after the search by the tag copying unit 24a.
From 4h, it is set in the register 24i, and further set in the register 25b of the storage device 25, and a 64-byte store is requested to the storage device 25 based on the address.

【００６５】このとき、実際にストアすべきデータは３
２バイトであるため、例えば図８に示すように、最初の
４τ間は、書込制御回路２４ｃ（書込抑止指示部）から
記憶装置２５へ出力されレジスタ２５ｄにセットされる
書込抑止信号を無効にし、後半の４τ間は、その書込抑
止信号を有効にすることにより、後半のデータの記憶装
置２５への書込が抑止される。At this time, the data to be actually stored is 3
For example, as shown in FIG. 8, during the first 4τ, a write inhibit signal output from the write control circuit 24c (write inhibit instruction unit) to the storage device 25 and set in the register 25d is used. By disabling and validating the write inhibit signal during the latter 4τ, writing of the latter half data to the storage device 25 is inhibited.

【００６６】従って、記憶装置２５における６４バイト
分のデータブロックのうち、外部装置２３からのストア
データ以外の部分を壊すことなく、外部装置２３からス
トア要求された最初の３２バイト分のデータのみが記憶
装置２５のメモリ部２５ａに書き込まれる〔図５（ａ）
のステップＳ４，図７のタイミングＴ２６参照〕。な
お、１τは１制御周期で、この１τ間に８バイト分の書
込が行なわれるようになっている。Accordingly, of the 64-byte data block in the storage device 25, only the first 32-byte data requested to be stored from the external device 23 is stored without destroying the portion other than the stored data from the external device 23. The data is written to the memory unit 25a of the storage device 25 [FIG.
Step S4, timing T26 in FIG. 7). 1τ is one control cycle, and writing of 8 bytes is performed during 1τ.

【００６７】このようにして、外部装置２３からのスト
アデータの書込を終了すると、記憶制御装置２４からチ
ャネル処理装置２２へストア完了通知が送信され〔図５
（ａ）のステップＳ５，図７のタイミングＴ３１参
照〕、従来に比べて（図１４のタイミングＴ１２参
照）、ストアの完了通知をチャネル処理装置２２に対し
て極めて早く行なうことができる。When the writing of the stored data from the external device 23 is completed, a storage completion notification is transmitted from the storage control device 24 to the channel processing device 22 [FIG.
(Step S5 in FIG. 5A, see timing T31 in FIG. 7), compared to the related art (see timing T12 in FIG. 14), the completion notification of the store can be sent to the channel processing device 22 extremely quickly.

【００６８】さて、情報処理装置２１から記憶制御装置
２４に対してムーブアウト要求がある場合には、そのム
ーブアウト要求（アドレス）がレジスタ２４ｅにセット
されるとともに、そのムーブアウト要求の種別がレジス
タ２４ｐにセットされる〔図５（ｂ）のステップＳ６，
図７のタイミングＴ２７参照〕。このレジスタ２４ｅに
セットされたムーブアウト要求アドレスのプライオリテ
ィが、タグプライオリティ部２４ｇにより選択され、そ
のアドレスがレジスタ２４ｉにセットされると（図７の
タイミングＴ２８参照）、レジスタ２１ｃからムーブア
ウトデータバッファ２４ｊに一時的に格納された情報処
理装置２１からのムーブアウトデータが、書込制御回路
２４ｃにより、８バイト単位で３２バイト分読み出さ
れ、レジスタ２４ｎを通じて記憶装置２５のレジスタ２
５ｃへ送出される。また、ムーブアウト先のアドレス
は、レジスタ２４ｉから記憶装置２５のレジスタ２５ｂ
にセットされ、そのアドレスに基づいて、６４バイトス
トアが記憶装置２５に対して要求される（図７のタイミ
ングＴ２９参照）。When there is a move-out request from the information processing device 21 to the storage controller 24, the move-out request (address) is set in the register 24e, and the type of the move-out request is set in the register 24e. 24p [Step S6 in FIG.
See timing T27 in FIG. 7). The priority of the move-out request address set in the register 24e is selected by the tag priority section 24g, and when the address is set in the register 24i (see timing T28 in FIG. 7), the move-out data buffer 24j is transferred from the register 21c. The move-out data from the information processing apparatus 21 temporarily stored in the storage device 25 is read by the write control circuit 24c for 32 bytes in units of 8 bytes, and is stored in the register 2 of the storage device 25 through the register 24n.
5c. Further, the address of the move-out destination is obtained from the register 24i to the register 25b of the storage device 25.
And a 64-byte store is requested to the storage device 25 based on the address (see timing T29 in FIG. 7).

【００６９】このとき、通常のムーブアウト処理を行な
い、６４バイト分のデータを記憶装置２５にストアして
しまうと、図７のタイミングＴ２６で先にストアしたチ
ャネル処理装置２２からのストアデータを壊してしま
う。そこで、本実施例では、記憶制御装置２４によりム
ーブアウト処理を行なう際には、レジスタ２４ｐにセッ
トされる要求種別の値を参照し、今回のムーブアウト処
理が、チャネル処理装置２２（外部装置２３）からのス
トア要求に応じたものであるか否かを判定する〔図５
（ｂ）のステップＳ７〕。At this time, if normal move-out processing is performed and 64 bytes of data are stored in the storage device 25, the stored data from the channel processing device 22 previously stored at timing T26 in FIG. Would. Therefore, in the present embodiment, when performing the move-out process by the storage controller 24, the value of the request type set in the register 24p is referred to, and the current move-out process is performed by the channel processing device 22 (the external device 23). ) Is determined in response to the store request from FIG.
(B) Step S7].

【００７０】レジスタ２４ｐの値が、チャネル処理装置
２２からのストア要求の応答によるムーブアウト処理を
示している場合（ステップＳ７でＹＥＳ判定の場合）に
は、例えば図９に示すように、最初の４τ間は、書込抑
止信号を有効にすることにより、チャネル処理装置２２
からのストアデータに対応する前半の３２バイト分のデ
ータの記憶装置２５への書込が抑止される。If the value of the register 24p indicates a move-out process in response to a store request from the channel processing device 22 (YES in step S7), for example, as shown in FIG. During the period of 4τ, the write inhibit signal is made valid, so that the channel processing device 22
The writing of the first 32 bytes of data corresponding to the store data from the storage device 25 to the storage device 25 is suppressed.

【００７１】また、後半の４τ間は、その書込抑止信号
を無効にして、６４バイトのデータブロックのうち残り
（後半）の３２バイト分の最新データを記憶装置２５の
メモリ部２５ａに書き込む。従って、記憶装置２５にお
ける６４バイト分のデータブロックのうち、先にストア
された外部装置２３からのストアデータの部分を壊すこ
となく、情報処理装置２１からムーブアウトされた６４
バイト分の最新データのうち後半のデータのみが記憶装
置２５のメモリ部２５ａに書き込まれる〔図５（ｂ）の
ステップＳ８のリバースストア処理，図７のタイミング
Ｔ３０参照〕。During the latter 4τ, the write inhibit signal is invalidated, and the latest data of the remaining (second half) 32 bytes of the 64-byte data block is written to the memory section 25a of the storage device 25. Therefore, of the 64-byte data blocks in the storage device 25, the 64 data blocks that have been moved out of the information processing device 21 without destroying the portion of the stored data from the external device 23 previously stored.
Only the latter half of the latest data for the byte is written into the memory unit 25a of the storage device 25 [reverse store processing in step S8 in FIG. 5B, and timing T30 in FIG. 7].

【００７２】なお、レジスタ２４ｐの値が、通常のムー
ブアウト処理を示している場合（ステップＳ７でＮＯ判
定の場合）には、書込抑止信号を発行しない通常のムー
ブアウト処理を行ない、情報処理装置２１からの６４バ
イト分のムーブアウトデータをそのまま記憶装置２５の
メモリ部２５ａにストアする〔図５（ｂ）のステップＳ
９〕。If the value of the register 24p indicates normal move-out processing (NO in step S7), normal move-out processing is not performed without issuing a write inhibit signal. The 64-byte move-out data from the device 21 is stored as it is in the memory unit 25a of the storage device 25 [Step S in FIG.
9].

【００７３】また、タグ複写部２４ａに保持されるタグ
の中に外部装置２３からのストアアドレスと一致するも
のが存在しない場合〔ＴＡＧ２ミスヒット；図５（ａ）
のステップＡ２でＮＯ判定の場合〕には、バッファスト
レイジ３０に、ストア要求対象のデータは保持されてい
ないので、直ちに図５（ａ）のステップＳ４に移行し、
３２バイト分のデータのストア要求を記憶装置５に対し
て発行し、記憶装置２５内で３２バイト分のデータのス
トアを実行する。When there is no tag that matches the store address from the external device 23 among the tags held in the tag copying unit 24a [TAG2 mishit; FIG.
In the case of NO determination in step A2), since the data to be stored is not stored in the buffer storage 30, the process immediately proceeds to step S4 in FIG.
A storage request for 32 bytes of data is issued to the storage device 5, and the storage of 32 bytes of data is executed in the storage device 25.

【００７４】このときも、図８に示した例と同様、最初
の４τ間は、書込抑止信号を無効にし、後半の４τ間
は、その書込抑止信号を有効にすることにより、後半の
データの記憶装置２５への書込を抑止することにより、
記憶装置２５における６４バイト分のデータブロックの
うち、外部装置２３からのストアデータ以外の部分を壊
すことなく、外部装置２３からストア要求された最初の
３２バイト分のデータのみを記憶装置２５のメモリ部２
５ａに書き込む。At this time, as in the example shown in FIG. 8, the write inhibit signal is invalidated during the first 4τ, and the write inhibit signal is validated during the latter 4τ, so that the latter half is obtained. By suppressing writing of data to the storage device 25,
Of the 64-byte data blocks in the storage device 25, only the first 32 bytes of data requested to be stored by the external device 23 are stored in the memory of the storage device 25 without destroying portions other than the stored data from the external device 23. Part 2
Write to 5a.

【００７５】このように、本発明の一実施例によれば、
外部装置２３からのストア要求時にそのストア要求対象
のデータ部分がバッファストレイジ３０に変更・保持さ
れている場合、ムーブアウト要求の発行と並行して外部
装置２３から記憶装置２５へのストア処理が実行される
ので、外部装置２３からの書込要求を無駄に待機させる
ことなく実行でき、外部装置２３からの書込性能の低下
が抑止され処理速度が大幅に向上する。Thus, according to one embodiment of the present invention,
When a data request to be stored is changed / held in the buffer storage 30 at the time of a store request from the external device 23, a store process from the external device 23 to the storage device 25 is executed in parallel with the issue of the move-out request. Therefore, a write request from the external device 23 can be executed without wasting standby, and a decrease in write performance from the external device 23 is suppressed, and the processing speed is greatly improved.

【００７６】このとき、外部装置２３からのストアデー
タが６４バイト（特定ブロック長）よりも少なくても、
前述したように、そのストアデータのみが記憶装置２５
に書き込まれた後、ムーブアウトデータのうち外部装置
２３からのストアデータに対応しない部分の最新データ
が、外部装置２３からのストアデータを壊すことなく記
憶装置に書き込まれる。At this time, even if the store data from the external device 23 is smaller than 64 bytes (specific block length),
As described above, only the store data is stored in the storage device 25.
After that, the latest data of the portion of the move-out data that does not correspond to the store data from the external device 23 is written to the storage device without destroying the store data from the external device 23.

【００７７】従って、特定ブロック長（ここでは６４バ
イト）よりも少ないデータのストア要求に要する処理時
間を、少なくともストアスルー方式による書込処理時間
と同等の時間で完了でき、チャネル処理装置２２（外部
装置２３）に対するストア完了通知を早く行なうことが
できる。また、バッファストレイジ３０からムーブアウ
トが行なわれない場合でも、ムーブアウト処理を行なわ
ない旨を示す要求が情報処理装置２１から応答として返
ってくる前に、図７に示すように、チャネル処理装置２
２からのストアを実行することができ、チャネル処理装
置２２に対するストア完了通知を早く行なうことができ
る。Therefore, the processing time required for a data storage request smaller than the specific block length (64 bytes in this case) can be completed in at least the same time as the write processing time by the store-through method, and the channel processing device 22 (external The store completion notification to the device 23) can be made earlier. Further, even when the move-out is not performed from the buffer storage 30, before the request indicating that the move-out process is not performed is returned from the information processing device 21 as a response, as illustrated in FIG.
2 can be executed, and a store completion notification to the channel processing device 22 can be sent quickly.

【００７８】なお、上述した実施例では、特定ブロック
長６４バイトの半分の３２バイト分のデータのストアを
外部装置２３から要求された場合について説明したが、
本発明はこれに限定されるものではなく、特定ブロック
長６４バイトよりも少ない８バイト単位のデータについ
てストア要求があれば、上述と同様に書込抑止信号を出
力することにより、上記実施例と同様の作用効果を得る
ことができる。In the above-described embodiment, a case has been described in which the external device 23 requests the storage of data of 32 bytes, which is half the specific block length of 64 bytes.
The present invention is not limited to this. If there is a store request for data in units of 8 bytes, which is smaller than the specific block length of 64 bytes, a write inhibit signal is output in the same manner as described above, and the present embodiment differs from the above embodiment. Similar functions and effects can be obtained.

【００７９】例えば、外部装置２３からのストアデータ
が３２，１６，８バイトである場合の、各データ長毎の
書込抑止信号の有効／無効タイミングを図１０に示す。
この図１０中、“０”は記憶装置２５への書込抑止を行
なわないつまりストアを実行することを示し、“１”は
記憶装置２５への書込抑止を行なうことを示す。この図
１０の上段に示すように、外部装置２３からのストアデ
ータが３２バイトである場合（上述した実施例と同じ場
合）は、チャネル処理装置（ＣＨＰ）２２からのストア
処理時に、後半４τ間、書込抑止信号を有効にし、情報
処理装置（ＣＰＵ）２１からのムーブアウト処理時に、
前半４τ間、書込抑止信号を有効にする。For example, FIG. 10 shows the valid / invalid timing of the write inhibit signal for each data length when the store data from the external device 23 is 32, 16 and 8 bytes.
In FIG. 10, "0" indicates that writing to the storage device 25 is not inhibited, that is, the store is executed, and "1" indicates that writing to the storage device 25 is inhibited. As shown in the upper part of FIG. 10, when the store data from the external device 23 is 32 bytes (the same as in the above-described embodiment), during the store process from the channel processing device (CHP) 22, , The write inhibit signal is enabled, and during the move-out process from the information processing device (CPU) 21,
During the first half 4τ, the write inhibit signal is enabled.

【００８０】また、外部装置２３からのストアデータが
１６バイトである場合は、図１０の中段に示すように、
ＣＨＰストア処理時に、後半６τ間、書込抑止信号を有
効にし、ＣＰＵムーブアウト処理時に、前半２τ間、書
込抑止信号を有効にする。さらに、外部装置２３からの
ストアデータが８バイトである場合は、図１０の下段に
示すように、ＣＨＰストア処理時に、後半７τ間、書込
抑止信号を有効にし、ＣＰＵムーブアウト処理時に、前
半１τ間、書込抑止信号を有効にする。When the store data from the external device 23 is 16 bytes, as shown in the middle part of FIG.
During the CHP store process, the write inhibit signal is enabled during the latter half 6τ, and during the CPU move-out process, the write inhibit signal is enabled during the first half 2τ. Further, when the store data from the external device 23 is 8 bytes, as shown in the lower part of FIG. 10, the write inhibit signal is enabled during the latter half 7τ during the CHP store processing, and the first half is performed during the CPU move-out processing. The write inhibit signal is made valid for 1τ.

【００８１】また、上述した実施例では、タグ部３０ｂ
における更新ビット（Ｃフラグ）が無効である場合に
は、ムーブアウト処理を行なわない旨を示す要求を記憶
制御装置２４に発行しているが、情報処理装置２１から
のムーブアウト処理を、タグ部３０ｂにおける更新ビッ
ト（Ｃフラグ）の有効／無効に関係なく実行するように
してもよい。この場合、チャネル処理装置２２からの３
２バイトストアに際しては、書込抑止信号を有効にしな
い、つまり書込抑止制御を不要にすることができる。た
だし、情報処理装置２１からのムーブアウト処理時に
は、チャネル処理装置２３からのストアアクセスにより
先に書き込んだデータ部分を上書きで消去してしまわな
いように、図９にて説明したタイミングで書込抑止信号
を有効にして書込抑止制御を行なう。In the above-described embodiment, the tag unit 30b
If the update bit (C flag) is invalid, the request indicating that the move-out process is not to be performed is issued to the storage control device 24. It may be executed regardless of whether the update bit (C flag) in 30b is valid or invalid. In this case, 3 from the channel processing unit 22
In the two-byte store, the write inhibit signal is not made effective, that is, the write inhibit control can be made unnecessary. However, at the time of the move-out process from the information processing device 21, the write inhibition is performed at the timing described with reference to FIG. 9 so that the data portion previously written by the store access from the channel processing device 23 is not overwritten and erased. The write inhibition control is performed by making the signal valid.

【００８２】ところで、上述した実施例のように、外部
装置２３からのストアデータのデータ長が特定ブロック
長（６４バイト）の半分（３２バイト）である場合、バ
ッファストレイジ３０からのムーブアウト順序を制御す
るムーブアウト順序制御部としての機能を、ムーブアウ
ト制御部２４ｄにそなえておくことにより、以下のよう
な制御を行なうことができる。When the data length of the store data from the external device 23 is half (32 bytes) of the specific block length (64 bytes) as in the above-described embodiment, the move-out order from the buffer storage 30 is changed. By providing a function as a move-out sequence control unit to be controlled in the move-out control unit 24d, the following control can be performed.

【００８３】即ち、ムーブアウト順序制御部としての機
能を用い、情報処理装置２１にムーブアウトを要求する
場合のアドレス（先頭の３２バイト分）として、チャネ
ル処理装置２２からのストアアドレスを送り、ムーブア
ウト対象となるデータを後半３２バイトから先にバッフ
ァストレイジ３０から追い出すことにより、ムーブアウ
トデータを記憶装置２５に書き込む場合の書込抑止信号
を後半４τ（３２バイト）間だけ有効にすることができ
る。That is, by using the function as the move-out order control unit, the store address from the channel processing unit 22 is sent as the address (for the first 32 bytes) when the move-out is requested to the information processing unit 21, and the move-out is performed. By flushing the data to be output from the buffer storage 30 before the latter 32 bytes, the write inhibit signal for writing the move-out data to the storage device 25 can be made valid only for the latter 4τ (32 bytes). .

【００８４】これにより、外部装置２３からのストアデ
ータを記憶装置２５に書き込む際の書込抑止信号の出力
タイミングと、バッファストレイジ３０からのムーブア
ウトデータを記憶装置２５に書き込む際の書込抑止信号
の出力タイミングとを同一にすることもできる。なお、
ムーブアウトのデータの順序変更は、情報処理装置２１
に送るストアアドレスを変更するのではなく、記憶制御
装置２４内のムーブアウトデータバッファ２４ｊからの
データ追い出し順序と記憶装置２５へ転送するアドレス
の順序とを変更することによっても行なうことができ
る。Thus, the output timing of the write inhibit signal when writing the store data from the external device 23 to the storage device 25, and the write inhibit signal when the move-out data from the buffer storage 30 is written to the storage device 25. Can be made the same as the output timing. In addition,
The change of the order of the move-out data is performed by the information processing apparatus 21.
Instead of changing the store address sent to the storage controller 24, the order of eviction of data from the move-out data buffer 24j in the storage controller 24 and the order of addresses transferred to the storage device 25 can be changed.

【００８５】上述のように、外部装置２３からのストア
データが特定ブロック長の半分である場合には、ムーブ
アウト順序を制御することにより、書込抑止信号の出力
制御を外部書込要求とムーブアウトで共通化でき、その
出力制御を簡易化できる利点がある。一方、チャネル処
理装置２２から記憶装置２５へのストア処理を、情報処
理装置２１からのムーブアウトデータがムーブアウトデ
ータバッファ２４ｊに格納されるのを待ってから、書込
制御回路２４ｃにより図１１に示すタイミングでデータ
選択回路２４ｂを制御することにより、ストアデータバ
ッファ２４ｋからのストアデータとムーブアウトデータ
バッファ２４ｊからのムーブアウトデータとを選択し組
み合わせることにより、６４バイトデータ（一つのデー
タブロック）のストアを記憶装置２５に対して行なうこ
ともできる。As described above, when the store data from the external device 23 is a half of the specific block length, the output control of the write inhibit signal is controlled by controlling the move-out order to the external write request and the move. There is an advantage that the output can be shared and the output control can be simplified. On the other hand, the store processing from the channel processing device 22 to the storage device 25 is performed by the write control circuit 24c after the move-out data from the information processing device 21 is stored in the move-out data buffer 24j. By controlling the data selection circuit 24b at the timing shown, the store data from the store data buffer 24k and the move-out data from the move-out data buffer 24j are selected and combined, so that 64-byte data (one data block) is obtained. The store can also be performed on the storage device 25.

【００８６】この場合、記憶装置２５への書込抑止信号
を制御する、有効にする必要がなく、書込抑止信号を用
いずに、外部装置２３からのストアデータとムーブアウ
トデータとを一つのデータブロックとして記憶装置２５
に書き込むことができ、制御系，制御手法を簡略化する
ことができる。このとき、情報処理装置２１からのムー
ブアウト処理を、タグ部３０ｂにおける更新ビット（Ｃ
フラグ）の有効／無効に関係なく実行することにより、
書込抑止信号を一切有効にすることなく、つまり、書込
抑止信号を全く用いることなく、常に、外部装置２３か
らの書込データとムーブアウトデータとを一つのデータ
ブロックとして記憶装置２５に書き込むことができ、制
御系，制御手法を大幅に簡略化することができる。In this case, it is not necessary to control and validate the write inhibit signal to the storage device 25, and the store data and the move-out data from the external device 23 are converted into one without using the write inhibit signal. Storage device 25 as data block
, And the control system and the control method can be simplified. At this time, the move-out processing from the information processing device 21 is performed by updating the update bit (C
Flag), regardless of whether it is enabled or disabled,
The write data from the external device 23 and the move-out data are always written to the storage device 25 as one data block without making the write inhibit signal valid, that is, without using the write inhibit signal at all. The control system and control method can be greatly simplified.

【００８７】なお、上述した実施例では、特定ブロック
長が６４バイトの場合について説明したが、本発明はこ
れに限定されるものでない。In the above embodiment, the case where the specific block length is 64 bytes has been described, but the present invention is not limited to this.

【００８８】[0088]

【発明の効果】以上詳述したように、本発明の情報処理
システムにおける記憶制御方法および記憶制御装置によ
れば、外部装置から書込が要求された時にその書込要求
対象のデータ部分がバッファストレイジに保持されてい
る場合、ムーブアウト要求の発行と並行して外部装置か
ら記憶装置への書込処理が実行されるので、外部装置か
らの書込要求を無駄に待機させることなく実行でき、外
部装置からの書込性能の低下が抑止され処理速度が大幅
に向上する効果が得られる（請求項１，９）。As described above in detail, according to the storage control method and storage control device in the information processing system of the present invention, when a write is requested from an external device, the data portion of the write request is buffered. When held in storage, the write processing from the external device to the storage device is executed in parallel with the issuance of the move-out request, so that the write request from the external device can be executed without having to wait unnecessarily, The effect of suppressing a decrease in the writing performance from the external device and greatly improving the processing speed can be obtained.

【００８９】外部装置からの書込データが特定ブロック
長よりも短い時には、その書込データのみを記憶装置に
書き込むとともに、ムーブアウトデータのうち外部装置
からの書込データ以外の部分のみを記憶装置に書き込む
ことで、外部装置からの書込データを壊すことなくムー
ブアウトデータが記憶装置に書き込まれ、特定ブロック
長よりも少ないデータの書込要求に要する処理時間を、
少なくともストアスルー方式による書込処理時間と同等
の時間で完了させることができる（請求項２，１０）。When the write data from the external device is shorter than the specific block length, only the write data is written to the storage device, and only the portion of the move-out data other than the write data from the external device is stored in the storage device. By writing the data to the storage device, the move-out data is written to the storage device without destroying the write data from the external device, and the processing time required for a data write request smaller than the specific block length is reduced.
It can be completed in at least the same time as the write processing time by the store-through method (claims 2 and 10).

【００９０】このとき、データブロックのうち外部装置
からの書込データ以外の部分の記憶装置への書込を抑止
することで、外部装置からの書込データ以外の部分を壊
すことなく外部装置からの書込データのみが記憶装置に
書き込まれ、ムーブアウトデータのうち外部装置からの
書込データに対応するデータ部分の記憶装置への書込を
抑止することで、外部装置からの書込データを壊すこと
なくムーブアウトデータが記憶装置に書き込まれ、特定
ブロック長よりも少ないデータの書込要求に要する処理
時間を、少なくともストアスルー方式による書込処理時
間と同等の時間で完了させることができる（請求項３，
１１）。At this time, by suppressing writing of a portion other than the write data from the external device in the data block to the storage device, the portion other than the write data from the external device can be read from the external device without being destroyed. Only the write data of the external device is written to the storage device, and writing of the data portion of the move-out data corresponding to the write data from the external device to the storage device is suppressed, so that the write data from the external device is The move-out data is written to the storage device without being destroyed, and the processing time required for a write request for data smaller than the specific block length can be completed in at least the same time as the write processing time by the store-through method ( Claim 3,
11).

【００９１】さらに、外部装置からの書込データが特定
ブロック長の半分である場合には、ムーブアウト順序を
制御することにより、書込抑止指示部による書込抑止信
号の出力制御を外部書込要求とムーブアウトで共通化で
き、その出力制御を簡易化することができる（請求項
４，１２）。また、対象データが更新されている場合の
みムーブアウトを実行することにより、不必要にムーブ
アウト処理を行なわずに済み、ムーブアウト処理を簡略
化することができる（請求項５，１３）。Further, when the write data from the external device is half of the specific block length, the output control of the write inhibit signal by the write inhibit instruction unit is controlled by controlling the move-out order. Requests and move-out can be shared, and output control thereof can be simplified (claims 4 and 12). Further, by executing the move-out only when the target data is updated, unnecessary move-out processing is not required, and the move-out processing can be simplified (claims 5 and 13).

【００９２】この場合、ムーブアウトデータを受ける
と、外部装置からの書込データ部分とムーブアウトデー
タのうち外部装置からの書込データに対応しない部分と
を組み合わせて記憶装置に書き込むことで、書込抑止信
号を用いずに、外部装置からの書込データとムーブアウ
トデータとを一つのデータブロックとして記憶装置に書
き込め、制御系，制御手法を簡略化することができる
（請求項６，１４）。In this case, when the move-out data is received, the write data portion from the external device and the portion of the move-out data that does not correspond to the write data from the external device are combined and written into the storage device, thereby obtaining the write-out data. The write data from the external device and the move-out data can be written into the storage device as one data block without using the write inhibit signal, thereby simplifying the control system and control method. .

【００９３】なお、ムーブアウトが行なわれなかった場
合には、書込抑止信号により、データブロックのうち外
部装置からの書込データ以外の部分の記憶装置への書込
を抑止することで、外部装置からの書込データ以外の部
分を壊さずに、外部装置からの書込データのみを記憶装
置に書き込むことができる（請求項７，１５）。一方、
ムーブアウト対象データの更新／未更新に係わらずムー
ブアウトを行ない、常時、外部装置からの書込データ部
分とムーブアウトデータのうち外部装置からの書込デー
タに対応しない部分とを組み合わせて記憶装置に書き込
むことにより、書込抑止信号を全く用いることなく、常
に、外部装置からの書込データとムーブアウトデータと
を一つのデータブロックとして記憶装置に書き込め、制
御系，制御手法を大幅に簡略化することができる（請求
項８，１６）。When the move-out is not performed, writing of a portion other than the write data from the external device in the data block to the storage device is suppressed by the write inhibit signal, thereby enabling the external device to write. Only the write data from the external device can be written to the storage device without destroying portions other than the write data from the device (claims 7 and 15). on the other hand,
Move-out is performed regardless of whether the data to be moved-out is updated / not updated, and a storage device is always combined with a write data portion from the external device and a portion of the move-out data that does not correspond to the write data from the external device. , The write data from the external device and the move-out data can always be written to the storage device as one data block without using a write inhibit signal at all, greatly simplifying the control system and control method. (Claims 8 and 16).

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.

【図２】本発明の一実施例を示すブロック図である。FIG. 2 is a block diagram showing one embodiment of the present invention.

【図３】本実施例のタグ部（ＴＡＧ１）のエントリ内容
を示す図である。FIG. 3 is a diagram showing entry contents of a tag unit (TAG1) according to the embodiment.

【図４】本実施例のタグ複写部（ＴＡＧ２）のエントリ
内容を示す図である。FIG. 4 is a diagram showing entry contents of a tag copying unit (TAG2) of the embodiment.

【図５】（ａ），（ｂ）はいずれも本実施例の記憶制御
装置（ＭＣＵ）の動作を説明するためのフローチャート
である。FIGS. 5A and 5B are flowcharts for explaining the operation of the storage controller (MCU) according to the present embodiment;

【図６】本実施例の処理装置（ＣＰＵ）の動作を説明す
るためのフローチャートである。FIG. 6 is a flowchart for explaining the operation of the processing device (CPU) of the present embodiment.

【図７】本実施例の動作を説明するためのタイムチャー
トである。FIG. 7 is a time chart for explaining the operation of the present embodiment.

【図８】本実施例の動作を説明するためのタイムチャー
トである。FIG. 8 is a time chart for explaining the operation of the present embodiment.

【図９】本実施例の動作を説明するためのタイムチャー
トである。FIG. 9 is a time chart for explaining the operation of the present embodiment.

【図１０】本実施例における書込抑止信号の出力例を説
明するための図である。FIG. 10 is a diagram for explaining an output example of a write inhibit signal in the embodiment.

【図１１】本実施例の変形例の動作を説明するためのタ
イムチャートである。FIG. 11 is a time chart for explaining an operation of a modification of the embodiment.

【図１２】一般的な情報処理システムの構成を示すブロ
ック図である。FIG. 12 is a block diagram illustrating a configuration of a general information processing system.

【図１３】一般的な情報処理システムにおける記憶制御
装置の処理動作を説明するためのフローチャートであ
る。FIG. 13 is a flowchart illustrating a processing operation of a storage control device in a general information processing system.

【図１４】一般的な情報処理システムにおける記憶制御
装置の処理動作を説明するためのタイムチャートであ
る。FIG. 14 is a time chart for explaining a processing operation of a storage control device in a general information processing system.

【符号の説明】[Explanation of symbols]

１１ 記憶装置 １２ 処理装置 １３ バッファストレイジ １４ 外部装置 １５ 記憶制御装置 １６ タグ複写部 １７ ムーブアウト要求発行部 １８ 書込制御部 ２１ 処理装置 ２１ａ〜２１ｃ レジスタ ２１ｄ レジスタ（情報設定部） ２２ チャネル処理装置 ２２ａ，２２ｂ レジスタ ２３ 外部装置 ２４ 記憶制御装置 ２４ａ タグ複写部 ２４ｂ データ選択回路 ２４ｃ 書込制御回路（書込抑止指示部） ２４ｄ ムーブアウト制御部（ムーブアウト要求発行
部，ムーブアウト順序制御部） ２４ｅ，２４ｆ，２４ｈ，２４ｉ，２４ｎ レジスタ ２４ｊ ムーブアウトデータバッファ ２４ｋ，ストアデータバッファ ２４ｐ レジスタ（情報設定部） ２５ 記憶装置 ２５ａ メモリ部 ２５ｂ〜２５ｄ レジスタ ３０ バッファストレイジ ３０ａ データ部 ３０ｂ タグ部REFERENCE SIGNS LIST 11 storage device 12 processing device 13 buffer storage 14 external device 15 storage control device 16 tag copying unit 17 move-out request issuing unit 18 write control unit 21 processing device 21 a to 21 c register 21 d register (information setting unit) 22 channel processing device 22 a , 22b register 23 external device 24 storage control device 24a tag copy unit 24b data selection circuit 24c write control circuit (write suppression instruction unit) 24d move-out control unit (move-out request issuing unit, move-out sequence control unit) 24e, 24f, 24h, 24i, 24n register 24j move-out data buffer 24k, store data buffer 24p register (information setting unit) 25 storage device 25a memory unit 25b to 25d register 30 buffer storage 30a data unit 30b Tag section

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−15965（ＪＰ，Ａ) 特開 昭60−140444（ＪＰ，Ａ) 特開 昭55−33253（ＪＰ，Ａ) 特開 平２−98754（ＪＰ，Ａ) 特開 平４−160654（ＪＰ，Ａ) 特開 昭60−138653（ＪＰ，Ａ) 特開 昭57−164482（ＪＰ，Ａ) 特開 昭62−212745（ＪＰ，Ａ) 特開 平４−71046（ＪＰ，Ａ) 特開 平３−269650（ＪＰ，Ａ) 特開 平６−83703（ＪＰ，Ａ) 特開 平６−131242（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/08 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-15965 (JP, A) JP-A-60-140444 (JP, A) JP-A-55-33253 (JP, A) JP-A-2- 98754 (JP, A) JP-A-4-160654 (JP, A) JP-A-60-133863 (JP, A) JP-A-57-164482 (JP, A) JP-A-62-212745 (JP, A) JP-A-4-71046 (JP, A) JP-A-3-269650 (JP, A) JP-A-6-83703 (JP, A) JP-A-6-131242 (JP, A) (Int.Cl. ⁷ , DB name) G06F 12/08

Claims (16)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 記憶装置と、該記憶装置のデータに基づ
いて動作する処理装置と、該処理装置が使用しうる該記
憶装置のデータの一部の写しを保持するストアイン方式
のバッファストレイジとを有するとともに外部装置を接
続された情報処理システムにおける記憶制御方法であっ
て、 該外部装置から該記憶装置に対する書込要求を受けた時
点で該書込要求の対象となる該記憶装置のデータ部分が
該バッファストレイジに保持されている場合、 該バッファストレイジの該当データ部分を読み出して該
記憶装置に書き込むためのムーブアウト要求を該バッフ
ァストレイジに対して発行するのと並行して、 該外部装置からの書込要求に伴う書込データを該記憶装
置に書き込むことを特徴とする、情報処理システムにお
ける記憶制御方法。1. A storage device, a processing device that operates based on data in the storage device, and a store-in type buffer storage that holds a copy of a part of the data in the storage device that can be used by the processing device. And a storage control method in an information processing system to which an external device is connected, the data portion of the storage device being a target of the write request when a write request to the storage device is received from the external device. Is held in the buffer storage, in parallel with issuing a move-out request to the buffer storage for reading the corresponding data portion of the buffer storage and writing the data to the storage device, A storage control method in an information processing system, characterized in that write data accompanying a write request is written to the storage device. 【請求項２】 該記憶装置，該処理装置および該バッフ
ァストレイジ相互間の読出処理／書込処理を予め定めら
れた特定ブロック長のデータブロック単位で行なう場合
に、該外部装置からの書込要求に伴う書込データのデー
タ長が前記特定ブロック長よりも短い時には、 該外部装置からの書込データのみを該記憶装置に書き込
むとともに、 前記ムーブアウト要求に応じて該バッファストレイジか
ら読み出されたムーブアウトデータのうち該外部装置か
らの書込データ以外の部分のみを該記憶装置に書き込む
ことを特徴とする、請求項１記載の情報処理システムに
おける記憶制御方法。2. A read request from the external device when read / write processing among the storage device, the processing device and the buffer storage is performed in units of data blocks having a predetermined specific block length. When the data length of the write data is shorter than the specific block length, only the write data from the external device is written to the storage device and read from the buffer storage in response to the move-out request. 2. The storage control method according to claim 1, wherein only a portion of the move-out data other than the write data from the external device is written to the storage device. 【請求項３】 該外部装置からの書込データを前記特定
ブロック長のデータブロック単位で該記憶装置に書き込
む際、前記特定ブロック長のデータブロックのうち該外
部装置からの書込データ以外の部分が該記憶装置に書き
込まれるのを、該記憶装置に対し書込抑止信号を出力し
て抑止するとともに、 該バッファストレイジからのムーブアウトデータを該記
憶装置に書き込む際、前記特定ブロック長のムーブアウ
トデータのうち該外部装置からの書込データに対応する
部分が該記憶装置に書き込まれるのを、該記憶装置に対
して書込抑止信号を出力して抑止することを特徴とす
る、請求項２記載の情報処理システムにおける記憶制御
方法。3. When writing write data from the external device to the storage device in units of the data block of the specific block length, a portion of the data block of the specific block length other than the write data from the external device. The write inhibit signal is output to the storage device to inhibit writing of data into the storage device, and when the move-out data from the buffer storage is written to the storage device, the move-out of the specific block length is performed. 3. The data writing device according to claim 2, wherein a portion corresponding to write data from the external device in the data is written to the storage device by outputting a write inhibition signal to the storage device. A storage control method in the information processing system described in the above. 【請求項４】 該外部装置からの書込データのデータ長
が前記特定ブロック長の半分である場合、該バッファス
トレイジからのムーブアウト順序を制御し、該外部装置
からの書込データを該記憶装置に書き込む際の書込抑止
信号の出力タイミングと該バッファストレイジからのム
ーブアウトデータを該記憶装置に書き込む際の書込抑止
信号の出力タイミングとを同一にすることを特徴とす
る、請求項３記載の情報処理システムにおける記憶制御
方法。4. When the data length of write data from the external device is half of the specific block length, a move-out order from the buffer storage is controlled, and the write data from the external device is stored in the storage device. 4. The output timing of a write inhibit signal when writing to a device and the output timing of a write inhibit signal when writing move-out data from the buffer storage to the storage device are set to be the same. A storage control method in the information processing system described in the above. 【請求項５】 該バッファストレイジの該当データ部分
が更新されている場合のみ、該当データ部分をムーブア
ウトデータとして読み出すことを特徴とする、請求項２
記載の情報処理システムにおける記憶制御方法。5. The method according to claim 2, wherein the relevant data portion is read out as move-out data only when the relevant data portion of the buffer storage is updated.
A storage control method in the information processing system described in the above. 【請求項６】 該バッファストレイジから該当データ部
分がムーブアウトデータとして読み出された場合、該外
部装置からの書込データ部分と、該バッファストレイジ
からのムーブアウトデータのうち該外部装置からの書込
データに対応しない部分とを組み合わせて該記憶装置に
書き込むことを特徴とする、請求項５記載の情報処理シ
ステムにおける記憶制御方法。6. When the data portion is read from the buffer storage as move-out data, the write data portion from the external device and the write-out data from the external device in the move-out data from the buffer storage. 6. The storage control method in the information processing system according to claim 5, wherein a portion not corresponding to the embedded data is written in the storage device. 【請求項７】 該バッファストレイジからムーブアウト
データが読み出されなかった場合、前記特定ブロック長
のデータブロックのうち該外部装置からの書込データ以
外の部分が該記憶装置に書き込まれるのを、該記憶装置
に対して書込抑止信号を出力して抑止しながら、該外部
装置からの書込データを該記憶装置に書き込むことを特
徴とする、請求項６記載の情報処理システムにおける記
憶制御方法。7. When the move-out data is not read out from the buffer storage, a portion other than the write data from the external device in the data block of the specific block length is written to the storage device. 7. The storage control method in an information processing system according to claim 6, wherein write data from the external device is written to the storage device while outputting a write inhibition signal to the storage device to suppress the output. . 【請求項８】 該外部装置からの書込データ部分と、該
バッファストレイジからのムーブアウトデータのうち該
外部装置からの書込データに対応しない部分とを組み合
わせて該記憶装置に書き込むことを特徴とする、請求項
２記載の情報処理システムにおける記憶制御方法。8. A combination of a write data portion from the external device and a portion of the move-out data from the buffer storage that does not correspond to the write data from the external device is written to the storage device. The storage control method in the information processing system according to claim 2, wherein: 【請求項９】 記憶装置と、該記憶装置のデータに基づ
いて動作する処理装置とをそなえるとともに、該処理装
置が使用しうる該記憶装置のデータの一部の写しを保持
するデータ部と該データ部に保持されるデータのアドレ
スを含むタグ情報を保持するタグ部とからなるバッファ
ストレイジをそなえ、外部装置を接続された情報処理シ
ステムにおいて、該記憶装置と該バッファストレイジお
よび該外部装置との間のデータ転送をストアイン方式で
制御する記憶制御装置であって、 該バッファストレイジの該タグ部の一部または全部の写
しを保持するタグ複写部と、 該バッファストレイジのデータ部におけるデータを読み
出して該記憶装置に書き込むためのムーブアウト要求
を、該バッファストレイジに対して発行するムーブアウ
ト要求発行部と、 該記憶装置へのデータの書込を制御する書込制御部とが
そなえられ、 該外部装置から該記憶装置に対する書込要求を受けた時
点で該書込要求の対象となるデータのアドレスを含むタ
グ情報が該タグ複写部に保持されている場合、 該ムーブアウト要求発行部が、当該タグ情報に対応する
データ部分を該バッファストレイジから読み出して該記
憶装置に書き込むためのムーブアウト要求を、該バッフ
ァストレイジに対して発行するのと並行して、 該書込制御部が、該外部装置からの書込要求に伴う書込
データを該記憶装置に書き込むことを特徴とする、情報
処理システムにおける記憶制御装置。9. A storage device, comprising: a processing device that operates based on data in the storage device; a data unit that holds a copy of a part of the data in the storage device that can be used by the processing device; In an information processing system having a buffer storage including a tag unit holding tag information including an address of data held in a data unit, and connecting an external device, the storage device and the buffer storage and the external device are connected to each other. A storage control device for controlling data transfer between the storage device and the storage device in a store-in manner, comprising: a tag copying unit that holds a copy of part or all of the tag unit of the buffer storage; and reading data in a data unit of the buffer storage. Request unit for issuing a move-out request for writing to the storage device to the buffer storage. A write control unit that controls writing of data to the storage device, and when receiving a write request to the storage device from the external device, sets an address of the data to be requested by the write request. If the tag information including the tag information is held in the tag copying unit, the move-out request issuing unit issues a move-out request for reading a data portion corresponding to the tag information from the buffer storage and writing the data portion to the storage device. In the information processing system, the write control unit writes write data accompanying a write request from the external device to the storage device in parallel with issuing to the buffer storage. Storage controller. 【請求項１０】 該記憶装置，該処理装置および該バッ
ファストレイジ相互間の読出処理／書込処理を予め定め
られた特定ブロック長のデータブロック単位で行なう場
合に、該外部装置からの書込要求に伴う書込データのデ
ータ長が前記特定ブロック長よりも短い時には、 該書込制御部が、該外部装置からの書込データのみを該
記憶装置に書き込むとともに、該ムーブアウト要求発行
部により発行されたムーブアウト要求に応じて該バッフ
ァストレイジから読み出されたムーブアウトデータのう
ち、該外部装置からの書込データ以外の部分のみを該記
憶装置に書き込むことを特徴とする、請求項９記載の情
報処理システムにおける記憶制御装置。10. A write request from the external device when performing read / write processing among the storage device, the processing device, and the buffer storage in units of data blocks having a predetermined specific block length. When the data length of the write data is shorter than the specific block length, the write control unit writes only the write data from the external device to the storage device and issues the write data by the move-out request issuing unit. 10. The storage device according to claim 9, wherein, of the move-out data read from the buffer storage in response to the performed move-out request, only a portion other than the write data from the external device is written to the storage device. Storage control device in the information processing system of FIG. 【請求項１１】 該外部装置からの書込要求に応じて該
ムーブアウト要求発行部によりムーブアウト要求が発行
された場合にその旨を示す情報を設定される情報設定部
と、 該記憶装置へのデータの書込を抑止するための書込抑止
信号を該記憶装置に対して出力する書込抑止指示部とが
そなえられ、 該書込制御部が該外部装置からの書込データを前記特定
ブロック長のデータブロック単位で該記憶装置に書き込
む際、該書込抑止指示部が、該記憶装置に対して書込抑
止信号を出力し、前記特定ブロック長のデータブロック
のうち該外部装置からの書込データ以外の部分が該記憶
装置に書き込まれるのを抑止するとともに、 該書込制御部が該バッファストレイジからのムーブアウ
トデータを該記憶装置に書き込む際、当該ムーブアウト
データが該外部装置からの書込要求に応じたものである
旨が該情報設定部に設定されている場合、該書込抑止指
示部が、該記憶装置に対して書込抑止信号を出力し、前
記特定ブロック長のムーブアウトデータのうち該外部装
置からの書込データに対応する部分が該記憶装置に書き
込まれるのを抑止することを特徴とする、請求項１０記
載の情報処理システムにおける記憶制御装置。11. An information setting unit for setting information indicating that a move-out request has been issued by the move-out request issuing unit in response to a write request from the external device; A write-inhibition instructing unit for outputting a write-inhibit signal to the storage device for inhibiting the writing of the data of the external device. The write control unit identifies the write data from the external device. When writing data to the storage device in block-length data blocks, the write-inhibition instructing unit outputs a write-inhibit signal to the storage device, and the data block of the specific block length is output from the external device. In addition to preventing the portion other than the write data from being written to the storage device, when the write control unit writes the move-out data from the buffer storage to the storage device, the move-out data is stored in the storage device. If the information setting unit is set to indicate that the request is in response to a write request from an external device, the write inhibition instruction unit outputs a write inhibition signal to the storage device, and 11. The storage control device according to claim 10, wherein a portion corresponding to write data from the external device in the move-out data having a block length is prevented from being written to the storage device. 【請求項１２】 該バッファストレイジからのムーブア
ウト順序を制御するムーブアウト順序制御部がそなえら
れ、 該外部装置からの書込データのデータ長が前記特定ブロ
ック長の半分である場合、該ムーブアウト順序制御部
が、該バッファストレイジからのムーブアウト順序を制
御し、該外部装置からの書込データを該記憶装置に書き
込む際の該書込抑止指示部からの書込抑止信号の出力タ
イミングと、該バッファストレイジからのムーブアウト
データを該記憶装置に書き込む際の該書込抑止指示部か
らの書込抑止信号の出力タイミングとを同一にすること
を特徴とする、請求項１１記載の情報処理システムにお
ける記憶制御装置。12. A move-out sequence control unit for controlling a move-out sequence from the buffer storage, wherein when the data length of the write data from the external device is half of the specific block length, the move-out sequence is performed. An order control unit that controls a move-out order from the buffer storage, and outputs a write-inhibition signal from the write-inhibition instruction unit when writing write data from the external device to the storage device; 12. The information processing system according to claim 11, wherein when writing the move-out data from the buffer storage to the storage device, the output timing of the write inhibit signal from the write inhibit instruction unit is made the same. Storage control device. 【請求項１３】 該バッファストレイジにおけるムーブ
アウト対象データが更新されている場合のみ該バッファ
ストレイジからのムーブアウトが行なわれることを特徴
とする、請求項１０記載の情報処理システムにおける記
憶制御装置。13. The storage control device according to claim 10, wherein the move-out from the buffer storage is performed only when the data to be moved out in the buffer storage is updated. 【請求項１４】 該バッファストレイジからムーブアウ
トデータを受けると、該書込制御部が、該外部装置から
の書込データ部分と、該バッファストレイジからのムー
ブアウトデータのうち該外部装置からの書込データに対
応しない部分とを組み合わせて該記憶装置に書き込むこ
とを特徴とする、請求項１３記載の情報処理システムに
おける記憶制御装置。14. Upon receiving move-out data from the buffer storage, the write control unit writes a write-data portion from the external device and a write-out portion of the move-out data from the buffer storage from the external device. 14. The storage control device in the information processing system according to claim 13, wherein a portion that does not correspond to embedded data is written to the storage device. 【請求項１５】 該バッファストレイジからのムーブア
ウトが行なわれなかった場合、該書込抑止指示部が、該
記憶装置に対して書込抑止信号を出力して前記特定ブロ
ック長のデータブロックのうち該外部装置からの書込デ
ータ以外の部分が該記憶装置に書き込まれるのを抑止し
ながら、該書込制御部が、該外部装置からの書込データ
を該記憶装置に書き込むことを特徴とする、請求項１４
記載の情報処理システムにおける記憶制御装置。15. When a move-out from the buffer storage is not performed, the write-inhibition instructing unit outputs a write-inhibit signal to the storage device to output a write-inhibit signal to the storage device. The write control unit writes the write data from the external device to the storage device while preventing a portion other than the write data from the external device from being written to the storage device. , Claim 14
A storage control device in the information processing system described in the above. 【請求項１６】 該書込制御部が、該外部装置からの書
込データ部分と、該バッファストレイジからのムーブア
ウトデータのうち該外部装置からの書込データに対応し
ない部分とを組み合わせて該記憶装置に書き込むことを
特徴とする、請求項１０記載の情報処理システムにおけ
る記憶制御装置。16. The write control unit combines the write data portion from the external device with a portion of the move-out data from the buffer storage that does not correspond to the write data from the external device. 11. The storage control device in the information processing system according to claim 10, wherein the data is written in the storage device.