JP3260181B2 - 誘導結合型ハイブリッドカプラ - Google Patents
誘導結合型ハイブリッドカプラInfo
- Publication number
- JP3260181B2 JP3260181B2 JP31809292A JP31809292A JP3260181B2 JP 3260181 B2 JP3260181 B2 JP 3260181B2 JP 31809292 A JP31809292 A JP 31809292A JP 31809292 A JP31809292 A JP 31809292A JP 3260181 B2 JP3260181 B2 JP 3260181B2
- Authority
- JP
- Japan
- Prior art keywords
- coils
- hybrid coupler
- layer
- coil
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Filters And Equalizers (AREA)
Description
【0001】
【産業上の利用分野】本発明は、コードレスホン、携帯
電話機等の無線機器、或いはその他の各種通信機器等の
分野において、方向性結合器、移相器、電力分配器、電
力合成器等として利用可能な誘導結合型ハイブリッドカ
プラに関する。
電話機等の無線機器、或いはその他の各種通信機器等の
分野において、方向性結合器、移相器、電力分配器、電
力合成器等として利用可能な誘導結合型ハイブリッドカ
プラに関する。
【0002】
【従来の技術】図5〜図7は、従来例を示した図であ
り、図5はハイブリッド回路の説明図、図6は誘導結合
型ハイブリッドカプラの特性例、図7は容量結合型ハイ
ブリッドカプラの特性例を示した図である。
り、図5はハイブリッド回路の説明図、図6は誘導結合
型ハイブリッドカプラの特性例、図7は容量結合型ハイ
ブリッドカプラの特性例を示した図である。
【0003】図5〜図7中、L1〜L4、L11、L1
2はコイル、C1〜C4、C11〜C16はコンデン
サ、P1〜P3ポート(入/出力端子)、Re は終端抵
抗、HYはハイブリッド回路を示す。
2はコイル、C1〜C4、C11〜C16はコンデン
サ、P1〜P3ポート(入/出力端子)、Re は終端抵
抗、HYはハイブリッド回路を示す。
【0004】:ハイブリッドカプラの一般的な説明・
・・図5参照 従来、各種の無線機器、或いは他の通信機器等におい
て、ハイブリッド回路を使用したカプラ(以下「ハイブ
リッドカプラ」という)が用いられていた。
・・図5参照 従来、各種の無線機器、或いは他の通信機器等におい
て、ハイブリッド回路を使用したカプラ(以下「ハイブ
リッドカプラ」という)が用いられていた。
【0005】一般的に、ハイブリッドカプラ(hybrid c
oupler)は、3つ以上のポート(入/出力端子)を持っ
た回路であり、電力の分配器、合成器として用いられた
り、或いは、移相器として用いられたりする。
oupler)は、3つ以上のポート(入/出力端子)を持っ
た回路であり、電力の分配器、合成器として用いられた
り、或いは、移相器として用いられたりする。
【0006】上記ハイブリッドカプラは、例えば図5
A、図5Bに示したように、ハイブリッド回路HYに、
3つのポートP1、P2、P3を設け、ポートを設けな
い部分に、終端抵抗Re を接続した構成となっている。
A、図5Bに示したように、ハイブリッド回路HYに、
3つのポートP1、P2、P3を設け、ポートを設けな
い部分に、終端抵抗Re を接続した構成となっている。
【0007】このようなハイブリッドカプラにおいて、
ポートP1に信号を入力すると、ポートP2、P3の両
方に信号が現れる(分配器として使用する場合)。しか
し、ポートP2に信号を入力すると、ポートP1には信
号が現れるが、ポートP2、P3間には、アイソレーシ
ョンがあるため、ポートP3には、信号が現れない。
ポートP1に信号を入力すると、ポートP2、P3の両
方に信号が現れる(分配器として使用する場合)。しか
し、ポートP2に信号を入力すると、ポートP1には信
号が現れるが、ポートP2、P3間には、アイソレーシ
ョンがあるため、ポートP3には、信号が現れない。
【0008】また、ポートP3に信号を入力した場合に
も、ポートP1には信号が現れるが、ポートP2には信
号が現れない。更に、ポートP2、P3に同時に信号を
入力すると、これらの信号が合成されて、ポートP1に
合成された信号が現れる(合成器として使用した場
合)。
も、ポートP1には信号が現れるが、ポートP2には信
号が現れない。更に、ポートP2、P3に同時に信号を
入力すると、これらの信号が合成されて、ポートP1に
合成された信号が現れる(合成器として使用した場
合)。
【0009】更に、ポートP1に信号を入力した場合、
ポートP2、P3に位相の異なる(例えば、位相差90
°)信号が現れる(移相器として使用した場合)。 :ハイブリッドカプラの具体的な説明・・・図5参照 上記ハイブリッドカプラに使用するハイブリッド回路H
Yとしては、例えば、図5Aに示した誘導結合型ハイブ
リッド回路と、図5Bに示した容量結合型ハイブリッド
回路が知られていた。
ポートP2、P3に位相の異なる(例えば、位相差90
°)信号が現れる(移相器として使用した場合)。 :ハイブリッドカプラの具体的な説明・・・図5参照 上記ハイブリッドカプラに使用するハイブリッド回路H
Yとしては、例えば、図5Aに示した誘導結合型ハイブ
リッド回路と、図5Bに示した容量結合型ハイブリッド
回路が知られていた。
【0010】図5Aの誘導結合型ハイブリッド回路で
は、ハイブリッド回路HYを、コイルL1〜L4と、コ
ンデンサC1〜C4で構成し、図5Bの容量結合型ハイ
ブリッド回路では、ハイブリッド回路HYを、コイルL
11、L12と、コンデンサC11〜C16で構成して
いる。
は、ハイブリッド回路HYを、コイルL1〜L4と、コ
ンデンサC1〜C4で構成し、図5Bの容量結合型ハイ
ブリッド回路では、ハイブリッド回路HYを、コイルL
11、L12と、コンデンサC11〜C16で構成して
いる。
【0011】上記図5Aの誘導結合型ハイブリッド回
路、図5Bの容量結合型ハイブリッド回路において、コ
イルL1〜L4、L11、L12のインダクタンス値を
L1〜L4、L11、L12で表現し、コンデンサC1
〜C4、C11〜C16の容量(静電容量)を、C1〜
C4、C11〜C16で表現した場合、上記各コイル及
びコンデンサの素子定数を、次のように設定する。
路、図5Bの容量結合型ハイブリッド回路において、コ
イルL1〜L4、L11、L12のインダクタンス値を
L1〜L4、L11、L12で表現し、コンデンサC1
〜C4、C11〜C16の容量(静電容量)を、C1〜
C4、C11〜C16で表現した場合、上記各コイル及
びコンデンサの素子定数を、次のように設定する。
【0012】すなわち、図5Aの回路では、L1=L2
=La、L3=L4=Lb、La<Lbの関係で設定す
ると共に、C1=C2=C3=C4の関係で設定する。
また、図5Bの回路では、L11=L12の関係で設定
すると共に、C12=C15、C11=C13=C14
=C16の関係で設定する。
=La、L3=L4=Lb、La<Lbの関係で設定す
ると共に、C1=C2=C3=C4の関係で設定する。
また、図5Bの回路では、L11=L12の関係で設定
すると共に、C12=C15、C11=C13=C14
=C16の関係で設定する。
【0013】:ハイブリッドカプラの特性の説明・・
・図6、図7参照 上記ハイブリッドカプラの特性(90°移相器としての
特性)を図6、図7に示す。以下、図6、図7を参照し
ながら説明する。
・図6、図7参照 上記ハイブリッドカプラの特性(90°移相器としての
特性)を図6、図7に示す。以下、図6、図7を参照し
ながら説明する。
【0014】図6は、誘導結合型ハイブリッドカプラの
特性例であり、図6Aは移相特性、図6Bは通過帯域特
性を示す。また、図7は、容量結合型ハイブリッドカプ
ラの特性例であり、図7Aは移相特性、図7Bは通過帯
域特性を示す。
特性例であり、図6Aは移相特性、図6Bは通過帯域特
性を示す。また、図7は、容量結合型ハイブリッドカプ
ラの特性例であり、図7Aは移相特性、図7Bは通過帯
域特性を示す。
【0015】なお、各図の横軸は周波数f(MHZ )、
図6A、図7Aの縦軸は位相差φ、図6B、図7Bの縦
軸は、出力比(dB)を示す。 −1:移相特性の説明・・・図6A、図7A参照 上記ハイブリッドカプラを、移相器として使用した場
合、ポートP1に信号を入力すると、ポートP2及びポ
ートP3に、位相差のある信号が出力する(図5参
照)。
図6A、図7Aの縦軸は位相差φ、図6B、図7Bの縦
軸は、出力比(dB)を示す。 −1:移相特性の説明・・・図6A、図7A参照 上記ハイブリッドカプラを、移相器として使用した場
合、ポートP1に信号を入力すると、ポートP2及びポ
ートP3に、位相差のある信号が出力する(図5参
照)。
【0016】図6A、図7Aでは、上記ポートP2、P
3に出力する信号間の位相差をφとし、上記信号の周波
数をf(MHZ )として、各特性(90°移相器として
の特性)を示してある。
3に出力する信号間の位相差をφとし、上記信号の周波
数をf(MHZ )として、各特性(90°移相器として
の特性)を示してある。
【0017】すなわち、上記ハイブリッドカプラを、9
0°移相器として設計した場合、上記位相差φが、90
°−3°≦φ≦90°+3°の条件を満たす周波数帯域
が、対象周波数帯域であり、この周波数帯域(帯域幅)
を「FB」で図示してある。
0°移相器として設計した場合、上記位相差φが、90
°−3°≦φ≦90°+3°の条件を満たす周波数帯域
が、対象周波数帯域であり、この周波数帯域(帯域幅)
を「FB」で図示してある。
【0018】図から明らかなように、上記周波数帯域
(帯域幅)「FB」は、誘導結合型ハイブリッドカプラ
(図6Aの特性)の方が、容量結合型ハイブリッドカプ
ラ(図7Aの特性)よりも広くなっている。
(帯域幅)「FB」は、誘導結合型ハイブリッドカプラ
(図6Aの特性)の方が、容量結合型ハイブリッドカプ
ラ(図7Aの特性)よりも広くなっている。
【0019】また、誘導結合型ハイブリッドカプラ(図
6Aの特性)の方が、容量結合型ハイブリッドカプラ
(図7Aの特性)よりも、移相特性の変化が滑らかであ
る。このように、90°移相器として設計した場合、誘
導結合型ハイブリッドカプラの方が、容量結合型ハイブ
リッドカプラよりも、帯域幅(FB)を広く設計でき、
量産性の面でも有利である。
6Aの特性)の方が、容量結合型ハイブリッドカプラ
(図7Aの特性)よりも、移相特性の変化が滑らかであ
る。このように、90°移相器として設計した場合、誘
導結合型ハイブリッドカプラの方が、容量結合型ハイブ
リッドカプラよりも、帯域幅(FB)を広く設計でき、
量産性の面でも有利である。
【0020】−2:通過帯域特性の説明・・・図6
B、図7B参照 上記ハイブリッドカプラ(90°移相器)の通過帯域特
性を、図6B、図7Bに示す。図6B、図7Bにおい
て、N1はポートP2、P3間のアイソレーション特
性、N2はポートP1→P3間の挿入損失特性、N3は
ポートP1→P2間の挿入損失特性を示す。
B、図7B参照 上記ハイブリッドカプラ(90°移相器)の通過帯域特
性を、図6B、図7Bに示す。図6B、図7Bにおい
て、N1はポートP2、P3間のアイソレーション特
性、N2はポートP1→P3間の挿入損失特性、N3は
ポートP1→P2間の挿入損失特性を示す。
【0021】上記特性N1では、ポートP2、P3間の
アイソレーションが20dB以上の周波数帯域(帯域
幅)を、「FB1」で図示してある。また、挿入損失特
性N2、N3では、挿入損失が、「3dB+1dB」ま
での周波数帯域(帯域幅)を、「FB2」で示してあ
る。
アイソレーションが20dB以上の周波数帯域(帯域
幅)を、「FB1」で図示してある。また、挿入損失特
性N2、N3では、挿入損失が、「3dB+1dB」ま
での周波数帯域(帯域幅)を、「FB2」で示してあ
る。
【0022】図から明らかなように、アイソレーション
特性の帯域幅「FB1」は、誘導結合型ハイブリッドカ
プラと、容量結合型ハイブリッドカプラとで、あまり差
はない。しかし、挿入損失特性の帯域幅「FB2」は、
誘導結合型ハイブリッドカプラの方が、容量結合型ハイ
ブリッドカプラよりも広くなっている。
特性の帯域幅「FB1」は、誘導結合型ハイブリッドカ
プラと、容量結合型ハイブリッドカプラとで、あまり差
はない。しかし、挿入損失特性の帯域幅「FB2」は、
誘導結合型ハイブリッドカプラの方が、容量結合型ハイ
ブリッドカプラよりも広くなっている。
【0023】すなわち、90°移相器として設計した場
合、誘導結合型ハイブリッドカプラの方が、容量結合型
ハイブリッドカプラよりも、通過帯域特性の対象周波数
帯域幅(FB2)を広く設計でき、量産性の面でも有利
である。
合、誘導結合型ハイブリッドカプラの方が、容量結合型
ハイブリッドカプラよりも、通過帯域特性の対象周波数
帯域幅(FB2)を広く設計でき、量産性の面でも有利
である。
【0024】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。(1)、例え
ばハイブリッドカプラを、90°移相器として設計した
場合、誘導結合型ハイブリッドカプラは、容量結合型ハ
イブリッドカプラに比べて、 :移相特性の変化が滑らかであり、該移相特性(90
°−3°≦φ≦90°+3°帯域)における帯域幅「F
B」が広い。
のにおいては、次のような課題があった。(1)、例え
ばハイブリッドカプラを、90°移相器として設計した
場合、誘導結合型ハイブリッドカプラは、容量結合型ハ
イブリッドカプラに比べて、 :移相特性の変化が滑らかであり、該移相特性(90
°−3°≦φ≦90°+3°帯域)における帯域幅「F
B」が広い。
【0025】:また、挿入損失特性(3dB+1dB
帯域)における帯域幅「FB2」も広い。 すなわち、90°移相器として設計した場合、誘導結合
型ハイブリッドカプラの方が、容量結合型ハイブリッド
カプラよりも帯域幅(FB、FB2)を広く設計でき、
量産性の面でも有利である。
帯域)における帯域幅「FB2」も広い。 すなわち、90°移相器として設計した場合、誘導結合
型ハイブリッドカプラの方が、容量結合型ハイブリッド
カプラよりも帯域幅(FB、FB2)を広く設計でき、
量産性の面でも有利である。
【0026】しかしその反面、誘導結合型ハイブリッド
カプラは、コイルを主体とした回路であるため、コイル
間の磁界結合が多い。従って、誘導結合型ハイブリッド
回路によるハイブリッドカプラの小型SMD(表面実装
部品)化には適していない。
カプラは、コイルを主体とした回路であるため、コイル
間の磁界結合が多い。従って、誘導結合型ハイブリッド
回路によるハイブリッドカプラの小型SMD(表面実装
部品)化には適していない。
【0027】すなわち、ハイブリッドカプラの小型SM
D化を行うには、同一基板上に、多数のコイルを互いに
接近させて配置する必要がある。このため、コイル間の
磁界結合が多くなり、所望の特性が出しにくい。従っ
て、上記のように、小型SMD化には適していない。
D化を行うには、同一基板上に、多数のコイルを互いに
接近させて配置する必要がある。このため、コイル間の
磁界結合が多くなり、所望の特性が出しにくい。従っ
て、上記のように、小型SMD化には適していない。
【0028】(2)、容量結合型ハイブリッドカプラ
は、コイル数が少ないため、上記のようなコイル間の磁
界結合も少ない。従って、この点では、誘導結合型ハイ
ブリッドカプラよりも、ハイブリッドカプラの小型SM
D化には適している。
は、コイル数が少ないため、上記のようなコイル間の磁
界結合も少ない。従って、この点では、誘導結合型ハイ
ブリッドカプラよりも、ハイブリッドカプラの小型SM
D化には適している。
【0029】しかしその反面、90°移相器として設計
した場合、容量結合型ハイブリッドカプラは、誘導結合
型ハイブリッドカプラに比べて、 :移相特性の変化が滑らかでなく、該移相特性(90
°−3°≦φ≦90°+3°帯域)における帯域幅「F
B」が狭い。
した場合、容量結合型ハイブリッドカプラは、誘導結合
型ハイブリッドカプラに比べて、 :移相特性の変化が滑らかでなく、該移相特性(90
°−3°≦φ≦90°+3°帯域)における帯域幅「F
B」が狭い。
【0030】:また、挿入損失特性(3dB+1dB
帯域)における帯域幅「FB2」も狭い。 すなわち、90°移相器として設計した場合、容量結合
型ハイブリッドカプラは、誘導結合型ハイブリッドカプ
ラ程、帯域幅(FB、FB2)を広く設計できない。
帯域)における帯域幅「FB2」も狭い。 すなわち、90°移相器として設計した場合、容量結合
型ハイブリッドカプラは、誘導結合型ハイブリッドカプ
ラ程、帯域幅(FB、FB2)を広く設計できない。
【0031】従って、量産時には、製造時のバラツキの
許容範囲が狭く、小型SMD化したハイブリッドカプラ
の量産には、不向きである。本発明は、このような従来
の課題を解決し、帯域特性の広い誘導結合型ハイブリッ
ド回路により、小型SMD化した誘導結合型ハイブリッ
ドカプラを実現すると共に、該ハイブリッドカプラの量
産性を向上させることを目的とする。
許容範囲が狭く、小型SMD化したハイブリッドカプラ
の量産には、不向きである。本発明は、このような従来
の課題を解決し、帯域特性の広い誘導結合型ハイブリッ
ド回路により、小型SMD化した誘導結合型ハイブリッ
ドカプラを実現すると共に、該ハイブリッドカプラの量
産性を向上させることを目的とする。
【0032】
【課題を解決するための手段】図1は本発明の原理説明
図であり、図1中、図5と同じものは、同一符号で示し
てある。
図であり、図1中、図5と同じものは、同一符号で示し
てある。
【0033】また、1−1〜1−6は多層基板の第1層
〜第6層、2−1、2−2、3−1、3−2、4−1、
4−2、5−1、5−2はコイルパターン、6、11は
GND電極(GND電極パターン)、7〜10はコンデ
ンサ電極パターン示す。
〜第6層、2−1、2−2、3−1、3−2、4−1、
4−2、5−1、5−2はコイルパターン、6、11は
GND電極(GND電極パターン)、7〜10はコンデ
ンサ電極パターン示す。
【0034】本発明は上記の課題を解決するため、次の
ように構成した。(1)、インダクタンス値の小さい2
個のコイルL1及びL2(L1=L2=La)と、イン
ダクタンス値の大きい2個のコイルL3及びL4(L3
=L4=Lb)とからなる4個のコイルL1〜L4(但
しLa<Lb)を、リング状となるように、互いに直列
接続し、上記コイルの各接続点に、一方の電極を接地し
たコンデンサC1、C2、C3、C4を接続すると共
に、上記接続点の内、3つの接続点を、それぞれポート
(入出力端子)の接続点とし、残りの接続点を、終端抵
抗の接続点とした誘導結合型ハイブリッド回路を使用
し、上記各コイルL1〜L4と、コンデンサC1〜C4
とを、導体パターンにより、多層基板に実装した誘導結
合型ハイブリッドカプラにおいて、上記4個のコイルL
1〜L4を、導体パターンにより、多層基板の同一層
(絶縁体層)1−2、1−3に設定すると共に、上記層
(絶縁体層)1−2、1−3の略中央部に、インダクタ
ンス値の大きい2個のコイルL3、L4を隣合わせて設
定し、かつ、これらのコイルL3、L4の両脇であっ
て、その略中間位置(L3、L4の中間位置)に、イン
ダクタンス値の小さい、残りの2個のコイルL1、L2
を設定した。
ように構成した。(1)、インダクタンス値の小さい2
個のコイルL1及びL2(L1=L2=La)と、イン
ダクタンス値の大きい2個のコイルL3及びL4(L3
=L4=Lb)とからなる4個のコイルL1〜L4(但
しLa<Lb)を、リング状となるように、互いに直列
接続し、上記コイルの各接続点に、一方の電極を接地し
たコンデンサC1、C2、C3、C4を接続すると共
に、上記接続点の内、3つの接続点を、それぞれポート
(入出力端子)の接続点とし、残りの接続点を、終端抵
抗の接続点とした誘導結合型ハイブリッド回路を使用
し、上記各コイルL1〜L4と、コンデンサC1〜C4
とを、導体パターンにより、多層基板に実装した誘導結
合型ハイブリッドカプラにおいて、上記4個のコイルL
1〜L4を、導体パターンにより、多層基板の同一層
(絶縁体層)1−2、1−3に設定すると共に、上記層
(絶縁体層)1−2、1−3の略中央部に、インダクタ
ンス値の大きい2個のコイルL3、L4を隣合わせて設
定し、かつ、これらのコイルL3、L4の両脇であっ
て、その略中間位置(L3、L4の中間位置)に、イン
ダクタンス値の小さい、残りの2個のコイルL1、L2
を設定した。
【0035】(2)、構成(1)において、コイルを設
定した層1−2、1−3とは別の層(誘電体層)1−
4、1−5、1−6に、導体パターンにより、上記4個
のコンデンサC1、C2、C3、C4を設定すると共
に、これら4個のコンデンサC1〜C4を、同一層(誘
電体層)に、並べて設定した。
定した層1−2、1−3とは別の層(誘電体層)1−
4、1−5、1−6に、導体パターンにより、上記4個
のコンデンサC1、C2、C3、C4を設定すると共
に、これら4個のコンデンサC1〜C4を、同一層(誘
電体層)に、並べて設定した。
【0036】
【作用】上記構成に基づく本発明の作用を、図1に基づ
いて説明する。 :コイル部の説明 本発明では、相互に磁界結合するコイルを、設計当初か
ら考えた上で、コイル定数の設定を行い、かつ、コイル
配置を行う。
いて説明する。 :コイル部の説明 本発明では、相互に磁界結合するコイルを、設計当初か
ら考えた上で、コイル定数の設定を行い、かつ、コイル
配置を行う。
【0037】この場合、各コイルについて、インダクタ
ンスの値を、L1=L2=La、L3=L4=Lb、L
a<Lbの関係で設定することは、上述の通りである。
すなわち、コイルの定数関係は、対称的な関係であり、
また、La<Lbの関係がある。
ンスの値を、L1=L2=La、L3=L4=Lb、L
a<Lbの関係で設定することは、上述の通りである。
すなわち、コイルの定数関係は、対称的な関係であり、
また、La<Lbの関係がある。
【0038】そこで、図1に示したように、インダクタ
ンス値の大きいコイルL3、L4を、多層基板の第2、
第3層(絶縁体層)1−2、1−3の略中央部に、隣合
うように配置し、その両側に、インダクタンス値の小さ
いコイルL1、L2を配置する。
ンス値の大きいコイルL3、L4を、多層基板の第2、
第3層(絶縁体層)1−2、1−3の略中央部に、隣合
うように配置し、その両側に、インダクタンス値の小さ
いコイルL1、L2を配置する。
【0039】この場合、コイルL1、L2は、コイルL
3、L4との磁界結合をなるべく少なくするため、該コ
イルL3、L4の両脇であって、かつ両コイルL3、L
4の中間の位置に配置する(L1、L2と、L3、L4
との隣接部分を出来るだけ少なくする)。
3、L4との磁界結合をなるべく少なくするため、該コ
イルL3、L4の両脇であって、かつ両コイルL3、L
4の中間の位置に配置する(L1、L2と、L3、L4
との隣接部分を出来るだけ少なくする)。
【0040】上記のように、コイルL3、L4を、シー
トの略中央部に、隣合うように配置した方が、小型化に
も適しており、また、コイル間の結合を考えた上でも、
コイルL3、L4は、ある程度の磁界結合を起こすが、
コイルL1とコイルL2間では、磁界結合は、殆ど無
い。
トの略中央部に、隣合うように配置した方が、小型化に
も適しており、また、コイル間の結合を考えた上でも、
コイルL3、L4は、ある程度の磁界結合を起こすが、
コイルL1とコイルL2間では、磁界結合は、殆ど無
い。
【0041】更に、コイルL1とL3、コイルL1とL
4、コイルL2とL3、コイルL2とL4との間の磁界
結合も、上記のように配置(L3、L4の両側で、かつ
その中間の位置に、L1とL2を配置)したので、磁界
結合が最小限に抑えられる。
4、コイルL2とL3、コイルL2とL4との間の磁界
結合も、上記のように配置(L3、L4の両側で、かつ
その中間の位置に、L1とL2を配置)したので、磁界
結合が最小限に抑えられる。
【0042】特に重要なことは、コイルのインダクタン
ス値が、L1=L2、L3=L4の関係にあるので、こ
れらのコイルのパターニングは、基板の中心に対して、
点対称に配置する必要がある。
ス値が、L1=L2、L3=L4の関係にあるので、こ
れらのコイルのパターニングは、基板の中心に対して、
点対称に配置する必要がある。
【0043】これにより、それぞれのコイル間の磁界結
合が発生しても、上記のような対称配置が、印刷方法に
より、安定して形成されるため、製品の量産時にも、安
定した特性の確保が可能となる。
合が発生しても、上記のような対称配置が、印刷方法に
より、安定して形成されるため、製品の量産時にも、安
定した特性の確保が可能となる。
【0044】:コンデンサ部の説明 コンデンサ部に配置するコンデンサC1〜C4は、C1
=C2=C3=C4(静電容量が全て等しい)の関係で
設定する。
=C2=C3=C4(静電容量が全て等しい)の関係で
設定する。
【0045】この場合、4個のコンデンサC1、C2、
C3、C4を構成する一方側のコンデンサ電極パターン
(GND側でないホット側の電極)7、8、9、10
を、多層基板の第5層(誘電体層)1−5上に設定す
る。また、第4層1−4と、第6層1−6には、GND
電極6、11を設定する。
C3、C4を構成する一方側のコンデンサ電極パターン
(GND側でないホット側の電極)7、8、9、10
を、多層基板の第5層(誘電体層)1−5上に設定す
る。また、第4層1−4と、第6層1−6には、GND
電極6、11を設定する。
【0046】そして、上記コンデンサ電極7〜10と、
GND電極6、11とで、コンデンサ部のコンデンサC
1〜C4を構成する。上記のように、ホット側のコンデ
ンサ電極パターンを、1つの層(誘電体層)上にパター
ニング(対象的に配置)することにより、量産時に、コ
ンデンサも安定的に形成出来る。
GND電極6、11とで、コンデンサ部のコンデンサC
1〜C4を構成する。上記のように、ホット側のコンデ
ンサ電極パターンを、1つの層(誘電体層)上にパター
ニング(対象的に配置)することにより、量産時に、コ
ンデンサも安定的に形成出来る。
【0047】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図2〜図4は、本発明の実施例を示した図であ
り、図2〜図4中、図1、及び図5〜図7と同じもの
は、同一符号で示してある。また、1−1〜1−7は多
層基板の第1〜第7層、11〜16は外部電極(外部端
子)を示す。
する。図2〜図4は、本発明の実施例を示した図であ
り、図2〜図4中、図1、及び図5〜図7と同じもの
は、同一符号で示してある。また、1−1〜1−7は多
層基板の第1〜第7層、11〜16は外部電極(外部端
子)を示す。
【0048】本実施例のハイブリッドカプラは、図5A
に示した誘導結合型ハイブリッド回路を用いて、ハイブ
リッドカプラを構成したものである。従って、ハイブリ
ッド回路HYの構成は、図5Aと同じである。以下、図
5Aを参照しながら説明する。
に示した誘導結合型ハイブリッド回路を用いて、ハイブ
リッドカプラを構成したものである。従って、ハイブリ
ッド回路HYの構成は、図5Aと同じである。以下、図
5Aを参照しながら説明する。
【0049】:コイルとコンデンサの配置の説明・・
・図2参照 図2は、コイルとコンデンサの配置の説明図であり、図
2Aはコイルの配置説明図、図2Bはコンデンサの配置
説明図である。
・図2参照 図2は、コイルとコンデンサの配置の説明図であり、図
2Aはコイルの配置説明図、図2Bはコンデンサの配置
説明図である。
【0050】−1:コイルの配置説明・・・図2A参
照 本実施例では、相互に磁界結合するコイルを、設計当初
から考えた上で、コイル定数の設定を行い、かつ、コイ
ル配置(パターニング)を行う。
照 本実施例では、相互に磁界結合するコイルを、設計当初
から考えた上で、コイル定数の設定を行い、かつ、コイ
ル配置(パターニング)を行う。
【0051】この場合、各コイルについて、インダクタ
ンス値を、L1=L2=La、L3=L4=Lb、La
<Lbの関係で設定することは、上述の通りである。す
なわち、コイルの定数関係は、対称的な関係であり(図
5A参照)、また、La<Lbの関係がある。
ンス値を、L1=L2=La、L3=L4=Lb、La
<Lbの関係で設定することは、上述の通りである。す
なわち、コイルの定数関係は、対称的な関係であり(図
5A参照)、また、La<Lbの関係がある。
【0052】そこで、図2Aに示したように、インダク
タンス値の大きいコイルL3、L4を、多層基板のシー
ト(絶縁体層)の略中央部に、隣合うように配置し、そ
の両側に、インダクタンス値の小さいコイルL1、L2
を配置する。
タンス値の大きいコイルL3、L4を、多層基板のシー
ト(絶縁体層)の略中央部に、隣合うように配置し、そ
の両側に、インダクタンス値の小さいコイルL1、L2
を配置する。
【0053】この場合、コイルL1、L2は、コイルL
3、L4との磁界結合を成るべく少なくするため、該コ
イルL3、L4の両脇であって、かつ両コイルL3、L
4の中間の位置に配置する(L1、L2と、L3、L4
との隣接部分を出来るだけ少なくする)。
3、L4との磁界結合を成るべく少なくするため、該コ
イルL3、L4の両脇であって、かつ両コイルL3、L
4の中間の位置に配置する(L1、L2と、L3、L4
との隣接部分を出来るだけ少なくする)。
【0054】上記のように、コイルL3、L4を、シー
ト(絶縁体層)の略中央部に、隣合うように配置した方
が、小型化にも適しており、また、コイル間の結合を考
えた上でも、コイルL3、L4は、ある程度の磁界結合
を起こすが、コイルL1とコイルL2間では、磁界結合
は、殆ど無い。
ト(絶縁体層)の略中央部に、隣合うように配置した方
が、小型化にも適しており、また、コイル間の結合を考
えた上でも、コイルL3、L4は、ある程度の磁界結合
を起こすが、コイルL1とコイルL2間では、磁界結合
は、殆ど無い。
【0055】更に、コイルL1とL3、コイルL1とL
4、コイルL2とL3、コイルL2とL4との間の磁界
結合も、上記のように配置(L3、L4の両側で、かつ
その中間の位置に、L1とL2を配置)したので、磁界
結合が最小限に抑えられる。
4、コイルL2とL3、コイルL2とL4との間の磁界
結合も、上記のように配置(L3、L4の両側で、かつ
その中間の位置に、L1とL2を配置)したので、磁界
結合が最小限に抑えられる。
【0056】特に重要なことは、コイルのインダクタン
ス値が、L1=L2、L3=L4の関係にあるので、こ
れらのコイルのパターニングは、基板の中心に対して、
点対称に配置する必要がある。
ス値が、L1=L2、L3=L4の関係にあるので、こ
れらのコイルのパターニングは、基板の中心に対して、
点対称に配置する必要がある。
【0057】これにより、それぞれのコイル間の磁界結
合が発生しても、上記のような対称配置が、印刷方法に
より、安定して形成されるため、製品の量産時にも、安
定した特性の確保が可能となる。
合が発生しても、上記のような対称配置が、印刷方法に
より、安定して形成されるため、製品の量産時にも、安
定した特性の確保が可能となる。
【0058】−2:コンデンサの配置の説明・・・図
2B参照 C1=C2=C3=C4の関係で設定することは、上述
の通りである。そこで、これらのコンデンサは、図2B
に示したように配置する。すなわち、4個のコンデンサ
C1、C2、C3、C4を、1つのシート(誘電体層)
上にパターニング(対称的に配置)する。このようにす
れば、コンデンサも、安定的に形成出来る。
2B参照 C1=C2=C3=C4の関係で設定することは、上述
の通りである。そこで、これらのコンデンサは、図2B
に示したように配置する。すなわち、4個のコンデンサ
C1、C2、C3、C4を、1つのシート(誘電体層)
上にパターニング(対称的に配置)する。このようにす
れば、コンデンサも、安定的に形成出来る。
【0059】:ハイブリッドカプラの説明・・・図
3、図4参照 図3はハイブリッドカプラの分解斜視図、図4は、ハイ
ブリッドカプラの斜視図(完成品の外観図)を示す。
3、図4参照 図3はハイブリッドカプラの分解斜視図、図4は、ハイ
ブリッドカプラの斜視図(完成品の外観図)を示す。
【0060】本実施例では、上記ハイブリッド回路のコ
イルとコンデンサを、導体パターン(導体ペーストの印
刷等により形成)により、多層基板の各シート(誘電体
層等)上に形成する。
イルとコンデンサを、導体パターン(導体ペーストの印
刷等により形成)により、多層基板の各シート(誘電体
層等)上に形成する。
【0061】この場合、図3に示したように、第1層1
−1〜第7層1−7の各シート(誘電体層等)を用い
て、上記導体パターンのパターニングを行い、ハイブリ
ッドカプラを構成する。
−1〜第7層1−7の各シート(誘電体層等)を用い
て、上記導体パターンのパターニングを行い、ハイブリ
ッドカプラを構成する。
【0062】そして、多層基板の第2層1−2、第3層
1−3のシートに、コイル部を形成し、第5層1−5、
第6層1−6、第7層1−7のシートに、コンデンサ部
を形成する。具体的には、次の通りである。
1−3のシートに、コイル部を形成し、第5層1−5、
第6層1−6、第7層1−7のシートに、コンデンサ部
を形成する。具体的には、次の通りである。
【0063】−1:第1層1−1は、何もパターニン
グせず、保護層として使用する。 −2:第2層1−2、第3層1−3のシート(絶縁体
層)には、コイルL1、L2、L3、L4を、図2Aに
示した配置で形成する。
グせず、保護層として使用する。 −2:第2層1−2、第3層1−3のシート(絶縁体
層)には、コイルL1、L2、L3、L4を、図2Aに
示した配置で形成する。
【0064】すなわち、第2層1−2には、導体ペース
トの印刷等により、コイルパターン2−1、3−1、4
−1、5−1を形成し、第3層1−3には、導体ペース
トの印刷等により、コイルパターン2−2、3−2、4
−2、5−2を図示のように、形成する。
トの印刷等により、コイルパターン2−1、3−1、4
−1、5−1を形成し、第3層1−3には、導体ペース
トの印刷等により、コイルパターン2−2、3−2、4
−2、5−2を図示のように、形成する。
【0065】そして、第2層1−2上のコイルパターン
と、第3層上のコイルパターンの所定部分をビア(Vi
a)により接続(図の点線部分)し、上記コイルL1、
L2、L3、L4を形成する。
と、第3層上のコイルパターンの所定部分をビア(Vi
a)により接続(図の点線部分)し、上記コイルL1、
L2、L3、L4を形成する。
【0066】なお、コイルパターン2−1と2−2でコ
イルL1を構成し、コイルパターン3−1と3−2でコ
イルL2を構成し、コイルパターン4−1と4−2でコ
イルL3を構成し、コイルパターン5−1と5−2でコ
イルL4を構成する。
イルL1を構成し、コイルパターン3−1と3−2でコ
イルL2を構成し、コイルパターン4−1と4−2でコ
イルL3を構成し、コイルパターン5−1と5−2でコ
イルL4を構成する。
【0067】−3:第4層1−4には、ダミー層であ
り、何もパターニングしない。このダミー層は、コイル
部と、コンデンサ部との距離を大きくすることにより、
上記L1〜L4のQがあがり結果的にハイブリッドカプ
ラの挿入損失を少なくするための層である。
り、何もパターニングしない。このダミー層は、コイル
部と、コンデンサ部との距離を大きくすることにより、
上記L1〜L4のQがあがり結果的にハイブリッドカプ
ラの挿入損失を少なくするための層である。
【0068】−4:第5層1−5には、GND電極
(GND電極パターン)6を、導体ペーストの印刷等に
より、ベタパターンとして形成する。このGND電極6
は、コンデンサのGND側電極として用いる。
(GND電極パターン)6を、導体ペーストの印刷等に
より、ベタパターンとして形成する。このGND電極6
は、コンデンサのGND側電極として用いる。
【0069】−5:第6層1−6には、コンデンサC
1、C2、C3、C4の各コンデンサ電極パターン(ホ
ット側の電極)7〜10を、図2Bに示した配置で形成
(パターニング)する。
1、C2、C3、C4の各コンデンサ電極パターン(ホ
ット側の電極)7〜10を、図2Bに示した配置で形成
(パターニング)する。
【0070】図示のように、第6層1−6上には、4つ
のコンデンサC1、C2、C3、C4を構成する各コン
デンサ電極パターン7、8、9、10(いずれもGND
側でないホット側の電極)を、導体ペーストの印刷等に
より形成(基板の中心に対して対称的に形成)する。
のコンデンサC1、C2、C3、C4を構成する各コン
デンサ電極パターン7、8、9、10(いずれもGND
側でないホット側の電極)を、導体ペーストの印刷等に
より形成(基板の中心に対して対称的に形成)する。
【0071】なお、コンデンサ電極7は、コンデンサC
1の電極であり、コンデンサ電極8は、コンデンサC2
の電極であり、コンデンサ電極9は、コンデンサC3の
電極であり、コンデンサ電極10は、コンデンサC4の
電極である。
1の電極であり、コンデンサ電極8は、コンデンサC2
の電極であり、コンデンサ電極9は、コンデンサC3の
電極であり、コンデンサ電極10は、コンデンサC4の
電極である。
【0072】−6:第7層1−7には、GND電極
(GND電極パターン)11を、導体ペーストの印刷等
により、ベタパターンとして形成する。このGND電極
11は、コンデンサのGND側電極として用いる。
(GND電極パターン)11を、導体ペーストの印刷等
により、ベタパターンとして形成する。このGND電極
11は、コンデンサのGND側電極として用いる。
【0073】上記のように、GND電極11がコンデン
サの外側に形成されているので、底面側からの影響を受
けにくい構造になっている。 :完成品の説明・・・図4参照 上記各層を積層し、外部電極(外部端子)を形成して、
SMD化したハイブリッドカプラとする。このようにし
て完成したハイブリッドモジュールの斜視図を図4に示
す。
サの外側に形成されているので、底面側からの影響を受
けにくい構造になっている。 :完成品の説明・・・図4参照 上記各層を積層し、外部電極(外部端子)を形成して、
SMD化したハイブリッドカプラとする。このようにし
て完成したハイブリッドモジュールの斜視図を図4に示
す。
【0074】図4において、ハイブリッドカプラ12の
両端部には、外部電極(外部端子)11〜16を形成す
る。この外部電極の内、11はポートP1の電極、12
はポートP2の電極、13はポートP3の電極、14は
終端抵抗Re 接続用の電極、15、16は、GND電極
(GND側の外部電極)である。
両端部には、外部電極(外部端子)11〜16を形成す
る。この外部電極の内、11はポートP1の電極、12
はポートP2の電極、13はポートP3の電極、14は
終端抵抗Re 接続用の電極、15、16は、GND電極
(GND側の外部電極)である。
【0075】(他の実施例)以上実施例について説明し
たが、本発明は次のようにしても実施可能である。
(1)、コンデンサ部の容量が大きい場合には、上記実
施例よりも、更に多層化しても良い(誘電体層を多くす
る)。この場合、4つのコンデンサの各電極を、全て同
じ層にパターニングする。
たが、本発明は次のようにしても実施可能である。
(1)、コンデンサ部の容量が大きい場合には、上記実
施例よりも、更に多層化しても良い(誘電体層を多くす
る)。この場合、4つのコンデンサの各電極を、全て同
じ層にパターニングする。
【0076】(2)、上記コイル部を、更に多層化して
も良い。この場合、各コイルの配置は、上記実施例と同
じ配置にする必要がある。(3)、終端抵抗Re は、ハ
イブリッドカプラの外部電極14に接続しても良いが、
該ハイブリッドカプラを構成する多層基板に実装しても
良い。
も良い。この場合、各コイルの配置は、上記実施例と同
じ配置にする必要がある。(3)、終端抵抗Re は、ハ
イブリッドカプラの外部電極14に接続しても良いが、
該ハイブリッドカプラを構成する多層基板に実装しても
良い。
【0077】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。(1)、例えばハイブリッドカプ
ラを、90°移相器として設計した場合、誘導結合型ハ
イブリッドカプラは、容量結合型ハイブリッドカプラに
比べて、 :移相特性の変化が滑らかであり、該移相特性(90
°−3°≦φ≦90°+3°帯域)における帯域幅「F
B」が広い。
のような効果がある。(1)、例えばハイブリッドカプ
ラを、90°移相器として設計した場合、誘導結合型ハ
イブリッドカプラは、容量結合型ハイブリッドカプラに
比べて、 :移相特性の変化が滑らかであり、該移相特性(90
°−3°≦φ≦90°+3°帯域)における帯域幅「F
B」が広い。
【0078】:また、挿入損失特性(3dB+1dB
帯域)における帯域幅「FB2」も広い。 すなわち、90°移相器として設計した場合、誘導結合
型ハイブリッドカプラの方が、容量結合型ハイブリッド
カプラよりも帯域幅(FB、FB2)を広く設計でき、
量産性の面でも有利である。
帯域)における帯域幅「FB2」も広い。 すなわち、90°移相器として設計した場合、誘導結合
型ハイブリッドカプラの方が、容量結合型ハイブリッド
カプラよりも帯域幅(FB、FB2)を広く設計でき、
量産性の面でも有利である。
【0079】(2)、誘導型ハイブリッド回路は、帯域
特性が広いため、製造時に定数のバラツキが発生して
も、ハイブリッドカプラの特性への影響が少なくて済
む。従って、量産性が良い。
特性が広いため、製造時に定数のバラツキが発生して
も、ハイブリッドカプラの特性への影響が少なくて済
む。従って、量産性が良い。
【0080】(3)、上記実施例の構成により、特性の
安定した誘導型ハイブリッドカプラが量産出来る。すな
わち、コイル部と、コンデンサ部は、それぞれ同一層に
4つの素子をパターニングしているため、仮に、製造時
のバラツキが発生しても、そのバラツキは、全ての素子
に同じように発生するため、ハイブリッドカプラとして
の特性ズレは比較的小さくて済む。
安定した誘導型ハイブリッドカプラが量産出来る。すな
わち、コイル部と、コンデンサ部は、それぞれ同一層に
4つの素子をパターニングしているため、仮に、製造時
のバラツキが発生しても、そのバラツキは、全ての素子
に同じように発生するため、ハイブリッドカプラとして
の特性ズレは比較的小さくて済む。
【0081】(4)、GND電極11がコンデンサの外
側に形成されているので、底面側からの影響を受けにく
い。(5)、それぞれのコイル間の磁界結合が発生して
も、上記実施例のような対称配置が、印刷方法により、
安定して形成されるため、製品の量産時にも、安定した
特性の確保が可能となる。
側に形成されているので、底面側からの影響を受けにく
い。(5)、それぞれのコイル間の磁界結合が発生して
も、上記実施例のような対称配置が、印刷方法により、
安定して形成されるため、製品の量産時にも、安定した
特性の確保が可能となる。
【図1】本発明の原理説明図である。
【図2】本発明の実施例におけるコイルとコンデンサの
配置の説明図である。
配置の説明図である。
【図3】本発明の実施例におけるハイブリッドカプラの
分解斜視図である。
分解斜視図である。
【図4】本発明の実施例におけるハイブリッドモジュー
ルの斜視図(完成品の外観図)である。
ルの斜視図(完成品の外観図)である。
【図5】従来例におけるハイブリッド回路の説明図であ
る。
る。
【図6】誘導結合型ハイブリッドカプラの特性例を示し
た図である。
た図である。
【図7】容量結合型ハイブリッドカプラの特性例を示し
た図である。
た図である。
1−1〜1−6 多層基板の第1層〜第6層 2−1、2−2 コイルL1を構成するコイルパターン 3−1、3−2 コイルL2を構成するコイルパターン 4−1、4−2 コイルL3を構成するコイルパターン 5−1、5−2 コイルL4を構成するコイルパターン 6、11 GND電極(GND電極パターン) 7〜10 コンデンサ電極パターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−210906(JP,A) 特開 平3−151605(JP,A) 実開 昭62−47222(JP,U) 特許2695342(JP,B2) 中原昭次郎他4名,集中定数化4GH zBranch−line Coupl er(講演番号719),昭和47年度電子 通信学会全国大会講演論文集,日本,社 団法人電子通信学会,1972年3月6日, 分冊3,p721 (58)調査した分野(Int.Cl.7,DB名) H03H 7/48 H03H 7/01 H01P 5/22 WPI/L(QUESTEL)
Claims (2)
- 【請求項1】 インダクタンス値の小さい2個のコイル
(L1、L2:L1=L2=La)と、 インダクタンス値の大きい2個のコイル(L3、L4:
L3=L4=Lb)とからなる4個のコイル(L1〜L
4:但しLa<Lb)を、リング状となるように、互い
に直列接続し、 上記コイルの各接続点に、一方の電極を接地したコンデ
ンサ(C1、C2、C3、C4)を接続すると共に、 上記接続点の内、3つの接続点を、それぞれポート(入
/出力端子)(P1、P2、P3)の接続点とし、残り
の接続点を、終端抵抗(Re )の接続点とした誘導結合
型ハイブリッド回路(HY)を使用し、 上記各コイル(L1〜L4)と、コンデンサ(C1〜C
4)とを、導体パターンにより、多層基板に実装した誘
導結合型ハイブリッドカプラにおいて、 上記4個のコイル(L1〜L4)を、導体パターンによ
り、多層基板の同一層(絶縁体層)(1−2、1−3)
に設定すると共に、 上記層(絶縁体層)(1−2、1−3)の略中央部に、
インダクタンス値の大きい2個のコイル(L3、L4)
を隣合わせて設定し、 かつ、これらのコイル(L3、L4)の両脇であって、
その略中間位置(L3、L4の中間位置)に、インダク
タンス値の小さい、残りの2個のコイル(L1、L2)
を設定したことを特徴とする誘導結合型ハイブリッドカ
プラ。 - 【請求項2】 上記コイルを設定した層(1−2、1−
3)とは別の層(誘電体層)(1−4、1−5、1−
6)に、 導体パターンにより、上記4個のコンデンサ(C1、C
2、C3、C4)を設定すると共に、 これら4個のコンデンサ(C1〜C4)を、同一層(誘
電体層)に、並べて設定したことを特徴とする請求項1
記載の誘導結合型ハイブリッドカプラ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31809292A JP3260181B2 (ja) | 1992-11-27 | 1992-11-27 | 誘導結合型ハイブリッドカプラ |
DE69321907T DE69321907T2 (de) | 1992-03-19 | 1993-03-18 | Hybrider koppler |
PCT/JP1993/000321 WO1993019527A1 (en) | 1992-03-19 | 1993-03-18 | Hybrid coupler |
US08/117,139 US5382925A (en) | 1992-03-19 | 1993-03-18 | Hybrid coupler |
EP93906788A EP0585469B1 (en) | 1992-03-19 | 1993-03-18 | Hybrid coupler |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31809292A JP3260181B2 (ja) | 1992-11-27 | 1992-11-27 | 誘導結合型ハイブリッドカプラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06164289A JPH06164289A (ja) | 1994-06-10 |
JP3260181B2 true JP3260181B2 (ja) | 2002-02-25 |
Family
ID=18095397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31809292A Expired - Fee Related JP3260181B2 (ja) | 1992-03-19 | 1992-11-27 | 誘導結合型ハイブリッドカプラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3260181B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3712095B2 (ja) | 1998-01-14 | 2005-11-02 | 株式会社村田製作所 | 入出力バランス型フィルタ |
JP2001036372A (ja) | 1999-07-15 | 2001-02-09 | Murata Mfg Co Ltd | ディレイライン |
JP4710174B2 (ja) * | 2001-06-13 | 2011-06-29 | 株式会社村田製作所 | バランス型lcフィルタ |
KR100848193B1 (ko) * | 2006-11-21 | 2008-07-24 | 주식회사 아모텍 | 칩 소자 |
TW200908430A (en) | 2007-05-18 | 2009-02-16 | Murata Manufacturing Co | Stacked bandpass filter |
JP5599334B2 (ja) * | 2011-02-03 | 2014-10-01 | 三菱電機株式会社 | 横断回路 |
-
1992
- 1992-11-27 JP JP31809292A patent/JP3260181B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
中原昭次郎他4名,集中定数化4GHzBranch−line Coupler(講演番号719),昭和47年度電子通信学会全国大会講演論文集,日本,社団法人電子通信学会,1972年3月6日,分冊3,p721 |
Also Published As
Publication number | Publication date |
---|---|
JPH06164289A (ja) | 1994-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5382925A (en) | Hybrid coupler | |
US7116185B2 (en) | Balun | |
US7126444B2 (en) | Multi-layer band-pass filter | |
US6388551B2 (en) | Method of making a laminated balun transform | |
US7511591B2 (en) | Setting of the impedance ratio of a balun | |
JP4525864B2 (ja) | 積層バランスフィルタ | |
JP2001144513A (ja) | 結合線路を用いた高周波部品 | |
US7432786B2 (en) | High frequency filter | |
US6850127B2 (en) | Laminated electronic component | |
US7439842B2 (en) | Laminated balun transformer | |
JPS6310812A (ja) | バンドパスフイルタ | |
JP3260181B2 (ja) | 誘導結合型ハイブリッドカプラ | |
JPH0738368A (ja) | 180°移相器 | |
US8018305B2 (en) | Electronic component | |
JPH0652842B2 (ja) | 有極型誘電体フィルタ | |
JPH0537212A (ja) | 電力分配合成器 | |
US20010050601A1 (en) | Bandpass filter | |
JP3766262B2 (ja) | バラントランス | |
KR20020018233A (ko) | 이동통신용 듀얼폰 단말기의 원칩화된 출력파워 제어장치및 그 제조방법 | |
JPH06284043A (ja) | 集中定数型方向性結合器 | |
KR100288964B1 (ko) | 고주파용적층형트랜스포머 | |
CN117543179A (zh) | 一种具有滤波响应特性的小型化功率分配装置 | |
CN117393978A (zh) | 一种具有滤波功能的高集成度功率分配器 | |
JPS61256808A (ja) | フイルタ | |
JP2002075742A (ja) | バラントランス及びその特性調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |