JP3254763B2 - 多層配線形成方法 - Google Patents

多層配線形成方法

Info

Publication number
JP3254763B2
JP3254763B2 JP29727692A JP29727692A JP3254763B2 JP 3254763 B2 JP3254763 B2 JP 3254763B2 JP 29727692 A JP29727692 A JP 29727692A JP 29727692 A JP29727692 A JP 29727692A JP 3254763 B2 JP3254763 B2 JP 3254763B2
Authority
JP
Japan
Prior art keywords
wiring
connection hole
conductor
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29727692A
Other languages
English (en)
Other versions
JPH06151604A (ja
Inventor
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29727692A priority Critical patent/JP3254763B2/ja
Publication of JPH06151604A publication Critical patent/JPH06151604A/ja
Application granted granted Critical
Publication of JP3254763B2 publication Critical patent/JP3254763B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層配線形成方法にか
かわる。
【0002】
【従来の技術】図5にその要部の断面図を示すように、
半導体集積回路装置等においては、第1の配線1(本明
細書でいう第1の配線は、例えば金属配線等による配線
パターンを指称するのみならず、電極もしくは配線(以
下配線という)の導出がなされる半導体基板ないしは、
半導体層における拡散領域等をも指称する)上にSiO
2 等による層間絶縁層2を介して、第2の配線3が積層
形成され、更にその上に絶縁層6が形成されて配線の高
密度化をはかった多層配線構造がしばしば採られる。
【0003】この多層配線構造において、例えば第2の
配線3と第1の配線1との接続を、絶縁層6−第2の配
線3−下層の層間絶縁層2を貫通する接続孔4を穿設
し、この接続孔4内に導体5をその表面が上層の層間絶
縁層2の表面とほゞ同一平面を形成するように充填し、
この導体5によって第2の配線3と第1の配線1との電
気的接続を行うようにすることが望まれる。
【0004】すなわち、このような構成とするときは、
その表面の平坦化が行われることによって、絶縁層6上
に図示しないが更に例えば層間絶縁層を介して第3の配
線が形成され、これと第2の配線とが接続される場合に
おいて、両配線間の層間絶縁層に接続孔を穿設してその
接続を行うに当たり、この接続部の位置を、上述の第1
及び第2の配線間の接続位置すなわち接続孔4上に、も
しくはこれの近傍位置に設定できることから、より集積
度の向上をはかることができる。
【0005】すなわち、今例えば、上述の第1及び第2
の配線間の接続を、層間絶縁層2の接続孔4内に第2の
配線3自体を入り込ませることによってその接続を行う
態様をとるときは、この接続部の表面には凹部が生じる
ことから、信頼性の問題からこれの直上に、上述した第
2及び第3の配線間の接続部を設けることができない。
【0006】そこで、昨今上述したような、層間絶縁層
2に穿設した接続孔4に導体5を充填するいわゆるプラ
グイン縦配線が重要視されるに到っている。
【0007】このプラグイン縦配線を行う場合におい
て、その上述の導体5の充填は、例えばタングステンW
の選択CVD(化学的気相成長)によってなされるが、
実際上このWの成長は、図6に示すように、例えばSi
からなる第1の配線1と、Al−Si等からなる第2の
配線3等ではその成長速度が異なることから、導体5内
に空洞すなわちボイド7が生じて、機械的、電気的特性
の低下を来す恐れが生じてくる。
【0008】
【発明が解決しようとする課題】本発明は、上述したプ
ラグイン縦配線を有する多層構造の配線を形成するに当
たり、ボイド等の発生がなく信頼性の高い多層配線形成
方法を提供するものである。
【0009】
【課題を解決するための手段】第1の本発明は、図1に
その一例の要部の断面図を示すように、第1の配線11
上に層間絶縁層12を介して第2の配線13が形成さ
れ、その第2の配線13とこれの下の層間絶縁層12と
を貫通して形成された接続孔14に、導体15を充填し
て第1の配線12と第2の配線13との電気的接続がな
される多層配線形成方法において、図2(c)で示す接
続孔14の形成後に、図3(a)に示すように、第2の
配線13の、接続孔14の内周面に臨む露出面に酸化絶
縁膜18を形成して後、接続孔14への導体15の充填
途上で絶縁膜18に対する還元を行う。
【0010】
【0011】
【0012】ここで、第1の配線、第2の配線とは、相
対的に下層の配線と、これの上に層間絶縁層を介して形
成される上層配線とを指称し、第1の配線は前述したよ
うに、例えば金属配線等による配線パターンを指称する
のみならず、配線の導出がなされる半導体基板ないし
は、半導体層における拡散領域等をも指称する。
【0013】
【作用】本発明では、接続孔14への導体15の例えば
選択的CVDによる充填において、少なくともその成長
初期においては、下層の第1の配線11上からは導体1
5の析出成膜がなされるものの、接続孔14内に臨む上
層配線の第2の配線13の露出面からは酸化絶縁膜18
による被覆によってその析出成膜が生じないようにする
ものであって、その後この酸化絶縁膜18の還元による
除去によってこの第2の配線13の露出面に導体15が
直接接触した状態でその充填が進行するようにするもの
である。
【0014】従って、この方法では、接続孔14の底部
から導体15の充填が順次行われることによって、図6
で説明したようなボイドの発生を回避できるものであ
る。
【0015】
【実施例】本発明方法の実施例を詳細に説明する。
【0016】本発明では、図1にその一例の要部の断面
図を示すように、第1の配線11上に層間絶縁層12を
介して第2の配線13が形成され、その第2の配線13
とこれの下の層間絶縁層12とを貫通して形成された接
続孔14に、導体15を充填して第1の配線12と第2
の配線13との電気的接続がなされる多層配線を形成す
るものである。
【0017】図2及び図3を参照して本発明方法の一実
施例を説明する。この例では、第1の配線13が、例え
ば半導体回路素子(図示せず)を有する半導体基板21
上に被着形成された絶縁層(図示せず)上に、基板21
の所定部と接続して形成され、この第1の配線11とこ
れの上に層間絶縁層12を介して形成した第2の配線1
3との電気的接続をプラグイン縦配線によって行う場合
である。
【0018】この場合、まず、図2(a)で示すよう
に、基板21上に、第1の配線11、層間絶縁層12、
第2の配線13、絶縁層16を順次形成する。
【0019】第1の配線11は、例えば順次Ti層、T
iN層、Ti層、Al−Si層、TiON層を、それぞ
れ30nm、70nm、30nm、300nm、30n
mの厚さに全面的に連続的に例えばスパッタリングし、
この積層金属層をフォトリソグラフィによるパターンエ
ッチングによって所要のパターンに形成する。
【0020】ここで、Ti、TiN、Tiはバリア層と
して形成するものであり、TiONはフォトリソグラフ
ィによるパターンエッチングを行うに際してのフォトレ
ジストに対するパターン露光の反射防止膜として形成さ
れるものである。
【0021】層間絶縁層12及び絶縁層16は、常圧C
VDによるSiO2 によって形成し得る。
【0022】第2の配線13は、Ti層とAl−Si層
とを、それぞれ60nm、90nmの厚さに、連続スパ
ッタリングによって形成し、その後同様に、例えばフォ
トリソグラフィによるパターンエッチングによって所要
のパターンに形成する。
【0023】まず、図2(b)に示すように、絶縁層1
6上にフォトレジスト(図示せず)を全面的に形成し、
その第1の配線11と第2の配線13との接続部に、例
えば半径0.5μmの接続孔24のパターンをステッパ
ーを用いて露光し、その後、現像して開孔した後、ドラ
イエッチングを用いて例えば垂直異方性の条件である、
4 3 流量:46sccm,圧力:2.0Pa,高周
波(RF)出力:2.7W/cm2 で、絶縁層16に、
膜面に対してほぼ垂直に開孔24を穿孔する。
【0024】次に図2(c)に示す様に、同様にドライ
エッチングを用いて第2の配線13を、例えば有磁場マ
イクロ波エッチャーで、各流量BCl3 /Cl2 =60
/90sccm,圧力:2.0Pa,マイクロ波:80
0W,RFバイアス:50Aの条件で異方性エッチング
する。更にこれの下層絶縁層12を、その下層の第1の
配線11の表面が露出するまで絶縁層16に対すると同
じ条件でエッチングして接続孔14を穿設する。その後
通常の方法で上述のフォトレジスト(図示せず)を除去
する。
【0025】次に、図3(a)に示すように、例えば、
2 流量:50sccm,圧力:10Pa,RF出力
0.1W/cm2 のプラズマ酸化によって厚さ約10n
m酸化膜による絶縁膜18を接続孔14の内面に形成
し、その後垂直異方性エッチングによって第1の配線1
1上の絶縁膜18のみを除去する。
【0026】その後、基板21を、選択W(タングステ
ン)CVD装置に入れて、NF3 /H2 =10/50s
ccm,圧力:6.7Pa,RF出力:0.5W/cm
2 の条件で前処理を行ない、まず、WF6 /SiH4
10/7sccm,圧力:26.6P3 ,260℃で第
2の配線13の下までWを選択成長させて図3(b)に
示すように導体15の一部を形成する。
【0027】次に、WF6 /H2 =10/1000sc
cm,圧力:26.6Pa,400℃の条件で導体15
の形成を、側壁の酸化絶縁層18を還元しながら行う。
この場合の還元は、この高温度下で有効に行われる。
【0028】このようにして図1で示した導体15によ
る第1及び第2の配線11及び13の接続がなされる。
【0029】図4は本発明の他の実施例で、図1〜図3
に対応する部分には同一符号を付して重複説明を省略す
る。この場合まず、図4(a)に示すように、上述の実
施例と同様に接続孔14を形成した後、選択WのCVD
によって接続孔14の上部を残して形成する。その後、
カバレージのよいブランケットタングステン(以下Bl
k−Wという)CVDによって接続孔14を埋込んで上
層配線19を形成する。これは、Blk−Wが全面に成
長する性質を利用したものである。この時もWF6 /H
2 で450℃以上でBlk−Wを成長させるものであり
酸化絶縁膜18は還元される。
【0030】なお、Blk−W下にバリア層を成長させ
ることもでき、この場合も酸化膜は還元される。このと
きのBlk−Wの成長は、2段階とし、第1段階の条件
は、SiH4 /WF6 =10/25sccm,1064
0Pa,450℃、第2段階はH2 /WF6 =360/
30sccm,10640Pa,450℃である。
【0031】尚、上述の例では、導体15としてWを用
いたが、モリブデン(Mo)、アルミニウム(Al)等
のメタルを用いることもできる。
【0032】また、本実施例は第1の配線11と第2の
配線13の2層配線を示したが、3層、4層の多層配線
に適用することもできる。
【0033】また第2の配線13が、TiONとAl−
Siの例を示したが、これに限られるものではないこと
はいうまでもない。例えば、下層配線がWポリサイド、
上層がAl−Siという構成とすることもできる。
【0034】
【発明の効果】上述したように、本発明では、接続孔1
4への導体15の例えば選択的CVDによる充填におい
て、少なくともその成長初期においては、下層の第1の
配線11上からは導体15の析出成膜がなされるもの
の、接続孔14内に臨む上層配線の第2の配線13の露
出面からは酸化絶縁膜18による被覆によってその析出
成膜が生じないようにするものであって、その後この
化絶縁膜18の還元による除去によってこの第2の配線
13の露出面に導体15が直接接触した状態でその充填
進行させるので、接続孔14の底部から導体15の充
填が順次行われることによって、図6で説明したような
ボイドの発生を回避できるものである。
【0035】従って、信頼性の高い配線相互の接続と、
より高い集積度の向上を計ることが出来る。
【図面の簡単な説明】
【図1】本発明方法によって得た多層配線の要部の略線
的断面図である。
【図2】本発明方法の一例の工程図(その1)である。
【図3】本発明方法の一例の工程図(その2)である。
【図4】本発明方法の他の例の工程図である。
【図5】従来方法による多層配線の要部の略線的断面図
である。
【図6】従来方法による多層配線における問題点を示す
要部の略線的断面図である。
【符号の説明】
11 第1の配線 12 層間絶縁層 13 第2の配線 14 接続孔 15 導体

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1の配線上に層間絶縁層を介して第2
    の配線が形成され、上記第2の配線と上記層間絶縁層と
    を貫通して形成された接続孔に、導体を充填して上記第
    1の配線と上記第2の配線との電気的接続がなされる多
    層配線形成方法において、 上記接続孔の形成後に、上記第2の配線の上記接続孔の
    内周面に臨む露出面に酸化絶縁膜を形成して後、上記接
    続孔への上記導体の充填途上で上記酸化絶縁膜に対する
    還元を行うことを特徴とする多層配線形成方法。
JP29727692A 1992-11-06 1992-11-06 多層配線形成方法 Expired - Fee Related JP3254763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29727692A JP3254763B2 (ja) 1992-11-06 1992-11-06 多層配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29727692A JP3254763B2 (ja) 1992-11-06 1992-11-06 多層配線形成方法

Publications (2)

Publication Number Publication Date
JPH06151604A JPH06151604A (ja) 1994-05-31
JP3254763B2 true JP3254763B2 (ja) 2002-02-12

Family

ID=17844431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29727692A Expired - Fee Related JP3254763B2 (ja) 1992-11-06 1992-11-06 多層配線形成方法

Country Status (1)

Country Link
JP (1) JP3254763B2 (ja)

Also Published As

Publication number Publication date
JPH06151604A (ja) 1994-05-31

Similar Documents

Publication Publication Date Title
KR100242865B1 (ko) 메탈 플러그의 형성 방법
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JPH05206064A (ja) 半導体装置の製造方法
JP3175195B2 (ja) 多層配線の形成方法
JPH04293233A (ja) メタルプラグの形成方法
JPH0982804A (ja) 半導体装置及びその製造方法
JP3254763B2 (ja) 多層配線形成方法
JPH05234935A (ja) 半導体装置及びその製造方法
JPH07240466A (ja) 半導体装置の製造方法
JP3074841B2 (ja) 半導体装置の製造方法
JPH10233449A (ja) 半導体装置の製造方法
JPH10209276A (ja) 配線形成方法
JP3301466B2 (ja) 半導体装置の製造方法
JPH05251566A (ja) 多層配線構造
JP3208608B2 (ja) 配線形成方法
JPH08288385A (ja) 半導体装置の製造方法
JPS60173857A (ja) 半導体装置の製造方法
JPH08203899A (ja) 半導体装置の製造方法
JPH08125013A (ja) 半導体装置およびその製造方法
JP2000294640A (ja) 半導体装置の製造方法
JPH07297280A (ja) 半導体装置の製造方法
JPH08107148A (ja) 配線構造及び配線構造の形成方法
JP2723560B2 (ja) 半導体装置の製造方法
JPH05160126A (ja) 多層配線形成法
JPH08107145A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees