JP3253268B2 - Gradation correction device - Google Patents
Gradation correction deviceInfo
- Publication number
- JP3253268B2 JP3253268B2 JP36086497A JP36086497A JP3253268B2 JP 3253268 B2 JP3253268 B2 JP 3253268B2 JP 36086497 A JP36086497 A JP 36086497A JP 36086497 A JP36086497 A JP 36086497A JP 3253268 B2 JP3253268 B2 JP 3253268B2
- Authority
- JP
- Japan
- Prior art keywords
- histogram
- screen
- memory
- correction
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Picture Signal Circuits (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、テレビジョン受像
機又は画像表示装置に多画面の画像を表示するときに、
各画像の階調を補正するために用いられる階調補正装置
に関し、特に装置に使用される回路量やメモリ量を低減
することを図ったものに関するものである。The present invention relates to a method for displaying a multi-screen image on a television receiver or an image display device.
The present invention relates to a tone correction device used for correcting the tone of each image, and more particularly to a device for reducing the amount of circuits and memory used in the device.
【0002】[0002]
【従来の技術】近年、カラーテレビジョン受像機の大型
化、高画質化にともない、画像をより鮮明に見せるた
め、映像信号を非線形な増幅器に通すことによってその
階調を補正し、CRT上の映像のダイナミックレンジを
拡大する階調補正装置が重視されてきている。また、T
Vの分野では多画面化が進み、1つの画面を2つの領域
に分割して得られる2画面に異なった番組を映すことの
できるTVが主流となっている。このような場合におい
て、2画面に対し互いに独立した階調補正を掛けられる
ような構成の階調補正装置がすでに提案されている。2. Description of the Related Art In recent years, as color television receivers have become larger and have higher image quality, in order to make images appear clearer, the gradation is corrected by passing a video signal through a non-linear amplifier. A tone correction device for expanding a dynamic range of an image has been given importance. Also, T
In the field of V, the number of screens has been increased, and TVs capable of displaying different programs on two screens obtained by dividing one screen into two areas have become mainstream. In such a case, there has been already proposed a tone correction device having a configuration capable of performing independent tone correction on two screens.
【0003】以下に上記のような機能を有するカラーテ
レビジョン受像機に用いられる従来の階調補正装置につ
いて説明する。図19は従来の階調補正装置のブロック
図を示す。図19において、1は入力された画像信号の
輝度成分(以下、輝度信号という)をA/D変換するA
/D変換器である。71は入力輝度信号の輝度ヒストグ
ラムを抽出する第1のヒストグラムメモリである。72
は第1のヒストグラムメモリ71の書き込み読み出しの
制御を行う第1のヒストグラムメモリインターフェース
(以下、i/fと称す)回路である。同じく、73は入
力輝度信号の輝度ヒストグラムを抽出する第2のヒスト
グラムメモリである。同じく、74は第2のヒストグラ
ムメモリ73の書き込み読み出しの制御を行う第2のヒ
ストグラムメモリi/f回路である。また、4は演算制
御部であり、上記第1のヒストグラムメモリ71、第2
のヒストグラムメモリ73の輝度ヒストグラムデータか
ら、累積ヒストグラムを算出したり、更に補正テーブル
を算出するための演算を行う。5は演算制御部4の演算
プログラムを格納するプログラムROMである。6は第
1のレジスタRAMであり、後述する第1の補正テーブ
ルメモリ11への格納データを算出するのに用いるパラ
メータを格納する。7は第2のレジスタRAMであり、
後述する第2の補正テーブルメモリ13への格納データ
を算出するのに用いるパラメータを格納する。11は第
1の補正テーブルメモリであり、上記演算制御部4で算
出された補正データを記憶する。同じく13は第2の補
正テーブルメモリであり、上記演算制御部4で算出され
た補正データを記憶する。一般には、これら補正テーブ
ルメモリ11,13のメモリアドレス入力を輝度レベル
とみなし、そのアドレスに個々の補正データを記憶す
る。A conventional tone correction device used in a color television receiver having the above functions will be described below. FIG. 19 shows a block diagram of a conventional tone correction device. In FIG. 19, reference numeral 1 denotes an A / D converter for A / D converting a luminance component (hereinafter, referred to as a luminance signal) of an input image signal.
/ D converter. Reference numeral 71 denotes a first histogram memory for extracting a luminance histogram of the input luminance signal. 72
Denotes a first histogram memory interface (hereinafter, referred to as i / f) circuit that controls writing and reading of the first histogram memory 71. Similarly, reference numeral 73 denotes a second histogram memory for extracting a luminance histogram of the input luminance signal. Similarly, reference numeral 74 denotes a second histogram memory i / f circuit for controlling writing and reading of the second histogram memory 73. Reference numeral 4 denotes an arithmetic control unit, which stores the first histogram memory 71, the second
From the luminance histogram data in the histogram memory 73, an operation for calculating a cumulative histogram or further calculating a correction table is performed. Reference numeral 5 denotes a program ROM for storing a calculation program of the calculation control unit 4. Reference numeral 6 denotes a first register RAM, which stores parameters used for calculating data to be stored in a first correction table memory 11 described later. 7 is a second register RAM,
A parameter used to calculate data to be stored in a second correction table memory 13 described later is stored. A first correction table memory 11 stores the correction data calculated by the arithmetic control unit 4. Similarly, a second correction table memory 13 stores the correction data calculated by the arithmetic control unit 4. Generally, a memory address input to these correction table memories 11 and 13 is regarded as a luminance level, and individual correction data is stored at that address.
【0004】10は第1の補正テーブルメモリi/f回
路であり、上記第1の補正テーブルメモリ11の書き込
み、及び読み出しの制御をする。同じく12は第2の補
正テーブルメモリi/f回路であり、第2の補正テーブ
ルメモリ13の書き込み、及び読み出しの制御をする。[0004] Reference numeral 10 denotes a first correction table memory i / f circuit, which controls writing and reading of the first correction table memory 11. Similarly, reference numeral 12 denotes a second correction table memory i / f circuit, which controls writing and reading of the second correction table memory 13.
【0005】18は同期処理回路であり、映像輝度信号
の垂直、及び水平表示開始点を初めとする位相情報を認
識,把握し、各メモリ、及び回路のタイミング制御を行
う。また、14は第1のセレクタであり、上記第1の補
正テーブルメモリi/f回路10の出力とA/D変換器
1の出力とを選択し、その選択結果を上記第1の補正テ
ーブルメモリ11のアドレスとして入力する。すなわ
ち、第1の補正テーブルメモリ11が書き込み動作の
時、第1の補正テーブルメモリi/f回路10の出力を
選択し、読み出し動作の時には、A/D変換器1の出力
であるデジタル映像信号を選択し、これを第1の補正テ
ーブルメモリ11のアドレスに入力する。15は第2の
セレクタであり、第2の補正テーブルメモリi/f回路
12の出力とA/D変換器1の出力とを選択し、その選
択結果を第2の補正テーブルメモリ13にそのアドレス
として入力する。すなわち、第2の補正テーブルメモリ
13が書き込み動作の時、第2の補正テーブルメモリi
/f回路12の出力を選択し、読み出し動作の時には、
A/D変換器1の出力であるデジタル映像信号を選択
し、これを第2の補正テーブルメモリ12のアドレスに
入力する。16は第3のセレクタであり、第1の補正テ
ーブルメモリ11からの出力信号と、第2の補正テーブ
ルメモリ13からの出力信号とを選択する。17はD/
A変換器であり、上記第3のセレクタ16からのデジタ
ル信号をアナログ信号に変換する。Reference numeral 18 denotes a synchronization processing circuit which recognizes and grasps phase information such as vertical and horizontal display start points of a video luminance signal, and performs timing control of each memory and circuit. A first selector 14 selects the output of the first correction table memory i / f circuit 10 and the output of the A / D converter 1, and outputs the selection result to the first correction table memory. 11 as an address. That is, when the first correction table memory 11 performs the write operation, the output of the first correction table memory i / f circuit 10 is selected, and when the first correction table memory 11 performs the read operation, the digital video signal which is the output of the A / D converter 1 is selected. Is input to the address of the first correction table memory 11. A second selector 15 selects the output of the second correction table memory i / f circuit 12 and the output of the A / D converter 1 and stores the selection result in the second correction table memory 13 at the address thereof. Enter as That is, when the second correction table memory 13 performs the write operation, the second correction table memory i
/ F circuit 12 is selected, and at the time of a read operation,
A digital video signal output from the A / D converter 1 is selected and input to an address of the second correction table memory 12. A third selector 16 selects an output signal from the first correction table memory 11 and an output signal from the second correction table memory 13. 17 is D /
The A converter converts the digital signal from the third selector 16 into an analog signal.
【0006】以上のように構成された階調補正回路につ
いて、以下、その動作について説明する。まず、入力輝
度信号をA/D変換器1に入力し、デジタル信号に変換
して、これを変換入力輝度信号として出力する。複数種
類の画面、例えば2画面が存在する場合、それぞれ異な
った画面に対応する入力輝度信号が変換され、それぞれ
変換入力輝度信号b1 、b2 として出力されるものとす
る。第1のヒストグラムメモリi/f回路72,及び第
2のヒストグラムメモリi/f回路74は、変換入力輝
度信号b1 ,b2 をそれぞれ第1のヒストグラムメモリ
71,第2のヒストグラムメモリ73のアドレスとし、
アクセスされる度にそのアドレスのデータを" 1" だけ
加算してそれぞれのヒストグラムメモリ71,73に戻
す。また第1のヒストグラムメモリ71、及び第2のヒ
ストグラムメモリ73の度数があるレベル以上にならな
いように制限を加える。この動作を一垂直走査期間行う
ことによって、入力輝度信号の輝度ヒストグラムを検出
する。また、この第1のヒストグラムメモリ71,第2
のヒストグラムメモリ73の内容は、一垂直走査期間、
またはその整数倍の期間ごとにクリアされ、全てのデー
タが" 0" となる。一垂直走査期間に複数種類の映像が
存在する時、それぞれの映像に対して第1のヒストグラ
ムメモリ71、第2のヒストグラムメモリ73が割り当
てられ、第1のヒストグラムメモリi/f回路72は第
1のヒストグラムメモリ71が割り当てられた画面の輝
度信号(b1 )の時だけONになり、第2のヒストグラ
ムメモリi/f回路74は第2のヒストグラムメモリ7
3が割り当てられた画面の輝度信号(b2 )の時だけO
Nになる。すなわち複数種類の映像の切り換え時にヒス
トグラムメモリのデータ加算のON/OFFを行う。[0006] The operation of the gradation correction circuit configured as described above will be described below. First, an input luminance signal is input to the A / D converter 1, converted into a digital signal, and output as a converted input luminance signal. When there are a plurality of types of screens, for example, two screens, input luminance signals corresponding to different screens are converted and output as converted input luminance signals b1 and b2, respectively. The first histogram memory i / f circuit 72 and the second histogram memory i / f circuit 74 use the converted input luminance signals b1 and b2 as addresses of the first histogram memory 71 and the second histogram memory 73, respectively.
Each time it is accessed, the data at that address is added by "1" and returned to the respective histogram memories 71 and 73. Further, a restriction is made so that the frequencies of the first histogram memory 71 and the second histogram memory 73 do not exceed a certain level. By performing this operation for one vertical scanning period, a luminance histogram of the input luminance signal is detected. The first histogram memory 71 and the second histogram memory 71
The contents of the histogram memory 73 are as follows:
Alternatively, the data is cleared at intervals of an integral multiple thereof, and all data becomes “0”. When a plurality of types of images exist in one vertical scanning period, a first histogram memory 71 and a second histogram memory 73 are allocated to each image, and the first histogram memory i / f circuit 72 ON only when the luminance signal (b1) of the screen to which the histogram memory 71 is assigned, and the second histogram memory i / f circuit 74
O only when the luminance signal (b2) of the screen to which 3 is assigned
It becomes N. That is, ON / OFF of data addition of the histogram memory is performed at the time of switching between a plurality of types of images.
【0007】以下には、第1のヒストグラムメモリ71
に割り当てられた画面のデータb1に対する演算制御
部、及び補正テーブルの処理内容を示す。第1のヒスト
グラムメモリ71のデータを演算制御部4が読み出し、
第1のヒストグラムメモリ71にそれぞれ割り当てられ
た画面の輝度信号の最小輝度レベル(YMIN )、及びヒ
ストグラムに書き込まれた総度数(TPX)を検出し、
分散(DST)を計算する。さらに全サンプルポイント
での輝度レベルの平均値(APL)を算出する。A first histogram memory 71 will now be described.
7 shows the processing contents of the calculation control unit and the correction table for the screen data b1 assigned to. The arithmetic control unit 4 reads the data of the first histogram memory 71,
The minimum luminance level (YMIN) of the luminance signal of the screen allocated to the first histogram memory 71 and the total frequency (TPX) written in the histogram are detected,
Calculate the variance (DST). Further, the average value (APL) of the luminance levels at all sample points is calculated.
【0008】このようにして得られた4つの制御パラメ
ータ(YMIN 、TPX、DST、APL)を使用して、
ベース値(BSE=加算値の初期設定値)、累積スター
トポイント(RST)、累積エンドポイント(RED)
の3つの制御パラメータをそれぞれ計算する。Using the four control parameters (YMIN, TPX, DST, APL) thus obtained,
Base value (BSE = initial value of added value), cumulative start point (RST), cumulative end point (RED)
Are respectively calculated.
【0009】次に、再度、第1のヒストグラムメモリ7
1からデータを読み出し、上記算出した各制御パラメー
タをもとに、リミッタ(図20(b) 参照)や、一定値の
加算(図20(c) 参照)等の演算を行い、その結果を補
正ヒストグラムデータcとする。ここで、加算する一定
値(ベース値)が大きいほど累積加算した曲線は直線に
近くなり、その値が小さいほど累積加算した曲線は平坦
化する。Next, again, the first histogram memory 7
The data is read out from the data No. 1 and calculations such as a limiter (see FIG. 20 (b)) and addition of a constant value (see FIG. 20 (c)) are performed based on the calculated control parameters, and the results are corrected. The histogram data is assumed to be c. Here, the larger the fixed value (base value) to be added, the closer the cumulatively added curve is to a straight line, and the smaller the value, the more the cumulatively added curve is flattened.
【0010】そして、累積スタートポイント(RST)
と累積エンドポイント(RED)により、その範囲内に
ついて補正ヒストグラムデータcの累積ヒストグラムデ
ータdを計算する。この様子を図20(c)、および図21
(a) の曲線L1に示す。次に、演算制御部4はその累積
ヒストグラムデータの最大値が最大出力輝度レベルhと
なるような正規化係数を求め、この係数をもとに累積ヒ
ストグラムの各データgに対して正規化処理を行った
後、その結果iを第1の補正テーブルメモリ11に記憶
する。この時、最大出力輝度レベルhを制御することに
より、自動コントラストコントロール(ACL)や、自
動ブライトコントロール(ABL)のような動作ができ
る。この動作を図21(b) に示す。Then, the cumulative start point (RST)
And the cumulative end point (RED), the cumulative histogram data d of the corrected histogram data c is calculated within the range. This situation is shown in FIG. 20 (c) and FIG.
The curve L1 shown in FIG. Next, the arithmetic control unit 4 calculates a normalization coefficient such that the maximum value of the cumulative histogram data becomes the maximum output luminance level h, and performs a normalization process on each data g of the cumulative histogram based on this coefficient. After performing, the result i is stored in the first correction table memory 11. At this time, by controlling the maximum output luminance level h, operations such as automatic contrast control (ACL) and automatic bright control (ABL) can be performed. This operation is shown in FIG.
【0011】ダイナミックレンジが広がっている信号
は、累積ヒストグラムが直線に近くなる(図21(a) の
直線L2参照)。そこで入力映像輝度信号の累積ヒスト
グラム(図21(a) の曲線L1参照)を直線(図21
(a) の直線L2参照)に近づけるための補正作業を、補
正テーブル動作にて行う。A signal having a wide dynamic range has a cumulative histogram close to a straight line (see a straight line L2 in FIG. 21A). Therefore, the cumulative histogram of the input video luminance signal (see the curve L1 in FIG.
(See (a) line L2)) is performed by the correction table operation.
【0012】第1の補正テーブルメモリi/f回路10
は第1のヒストグラムメモリ71に割り当てられた画面
での変換入力輝度信号b1 をアドレスとして、そのデー
タjを読み出し、第1の補正出力輝度信号k1 を得る。
図21(c) は補正後の輝度信号のヒストグラムを示す。First correction table memory i / f circuit 10
Reads the data j by using the converted input luminance signal b1 on the screen assigned to the first histogram memory 71 as an address and obtains a first corrected output luminance signal k1.
FIG. 21C shows a histogram of the corrected luminance signal.
【0013】以上の演算制御部4,及び補正テーブルを
用いた処理は第2のヒストグラムメモリ73に割り当て
られた画面のデータb2 に対しても、第2の補正テーブ
ルメモリ13、及び第2の補正テーブルメモリi/f回
路12を使用して同様に行われ、第2の補正出力信号k
2 を得る。[0013] The above arithmetic control unit 4, and also to screen the data b2 assigned to the second histogram memory 73 is processed using the correction table, the second correction table memory 1 3, and a second done similarly using the correction table memory i / f circuit 1 2, the second corrected output signal k
Get 2
【0014】次に第3のセレクタ16は第1のヒストグ
ラムメモリ71に割り当てられた画面領域に対しては第
1の補正出力信号k1 を、第2のヒストグラムメモリ7
3に割り当てられた画面領域に対しては第2の補正出力
信号k2 を、それぞれ切り換えて補正出力信号kを出力
する。そして、D/A変換器17はこの第3のセレクタ
16からの出力信号kをアナログ信号に変換して出力す
る。Next, the third selector 16 applies the first correction output signal k1 to the screen area allocated to the first histogram memory 71, and outputs the first corrected output signal k1 to the second histogram memory 7.
For the screen area assigned to No. 3, the second correction output signal k2 is switched to output the correction output signal k. Then, the D / A converter 17 converts the output signal k from the third selector 16 into an analog signal and outputs it.
【0015】なお、同期処理回路18は以上述べたよう
な順序で各部の動作が行われるように各回路の動作タイ
ミングを制御する。以上のように構成された階調補正装
置では、表示画面上に複数の映像を表示させる場合に、
それぞれの画面の独立したヒストグラムを得ることがで
き、得られる階調補正テーブル(ルックアップテーブ
ル)も正確なものを得ることができる。The synchronization processing circuit 18 controls the operation timing of each circuit so that the operation of each unit is performed in the order described above. In the gradation correction device configured as described above, when displaying a plurality of videos on the display screen,
An independent histogram of each screen can be obtained, and an accurate gradation correction table (lookup table) can be obtained.
【0016】また、以下に、他の従来のこの種の階調補
正装置について説明する。図22は従来の階調補正装置
のブロック図を示すものである。図22において、図1
9と同一符号は同一または相当するものを示し、75は
第1のヒストグラムi/f回路72より出力された映像
信号の特徴として、例えば最大値,最小値を検出する第
1の特徴検出回路である。同じく76は第2のヒストグ
ラムi/f回路74より出力された映像信号の特徴とし
て、例えば、最大値,最小値を検出する第2の特徴検出
回路である。In the following, another conventional gradation correction device of this type will be described. FIG. 22 is a block diagram showing a conventional tone correction device. In FIG. 22, FIG.
Reference numeral 75 denotes a first feature detection circuit for detecting, for example, a maximum value and a minimum value as features of the video signal output from the first histogram i / f circuit 72. is there. Similarly, reference numeral 76 denotes a second feature detection circuit that detects, for example, a maximum value and a minimum value as features of the video signal output from the second histogram i / f circuit 74.
【0017】以上のように構成された他の従来の階調補
正回路について、以下に、その動作について説明する。
まず、入力輝度信号をA/D変換器1に入力し、デジタ
ル信号に変換する。A/D変換器1はこれを変換入力輝
度信号として次段の回路に出力する。複数種類の画面、
例えば2画面が存在する場合、それぞれ異なった画面の
入力輝度信号が変換されるが、これらをそれぞれb1 、
b2 とする。第1のヒストグラムメモリi/f回路72
は入力輝度信号b1を第1の特徴検出回路75に出力
し、この特徴検出回路75は入力輝度信号b1の特徴と
して、例えば最大値,最小値を検出し、第1のヒストグ
ラムメモリi/f回路72に出力する。同様に、第2の
ヒストグラムメモリi/f回路74は入力輝度信号b2
を第2の特徴検出回路76に出力し、この特徴検出回路
76は入力輝度信号b2の特徴として、例えば最大値、
最小値を検出し、第2のヒストグラムメモリi/f回路
74に出力する。これらの特徴は第1のレジスタRAM
6,第2のレジスタRAM7に保持され、次のフィール
ドで使用されることになる。The operation of another conventional gradation correction circuit configured as described above will be described below.
First, an input luminance signal is input to the A / D converter 1 and converted into a digital signal. The A / D converter 1 outputs this as a converted input luminance signal to the next circuit. Multiple screens,
For example, when there are two screens, the input luminance signals of different screens are converted.
b2. First histogram memory i / f circuit 72
Outputs an input luminance signal b1 to a first feature detection circuit 75. The feature detection circuit 75 detects, for example, a maximum value and a minimum value as characteristics of the input luminance signal b1, and outputs a first histogram memory i / f circuit. 72. Similarly, the second histogram memory i / f circuit 74 outputs the input luminance signal b2
Is output to the second feature detection circuit 76, and the feature detection circuit 76 outputs, as a feature of the input luminance signal b2, for example, a maximum value,
The minimum value is detected and output to the second histogram memory i / f circuit 74. These features are the first register RAM
6. The data is held in the second register RAM 7 and used in the next field.
【0018】第1のヒストグラムメモリi/f回路7
2、第2のヒストグラムメモリi/f回路74は変換入
力輝度信号b1 、b2 をそれぞれ第1のヒストグラムメ
モリ71、第2のヒストグラムメモリ73のアドレスと
して入力し、第1のヒストグラムメモリ71、第2のヒ
ストグラムメモリ73がアクセスされる度にそのアドレ
スのデータを" 1" だけ加算してヒストグラムメモリに
戻す。また、第1のヒストグラムメモリ71、第2のヒ
ストグラムメモリ73のデータの度数があるレベル以上
にならないように制限を加える。第1の特徴検出回路7
5あるいは第2の特徴検出回路76から得られた1フィ
ールド前の画面の特徴としての最大値,最小値によって
変換入力輝度信号のサンプルに制限を加えることで容量
の少ないヒストグラムメモリでヒストグラム検出を行う
ことができる。この動作を一垂直走査期間行うことによ
って入力輝度信号aの輝度ヒストグラムを検出する。First histogram memory i / f circuit 7
2, the second histogram memory i / f circuit 74 inputs the converted input luminance signal b1, b2 first histogram main <br/> mode Li 7 1 respectively, as the address of the second histogram memory 7 3, Each time the first histogram memory 71 and the second histogram memory 73 are accessed, the address data is added by "1" and returned to the histogram memory. In addition, a restriction is made so that the frequency of data in the first histogram memory 71 and the second histogram memory 73 does not exceed a certain level. First feature detection circuit 7
Histogram detection is performed using a small-capacity histogram memory by restricting the sample of the converted input luminance signal based on the maximum value and minimum value as the features of the screen one field before obtained by the fifth or second feature detection circuit 76. be able to. By performing this operation for one vertical scanning period, a luminance histogram of the input luminance signal a is detected.
【0019】この第1のヒストグラムメモリ71、第2
のヒストグラムメモリ73の内容がクリアされ、全ての
データを" 0" にする。同様に画面の特徴としての最大
値、最小値は、一垂直走査期間、またはその整数倍の期
間ごとに内容が新たに検出された、即ち現フィールドで
検出された内容に置き換わる。一垂直走査期間に複数種
類の映像が存在する時それぞれの映像に対して第1のヒ
ストグラムメモリ71及び第1の特徴検出回路75,第
2のヒストグラムメモリ73及び第2の特徴検出回路7
6が割り当てられ、第1のヒストグラムメモリi/f回
路72は第1のヒストグラムメモリ71及び第1の特徴
検出回路75が割り当てられた画面の輝度信号(b1 )
の時だけONになり、第2のヒストグラムメモリi/f
回路74は第2のヒストグラムメモリ73及び第2の特
徴検出回路76が割り当てられた画面の輝度信号(b2
)の時だけONになる。すなわち複数種類の映像の切
り換え時にヒストグラムメモリのデータ加算及び特徴検
出のON/OFFを行う。ここからは、第1のヒストグ
ラムメモリ71に割り当てられた画面のデータb1 に対
する演算制御部4及び補正テーブルの処理内容を示す。The first histogram memory 71 and the second histogram memory 71
Is cleared, and all data is set to "0". Similarly, the maximum value and the minimum value as the features of the screen are replaced with the content newly detected, that is, the content detected in the current field, every one vertical scanning period or every integer multiple thereof. When a plurality of types of images exist in one vertical scanning period, the first histogram memory 71 and the first feature detection circuit 75, the second histogram memory 73, and the second feature detection circuit 7 for each image.
6 is assigned, and the first histogram memory i / f circuit 72 is a luminance signal (b1) of the screen to which the first histogram memory 71 and the first feature detection circuit 75 are assigned.
ON only when the second histogram memory i / f
The circuit 74 includes a screen luminance signal (b2) to which the second histogram memory 73 and the second feature detection circuit 76 are assigned.
ON only in the case of). That is, data addition of the histogram memory and ON / OFF of the feature detection are performed when a plurality of types of images are switched. Hereafter, the processing contents of the arithmetic control unit 4 and the correction table for the screen data b1 assigned to the first histogram memory 71 will be described.
【0020】第1のヒストグラムメモリ71のデータを
演算制御部4が読み出し、第1のヒストグラムメモリ7
1にそれぞれ割り当てられた画面の輝度信号の最小輝度
レベル(YMIN )、ヒストグラムに書き込まれた総度数
(TPX)を検出し、分散(DST)を計算する。さら
に全サンプルポイントでの輝度レベルの平均値(AP
L)を算出する。この4つの制御パラメータ(YMIN 、
TPX、DST、APL)を使用して、ベース値(BS
E=加算値の初期設定値)、累積スタートポイント(R
ST)、累積エンドポイント(RED)の3つの制御パ
ラメータを計算する。The data in the first histogram memory 71 is read out by the arithmetic and control unit 4, and the data is stored in the first histogram memory 7
The minimum luminance level (YMIN) of the luminance signal of the screen assigned to 1 and the total frequency (TPX) written in the histogram are detected, and the variance (DST) is calculated. Furthermore, the average value of the luminance levels (AP
L) is calculated. These four control parameters (YMIN,
Using TPX, DST, APL), the base value (BS
E = initial value of added value), cumulative start point (R
ST), and calculate three control parameters of a cumulative end point (RED).
【0021】次に、第1のヒストグラムメモリ71から
データを再度読み出し、上記算出した各制御パラメータ
をもとにリミッタ(図20(b) 参照)や一定値(ベース
値)の加算(図20(c) 参照)等の演算を行い、その結
果を補正ヒストグラムデータcとする。ここで、加算す
る一定値(ベース値)が大きいほど累積加算した曲線は
直線に近くなり、その値が小さいほど累積加算した曲線
は平坦化する。Next, data is read out again from the first histogram memory 71, and a limiter (see FIG. 20 (b)) and addition of a constant value (base value) (FIG. c)), and the result is used as corrected histogram data c. Here, the larger the fixed value (base value) to be added, the closer the cumulatively added curve is to a straight line, and the smaller the value, the more the cumulatively added curve is flattened.
【0022】そして、累積スタートポイント(RST)
と累積エンドポイント(RED)により、その範囲内に
ついて補正ヒストグラムデータcの累積ヒストグラムデ
ータdを計算する。この様子を(図20(c) および図2
1(a) の曲線L1)に示す。Then, the cumulative start point (RST)
And the cumulative end point (RED), the cumulative histogram data d of the corrected histogram data c is calculated within the range. This situation is shown in FIG. 20 (c) and FIG.
This is shown in curve L1) of 1 (a).
【0023】次に演算制御部4は、その累積ヒストグラ
ムデータの最大値が最大出力輝度レベルhとなるような
正規化係数を求め、この係数をもとに累積ヒストグラム
の各データgに対して正規化処理を行った後、その結果
iを第1の補正テーブルメモリ11に記憶する。この
時、最大出力輝度レベルhを制御することにより自動コ
ントラストコントロール(ACL)や、自動ブライトコ
ントロール(ABL)のような動作を実現することがで
きる。この動作を(図21(b) )に示す。Next, the arithmetic and control unit 4 calculates a normalization coefficient such that the maximum value of the cumulative histogram data becomes the maximum output luminance level h, and normalizes each data g of the cumulative histogram based on this coefficient. After performing the conversion process, the result i is stored in the first correction table memory 11. At this time, by controlling the maximum output luminance level h, operations such as automatic contrast control (ACL) and automatic brightness control (ABL) can be realized. This operation is shown in FIG. 21 (b).
【0024】ダイナミックレンジが広がっている信号
は、累積ヒストグラムが直線に近くなる(図21(a) の
直線L2)。そこで入力映像輝度信号の累積ヒストグラ
ム(図21(a) の曲線L1)を直線(図21(a) の直線
L2)に近づけるための補正作業を補正テーブル動作に
て行う。For a signal having a wide dynamic range, the cumulative histogram is close to a straight line (straight line L2 in FIG. 21A). Therefore, a correction table operation is performed to correct the cumulative histogram (curve L1 in FIG. 21 (a)) of the input video luminance signal close to a straight line (straight line L2 in FIG. 21 (a)).
【0025】第1の補正テーブルメモリi/f回路10
は第1のヒストグラムメモリ71に割り当てられた画面
での変換入力輝度信号b1 をアドレスとしてそのデータ
jを読み出し、第1の補正出力輝度信号k1 を得る。図
21(c) は補正後の輝度信号のヒストグラムを示す。First correction table memory i / f circuit 10
Reads the data j using the converted input luminance signal b1 on the screen assigned to the first histogram memory 71 as an address to obtain a first corrected output luminance signal k1. FIG. 21C shows a histogram of the corrected luminance signal.
【0026】以上の演算制御部4及び補正テーブル動作
は第2のヒストグラムメモリ73に割り当てられた画面
のデータb2 に対しても第2の補正テーブルメモリ1
3、第2の補正テーブルメモリi/f回路12を使用し
て同様に行われ、これにより、第2の補正出力信号k2
を得る。The above-described operation control unit 4 and correction table operation are performed on the second correction table memory 1 for the screen data b2 assigned to the second histogram memory 73.
Third, the same operation is performed using the second correction table memory i / f circuit 12, whereby the second correction output signal k2 is obtained.
Get.
【0027】次に、第3のセレクタ16は第1のヒスト
グラムメモリ71に割り当てられた画面領域に対しては
第1の補正出力信号k1 、第2のヒストグラムメモリ7
3に割り当てられた画面領域に対しては第2の補正出力
信号k2 をそれぞれ切り換えて、補正出力信号kとして
出力する。そして、D/A変換器17はこの第3のセレ
クタ16からの出力信号kをアナログ信号lに変換して
出力する。同期処理回路18は以上述べたような順序で
各部の動作が行われるように各回路の動作タイミングを
制御する。Next, the third selector 16 applies the first correction output signal k 1 to the screen area allocated to the first histogram memory 71 and the second histogram memory 7.
The second correction output signal k2 is switched for the screen area assigned to No. 3 and output as the correction output signal k. Then, the D / A converter 17 converts the output signal k from the third selector 16 into an analog signal 1 and outputs it. The synchronization processing circuit 18 controls the operation timing of each circuit so that the operation of each unit is performed in the order described above.
【0028】以上のように構成された他の従来の階調補
正装置では、表示画面上に複数の映像を表示させる場合
に、それぞれの画面の独立したヒストグラムを得ること
ができ、また各画面の特徴を生かした少ないメモリ容量
でヒストグラムを得ることができ、得られる階調補正テ
ーブル(ルックアップテーブル)も正確なものを得るこ
とができる。In another conventional gradation correcting apparatus configured as described above, when displaying a plurality of images on a display screen, an independent histogram of each screen can be obtained. A histogram can be obtained with a small memory capacity utilizing characteristics, and an accurate gradation correction table (look-up table) can be obtained.
【0029】[0029]
【発明が解決しようとする課題】従来の階調補正装置は
以上のように構成されており、表示画面上の複数の映像
に対し、正確に補正を行うためには映像の数に応じた回
路量、及びメモリ量が必要となるという問題点があっ
た。また、表示画面上の複数の映像のヒストグラム抽出
方法が1つに決められてしまい、特徴の異なった画面に
対して同じような階調補正を行ってしまうという問題点
があった。The conventional gradation correcting apparatus is configured as described above. In order to accurately correct a plurality of images on a display screen, a circuit corresponding to the number of images is required. There is a problem that an amount and a memory amount are required. In addition, there is a problem that a histogram extraction method for a plurality of images on a display screen is determined to be one, and similar gradation correction is performed on screens having different characteristics.
【0030】さらに、1つの輝度レベルに対して決めら
れた度数(1 アドレスのビット数分)しか累積すること
ができず、どのようなレベルの取り方をしても累積でき
る振幅レベルの度数分布の最大度数が限られてしまうと
いう問題点があった。Furthermore, the frequency distribution of the amplitude level that can accumulate only a predetermined frequency (the number of bits of one address) for one luminance level and can accumulate whatever the level is taken However, there is a problem that the maximum frequency is limited.
【0031】この発明は以上のような問題点を解消する
ためになされたもので、ヒストグラムメモリの使用量や
ヒストグラムメモリi/f回路の回路量を増やすことな
く、表示画面上の複数の映像の階調補正を行うことがで
きる階調補正装置を得ることを目的とする。また、各画
面毎にヒストグラム累積方法を切り換えて、それぞれの
画面に合わせたヒストグラム累積処理、及び階調補正処
理を行うことのできる階調補正装置を得ることを目的と
する。The present invention has been made in order to solve the above-described problems. A plurality of images on a display screen can be displayed without increasing the amount of use of a histogram memory and the amount of a histogram memory i / f circuit. It is an object of the present invention to obtain a gradation correction device capable of performing gradation correction. It is another object of the present invention to obtain a gradation correction device capable of performing a histogram accumulation process and a gradation correction process according to each screen by switching a histogram accumulation method for each screen.
【0032】また、複数種類の度数分布抽出方法に対し
て、1つのレンジに累積できる振幅レベルの度数分布の
最大度数を変えることができる階調補正装置を得ること
を目的とする。また、上記の他の従来の構成では、表示
画面上の複数の映像に対し正確に補正を行い、また各画
面の特徴も精度よく検出できるようにするためには、映
像の数に応じた回路量及びメモリ量が必要になるという
課題があった。It is another object of the present invention to provide a tone correction device capable of changing the maximum frequency of a frequency distribution of amplitude levels that can be accumulated in one range for a plurality of types of frequency distribution extraction methods. Further, in the above-described other conventional configuration, in order to accurately correct a plurality of images on the display screen and to accurately detect the characteristics of each screen, a circuit corresponding to the number of images is required. There is a problem that an amount and a memory amount are required.
【0033】この発明は、以上のような従来のものの問
題点を解消するためになされたもので、表示画面上に2
画面以上の複数の映像を表示させる場合も、ヒストグラ
ムメモリの使用量を増やすことがなく、また上記データ
蓄積を制御する特徴検出も1つの特徴検出回路のみで回
路量を増やすことなく複数画面に対応した階調補正処理
を実現することができるうえに、各フィールドで設定す
るサンプル領域は、データ抽出領域と特徴検出領域と同
一のサンプル領域を設定するだけでよく、例えば2画面
の一部が重なっている場合でも両方の画面のサンプルを
することができる等,サンプル領域の自由度が増すこと
ができる階調補正装置を得ることを目的とする。The present invention has been made in order to solve the above-mentioned problems of the conventional device, and has two points on the display screen.
Even when displaying a plurality of images larger than the screen, the amount of use of the histogram memory is not increased, and the feature detection for controlling the data accumulation is supported by a single feature detection circuit without increasing the circuit amount. In addition to realizing the gradation correction process described above, the sample area set in each field only needs to be set to the same sample area as the data extraction area and the feature detection area. It is an object of the present invention to obtain a gradation correction device that can increase the degree of freedom of a sample area, for example, can sample both screens even when the image is displayed.
【0034】また、表示画面上に複数の映像を表示させ
る場合も、ヒストグラムメモリの使用量を増やすことな
く、また上記データ蓄積を制御する特徴検出も1つの特
徴検出回路のみで回路量を増やすことなく、またヒスト
グラムメモリi/f回路の回路量を増やすことなく複数
画面に対応した階調補正処理を実現することができるう
えに、制御を行うために制御の精度を増すことができる
階調補正装置を得ることを目的とする。Also, when a plurality of images are displayed on the display screen, the amount of histogram memory used is not increased, and the feature detection for controlling the data accumulation is increased by using only one feature detection circuit. Tone correction processing corresponding to a plurality of screens can be realized without increasing the number of circuits of the histogram memory i / f circuit, and the accuracy of control can be increased because of the control. The aim is to obtain a device.
【0035】[0035]
【課題を解決するための手段】本願の請求項1の発明に
係る階調補正装置は、一画面に複数の画面を同時に表示
するとき、各画面の階調を夫々補正する階調補正装置で
あって、入力された夫々の画面の映像信号を特定周期で
切り換えて、当該各画面の映像信号の振幅レベルの度数
分布を記憶するヒストグラムメモリと、上記ヒストグラ
ムメモリが入力された夫々の画面の映像信号を特定周期
で切り換えて当該各画面の映像信号の振幅レベルの度数
分布を記憶するように、当該ヒストグラムメモリに対
し、度数分布のデータの書き込み及び読み出し制御を行
うヒストグラムインターフェース回路と、上記ヒストグ
ラムメモリに対して輝度度数分布のデータを上記ヒスト
グラムインターフェース回路を介して取り出して累積輝
度分布を演算するとともに、得られた累積輝度分布が所
望の形状になるよう制御パラメータを設定し、上記制御
パラメータを用いて輝度度数分布を修正し、修正輝度度
数分布を用いて入力輝度信号のレベルを補正するための
補正テーブルを作成する演算制御部と、上記演算制御部
で作成された複数の画面の映像信号に対する補正テーブ
ルを少なくとも上記特定周期の間保持する複数のルック
アップテーブルメモリと、各画面の映像信号が入力され
る毎に上記複数のルックアップテーブルメモリを切り換
えて輝度信号を入力し、上記ルックアップテーブルメモ
リの補正テーブルを用いて各画像の補正輝度信号を出力
する画像切換セレクタとを備えるようにしたものであ
る。According to a first aspect of the present invention, there is provided a gradation correcting apparatus for correcting a gradation of each screen when a plurality of screens are simultaneously displayed on one screen. There is provided a histogram memory for storing the frequency distribution of the amplitude levels of the video signals of the respective screens by switching the video signals of the respective input screens at a specific cycle, A histogram interface circuit for writing and reading frequency distribution data to and from the histogram memory so as to store the frequency distribution of the amplitude level of the video signal of each screen by switching the signal at a specific cycle; When the cumulative luminance distribution is calculated by taking out the data of the luminance frequency distribution through the histogram interface circuit for In addition, control parameters are set so that the obtained cumulative luminance distribution has a desired shape, the luminance frequency distribution is corrected using the control parameters, and the level of the input luminance signal is corrected using the corrected luminance frequency distribution. And a plurality of look-up table memories for holding a correction table for the video signals of the plurality of screens created by the arithmetic control unit for at least the specific period, and an image of each screen. type a luminance signal each time the signal is input by switching the plurality of look-up table memory, and an image switching selector for outputting a corrected luminance signal for each image using the correction table above SL look-up table memory It is like that.
【0036】また、本願の請求項2の発明に係る階調補
正装置は、請求項1記載の発明に係る階調補正装置にお
いて、上記ヒストグラムメモリインターフェース回路
が、複数の画面の映像信号に対して、上記特定周期とし
て、映像信号のフィールド毎の周期またはその倍数毎の
周期で順次切り換えて輝度信号を取り込み、同一画面上
に表示される複数の映像信号の中から1つの映像信号の
輝度度数分布を抽出するように制御して上記ヒストグラ
ムメモリに与えるようにしたものである。According to a second aspect of the present invention, in the tone correcting apparatus according to the first aspect of the present invention, the histogram memory interface circuit includes a plurality of image signals for a plurality of screens. As the specific period, the luminance signal is fetched by sequentially switching at a period of each field of the video signal or a period of a multiple thereof, and the luminance frequency distribution of one video signal is selected from a plurality of video signals displayed on the same screen. Is extracted so as to be given to the histogram memory.
【0037】また、本願の請求項3の発明に係る階調補
正装置は、請求項1記載の階調補正装置において、上記
ヒストグラムインタフェース回路が、複数種類の度数分
布抽出部を備え、該複数種類の度数分布抽出部を抽出領
域毎に切り換えて用いるものとしたものである。According to a third aspect of the present invention, in the tone correcting apparatus of the first aspect, the histogram interface circuit includes a plurality of types of frequency distribution extraction units, Is used by switching the frequency distribution extraction unit for each extraction region.
【0038】また、本願の請求項4の発明に係る階調補
正装置は、請求項3記載の階調補正装置において、上記
ヒストグラムインタフェース回路が、上記複数種類の度
数分布抽出部を上記抽出領域の切り換えに同期して切り
換えるものとしたものである。According to a fourth aspect of the present invention, in the tone correcting apparatus according to the third aspect, the histogram interface circuit includes a plurality of types of frequency distribution extracting sections for the extraction area. The switching is performed in synchronization with the switching.
【0039】また、本願の請求項5の発明に係る階調補
正装置は、入力された映像信号の振幅レベルの度数分布
を記憶するヒストグラムメモリと、上記度数分布を抽出
し、上記ヒストグラムメモリへの書き込み、及び読み出
しを行うヒストグラムメモリインタフェース回路と、上
記ヒストグラムメモリインタフェース回路から取り出さ
れた輝度度数分布のデータを用いて入力輝度信号のレベ
ルを補正するための補正式、または補正テーブルを作成
する演算制御部と、上記演算制御部で作成された画面に
対する補正式、または補正テーブルを保持する補正テー
ブルとを備えた階調補正装置において、上記ヒストグラ
ムメモリインタフェース回路に、上記ヒストグラムメモ
リの第1のアドレスのメモリが満たされた時に出力され
るデータ格納信号を受け、上記第1のアドレスのメモリ
をリセットさせるリセット信号を上記ヒストグラムメモ
リに送信するリセット部と、上記データ格納信号を第2
のアドレスのメモリに送信するデータ格納信号送信部と
を備えるようにしたものである。Further, according to a fifth aspect of the present invention, there is provided a gradation correcting apparatus for storing a frequency distribution of amplitude levels of an input video signal, extracting the frequency distribution, and storing the histogram distribution in the histogram memory. Histogram memory interface circuit for writing and reading, and arithmetic control for creating a correction formula or a correction table for correcting the level of an input luminance signal using data of the luminance frequency distribution extracted from the histogram memory interface circuit And a correction table for holding a correction table or a correction table for a screen created by the arithmetic and control unit, wherein the histogram memory interface circuit includes a first address of the first address of the histogram memory. Data storage signal output when memory is full Receiving, the reset unit a first reset signal for resetting the memory address transmitted to the histogram memory, the data storage signal second
And a data storage signal transmission unit for transmitting the data to the memory at the address of (i).
【0040】また、本願の請求項6の発明に係る階調補
正装置は、請求項5記載の階調補正装置において、上記
ヒストグラムメモリインタフェース回路が、複数種類の
度数分布抽出部を備え、上記リセット部および上記デー
タ格納信号送信部は、上記複数種類の度数分布抽出部の
動作状況によってその動作が制御されるものとしたもの
である。According to a sixth aspect of the present invention, in the tone correcting apparatus of the fifth aspect, the histogram memory interface circuit includes a plurality of types of frequency distribution extracting units, and The operation of the unit and the data storage signal transmission unit is controlled by the operation status of the plurality of types of frequency distribution extraction units.
【0041】また、本願の請求項7の発明に係る階調補
正装置は、一画面に複数の画面を同時に表示するとき、
各画面の階調を夫々補正する階調補正装置であって、入
力された夫々の画面の映像信号を特定周期で切り換え
て、当該各画面の映像信号の振幅レベルの度数分布を記
憶するヒストグラムメモリと、入力された映像信号の振
幅レベルの特徴を検出する特徴検出回路と、上記ヒスト
グラムメモリへの書き込み及び読み出しの制御及び上記
特徴検出回路への映像信号の入出力の制御を行うヒスト
グラムインタフェース回路と、上記ヒストグラムインタ
フェース回路から取り出された映像信号の度数分布のデ
ータを用いて入力映像信号のレベルを補正するための補
正式または補正テーブルを作成する演算制御部と、上記
演算制御部で作成された複数の画面の映像信号に対する
補正式または補正テーブルを保持する複数の補正テーブ
ルメモリと、各画面の映像信号が入力される毎に上記複
数の補正テーブルメモリを切り換えて映像信号を入力
し、上記補正テーブルメモリの補正式または補正テーブ
ルを用いて各画面の補正映像信号を出力する画面切り換
えセレクタとを備え、上記ヒストグラムインタフェース
回路が、上記同一画面上に表示される複数画面の中から
1つの画面の映像信号に対応した領域を度数分布抽出領
域となるように制御を行い、上記ヒストグラムインタフ
ェース回路が、上記同一画面上に表示される複数画面の
中から1つの画面の映像信号に対応した領域を特徴検出
領域となるように制御を行うとともに、上記ヒストグラ
ムインタフェース回路が、複数個のレジスタを備え、上
記特徴検出回路より検出された特徴データをある一定期
間保持することができるようにしたものである。Further, according to the gradation correcting apparatus of the present invention, when displaying a plurality of screens simultaneously on one screen,
A gradation correction device for correcting gradations of respective screens, wherein a histogram memory stores a frequency distribution of amplitude levels of the video signals of the respective screens by switching input video signals of the respective screens at a specific cycle. A feature detection circuit that detects a feature of an amplitude level of an input video signal; a histogram interface circuit that controls writing and reading to and from the histogram memory and controls input and output of a video signal to and from the feature detection circuit. An arithmetic control unit that creates a correction formula or a correction table for correcting the level of the input video signal using data of the frequency distribution of the video signal extracted from the histogram interface circuit; and A plurality of correction table memories for holding correction formulas or correction tables for video signals of a plurality of screens, and each screen A screen switching selector that switches the plurality of correction table memories each time a video signal is input, inputs a video signal, and outputs a corrected video signal of each screen using the correction formula or the correction table of the correction table memory. The histogram interface circuit controls an area corresponding to a video signal of one screen from among the plurality of screens displayed on the same screen as a frequency distribution extraction area, and the histogram interface circuit includes: Controlling the area corresponding to the video signal of one screen from among the plurality of screens displayed on the same screen to be a feature detection area, the histogram interface circuit including a plurality of registers, The feature data detected by the feature detection circuit can be retained for a certain period of time A.
【0042】また、本願の請求項8の発明に係る階調補
正装置は、請求項7記載の階調補正装置において、上記
ヒストグラムインタフェース回路が、上記度数分布抽出
領域をフィールド毎またはフィールドの倍数の周期で切
り換え、上記特徴検出領域をフィールド毎またはフィー
ルドの倍数の周期で切り換えるようにしたものである。In the tone correcting apparatus according to an eighth aspect of the present invention, in the tone correcting apparatus according to the seventh aspect, the histogram interface circuit is configured to set the frequency distribution extraction area for each field or a multiple of the field. Switching is performed at intervals, and the feature detection area is switched at intervals of each field or a multiple of the field.
【0043】また、本願の請求項9の発明に係る階調補
正装置は、一画面に複数の画面を同時に表示するとき、
各画面の階調を夫々補正する階調補正装置であって、入
力された夫々の画面の映像信号を特定周期で切り換え
て、当該各画面の映像信号の振幅レベルの度数分布を記
憶するヒストグラムメモリと、入力された夫々の画面の
映像信号を特定周期で切り換えて、当該各画面の映像信
号の振幅レベルの特徴を検出する特徴検出回路と、上記
ヒストグラムメモリへの書き込み及び読み出しの制御及
び上記特徴検出回路への映像信号の入出力の制御を行う
ヒストグラムインタフェース回路と、上記ヒストグラム
インタフェース回路から取り出された映像信号の度数分
布のデータを用いて入力映像信号のレベルを補正するた
めの補正式または補正テーブルを作成する演算制御部
と、上記演算制御部で作成された複数の画面の映像信号
に対する補正式または補正テーブルを保持する複数の補
正テーブルメモリと、各画面の映像信号が入力される毎
に上記複数の補正テーブルメモリを切り換えて映像信号
を入力し、上記補正テーブルメモリの補正式または補正
テーブルを用いて各画面の補正映像信号を出力する画面
切り換えセレクタとを備え、上記ヒストグラムインタフ
ェース回路が、上記同一画面上に表示される複数画面の
中から1つの画面の映像信号に対応した領域を度数分布
抽出領域となるように制御を行い、上記ヒストグラムイ
ンタフェース回路が、上記同一画面上に表示される複数
画面の中から1つの画面の映像信号に対応した領域を特
徴検出領域となるように制御を行うとともに、上記ヒス
トグラムインタフェース回路が、上記特徴検出領域の画
面が次に上記度数分布抽出領域になるように切り換える
ようにしたものである。Further, according to the gradation correcting apparatus of the ninth aspect of the present invention, when displaying a plurality of screens simultaneously on one screen,
A gradation correction device for correcting gradations of respective screens, wherein a histogram signal is stored by switching a video signal of each input screen at a specific cycle and storing a frequency distribution of amplitude levels of the video signals of the respective screens. And a feature detection circuit for switching the input video signal of each screen at a specific cycle to detect a feature of an amplitude level of the video signal of each screen, control of writing and reading to and from the histogram memory, and A histogram interface circuit for controlling input / output of a video signal to a detection circuit, and a correction formula or correction for correcting a level of the input video signal using data of a frequency distribution of the video signal extracted from the histogram interface circuit An arithmetic control unit for creating a table, and a correction formula or a correction equation for video signals of a plurality of screens created by the arithmetic control unit A plurality of correction table memories that hold a correct table, and each time a video signal of each screen is input, the plurality of correction table memories are switched to input a video signal, and a correction formula or a correction table of the correction table memory is used. A screen switching selector for outputting a corrected video signal of each screen, wherein the histogram interface circuit extracts a frequency distribution area corresponding to the video signal of one screen from the plurality of screens displayed on the same screen. The histogram interface circuit controls the area corresponding to the video signal of one screen from among the plurality of screens displayed on the same screen as the feature detection area. The histogram interface circuit determines that the screen of the feature detection area will be the frequency distribution extraction area next. It is those that were to switch to.
【0044】また、本願の請求項10の発明に係る階調
補正装置は、請求項9記載の階調補正装置において、上
記ヒストグラムインタフェース回路が、上記度数分布抽
出領域をフィールド毎またはフィールドの倍数の周期で
切り換え、上記特徴検出領域をフィールド毎またはフィ
ールドの倍数の周期で切り換えるようにしたものであ
る。According to a tenth aspect of the present invention, in the tone correcting apparatus of the ninth aspect, the histogram interface circuit includes a step of setting the frequency distribution extraction area for each field or a multiple of the field. Switching is performed at intervals, and the feature detection area is switched at intervals of each field or a multiple of the field.
【0045】[0045]
実施の形態1.図1は本発明の実施の形態1にかかる階
調補正装置のブロック図を示すものであり、本願の請求
項1,2の発明に相当するものである。この実施の形態
1は複数の画面の映像信号に対する階調補正を、1つの
ヒストグラムメモリおよび1つのヒストグラムメモリi
/f回路により実現できるようにしたものである。図1
において、1は入力された映像信号をA/D変換するA
/D変換器である。2はA/D変換された入力映像信号
の輝度レベルのヒストグラムを記憶するヒストグラムメ
モリであり、一般には該メモリのアドレス入力を入力信
号の輝度レベルとみなし、そのアドレスの内容が度数を
現すものとなる。3はヒストグラムメモリi/f回路で
あり、ヒストグラムメモリ2の書き込み及び読み出しを
制御する。Embodiment 1 FIG. FIG. 1 is a block diagram of a gradation correction apparatus according to a first embodiment of the present invention, and corresponds to the first and second aspects of the present invention. In the first embodiment, gradation correction for video signals of a plurality of screens is performed using one histogram memory and one histogram memory i.
/ F circuit. FIG.
, 1 is A for A / D converting the input video signal
/ D converter. Reference numeral 2 denotes a histogram memory for storing a histogram of the luminance level of the A / D converted input video signal. Generally, an address input of the memory is regarded as a luminance level of the input signal, and the contents of the address represent the frequency. Become. Reference numeral 3 denotes a histogram memory i / f circuit, which controls writing and reading of the histogram memory 2.
【0046】上記ヒストグラムメモリi/f回路3によ
るヒストグラムメモリ2へのデータ書き込み時は、A/
D変換器1の出力映像をアドレスに入力し、輝度レベル
に応じて、その分布度数をデータとして加算していく。
また、抽出されたヒストグラム分布の読み出し処理は、
後述するヒストグラムメモリi/f回路3を構成するバ
スセレクタ25を介して行う。When data is written to the histogram memory 2 by the histogram memory i / f circuit 3, A / A
The output image of the D converter 1 is input to an address, and the distribution frequency is added as data according to the luminance level.
Also, the process of reading out the extracted histogram distribution is as follows:
This is performed via a bus selector 25 constituting a histogram memory i / f circuit 3 described later.
【0047】4は演算制御部であり、ヒストグラムメモ
リ2のデータから累積ヒストグラムを算出したり、更に
補正テーブルを算出するための演算を行う。5は演算制
御部4の演算プログラムを格納するプログラムROMで
ある。6は第1のレジスタRAMであり、第1の画面、
例えば、図3(b) のサンプリング窓D1の補正テーブル
メモリへの格納データを算出するのに用いるパラメータ
を格納する。7は第2のレジスタRAMであり、第2の
画面、例えば、図3(b) のサンプリング窓D2の補正テ
ーブルメモリへの格納データを算出するのに用いるパラ
メータを格納する。Reference numeral 4 denotes an arithmetic control unit, which performs calculations for calculating a cumulative histogram from the data in the histogram memory 2 and further calculating a correction table. Reference numeral 5 denotes a program ROM for storing a calculation program of the calculation control unit 4. 6 is a first register RAM, a first screen,
For example, parameters used to calculate data stored in the correction table memory of the sampling window D1 in FIG. 3B are stored. Reference numeral 7 denotes a second register RAM which stores parameters used for calculating data to be stored in the second table, for example, the correction table memory of the sampling window D2 in FIG. 3B.
【0048】11は第1の補正テーブルメモリであり、
演算制御部4で算出された第1の画面の補正データを記
憶する。同じく、12は第2の補正テーブルメモリであ
り、演算制御部4で算出された第2の画面の補正データ
を記憶する。一般には、該メモリのアドレス入力を輝度
レベルとみなし、そのアドレスの内容が補正データを表
すようにする。Reference numeral 11 denotes a first correction table memory.
The correction data of the first screen calculated by the arithmetic and control unit 4 is stored. Similarly, reference numeral 12 denotes a second correction table memory, which stores the correction data of the second screen calculated by the arithmetic and control unit 4. Generally, an address input to the memory is regarded as a luminance level, and the contents of the address represent correction data.
【0049】10は第1の補正テーブルメモリi/f回
路であり、第1の補正テーブルメモリ11の書き込み及
び読み出しを制御する。同じく、12は第2の補正テー
ブルメモリi/f回路であり、第2の補正テーブルメモ
リ13の書き込み及び読み出しを制御する。14は第1
のセレクタであり、第1の補正テーブルメモリi/f回
路10の出力とA/D変換器1の出力とを選択し、その
選択結果を第1の補正テーブルメモリ11のアドレスと
して入力する。すなわち、第1の補正テーブルメモリ1
1が書き込み動作の時、第1の補正テーブルメモリi/
f回路10の出力を選択し、一方、読み出し動作の時、
A/D変換器1の出力であるデジタル映像信号を選択
し、第1の補正テーブルメモリ11のアドレスに入力す
る。Reference numeral 10 denotes a first correction table memory i / f circuit, which controls writing and reading of the first correction table memory 11. Similarly, reference numeral 12 denotes a second correction table memory i / f circuit, which controls writing and reading of the second correction table memory 13. 14 is the first
Selector selects the output of the first correction table memory i / f circuit 10 and the output of the A / D converter 1 and inputs the selection result as an address of the first correction table memory 11. That is, the first correction table memory 1
When 1 is a write operation, the first correction table memory i /
The output of the f-circuit 10 is selected.
A digital video signal output from the A / D converter 1 is selected and input to an address of the first correction table memory 11.
【0050】15は第2のセレクタであり、第2の補正
テーブルメモリi/f回路12の出力とA/D変換器1
の出力とを選択し、その選択結果を第2の補正テーブル
メモリ13のアドレスとして入力する。すなわち、第2
の補正テーブルメモリ13が書き込み動作を行う時、第
2の補正テーブルメモリi/f回路12の出力を選択
し、一方、読み出し動作の時、A/D変換器1の出力で
あるデジタル映像信号を選択し、第2の補正テーブルメ
モリ13のアドレスに入力する。Reference numeral 15 denotes a second selector, which outputs the output of the second correction table memory i / f circuit 12 and the A / D converter 1
And outputs the selection result as an address of the second correction table memory 13. That is, the second
When the correction table memory 13 performs the write operation, the output of the second correction table memory i / f circuit 12 is selected. On the other hand, during the read operation, the digital video signal output from the A / D converter 1 is selected. Select and input to the address of the second correction table memory 13.
【0051】16は第3のセレクタであり、第1の補正
テーブルメモリ11からの出力信号と第2の補正テーブ
ルメモリ12からの出力信号とを選択する。17はD/
A変換器であり、上記第3のセレクタ16からのデジタ
ル信号をアナログ信号に変換する。また、19はフィー
ルドカウンタであり、フィールド識別信号を発生するも
のである。このフィールド識別信号は、例えば、2画面
の場合1フィールド毎にON/OFFが繰り返されるよ
うな信号である。18は同期処理回路であり、映像輝度
信号の垂直、及び水平表示開始点を初めとする位相情報
を認識把握し、各メモリ及び回路のタイミング制御を行
うためのものである。Reference numeral 16 denotes a third selector, which selects an output signal from the first correction table memory 11 and an output signal from the second correction table memory 12. 17 is D /
The A converter converts the digital signal from the third selector 16 into an analog signal. A field counter 19 generates a field identification signal. The field identification signal is, for example, a signal that is repeatedly turned on / off for each field in the case of two screens. Reference numeral 18 denotes a synchronization processing circuit for recognizing and grasping phase information such as the vertical and horizontal display start points of the video luminance signal and controlling the timing of each memory and circuit.
【0052】また、図2はヒストグラムメモリi/f回
路3を詳しく記述したブロック図である。21はヒスト
グラムメモリ2からのデータ出力に" 1" を加算する加
算器である。22はヒストグラムメモリ2からのデータ
出力に" 1" を加算した時、オーバーフローを防ぐため
のリミッタ回路である。23は第1の画面、例えば、図
3(b) のサンプリング窓D1の位置情報を保存している
第1のサンプル窓レジスタである。24は第2の画面、
例えば、図3(b) のサンプリング窓D2の位置情報を保
存している第2のサンプル窓レジスタである。ここで位
置情報とは、例えば、第1の画面が縦何ライン目から始
まり何ライン目に終わるといった情報や、横何画素目か
ら始まり何画素目に終わるといった情報である。25は
フィールドカウンタ19から送られてくるフィールド識
別信号によって、第1のサンプル窓レジスタ23と第2
のサンプル窓レジスタ24とを切り換えて選択して出力
するセレクタである。26は画素カウンタであり、同期
処理回路18からの情報をもとに現在処理されている画
素(A/D変換器1より入力される信号)が画面上でど
の位置にあるかをカウントする画素カウンタである。2
7は画素カウンタ26による現在の画素の位置情報とセ
レクタ25から出力されたサンプリング窓の位置情報と
を比較し、現在の画素がサンプリング窓の内部に存在す
る時にイネーブル信号を発生する第1の比較器である。
28は上記第1の比較器27によって出力されたイネー
ブル信号によってデータ出力に" 1" を加算するかどう
かを選択するセレクタである。29はヒストグラムメモ
リ2から出力されるデータをどのタイミングで演算制御
部4へ出力するかの情報を保存する出力位置レジスタで
ある。30は画素カウンタ26の出力と出力位置レジス
タ29の出力との比較を行い、これらが一致したらイネ
ーブル信号を出力する第2の比較器である。31は上記
第2の比較器30からのイネーブル信号によってヒスト
グラムメモリ2の内容を演算制御部4に出力するかどう
かを選択するセレクタである。FIG. 2 is a block diagram describing the histogram memory i / f circuit 3 in detail. An adder 21 adds "1" to the data output from the histogram memory 2. Reference numeral 22 denotes a limiter circuit for preventing overflow when "1" is added to the data output from the histogram memory 2. Reference numeral 23 denotes a first sample window register which stores the position information of the first screen, for example, the sampling window D1 in FIG. 24 is a second screen,
For example, it is a second sample window register that stores the position information of the sampling window D2 in FIG. Here, the position information is, for example, information that the first screen starts at what line in the vertical direction and ends at what line, or information that starts from what pixel in the horizontal direction and ends at what pixel. Reference numeral 25 denotes a first sample window register 23 and a second
Is a selector for switching and selecting the sample window register 24 for output. Reference numeral 26 denotes a pixel counter, which counts the position on the screen of a currently processed pixel (signal input from the A / D converter 1) based on information from the synchronization processing circuit 18. It is a counter. 2
A first comparison unit 7 compares the position information of the current pixel by the pixel counter 26 with the position information of the sampling window output from the selector 25, and generates an enable signal when the current pixel exists inside the sampling window. It is a vessel.
Reference numeral 28 denotes a selector for selecting whether to add "1" to the data output based on the enable signal output from the first comparator 27. Reference numeral 29 denotes an output position register for storing information on when to output data output from the histogram memory 2 to the arithmetic control unit 4. Reference numeral 30 denotes a second comparator which compares the output of the pixel counter 26 with the output of the output position register 29, and outputs an enable signal when they match. Reference numeral 31 denotes a selector for selecting whether or not to output the contents of the histogram memory 2 to the arithmetic and control unit 4 according to the enable signal from the second comparator 30.
【0053】以上のように構成された階調補正回路につ
いて以下にその動作について説明する。まず、入力輝度
信号をA/D変換器1に入力し、デジタル信号に変換し
て、変換入力輝度信号として出力する。複数種類の画
面、例えば、2画面が存在する場合、それぞれ異なった
画面の入力輝度信号が変換され、それぞれb1 、b2 と
なるものとする。輝度信号b1とb2は、ヒストグラム
メモリ2にアドレスとして入力され、そのアドレスのデ
ータがヒストグラムメモリi/f回路3に入力される。
ヒストグラムメモリi/f回路3はフィールドカウンタ
19から出力されるフィールド識別信号によって、2画
面のうち、どちらの画面の輝度ヒストグラムをヒストグ
ラムメモリ2に蓄積するかを選択する。選択された画面
の時だけ第1 の比較器27よりイネーブル信号が発生す
るため、選んだ画面の入力信号、例えばb1がきた時の
み、そのアドレスのデータを" 1" だけ加算してヒスト
グラムメモリ2に戻す。またヒストグラムメモリ2の度
数があるレベル以上にならないように制限を加える。一
般に、輝度ヒストグラムを抽出している期間(サンプル
している期間)は、アドレスが一度アクセスされる間に
データ処理を終える。この動作を一垂直走査期間行うこ
とによって、選択輝度信号b1の輝度ヒストグラムを検
出する。このヒストグラムメモリ2の内容は、一垂直走
査期間、またはその整数倍の期間ごとにクリアされ、全
てのデータが" 0" となる。またこのヒストグラムメモ
リ2の内容は、出力位置レジスタ29に書き込まれてい
る位置になれば、演算制御部4の方に出力される。The operation of the gradation correction circuit configured as described above will be described below. First, an input luminance signal is input to the A / D converter 1, converted into a digital signal, and output as a converted input luminance signal. When there are a plurality of types of screens, for example, two screens, input luminance signals of different screens are converted to b1 and b2, respectively. The luminance signals b1 and b2 are input to the histogram memory 2 as addresses, and data at the addresses are input to the histogram memory i / f circuit 3.
The histogram memory i / f circuit 3 selects which screen of the two screens to store the luminance histogram in the histogram memory 2 based on the field identification signal output from the field counter 19. Since an enable signal is generated from the first comparator 27 only at the time of the selected screen, only when an input signal of the selected screen, for example, b1, comes, the data of the address is added by "1" and the histogram memory 2 is added. Return to Further, a restriction is made so that the frequency of the histogram memory 2 does not exceed a certain level. Generally, during a period during which a luminance histogram is being extracted (a period during which sampling is being performed), data processing is completed while an address is accessed once. By performing this operation for one vertical scanning period, a luminance histogram of the selected luminance signal b1 is detected. The contents of the histogram memory 2 are cleared every vertical scanning period or a period of an integral multiple thereof, and all data becomes "0". When the contents of the histogram memory 2 reach the position written in the output position register 29, the contents are output to the arithmetic control unit 4.
【0054】次にヒストグラムメモリ2のデータを演算
制御部4が読み出し、ヒストグラムメモリ2にそれぞれ
割り当てられた画面の輝度信号の最小輝度レベル(YMI
N )、ヒストグラムに書き込まれた総度数(TPX)を
検出し、分散(DST)を計算する。さらに全サンプル
ポイントでの輝度レベルの平均値(APL)を算出す
る。この4つの制御パラメータ(YMIN、TPX、D
ST、APL)を使用して、ベース値(BSE=加算値
の初期設定値)、累積スタートポイント(RST)、累
積エンドポイント(RED)の3つの制御パラメータが
計算される。Next, the data in the histogram memory 2 is read out by the arithmetic and control unit 4, and the minimum luminance level (YMI) of the screen luminance signal assigned to the histogram memory 2 respectively.
N), detect the total frequency (TPX) written in the histogram and calculate the variance (DST). Further, the average value (APL) of the luminance levels at all sample points is calculated. These four control parameters (YMIN, TPX, D
Using ST, APL), three control parameters of a base value (BSE = initial value of the added value), an accumulated start point (RST), and an accumulated end point (RED) are calculated.
【0055】次に、再度ヒストグラムメモリ2からデー
タを読み出し、上記算出した各制御パラメータをもとに
リミッタ(図20(b) 参照)や、一定値の加算(図20
(c)参照)等の演算を行い、その結果を補正ヒストグラ
ムデータcとする。ここで、加算する一定値(ベース
値)が大きいほど、累積加算した曲線は直線に近くな
り、またその値が小さいほど累積加算した曲線は平坦化
する。Next, data is read from the histogram memory 2 again, and a limiter (see FIG. 20 (b)) or addition of a constant value (see FIG.
(see (c)), and the result is used as corrected histogram data c. Here, the larger the constant value (base value) to be added, the closer the cumulatively added curve is to a straight line, and the smaller the value, the flattened the cumulatively added curve.
【0056】そして、累積スタートポイント(RST)
と、累積エンドポイント(RED)とにより、その範囲
内について補正ヒストグラムデータcの累積ヒストグラ
ムデータdを計算する。この様子を図20(c) および図
21(a) の曲線L1に示す。Then, the cumulative start point (RST)
And the cumulative end point (RED), the cumulative histogram data d of the corrected histogram data c is calculated within the range. This situation is shown by a curve L1 in FIGS. 20 (c) and 21 (a).
【0057】次に演算制御部4はその累積ヒストグラム
データの最大値が最大出力輝度レベルhとなるような正
規化係数を求め、この係数をもとに累積ヒストグラムの
各データgに対して正規化処理を行う。演算制御部4は
ヒストグラムメモリ2に蓄積された輝度データが第1,
第2のどちらの画面のデータかによって補正テーブルメ
モリ11,13、及び補正テーブルメモリi/f回路1
0,12の選択を行い、正規化処理をした結果iを、選
択した補正テーブルメモリ10(本実施の形態1の場
合、補正テーブルメモリ11,補正テーブルメモリi/
f回路10を選択する)に記憶する。この時、最大出力
輝度レベルhを制御することにより自動コントラストコ
ントロール(ACL)や、自動ブライトコントロール
(ABL)のような動作ができる。この動作を図21
(b) に示す。ダイナミックレンジが広がっている信号は
累積ヒストグラムが直線に近くなる(図21(a) の直線
L2)。そこで、入力映像輝度信号の累積ヒストグラム
(図21(a) の曲線L1)を直線(図21(a) の直線L
2)に近づけるための補正作業を、補正テーブル動作に
て行う。Next, the arithmetic control unit 4 obtains a normalization coefficient such that the maximum value of the cumulative histogram data becomes the maximum output luminance level h, and normalizes each data g of the cumulative histogram based on this coefficient. Perform processing. The arithmetic control unit 4 determines that the luminance data stored in the histogram memory 2 is
The correction table memories 11 and 13 and the correction table memory i / f circuit 1 depend on which of the second screen data is used.
0 and 12 are selected and the result i of the normalization processing is stored in the selected correction table memory 10 (in the case of the first embodiment, the correction table memory 11, the correction table memory i /
f circuit 10 is selected). At this time, by controlling the maximum output luminance level h, operations such as automatic contrast control (ACL) and automatic bright control (ABL) can be performed. This operation is shown in FIG.
This is shown in (b). For a signal with a wide dynamic range, the cumulative histogram is close to a straight line (straight line L2 in FIG. 21A). Therefore, the cumulative histogram of the input image luminance signal (curve L1 in FIG. 21A) is converted to a straight line (straight line L in FIG. 21A).
Correction work for approaching 2) is performed by a correction table operation.
【0058】すなわち、第1の補正テーブルメモリ11
はヒストグラムメモリ2に割り当てられた画面での変換
入力輝度信号b1 をアドレスとしてそのデータjを読み
出し、補正出力輝度信号k1 を得る。図21(c) は、補
正後の輝度信号のヒストグラムを示す。That is, the first correction table memory 11
Reads the data j using the converted input luminance signal b1 on the screen assigned to the histogram memory 2 as an address to obtain a corrected output luminance signal k1. FIG. 21C shows a histogram of the corrected luminance signal.
【0059】次に第3のセレクタ16は第1の画面領域
に対する第1の補正出力信号k1 、第2の画面領域に対
する第2の補正出力信号k2 をそれぞれ画面領域に応じ
て切り換えて補正出力信号kを出力する。そして、D/
A変換器17は、この第3のセレクタ16からの出力信
号kをアナログ信号に変換して出力する。同期処理回路
18は以上述べたような順序で各部の動作が行われるよ
うに各回路の動作タイミングを制御する。Next, the third selector 16 switches the first correction output signal k1 for the first screen area and the second correction output signal k2 for the second screen area in accordance with the screen area, respectively. Output k. And D /
The A converter 17 converts the output signal k from the third selector 16 into an analog signal and outputs it. The synchronization processing circuit 18 controls the operation timing of each circuit so that the operation of each unit is performed in the order described above.
【0060】このように本実施の形態1によれば、1フ
ィールド毎にヒストグラムをとり、補正テーブルを設定
する画面を切り換え、各画面の階調補正を独立して行う
ようにしたことにより、従来のように画面の数だけヒス
トグラムメモリのメモリ量を必要とすることがなくな
り、1画面分のヒストグラムメモリのみで複数画面の最
適な階調補正を実現することが可能になる。As described above, according to the first embodiment, a histogram is obtained for each field, a screen for setting a correction table is switched, and gradation correction of each screen is performed independently. As described above, the amount of memory of the histogram memory is not required for the number of screens, and the optimum gradation correction of a plurality of screens can be realized only by the histogram memory for one screen.
【0061】なお、上記説明では、ヒストグラムメモリ
i/f回路3が映像信号の振幅レベルの度数分布を抽出
する際に、1フィールド毎に、その対象となる映像の抽
出領域を切り換える場合について説明したが、フィール
ドの倍数の周期で抽出対象となる映像信号を切り換える
ようにしてもよい。In the above description, when the histogram memory i / f circuit 3 extracts the frequency distribution of the amplitude level of the video signal, the case where the target video extraction area is switched for each field has been described. However, the video signal to be extracted may be switched at a cycle of a multiple of the field.
【0062】実施の形態2.図4は本発明の実施の形態
2による階調補正装置のブロック図を示すものであり、
本願の請求項3,4の発明に相当するものである。この
実施の形態2は実施の形態1に比しより回路を簡略化で
きるものである。図4において、図1と同一符号は同
一、または相当部分を示し、図1と異なる主要な点は、
フィールドカウンタがない点である。41はヒストグラ
ムメモリi/f回路であり、ヒストグラムメモリ2の書
き込み及び読み出しを制御する。図5は上記ヒストグラ
ムメモリi/f回路41を詳しく記述したブロック図で
ある。図2に示した階調補正装置と同様な部分について
は同一符号を付しており、図5のヒストグラムメモリi
/f41回路は、図6(a) ,(b) に示すように2つのモ
ードのヒストグラムを抽出するためのi/f回路であ
る。すなわち、モード1では画像信号の階調が中間レベ
ルにのみ存在するような画面に対して有効なヒストグラ
ム抽出処理を行い、モード2では画像信号の階調が信号
のレベル全体に存在するような画面に対して有効なヒス
トグラム抽出処理を行う。図5において、51はA/D
変換器1より入力された画像信号(8ビット)を5ビッ
トシフトして3ビットにする5bit シフタである。52
はA/D変換器1より入力された画像信号(8ビット)
を4ビットシフトして4ビットにする4bit シフタであ
る。53はヒストグラム抽出処理のMIN値が入ってい
るレジスタである。54は4bit シフタ52から出力さ
れた4ビット信号とレジスタ53に保持されているMI
N値とを比較してMIN値の方が小さい時に4ビット信
号を出力し、それ以外の時は" 0" を出力する第3の比
較器である。55はヒストグラム抽出処理のMAX値が
入っているレジスタである。56は第3の比較器54か
ら出力された4ビット信号とレジスタ55に保持されて
いるMAX値とを比較してMAX値の方が大きい時に4
ビット信号を出力し、それ以外の時は" 0" を出力する
第4 の比較器である。57は同期処理部18からあるタ
イミングで出力される画面切り換え信号によって5bit
シフタ51か、第4の比較器56のどちらかを選択して
ヒストグラムメモリにアドレスとして出力するセレクタ
である。Embodiment 2 FIG. 4 is a block diagram of a tone correction device according to a second embodiment of the present invention.
This corresponds to claims 3 and 4 of the present application. In the second embodiment, the circuit can be simplified as compared with the first embodiment. 4, the same reference numerals as those in FIG. 1 indicate the same or corresponding parts, and the main points different from FIG.
There is no field counter. Reference numeral 41 denotes a histogram memory i / f circuit, which controls writing and reading of the histogram memory 2. FIG. 5 is a block diagram describing the histogram memory i / f circuit 41 in detail. The same parts as those of the gradation correction apparatus shown in FIG.
The / f41 circuit is an i / f circuit for extracting histograms of two modes as shown in FIGS. 6 (a) and 6 (b). That is, in mode 1, an effective histogram extraction process is performed on a screen in which the gradation of the image signal exists only at the intermediate level, and in mode 2, a screen in which the gradation of the image signal exists throughout the signal level Perform effective histogram extraction processing. In FIG. 5, reference numeral 51 denotes A / D
This is a 5-bit shifter that shifts the image signal (8 bits) input from the converter 1 by 5 bits to 3 bits. 52
Is an image signal (8 bits) input from the A / D converter 1
Is a 4-bit shifter that shifts 4 bits to 4 bits. A register 53 stores the MIN value of the histogram extraction processing. Numeral 54 denotes a 4-bit signal output from the 4-bit shifter 52 and the MI held in the register 53.
The third comparator outputs a 4-bit signal when the MIN value is smaller than the N value, and outputs "0" otherwise. Reference numeral 55 denotes a register that stores the MAX value of the histogram extraction processing. The reference numeral 56 compares the 4-bit signal output from the third comparator 54 with the MAX value held in the register 55, and when the MAX value is larger,
The fourth comparator outputs a bit signal, and outputs "0" otherwise. Reference numeral 57 denotes a 5-bit screen switching signal output from the synchronization processing unit 18 at a certain timing.
A selector that selects either the shifter 51 or the fourth comparator 56 and outputs the selected address to the histogram memory.
【0063】以上のように構成された階調補正回路につ
いて以下にその動作について説明する。23は第1のサ
ンプル窓レジスタであり、第1の画面、例えば、図3
(b) のサンプリング窓Aの位置情報を保存しているもの
とし、24は第2のサンプル窓レジスタであり、第2の
画面、例えば、図3(b) のサンプリング窓Bの位置情報
を保存しているものとする。また、第1の画面に対して
図6のモード1のヒストグラム抽出処理を行い、第2の
画面に対して図6のモード2のヒストグラム抽出処理を
行うものとする。The operation of the gradation correction circuit having the above configuration will be described below. Reference numeral 23 denotes a first sample window register, which is a first screen, for example, FIG.
It is assumed that the position information of the sampling window A of FIG. 3B is stored. Reference numeral 24 denotes a second sample window register which stores the position information of the second screen, for example, the sampling window B of FIG. 3B. It is assumed that Also, assume that the first screen is subjected to the mode 1 histogram extraction processing in FIG. 6 and the second screen is subjected to the mode 2 histogram extraction processing in FIG.
【0064】画面切り換え信号によって第1の画面が選
ばれている時、第1の比較器27からの加算イネーブル
信号は、A/D変換器1から入力される画像信号が第1
の画面に該当するときに発生され、ヒストグラムメモリ
2に累積加算が行われる。それに同期するようにしてセ
レクタ57は4ビットシフタ52から出力され、比較器
54、及び56でMIN値、MAX値と比較された4ビ
ット信号を選択し、ヒストグラムメモリ2へアドレスと
して出力する。同様にして画面切り換え信号によって第
2の画面が選ばれている時、第1の比較器27からの加
算イネーブル信号はA/D変換器1から入力される画像
信号が第2の画面に該当するときに発生され、ヒストグ
ラムメモリ2に累積加算が行われる。これと同期するよ
うにしてセレクタ57は5ビットシフタ51から出力さ
れた3ビット信号を選択し、ヒストグラムメモリ2へア
ドレスとして出力する。このようにして第1の画面に対
しては図6(a) に示すモード1のようなヒストグラムを
抽出し、第2の画面に対しては図6(b) に示すモード2
のようなヒストグラムを抽出することができる。When the first screen is selected by the screen switching signal, the addition enable signal from the first comparator 27 is such that the image signal input from the A / D converter 1 is the first enable signal.
And the cumulative addition is performed in the histogram memory 2. In synchronization with this, the selector 57 selects the 4-bit signal output from the 4-bit shifter 52 and compared with the MIN value and the MAX value by the comparators 54 and 56, and outputs it to the histogram memory 2 as an address. Similarly, when the second screen is selected by the screen switching signal, the addition enable signal from the first comparator 27 corresponds to the image signal input from the A / D converter 1 as the second screen. This occurs at times and the cumulative addition is performed in the histogram memory 2. In synchronization with this, the selector 57 selects the 3-bit signal output from the 5-bit shifter 51 and outputs it to the histogram memory 2 as an address. In this way, a histogram like the mode 1 shown in FIG. 6A is extracted for the first screen, and a mode 2 shown in FIG. 6B is extracted for the second screen.
Can be extracted.
【0065】このように本実施の形態2によれば、表示
画面上に複数の映像を表示させる場合、画面切り換え信
号によって、各画面毎にヒストグラム累積処理を切り換
えるようにしたので、それぞれの画面に合わせたヒスト
グラム累積、及び階調補正処理を実現することができ、
上記実施の形態1に比べて、より回路を簡略化すること
ができる。As described above, according to the second embodiment, when a plurality of images are displayed on the display screen, the histogram accumulation processing is switched for each screen by the screen switching signal. The combined histogram accumulation and gradation correction processing can be realized,
The circuit can be more simplified than in the first embodiment.
【0066】実施の形態3.次に本発明の実施の形態3
による階調補正装置について説明する。図7は本発明の
実施の形態3にかかる階調補正装置のブロック図を示す
ものであり、本願の請求項5,6の発明に相当するもの
である。この実施の形態3は補正テーブルメモリおよび
補正テーブルメモリi/f回路をそれぞれ1つずつにで
きるものである。図7において、100はヒストグラム
メモリi/f回路であり、ヒストグラムメモリ2の書き
込み及び読み出しを制御する。図8は上記ヒストグラム
メモリi/f回路100の構成を詳しく記述したブロッ
ク図である。図8において、図5に示した階調補正装置
と同様な部分については同一符号を付しており、ここで
はその動作については説明を省略する。図8のヒストグ
ラムメモリi/f回路100は図6に示したように2つ
のモードのヒストグラムのうち1つのモードを選択して
ヒストグラム抽出を行う。また、図8において、81は
プログラムROM5より送られてくるモード信号によっ
て、ヒストグラムメモリ2に対してリセットをするか、
リミッタをするかを選択するセレクタである。82はプ
ログラムROM5より送られてくるモード信号とセレク
タ28からの出力信号とにより、アクセスするヒストグ
ラムメモリのアドレスを変えるかどうかの信号を出力す
るセレクタである。83はセレクタ57より出力された
信号に8を加える加算器である。84はセレクタ57よ
り出力された信号と上記加算器83より出力された"8"
を加えられた信号とをセレクタ82の出力結果によっ
て選択を行い、ヒストグラムメモリ2にアドレスとして
出力するセレクタである。85はヒストグラムのサンプ
ルを行いたいサンプル窓の位置情報が保持されている第
3のサンプル窓レジスタである。Embodiment 3 Next, Embodiment 3 of the present invention
Will be described. FIG. 7 is a block diagram showing a gradation correcting apparatus according to a third embodiment of the present invention, and corresponds to the fifth and sixth aspects of the present invention. In the third embodiment, one correction table memory and one correction table memory i / f circuit can be provided. In FIG. 7, reference numeral 100 denotes a histogram memory i / f circuit, which controls writing and reading of the histogram memory 2. FIG. 8 is a block diagram describing the configuration of the histogram memory i / f circuit 100 in detail. 8, the same components as those of the tone correction device shown in FIG. 5 are denoted by the same reference numerals, and the description of the operation is omitted here. The histogram memory i / f circuit 100 in FIG. 8 selects one of the two mode histograms as shown in FIG. 6 and performs histogram extraction. In FIG. 8, reference numeral 81 denotes whether to reset the histogram memory 2 by a mode signal sent from the program ROM 5,
A selector for selecting whether to perform a limiter. Reference numeral 82 denotes a selector which outputs a signal indicating whether or not to change the address of the histogram memory to be accessed, based on the mode signal sent from the program ROM 5 and the output signal from the selector 28. An adder 83 adds 8 to the signal output from the selector 57. Numeral 84 denotes a signal output from the selector 57 and "8" output from the adder 83.
Is selected according to the output result of the selector 82, and is output to the histogram memory 2 as an address. Reference numeral 85 denotes a third sample window register holding the position information of a sample window for which a histogram sample is to be performed.
【0067】以上のように構成された階調補正回路につ
いて、以下にその動作について説明する。今、ヒストグ
ラムはアドレスが16アドレスあるものとする。ここで
セレクタ57、及びセレクタ84については制御信号
が" 0" の時に上段を、" 1"の時に下段を選択するも
のと定義する。モード信号が" 0" の時、セレクタ57
は5bit シフタ51の出力信号を選択し、図9(b) に示
すモード2のようなヒストグラムを抽出する。このとき
セレクタ82はヒストグラムメモリのアドレスNのデー
タがいっぱいになった時にリミッタ22により出力され
るリミッタ信号を受けて、その時だけ" 1" を出力し、
後は常に" 0" を出力する。セレクタ84はセレクタ8
2から" 1" が出力されたときだけ加算器83の出力を
選択して(N+8)をヒストグラムメモリにアドレスと
して出力する。セレクタ81ではヒストグラムメモリ2
がいっぱいになった時にリミッタ22によりリミッタ信
号が出力されるが、上記リミッタ信号の値にかかわらず
常に" 1" を加算器に出力し、ヒストグラムメモリ2の
データには常に" 1" が加算される。このようにすれば
モード信号が" 0" の時、1つのレベルに対してアドレ
スNと、アドレス(N+8)のメモリを利用することが
できる。The operation of the gradation correction circuit configured as described above will be described below. Now, it is assumed that the histogram has 16 addresses. Here, the selector 57 and the selector 84 are defined to select the upper stage when the control signal is "0" and the lower stage when the control signal is "1". When the mode signal is "0", the selector 57
Selects the output signal of the 5-bit shifter 51 and extracts a histogram as in mode 2 shown in FIG. 9B. At this time, the selector 82 receives the limiter signal output by the limiter 22 when the data at the address N of the histogram memory becomes full, and outputs "1" only at that time.
After that, "0" is always output. The selector 84 is the selector 8
Only when "1" is output from 2, the output of the adder 83 is selected and (N + 8) is output as an address to the histogram memory. In the selector 81, the histogram memory 2
When the limiter becomes full, a limiter signal is output by the limiter 22. Regardless of the value of the limiter signal, "1" is always output to the adder, and "1" is always added to the data in the histogram memory 2. You. In this way, when the mode signal is "0", the memory of the address N and the memory of the address (N + 8) can be used for one level.
【0068】一方、モード信号が" 1" の時、セレクタ
57は、4ビットシフタ52から出力され、比較器5
4、及び56でMIN値、MAX値と比較された4ビッ
ト信号を選択し、図9(a) に示したモード1のようなヒ
ストグラムを抽出する。この時、セレクタ82は常に"
0" を出力しており、セレクタ84はセレクタ57の出
力をそのままヒストグラムメモリへアドレスとして出力
する。またセレクタ81ではヒストグラムメモリがいっ
ぱいになった時にリミッタ22により出力されるリミッ
タ信号をそのまま選択し、それ以上ヒストグラムのデー
タに加算が行われないようにする。On the other hand, when the mode signal is “1”, the selector 57 outputs the signal from the 4-bit shifter 52 to the comparator 5.
At steps 4 and 56, the 4-bit signal compared with the MIN value and the MAX value is selected, and a histogram as in mode 1 shown in FIG. 9A is extracted. At this time, the selector 82 always outputs "
0 ", the selector 84 outputs the output of the selector 57 as it is to the histogram memory as an address. The selector 81 directly selects the limiter signal output by the limiter 22 when the histogram memory is full, No further addition is made to the histogram data.
【0069】このモード信号が" 1" の時と" 0" の時
のカウント動作を図10に示す。このように本実施の形
態3によれば、モード信号によってモード切り換えを行
い、2つのモードのヒストグラムのうちの1つのモード
を選択してヒストグラムの抽出を行うようにしたので、
複数種類の度数分布の抽出を行う際に、1つのレベルに
累積できる振幅レベルの度数分布の最大度数を変えるこ
とができ、ヒストグラムメモリを有効に使った階調補正
処理を実現することができる。FIG. 10 shows the counting operation when the mode signal is "1" and when the mode signal is "0". As described above, according to the third embodiment, the mode is switched by the mode signal, and one of the two mode histograms is selected to extract the histogram.
When a plurality of types of frequency distributions are extracted, the maximum frequency of the frequency distribution of the amplitude level that can be accumulated in one level can be changed, and the gradation correction process that effectively uses the histogram memory can be realized.
【0070】実施の形態4.図11は本発明の実施の形
態4による階調補正装置の構成をブロック図として示し
たものであり、本願の請求項7,8の発明に相当するも
のである。この実施の形態4はヒストグラムメモリ,ヒ
ストグラムメモリi/f回路とともに特徴検出回路をも
1つにできるものである。この図11において、図1と
同一符号は同一または相当するものを示す。20はヒス
トグラムi/f回路3より出力された映像信号の特徴と
して、例えば最大値,最小値を検出する特徴検出部であ
る。そして、上記の特徴検出回路20,ヒストグラムメ
モリ2,ヒストグラムメモリi/f回路3は階調補正を
行うべき映像信号が2つあるにもかかわらず、それぞれ
1つずつ設けられている。Embodiment 4 FIG. 11 is a block diagram showing a configuration of a tone correction apparatus according to a fourth embodiment of the present invention, and corresponds to the seventh and eighth aspects of the present invention. In the fourth embodiment, a single feature detection circuit can be provided together with the histogram memory and the histogram memory i / f circuit. 11, the same reference numerals as those in FIG. 1 denote the same or corresponding components. Reference numeral 20 denotes a feature detection unit that detects, for example, a maximum value and a minimum value as features of the video signal output from the histogram i / f circuit 3. The feature detection circuit 20, the histogram memory 2, and the histogram memory i / f circuit 3 are provided one each, although there are two video signals to be subjected to gradation correction.
【0071】図12はヒストグラムメモリi/f回路3
の構成を詳しく記述したブロック図である。図におい
て、201はヒストグラムメモリ2からのデータ出力
に" 1"を加算する加算器である。202はヒストグラ
ムメモリ2からのデータ出力に"1" を加算した時、オ
ーバーフローを防ぐためのリミッタ回路である。203
は例えば図14のサンプリング窓D1などの第1の画面
の位置情報を保存している第1のサンプル窓レジスタで
ある。204は例えば図14のサンプリング窓D2など
の第2の画面の位置情報を保存している第2のサンプル
窓レジスタである。ここで位置情報とは例えば第1の画
面が縦何ライン目から始まり何ライン目に終わる、横何
画素目から始まり何画素目に終わるといった情報であ
る。205はフィールドカウンタ19から送られてくる
フィールド識別信号によって第1のサンプル窓レジスタ
203と第2のサンプル窓レジスタ204とを切り換え
るセレクタである。206は画素カウンタであり、同期
処理回路18からの情報をもとに現在処理されている画
素、即ち、A/D変換器1より入力される信号が画面上
でどの位置に存在するかをカウントする画素カウンタで
ある。207は画素カウンタ206による現在の画素の
位置情報とセレクタ205から出力されたサンプリング
窓の位置情報とを比較し、現在の画素がサンプリング窓
の内部に存在する時にイネーブル信号を発生する第1の
比較器である。208は第1の比較器207によって出
力されたイネーブル信号によってデータ出力に" 1" を
加算するかどうかを選択するセレクタである。209は
ヒストグラムメモリ2から出力されるデータをどのタイ
ミングで演算制御部4へ出力するかの情報を保存する出
力位置レジスタである。210は画素カウンタ206の
出力と出力位置レジスタ209の出力との比較を行い、
これらが一致したらイネーブル信号を出力する第2の比
較器である。211は第2の比較器210からのイネー
ブル信号によってヒストグラムメモリ2の内容を演算制
御部4に出力するかどうかを選択するセレクタである。
212、214、216は特徴検出回路20より得られ
た第1の画面のヒストグラムのレベルの3つのしきい値
(これらは図5のヒストグラム図のL1、L2、L3に
対応する)を保持する第1のレジスタである。同様に、
213、215、217は特徴検出回路20より得られ
た第2の画面のヒストグラムのレベルの3つのしきい値
を保持する第2のレジスタである。218、219、2
20はフィールドカウンタ19から送られてくるフィー
ルド識別信号によって第1の画面のしきい値か第2の画
面のしきい値かのいずれかに切り換えて上記レジスタ群
に出力するセレクタであり、これらはセレクタ205の
切り換え動作と同期している。221、222、223
はレジスタ群212〜217の出力をしきい値毎に第1
の画面のしきい値か第2の画面のしきい値のいずれかに
切り換えるセレクタである。224は上記セレクタ22
1、222、223から出力されたしきい値と映像信号
のレベルとを比較してヒストグラムメモリに該当するア
ドレス値を出力する第4の比較器である。225は第1
の比較器207によって出力されたイネーブル信号によ
って特徴検出回路20に映像信号を出力するか否かを選
択するセレクタである。FIG. 12 shows a histogram memory i / f circuit 3.
FIG. 3 is a block diagram describing the configuration of the configuration in detail. In the figure, reference numeral 201 denotes an adder for adding “1” to the data output from the histogram memory 2. Reference numeral 202 denotes a limiter circuit for preventing overflow when "1" is added to the data output from the histogram memory 2. 203
Is a first sample window register that stores position information of the first screen, such as the sampling window D1 in FIG. Reference numeral 204 denotes a second sample window register which stores position information of the second screen such as the sampling window D2 in FIG. Here, the position information is, for example, information such that the first screen starts from what line in the vertical direction and ends on what line, and starts from what pixel in the horizontal direction and ends on what pixel. Reference numeral 205 denotes a selector for switching between the first sample window register 203 and the second sample window register 204 according to a field identification signal sent from the field counter 19. Reference numeral 206 denotes a pixel counter which counts the position of a pixel currently being processed, that is, a signal input from the A / D converter 1 on the screen based on information from the synchronization processing circuit 18. This is a pixel counter. 207 first for generating an enable signal when comparing the position information of the sampling window output from the position information and the selector 205 of the current pixel by pixel counter 206, the current pixel is present in the interior of the sampling window < br /> is a comparator. Reference numeral 208 denotes a selector for selecting whether to add "1" to the data output according to the enable signal output from the first comparator 207. An output position register 209 stores information on when to output data output from the histogram memory 2 to the arithmetic control unit 4. 210 compares the output of the pixel counter 206 with the output of the output position register 209,
This is the second comparator that outputs an enable signal when these match. Reference numeral 211 denotes a selector for selecting whether or not to output the contents of the histogram memory 2 to the arithmetic control unit 4 according to an enable signal from the second comparator 210.
Numerals 212, 214, and 216 hold three threshold values (these correspond to L1, L2, and L3 in the histogram diagram of FIG. 5) of the level of the histogram of the first screen obtained by the feature detection circuit 20. 1 register. Similarly,
Reference numerals 213, 215, and 217 denote second registers that hold three threshold values of the level of the histogram of the second screen obtained by the feature detection circuit 20. 218, 219, 2
Reference numeral 20 denotes a selector which switches to either the threshold value of the first screen or the threshold value of the second screen according to the field identification signal sent from the field counter 19 and outputs it to the register group. It is synchronized with the switching operation of the selector 205. 221, 222, 223
Is the first output of each of the register groups 212 to 217 for each threshold value.
Is a selector for switching to either the threshold value of the second screen or the threshold value of the second screen. 224 is the selector 22
A fourth comparator that compares the threshold value output from the first, second, and 223 with the level of the video signal and outputs the corresponding address value to the histogram memory; 225 is the first
Is a selector for selecting whether or not to output a video signal to the feature detection circuit 20 according to the enable signal output from the comparator 207.
【0072】以上のように構成された図12のヒストグ
ラムメモリi/f回路3により、ヒストグラムメモリ2
へのデータ書き込み時はA/D変換器1の出力映像とし
きい値とを比較して、イネーブル信号を出力した比較器
に対応するアドレス(しきい値に対応するアドレス)に
応じてその分布度数をデータとして加算していく。ま
た、抽出されたヒストグラム分布の読み出し処理はバス
セレクタ211を介して行う。図11に戻り、20は入
力された映像信号の特徴を検出する特徴検出回路であ
る。図13はこの特徴検出回路20を詳細に示した図で
ある。The histogram memory i / f circuit 3 of FIG.
When writing data to the A / D converter 1, the output image of the A / D converter 1 is compared with the threshold value, and the distribution frequency is determined according to the address (address corresponding to the threshold value) corresponding to the comparator that has output the enable signal. Is added as data. Further, the process of reading the extracted histogram distribution is performed via the bus selector 211. Returning to FIG. 11, reference numeral 20 denotes a feature detection circuit for detecting a feature of the input video signal. FIG. 13 is a diagram showing the feature detection circuit 20 in detail.
【0073】この実施の形態4において、特徴検出とは
入力信号の1フィールド内の最大値、最小値を検出する
ことを意味することにする。図13において、301は
内部にレジスタと比較器とを具備し、入力された信号の
レベル値と保持されているレベル値とを比較して大きい
方をレジスタに保持することにより、最大値を検出する
最大値検出回路である。同様に、302は内部にレジス
タと比較器とを具備し、入力された信号のレベル値と保
持されているレベル値とを比較して小さい方をレジスタ
に保持することにより、最小値を検出する最小値検出回
路である。303はしきい値算出回路であり、同期処理
回路からの信号により1フィールドに1回、最大値検出
回路301に保持されたフィールドの中の映像信号レベ
ルの最大値と最小値検出回路302に保持されたフィー
ルドの中の映像信号レベルの最小値とを用いて図15に
おける3つのしきい値(L1、L2、L3)を算出して
ヒストグラムi/f 回路3に出力するものである。In the fourth embodiment, the feature detection means detecting the maximum value and the minimum value in one field of the input signal. In FIG. 13, reference numeral 301 includes a register and a comparator inside, and detects the maximum value by comparing the level value of the input signal with the held level value and holding the larger one in the register. Is a maximum value detection circuit. Similarly, reference numeral 302 internally includes a register and a comparator, compares the level value of the input signal with the held level value, and holds the smaller one in the register to detect the minimum value. This is a minimum value detection circuit. Reference numeral 303 denotes a threshold value calculation circuit, which is held once per field by a signal from the synchronization processing circuit and held by the maximum and minimum value detection circuit 302 of the video signal level in the field held by the maximum value detection circuit 301. The three threshold values (L1, L2, L3) in FIG. 15 are calculated using the minimum value of the video signal level in the field thus output, and output to the histogram i / f circuit 3.
【0074】図11に戻り、4は演算制御部であり、ヒ
ストグラムメモリ2のデータから累積ヒストグラムを算
出したり、更には補正テーブルを算出するための演算を
行う。また、5は演算制御部4の演算プログラムを格納
するプログラムROMである。6は第1のレジスタRA
Mであり、例えば図14のサンプリング窓D1等の第1
の画面の補正テーブルメモリへの格納データを算出する
のに用いるパラメータを格納する。7は第2のレジスタ
RAMであり、例えば図14のサンプリング窓D2等の
第2の画面の補正テーブルメモリへの格納データを算出
するのに用いるパラメータを格納する。11は第1の補
正テーブルメモリであり、演算制御部4で算出された第
1の画面の補正データを記憶する。同じく、13は第2
の補正テーブルメモリであり、演算制御部4で算出され
た第2の画面の補正データを記憶する。これらは、一般
には、メモリのアドレス入力に輝度レベルが、そのデー
タ入力には補正データが入力されて、これを記憶する。
10は第1の補正テーブルメモリi/f回路であり、第
1の補正テーブルメモリ11の書き込み及び読み出しの
制御を行う。同じく12は第2の補正テーブルメモリi
/f回路であり、第2の補正テーブルメモリ13の書き
込み及び読み出しの制御を行う。14は第1のセレクタ
であり、第1の補正テーブルメモリi/f回路10の出
力とA/D変換器1の出力とを選択し、選択結果を第1
の補正テーブルメモリ11にそのアドレスとして入力す
る。第1の補正テーブルメモリ11が書き込み動作の時
第1の補正テーブルメモリi/f回路10の出力を選択
し、読み出し動作の時A/D変換器1の出力であるデジ
タル映像信号を選択し、第1の補正テーブルメモリ11
のアドレスに入力する。15は第2のセレクタであり、
第2の補正テーブルメモリi/f回路12の出力とA/
D変換器1の出力とを選択し、選択結果を第1の補正テ
ーブルメモリ13にそのアドレスとして入力する。第2
の補正テーブルメモリ13が書き込み動作の時第2の補
正テーブルメモリ(LUT:Look Up Table)メモリi/
f回路12の出力を選択し、読み出し動作の時A/D変
換器1の出力であるデジタル映像信号を選択し、第2の
補正テーブルメモリ13のアドレスに入力する。16は
第3のセレクタであり、第1の補正テーブルメモリ11
からの出力信号と第2の補正テーブルメモリ13からの
出力信号とを選択する。17はD/A変換器であり、第
3のセレクタ16からのデジタル信号をアナログ信号に
変換する。また、19はフィールドカウンタであり、フ
ィールド識別信号を発生する。フィールド識別信号は例
えば2画面の場合1フィールド毎にON/OFFが繰り
返されるような信号である。18は同期処理回路であ
り、映像輝度信号の垂直及び水平表示開始点を初めとす
る位相情報を認識把握し、各メモリ及び回路のタイミン
グ制御を行う。Referring back to FIG. 11, reference numeral 4 denotes an arithmetic control unit, which performs calculations for calculating a cumulative histogram from data in the histogram memory 2 and further calculating a correction table. Reference numeral 5 denotes a program ROM for storing an arithmetic program of the arithmetic control unit 4. 6 is the first register RA
M, for example, a first window such as the sampling window D1 in FIG.
The parameter used to calculate the data stored in the correction table memory of the screen is stored. Reference numeral 7 denotes a second register RAM which stores parameters used for calculating data to be stored in the correction table memory of the second screen, such as the sampling window D2 in FIG. Reference numeral 11 denotes a first correction table memory which stores the correction data of the first screen calculated by the arithmetic and control unit 4. Similarly, 13 is the second
And stores the correction data of the second screen calculated by the arithmetic and control unit 4. In general, a luminance level is input to an address input of a memory, and correction data is input to a data input thereof, and these are stored.
Reference numeral 10 denotes a first correction table memory i / f circuit, which controls writing and reading of the first correction table memory 11. Similarly, reference numeral 12 denotes a second correction table memory i.
/ F circuit, which controls writing and reading of the second correction table memory 13. 14 is a first selector, the first correction table memory i / f to select the output of the circuit 1 0 output and the A / D converter 1, the first selection results
Is input to the correction table memory 1 1 as its address. When the first correction table memory 11 performs a write operation, the output of the first correction table memory i / f circuit 10 is selected. When the first correction table memory 11 performs a read operation, a digital video signal output from the A / D converter 1 is selected. First correction table memory 11
Enter the address. 15 is a second selector,
The output of the second correction table memory i / f circuit 12 and A /
The output of the D converter 1 is selected, and the selection result is input to the first correction table memory 13 as its address. Second
Of the second correction table memory (LUT: Look Up Table) memory i /
The output of the f-circuit 12 is selected, and the digital video signal which is the output of the A / D converter 1 at the time of the read operation is selected and input to the address of the second correction table memory 13. Reference numeral 16 denotes a third selector, which stores the first correction table memory 11
And the output signal from the second correction table memory 13 are selected. Reference numeral 17 denotes a D / A converter, which converts a digital signal from the third selector 16 into an analog signal. A field counter 19 generates a field identification signal. The field identification signal is, for example, a signal that is repeatedly turned on / off for each field in the case of two screens. Reference numeral 18 denotes a synchronization processing circuit which recognizes and grasps phase information such as a vertical and horizontal display start point of a video luminance signal, and performs timing control of each memory and circuit.
【0075】以上のように構成された,本実施の形態4
による階調補正回路について、以下にその動作について
説明する。まず、入力輝度信号aをA/D変換器1に入
力し、デジタル信号に変換する。A/D変換器1はこれ
を変換入力輝度信号bとして次段の回路に出力する。複
数種類の画面(例えば2画面)が存在する場合、それぞ
れ異なった画面の入力輝度信号が変換されるが、これら
をそれぞれb1 ,b2とする(例えば、2画面の場合、
図14のサンプリング窓D1の信号をb1,サンプリン
グ窓D2の信号をb2とする。)。ヒストグラムメモリ
i/f回路3は、フィールドカウンタ19から出力され
るフィールド識別信号によって2画面のうちのどちらの
画面の輝度ヒストグラムをヒストグラムメモリに蓄積す
るかを選択する。セレクタ205及び比較器207によ
って選択された画面の時だけ比較器207よりイネーブ
ル信号が発生する。例えば現フィールドでは図14のサ
ンプリング窓D1が選択されているとする。その時セレ
クタ221、222、223は、サンプリング窓D1
側、すなわちレジスタ212、214、216を選択し
ており、その値が比較器224に入力されて入力映像信
号b1と比較される。比較器224では比較を行った結
果、図14のヒストグラムのレベルA1からA4のうち
どのレベルに入力映像信号が該当するのかによってアド
レスを決定してヒストグラムメモリ2に出力する。そし
て加算器201では比較器207よりイネーブル信号が
到来した時のみ、そのアドレスのデータを" 1" だけ加
算してヒストグラムメモリに戻す。またヒストグラムメ
モリ2の度数があるレベル以上にならないように制限を
加える。一般に、輝度ヒストグラムを抽出している期間
(サンプルしている期間)はアドレスが一度アクセスさ
れる間にデータ処理を終える。この動作を一垂直走査期
間行うことによって選択輝度信号b1の輝度ヒストグラ
ムを検出する。このヒストグラムメモリ2の内容は、一
垂直走査期間、またはその整数倍の期間ごとにクリアさ
れ、全てのデータを" 0" にする。またこのヒストグラ
ムメモリ2の内容は、出力位置レジスタ29に書き込ま
れている位置に該当するようになれば演算制御部4の方
に出力される。Embodiment 4 configured as described above
The operation of the gray scale correction circuit according to the first embodiment will be described below. First, the input luminance signal a is input to the A / D converter 1 and converted into a digital signal. The A / D converter 1 outputs this to the next-stage circuit as a converted input luminance signal b. When there are a plurality of types of screens (for example, two screens), input luminance signals of different screens are respectively converted. These are respectively referred to as b1 and b2 (for example, in the case of two screens,
The signal of the sampling window D1 in FIG. 14 is denoted by b1, and the signal of the sampling window D2 is denoted by b2. ). The histogram memory i / f circuit 3 selects which of the two screens the luminance histogram is to be stored in the histogram memory based on the field identification signal output from the field counter 19. The enable signal is generated from the comparator 207 only when the screen is selected by the selector 205 and the comparator 207. For example, assume that the sampling window D1 in FIG. 14 is selected in the current field. At that time, the selectors 221, 222, and 223 are connected to the sampling window D1.
Side, that is, the registers 212, 214, and 216 are selected, and the value is input to the comparator 224 and compared with the input video signal b1. As a result of the comparison, the comparator 224 determines an address according to which level of the levels A1 to A4 of the histogram in FIG. Only when an enable signal arrives from the comparator 207, the adder 201 adds the data of the address by "1" and returns the data to the histogram memory. Further, a restriction is made so that the frequency of the histogram memory 2 does not exceed a certain level. Generally, data processing is completed while an address is accessed once during a period during which a luminance histogram is being extracted (a period during which sampling is being performed). By performing this operation for one vertical scanning period, a luminance histogram of the selected luminance signal b1 is detected. The contents of the histogram memory 2 are cleared every one vertical scanning period or a period of an integral multiple thereof, and all data is set to "0". The contents of the histogram memory 2 are output to the arithmetic control unit 4 when the contents correspond to the position written in the output position register 29.
【0076】さて、同じフィールド内では図12のヒス
トグラムi/f 回路3の第1の比較器207より出力さ
れたイネーブル信号とセレクタ225によって入力信号
のうちのサンプリング窓D1に相当する映像信号のみが
特徴検出回路20へと出力される。特徴検出回路20で
はサンプリング窓D1の中の映像信号レベルの最大値と
最小値を検出し、それによって3つのしきい値を算出す
る。これは、1フィールドに1回,サンプリング窓以外
のタイミングで行うものとする。算出された3つのしき
い値は、図12のヒストグラムi/f 回路3のセレクタ
218、219、220によってサンプリング窓D1の
しきい値レジスタ212、214、216へと入力さ
れ、次にサンプリング窓D1のヒストグラム抽出を行う
フィールドまで保持される(この実施の形態では2フィ
ールド分)。すなわち、この実施の形態では常に2フィ
ールド前の同一画面の特徴によってヒストグラム抽出の
制御が行われていることになる。サンプリング窓D2に
ついてもD1と同様の動作を行い、サンプリング窓D1
とD2との動作がフィールド毎に交番で行われることに
なる。Now, within the same field, only the enable signal output from the first comparator 207 of the histogram i / f circuit 3 in FIG. 12 and the video signal corresponding to the sampling window D1 of the input signal by the selector 225 Output to the feature detection circuit 20. The feature detection circuit 20 detects the maximum value and the minimum value of the video signal level in the sampling window D1, and calculates three threshold values accordingly. This is performed once per field at a timing other than the sampling window. The calculated three thresholds are input to the threshold registers 212, 214, and 216 of the sampling window D1 by the selectors 218, 219, and 220 of the histogram i / f circuit 3 in FIG. (The two fields in this embodiment). That is, in this embodiment, the histogram extraction control is always performed by the feature of the same screen two fields before. The same operation as that of D1 is performed for the sampling window D2.
And D2 are alternately performed for each field.
【0077】次にヒストグラムメモリ2のデータを演算
制御部4が読み出し、ヒストグラムメモリ2にそれぞれ
割り当てられた画面の輝度信号の最小輝度レベル(YMI
N )、ヒストグラムに書き込まれた総度数(TPX)を
検出し、分散(DST)を計算する。さらに全サンプル
ポイントでの輝度レベルの平均値(APL)を算出す
る。この4つの制御パラメータ(YMIN、TPX、D
ST、APL)を使用して、ベース値(BSE=加算値
の初期設定値)、累積スタートポイント(RST)、累
積エンドポイント(RED)の3つの制御パラメータを
計算する。Next, the arithmetic and control unit 4 reads out the data of the histogram memory 2 and obtains the minimum luminance level (YMI) of the luminance signal of the screen assigned to the histogram memory 2 respectively.
N), detect the total frequency (TPX) written in the histogram and calculate the variance (DST). Further, the average value (APL) of the luminance levels at all sample points is calculated. These four control parameters (YMIN, TPX, D
Using ST, APL), three control parameters of a base value (BSE = initial value of the added value), an accumulated start point (RST), and an accumulated end point (RED) are calculated.
【0078】次に、再度ヒストグラムメモリ2からデー
タを読み出し、上記算出した各制御パラメータをもとに
リミッタ(図23(b) 参照)や一定値の加算(図23
(c) 参照)等の演算を行い、その結果を補正ヒストグラ
ムデータcとする。ここで、加算する一定値(ベース
値)が大きいほど累積加算した曲線は直線に近くなり、
またその値が小さいほど累積加算した曲線は平坦化す
る。Next, data is read from the histogram memory 2 again, and a limiter (see FIG. 23 (b)) or addition of a constant value (see FIG. 23 (b)) is performed based on the calculated control parameters.
(see (c)), and the result is used as corrected histogram data c. Here, the larger the constant value (base value) to be added, the closer the cumulatively added curve becomes to a straight line,
Further, the smaller the value is, the flatter the curve obtained by cumulative addition is.
【0079】そして、累積スタートポイント(RST)
と累積エンドポイント(RED)により、その範囲内に
ついて補正ヒストグラムデータcの累積ヒストグラムデ
ータdを計算する。この様子を図23(c) および図24
(a) の曲線L1に示す。Then, the cumulative start point (RST)
And the cumulative end point (RED), the cumulative histogram data d of the corrected histogram data c is calculated within the range. This situation is shown in FIG. 23 (c) and FIG.
The curve L1 shown in FIG.
【0080】次に演算制御部4は、その累積ヒストグラ
ムデータの最大値が最大出力輝度レベルhとなるような
正規化係数を求め、この係数をもとに累積ヒストグラム
の各データgに対して正規化処理を行う。演算制御部4
はヒストグラムメモリ2に蓄積された輝度データが第
1,第2のどちらの画面のデータかによって第1,第2
の補正テーブルメモリ11,13及び第1,第2の補正
テーブルメモリi/f回路10,12の選択を行い、正
規化処理をした結果iを選択した第1の補正テーブルメ
モリ11(この例の場合、第1の補正テーブルメモリ1
1、第1の補正テーブルメモリi/f回路10を選択す
る。)に記憶する。この時、最大出力輝度レベルhを制
御することにより自動コントラストコントロール(AC
L)や、自動ブライトコントロール(ABL)のような
動作が実現できる。この動作を図24(b) に示す。ダイ
ナミックレンジが広がっている信号は、累積ヒストグラ
ムが直線に近くなる(図24(a) の直線L2)。そこで
入力映像輝度信号の累積ヒストグラム(図24(a) の曲
線L1)を直線(図24(a) の直線L2)に近づけるた
めの補正作業を補正テーブル動作にて行う。Next, the arithmetic control unit 4 obtains a normalization coefficient such that the maximum value of the cumulative histogram data becomes the maximum output luminance level h, and normalizes each data g of the cumulative histogram based on this coefficient. Perform the conversion process. Operation control unit 4
The first, second, and third are based on which of the first and second screens the luminance data stored in the histogram memory 2 is.
Of the first and second correction table memories 11 and 13 and the first and second correction table memory i / f circuits 10 and 12, and the first correction table memory 11 (in this example) which selects the result i of the normalization processing. In the case, the first correction table memory 1
1. The first correction table memory i / f circuit 10 is selected. ). At this time, by controlling the maximum output luminance level h, the automatic contrast control (AC
L) and operations such as automatic bright control (ABL). This operation is shown in FIG. For a signal having a wide dynamic range, the cumulative histogram is close to a straight line (straight line L2 in FIG. 24A). Therefore, a correction table operation is performed by a correction table operation to bring the cumulative histogram of the input video luminance signal (curve L1 in FIG. 24A) closer to a straight line (straight line L2 in FIG. 24A).
【0081】第1の補正テーブルメモリ11は、ヒスト
グラムメモリ2に割り当てられた画面での変換入力輝度
信号b1 をアドレスとしてそのデータjを読み出し、補
正出力輝度信号k1 を得る。図24(c) は、補正後の輝
度信号のヒストグラムを示す。 The first correction table memory 11 reads out the data j using the converted input luminance signal b1 on the screen assigned to the histogram memory 2 as an address, and obtains a corrected output luminance signal k1. FIG. 24C shows a histogram of the corrected luminance signal.
【0082】次に第3のセレクタ16は第1の画面領域
に対する第1の補正出力信号k1 、第2の画面領域に対
する第2の補正出力信号k2 をそれぞれ画面領域に応じ
て切り換えて補正出力信号kを出力する。そして、D/
A変換器17は、この第3のセレクタ16からの出力信
号kをアナログ信号lに変換して出力する。同期処理回
路18は以上述べたような順序で各部の動作が行われる
ように各回路の動作タイミングを制御する。Next, the third selector 16 switches the first correction output signal k1 for the first screen area and the second correction output signal k2 for the second screen area in accordance with the screen area, respectively. Output k. And D /
The A converter 17 converts the output signal k from the third selector 16 into an analog signal 1 and outputs it. The synchronization processing circuit 18 controls the operation timing of each circuit so that the operation of each unit is performed in the order described above.
【0083】このようにフィールド毎にヒストグラムメ
モリにデータを蓄積する画面を切り換えることでヒスト
グラムメモリの使用量を増やすことなく、またデータ蓄
積を制御する特徴検出もフィールド毎に特徴を検出する
画面を切り換えるため1つの特徴検出回路のみでよいた
め、回路量を増やすことがなく、またヒストグラムメモ
リi/f回路の回路量を増やすことなく複数画面に対応
した階調補正処理を実現することができるうえに、各フ
ィールドで設定するサンプル領域は、データ抽出領域と
特徴検出領域と同じサンプル領域を設定するだけでよ
く、例えば2画面が重なっている場合でも両方の画面の
サンプルをすることができるなどサンプル領域の自由度
を増すことができる。As described above, by switching the screen for storing data in the histogram memory for each field, the amount of use of the histogram memory is not increased, and the feature detection for controlling data storage is also switched for each field in which the feature is detected. Therefore, since only one feature detection circuit is required, the gradation correction processing corresponding to a plurality of screens can be realized without increasing the circuit amount and without increasing the circuit amount of the histogram memory i / f circuit. As the sample area set in each field, it is only necessary to set the same sample area as the data extraction area and the feature detection area. For example, even if two screens overlap, it is possible to sample both screens. Degree of freedom can be increased.
【0084】実施の形態5.図16は本発明の実施の形
態5による階調補正装置の構成をブロック図として示し
たものであり、本願の請求項9,10の発明に相当する
ものである。この実施の形態5はヒストグラムメモリお
よびヒストグラムメモリi/f回路を1つずつにできる
のみならず、特徴検出回路をも1つにでき、しかも、階
調補正の効果を迅速に得ることができるものである。図
11に示した階調補正装置と同様な部分については同一
符号を付しており、その部分の動作については説明を省
略する。Embodiment 5 FIG. 16 is a block diagram showing a configuration of a gradation correcting apparatus according to a fifth embodiment of the present invention, and corresponds to claims 9 and 10 of the present application. In the fifth embodiment, not only one histogram memory and one histogram memory i / f circuit can be provided, but also one feature detection circuit, and the effect of gradation correction can be obtained quickly. It is. The same parts as those of the tone correction device shown in FIG. 11 are denoted by the same reference numerals, and the description of the operation of those parts will be omitted.
【0085】図16において、61はヒストグラムi/
f回路であり、ヒストグラムメモリ2の書き込み及び読
み出しを制御する。図17はヒストグラムメモリi/f
回路61の構成を詳しく記述したブロック図であり、図
12に示したヒストグラムメモリi/f回路と同様な部
分については同一符号を付しており、その詳細な動作に
ついては説明を省略する。図17において、601はフ
ィールドカウンタ19から送られてくるフィールド識別
信号によって第1のサンプル窓レジスタ203と第2の
サンプル窓レジスタ204とを切り換えるセレクタであ
り、セレクタ205とは逆のレジスタを選択する。60
2は画素カウンタ206による現在の画素の位置情報と
セレクタ601から出力されたサンプリング窓の位置情
報とを比較し、現在の画素がサンプリング窓の内部に存
在する時にイネーブル信号を発生する第3の比較器であ
り、第1の比較器207とは逆のサンプリング窓にてイ
ネーブル信号を発生する。603は第3の比較器702
によって出力されたイネーブル信号によって特徴検出回
路20に映像信号を出力するか否かを選択するセレクタ
である。これによってヒストグラム抽出されるサンプリ
ング窓と特徴検出されるサンプリング窓とが常に逆のサ
ンプリング窓になっている。604,605,606は
特徴検出回路より出力された3つのしきい値を保持する
ためのレジスタである。1フィールド前に特徴検出され
た3つのしきい値なので、現フィールドでのヒストグラ
ム抽出用のサンプリング窓の1フィールド前の特徴と一
致する。In FIG. 16, reference numeral 61 denotes a histogram i /
An f circuit controls writing and reading of the histogram memory 2. FIG. 17 shows a histogram memory i / f.
FIG. 13 is a block diagram describing the configuration of the circuit 61 in detail. The same parts as those of the histogram memory i / f circuit shown in FIG. In FIG. 17, reference numeral 601 denotes a selector for switching between the first sample window register 203 and the second sample window register 204 according to a field identification signal sent from the field counter 19, and selects a register opposite to the selector 205. . 60
2 is a third comparison for comparing the position information of the current pixel by the pixel counter 206 with the position information of the sampling window output from the selector 601 and generating an enable signal when the current pixel is inside the sampling window. And generates an enable signal in a sampling window opposite to that of the first comparator 207. 603 is a third comparator 702
Is a selector for selecting whether or not to output a video signal to the feature detection circuit 20 according to the enable signal output from the selector. Thus, the sampling window from which the histogram is extracted and the sampling window from which the feature is detected are always the opposite sampling windows. Reference numerals 604, 605, and 606 are registers for holding three threshold values output from the feature detection circuit. Since there are three threshold values at which the feature is detected one field before, it matches the feature one field before the sampling window for histogram extraction in the current field.
【0086】以上のように構成された階調補正回路につ
いて、以下にその動作について説明する。現フィールド
では図14におけるサンプリング窓D1をヒストグラム
抽出用のサンプリング窓に割り当てているものとする。
従って、図17のセレクタ205ではD1に相当する第
1のサンプリング窓レジスタ203が選択され、セレク
タ601ではサンプリング窓D2に相当する第2のサン
プリング窓レジスタ204が選択されている。そこで第
1の比較器207からはサンプリング窓D1領域でイネ
ーブル信号が発生され、D1領域のデータがヒストグラ
ムデータとしてヒストグラムメモリ2に蓄積される。第
3の比較器602からはサンプリング窓D2領域でイネ
ーブル信号が発生され、D2領域のデータが特徴検出用
のデータとして特徴検出回路20に出力される。3つの
しきい値レジスタには前フィールドのサンプリング窓の
特徴、即ち、レベルの最大値、最小値より算出された3
つのしきい値が保持されている。前フィールドの特徴検
出用のサンプリング窓は、現フィールドのヒストグラム
抽出用のサンプリング窓に一致し、ヒストグラムの抽出
を精度よく行うことができる。1フィールド毎のサンプ
リング窓とヒストグラム抽出及び特徴検出のタイミング
チャートを図18に示す。The operation of the gradation correction circuit configured as described above will be described below. In the current field, it is assumed that the sampling window D1 in FIG. 14 is assigned to a sampling window for extracting a histogram.
Accordingly, the selector 205 in FIG. 17 selects the first sampling window register 203 corresponding to D1, and the selector 601 selects the second sampling window register 204 corresponding to the sampling window D2. Therefore, an enable signal is generated from the first comparator 207 in the sampling window D1 area, and the data in the D1 area is stored in the histogram memory 2 as histogram data. An enable signal is generated from the third comparator 602 in the sampling window D2 region, and data in the D2 region is output to the feature detection circuit 20 as feature detection data. The three threshold registers have the characteristics of the sampling window of the previous field, that is, the three values calculated from the maximum and minimum levels.
Two thresholds are maintained. The sampling window for detecting the feature of the previous field matches the sampling window for extracting the histogram of the current field, so that the histogram can be extracted with high accuracy. FIG. 18 shows a sampling window for each field and a timing chart of histogram extraction and feature detection.
【0087】このようにすれば、表示画面上に複数の映
像を表示させる場合も、フィールド毎にヒストグラムメ
モリにデータを蓄積する画面を切り換えることでヒスト
グラムメモリの使用量を増やすことなく、また上記デー
タ蓄積を制御する特徴検出もフィールド毎に特徴を検出
する画面を切り換えるため1つの特徴検出回路のみで回
路量を増やすことなく、またヒストグラムメモリi/f
回路の回路量を増やすことなく複数画面に対応した階調
補正処理を実現することができるうえに、1フィールド
前の画面の特徴を用いて現フィールドのヒストグラム抽
出の制御を行うために制御の精度が増すことができる。In this way, even when a plurality of images are displayed on the display screen, the screen for storing data in the histogram memory is switched for each field without increasing the amount of use of the histogram memory. In the feature detection for controlling the accumulation, the screen for detecting the feature is switched for each field, so that only one feature detection circuit does not increase the circuit amount and the histogram memory i / f.
It is possible to realize gradation correction processing corresponding to a plurality of screens without increasing the circuit amount of the circuit, and to control the histogram extraction of the current field using the characteristics of the screen one field before, so that the control accuracy is improved. Can increase.
【0088】[0088]
【発明の効果】以上のように、本願の請求項1の発明に
係る階調補正装置によれば、一画面に複数の画面を同時
に表示するとき、各画面の階調を夫々補正する階調補正
装置であって、入力された夫々の画面の映像信号を特定
周期で切り換えて、当該各画面の映像信号の振幅レベル
の度数分布を記憶するヒストグラムメモリと、上記ヒス
トグラムメモリが入力された夫々の画面の映像信号を特
定周期で切り換えて当該各画面の映像信号の振幅レベル
の度数分布を記憶するように、当該ヒストグラムメモリ
に対し、度数分布のデータの書き込み及び読み出し制御
を行うヒストグラムインターフェース回路と、上記ヒス
トグラムメモリに対して輝度度数分布のデータを上記ヒ
ストグラムインターフェース回路を介して取り出して累
積輝度分布を演算するとともに、得られた累積輝度分布
が所望の形状になるよう制御パラメータを設定し、上記
制御パラメータを用いて輝度度数分布を修正し、修正輝
度度数分布を用いて入力輝度信号のレベルを補正するた
めの補正テーブルを作成する演算制御部と、上記演算制
御部で作成された複数の画面の映像信号に対する補正テ
ーブルを少なくとも上記特定周期の間保持する複数のル
ックアップテーブルメモリと、各画面の映像信号が入力
される毎に上記複数のルックアップテーブルメモリを切
り換えて輝度信号を入力し、上記ルックアップテーブル
メモリの補正テーブルを用いて各画像の補正輝度信号を
出力する画像切換セレクタとを備えるようにしたので、
特定周期毎にヒストグラムをとり、補正テーブルを設定
する画面を切り換え、各画面の階調補正を独立して行う
ことができ、ヒストグラムメモリの使用量、及びヒスト
グラムメモリインタフェース回路の回路量を増やすこと
なく、複数画面に対応した階調補正処理を実現すること
ができ、製造コストの低減化、及び装置の小型化を図る
ことができるという効果が得られる。As described above, according to the gradation correcting apparatus of the first aspect of the present invention, when a plurality of screens are simultaneously displayed on one screen, the gradation of each screen is corrected. A correction device, wherein the input video signal of each screen is switched at a specific cycle to store a frequency distribution of the amplitude level of the video signal of each screen; A histogram interface circuit that controls writing and reading of frequency distribution data to the histogram memory so as to store the frequency distribution of the amplitude level of the video signal of each screen by switching the video signal of the screen at a specific cycle; The luminance frequency distribution data is extracted from the histogram memory via the histogram interface circuit and the cumulative luminance distribution is calculated. Control parameters are set so that the obtained cumulative luminance distribution has a desired shape, the luminance frequency distribution is corrected using the control parameters, and the level of the input luminance signal is corrected using the corrected luminance frequency distribution. And a plurality of look-up table memories for holding a correction table for the video signals of the plurality of screens created by the arithmetic control unit for at least the specific period, and an image of each screen. type a luminance signal each time the signal is input by switching the plurality of look-up table memory, and an image switching selector for outputting a corrected luminance signal for each image using the correction table above SL look-up table memory So that
Takes a histogram at each specific cycle, switches the screen for setting the correction table, and performs tone correction for each screen independently
It is possible to realize gradation correction processing corresponding to a plurality of screens without increasing the amount of histogram memory used and the amount of histogram memory interface circuits, thereby reducing manufacturing costs and miniaturizing the apparatus. Is obtained.
【0089】また、本願の請求項2の発明に係る階調補
正装置によれば、請求項1記載の発明に係る階調補正装
置において、上記ヒストグラムメモリインターフェース
回路が、複数の画面の映像信号に対して、上記特定周期
として、映像信号のフィールド毎の周期またはその倍数
毎の周期で順次切り換えて輝度信号を取り込み、同一画
面上に表示される複数の映像信号の中から1つの映像信
号の輝度度数分布を抽出するように制御して上記ヒスト
グラムメモリに与えるようにしたので、1フィールドの
周期毎にまたはその倍数の周期毎にヒストグラムをと
り、補正テーブルを設定する画面を切り換え、各画面の
階調補正を独立して行うことができ、ヒストグラムメモ
リの使用量、及びヒストグラムメモリインタフェース回
路の回路量を増やすことなく、複数画面に対応した階調
補正処理を実現することができ、製造コストの低減化、
及び装置の小型化を図ることができるという効果が得ら
れる。Further, according to the gradation correcting device of the present invention, in the gradation correcting device of the present invention, the histogram memory interface circuit converts the video signals of a plurality of screens into video signals. On the other hand, as the specific period, a luminance signal is fetched by sequentially switching at a period of each field of the video signal or a period of a multiple thereof, and the luminance of one video signal is selected from a plurality of video signals displayed on the same screen. Since the frequency distribution is controlled so as to be extracted and given to the above-mentioned histogram memory, a histogram is taken at each cycle of one field or at a cycle of a multiple thereof, and the screen for setting the correction table is switched. It can be performed independently tone correction, increasing the circuit complexity of usage, and the histogram memory interface circuit of the histogram memory And no, it is possible to realize a gradation correction process corresponding to the plurality of screens, reduce the manufacturing cost,
Also, the effect that the size of the device can be reduced can be obtained.
【0090】また、本願の請求項3の発明に係る階調補
正装置によれば、請求項1記載の階調補正装置におい
て、上記ヒストグラムインタフェース回路が、複数種類
の度数分布抽出部を備え、該複数種類の度数分布抽出部
を抽出領域毎に切り換えて用いることにより、表示画面
上に複数の映像を表示させる場合に、画面切り換え信号
によって各画面毎にヒストグラム累積処理を切り換えて
用いるようにしたので、それぞれの画面に合わせたヒス
トグラム累積、及び階調補正処理を実現することがで
き、製造コストの低減化、及び装置の小型化を図ること
ができるという効果が得られる。Further, according to the tone correction device of the third aspect of the present invention, in the tone correction device according to the first aspect, the histogram interface circuit includes a plurality of types of frequency distribution extraction units. When a plurality of images are displayed on the display screen by using a plurality of types of frequency distribution extraction units by switching for each extraction region, the histogram accumulation process is switched for each screen by a screen switching signal.
Since the so that using a histogram cumulative tailored to each screen, and it is possible to realize a gradation correction processing, there is an advantage that it is possible to achieve reduction in manufacturing cost, and the size of the apparatus.
【0091】また、本願の請求項4の発明に係る階調補
正装置によれば、請求項3記載の階調補正装置におい
て、上記ヒストグラムインタフェース回路が、上記複数
種類の度数分布抽出部を上記抽出領域の切り換えに同期
して切り換えるものとしたので、それぞれの画面に合わ
せたヒストグラム累積、及び階調補正処理を実現するこ
とができ、製造コストの低減化、及び装置の小型化を図
ることができるという効果が得られる。According to the tone correcting apparatus of the present invention, the histogram interface circuit extracts the plurality of types of frequency distribution extracting sections. Since the switching is performed in synchronization with the switching of the areas, it is possible to realize histogram accumulation and gradation correction processing suitable for each screen, to reduce the manufacturing cost, and to reduce the size of the apparatus. The effect is obtained.
【0092】また、本願の請求項5の発明に係る階調補
正装置によれば、入力された映像信号の振幅レベルの度
数分布を記憶するヒストグラムメモリと、上記度数分布
を抽出し、上記ヒストグラムメモリへの書き込み、及び
読み出しを行うヒストグラムメモリインタフェース回路
と、上記ヒストグラムメモリインタフェース回路から取
り出された輝度度数分布のデータを用いて入力輝度信号
のレベルを補正するための補正式、または補正テーブル
を作成する演算制御部と、上記演算制御部で作成された
画面に対する補正式、または補正テーブルを保持する補
正テーブルとを備えた階調補正装置において、上記ヒス
トグラムメモリインタフェース回路に、上記ヒストグラ
ムメモリの第1のアドレスのメモリが満たされた時に出
力されるデータ格納信号を受け、上記第1のアドレスの
メモリをリセットさせるリセット信号を上記ヒストグラ
ムメモリに送信するリセット部と、上記データ格納信号
を第2のアドレスのメモリに送信するデータ格納信号送
信部とを備えるようにしたので、モード信号によってモ
ード切り換えを行い、2つのモードのヒストグラムのう
ちの1つのモードを選択してヒストグラムの抽出を行う
ことができ、複数種類の度数分布の抽出を行う際に、1
つのレンジに累積できる振幅レベルの度数分布の最大度
数を変えることができ、これにより、ヒストグラムメモ
リを有効に使った階調補正処理を実現することができ、
製造コストの低減化、及び装置の小型化を図ることがで
きるという効果が得られる。Further, according to the gradation correcting apparatus of the present invention, a histogram memory for storing a frequency distribution of amplitude levels of an input video signal, and a histogram memory for extracting the frequency distribution and storing the histogram memory A histogram memory interface circuit for writing and reading data to and from the histogram memory interface circuit, and a correction formula or a correction table for correcting the level of the input luminance signal using the data of the luminance frequency distribution extracted from the histogram memory interface circuit. In a gradation correction device comprising an arithmetic control unit and a correction table for holding a correction formula or a correction table for a screen created by the arithmetic control unit, the histogram memory interface circuit includes a first memory of the histogram memory. Data type output when memory at address is full Receiving the signals, as comprising a reset unit for transmitting a reset signal for resetting the memory of the first address in the histogram memory, a data storage signal transmission unit for transmitting the data stored signals in a memory of the second address Therefore , the mode is switched by the mode signal, and one of the two mode histograms is selected to extract the histogram.
It can, in performing the extraction of a plurality of types of frequency distribution, 1
It is possible to change the maximum frequency of the frequency distribution of the amplitude level that can be accumulated in one range, thereby realizing a gradation correction process using the histogram memory effectively.
The effects of reducing the manufacturing cost and the size of the device can be obtained.
【0093】また、本願の請求項6の発明に係る階調補
正装置によれば、請求項5記載の階調補正装置におい
て、上記ヒストグラムメモリインタフェース回路が、複
数種類の度数分布抽出部を備え、上記リセット部および
上記データ格納信号送信部は、上記複数種類の度数分布
抽出部の動作状況によってその動作が制御されるものと
したので、複数種類の度数分布の抽出を行う際に、1つ
のレンジに累積できる振幅レベルの度数分布の最大度数
を変えることができ、これにより、ヒストグラムメモリ
を有効に使った階調補正処理を実現することができ、製
造コストの低減化、及び装置の小型化を図ることができ
るという効果が得られる。According to the tone correcting apparatus of the present invention, the histogram memory interface circuit includes a plurality of types of frequency distribution extracting units. The reset unit and the data storage signal transmission unit are controlled by the operation status of the plurality of types of frequency distribution extraction units. Therefore, when extracting a plurality of types of frequency distributions, one range is used. It is possible to change the maximum frequency of the frequency distribution of the amplitude level that can be accumulated in the memory, thereby realizing a gradation correction process using the histogram memory effectively, reducing the manufacturing cost and miniaturizing the apparatus. The effect is that it can be achieved.
【0094】また、本願の請求項7の発明に係る階調補
正装置によれば、一画面に複数の画面を同時に表示する
とき、各画面の階調を夫々補正する階調補正装置であっ
て、入力された夫々の画面の映像信号を特定周期で切り
換えて、当該各画面の映像信号の振幅レベルの度数分布
を記憶するヒストグラムメモリと、入力された映像信号
の振幅レベルの特徴を検出する特徴検出回路と、上記ヒ
ストグラムメモリへの書き込み及び読み出しの制御及び
上記特徴検出回路への映像信号の入出力の制御を行うヒ
ストグラムインタフェース回路と、上記ヒストグラムイ
ンタフェース回路から取り出された映像信号の度数分布
のデータを用いて入力映像信号のレベルを補正するため
の補正式または補正テーブルを作成する演算制御部と、
上記演算制御部で作成された複数の画面の映像信号に対
する補正式または補正テーブルを保持する複数の補正テ
ーブルメモリと、各画面の映像信号が入力される毎に上
記複数の補正テーブルメモリを切り換えて映像信号を入
力し、上記補正テーブルメモリの補正式または補正テー
ブルを用いて各画面の補正映像信号を出力する画面切り
換えセレクタとを備え、上記ヒストグラムインタフェー
ス回路が、上記同一画面上に表示される複数画面の中か
ら1つの画面の映像信号に対応した領域を度数分布抽出
領域となるように制御を行い、上記ヒストグラムインタ
フェース回路が、上記同一画面上に表示される複数画面
の中から1つの画面の映像信号に対応した領域を特徴検
出領域となるように制御を行うとともに、上記ヒストグ
ラムインタフェース回路が、複数個のレジスタを備え、
上記特徴検出回路より検出された特徴データをある一定
期間保持することができるようにしたので、ヒストグラ
ムメモリの使用量を増やすことなく、またデータ蓄積を
制御する特徴検出もフィールド毎に特徴を検出する画面
を切り換えるため1つの特徴検出回路のみで回路量を増
やすことなく、またヒストグラムメモリインタフェース
回路の回路量を増やすことなく複数画面に対応した階調
補正処理を実現することができるうえに、各フィールド
で設定するサンプル領域は、データ抽出領域と特徴検出
R>領域と同じサンプル領域を設定するだけでよく、例え
ば2画面が重なっている場合でも両方の画面のサンプル
をすることができるなどサンプル領域の自由度が増す階
調補正処理を実現できるという有利な効果が得られる。According to the gradation correcting apparatus of the present invention, when displaying a plurality of screens simultaneously on one screen, the gradation correcting apparatus corrects the gradation of each screen. A histogram memory for storing the frequency distribution of the amplitude levels of the video signals of the respective screens by switching the video signals of the respective input screens at a specific cycle, and detecting the amplitude level characteristics of the input video signals. A detection circuit, a histogram interface circuit for controlling writing / reading to / from the histogram memory, and a control of input / output of a video signal to / from the feature detection circuit, and frequency distribution data of the video signal extracted from the histogram interface circuit An arithmetic control unit that creates a correction formula or a correction table for correcting the level of the input video signal using
By switching between the plurality of correction table memories that hold correction formulas or correction tables for the video signals of the plurality of screens created by the arithmetic control unit and the plurality of correction table memories each time a video signal of each screen is input. A screen switching selector for inputting a video signal and outputting a corrected video signal of each screen using a correction formula or a correction table in the correction table memory, wherein the histogram interface circuit is displayed on the same screen. An area corresponding to a video signal of one screen is controlled so as to be a frequency distribution extraction area from among the screens, and the histogram interface circuit performs the control of one screen from among the plurality of screens displayed on the same screen. In addition to controlling the area corresponding to the video signal to be the feature detection area, the histogram interface Circuit comprises a plurality of registers,
Since the feature data detected by the feature detection circuit can be held for a certain period of time, the feature detection for controlling data accumulation can be performed without detecting an increase in the amount of use of the histogram memory. In order to switch screens, it is possible to realize gradation correction processing corresponding to a plurality of screens without increasing the amount of circuits with only one feature detection circuit and without increasing the amount of circuits of the histogram memory interface circuit. The sample area set in step 4 is the data extraction area and feature detection
It is only necessary to set the same sample area as the R> area. For example, even when two screens are overlapped, it is possible to realize a gradation correction process that increases the degree of freedom of the sample area, for example, it is possible to sample both screens. Effects can be obtained.
【0095】また、本願の請求項8の発明に係る階調補
正装置によれば、請求項7記載の階調補正装置におい
て、上記ヒストグラムインタフェース回路が、上記度数
分布抽出領域をフィールド毎またはフィールドの倍数の
周期で切り換え、上記特徴検出領域をフィールド毎また
はフィールドの倍数の周期で切り換えるようにしたの
で、ヒストグラムメモリの使用量を増やすことなく、ま
たデータ蓄積を制御する特徴検出もフィールド毎に特徴
を検出する画面を切り換えるため1つの特徴検出回路の
みで回路量を増やすことなく、またヒストグラムメモリ
インタフェース回路の回路量を増やすことなく複数画面
に対応した階調補正処理を実現することができるうえに
各フィールドで設定するサンプル領域は、データ抽出領
域と特徴検出領域と同じサンプル領域を設定するだけで
よく、例えば2画面が重なっている場合でも両方の画面
のサンプルをすることができるなどサンプル領域の自由
度が増す階調補正処理を実現できるという有利な効果が
得られる。According to the gradation correcting apparatus of the present invention, in the gradation correcting apparatus of the present invention, the histogram interface circuit may be configured to set the frequency distribution extraction area for each field or for each field. The feature detection area is switched at a cycle of a multiple, and the feature detection area is switched at a cycle of a field or a multiple of the field. Therefore, the feature detection for controlling data accumulation can be performed without increasing the amount of use of the histogram memory. In order to switch the screen to be detected, it is possible to realize a gradation correction process corresponding to a plurality of screens without increasing the circuit amount by only one feature detection circuit and without increasing the circuit amount of the histogram memory interface circuit. The sample area set in the field is the same as the data extraction area and feature detection area. It is only necessary to set a sample area. For example, even when two screens overlap, it is possible to obtain the advantageous effect of realizing a gradation correction process in which the degree of freedom of the sample area is increased, for example, both samples can be sampled. .
【0096】また、本願の請求項9の発明に係る階調補
正装置によれば、一画面に複数の画面を同時に表示する
とき、各画面の階調を夫々補正する階調補正装置であっ
て、入力された夫々の画面の映像信号を特定周期で切り
換えて、当該各画面の映像信号の振幅レベルの度数分布
を記憶するヒストグラムメモリと、入力された夫々の画
面の映像信号を特定周期で切り換えて、当該各画面の映
像信号の振幅レベルの特徴を検出する特徴検出回路と、
上記ヒストグラムメモリへの書き込み及び読み出しの制
御及び上記特徴検出回路への映像信号の入出力の制御を
行うヒストグラムインタフェース回路と、上記ヒストグ
ラムインタフェース回路から取り出された映像信号の度
数分布のデータを用いて入力映像信号のレベルを補正す
るための補正式または補正テーブルを作成する演算制御
部と、上記演算制御部で作成された複数の画面の映像信
号に対する補正式または補正テーブルを保持する複数の
補正テーブルメモリと、各画面の映像信号が入力される
毎に上記複数の補正テーブルメモリを切り換えて映像信
号を入力し、上記補正テーブルメモリの補正式または補
正テーブルを用いて各画面の補正映像信号を出力する画
面切り換えセレクタとを備え、上記ヒストグラムインタ
フェース回路が、上記同一画面上に表示される複数画面
の中から1つの画面の映像信号に対応した領域を度数分
布抽出領域となるように制御を行い、上記ヒストグラム
インタフェース回路が、上記同一画面上に表示される複
数画面の中から1つの画面の映像信号に対応した領域を
特徴検出領域となるように制御を行うとともに、上記ヒ
ストグラムインタフェース回路が、上記特徴検出領域の
画面が次に上記度数分布抽出領域になるように切り換え
るようにしたので、上記ヒストグラムインタフェース回
路は、上記同一画面上に表示される複数画面の中から1
つの画面の映像信号に対応した領域を度数分布抽出領域
となるように制御を行い、上記ヒストグラムインタフェ
ース回路は、上記同一画面上に表示される複数画面の中
から1つの画面の映像信号に対応した領域を特徴検出領
域となるように制御を行うとともに、上記ヒストグラム
インタフェース回路は、上記特徴検出領域の画面が次に
上記度数分布抽出領域になるように切り換えることがで
き、ヒストグラムメモリの使用量を増やすことなく、ま
た上記データ蓄積を制御する特徴検出もフィールド毎に
特徴を検出する画面を切り換えるため1つの特徴検出回
路のみで回路量を増やすことなく、またヒストグラムメ
モリインタフェース回路の回路量を増やすことなく複数
画面に対応した階調補正処理を実現することができるう
えに1フィールド前の画面の特徴を用いて現フィールド
のヒストグラム抽出の制御を行うために制御の精度が増
す階調補正処理を実現することができるという有利な効
果が得られる。According to the tone correcting apparatus of the ninth aspect of the present invention, when displaying a plurality of screens simultaneously on one screen, the tone correcting apparatus corrects the tone of each screen. The video signal of each input screen is switched at a specific cycle, and a histogram memory for storing the frequency distribution of the amplitude level of the video signal of each screen, and the video signal of each input screen is switched at a specific cycle. A feature detection circuit for detecting a feature of the amplitude level of the video signal of each screen;
A histogram interface circuit that controls writing and reading to and from the histogram memory and controls input and output of a video signal to and from the feature detection circuit; and input using the frequency distribution data of the video signal extracted from the histogram interface circuit. An arithmetic control unit for creating a correction formula or a correction table for correcting the level of the video signal, and a plurality of correction table memories for holding the correction formulas or the correction tables for the video signals of a plurality of screens created by the arithmetic control unit Each time a video signal of each screen is input, switches the plurality of correction table memories to input a video signal, and outputs a corrected video signal of each screen using the correction formula or the correction table of the correction table memory. A screen switching selector, wherein the histogram interface circuit comprises: An area corresponding to a video signal of one screen among a plurality of screens displayed on the same screen is controlled to be a frequency distribution extraction area, and the histogram interface circuit is displayed on the same screen. The histogram interface circuit controls the area corresponding to the video signal of one screen from a plurality of screens to be a feature detection area, and the histogram interface circuit determines that the screen of the feature detection area is the frequency distribution extraction area next. In this way, the histogram interface circuit performs one of the multiple screens displayed on the same screen.
The histogram interface circuit controls the area corresponding to the video signal of one screen to be a frequency distribution extraction area, and the histogram interface circuit supports the video signal of one screen from the plurality of screens displayed on the same screen. performs control such that the feature detection area region, the histogram interface circuit be switched as screen of the feature detection area then becomes the frequency distribution extraction area
In this case , the amount of the histogram memory used is not increased, and the feature detection for controlling the data accumulation is performed by switching the screen for detecting the feature for each field. It is possible to realize gradation correction processing corresponding to a plurality of screens without increasing the amount of interface circuits, and to control the extraction of the histogram of the current field using the characteristics of the screen one field before. The advantageous effect that the tone correction processing in which the number increases can be realized can be obtained.
【0097】また、本願の請求項10の発明に係る階調
補正装置によれば、請求項9記載の階調補正装置におい
て、上記ヒストグラムインタフェース回路が、上記度数
分布抽出領域をフィールド毎またはフィールドの倍数の
周期で切り換え、上記特徴検出領域をフィールド毎また
はフィールドの倍数の周期で切り換えるようにしたの
で、ヒストグラムメモリの使用量を増やすことなく、ま
た上記データ蓄積を制御する特徴検出もフィールド毎に
特徴を検出する画面を切り換えるため1つの特徴検出回
路のみで回路量を増やすことなく、またヒストグラムメ
モリインタフェース回路の回路量を増やすことなく複数
画面に対応した階調補正処理を実現することができるう
えに1フィールド前の画面の特徴を用いて現フィールド
のヒストグラム抽出の制御を行うために制御の精度が増
す階調補正処理を実現することができるという有利な効
果が得られる。Further, according to the gradation correcting apparatus of the tenth aspect of the present invention, in the gradation correcting apparatus according to the ninth aspect, the histogram interface circuit may be configured to set the frequency distribution extraction area for each field or for each field. Since the feature detection area is switched on a field-by-field basis or on a cycle of a multiple of the field, the feature detection area is switched on a field-by-field basis without increasing the amount of use of the histogram memory. In addition, it is possible to realize a gradation correction process corresponding to a plurality of screens without changing the amount of circuits with only one feature detection circuit and without increasing the amount of circuits of the histogram memory interface circuit. Histogram extraction of current field using feature of screen one field before Advantageous effect that it is possible to realize a gradation correction processing to increase the control precision in order to control is obtained.
【図1】本発明の実施の形態1による階調補正装置のブ
ロック図である。FIG. 1 is a block diagram of a tone correction device according to a first embodiment of the present invention.
【図2】上記実施の形態1による階調補正装置を構成す
るヒストグラムメモリi/f回路のブロック図である。FIG. 2 is a block diagram of a histogram memory i / f circuit included in the gradation correction device according to the first embodiment.
【図3】上記実施の形態1による階調補正装置のヒスト
グラムサンプリング窓の例を説明するための図である。FIG. 3 is a diagram for explaining an example of a histogram sampling window of the tone correction device according to the first embodiment.
【図4】本発明の実施の形態2による階調補正装置のブ
ロック図である。FIG. 4 is a block diagram of a tone correction device according to a second embodiment of the present invention.
【図5】上記実施の形態2による階調補正装置を構成す
るヒストグラムメモリi/f回路のブロック図である。FIG. 5 is a block diagram of a histogram memory i / f circuit included in the gradation correction device according to the second embodiment.
【図6】上記実施の形態2による階調補正装置の抽出ヒ
ストグラムの例を示す図である。FIG. 6 is a diagram showing an example of an extraction histogram of the gradation correction device according to the second embodiment.
【図7】本発明の実施の形態3による階調補正装置のブ
ロック図である。FIG. 7 is a block diagram of a tone correction device according to a third embodiment of the present invention.
【図8】上記実施の形態3による階調補正装置を構成す
るヒストグラムメモリi/f回路のブロック図である。FIG. 8 is a block diagram of a histogram memory i / f circuit included in the gradation correction apparatus according to the third embodiment.
【図9】上記実施の形態3による階調補正装置の抽出ヒ
ストグラムの例を示す図である。FIG. 9 is a diagram showing an example of an extraction histogram of the gradation correction device according to the third embodiment.
【図10】上記実施の形態3による階調補正装置のデー
タ累積の例を示す図である。FIG. 10 is a diagram showing an example of data accumulation of the gradation correction device according to the third embodiment.
【図11】本発明の実施の形態4による階調補正装置の
ブロック図である。FIG. 11 is a block diagram of a tone correction device according to a fourth embodiment of the present invention.
【図12】上記実施の形態4による階調補正装置を構成
するヒストグラムメモリi/f回路のブロック図であ
る。FIG. 12 is a block diagram of a histogram memory i / f circuit included in the gradation correction device according to the fourth embodiment.
【図13】上記実施の形態4による階調補正装置を構成
する特徴検出回路のブロック図である。FIG. 13 is a block diagram of a feature detection circuit included in the tone correction device according to the fourth embodiment.
【図14】上記実施の形態4による階調補正装置のヒス
トグラムサンプリング窓の例を説明するための図であ
る。FIG. 14 is a diagram for explaining an example of a histogram sampling window of the tone correction device according to the fourth embodiment.
【図15】上記実施の形態4による階調補正装置の抽出
ヒストグラムの例を示す図である。FIG. 15 is a diagram showing an example of an extraction histogram of the gradation correction device according to the fourth embodiment.
【図16】本発明の実施の形態5による階調補正装置の
ブロック図である。FIG. 16 is a block diagram of a tone correction device according to a fifth embodiment of the present invention.
【図17】本発明の実施の形態5による階調補正装置を
構成するヒストグラムメモリi/f回路のブロック図で
ある。FIG. 17 is a block diagram of a histogram memory i / f circuit included in a gradation correction device according to a fifth embodiment of the present invention.
【図18】本発明の実施の形態5による階調補正装置を
構成するヒストグラムメモリi/f回路の動作タイミン
グチャートである。FIG. 18 is an operation timing chart of a histogram memory i / f circuit included in the gradation correction device according to the fifth embodiment of the present invention.
【図19】従来の階調補正装置のブロック図である。FIG. 19 is a block diagram of a conventional gradation correction device.
【図20】従来の階調補正装置の各部動作説明のための
特性図である。FIG. 20 is a characteristic diagram for explaining the operation of each part of the conventional tone correction device.
【図21】従来の階調補正装置の各部動作説明のための
特性図である。FIG. 21 is a characteristic diagram for explaining the operation of each part of the conventional tone correction device.
【図22】従来の階調補正装置の構成を示すブロック図
である。FIG. 22 is a block diagram illustrating a configuration of a conventional tone correction device.
1 A/D変換器 2,71,73 ヒストグラムメモリ 3,41,61,72,74,100 ヒストグラムメ
モリi/f回路 4 演算制御部 5 プログラムROM 6,7 レジスタRAM 10,12 補正テーブルメモリi/f回路 11,13 補正テーブルメモリ 14,15,16,22,25,28,31,57,8
1,82,84 セレクタ 17 DA変換器 18 同期処理回路 19 フィールドカウンタ 20 特徴検出回路 21,83 加算器 23,24,29,53,55,85 レジスタ 26 画素カウンタ 27,30,54,56 比較器 201 加算器 202、205、208、218、219、220、2
21、222、223、225、601、603 セレ
クタ 203、204、209、212、213、214、2
15、216、217、604、605、606 レジ
スタ 206 画素カウンタ 207、210、224、602 比較器 301 最大値検出回路 302 最小値検出回路 303 しきい値算出回路1 A / D converter 2, 71, 73 Histogram memory 3, 41, 61, 72, 74, 100 Histogram memory i / f circuit 4 Operation control unit 5 Program ROM 6, 7 Register RAM 10, 12 Correction table memory i / f f circuit 11, 13 correction table memory 14, 15, 16, 22, 25, 28, 31, 57, 8
1, 82, 84 selector 17 DA converter 18 synchronization processing circuit 19 Field counter 20 Feature detection circuit 21, 83 Adder 23 , 24 , 29 , 53 , 55 , 85 Register 26 Pixel counter 27, 30, 54, 56 Comparator 201 Adder 202, 205, 208, 218, 219, 220 , 2
21, 222, 223, 225, 601, 603 Selector 203, 204, 209, 212, 213, 214, 2
15, 216, 217, 604, 605, 606 Register 206 Pixel counter 207, 210, 224, 602 Comparator 301 Maximum value detection circuit 302 Minimum value detection circuit 303 Threshold calculation circuit
フロントページの続き (56)参考文献 特開 平7−298096(JP,A) 特開 平3−126377(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 5/20 H04N 5/202 Continuation of the front page (56) References JP-A-7-298096 (JP, A) JP-A-3-126377 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H04N 5 / 20 H04N 5/202
Claims (10)
き、各画面の階調を夫々補正する階調補正装置であっ
て、 当該各画面の映像信号の振幅レベルの度数分布を記憶す
るヒストグラムメモリと、 上記ヒストグラムメモリが入力された夫々の画面の映像
信号を特定周期で切り換えて当該各画面の映像信号の振
幅レベルの度数分布を記憶するように、当該ヒストグラ
ムメモリに対し、度数分布のデータの書き込み及び読み
出し制御を行うヒストグラムインターフェース回路と、 上記ヒストグラムメモリに対して輝度度数分布のデータ
を上記ヒストグラムインターフェース回路を介して取り
出して累積輝度分布を演算するとともに、得られた累積
輝度分布が所望の形状になるよう制御パラメータを設定
し、上記制御パラメータを用いて輝度度数分布を修正
し、修正輝度度数分布を用いて入力輝度信号のレベルを
補正するための補正テーブルを作成する演算制御部と、 上記演算制御部で作成された複数の画面の映像信号に対
する補正テーブルを少なくとも上記特定周期の間保持す
る複数のルックアップテーブルメモリと、 各画面の映像信号が入力される毎に上記複数のルックア
ップテーブルメモリを切り換えて輝度信号を入力し、上
記ルックアップテーブルメモリの補正テーブルを用いて
各画像の補正輝度信号を出力する画像切換セレクタとを
備えたことを特徴とする階調補正装置。1. A gradation correction device for correcting gradation of each screen when a plurality of screens are simultaneously displayed on one screen, wherein the histogram stores a frequency distribution of an amplitude level of a video signal of each screen. A memory and a histogram distribution data are stored in the histogram memory so that the video signal of each screen to which the histogram memory is input is switched at a specific cycle to store the frequency distribution of the amplitude level of the video signal of each screen. A histogram interface circuit that performs write and read control of the histogram memory, and obtains luminance frequency distribution data from the histogram memory via the histogram interface circuit to calculate a cumulative luminance distribution. Control parameters are set so as to have a shape, and the number of luminance An arithmetic control unit that corrects the cloth and creates a correction table for correcting the level of the input luminance signal using the corrected luminance frequency distribution; and a correction table for the video signals of a plurality of screens created by the arithmetic control unit. enter the luminance signal by switching at least a plurality of look-up table memory for storing during the specific period, the plurality of look-up table memory for each video signal for each screen is inputted, the upper <br/> Symbol look An image switching selector for outputting a corrected luminance signal of each image using a correction table in an up table memory.
映像信号のフィールド毎の周期またはその倍数毎の周期
で順次切り換えて輝度信号を取り込み、同一画面上に表
示される複数の映像信号の中から1つの映像信号の輝度
度数分布を抽出するように制御して上記ヒストグラムメ
モリに与えるものであることを特徴とする階調補正装
置。2. The gradation correcting device according to claim 1, wherein the histogram memory interface circuit is configured to:
The luminance signal is fetched by sequentially switching at a cycle of each field of the video signal or a cycle of a multiple thereof, and control is performed so as to extract a luminance frequency distribution of one video signal from a plurality of video signals displayed on the same screen. A gradation correction device for applying the gradation correction value to the histogram memory.
用いるものであることを特徴とする階調補正装置。3. The gradation correction device according to claim 1, wherein the histogram interface circuit includes a plurality of types of frequency distribution extraction units, and switches between the plurality of types of frequency distribution extraction units for each extraction region. A gradation correcting device, comprising:
えに同期して切り換えるものであることを特徴とする階
調補正装置。4. The gradation correction apparatus according to claim 3, wherein the histogram interface circuit switches the plurality of types of frequency distribution extraction sections in synchronization with the switching of the extraction area. Tone correction device.
分布を記憶するヒストグラムメモリと、 上記度数分布を抽出し、上記ヒストグラムメモリへの書
き込み、及び読み出しを行うヒストグラムメモリインタ
フェース回路と、 上記ヒストグラムメモリインタフェース回路から取り出
された輝度度数分布のデータを用いて入力輝度信号のレ
ベルを補正するための補正式、または補正テーブルを作
成する演算制御部と、 上記演算制御部で作成された画面に対する補正式、また
は補正テーブルを保持する補正テーブルとを備えた階調
補正装置において、 上記ヒストグラムメモリインタフェース回路に、 上記ヒストグラムメモリの第1のアドレスのメモリが満
たされた時に出力されるデータ格納信号を受け、上記第
1のアドレスのメモリをリセットさせるリセット信号を
上記ヒストグラムメモリに送信するリセット部と、 上記データ格納信号を第2のアドレスのメモリに送信す
るデータ格納信号送信部とを備えたことを特徴とする階
調補正装置。5. A histogram memory for storing a frequency distribution of amplitude levels of an input video signal; a histogram memory interface circuit for extracting the frequency distribution and writing and reading the histogram memory; A correction expression for correcting the level of the input luminance signal using the data of the luminance frequency distribution extracted from the interface circuit, or an arithmetic control unit for creating a correction table, and a correction expression for the screen created by the arithmetic control unit Or a correction table holding a correction table, wherein the histogram memory interface circuit receives a data storage signal output when the memory at the first address of the histogram memory is full, Reset the memory at the first address Gradation correction device comprising a reset portion for the reset signal to send to said histogram memory, further comprising a data storage signal transmission unit for transmitting the data stored signals in a memory of the second address to.
類の度数分布抽出部を備え、 上記リセット部および上記データ格納信号送信部は、上
記複数種類の度数分布抽出部の動作状況によってその動
作が制御されるものであることを特徴とする階調補正装
置。6. The gradation correction device according to claim 5, wherein the histogram memory interface circuit includes a plurality of types of frequency distribution extraction units, and the reset unit and the data storage signal transmission unit include the plurality of types of frequency distributions. A gradation correction apparatus, wherein the operation is controlled by the operation state of a distribution extraction unit.
き、各画面の階調を夫々補正する階調補正装置であっ
て、 入力された夫々の画面の映像信号を特定周期で切り換え
て、当該各画面の映像信号の振幅レベルの度数分布を記
憶するヒストグラムメモリと、 入力された映像信号の振幅レベルの特徴を検出する特徴
検出回路と、 上記ヒストグラムメモリへの書き込み及び読み出しの制
御及び上記特徴検出回路への映像信号の入出力の制御を
行うヒストグラムインタフェース回路と、 上記ヒストグラムインタフェース回路から取り出された
映像信号の度数分布のデータを用いて入力映像信号のレ
ベルを補正するための補正式または補正テーブルを作成
する演算制御部と、 上記演算制御部で作成された複数の画面の映像信号に対
する補正式または補正テーブルを保持する複数の補正テ
ーブルメモリと、 各画面の映像信号が入力される毎に上記複数の補正テー
ブルメモリを切り換えて映像信号を入力し、上記補正テ
ーブルメモリの補正式または補正テーブルを用いて各画
面の補正映像信号を出力する画面切り換えセレクタとを
備え、 上記ヒストグラムインタフェース回路は、上記同一画面
上に表示される複数画面の中から1つの画面の映像信号
に対応した領域を度数分布抽出領域となるように制御を
行い、 上記ヒストグラムインタフェース回路は、上記同一画面
上に表示される複数画面の中から1つの画面の映像信号
に対応した領域を特徴検出領域となるように制御を行う
ものであり、 上記ヒストグラムインタフェース回路は、複数個のレジ
スタを具備し、 上記特徴検出回路より検出された特徴データをある一定
期間保持することができることを特徴とする階調補正装
置。7. A gradation correcting device for correcting a gradation of each screen when a plurality of screens are simultaneously displayed on one screen, wherein a video signal of each input screen is switched at a specific cycle, A histogram memory for storing a frequency distribution of the amplitude level of the video signal of each screen; a feature detection circuit for detecting a feature of the amplitude level of the input video signal; control of writing and reading to and from the histogram memory; A histogram interface circuit for controlling input / output of a video signal to a detection circuit; and a correction formula or correction for correcting a level of the input video signal using data of a frequency distribution of the video signal extracted from the histogram interface circuit. An arithmetic control unit for creating a table, and a correction formula or a correction formula for video signals of a plurality of screens created by the arithmetic control unit A plurality of correction table memories for holding a correct table, and each time a video signal of each screen is input, the plurality of correction table memories are switched to input a video signal, and a correction formula or a correction table of the correction table memory is used. And a screen switching selector for outputting a corrected video signal of each screen. The histogram interface circuit extracts a frequency distribution area corresponding to a video signal of one screen from the plurality of screens displayed on the same screen. The histogram interface circuit controls the area corresponding to the video signal of one screen from among the plurality of screens displayed on the same screen as the feature detection area. Wherein the histogram interface circuit includes a plurality of registers, and is detected by the feature detection circuit. A gradation correction device capable of holding the acquired characteristic data for a certain period of time.
の倍数の周期で切り換え、 上記特徴検出領域をフィールド毎またはフィールドの倍
数の周期で切り換えることを特徴とする階調補正装置。8. The gradation correction device according to claim 7, wherein the histogram interface circuit switches the frequency distribution extraction region for each field or at a cycle of a multiple of a field, and switches the feature detection region for each field or a multiple of a field. A gradation correction device characterized in that switching is performed in a cycle of (1).
き、各画面の階調を夫々補正する階調補正装置であっ
て、 入力された夫々の画面の映像信号を特定周期で切り換え
て、当該各画面の映像信号の振幅レベルの度数分布を記
憶するヒストグラムメモリと、 入力された夫々の画面の映像信号を特定周期で切り換え
て、当該各画面の映像信号の振幅レベルの特徴を検出す
る特徴検出回路と、 上記ヒストグラムメモリへの書き込み及び読み出しの制
御及び上記特徴検出回路への映像信号の入出力の制御を
行うヒストグラムインタフェース回路と、 上記ヒストグラムインタフェース回路から取り出された
映像信号の度数分布のデータを用いて入力映像信号のレ
ベルを補正するための補正式または補正テーブルを作成
する演算制御部と、 上記演算制御部で作成された複数の画面の映像信号に対
する補正式または補正テーブルを保持する複数の補正テ
ーブルメモリと、 各画面の映像信号が入力される毎に上記複数の補正テー
ブルメモリを切り換えて映像信号を入力し、上記補正テ
ーブルメモリの補正式または補正テーブルを用いて各画
面の補正映像信号を出力する画面切り換えセレクタとを
備え、 上記ヒストグラムインタフェース回路は、上記同一画面
上に表示される複数画面の中から1つの画面の映像信号
に対応した領域を度数分布抽出領域となるように制御を
行い、 上記ヒストグラムインタフェース回路は、上記同一画面
上に表示される複数画面の中から1つの画面の映像信号
に対応した領域を特徴検出領域となるように制御を行う
とともに、 上記ヒストグラムインタフェース回路は、上記特徴検出
領域の画面が次に上記度数分布抽出領域になるように切
り換えることを特徴とする階調補正装置。9. A gradation correcting device for correcting gradation of each screen when a plurality of screens are simultaneously displayed on one screen, wherein a video signal of each input screen is switched at a specific cycle, A histogram memory for storing a frequency distribution of the amplitude level of the video signal of each screen, and a feature of switching the input video signal of each screen at a specific cycle to detect a feature of the amplitude level of the video signal of each screen. A detection circuit; a histogram interface circuit that controls writing and reading to and from the histogram memory and a video signal input and output to and from the feature detection circuit; and data of a frequency distribution of the video signal extracted from the histogram interface circuit. An arithmetic control unit that creates a correction formula or a correction table for correcting the level of the input video signal using A plurality of correction table memories that hold correction formulas or correction tables for the video signals of a plurality of screens created by the unit, and switch the plurality of correction table memories each time a video signal of each screen is input to switch the video signal. A screen switching selector for inputting and outputting a correction video signal of each screen using a correction formula or a correction table of the correction table memory, wherein the histogram interface circuit is provided for selecting a plurality of screens displayed on the same screen. To control a region corresponding to a video signal of one screen to be a frequency distribution extraction region, and the histogram interface circuit converts a video signal of one screen from a plurality of screens displayed on the same screen. The corresponding area is controlled to be a feature detection area, and the histogram interface circuit Gradation correction apparatus characterized by switching as screen of the feature detection area then becomes the frequency distribution extraction region.
て、 上記ヒストグラムインタフェース回路は、 上記度数分布抽出領域をフィールド毎またはフィールド
の倍数の周期で切り換え、 上記特徴検出領域をフィールド毎またはフィールドの倍
数の周期で切り換えることを特徴とする階調補正装置。10. The gradation correction device according to claim 9, wherein the histogram interface circuit switches the frequency distribution extraction area for each field or at a cycle of a multiple of a field, and switches the feature detection area for each field or a multiple of a field. A gradation correction device characterized in that switching is performed in a cycle of (1).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36086497A JP3253268B2 (en) | 1997-07-01 | 1997-12-26 | Gradation correction device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17611897 | 1997-07-01 | ||
JP9-176118 | 1997-07-01 | ||
JP36086497A JP3253268B2 (en) | 1997-07-01 | 1997-12-26 | Gradation correction device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1175088A JPH1175088A (en) | 1999-03-16 |
JP3253268B2 true JP3253268B2 (en) | 2002-02-04 |
Family
ID=26497171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36086497A Expired - Fee Related JP3253268B2 (en) | 1997-07-01 | 1997-12-26 | Gradation correction device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3253268B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002044559A (en) * | 2000-07-31 | 2002-02-08 | Sony Corp | Image processing method and image processing unit |
JP2002354372A (en) * | 2001-05-25 | 2002-12-06 | Sony Corp | Device and method for display control, storage medium and program |
JP4670664B2 (en) | 2005-10-05 | 2011-04-13 | 三菱電機株式会社 | Image recognition device |
-
1997
- 1997-12-26 JP JP36086497A patent/JP3253268B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1175088A (en) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3501252B2 (en) | Gradation correction device | |
US4903145A (en) | Image quality control apparatus capable of density-correcting plural areas of different types | |
EP0860795B1 (en) | Method and circuit for extracting histogram and cumulative distribution function for image enhancement apparatus | |
US7139426B2 (en) | Histogram data collector for applying progressively adjusted histogram equalization to an oscilloscope image | |
EP1067507A1 (en) | Image display | |
JP2001343957A (en) | Liquid crystal display device | |
JP4230027B2 (en) | Signal processing method for analog image signal | |
JP3986732B2 (en) | Brightness level correction device for video signal | |
US6084560A (en) | Image display for dither halftoning | |
EP1085494A1 (en) | Image quality correcting circuit | |
US7511766B2 (en) | Video signal processing device and method for processing gradation step | |
JP2000287104A (en) | Video signal correction circuit | |
JP2003502952A (en) | Image quality improvement system | |
JP3253268B2 (en) | Gradation correction device | |
US7042524B2 (en) | Video data correction device and video data correction method | |
JP4303652B2 (en) | Gradation correction circuit and television receiver using the same | |
JP3080019B2 (en) | Video signal processing device | |
US20100157161A1 (en) | Gamma Correction Apparatus and Method | |
JPH1023347A (en) | Gradation correction device | |
US6989870B2 (en) | Video signal processing apparatus and method capable of converting an interlace video signal into a non-interlace video signal | |
JP3844430B2 (en) | Video signal processing apparatus and video signal processing method | |
JP2001175237A (en) | Method and device for controlling gradation | |
JP3867386B2 (en) | Video display device | |
JP2000350054A (en) | Gamma-processing unit | |
JPH06311392A (en) | Method and device for correcting picture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |