JP3251686B2 - 集積回路の自動配線方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路のレ
イアウトにおいて、コンピュータを用いた処理による自
動配線方法に関する。

【０００２】

【従来の技術】デジタル論理集積回路においては、フリ
ップフロップに代表される順序回路が必ずと言っていい
ほど使用されており、位相・周期の異なる複数のクロッ
ク信号と同期をとりながら回路全体が動作するようにな
っている。クロック信号は、チップ内部で作られたり外
部から供給されたりするが、通常幾段かのバッファセル
を介して回路ブロックに供給され、バッファセル間およ
びバッファセルとフリップフロップ間は、一般的にＣＡ
Ｄ技術によって自動的に結線される。

【０００３】フリップフロップに供給されるクロック信
号の伝搬遅延時間（以下、ディレイという）は、各フリ
ップフロップ毎で異なるのがふつうであり、その位相差
のことをクロックスキュー（以下、スキューと略す）と
呼ぶが、このスキューが大きすぎると、所望のクロック
周波数で回路の同期動作をとることができなくなる。従
って、チップ上のすべてのフリップフロップに対してな
るべく同じタイミングでクロック信号が到着するよう
に、バッファセルの位置や配線径路を決めることが大切
である。

【０００４】フリップフロップまでのディレイとして
は、中継するバッファセルの内部ディレイ、バッファセ
ルが結線用配線の配線容量・配線抵抗および被駆動セル
の入力端子容量を充放電するためにかかるディレイ、が
含まれる。このうち、配線抵抗に関しては、近年の半導
体微細加工技術の進歩によるトランジスタサイズ・配線
断面積の減少のため、無視できなくなってきた。これに
より、ディレイの予測精度上、回路を分布定数回路とし
て扱うことが必要となっている。

【０００５】例えば、図１８（ａ）のような回路は、
（ｂ）のような分布定数回路としてディレイを予測しな
ければならない。

【０００６】さて、このスキューを減少させる主な方法
としては、メッシュ方式とツリー方式が挙げられる。メ
ッシュ方式は、チップを格子状に巡る配線径路を布設
し、その格子径路のそばにバッファセルを接続し、さら
にバッファセルを介してフリップフロップに接続するも
ので、特開昭６３−１０７３１６がその例である。

【０００７】この方式の長所は、構成が簡単なこと、配
線径路がリング状のため配線の等価抵抗が下がりディレ
イを小さくできること、レイアウト処理前にディレイの
予測が可能なこと、などである。

【０００８】しかし、回路が超大規模になると、ルート
ドライバーに近いフリップフロップと遠いものとのスキ
ューが無視できなくなること、格子の切り方を細かくし
なければならないので配線長が増加すること、が問題と
なる。

【０００９】一方、ツリー方式は、各段毎にバッファを
並列接続したものを多段構成にし、各バッファ毎にはツ
リー状の配線径路をとるものである。バッファの挿入に
関する従来例としては、特開昭６１−８２４５５、特開
平１−１５７１１５などがあり、ツリー状の配線径路の
典型例としては、文献「H.B.Bakoglu,et al:A symmetri
c clock-distribution tree and optimized high-speed
interconnections for reduced clock skew in ulsi a
nd wsi circuits.,IEEE Int.Conf.on Computer Design,
1986」 のＨツリーが知られている。

【００１０】この方式の長所は、スキューを小さくでき
ること、メガセル混載チップにも対応が容易なことであ
る。反面、バッファ段数が深すぎるとスキューは小さく
できてもディレイが大きくなってしまうこと、レイアウ
ト処理が詳細化しないとディレイ予測が難しいこと、が
短所として挙げられる。

【００１１】どちらの方法も長所と短所はあるが、回路
の大規模化に対応するにはツリー方式のほうが望ましい
といえる。以下、ツリー方式による従来技術について説
明する。

【００１２】ツリー方式の典型的な配線形状であるＨツ
リーは、Ｈの形の配線径路を再帰的に比例縮小しながら
繰り返すもので、その対称性ゆえに等配線長・等ディレ
イを保つことができる。しかし、供給される素子・素子
群が２のべき乗個で、かつ素子配置が対称形で素子容量
も等しくないと、この等ディレイは達成できず、実際の
回路では適用がむずかしい。

【００１３】これを改善したものとしては、文献「Mich
ael A.B.Jackson,et al:Clock Routing for High-Perfo
mance ICs.,27th ACM/IEEE Design Automation Conf.,1
990」のＭＭＭアルゴリズムがある。

【００１４】この方法はフリップフロップ（バッファセ
ルでもよい）をトップダウンに等個数分割していきなが
ら、同時に分割した領域にあるフリップフロップの重心
位置に配線径路の分岐点を設定していくもので、単純な
処理にもかかわらず比較的スキューを小さくできる特徴
を持つ。しかし、トップダウンな処理なので、ディレイ
の見積もり精度によっては満足のいくスキュー値が得ら
れないという欠点もある。

【００１５】また、バッファセルの最適挿入方法に関し
ては、文献「S.Boon,et al:High performance clock di
stribution for cmos asic’s.,IEEE Custom Integrate
dCircuit Conf.,1989」の方法があるが、配線方法自体
は一般信号用に使用するアルゴリズムと同じなので、配
線する領域が広い場合、信号パスごとの配線抵抗の違い
によるスキューが問題となる。

【００１６】一方、スキューが大きくなりすぎて所望の
クロック周波数で回路の同期動作をとることができなく
なる問題を解決するため、最近、チップ内クロックスキ
ュー低減手法が提案されている。特開平3-137851がその
例である。

【００１７】この方法は、２分木型の配線構造において
各径路分岐点の位置をそれより下流側のディレイが釣り
合うように決定している点が特徴であり、また、チップ
内ディレイを最小化するようにバッファセルの最適位置
を決定している。チップ内のディレイを最小化すること
により、複数のチップが散在するボード上に生じるクロ
ックスキューをも低減している。

【００１８】しかし、配線の最小線幅がどんどん狭まっ
ていく最近の傾向にあっては、配線抵抗の増大に伴うデ
ィレイ増加が大きく、バッファセルの最適位置設定だけ
では不十分になりつつある。

【００１９】配線抵抗が大きいことによるディレイ増加
を解決する方法としては、特開平2-194545、特開昭63-5
1656、が提案されている。前者は、配線幅を通常線幅の
２倍以上にする方法であるが、定量的に最適線幅を決定
していないという問題がある。また、後者は、一筆書き
状の配線径路について、配線抵抗と配線負荷容量を考慮
してディレイ最小となる配線幅を決定しているが、分岐
のある径路については適用できないという問題がある。

【００２０】ところで、集積回路の配線においては、信
号の伝搬遅延を小さくするため、信号の送端から受端へ
向かって配線幅を小さくする考え方が提案されており、
このような配線をテーパ配線と呼ぶ。

【００２１】従来より提案されている、集積回路の自動
配線手法としては、迷路法や、線分展開法などがある。
迷路法に関する参考文献としては、T.Ohtsuki, Ed., La
youtDesign and Verification. Amsterdam : North Hol
land, 1986.が、線分展開法に関する論文としては、小
島、山田、佐藤、大附著「線分展開法の２層配線への拡
張とその評価」情報処理学会設計自動化研究会 研究報
告、vol.91、No.58-3、pp 1-8（1991年）がある。しか
し、これら従来配線手法におけるテーパ配線の有効な実
現手法は現在まで発表されていなかった。

【００２２】テーパ配線を実現する手法としては、配線
中の最大幅をもって径路探索を行い、径路発見後に必要
に応じて配線幅を小さくしていくことが考えられる。こ
の手法は単純ではあるが、幅の小さな隙間を見付けるこ
とができないため、幅の小さい配線部分を有効に活かす
ことができないことがあり、また場合によっては径路を
発見できないことがある。

【００２３】さらに、径路を発見した場合でも、配線領
域を無駄に使ってしまい、後の配線がしにくくなること
がある。

【００２４】

【発明が解決しようとする課題】このように、従来のツ
リー方式による自動配線方法では、スキューを小さくす
る目的は同じでも、バッファセルの挿入と配線径路の決
定とを別々に取り扱っており、また配線径路については
詳細なディレイ見積もりに基づいて決定するのではない
ため、きめ細かなスキューバランスをとることはできな
かった。

【００２５】また、従来の自動配線方法では、分岐のあ
る一般的なクロック配線径路に対して、ディレイを最小
化するような最適配線幅を決定する方法が確立されてい
なかった。

【００２６】さらに、従来の自動配線方法では、テーパ
配線を行う際に、幅の小さい配線部分を有効に活かした
径路を発見できなかったり、配線領域を無駄に使用して
しまうという問題があった。

【００２７】この発明は、そのような事情を鑑みてなさ
れたものであり、第１の発明の目的とするところは、バ
ッファセル挿入処理と配線径路決定処理とを協調させな
がら、より正確なディレイ見積もりに基づいて配線径路
の分岐点を決定していくことで、フリップフロップ等の
素子位置が均一・不均一にかかわらず、スキューを飛躍
的に低減できる集積回路の自動配線方法を提供すること
にある。

【００２８】また、第２の発明の目的とするところは、
分岐のある一般的なクロック配線径路においても、ディ
レイを最小化する最適配線幅を決定することができる集
積回路の自動配線方法を提供することにある。

【００２９】さらに、第３の発明の目的とするところ
は、テーパ配線の際に、径路探索の過程で、必要な配線
幅を随時計算することにより配線領域を無駄にせず、し
かも高速なテーパ配線処理を実現可能な集積回路の自動
配線方法を提供することにある。

【００３０】

【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、半導体基板上に置かれたルートドラ
イバーセルから中継用バッファセルを経由して複数個の
末端セルにクロック信号を供給する際に、当該末端セル
を少なくとも１個以上含むクラスタを生成し前記末端セ
ルを複数のグループに分け、前記ルートドライバーセル
をルートノードとし前記クラスタをリーフノードとする
バイナリツリー状の配線径路を生成し、中継用バッファ
セルが駆動するサブツリーの深さにおいて、ある深さ以
上になると後段に別の中継用バッファセルを挿入した場
合の方が、当該サブツリー深さより下流側のあらゆる地
点での遅延時間を小さくできる前記サブツリーの深さを
求め、当該サブツリーの深さを上限として前記バイナリ
ツリー上のクロック信号伝搬遅延時間が最小化される部
位に当該中継用バッファセルを挿入したのち、バイナリ
ツリーの下位分岐ノードから順に、当該分岐ノードより
前記リーフノードにいたる径路のＲＣ遅延量を計算して
その差が最小となるように当該分岐ノードの物理的位置
を設定し、前記中継用バッファセルの挿入に伴う回路接
続情報の更新およびこのバッファセル近傍のセル配置情
報を修正してセル同士の重なりを除去し、確定した配置
情報にもとづいて各クラスタ内の詳細な配線径路を決定
し、決定された配線径路から求まるクラスタ内の正確な
遅延量にもとづいて各分岐ノードの位置を決定し、その
分岐ノード間の詳細な配線径路を決定することを特徴と
している。

【００３１】また、第２の発明は、２分木型の配線径路
構造において、隣接する分岐点間の径路の配線幅をパラ
メータとする配線ディレイ関数を求め、さらに各配線幅
パラメータに対する当該ディレイの偏導関数をそれぞれ
求め、各配線幅パラメータが標準配線幅以上という制約
範囲において、前記偏導関数の絶対値がそれぞれ最小と
なるように各配線幅を決定することを特徴としている。

【００３２】あるいは、第２の発明は、クロック信号の
２分木型配線径路のトポロジー構造が予め決定されてい
るとき、隣接する分岐点間の径路の各配線幅を固定して
各分岐点から下流側のディレイが釣り合うように分岐点
を決定する処理をツリーの下位部から上位に向かって再
帰的に繰り返すことでスキューを最小化する第１の処理
と、各径路分岐点の位置を固定して前述した方法により
各配線幅を決定してディレイを最小化する第２の処理
と、これら第１及び第２の処理を交互に繰り返した後の
ディレイ変化量が許容値以内に到達したかどうかを判定
する第３の処理とからなり、ディレイ変化量が許容値以
内に到達した状態の径路をクロック配線径路とすること
を特徴としている。

【００３３】さらに、第２の発明は、２分木型配線径路
構造において隣接する分岐点間の径路の平均配線幅が、
２分木型配線径路構造上で当該径路よりひとつ上位階層
側の径路の平均配線幅の０．４倍の数値と一般信号用の
標準配線幅とを比べたときの大きい方の数値以下となる
ように配線幅を決定することを特徴としている。

【００３４】さらに、第３の発明は、信号の送端から受
端へ向かって配線幅が小さくなる配線の径路探索を、配
線領域の逐次探索によって行う集積回路の自動配線方法
であって、配線幅の小さい端から大きい端へ向かって配
線領域を探索し、新たな配線領域を探索する度にその配
線領域において理想的な配線幅を求めながら探索を進め
ることを特徴としている。

【００３５】また、第３の発明は、前記新たな配線領域
において理想的な配線幅を、前記配線幅の小さい端から
この新たな配線領域までの、既に得られている正確な配
線径路長と、この新たな配線領域から前記配線幅の大き
い端までの、水平径路及び垂直径路のみを用いた最短径
路長とを基に求めることを特徴としている。

【００３６】

【作用】第１の発明は、クロック信号を受け取るフリッ
プフロップ等の末端セルに対して、近接するもの同士を
複数個まとめてクラスタとし、クラスタ内は一般信号用
の配線径路決定アルゴリズムにより配線する。ルートド
ライバーセルからクラスタまではバイナリツリー（２分
木）状となるように配線径路を布設する。

【００３７】このとき、各クラスタの大きさは、クラス
タ内の配線抵抗による遅延時間があまり大きくならない
よう上限をもたせ、加えてクラスタ内の負荷容量は均一
となるようにクラスタリングをする。

【００３８】また、クラスタの入口部位、およびバイナ
リツリーのディレイが最小化できるような部位に、中継
用のバッファセルを複数個自動挿入し、ルートドライバ
ーまたは中継用バッファセルを起点とするサブツリーの
多段階層構造を形成する。

【００３９】各サブツリー内における分岐ノードの位置
すなわち配線径路上の分岐点は、２つの子ノード以降の
ＲＣディレイを計算してその差が最小となるような位置
に設定し、この処理をボトムアップに繰り返すことでサ
ブツリーの配線形状を決定する。

【００４０】さらに、階層サブツリーの配線形状をボト
ムアップに形成する過程において、同一階層のサブツリ
ー以降のディレイが均一となるように、バッファセルの
位置を微調整する。

【００４１】また、第２の発明は、２分木型の配線ツリ
ー構造において、隣接する分岐点間の径路上の配線幅を
一定とし、またツリー上の同一深さにある枝径路の配線
幅は同一の線幅を持つとしたとき、各配線幅をパラメー
タとして配線ディレイをElmoreの式で表現する。

【００４２】次に、当該ディレイの各配線幅パラメータ
に対する偏微分関数を求め、各配線幅パラメータが標準
配線幅以上という制約範囲において、前記偏微分関数の
絶対値がそれぞれ最小となるよう各配線幅を決定するこ
とにより、ディレイを最小化する。

【００４３】また、配線幅を固定してスキュー最小とな
る径路分岐点を決定する処理と、径路分岐点を固定して
ディレイ最小となる配線幅を決定する処理とを、交互に
繰り返し、ディレイが収束したときの径路をクロック配
線径路の最終解とすることにより、複雑な問題を簡単化
しながら実用的な時間内でスキューとディレイの最小化
が実現できる。

【００４４】さらに、第３の発明は、テーパ配線の際
に、配線幅の小さい端から大きい端へ向かって径路探索
を行い、新たな配線領域を探索する度にその領域におい
て理想的な配線幅を、マンハッタン距離（水平径路及び
垂直径路のみを用いた最短径路長）を用いて計算しなが
ら探索を進めることにより、設計規則を犯さずに配線幅
を考慮した径路を得ることができる。これにより、配線
領域を一度探索するのみで、配線領域を有効に活かした
テーパ配線を効率的に実現可能である。

【００４５】

【実施例】

第１の発明 第１実施例 図１は、第１の発明の第１実施例による自動配線処理手
順を示すフローチャートである。第１の発明の自動配線
処理は、スペックデータの入力（ステップ１）、ツリー
分岐点の仮決定（ステップ２からステップ５）、エンジ
ニアリングチェンジ（ステップ６，７）、実配線径路の
決定（ステップ８からステップ１１）の４つに大きく分
けられる。

【００４６】なお、当処理は、セルの配置位置が決定し
た後で、かつ一般信号の配線径路を決定する前に行われ
るものとする。以下、図１に従って第１の発明の配線処
理を説明する。

【００４７】まず、ステップ１において、スペックデー
タの入力を行う。このスペックデータとは、ルートドラ
イバーに入力されるクロック信号名、バッファセルの挿
入段数、使用バッファセルの種類、ディレイとスキュー
の目標値のことを指す。

【００４８】次のステップ２では、指定されたクロック
信号毎に、駆動されるフリップフロップ等のセル（以
下、末端セル）のクラスタ化を行う。

【００４９】クラスタ生成にあたっては、末端セルの存
在する領域を格子状に分割し、その格子内に配置されて
いる末端セル同士を同一クラスタに所属するように初期
設定し、次いで、クラスタ内の予想配線長から算出する
配線容量と末端セルの入力負荷容量との容量和が均一と
なるように、隣接クラスタ間で所属している末端セルの
移動交換を行う。

【００５０】格子の大きさは、クラスタ内の負荷容量
が、駆動するバッファセルの駆動能力の範囲内にあり、
かつ配線抵抗によるディレイ効果があまり大きくない範
囲内であることを基準に設定する。

【００５１】ステップ３では、クラスタをリーフノード
とした親子関係だけが示された全体バイナリツリーの形
成を行う。すなわち、ツリーの各ノード毎にリーフノー
ドを２分割する処理を、ルートノード（ルートドライバ
ーセル）からはじめてその子ノードに対して再帰的に繰
り返す。

【００５２】２分割の際には、それぞれのリーフノード
個数の差が高々１個以内となるようにし、最終的に各リ
ーフノードにおけるルートノードからの深さ（階層）の
差が１レベル以内となるようにする。なお、バイナリツ
リーの階層は、許容されるディレイに応じて予め決定さ
れている。

【００５３】ステップ４では、ステップ３で決定したツ
リーにおいて、ルートノードとリーフノードを除く各ノ
ードの物理的な位置を仮決定する。このノードの位置
は、配線径路を決定する際の分岐点となるものであり、
分岐先以降のディレイ差を最小化するような位置に設定
する。

【００５４】なお、この時点では、リーフノードの位置
はクラスタの中心にあると仮定する。加えて、ステップ
４では、入力されたスペックデータに基づき、中継用バ
ッファセルを仮決定されたツリーノードの物理的な位置
に挿入する。その際、バッファセルの挿入段ごとに、全
体ツリー上の深さ・セル種類を同一にする。

【００５５】次のステップ５の判定処理では、ステップ
２からステップ４までの処理をしていないクロック信号
が残っているかを調べ、残っていればステップ２からス
テップ４までの処理を繰り返し、残っていなければ、ス
テップ６へ進む。

【００５６】ステップ６では、バッファセルの挿入によ
って変化した回路接続情報を更新する。すなわち、新規
ネットとその接続端子の追加、旧クロックネットの接続
端子の接続ネット変更をする。

【００５７】ステップ７では、挿入されたバッファセル
の近傍にこのセルと重なるパターンがあれば、それを除
去するように近傍セルの位置修正を行う。このように、
バッファセルの位置を、ステップ４で決定した挿入すべ
き分岐点の位置になるべく近くなるように、詳細な配置
位置を決定する。

【００５８】ステップ８では、クラスタ内の実配線径路
を、なるべく配線長が短くなるように一般信号用の配線
経路決定アルゴリズムで決定する。

【００５９】ステップ９では、ツリーの分岐点の位置の
修正を行う。これは、クラスタ内の配線容量が確定した
ことを受けて、正確なディレイバランスをとるように分
岐点の位置修正をするものである。位置決定は、ステッ
プ４に準じて行う。

【００６０】ステップ１０では、ツリーのノード間の実
配線径路を決定する。基本的には、ツリー上の親子関係
にあるノード同士を最短径路で結ぶ。また、ここで使用
する配線層は、ディレイ最小化の観点から抵抗や容量の
小さいクロック専用層を使うのが望ましい。

【００６１】ステップ１１の判定処理では、実配線径路
の求まっていないクロック信号があるかどうかを調べ、
あった場合はステップ８からステップ１０までの処理を
繰り返し、なかった場合は全処理を終了する。

【００６２】続いて、上記ステップ４の詳細について、
図２に従って説明する。

【００６３】まず、ステップ１２では、挿入するバッフ
ァセルの種類と挿入レベルを挿入段毎に設定する。バッ
ファセルの種類は、スペックデータに指定してあるもの
を使用可能範囲とし、挿入レベルは、当該バッファセル
が駆動するサブツリーの深さが、ある深さ以上になると
後段に別の中継用バッファセルを挿入した場合の方が、
当該サブツリー深さより下流側のあらゆる地点でのクロ
ック信号伝搬遅延時間を小さくできるサブツリーまでの
深さを上限とする。また、同一レベルには同一種類のバ
ッファセルが挿入される。

【００６４】ステップ１３では、ステップ１２で設定し
た条件で、全体ツリーに対してバッファセルを挿入し、
階層的ツリーをつくる。

【００６５】ステップ１４では、分岐点の位置の決定お
よび分岐点からリーフノードまでのディレイ計算を行
う。

【００６６】分岐点は、２個の子ノード毎に、それより
下位レベルにある配線の配線抵抗によるディレイと後段
バッファセル以降のディレイとの和を求め、その差を当
該分岐点から子ノードまでの配線抵抗によるディレイの
差によって相殺するように決定する。この詳細は後で述
べるが、このような分岐点の決定を全体ツリーのリーフ
ノードからルートノードに向かってボトムアップに行
う。

【００６７】ステップ１５の判定処理では、現時点のル
ートノードからリーフノードまでのディレイ・スキュー
がスペックを満足しているかどうか、あるいはその数値
が最小かどうかということを調べ、既計算のなかで最良
の結果であれば、ステップ１６に進み、そうでなければ
ステップ１７へ進む。

【００６８】ステップ１６では、現時点のツリー構造と
ディレイ値が最良データであるとしてこのデータを保存
する。もし、既に保存されているデータがあったとき
は、古いデータを削除し、新しいデータに置き換える。

【００６９】ステップ１７の判定処理では、まだ試行し
ていないバッファセルの種類・挿入レベルの組み合わせ
があるかどうかを調べ、あればステップ１８に進み、な
ければ、ステップ１２からステップ１８までの一連の処
理を終了する。

【００７０】ステップ１８では、現時点のツリーデータ
構造上で挿入されているバッファセルのデータを削減
し、未挿入の状態を復元する。その後、異なる種類のバ
ッファセルや挿入レベルを設定するため、ステップ１２
に戻る。

【００７１】以下に、ステップ１２で行う、サブツリー
深さの上限値を設定するためのディレイ見積り方法、上
限値の設定方法について説明する。

【００７２】まず、サブツリー深さの上限値を求めるた
めのディレイ見積りについて述べる。

【００７３】ディレイは配線形状によって変化するが、
ここでは平均的なディレイ値を求めるためにＨ字型の径
路が再帰的に繰り返される完全対称径路を仮定し、バッ
ファセルまたはルートドライバーセルの配置位置をＨ字
部分の中心と仮定する。このとき、バッファセルまたは
ルートドライバーセルが直接駆動するサブツリーでのデ
ィレイｔn は、

【数１】 Ｃ_k ＝４Ｃ_k+1 ＋３ｃＤ・２^1-k ／２ で計算できる。

【００７４】ここに、 Ｉ：バッファセルまたはルートドライバーセルの内部デ
ィレイ Ｒ₀ ：バッファセルまたはルートドライバーセルのオン
抵抗 ｒ：単位長さあたりの配線抵抗値 ｃ：単位長さあたりの配線負荷容量値 Ｄ：サブツリー領域の一辺の長さ ｎ：サブツリーの深さ（Ｈ字径路の繰り返し回数） Ｃ_k ：部分ツリーの負荷容量を表わし、ｋ段目のＨ字径
路よりも下流側のもの Ｗ₁ ，Ｗ₂ ：時間重み定数 とし、配線抵抗と配線負荷容量はＸＹ両方向で同一（平
均値）と近似し、サブツリー領域は正方形と仮定した。

【００７５】Ｃ_k の漸化式より Ｃ_k ＋３ｃＤ２^1-k ／２ ＝４｛Ｃ_k+1 ＋３ｃＤ・２^1-(k+1) ／２｝ ＝４^n+1-k （Ｃ_n+1 ＋３ｃＤ・２^-n／２） ここで、リーフノードの負荷容量Ｃ_n+1 をＣg とおく
と、 Ｃ_k ＝（Ｃg ＋３ｃＤ・２^-n／２）・４^n+1-k −３ｃＤ・２^-k となる。

【００７６】このＣ_k を数１に代入すると、ディレイｔ
n は、

【数２】 となる。

【００７７】さらに Ｗ₂ ＝Ｗ₁ ／２ ，１−８^-n＝１
，１−４^-n＝１ という近似をすると、 ｔn ＝Ｉ＋Ｗ₁ ( Ｒ₀ ＋３ｒＤ／14） （３ｃＤ・２ⁿ ／２＋Ｃg ・４ⁿ ) −３Ｗ₁ ( Ｒ₀ ＋ｒＤ／３) ｃＤ／２ が得られる。

【００７８】次に、この式を用いて、バッファセル挿入
の有無によるディレイの差を導く。今、注目バッファセ
ル（ルートドライバーセル）の駆動しているサブツリー
の深さをｎ1 、その後段にあるバッファセルの駆動して
いるサブツリーの深さをｎ2とおくと、後段のバッファ
セルがないときとのディレイ差Δｔは、 Δｔ＝⁽¹⁾ ｔ_n1+n2 −（⁽¹⁾ ｔ_n1＋⁽²⁾ ｔ_n2） ＝２ⁿ²Ｗ₁ ｛（⁽¹⁾ Ｒ₀ ＋３ｒＤ／14）・３ｃＤ２ⁿ¹／
２−（⁽²⁾ Ｒ₀ ＋３ｒＤ２^-n1 ／14）・３ｃＤ２^-n1 ／
２｝ ＋４ⁿ²・Ｗ₁ ｛（⁽¹⁾ Ｒ₀ ＋３ｒＤ／14）・Ｃg ・４ⁿ¹
−（⁽²⁾ Ｒ₀ ＋３ｒＤ２^-n1 ／14) Ｃg ｝ −Ｗ1 （⁽¹⁾ Ｒ₀ ＋３ｒＤ／14）・（３ｃＤ２ⁿ¹／２＋
Ｃg ４ⁿ¹) −⁽²⁾ Ｉ＋Ｗ₁ （⁽²⁾ Ｒ₀ ＋ｒＤ２^-n1 /3）・３ｒＤ２
^-n1 ／２ ＞Ｗ₁ （⁽¹⁾ Ｒ₀ ＋３ｒＤ／14）・（３ｃＤ・２ⁿ¹／２
＋３Ｃg ４ⁿ¹） −Ｗ₁ （⁽²⁾ Ｒ₀ ＋３ｒＤ／28）・（３ｃＤ／２＋４Ｃ
g ）−⁽²⁾ Ｉ となる。ここに変数の左肩にあるかっこつき添字は、バ
ッファセル段を表す。

【００７９】さて、上の不等式の右辺をｆ（n1) とおく
と、 ｆ（n1^* −１）≦０≦ｆ（n1^* ） を満たす解n1^* は、注目バッファセルの駆動するサブツ
リー深さの上限となる。なぜなら、n1≧n1^* のときは、 Δｔ＞ｆ（n1）≧ｆ（n1^* ）≧０ すなわち後段バッファセルを挿入した方がn2によらず常
にディレイを小さくできるからである。

【００８０】このように、バッファセルの駆動力，内部
ディレイ，サブツリー領域の大きさが与えられれば、駆
動するサブツリー深さの上限値n1^* が求められる。

【００８１】このような処理を、ステップ１２におい
て、バッファセル挿入段ごとのバッファセル種類、挿入
レベルの組に対して前記のサブツリー深さの上限値以内
かどうか調べ、その範囲内にある組み合わせだけを選択
すればよい。こうすることで、不要な組み合わせに対す
る配線径路決定処理を省くことができ、処理時間を節約
することができる。

【００８２】次に、図３に示すような、上記ステップ１
４における分岐点位置決定方法の詳細について、位置を
決定する際の前提となるディレイ計算モデルの説明の
後、まずひとつのサブツリー内での分岐点位置決定方法
を説明し、最後に全体ツリーに対する処理方法を説明す
る。

【００８３】（１） ディレイ計算モデル ここでは、ひとつのサブツリーでの計算、すなわちルー
トドライバーセル（バッファセル）の入力端子から次段
バッファセルの入力端子までの間のディレイを対象とし
て説明する。

【００８４】説明の都合上、サブツリー上の最初の分岐
点をノード番号１とし、ｋが偶数の時はノード番号ｋ／
２の分岐点に対する２つの子ノード番号をｋとｋ＋１と
し、ｋが奇数の時はノード番号ｋ／２の分岐点に対する
２つの子ノード番号をｋとｋ−１にするようにノード番
号付けがされているものとする（図４参照）。

【００８５】また、ルートドライバーセルの入力端と出
力端が、それぞれ−１、０、というノード番号であると
拡張設定しておく。

【００８６】このときのノード番号０からノード番号ｅ
のリーフノードまでの、配線抵抗によるディレイｔ（1,
ｅ）は、次の漸化式によって近似計算される。

【００８７】ｔ(e,e) ＝０ ｔ(k/2,e) ＝ｔ(k,e) ＋ｄ(k/2,k) ｋ≧１ ｄ(k/2,k) ＝ ｗ₁ ＊ｒ_x ＊Ｌ_x (k/2,k) ＊Ｃ(k) ＋ｗ₁ ＊ｒ_y ＊Ｌ_y (k/2,k) ＊Ｃ(k) ＋ｗ₁ ＊α_xy＊Ｌ_x (k/2,k) ＊Ｌ_y (k/2,k) ＋ｗ₂ ＊α_xx＊Ｌ_x (k/2,k) ＊Ｌ_x (k/2,k) ＋ｗ₂ ＊α_yy＊Ｌ_y (k/2,k) ＊Ｌ_y (k/2,k) Ｃ(e) ＝Ｃ_e Ｃ(k) ＝ Ｃ(2*k) ＋ｃ_x ＊Ｌ_x (k,2*k) ＋ｃ_y ＊Ｌ_y (k,2*k) ＋Ｃ(2*k+1) ＋ｃ_x ＊Ｌ_x (k,2*k+1) ＋ｃ_y ＊Ｌ_y (k,2*k+1) α_xx＝ｒ_x ＊ｃ_x α_yy＝ｒ_y ＊ｃ_y α_xy＝０．５＊（ｒ_x ＊ｃ_y ＋ｒ_y ＊ｃ_x ） ここに、ｔ(a,b) はノード番号ａからノード番号ｂまで
の配線抵抗によるディレイ、Ｃ_e はリーフノードｅの入
力端子容量、Ｃ(a) はノード番号ａより下流側の配線容
量とリーフノードの入力端子容量の総和、ｒ_x ，ｒ_y は
それぞれＸ方向・Ｙ方向の配線の単位長さあたりの配線
抵抗値、ｃ_x ，ｃ_y はそれぞれＸ方向・Ｙ方向の配線の
単位長さあたりの配線容量値、Ｌ_x (k/2,k) ，Ｌ_y (k/
2,k) は、親ノードｋ／２と子ノードｋとの間を結ぶＸ
方向・Ｙ方向の配線長である。

【００８８】この式の本質的な点は、各抵抗毎にそれよ
り下流側にある負荷容量を充放電するとしたときのＲＣ
遅延を順次加算していることであり、集中定数的に扱う
ところでは乗数ｗ₁ を、分布定数的に扱うところでは乗
数ｗ₂ を時間重みとしている。

【００８９】また、配線長としては、親ノードと子ノー
ドを結ぶマンハッタン距離、すなわち最短径路であるこ
とを仮定して計算し、折れ曲がりの形状によるディレイ
の差は無視している。これは折れ曲りの形状によるディ
レイの最大と最小との差 ｗ₁ ＊（ｒ_x ＊ｃ_y −ｒ_y ＊ｃ_x ） ＊Ｌ_x (k/2,k) ＊Ｌ_y (k/2,k) が実用上はｄ(k/2,k) 定義式内の他項に比べて非常に小
さいためである。なお、上式においては、ディレイの最
大・最小となるパターン（図５(a),(c) のパターンに相
当する）のディレイ中央値を採用している。

【００９０】さらに、ルートドライバーセルの内部ディ
レイ，オン抵抗を各々Ｉ，Ｒ₀ とすると、ノード番号−
１からノード番号ｅのリーフノードまでの全ディレイｔ
(-1,e)は、次のように計算される。

【００９１】 ｔ(-1,e)＝Ｉ＋ｗ₁ ＊Ｒ₀ ＊Ｃ(0) ＋ｔ(0,e) Ｃ(0) ＝Ｃ(1) ＋ｃ_x ＊Ｌ_x (0,1) ＋ｃ_y ＊Ｌ_y (0,1) 以上から、ノードｋからリーフノードへのディレイの最
大値Ｔ_L (K) 、最小値Ｔ_S (k) は、 Ｔ_L (K) ＝ｍａｘ（Ｔ_L (2*k) ＋ｄ(k,2*k) ，Ｔ_L (2*k
+1) ＋ｄ(k,2*k+1) ） Ｔ_S (K) ＝ｍｉｎ（Ｔ_S (2*k) ＋ｄ(k,2*k) ，Ｔ_S (2*k
+1) ＋ｄ(k,2*k+1) ） のように求められ、ノードｋからリーフノードまでのデ
ィレイに対するスキューＳ(k) は、 Ｓ(k) ＝Ｔ_L (k) −Ｔ_S (k) と表される。

【００９２】ルートドライバーの入力端子（ノード番号
−１）、出力端子（ノード番号０）の地点においては、 Ｔ_S (0) ＝Ｔ_S (1) ＋ｄ(0,1) ＋ｗ₁ ＊Ｒ₀ ＊Ｃ(0) Ｔ_L (0) ＝Ｔ_L (1) ＋ｄ(0,1) ＋ｗ₁ ＊Ｒ₀ ＊Ｃ(0) Ｔ_S (-1)＝Ｔ_S (0) ＋Ｉ Ｔ_L (-1)＝Ｔ_L (0) ＋Ｉ Ｓ(-1)＝Ｓ(0) ＝Ｓ(1) ＝Ｔ_L (1) −Ｔ_S (1) となる。

【００９３】なお、サブツリーのリーフノードｅにおけ
るＴ_L (e) ，Ｔ_S (e) は、そのリーフノードより下位に
あるサブツリー以降のディレイが設定されるものとす
る。

【００９４】以上のように、ディレイ計算モデルを考え
ることができ、以下にこのモデルを用いて分岐点位置決
定方法を説明する。

【００９５】 （２）サブツリー内での分岐点位置決定方法 今、ノードｋより下流のノードの位置が決定済みである
として、ノードｋの位置すなわち分岐点の位置を、スキ
ューが最小化できるように決定する方法について説明す
る。ただし、迂回配線による不必要なディレイ増加を避
け、かつ計算の単純化のため、２つの子ノード位置を結
ぶ直線線分上の点から選ぶこととする。さて、ノードｋ
でのスキューＳ(k) は、 σ(k) ＝ｄ(k,2*k) −ｄ(k,2*k+1) ε(k) ＝０．５＊（Ｔ_L (2*k+1) ＋Ｔ_S (2*k+1)−Ｔ
_L (2*k) −Ｔ_S (2*k) ） λ(k) ＝σ(k) −ε(k) μ(k) ＝０．５＊（Ｔ_L (2*k+1) −Ｔ_S (2*k+1)＋Ｔ
_L (2*k) −Ｔ_S (2*k) ） ＝０．５＊（Ｓ(2*k+1) ＋Ｓ(2*k) ） と定義したとき、 Ｓ(k) ＝Ｔ_L (k) −Ｔ_S (k) ＝max(Ｓ(2*k) ，Ｓ(2*k+1) ， Ｔ_L (2*k)+ｄ(k,2*k)-Ｔ_S (2*k+1)-ｄ(k,2*k+1) ， Ｔ_L (2*k+1)+ｄ(k,2*k+1)-Ｔ_S (2*k)-ｄ(k,2*k) ） ＝max （Ｓ(2*k) ，μ(k) −ε(k) ＋σ(k) ，Ｓ(2*k+
1) ，μ(k) ＋ε(k) −σ(k) ） ＝max （Ｓ(2*k) ，Ｓ(2*k+1) ，μ(k) ＋｜λ(k) ｜） と表される。

【００９６】処理順序に関する前提条件から、この式の
中でノードｋの分岐点の位置によって変えられるもの
は、λ(k) あるいはσ(k) であり、その他の項は既知で
ある。従って｜λ(k) ｜を最小化することが、スキュー
を最小化することになる。

【００９７】ここで、ノードｋの位置がノード(2*k) と
ノード(2*k+1) をＺ：(1-Z) に内分する点（０≦Ｚ≦
１）であるとし、この２つの子ノードを結ぶ直線とＸ軸
との交角をθとし、２つの子ノード間の直線距離をＬ、
すなわち Ｌ＝((Ｌ_x (k,2*k)+Ｌ_x (k,2*k+1))² +(Ｌ_y (k,2*k)+Ｌ_y (k,2*k+1))² ）^1/2 とすると（図６
参照）、 Ｌ_x (k,2＊ｋ）＝Ｌ＊Ｚ＊｜COS(θ)| Ｌ_y (k,2＊ｋ）＝Ｌ＊Ｚ＊｜SIN(θ)| Ｌ_x (k,2＊ｋ+1）＝Ｌ＊(1-Z) ＊｜COS(θ)| Ｌ_y (k,2＊ｋ+1）＝Ｌ＊(1-Z) ＊｜SIN(θ)| であるから、 β₁ ＝ｗ₁ ＊Ｌ＊（Ｃ(2*k)+Ｃ(2*k+1))＊ （ｒ_x ＊｜COS(θ)|+ ｒ_y ＊｜SIN(θ)|) β₂ ＝（ｗ₂ ＊α_xx＊ COS² (θ) ＋ｗ₂ ＊α_yy＊ SIN² (θ) ＋ｗ₁ ＊α_xy＊｜COS(θ)|) ＊｜SIN(θ)|) ＊２＊Ｌ² γ＝Ｃ(2*k+1) ／（Ｃ(2*k) ＋Ｃ(2*k+1) ） ０＜γ＜１ と定義すると、 σ(k) ＝ｄ(k,2*k) −ｄ(k,2*k+1) ＝ｗ₁ ＊ｒ_x ＊Ｌ＊｜COS(θ)| ＊（Z ＊Ｃ(2*k)-(1-Z) ＊Ｃ(2*k+1)) ＋ｗ₁ ＊ｒ_y ＊Ｌ＊｜SIN(θ)| ＊（Z ＊Ｃ(2*k)-(1-Z) ＊Ｃ(2*k+1)) ＋ｗ₁ ＊α_xy＊Ｌ² ＊（2*Z −１） ＊｜COS(θ)|＊｜SIN(θ)| ＋ｗ₂ ＊α_xx＊Ｌ² ＊（2*Z −１） ＊ COS² (θ) ＋ｗ₂ ＊α_yy＊Ｌ² ＊（２＊Ｚ−１） ＊ SIN² (θ) ＝ｗ₁ ＊Ｌ＊ （Ｚ＊（Ｃ(2*k)+Ｃ(2*k+1))- Ｃ(2*k+1))＊ （ｒ_x ＊｜COS(θ)|＋ｒ_y ＊｜SIN(θ)|） ＋Ｌ² ＊２＊（Z-0.5 ）＊ （ｗ₁ ＊α_xy＊｜COS(θ)|＊｜SIN(θ)|＋ｗ₂ ＊α_xx＊
COS² (θ)＋ｗ₂ ＊α_yy＊ SIN² (θ)) ＝β₁ ＊（Ｚ−γ）＋β₂ ＊（Ｚ−0.5 ） λ(k) ＝（β₁ ＋β₂ ）＊Ｚ −（β₁ ＊γ＋β₂ ＊0.5 ）−ε(k) を得る。

【００９８】λ(k) は、Ｚの一次関数となっているの
で、０≦Ｚ≦１で｜λ(k) ｜を最小化するＺ（分岐点位
置を決めるパラメータ）としては、次のように選べば良
い。

【００９９】

【数３】 このとき、ノードｋでのスキューは、各ケースにおい
て、

【数４】 となる。

【０１００】このような、Ｚで内分される位置ｋに分岐
点を決定する。

【０１０１】以上が、サブツリー内での分岐点位置決定
方法の詳細であるが、この方法における最大の特徴は、
スキューが非常に小さくなりうる点にある。なぜなら、
β₁，β₂ は、ツリーの深さが一段上がる毎に２倍から
４倍程度の増加をするので、リーフノード付近でのε
(k) が比較的小さければ、各ツリー深さのノードに対し
てほとんど上記（ハ）のケース、すなわちλ(k) ＝０と
でき、ルートノードでのスキューはリーフノード付近の
スキューと同程度とできるからである。特に、リーフノ
ードでのスキューを０にできれば、ルートノードでのス
キューも０にしうる。

【０１０２】（３）全体ツリーに対する処理方法 最後に、図７のようにバッファセル２６が多段挿入され
た階層的バイナリツリーにおける分岐点位置２７の決定
方法について説明する。この処理は、図２のステップ１
４に相当し、そのフローチャートは図３に示してある。
説明の都合上、この階層ツリーにおいて、ルートドライ
バーセル３１が駆動するツリーの階層を第１階層とし
て、信号の伝搬する方向に第２階層、第３階層と順次数
えることにし、クラスタを直接駆動しているバッファセ
ル２６をリーフノードとするツリーの階層を第ｍ階層と
する。

【０１０３】まず、ステップ１９において、処理するサ
ブツリーの階層を最下位階層、すなわち第ｍ階層に設定
する。

【０１０４】ステップ２０では、当該階層での複数のサ
ブツリーに対して、上述したサブツリー内の分岐点位置
決定処理を施す。このとき、サブツリーのルートとなる
バッファセルの位置は、図８のようにサブツリー上の２
つの子ノード位置をもとに決定されたディレイバランス
点２７に、一旦設定する。

【０１０５】ステップ２１の判定処理では、当該処理階
層での未処理サブツリーがあるか調べ、あればステップ
２０の処理を繰り返し、なければステップ２２に進む。

【０１０６】ステップ２２の判定処理では、当該階層が
最上位階層かどうかを調べ、そうであればこれらの処理
全体から抜け出し、そうでなければステップ２３に進
む。

【０１０７】ステップ２３では、当該同一階層のサブツ
リーのなかで最大ディレイを持つものを前述したモデル
を用いて調べ、そのディレイ値をとりだす。

【０１０８】続くステップ２４では、最大ディレイを持
つサブツリー以外のサブツリーにおいて、図９のように
ルートノードであるバッファセル３５の位置をずらし、
各ツリーのディレイ値が揃うようにしむける。ずらす方
向は、ずらすノードと兄弟関係にあるノードの位置に近
づく方向にとる。

【０１０９】ステップ２５では、処理階層をひとつ上に
繰り上げたのち、ステップ２０の処理に戻り、以降の処
理を繰り返す。

【０１１０】この処理のうち、ステップ２４の実施例を
以下に述べる。

【０１１１】たとえば、当該階層で最も大きなディレイ
を持つサブツリーＱでのディレイ最大値・ディレイ最小
値を ^(Q)Ｔ_L ， ^(Q)Ｔ_S とし、処理対象サブツリーＰで
のディレイ最大値・ディレイ最小値を ^(P)Ｔ_L ， ^(P)Ｔ
_S とし、サブツリーＰと兄弟関係にあるサブツリーのル
ートノード３４の位置２７とサブツリーＰのルートノー
ド３５の位置（バッファセルの仮位置）２７とを結ぶ直
線線分（図９の一点鎖線）上において、後者と前者を
Ｚ：(1-Z) に内分する点（０≦Ｚ≦１）を当該バッファ
セル３５の新しい位置に選ぶこととし、その直線とＸ軸
との交角をθ、ルートノード間の直線距離をＬとする
と、位置をずらしたことによるディレイ増加量δは、 δ＝ｗ₁ ＊Ｌ＊Ｚ＊ ^(P)Ｃ(0) ＊（ｒ_x ＊｜COS(θ) ｜＋ｒ_y ＊｜SIN(θ) ｜） ＋Ｌ² ＊Ｚ² ＊（ｗ₁ ＊α_xy＊｜COS(θ) ｜＊｜SIN(θ) ｜ ＋ｗ₂ ＊α_xx＊ COS² （θ) ＋ｗ₂ ＊α_yy＊ SIN² （θ)) ＋ｗ₁ ＊Ｒ₀ ＊Ｌ＊Ｚ ＊（ｃ_x ＊｜COS(θ) ｜＋ｃ_y ＊｜SIN(θ) ｜） ＝ζ₁ ＊Ｚ＋ζ₂ ＊Ｚ² である。

【０１１２】さて、サブツリーＰのディレイをサブツリ
ーＱのディレイに揃えるには、双方のディレイの中央値
の差 τ＝0.5 ＊（^(Q) Ｔ_L ＋^(Q) Ｔ_S−^(P) Ｔ_L −
^(P) Ｔ_S ） が、δと等しくなればよいので、 ζ₂ ＊Ｚ² ＋ζ₁ ＊Ｚ−τ＝０ の解で正値の方、すなわち、

【数５】 となるように、移動位置を決定すれば良い。

【０１１３】ここに、 ζ₁ ＝ｗ₁ ＊Ｌ＊（^(P) Ｃ(0) ＊ （ｒ_x ＊｜COS(θ) |+ｒ_y ＊｜SIN(θ) |) ＋（ｃ_x ＊｜COS(θ) ｜＋ｃ_y ＊｜SIN(θ)|)＊Ｒ₀ ） ζ₂ ＝Ｌ² ＊（ｗ₂ ＊α_xx＊ COS² (θ) ＋ｗ₁ ＊α_xy＊｜COS(θ) ｜＊｜SIN(θ) ｜ ＋ｗ₂ ＊α_yy＊ SIN² (θ)) である。

【０１１４】このようにすると、当該階層の各サブツリ
ーのディレイ中央値が同一となり、従って、当該階層の
サブツリーでのスキュー最大値が、当該階層以下の全体
としての最大スキュー値となる。なお、この階層でのデ
ィレイの最大値・最小値は、ひとつ上位の階層のサブツ
リーでのリーフノードの初期ディレイ値として設定され
る。

【０１１５】以上、第１の発明による第１実施例を詳述
したが、クラスタ内のディレイが全クラスタで同一であ
れば、全バイナリツリーにおいてスキューを限りなく０
に近くすることができる。また、もしクラスタ内のディ
レイにばらつきがあるとしても、第ｍ階層のサブツリー
におけるリーフノードの初期ディレイを計算上０として
上記の処理を行えば、クラスタ内を除く部分でのスキュ
ーを限りなく０に近くできるので、トータルのスキュー
としては、クラスタ内スキューの最大値近傍に抑えるこ
とが可能である。

【０１１６】第２実施例 第１実施例では、バッファセル挿入段数が予め指定して
あることを前提にしていたが、最適な挿入段数を求める
ことも可能である。

【０１１７】それにはまず、各バッファセル種類ごとに
駆動させるサブツリーの深さの上限値の最大値ａを求
め、このａをもとにバッファセル挿入段数の最小値Ｎ_I
を求める。今、全体ツリーの深さをｈとすると、Ｎ_I は Ｎ_I ＝ｈ／ａ で与えられ、この計算は図１のステップ１で行なう。

【０１１８】次に、図１、図２のフローチャートに沿っ
て処理していくが、ステップ１７では、第１実施例で述
べた判断処理のあと、バッファセル挿入段数が一段少な
かったときと比べてディレイ減少があるかどうかを調
べ、あればバッファセル挿入段数を一段ふやして以降の
処理を繰り返し、減少がなければステップ１２から１８
の処理を抜け出す、という判断処理を追加する。

【０１１９】このように修正することで、ディレイ最小
となるバッファセル挿入段数を求めることができる。し
かも、バッファセル挿入段数は１段からしらみつぶしに
調べるのではなく、Ｎ_I 段から始めるため、処理時間上
も効率が良い。

【０１２０】第２の発明 以下に、第２の発明による配線幅最適化手法について説
明する。説明のわかりやすさを考慮して、最初に完全対
称な径路における配線幅決定方法を述べ、次に一般的な
径路における配線幅決定方法を述べ、最後に実際のクロ
ック配線処理フローを述べる。

【０１２１】（１）完全対称な径路の配線幅最適化 完全対称な径路とは、図１０に示されるようなＨ字型径
路を再帰的に繰り返す形状を指す。

【０１２２】配線幅は、隣接する分岐点間径路上で一定
とし、分岐点は固定されているとする。理想としては、
配線幅を径路上の任意の地点で異なるように考えるほう
が良いが、それでは計算をいたずらに複雑にするだけで
あるので、ここでは前記の仮定をして近似最適解を求め
る。

【０１２３】また、分岐点間径路においてＨツリー上の
同一深さにある枝に対応するものは、同一の線幅を持つ
ものとする。これは、Ｈツリーの各リーフノードまでの
ディレイを揃えるため、すなわちクロックスキューを最
小化するための仮定である。このとき、このＨツリーを
駆動しているドライバーセルの出力端子からツリーのリ
ーフノードまでのディレイＴは、Elmoreの式により次の
ように表される。ただし、定係数部分は省略してある。

【０１２４】

【数６】 Ｃ(i) ＝２ * (Ｃ(i+1) ＋ c_i+1 ＊ｌ_i+1 ） ｌ_2j-1＝ｌ_2j＝Ｄ * (1/2)^j+1 ｒ_i ＝Ｈツリー上でルートからの深さがｉである枝径路
の単位長あたりの抵抗 ｃ_i ＝Ｈツリー上でルートからの深さがｉである枝径路
の単位長あたりの容量 ｌ_i ＝Ｈツリー上でルートからの深さがｉである枝径路
の配線長 Ｃ(i) ＝Ｈツリー上でルートからの深さがｉである枝径
路より下流の容量和 Ｒon＝ドライバーセルのオン抵抗 Ｄ ＝ツリー配線の対象となる正方形領域の一辺の長さ なおリーフノードには、通常、被駆動セルの入力端子容
量がつくが、配線容量に比べて小さいので、Ｃ(n) ＝０
とみなす。

【０１２５】今、配線の厚みと層間絶縁膜厚が一定で、
隣接する並行配線間の容量が小さい（そのように充分な
スペーシングルールをとる）とすると、深さｉにおける
単位長あたりの配線抵抗・容量は、 ｒ_i ＝ρ／Ｗ_i ρ：抵抗に関する定数 ｃ_i ＝ζ*(Ｗ_i ＋ｆ） ζ：容量に関する定数 と表される。ここに、Ｗ_i は、深さｉの配線幅とし、ｆ
はフリンジ効果を表す。この式を数６に代入すると、Ｔ
は、Ｗ_i (i=1,2,…,n) の関数となる。従って、Ｔを最
小とする各Ｗ_i を求めるには、ＴのＷ_i に対する偏微分
を求め、それらの連立方程式がゼロとなる解を求めれば
良い。

【０１２６】この偏微分は、次のようになる。

【０１２７】

【数７】 よって、Ｇ_i ＝０（i=1,2,…, n)という連立方程式の解
を求めれば良いのだが、Ｇ_i ＝０とならない場合や、そ
の解Ｗ_i が標準線幅ｓより小さくなる場合もありうる。
しかし、Ｃ(i) がＷ_i の一次関数であることから、Ｇ_i
は、 Ｇ_i ＝ −Ａ1*( Ｗ_i ＋Ａ2 ) ／Ｗ _i ² ＋Ａ3 Ａ1,Ａ2,Ａ3 ：Ｗ_j (j ≠i)の関数で正値 と表され、しかも、 Ｇ _i’＝Ａ1*( １／Ｗ _i ² ＋２* Ａ2 ／Ｗ _i ³ ）＞０ すなわち、Ｇ_i はＷ_i に対して単調増加関数になってい
るので、Ｇ_i ＝０となる極小解Ｗ_i は高々ひとつしかな
い。意味のある解が得られるのは、Ｗ_i ＝ｓのときにＧ
_i ≦０となる場合であり、逆に、Ｗ_i ＝ｓのときにＧ_i
＞０となる場合は、Ｗ_i ≧ｓでＧ_i ＝０となる解が存在
せずＴが単調増加となるので、Ｔの最小値はＷ_i ＝ｓの
ときとなる。

【０１２８】これらのことから、Ｔの最小値を求める問
題は、厳密には次のように定式化される。

【０１２９】minimize｜Ｇ_i ｜ for all i subject to Ｗ_i ≧ｓ すなわち、どの深さｉの配線幅をとっても、ディレイ最
小となる配線幅を求める。このときの制約条件は、標準
配線幅以上である。

【０１３０】次に、この問題の解を具体例をあげて説明
する。

【０１３１】今、ｎ＝３、ｆ＝ｓ、ｓＲon/ ρＤ＝０．
０５３７、とすると、上記問題の解は、 Ｗ₁ ＝４．６
５＊ｓ、Ｗ₂ ＝１．４＊ｓ、Ｗ₃ ＝ｓとなる。このとき
のＴは、 Ｔ＝０．６９３＊ρζＤ² となる。

【０１３２】ちなみに、配線幅が一定という条件、すな
わちＷ₁ ＝Ｗ₂ ＝Ｗ₃ のときのＴの最小値は、 Ｔ＝０．９７＊ρζＤ² となるので、第２の発明のように分岐点間を結ぶ枝配線
径路毎に配線幅を決定した方が、ディレイをより小さく
できる。

【０１３３】 （２）一般的な径路における配線幅決定方法 一般的な２分木型径路は非対称な径路であるが、この場
合の最適配線幅の決定も前述の方法にならって行うこと
ができる。ただし、ここでも配線幅は隣接する分岐点間
径路上で一定とし、分岐点は固定とする。また、分岐点
間径路においてツリー上の同一深さにある枝に対応する
ものは、同一の線幅をもつものとする。ツリーを駆動し
ているドライバーセルの出力端子からツリーのリーフノ
ードまでのディレイは、ツリーが非対称形であるのでリ
ーフノード毎に異なる。そこで、ディレイ最小とするに
は、最大のディレイをもつ径路パスを見つけ、そのパス
ディレイを最小化するように配線幅を決定し、他の経路
の配線幅はこれに合せる。

【０１３４】今、そのディレイをＴmax とすると、Ｔma
x は、前述と同様にして Ｔmax ＝Ｔmax （Ｗ₁ ，Ｗ₂ ，…，Ｗ_n ） のように、Ｗ_i の関数となる。よって、Ｔmax の最小値
を求める問題は、前述と同様にして以下のように定式化
される。

【０１３５】 minimize ｜∂Ｔmax ／∂Ｗ_i ｜ for all i subject to Ｗ_i ≧ｓ この解の求める方法については、前述と同じである。な
お、もしも図１１のように径路ツリーの最初の分岐点４
５からドライバーセル４６まで長い径路が存在する場合
は、この部分の配線幅をＷ_O として上記と同様にＴmax
の計算式を求め、上記の定式化をそのまま利用して最適
配線幅を計算することができる。

【０１３６】（３）クロック配線処理フロー 以下では、実際のクロック配線をするための処理フロー
について説明する。

【０１３７】クロック配線では、スキューを小さくする
ように径路分岐点を決定するが、その際には配線幅がわ
かっている必要があり、また、ディレイを小さくするよ
うに配線幅を決定するためには径路分岐点がわかってい
る必要がある。このことから、スキューおよびディレイ
の最小となる径路分岐点と配線幅を同時に決定すること
は難しい。そこで、一方を固定して他方を最適化する処
理を繰り返し、ディレイが収束したときの径路を採用す
る。

【０１３８】図１２は、この処理を示すフローチャート
である。ただし、径路のトポロジー（ツリー構造）は、
予め別の方法により決定されているとする。

【０１３９】まず、ステップ４１において、対称径路と
仮定したときの分岐点を求める。これは、配線径路の初
期解を意味する。

【０１４０】次のステップ４２では、径路分岐点の位置
を固定して配線幅を最適化する。これには、前述の最適
化方法を用いる。

【０１４１】ステップ４３では、径路ツリーの各枝の配
線幅をステップ４２で決定した値に固定して、スキュー
最小となるように径路分岐点を求め直す。この方法につ
いては、特開平3-137851の手法を基本とする。

【０１４２】次のステップ４４の判定処理では、配線幅
の変化分が許容誤差範囲内にあり、かつ最大パスディレ
イの変化分も許容誤差範囲内にあるか、という収束判定
を行う。収束していなければステップ４２の処理に戻
り、収束していれば処理を終了する。

【０１４３】なお、初期解としては、別の方法で設定す
ることも可能である。たとえば、最初に配線幅を初期設
定して、その条件でスキュー最小の径路分岐点を求め、
これを初期解としても良い。この際、ｓ≦Ｗ_i ≦max (
ｓ，Ｗ_i-1 /2.5) となるように、すなわち当該経路より
ひとつ上位階層側の経路の平均配線幅Ｗ_i-1 の０．４倍
の数値と一般信号用の標準配線幅ｓとを比べたときの大
きい方の数値以下となるように配線幅を決定すれば、収
束するまでの処理時間を短くすることができる。

【０１４４】また、この配線幅の決定方法は、今回の実
施例に拘らず、２分木型配線径路構造における配線幅決
定の際に適用可能である。

【０１４５】第３の発明以下に第３の発明による自動配
線方法を集積回路の自動配線の計算機プログラムに適用
した実施例を説明する。

【０１４６】配線領域の輪郭は全て垂直及び水平の線分
からなる。但し斜め線分を用いる場合でも本発明は適用
可能である。また、本発明は逐次配線を前提としてお
り、既に配線がなされていて新規な配線が禁止されてい
る領域は、配線禁止領域として登録されているものとす
る。この実施例では配線領域は１層であるが、もちろん
多層配線領域においても本発明は有効である。

【０１４７】各配線要求は探索開始点（以後単に開始点
と記す）と探索終了点（以後単に終了点と記す）の２点
で与えられる。以降では、与えられた２点間のテーパ配
線径路の探索に注目して説明をする。

【０１４８】まず、新たな配線領域を探索する際の、配
線幅の求め方を以下に説明する。

【０１４９】この発明においては、図１３に示すよう
に、テーパ配線８１の配線幅の小さい端が開始点Ｓであ
り、配線幅の大い端が終了点Ｔである。径路探索はＳか
らＴに向けて行われる。

【０１５０】Ｓ，Ｔにおける配線幅を各々Ｗ_s ，Ｗ_t と
する。

【０１５１】ここで、径路長を軸にとり、Ｓを０、Ｔを
１とした時、Ｓ〜Ｔ間の点Ｘ（０≦Ｘ≦１）における配
線幅（Ｗ_x ）を決定できる特定の関数（Ｗｉｄｔｈ
（Ｘ））が与えられているものとする。さらに、配線中
にくびれは存在しないものとする。つまり、次の式が成
り立つ。

【０１５２】Ｓ〜Ｔ間の任意の点Ａ，Ｂ（０≦Ａ≦Ｂ≦
１）について、常に Ｗ_a ≦Ｗ_b （１） Ｓ〜Ｔ間の点Ｘについて、Ｓ〜Ｘ間の径路長をＬ_sx，Ｘ
〜Ｔ間の径路長をＬ_xtとすると、Ｘの値は次の式で表さ
れる。

【０１５３】Ｘ＝Ｌ_sx／（Ｌ_sx＋Ｌ_xt） （２） 従ってＸにおける配線幅Ｗ_x （＝Ｗｉｄｔｈ（Ｘ））も
求められる。

【０１５４】しかし、この時Ｌ_sxは既に探索した領域内
で求められるので正確な値が得られるが、Ｌ_xtについて
はＸ〜Ｔ間の径路が決定していないので正確な値を計算
することができない。そこで、Ｌ_xtについては、Ｘ〜Ｔ
間のマンハッタン距離（水平径路及び垂直径路のみを用
いた最短径路長）Ｍ_xtを用いることにすれば、結果とし
てＷ_x の近似値が求められる。

【０１５５】Ｌ_xtとＭ_xtの間には常に以下の式が成り立
つ。

【０１５６】Ｌ_xt≧Ｍ_xt （３） Ｍ_xtを用いて求められたＸの値をＸ_m とすると、Ｘ_m は
以下の式で表される。 Ｘ_m ＝Ｌ_sx／（Ｌ_sx＋Ｍ_xt） （４） この時、式（３）より以下の式が成り立つ。

【０１５７】Ｘ_m ＝Ｌ_sx／（Ｌ_sx＋Ｍ_xt） ≧Ｌ_sx／（Ｌ_sx＋Ｌ_xt）＝Ｘ （５） 式（５）より、常に以下の式が成り立つ。

【０１５８】Ｘ_m ≧Ｘ （６） ここで式（１），（６）より、 Ｗｉｄｔｈ（Ｘ_m ）≧Ｗｉｄｔｈ（Ｘ） （７） であるから、配線の際にＷｉｄｔｈ（Ｘ_m ）を保証して
いれば、最終的に得られた配線が設計規則を犯すことは
ない。また、Ｌ_xt＝Ｍ_xtの場合はＸ_m ＝Ｘであるから、
最適な配線幅が得られることになる。以後、Ｗｉｄｔｈ
（Ｘ_m ）を“必要配線幅”と呼ぶことにする。

【０１５９】既に述べた通りＳからＴへの探索の際には
Ｗｉｄｔｈ（Ｘ_m ）をもとに径路探索を行う。径路発見
後の逆追跡の段階ではＬ_sx，Ｌ_xtともに正確な値が計算
可能であるから、Ｗｉｄｔｈ（Ｘ）を用いて正確な配線
幅を決定し、最終的な配線径路が得られることになる。

【０１６０】また、２層以上の配線ではビアが存在する
が、Ｌ_sxに関してはビアを相当する径路長に換算して計
算を行い、一方Ｍ_xtには必要最小限のビアに相当する径
路長を加算することにより、ビアを考慮した必要配線幅
が得られる。

【０１６１】第１実施例 第３の発明による配線方法を迷路法に適用した場合の実
施例を、図１４，１５を参照しながら説明する。本実施
例では、格子に区切られた矩形ひとつひとつを“セル”
と呼ぶ。開始点、終了点は１個ないし複数のセルから構
成される。

【０１６２】図１４は第３の発明による配線方法を迷路
法に適用した場合のフローチャートである。図中、開始
点を含むセルをヒープに挿入するステップ５１、ヒープ
からセルを１個取り出すステップ５２、終了点を発見し
たか否かを確認するステップ５５、新しくラベル付けし
たセルをヒープへ挿入するステップ５６、逆追跡をして
径路を得るステップ５７は、従来の迷路法と同じ手順で
ある。

【０１６３】一方、取り出されたセルにおける必要配線
幅を計算するステップ５３、取り出されたセルと必要配
線幅を満たして隣接するセルを認識するステップ５４が
第３の発明の特徴であり、この手順により、テーパ配線
を効率的に行うことが可能である。

【０１６４】実際の配線例を図１５によって示す。ここ
で、開始点をＳ、終了点をＴとし、配線幅は関数Ｗｉｄ
ｔｈ（Ｘ）＝｛１（１−Ｘ）＋３Ｘの四捨五入｝で表さ
れるものとする。配線領域内において、Ｓはセル１×１
の大きさを、Ｔはセル３×３の大きさを占める。また、
必要配線幅を求める際の径路１３２の長さはセルの数を
元にしたマンハッタン距離とし、Ｔとの間の距離はＴの
中心のセルとの距離であるものとする。なお、配線領域
内には、配線禁止領域１４１があるものとする。

【０１６５】配線領域内に設定された格子内を、図１５
（ａ）中の網掛けのように、ＳからＴへ探索していく。
ここで探索途中の点Ｘを考え、この点Ｘを含む新たな配
線領域（この実施例の場合は各セル）における必要配線
幅の求め方を説明する。

【０１６６】図１５（ａ）では、既に得られている配線
径路１３１の径路長はＬ_sx＝７、ＸからＴまでの径路１
３３の径路長はＬ_xt＝２０であるが、探索がＸまでしか
行われていない状態では正しいＬ_xtの値を求めることは
不可能である。そこでＭ_xt＝１８の値を使用し、これを
基にＸ_m を計算すると、Ｘ_m ＝７／（７＋１８）＝０．
２８となる。よってＷｉｄｔｈ（Ｘ_m ）の値は、１（１
−Ｘ_m ）＋３Ｘ_m ＝１．５６の四捨五入で２となるか
ら、Ｘにおける必要配線幅は２となる。

【０１６７】よって、Ｘにおける必要配線幅がセル２つ
分であるから、Ｘ以降のラベル付けはセル２つを単位と
して行うことになる。

【０１６８】ＳからＴまでの探索終了後、Ｔからの逆追
跡の過程で正しい配線幅を決定し、最終的な径路１３４
が得られる（図１５（ｂ）参照）。

【０１６９】第２実施例 第３の発明による配線方法を線分展開法に適用した場合
の実施例を図１６，１７を参照しながら説明する。

【０１７０】図１６は第３の発明による配線方法を線分
展開法に適用した場合のフローチャートである。図中、
開始点を含む補助線分を配線領域内に発生しヒープに挿
入するステップ６１、ヒープから補助線分を１個取り出
し、配線領域内で展開するステップ６２、終了点を発見
したか否かを確認するステップ６３、逆追跡をして径路
を得るステップ６６は、従来の線分展開法と同じ手順で
ある。

【０１７１】一方、展開された領域における必要配線幅
を計算するステップ６４、新しい補助線分のうち必要配
線幅を満たすもののみヒープに挿入するステップ６５が
第３の発明の特徴であり、この手順により、テーパ配線
を効率的に行うことが可能である。

【０１７２】実際の配線例を図１７によって示す。開始
点をＳ、終了点をＴとし、双方における配線幅は各々Ｗ
_s ，Ｗ_t とする。Ｓ〜Ｔ間の点Ｘにおける配線幅は式Ｗ
ｉｄｔｈ（Ｘ）＝Ｗ_s （１−Ｘ）＋Ｗ_t Ｘで求めること
ができるものとする。

【０１７３】配線領域内で補助線分を展開し、太い矢印
で示したようにＳからＴへ探索していく。ここで探索途
中の点Ｘを考え、この点Ｘを含む新たな配線領域（この
実施例の場合は各線分展開領域）における必要配線幅を
求め、新しい補助線分を発生させる方法を説明する。

【０１７４】図１７（ａ）で、１４２で示される線分展
開によって既に配線径路１３１が得られており、新たに
発生できる補助線分の候補は図中のＸ₁ ，Ｘ₂ である。

【０１７５】Ｘ₁ ，Ｘ₂ における必要配線幅を、マンハ
ッタン径路１３２を用いて見積った時、ＳＴ間において
Ｘ₁ はＳに近いが、Ｘ₂ はむしろＴに近くなっている。
テーパ配線が、Ｓに近いほど必要配線幅が小さくなるこ
とを考えると、Ｘ₁ における必要配線幅はＸ₂ での必要
配線幅よりも小さくなる。

【０１７６】ここで、図１７（ａ）のように、Ｘ₁ の位
置へは新しい補助線分を発生できるが、Ｘ₂ へは新しい
補助線分を設計規則上発生できないものとすれば、これ
により、Ｘ₁ を通過してＳ→Ｔの径路探索が行われる。

【０１７７】ＳからＴまでの探索終了後、正しい配線幅
を決定しながらＴから逆追跡し、最終的な径路１３４が
得られる（図１７（ｂ）参照）。図の１３５で示される
径路はＸ₂ を通過させた際のテーパ配線径路の例である
が、電気信号の伝搬遅延の最小化を第一に考えてテーパ
配線の形状を決定すると、Ｘ₂ の位置で配線禁止領域４
１との間の最小間隔が守れなくなってしまう。

【０１７８】

【発明の効果】以上詳細したように第１の発明によれ
ば、等ディレイとなるようにバランスをとる分岐点を各
階層のサブツリーにおいて求めることができ、階層間に
またがるディレイの差もバッファセルの位置の調整およ
び当該セル近傍での迂回配線の追加によりバランスさせ
られる。このため、高精度にかつ最小にスキューを抑え
たクロック信号を分配することができると共に、ディレ
イの最小化も達成できる。また、第２の発明によれば、
ゼロに近いスキュー値、および最小のディレイ値を持つ
ようなクロック配線径路を得ることができる。特に、デ
ィレイについては、同一ネット内で単一の配線幅を使用
してディレイを最小化する場合に比べて、配線によるデ
ィレイを２０から３０％程度削減することができる。

【０１７９】さらに、第３の発明によれば、テーパ配線
を行う際に、配線幅の小さい端から大きい端への径路探
索の過程で配線幅を随時計算しながら配線している。こ
れにより、配線領域を一度探索するのみで、設計規則を
犯さずに配線幅を考慮したテーパ配線を短時間で得るこ
とが可能である。

【図面の簡単な説明】

【図１】第１の発明の第１実施例における全体処理手順
を示すフローチャートである。

【図２】第１の発明の第１実施例におけるバイナリツリ
ー形成の処理手順を示すフローチャートである。

【図３】第１の発明の第１実施例におけるツリー内の分
岐点位置決定の処理手順を示すフローチャートである。

【図４】サブツリーの構造例を示す簡略図である。

【図５】折れ曲り形状の異なる配線パターン例を示す経
路図である。

【図６】サブツリー内の分岐点位置決定方法を説明する
ための概念図である。

【図７】バッファセルが多段挿入されたツリー構造例を
示す簡略図である。

【図８】バッファセル配置位置の初期設定状態を示す配
置図である。

【図９】バッファセル配置位置の修正後の状態を示す配
置図である。

【図１０】第２の発明に係わるＨツリーの配線構造例を
示す図である。

【図１１】第２の発明に係わる一般的なクロックのツリ
ー配線構造を示す図である。

【図１２】第２の発明の処理フローを示す図である。

【図１３】一般的なテーパ配線の形状例及び、配線幅、
径路長の定義を表す図である。

【図１４】第３の発明による自動配線方法を迷路法に適
用した一実施例の処理手順を表したフローチャートであ
る。

【図１５】第３の発明による自動配線を迷路法に適用し
た際に径路が得られる様子を表す図である。

【図１６】第３の発明による自動配線方法を線分展開法
に適用した一実施例の処理手順を表したフローチャート
である。

【図１７】第３の発明による自動テーパ配線を線分展開
法に適用した際に径路が得られる様子を表す図である。

【図１８】第１の発明に関する、配線抵抗を分布定数的
に扱うときの等価回路を表す図である。

【符号の説明】

２６ バッファセル ２７ サブツリーの分岐ノード ２８ サブツリーのリーフノード ２９ サブツリーの親ノード ３０ サブツリーの子ノード ３１ ルートドライバーセル ３２ チップ領域 ３３ 第ｍ段のバッファセル ３４ 第（ｍ−１）段で最大ディレイをもつバッファセ
ル ３５ 第（ｍ−１）段で最大ディレイではないバッファ
セル ４５ ドライバーセル ４６ 分岐点 ８１ テーパ配線の形状例 １３１ Ｓ，Ｘ間の既に得られた径路 １３２ マンハッタン径路 １３３ Ｘ，Ｔ間の径路 １３４ 最終的に得られた径路 １３５ 設計規則違反の径路 １４１ 配線禁止領域 １４２ 既に探索した領域

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−269860（ＪＰ，Ａ) 特開 平２−224370（ＪＰ，Ａ) 特開 平２−62675（ＪＰ，Ａ) 特開 平５−54100（ＪＰ，Ａ) 南文裕、高野みどり，”ＲＣ遅延を考 慮したスキュー最小化クロック配線手 法”，電子情報通信学会技術研究報告 （ＶＬＤ91−128〜142），平成４年３月 ６日，第91巻，第490号，ｐ．15−22 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 H01L 21/82

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ２分木型の配線径路構造において、隣接
   する分岐点間の径路の配線幅をパラメータとする配線デ
   ィレイ関数を求め、さらに各配線幅パラメータに対する
   当該ディレイの偏導関数をそれぞれ求め、各配線幅パラ
   メータが標準配線幅以上という制約範囲において、前記
   偏導関数の絶対値がそれぞれ最小となるように各配線幅
   を決定することを特徴とする集積回路の自動配線方法。
2. 【請求項２】 ２分木型配線径路のトポロジー構造が予
   め決定されているとき、隣接する分岐点間の径路の各配
   線幅を固定して各分岐点から下流側のディレイが釣り合
   うように分岐点を決定する処理をツリーの下位部から上
   位に向かって再帰的に繰り返すことでスキューを最小化
   する第１の処理と、 各径路分岐点の位置を固定して請求項１記載の方法によ
   り各配線幅を決定してディレイを最小化する第２の処理
   と、 これら第１及び第２の処理を交互に繰り返した後のディ
   レイ変化量が許容値以内に到達したかどうかを判定する
   第３の処理とからなり、ディレイ変化量が許容値以内に
   到達した状態の径路を最終配線径路とすることを特徴と
   する集積回路の自動配線方法。
3. 【請求項３】 ２分木型配線径路構造において隣接する
   分岐点間の径路の平均配線幅が、２分木型配線径路構造
   上で当該径路よりひとつ上位階層側の径路の平均配線幅
   の０．４倍の数値と一般信号用の標準配線幅とを比べた
   ときの大きい方の数値以下となるように配線幅を決定す
   ることを特徴とする集積回路の自動配線方法。