JP3251344B2 - Pulse output circuit - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、パルス出力回路に係
り、詳しくは、例えば、プリンタ、ファクシミリ等の分
野に用いて好適な、ステッピングモータやアクチュエー
タを駆動するためのパルス出力回路に関する。 ［発明の背景］近年、半導体集積回路の周辺機器の一部
であるステッピングモータやアクチュエータ等を駆動す
るためのパルス出力回路が数多く提供されている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse output circuit, and more particularly, to a pulse output circuit for driving a stepping motor or an actuator, which is suitable for use in fields such as a printer and a facsimile. BACKGROUND OF THE INVENTION In recent years, many pulse output circuits have been provided for driving stepping motors, actuators, and the like, which are part of peripheral devices for semiconductor integrated circuits.

【０００２】これは、ステッピングモータ等に任意のパ
ルスを出力することにより、モータ等の駆動動作を制御
するものである。そして、近時における動作制御の高精
度化に伴い、動作制御のためのパルス波形の出力タイミ
ングには、よりシビアなものが要求される。[0002] This is to control the driving operation of a motor or the like by outputting an arbitrary pulse to a stepping motor or the like. With the recent increase in the accuracy of operation control, more severe output timings of pulse waveforms for operation control are required.

【０００３】[0003]

【従来の技術】従来のこの種のパルス出力回路として
は、例えば、図７に示すようなマイクロプロセッサ（以
下、ＭＰＵ：Micro Processing Unit という）により制
御されるパルス出力回路がある。このパルス出力回路１
０は、制御部１１、タイマ部１２、パルス出力部１３か
ら構成されている。なお、１４はＣＰＵバスであり、Ｃ
ＰＵ（図示せず）から制御信号の伝達路であり、Ａは制
御部１１からの制御信号、Ｂはタイマ部１２からの時間
信号である。2. Description of the Related Art As a conventional pulse output circuit of this type, there is, for example, a pulse output circuit controlled by a microprocessor (hereinafter referred to as an MPU: Micro Processing Unit) as shown in FIG. This pulse output circuit 1
0 is composed of a control unit 11, a timer unit 12, and a pulse output unit 13. Reference numeral 14 denotes a CPU bus, and C
A transmission path of a control signal from a PU (not shown), A is a control signal from the control unit 11, and B is a time signal from the timer unit 12.

【０００４】制御部１１は、ＣＰＵからの制御信号に基
づいてタイマ部１２及びパルス出力部１３に対して制御
データ信号を出力するものである。タイマ部１２は、パ
ルス出力部１３に対して一定のタイミングでパルスを出
力するための基準タイミング信号を生成するものであ
る。パルス出力部１３は、予め設定された出力波形デー
タと、タイマ部１２からの時間信号Ｂとに基づいて所定
のパルス波形を出力するものである。いる。The control section 11 outputs a control data signal to the timer section 12 and the pulse output section 13 based on a control signal from the CPU. The timer section 12 generates a reference timing signal for outputting a pulse to the pulse output section 13 at a constant timing. The pulse output unit 13 outputs a predetermined pulse waveform based on preset output waveform data and a time signal B from the timer unit 12. I have.

【０００５】以上の構成において、従来、パルス出力部
１３には、ソフトウェアによってパルス出力のための任
意の初期値が設定され、タイマ部１２により所定の時間
が設定された後、任意の時間間隔毎に出力が許可される
ことで、所望のパルス波形が出力されるものである。In the above configuration, conventionally, an arbitrary initial value for pulse output is set in the pulse output unit 13 by software, and after a predetermined time is set by the timer unit 12, the pulse output unit 13 is set at an arbitrary time interval. Is output, a desired pulse waveform is output.

【０００６】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな従来のパルス出力回路にあっては、ソフトウェアに
よってパルス波形値を設定するという構成となっていた
ため、以下に述べるような問題があった。すなわち、近
時において、パルス出力回路の搭載される半導体装置で
は、周辺機器等の処理の高速化・高精度化のため、ＭＰ
Ｕに対する負荷が増大する一方であり、このため、ＭＰ
Ｕの処理能力の相対的な低下が、任意の時間間隔毎に所
望のパルス波形を出力することを困難にしている。However, such a conventional pulse output circuit has a configuration in which a pulse waveform value is set by software, and thus has the following problems. In other words, recently, in a semiconductor device on which a pulse output circuit is mounted, MPS is used to increase the speed and accuracy of processing of peripheral devices and the like.
The load on U is increasing, so that MP
The relative reduction in processing power of U makes it difficult to output a desired pulse waveform at any time interval.

【０００７】一例として、サーマルプリンタを例に採り
説明すると、印字速度が遅いながらも比較的安価である
ことを特長として市場に提供されてきたサーマルプリン
タも、近時における高機能化により、印字速度の向上、
及び印字ドット数の増加、つまり、印字密度の高密度化
が図られており、このようなプリンタの駆動に用いられ
るステッピングモータには、印字速度向上のために高速
性が、また、高密度印字のために高精度な回転制御が要
求されるが、従来のパルス出力回路では、この要求はそ
のままＭＰＵの処理能力に依存してしまうことになる。As an example, taking a thermal printer as an example, the thermal printer which has been provided on the market for its characteristic of being relatively inexpensive, although its printing speed is low, has recently been increased in function due to its advanced functions. Improvement,
In addition, the number of printing dots has been increased, that is, the printing density has been increased, and the stepping motor used for driving such a printer has high speed for improving printing speed, and high density printing. Therefore, high-precision rotation control is required, but in the conventional pulse output circuit, this requirement directly depends on the processing capability of the MPU.

【０００８】他にも、近時における文字品位の向上のた
めのアウトラインフォント作成のように、例えば、三次
ベジェ曲線処理等の複雑な処理が多用されると、ソフト
ウェア依存性の処理が困難になってくる。すなわち、高
速で、かつ、高精度な処理が要求される分野には、処理
能力の高いＭＰＵを必要とするため、このことはコスト
を下げるための障害となるという問題点があった。In addition, when complicated processing such as cubic Bézier curve processing is frequently used, such as the creation of an outline font for improving the character quality in recent years, software-dependent processing becomes difficult. Come. That is, in a field where high-speed and high-precision processing is required, an MPU with high processing capability is required, and this poses a problem that it becomes an obstacle to lower costs.

【０００９】［目的］そこで本発明は、安価に、高速、
かつ、高精度なタイミングでパルス出力を行い、ＭＰＵ
の負担を軽減するパルス出力回路を提供することを目的
としている。[Object] Therefore, the present invention provides an inexpensive, high-speed,
Pulse output with high precision timing
It is an object of the present invention to provide a pulse output circuit that reduces the burden on the user.

【００１０】[0010]

【課題を解決するための手段】本発明によるパルス出力
回路は上記目的達成のため、その原理図を図１に示すよ
うに、クロック信号に基づいて計数値を単調に減少また
は増加させてカウントするカウントレジスタを有し、前
記カウントレジスタの計数値に基づいた所定の時間間隔
でタイミング信号を生成する時間計数手段と、外部信号
により所定の値に設定可能なコンペアレジスタおよびロ
ードレジスタを有し、前記コンペアレジスタ及びロード
レジスタの設定値に基づいてパルス出力の開始および終
了のタイミングを制御する波形出力動作制御部と、前記
波形出力動作制御部から出力される制御信号に基づいて
出力パルスの波形データを生成する任意波形出力制御部
と、前記任意波形出力制御部において生成された前記波
形データに基づいて出力端からパルス波形を出力するパ
ルス出力手段と、を備えたパルス出力回路であって、前
記時間計数手段および前記波形出力動作制御部は、前記
カウントレジスタの計数値が前記コンペアレジスタの設
定値と一致したときには、前記出力端から出力されるパ
ルス波形をリセットするコンペア信号を前記任意波形出
力制御部に出力し、前記カウントレジスタの計数値が所
定の基準値と一致したときには、前記カウントレジスタ
の計数値を前記ロードレジスタの設定値に初期化すると
ともに、前記出力端から出力されるパルス波形をセット
するボロウ信号を前記任意波形出力制御部に出力するよ
うに制御することを特徴とする。 Since the pulse output circuit according to the present invention, in order to solve the problems] achieve the above object, the principle diagram as shown in FIG. 1, monotonically decreasing also the count value on the basis of the clock signal
Has a count register that increments and counts
A predetermined time interval based on the count value of the count register
A time counting means for generating a timing signal with an external signal
Compare register and log that can be set to a predetermined value by
And a compare register and a load
Start and end of pulse output based on register settings
A waveform output operation control unit for controlling the timing of
Based on the control signal output from the waveform output operation control unit
Arbitrary waveform output controller that generates output pulse waveform data
And the wave generated in the arbitrary waveform output control unit
Output a pulse waveform from the output terminal based on the shape data.
A pulse output circuit comprising:
The time counting means and the waveform output operation control unit,
The count value of the count register is set in the compare register.
When it matches the fixed value, the output from the output terminal
Output compare signal to reset pulse waveform
Output to the force control unit, and the count value of the count register is
When the count value matches the reference value,
Is initialized to the value set in the load register
Set the pulse waveform output from the output terminal
Output to the arbitrary waveform output control unit.
Control.

【００１１】また、この場合、前記パルス出力手段は少
なくとも２以上の前記出力端を有し、前記波形出力動作
制御部は所定ビットを有するコントロールレジスタを更
に有し、前記時間計数手段および前記波形出力動作制御
部は、前記コントロールレジスタの前記ビットに基づい
て、前記出力端から出力される各々のパルス波形に対し
て順次コンペア信号およびボロウ信号を出力するように
制御することによって、各々の前記出力端から位相をず
らした少なくとも２以上のパルス波形を出力するように
構成することは有効である。 In this case, the pulse output means is small.
At least two of the output terminals, and the waveform output operation
The control unit updates a control register having predetermined bits.
The time counting means and the waveform output operation control
The part is based on the bit of the control register.
Therefore, for each pulse waveform output from the output terminal,
Output the compare signal and borrow signal sequentially
By controlling, the phase is shifted from each of the output terminals.
Output at least two pulse waveforms
It is effective to configure.

【００１２】[0012]

【作用】本発明では、任意波形出力制御部である波形制
御ステートマシンにより、波形出力制御部からの制御信
号、及び、時間計数手段であるリロード／コンペアタイ
マからのタイミング信号に基づいて出力波形データが生
成されるとともに、出力波形データ設定部における任意
の出力端からのパルス波形出力が制御される。According to the present invention, the output waveform data is controlled by the waveform control state machine as the arbitrary waveform output control section based on the control signal from the waveform output control section and the timing signal from the reload / compare timer as the time counting means. Is generated, and output of a pulse waveform from an arbitrary output terminal in the output waveform data setting unit is controlled.

【００１３】すなわち、従来、ＭＰＵによって行われた
処理が波形制御ステートマシンによって行われ、ＭＰＵ
の処理負荷が軽減されるため、処理能力の高いＭＰＵを
用いずとも高速に高い精度の制御が行われる。したがっ
て、安価に高速、かつ、高精度なタイミングでパルス出
力がなされ、ＭＰＵの負担軽減が図られたパルス出力回
路が得られる。That is, conventionally, the processing performed by the MPU is performed by the waveform control state machine,
, The processing load is reduced, and high-precision control is performed at high speed without using an MPU having a high processing capability. Accordingly, a pulse output circuit can be provided at a low cost at a high speed and with a high precision timing, and the load on the MPU can be reduced.

【００１４】[0014]

【実施例】以下、本発明を図面に基づいて説明する。図
２は本発明に係るパルス出力回路をモータ駆動ドライバ
制御回路（ステッピングモータコントロールユニット）
に適用したものであり、その要部構成を示す概略ブロッ
ク図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 2 shows a pulse output circuit according to the present invention as a motor drive driver control circuit (stepping motor control unit).
FIG. 1 is a schematic block diagram showing a configuration of a main part of the present invention.

【００１５】まず、構成を説明する。なお、図２におい
て、図１に示す原理図、及び図７に示す従来例に付され
た番号と同一番号は同一部分を示す。本実施例のステッ
ピングモータコントロールユニットは、コンペアバッフ
ァレジスタ２１、コンペアレジスタ（オーバラップ作成
時間設定用データレジスタ）２２、リロードレジスタ
（基準時間設定用レジスタ）２３、ダウンカウントレジ
スタ２４、クロックセレクタ２５、コントロールレジス
タ２６を含んで構成されている。First, the configuration will be described. In FIG. 2, the same reference numerals as those given to the principle diagram shown in FIG. 1 and the conventional example shown in FIG. 7 indicate the same parts. The stepping motor control unit according to the present embodiment includes a compare buffer register 21, a compare register (overlap creation time setting data register) 22, a reload register (reference time setting register) 23, a down count register 24, a clock selector 25, a control It is configured to include a register 26.

【００１６】なお、図２中、２７はボロウレジスタ、２
８はオアゲートで、コンペアバッファレジスタ２１、コ
ンペアレジスタ２２、リロードレジスタ２３、ダウンカ
ウントレジスタ２４は、図３に示すように、それぞれ８
ビットのレジスタであり、コントロールレジスタ２６
は、Ｈ（ハイ）側とＬ（ロー）側とにそれぞれ８ビット
ずつのレジスタからなる計１６ビットのレジスタであ
る。In FIG. 2, 27 is a borrow register, 2
Reference numeral 8 denotes an OR gate, and a compare buffer register 21, a compare register 22, a reload register 23, and a down count register 24 each have an 8 gate, as shown in FIG.
Control register 26
Is a register of a total of 16 bits including registers of 8 bits each on the H (high) side and the L (low) side.

【００１７】なお、図３中、ＲＯＮＥはリロード／ワン
ショットのいずれの動作をするかを示すビット、ＭＯＤ
Ｅはタイマのモード切り換えビット、ＤＶＣＫはリロー
ドタイマのクロックのセレクトビット、ＣＰＩＥはコン
ペア一致による書き込み許可ビット、ＣＰＩＲはコンペ
ア一致による割り込み要求フラグビット、ＢＲＩＥはボ
ロウ出力による割り込み許可ビット、ＢＲＩＲはボロウ
出力による割り込みフラグ要求ビット、ＣＣＷは回転方
向を示すビット、ＯＮＯＦはタイマのスタート／ストッ
プビットである。In FIG. 3, RONE is a bit indicating which of reloading and one-shot operation is performed, MOD
E is a timer mode switching bit, DVCK is a reload timer clock select bit, CPIE is a compare enable write enable bit, CPIR is a compare match interrupt request flag bit, BRIE is a borrow output interrupt enable bit, and BRIR is a borrow output. Is an interrupt flag request bit, CCW is a bit indicating a rotation direction, and ONOF is a start / stop bit of a timer.

【００１８】出力波形データ設定部３は、４本の所定の
パルス波形（以下、イベント波形という）を出力する出
力端子を備え、イベント波形は、４相機のステッピング
モータ制御に適した任意波形のリアルタイム出力が可能
であり、また、リロードタイマとして使用したときに
は、トグル出力が可能である。さらに、割り込み要求出
力許可設定は、ボロウ（アンダーフロー）及びコンペア
で、それぞれ独立して設定できる。The output waveform data setting unit 3 has an output terminal for outputting four predetermined pulse waveforms (hereinafter, referred to as event waveforms). The event waveform is an arbitrary waveform suitable for controlling a stepping motor of a four-phase machine. Output is possible, and when used as a reload timer, toggle output is possible. Further, the interrupt request output permission setting can be independently set for borrow (underflow) and compare.

【００１９】次に作用を説明する。本実施例でのステッ
ピングモータコントロールユニットは、ステッピングモ
ータ制御波形出力モードと、リロードタイマイベント出
力モードとの２種類の動作モードを備えている。ステッ
ピングモータ制御波形出力モードは、３ビットの波形制
御ステートマシン６、８ビットのコンペアレジスタ２
２，リロードレジスタ２３，ダウンカウントレジスタ２
４によりステッピングモータの回転速度の制御を行うも
のであり、リロード動作またはコンペア動作が行われ
る。Next, the operation will be described. The stepping motor control unit in the present embodiment has two types of operation modes, a stepping motor control waveform output mode and a reload timer event output mode. The stepping motor control waveform output mode includes a 3-bit waveform control state machine 6, an 8-bit compare register 2
2, reload register 23, down count register 2
4 controls the rotation speed of the stepping motor, and performs a reload operation or a compare operation.

【００２０】ちなみに、コンペアでは励磁方式の決定、
リロードではステッピングモータの動作制御（例えば、
加速，等速，減速等）の決定がなされる。 リロード動作（ダウンカウンタ動作） コントロールレジスタ２６のＬ側のビットＯＮＯＦが０
であることにより、起動されると、リロードレジスタ値
がロードされ、カウントが行われる。Incidentally, in the comparison, the excitation method is determined,
In the reload operation control of the stepping motor (for example,
(Acceleration, constant velocity, deceleration, etc.). Reload operation (down counter operation) The ONF bit ONOF of the control register 26 is 0
When activated, the reload register value is loaded and counting is performed.

【００２１】また、ボロウが起こると、再度カウントさ
れるとともに、ボロウ信号が出力される。 コンペア動作 コンペアレジスタ２２とダウンカウントレジスタ２４と
の値が一致すると（但し、コンペアレジスタ値≦リロー
ドレジスタ値）、コンペア信号が出力される。When a borrow occurs, counting is performed again and a borrow signal is output. Compare Operation When the values of the compare register 22 and the down-count register 24 match (provided that the compare register value ≦ the reload register value), a compare signal is output.

【００２２】この時の波形生成は、リロードタイマがボ
ロウを出力したときに、ステッピングモータのいずれか
の相の出力波形がセットされ、また、コンペアの一致に
より、コンペア信号を出力したときに、ステッピングモ
ータのいずれかの相の出力波形がリセットされる。すな
わち、ステッピングモータ波形出力モード時において
は、リロード／コンペアレジスタの設定値に基づいて各
励磁方式に対する出力波形が生成される。At this time, the output waveform of one of the phases of the stepping motor is set when the reload timer outputs a borrow, and when the compare signal is output due to the match of the compare, the stepping motor is generated. The output waveform of any phase of the motor is reset. That is, in the stepping motor waveform output mode, an output waveform for each excitation method is generated based on the set value of the reload / compare register.

【００２３】図４は１相励磁方式、図５は１−２相励磁
方式、図６は２相励磁方式における生成された出力波形
を示す。なお、リロードタイマイベント出力モードは、
波形を生成するためのハードウェアを抑えて、任意のイ
ベント出力がプログラマブルに行えるモードであり、コ
ンペアによるトグル出力、リロードタイマによるトグル
出力が別の端子に出力可能となる。FIG. 4 shows a generated output waveform in the one-phase excitation system, FIG. 5 shows a generated output waveform in the 1-2-phase excitation system, and FIG. 6 shows a generated output waveform in the two-phase excitation system. The reload timer event output mode is
In this mode, an arbitrary event output can be performed in a programmable manner by suppressing hardware for generating a waveform, and a toggle output by a compare and a toggle output by a reload timer can be output to another terminal.

【００２４】このように本実施例では、任意の用途（例
えば、前述の実施例に示したようなモータ駆動ドライバ
制御回路）に対して波形出力を行う場合、従来、ＭＰＵ
によって行われた処理を波形制御ステートマシンによっ
て行うことができるため、ＭＰＵの処理負荷を軽減で
き、処理能力の高いＭＰＵを用いずとも高速に高い精度
で制御が可能となる。As described above, in this embodiment, when outputting a waveform to an arbitrary application (for example, a motor drive driver control circuit as shown in the above-described embodiment), a conventional MPU
Can be performed by the waveform control state machine, so that the processing load on the MPU can be reduced, and high-speed, high-accuracy control can be performed without using an MPU having a high processing capability.

【００２５】したがって、安価に高速、かつ、高精度な
タイミングでパルス出力を行うことが可能となり、波形
出力装置の汎用性の向上にも寄与することができる。な
お、上記実施例では、時間計数手段としてリロード／コ
ンペアタイマを用いているが、これは、もっと単純な構
成のタイマでも、ＰＷＭ（Pulse Width Modulation）タ
イマであっても良く、ハード構成に応じて最適なものを
選択することができる。Therefore, it is possible to output a pulse at low cost, at high speed, and with high precision, thereby contributing to an improvement in the versatility of the waveform output device. In the above embodiment, the reload / compare timer is used as the time counting means. However, this may be a simpler timer or a PWM (Pulse Width Modulation) timer, depending on the hardware configuration. You can choose the best one.

【００２６】また、上記実施例では、任意波形出力制御
部として波形制御ステートマシンを用いているが、波形
制御ステートマシンの代わりに生成される波形に関して
シーケンス制御を行う順序論理回路を用いても構わな
い。In the above-described embodiment, the waveform control state machine is used as the arbitrary waveform output control unit. However, instead of the waveform control state machine, a sequential logic circuit that performs sequence control on generated waveforms may be used. Absent.

【００２７】[0027]

【発明の効果】本発明では、任意波形出力制御部である
波形制御ステートマシンにより、波形出力制御部からの
制御信号、及び、時間計数手段であるリロード／コンペ
アタイマからのタイミング信号に基づいて出力波形デー
タを生成するとともに、出力波形データ設定部における
任意の出力端からのパルス波形出力を制御でき、従来、
ＭＰＵによって行われた処理を波形制御ステートマシン
によって行うことができるため、ＭＰＵの処理負荷を軽
減でき、処理能力の高いＭＰＵを用いずとも高速に高い
精度で制御が可能となる。According to the present invention, a waveform control state machine, which is an arbitrary waveform output control unit, outputs a signal based on a control signal from the waveform output control unit and a timing signal from a reload / compare timer, which is time counting means. In addition to generating waveform data, it can control pulse waveform output from any output terminal in the output waveform data setting unit.
Since the processing performed by the MPU can be performed by the waveform control state machine, the processing load on the MPU can be reduced, and control can be performed at high speed and with high accuracy without using an MPU having a high processing capability.

【００２８】したがって、安価に高速、かつ、高精度な
タイミングでパルス出力を行うパルス出力回路を提供す
ることができる。Therefore, it is possible to provide an inexpensive pulse output circuit that outputs pulses at high speed and with high precision.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明のパルス出力回路の原理図である。FIG. 1 is a principle diagram of a pulse output circuit of the present invention.

【図２】本実施例の要部構成を示す概略ブロック図であ
る。FIG. 2 is a schematic block diagram illustrating a main configuration of the present embodiment.

【図３】各レジスタの構成を示す概略図である。FIG. 3 is a schematic diagram showing a configuration of each register.

【図４】１相励磁方式での動作例を説明するための波形
図である。FIG. 4 is a waveform chart for explaining an operation example in the one-phase excitation method.

【図５】１−２相励磁方式での動作例を説明するための
波形図である。FIG. 5 is a waveform chart for explaining an operation example in a 1-2-phase excitation method.

【図６】２相励磁方式での動作例を説明するための波形
図である。FIG. 6 is a waveform chart for explaining an operation example in the two-phase excitation method.

【図７】従来例の要部構成を示概略すブロック図であ
る。FIG. 7 is a block diagram schematically illustrating a configuration of a main part of a conventional example.

【符号の説明】[Explanation of symbols]

１ パルス出力回路 ２ リロード／コンペアタイマ（時間計数手段） ３ 出力波形データ設定部（パルス出力手段） ４ 制御手段 ５ 波形出力動作制御部 ６ 波形制御ステートマシン（任意波形出力制御部） １０ パルス出力回路 １１ 制御部 １２ タイマ部 １３ パルス出力部 １４ ＣＰＵバス ２１ コンペアバッファレジスタ ２２ コンペアレジスタ ２３ リロードレジスタ ２４ ダウンカウントレジスタ ２５ クロックセレクタ ２６ コントロールレジスタ ２７ ボロウレジスタ ２８ オアゲート Reference Signs List 1 pulse output circuit 2 reload / compare timer (time counting means) 3 output waveform data setting section (pulse output means) 4 control means 5 waveform output operation control section 6 waveform control state machine (arbitrary waveform output control section) 10 pulse output circuit Reference Signs List 11 control unit 12 timer unit 13 pulse output unit 14 CPU bus 21 compare buffer register 22 compare register 23 reload register 24 down count register 25 clock selector 26 control register 27 borrow register 28 OR gate

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02P 8/00 H03K 3/00 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. ⁷ , DB name) H02P 8/00 H03K 3/00

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】クロック信号に基づいて計数値を単調に減
少または増加させてカウントするカウントレジスタを有
し、前記カウントレジスタの計数値に基づいた所定の時
間間隔でタイミング信号を生成する時間計数手段と、 外部信号により所定の値に設定可能なコンペアレジスタ
およびロードレジスタを有し、前記コンペアレジスタ及
びロードレジスタの設定値に基づいてパルス出力の開始
および終了のタイミングを制御する波形出力動作制御部
と、 前記波形出力動作制御部から出力される制御信号に基づ
いて出力パルスの波形データを生成する任意波形出力制
御部と、 前記任意波形出力制御部において生成された前記波形デ
ータに基づいて出力端からパルス波形を出力するパルス
出力手段と、 を備えたパルス出力回路であって、 前記時間計数手段および前記波形出力動作制御部は、前
記カウントレジスタの計数値が前記コンペアレジスタの
設定値と一致したときには、前記出力端から出力される
パルス波形をリセットするコンペア信号を前記任意波形
出力制御部に出力し、 前記カウントレジスタの計数値が所定の基準値と一致し
たときには、前記カウントレジスタの計数値を前記ロー
ドレジスタの設定値に初期化するとともに、前記出力端
から出力されるパルス波形をセットするボロウ信号を前
記任意波形出力制御部に出力するように制御する ことを
特徴とするパルス出力回路。A count value is monotonously reduced based on a clock signal.
Has a count register that counts up or down
At a predetermined time based on the count value of the count register.
Time counting means for generating a timing signal at intervals, and a compare register which can be set to a predetermined value by an external signal
And a load register.
Starts pulse output based on the setting value of the load register
Output operation control unit that controls the timing of the start and end
And a control signal output from the waveform output operation control unit.
Arbitrary waveform output system to generate output pulse waveform data
Control section and the waveform data generated by the arbitrary waveform output control section.
Pulse that outputs a pulse waveform from the output terminal based on data
A pulse output circuit and an output means, said time counting means and the waveform output operation control section, prior to
The count value of the count register is
When it matches the set value, it is output from the output terminal
The compare signal for resetting the pulse waveform
Output to the output control unit, and the count value of the count register matches a predetermined reference value.
The count value of the count register
And the output terminal
Before the borrow signal that sets the pulse waveform output from
A pulse output circuit for controlling output to an arbitrary waveform output control unit . 【請求項２】前記パルス出力手段は少なくとも２以上の
前記出力端を有し、 前記波形出力動作制御部は所定ビットを有するコントロ
ールレジスタを更に有し、 前記時間計数手段および前記波形出力動作制御部は、前
記コントロールレジスタの前記ビットに基づいて、前記
出力端から出力される各々のパルス波形に対して順次コ
ンペア信号およびボロウ信号を出力するように制御する
ことによって、各々の前記出力端から位相をずらした少
なくとも２以上のパルス波形を出力する ように構成した
ことを特徴とする請求項１記載のパルス出力回路。2. The apparatus according to claim 1, wherein said pulse output means is at least two or more.
The waveform output operation control unit having the output terminal;
Rule register, wherein the time counting means and the waveform output operation control unit are
Based on the bits of the control register,
For each pulse waveform output from the output terminal,
Control to output the compare signal and the borrow signal.
This allows a small amount of phase shift from each of the output ends.
The pulse output circuit according to claim 1, wherein the pulse output circuit is configured to output at least two pulse waveforms .