JP3251263B2 - Printed circuit board return path disconnection check system - Google Patents
Printed circuit board return path disconnection check systemInfo
- Publication number
- JP3251263B2 JP3251263B2 JP13860999A JP13860999A JP3251263B2 JP 3251263 B2 JP3251263 B2 JP 3251263B2 JP 13860999 A JP13860999 A JP 13860999A JP 13860999 A JP13860999 A JP 13860999A JP 3251263 B2 JP3251263 B2 JP 3251263B2
- Authority
- JP
- Japan
- Prior art keywords
- plane layer
- wiring
- layer
- plane
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プリント基板の配
線設計に関し、特に配線経路の検索システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring design of a printed circuit board, and more particularly to a system for searching a wiring path.
【０００２】[0002]
【従来の技術】ディジタル回路のプリント基板上での動
作周波数は年々上昇しており、これまで無視できた電気
磁気的な特性により、信号波形が乱れたり電磁放射が大
きくなるなどの問題が発生している。これらの問題の一
因として、配線が電源層やグランド層の上下に存在する
場合に、電源層やグランド層の形状によりインピーダン
スの不整合や、電流の帰還路（リターンパス）が分断さ
れたり遠回りになってしまうためであることが確認され
ている。2. Description of the Related Art The operating frequency of a digital circuit on a printed circuit board is increasing year by year, and problems such as disturbance of signal waveforms and increase of electromagnetic radiation occur due to electromagnetic characteristics which could be ignored so far. ing. One of the causes of these problems is that when wiring exists above and below the power supply layer and the ground layer, impedance mismatch due to the shape of the power supply layer and the ground layer, and the current return path (return path) is divided or detoured It has been confirmed that this is because
【０００３】しかし、実機を組み上げた後で対策を行お
うとすると非常に困難を伴う。そこで事前に原因を解析
するために種々のシミュレータが開発されている。例え
ば、日本特許第２７２２６９４号には、配線障害物があ
る場合の配線処理をグリッドモデルを用いて行うシステ
ムが開示されている。しかし、電源層やグランド層を分
割してモデル化して電気的・磁気的な計算を行うことで
特性を求めているために解析対象のネット数が膨大にな
ってしまう。この結果、計算時間が莫大に増えてしまう
という問題が発生する。またマシンの能力の限界により
シミュレーションが実行できない状況も多々発生してい
る。However, it is very difficult to take countermeasures after assembling the actual machine. Therefore, various simulators have been developed to analyze the cause in advance. For example, Japanese Patent No. 2722694 discloses a system that performs a wiring process using a grid model when there is a wiring obstacle. However, the power and ground layers are divided and modeled, and the electrical and magnetic calculations are performed to determine the characteristics. Therefore, the number of nets to be analyzed is enormous. As a result, there arises a problem that the calculation time increases enormously. In addition, there are many situations in which simulation cannot be performed due to the limitation of the machine capacity.
【０００４】[0004]
【発明が解決しようとする課題】本発明は、設計段階に
おいて、配置配線済みのレイアウトデータから、リター
ンパスが分断されたり遠回りする部分を検索して、その
対策の検討を可能とするシステムを提供することを目的
とする。さらに本発明は、配線前の素子の接続情報のみ
から配線後に発生するリターンパスの分断や遠回りを予
測して対策案を示すことを可能にするシステムを提供す
ることを目的とする。SUMMARY OF THE INVENTION The present invention provides a system in which, at the design stage, a portion where a return path is divided or detours is searched from layout data which has been arranged and routed, and a countermeasure can be studied. The purpose is to do. Still another object of the present invention is to provide a system which can predict a return path generated after wiring or a return path generated from wiring based on only the connection information of elements before wiring and present a countermeasure plan.
【０００５】[0005]
【課題を解決するための手段】本願発明のプリント基板
のリターンパス分断チェックシステムは、配線後の配線
の形状を示す配線情報から、配線後の配線層とその形状
を取り出し、この配線層に隣接するプレーン層の１つを
選択してこのプレーン層の形状をプレーン層情報から取
り出し、これら配線層とプレーン層の形状を出力するプ
レーン層選択部と、プレーン層選択部からの情報に基づ
いて、配線層の配線形状とプレーン層の形状とから配線
が単一のプレーン層上のみに存在するか否かを検出する
配線−プレーン層重なり検出部と、配線−プレーン層重
なり検出部において、配線が単一のプレーン層上のみに
はないと検出されたきは、配線の経路を変更して配線が
単一のプレーン層上のみに存在するように配線経路を探
索し、この配線経路を結果ファイルへ出力し、そして配
線経路を変更しても単一プレーン層の上のみの経路が得
られないときはその旨を結果ファイルへ出力する、理想
配線経路探索部とから構成されている。A printed circuit board return path disconnection check system according to the present invention extracts a wiring layer after wiring and its shape from wiring information indicating the shape of the wiring after wiring. One of the plane layers to be selected, the shape of the plane layer is extracted from the plane layer information, and the plane layer selection unit that outputs the shapes of the wiring layer and the plane layer, based on the information from the plane layer selection unit, In the wiring-plane layer overlap detecting section, which detects whether or not the wiring exists only on a single plane layer based on the wiring shape of the wiring layer and the shape of the plane layer, If it is detected that the wiring is not located only on a single plane layer, the wiring path is changed so that the wiring is searched so that the wiring exists only on the single plane layer. Is output to a result file, and if a route only on a single plane layer cannot be obtained even when the wiring route is changed, an ideal wiring route search unit is output to that effect to a result file. .
【０００６】さらに本願は、配線前の情報からプリント
基板のリターンパスの分断を回避するリターンパス分断
チェックシステム提供するものであり、その構成は、矩
形領域作成部、プレーン層選択部及び領域−プレーン層
重なり検出部とからなり、この矩形領域作成部が、プリ
ント基板上の部品の位置情報と、部品の形状と、その端
子である部品端子の位置を示す部品形状情報と、部品間
の配線の接続関係を示す配線網のリストであるネットリ
ストとから、配線を介して互いに接続される部品端子の
位置を求め、これら部品端子の全てを囲み込んで矩形領
域を作成し、前記プレーン層選択部が、プレーン層情報
からプレーン層を選択して前記矩形領域と共に出力し、
そして領域−プレーン層重なり検出部が、矩形領域が単
一のプレーン層のみに重なっているか否かを検出し、分
断されたプレーン層に亘って重なっているときは、全て
の部品端子が、分断されたプレーン層の中の１つのプレ
ーン層上のみに存在するか否かを検出し、この１つのプ
レーン層上のみに全部の部品端子が存在するときは配線
に沿ったリターンパスが確保できることを結果ファイル
へ出力し、部品端子が分断されたプレーン層に亘って存
在するときはリターンパスが確保できないことを出力す
る、ものである。Further, the present invention provides a return path division check system for avoiding division of a return path of a printed circuit board from information before wiring, and has a rectangular area creating section, a plane layer selecting section, and an area-plane. The rectangular area creating unit includes component position information on a printed circuit board, component shape, component shape information indicating the position of component terminals, and wiring between components. From a netlist, which is a list of a wiring network indicating a connection relationship, the positions of component terminals connected to each other via wiring are determined, a rectangular area is created by surrounding all of these component terminals, and the plane layer selecting unit Selects a plane layer from the plane layer information and outputs it together with the rectangular area,
Then, the area-plane layer overlap detection unit detects whether or not the rectangular area overlaps only a single plane layer. If the rectangular area overlaps over the divided plane layers, all the component terminals are disconnected. It is detected whether or not it exists only on one plane layer of the specified plane layers. If all the component terminals exist only on this one plane layer, it is confirmed that a return path along the wiring can be secured. This is output to a result file, and when a component terminal exists over the divided plane layer, it is output that a return path cannot be secured.
【０００７】[0007]
【発明の実施の形態】本発明は、ディジタル回路のプリ
ント基板の配置配線の設計時に、配線に隣接する電源層
およびグランド層（以下プレーン層）との重なりをチェ
ックし、配線がプレーン層のスリット部分や分割プレー
ン層の上に存在し、プレーン層における帰還電流が配線
に沿って流れることが不可能な場合に、配線経路を変更
することにより対処することが可能か否かを検索するシ
ステムを提供するものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS According to the present invention, when designing the arrangement and wiring of a printed circuit board of a digital circuit, an overlap between a power supply layer and a ground layer (hereinafter referred to as a plane layer) adjacent to the wiring is checked, and the wiring is formed in a slit of the plane layer. A system that searches for whether it can be dealt with by changing the wiring route when the return current in the plane layer that exists on the To provide.
【０００８】以下に本発明のチェックシステムの一実施
の形態を図面を参照して説明する。図１に、本発明の、
リターンパス分断チェックシステム１の構成を示す。リ
ターンパス分断チェックシステム１は、配線後の配線情
報１１とプレーン層情報１２を入力として受取り、配線
層の上下に隣接するプレーン層を選択するプレーン層選
択部２と、各隣接プレーン層と配線のイメージを重ね合
わせることにより配線が単一のプレーン層のみの上に存
在しているか否かを検出する配線−プレーン層重なり検
出部３と、配線に沿って帰還電流が流れるルート（以
下、リターンパス）を確保できるかを探索する理想配線
経路探索部４とから構成される。そして、検出、探索の
結果が結果ファイル１３に出力される。An embodiment of a check system according to the present invention will be described below with reference to the drawings. FIG. 1 shows the structure of the present invention.
1 shows a configuration of a return path disconnection check system 1. The return path disconnection check system 1 receives as input wiring information 11 and plane layer information 12 after wiring, and selects a plane layer adjacent to the wiring layer above and below the wiring layer. A wiring-plane layer overlap detection unit 3 for detecting whether a wiring exists only on a single plane layer by superimposing images, and a route through which a feedback current flows along the wiring (hereinafter, a return path) ) And an ideal wiring route search unit 4 for searching whether or not the above can be secured. Then, the detection and search results are output to the result file 13.
【０００９】図１に示すように、プレーン層選択部２
は、配線情報１１から配線後の配線の経路を示す配線の
形状を得る。そして配線層に隣接するプレーン層の形状
をプレーン層情報１２から取り出し、前述の配線形状と
プレーン層の形状を配線−プレーン層重なり検出部３へ
供給する。配線−プレーン層重なり検出部３は配線形状
とプレーン層の形状のイメージを重ね合わせ、配線が単
一プレーン層の上にのみ存在するかをチェックする。こ
こで配線が単一プレーン層上に存在しない場合は、リタ
ーンパスが分断されていることになるので、配線情報と
プレーン情報が理想配線経路探索部４に入力される。こ
こでは配線経路を変更することで、単一プレーン層上の
みに配線が存在できるかを模索する。もし配線経路変更
で単一プレーン上のみに配線が存在でき得る場合はその
旨を結果ファイル１３に出力する。また配線経路を変更
しても単一プレーン層上に配線できない場合は、他の対
策が必要な旨を結果ファイル１３に出力する。[0009] As shown in FIG.
Obtains the shape of the wiring indicating the route of the wiring after the wiring from the wiring information 11. Then, the shape of the plane layer adjacent to the wiring layer is extracted from the plane layer information 12, and the above-described wiring shape and the shape of the plane layer are supplied to the wiring-plane layer overlap detection unit 3. The wiring-plane layer overlap detection unit 3 superimposes the wiring shape and the image of the plane layer shape, and checks whether the wiring exists only on a single plane layer. Here, when the wiring does not exist on the single plane layer, the return path is divided, and the wiring information and the plane information are input to the ideal wiring path searching unit 4. Here, it is sought whether a wiring can be present only on a single plane layer by changing the wiring route. If the wiring can be changed only on a single plane due to the change of the wiring route, the fact is output to the result file 13. If wiring cannot be performed on the single plane layer even if the wiring route is changed, information indicating that another measure is necessary is output to the result file 13.
【００１０】以下、本実施形態の動作を説明する。図４
に示すように検討の対象となる配線層である信号層３２
が２枚のプレーン層３１と３３に挟まれている場合、プ
レーン層選択部２は図２のステップＡ１でプレーン層３
１を選択し、プレーン層３１の形状と信号層３２の配線
情報を配線−プレーン層重なり検出部３に渡す。このと
き、配線が図５の４１のような形状で、プレーン層が４
２，４３のような形状の場合、配線−プレーン層重なり
検出部３はそれらのイメージを重ね合わせて、配線４１
が２種類のプレーン層４２，４３上に存在しており、単
一のプレーン層上での配線ではないことを検出する（図
３、ステップＢ１）。この場合はリターンパスが分断さ
れていることになる。次に理想配線経路探索部４で、配
線を変更し、単一プレーン層上のみの配線経路を探索す
る。図５では、配線４４のようにすることで単一プレー
ン層４２上のみに配線することが可能であるため、配線
経路変更により、理想リターンパスが可能な旨を結果フ
ァイル１３に出力する（図３、ステップＢ３）。The operation of this embodiment will be described below. FIG.
As shown in the figure, the signal layer 32 which is a wiring layer to be considered
Is sandwiched between the two plane layers 31 and 33, the plane layer selection unit 2 determines in step A1 of FIG.
1 is selected, and the shape of the plane layer 31 and the wiring information of the signal layer 32 are passed to the wiring-plane layer overlap detection unit 3. At this time, the wiring has a shape like 41 in FIG.
2 and 43, the wiring-plane layer overlap detection unit 3 superimposes those images to form a wiring 41
Are present on the two types of plane layers 42 and 43 and are not wires on a single plane layer (FIG. 3, step B1). In this case, the return path is divided. Next, the wiring is changed by the ideal wiring path search unit 4 to search for a wiring path only on the single plane layer. In FIG. 5, since it is possible to wire only on the single plane layer 42 by using the wiring 44, the fact that an ideal return path is possible is output to the result file 13 by changing the wiring path (see FIG. 5). 3, step B3).
【００１１】次にプレーン層が図６の５２，５３の場合
について説明する。図３のステップＢ１では、配線５１
が２種類のプレーン層５２，５３上にまたがっているこ
とが検出される。そこで理想配線経路探索部４で配線が
単一プレーン層上に引けるかを探索するが、配線５１の
始点と終点でのプレーン層が５２と５３と別々になって
いるため、配線経路を変更しても理想リターンパスが得
られないという結果になる。そこで、他の解決策を要す
る旨を結果ファイル１３に出力する（図３、ステップＢ
４）。Next, the case where the plane layers are 52 and 53 in FIG. 6 will be described. In step B1 of FIG.
Is detected over the two types of plane layers 52 and 53. Therefore, the ideal wiring path search unit 4 searches whether the wiring can be drawn on a single plane layer. However, since the plane layers at the start point and the end point of the wiring 51 are different from 52 and 53, the wiring path is changed. However, the result is that an ideal return path cannot be obtained. Therefore, the fact that another solution is required is output to the result file 13 (FIG. 3, step B).
4).
【００１２】図２のステップＡ３では、信号層３２の下
側のプレーン層３３を選択し、上記と同様の処理を行
う。すなわち、ステップＡ２およびＡ４の処理で両方の
ステップＢ１の結果がＹＥＳであった場合は、その配線
のリターンパスは配線に沿って確保されており、理想的
なリターンパスであることが確認される。そして、ステ
ップＢ１の結果がＮＯの場合は、プレーン層３１のとき
と同様の処理により配線経路を探索して処理する。この
ように、配置配線済みの配線の形状と経路を示すレイア
ウトデータから、リターンパスが分断および遠回りする
部分を検索し、その対策案を提示しているので、設計段
階でリターンパス分断の回避対策を検討することが可能
となる。In step A3 of FIG. 2, the plane layer 33 below the signal layer 32 is selected, and the same processing as described above is performed. That is, if the result of both steps B1 is YES in the processing of steps A2 and A4, it is confirmed that the return path of the wiring is secured along the wiring and is an ideal return path. . If the result of step B1 is NO, a wiring path is searched for and processed by the same processing as that for the plane layer 31. As described above, the layout data indicating the shape and route of the arranged and routed wiring is searched for the portion where the return path is divided and detoured, and a countermeasure is presented. Can be considered.
【００１３】次に、本発明の他の実施の形態について説
明する。その基本的構成は上述の通りであるが、未配線
時に配線される領域を予測して、その領域でリターンパ
スが確保されるかのチェックと対策を行う点に特徴があ
る。その構成を図７に示す。本図において、リターンパ
ス分断チェックシステム６１は、矩形領域作成部６２、
プレーン層選択部６３、および領域−プレーン層重なり
検出部６４から構成されている。Next, another embodiment of the present invention will be described. The basic configuration is as described above, but it is characterized in that a region to be wired when wiring is not performed is predicted, and whether a return path is secured in the region is checked and countermeasures are taken. FIG. 7 shows the configuration. In the figure, a return path division check system 61 includes a rectangular area creation unit 62,
It comprises a plane layer selection unit 63 and an area-plane layer overlap detection unit 64.
【００１４】矩形領域作成部６２は、図１０に示すプリ
ント基板８０上に配置されている素子、すなわち、部品
の位置の情報である部品位置情報６６と、部品の形状と
その部品端子が部品のどの位置に存在しているかの部品
形状情報６７と、どの部品端子とどの部品端子がつなが
っているかを示す配線のネットリスト６８から、該当す
る、複数の部品間の配線の接続関係を示すネットについ
て部品間に配線される配線経路が必ず通る位置である部
品端子位置を求め、これら部品端子の全てを囲み込む矩
形領域を作成する。この領域には配線のネットに含まれ
る部品端子が実質的に全て含まれる。The rectangular area creating section 62 includes an element disposed on the printed circuit board 80 shown in FIG. 10, that is, component position information 66 which is information on the position of the component, and the shape of the component and its component terminals. From the component shape information 67 indicating where the component is located and the net list 68 of the wiring indicating which component terminal is connected to which component terminal, the corresponding net indicating the wiring connection relationship between a plurality of components is obtained. A component terminal position, which is a position where a wiring route to be routed between components always passes, is determined, and a rectangular area surrounding all of these component terminals is created. This area includes substantially all component terminals included in the wiring net.
【００１５】その具体例として、図１０について説明す
る。該当ネットの部品端子が部品端子８２，８４の場
合、部品端子８２，８４の位置を、部品位置情報６６と
部品形状情報６７から求め、部品端子８２，８４を結ぶ
矩形領域８５を作成する（図８、ステップＣ１）。次
に、プレーン層選択部６３は、プレーン層情報６９から
１プレーン層を選択し、そのプレーン層と矩形領域８５
とを領域−プレーン層重なり検出部６４に渡す。ここで
矩形領域８５は２つのプレーン層８６，８７の双方に重
なっていることが検出される（図９、ステップＣ３）。
次に該当ネットの部品端子全てが１プレーン層上のみに
存在しているか否かをチェックする。図１０の場合、部
品端子８２と８４はプレーン層８６上のみに存在してい
ることが検出される（図９、ステップＣ４）。この結
果、このネットは配線時に配線経路次第で配線に沿った
リターンパスを確保できることがわかり、その旨結果フ
ァイル６５に出力する。FIG. 10 will be described as a specific example. When the component terminals of the corresponding net are the component terminals 82 and 84, the positions of the component terminals 82 and 84 are obtained from the component position information 66 and the component shape information 67, and a rectangular area 85 connecting the component terminals 82 and 84 is created (FIG. 8, Step C1). Next, the plane layer selection unit 63 selects one plane layer from the plane layer information 69, and selects the plane layer and the rectangular area 85.
Are passed to the area-plane layer overlap detection section 64. Here, it is detected that the rectangular area 85 overlaps both of the two plane layers 86 and 87 (FIG. 9, step C3).
Next, it is checked whether or not all the component terminals of the corresponding net exist only on one plane layer. In the case of FIG. 10, it is detected that the component terminals 82 and 84 exist only on the plane layer 86 (FIG. 9, step C4). As a result, it can be seen that this net can secure a return path along the wiring depending on the wiring path at the time of wiring, and the result is output to the result file 65.
【００１６】もう一つの具体例として、図１１の場合に
ついて説明する。該当ネットの部品端子が部品端子９２
と９４の場合上述の要領で矩形領域９５を作成する（図
８、ステップＣ１）、この矩形領域９５のプレーン層９
６，９７を領域−プレーン重なり検出部６４に入力す
る。この結果、矩形領域９５は、２プレーン層９６，９
７の双方に重なっていることが検出される（図９、ステ
ップＣ３）。このネットに接続している部品端子９２と
９４は、それぞれ別のプレーン層９６，９７上に存在し
ていることから、配線の経路に関わらず、リターンパス
が分断されることがわかる（図９、ステップＣ４）。そ
こで別途対策を要する旨を結果ファイル６５に出力する
（ステップＣ６）。As another specific example, the case of FIG. 11 will be described. The component terminal of the corresponding net is the component terminal 92
And 94, a rectangular area 95 is created in the manner described above (FIG. 8, step C1).
6 and 97 are input to the area-plane overlap detection unit 64. As a result, the rectangular area 95 has two plane layers 96, 9
7 is detected (step C3 in FIG. 9). Since the component terminals 92 and 94 connected to this net exist on different plane layers 96 and 97, respectively, it is understood that the return path is divided regardless of the wiring path (FIG. 9). Step C4). Therefore, the fact that a countermeasure is required is output to the result file 65 (step C6).
【００１７】以上の処理を全プレーン層に対して行い
（図８、ステップＣ２）、リターンパスを確保できるプ
レーン層の情報を提供する。このように、本実施の形態
では配線前の接続情報だけから、配線後に発生するリタ
ーンパスの分断、遠回りを予測し、対策案を示すこと
で、配線設計後の修正を低減するという効果が得られ
る。The above processing is performed for all plane layers (step C2 in FIG. 8), and information on the plane layer that can secure a return path is provided. As described above, according to the present embodiment, it is possible to predict the return path generated after the wiring from the connection information before the wiring only by dividing or detouring the circuit and to propose a countermeasure, thereby reducing the correction after the wiring design. Can be
【００１８】[0018]
【発明の効果】以上述べたように本発明によるリターン
パス分断チェックシステムによると、配置配線済みのレ
イアウトデータからリターンパスが分断または遠回りす
る部分を検索することにより、設計段階でリターンパス
分断の回避対策を立てることができる効果があり、さら
に、未配線時に、配線される領域を予測して、その領域
におけるリターンパスをチェックすることにより、リタ
ーンパス分断の回避を可能とする効果がある。As described above, according to the return path disconnection check system according to the present invention, the return path is separated or detoured from the layout data already arranged and routed, thereby avoiding the return path disconnection at the design stage. There is an effect that a countermeasure can be taken, and furthermore, there is an effect that it is possible to avoid a return path division by predicting a wiring area and checking a return path in the area when wiring is not performed.
【図１】本発明のリターンパス分断チェックシステムの
一実施の形態の構成を示す図。FIG. 1 is a diagram showing the configuration of an embodiment of a return path disconnection check system according to the present invention.
【図２】図１に示す実施の形態における情報の処理の流
れを示す図。FIG. 2 is a view showing a flow of information processing in the embodiment shown in FIG. 1;
【図３】図１の実施の形態における情報の処理の流れを
示す図。FIG. 3 is a view showing a flow of information processing in the embodiment of FIG. 1;
【図４】図１の実施の形態における配線層の配列を示す
図。FIG. 4 is a diagram showing an arrangement of wiring layers in the embodiment of FIG. 1;
【図５】配線層と、隣接するプレーン層との重なりを検
出して配線の経路変更を求める工程を示す図。FIG. 5 is a diagram showing a process of detecting an overlap between a wiring layer and an adjacent plane layer to determine a change in a wiring path;
【図６】配線層と隣接するプレーン層との重なりの状態
を示す図。FIG. 6 is a diagram showing an overlapping state between a wiring layer and an adjacent plane layer.
【図７】本発明のリターンパス分断チェックシステムの
他の実施の形態の構成を示す図。FIG. 7 is a diagram showing a configuration of another embodiment of the return path disconnection check system of the present invention.
【図８】図７に示す実施の形態における情報の処理の流
れを示す図。FIG. 8 is a view showing a flow of information processing in the embodiment shown in FIG. 7;
【図９】図７に示す実施の形態の情報の流れを示す図。FIG. 9 is a diagram showing a flow of information according to the embodiment shown in FIG. 7;
【図１０】図７に示す実施の形態における配線の領域と
プレーン層との重なりを検出して配線の経路を求める工
程を示す図。FIG. 10 is a diagram showing a process of detecting an overlap between a wiring region and a plane layer and obtaining a wiring route in the embodiment shown in FIG. 7;
【図１１】配線の領域と隣接するプレーン層との重なり
の状態を示す図。FIG. 11 is a diagram showing an overlapping state between a wiring region and an adjacent plane layer.
１ リターンパス分断チェックシステム ２ プレーン層選択部 ３ 配線−プレーン層重なり検出部 ４ 理想配線経路探索部 １１ 配線情報 １２ プレーン層情報 １３ 結果ファイル ３１，３３ プレーン層 ３２ 信号層（配線層） ６１ リターンパス分断チェックシステム ６２ 矩形領域作成部 ６３ プレーン層選択部 ６４ 領域−プレーン層重なり検出部 ６５ 結果ファイル ６６ 部品位置情報 ６７ 部品形状情報 ６８ ネットリスト ６９ プレーン層情報 ８０ プリント基板 ８１，８３ 部品（素子） ８２，８４ 部品端子（端子） ８５，９５ 矩形領域 ８６，８７ プレーン層 ９１，９３ 部品（素子） ９２，９４ 部品端子（端子） ９６，９７ プレーン層 REFERENCE SIGNS LIST 1 return path disconnection check system 2 plane layer selection unit 3 wiring-plane layer overlap detection unit 4 ideal wiring route search unit 11 wiring information 12 plane layer information 13 result file 31, 33 plane layer 32 signal layer (wiring layer) 61 return path Division check system 62 Rectangular area creation unit 63 Plane layer selection unit 64 Area-plane layer overlap detection unit 65 Result file 66 Part position information 67 Part shape information 68 Netlist 69 Plane layer information 80 Printed circuit boards 81, 83 Parts (elements) 82 , 84 Component terminals (terminals) 85, 95 Rectangular area 86, 87 Plain layer 91, 93 Components (elements) 92, 94 Component terminals (terminals) 96, 97 Plain layer
Claims (2)
を取り出し、前記配線層に隣接するプレーン層の１つを
選択してこのプレーン層の形状をプレーン層情報から取
り出し、これら配線層とプレーン層の形状を出力するプ
レーン層選択部と、 前記プレーン層選択部からの情報に基づいて、配線層の
配線形状とプレーン層の形状とから配線が単一のプレー
ン層上のみに存在するか否かを検出する配線−プレーン
層重なり検出部と、 前記配線−プレーン層重なり検出部において、配線が単
一のプレーン層上のみにはないと検出されたときは、配
線の経路を変更して単一のプレーン層上のみにある配線
経路を探索し、この配線経路を結果ファイルへ出力し、
配線経路を変更しても単一プレーン層の上のみの経路が
得られないときはその旨を結果ファイルへ出力する、理
想配線経路探索部とからなることを特徴とするプリント
基板のリターンパス分断チェックシステム。1. A wiring layer after wiring and its shape are extracted from wiring information, one of the plane layers adjacent to the wiring layer is selected, and the shape of this plane layer is extracted from the plane layer information. A plane layer selection unit that outputs the shape of the plane layer, and, based on information from the plane layer selection unit, whether the wiring exists only on a single plane layer based on the wiring shape of the wiring layer and the shape of the plane layer. A wire-plane layer overlap detection unit for detecting whether or not the wire-plane layer overlap detection unit detects that the wire is not only on a single plane layer; Search for a wiring route only on a single plane layer, output this wiring route to the result file,
If the route only on the single plane layer is not obtained even after changing the wiring route, the return path division of the printed circuit board is characterized by comprising an ideal wiring route search unit for outputting the fact to a result file. Check system.
領域−プレーン層重なり検出部を有するリターンパス分
断チェックシステムであって、 前記矩形領域作成部が、プリント基板上の部品の位置情
報と、部品の形状とその部品端子の位置を示す部品形状
情報と、部品間の配線の接続関係を示すネットリストと
から、配線を介して互いに接続される部品端子の位置を
求め、これら部品端子の全てを囲み込んだ矩形領域を作
成し、 前記プレーン層選択部が、プレーン層情報からプレーン
層を選択して前記矩形領域と共に出力し、 前記領域−プレーン層重なり検出部が、前記矩形領域が
単一のプレーン層のみに重なっているか否かを検出し、
分断されたプレーン層に亘って重なっているときは、全
ての部品端子が分断されたプレーン層の中の１つのプレ
ーン層上のみに存在するか否かを検出し、前記１つのプ
レーン層上のみに存在するときは配線に沿ったリターン
パスが確保できることを出力し、部品端子が分断された
プレーン層に亘って存在するときはリターンパスが確保
できないことを出力する、配線前のプリント基板のリタ
ーンパス分断チェックシステム。2. A return path division check system comprising a rectangular area creating section, a plane layer selecting section, and an area-plane layer overlap detecting section, wherein the rectangular area creating section includes: position information of a component on a printed circuit board; From the component shape information indicating the shape of the component and the position of the component terminal and the netlist indicating the connection relationship of the wiring between the components, the positions of the component terminals connected to each other via the wiring are obtained, and all of these component terminals are obtained. The plane layer selecting unit selects a plane layer from the plane layer information and outputs the selected plane layer together with the rectangular region. The area-plane layer overlap detector detects that the rectangular area is Detects whether it overlaps only the plane layer of
When overlapping over the divided plane layer, it is detected whether or not all the component terminals are present only on one plane layer among the divided plane layers, and only on the one plane layer. When a component terminal exists over a divided plane layer, a signal that a return path cannot be secured is output. Path disconnection check system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13860999A JP3251263B2 (en) | 1999-05-19 | 1999-05-19 | Printed circuit board return path disconnection check system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13860999A JP3251263B2 (en) | 1999-05-19 | 1999-05-19 | Printed circuit board return path disconnection check system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000331048A JP2000331048A (en) | 2000-11-30 |
| JP3251263B2 true JP3251263B2 (en) | 2002-01-28 |
Family
ID=15226093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13860999A Expired - Lifetime JP3251263B2 (en) | 1999-05-19 | 1999-05-19 | Printed circuit board return path disconnection check system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3251263B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007011629A (en) * | 2005-06-29 | 2007-01-18 | Toshiba Corp | System for checking return path of printed wiring board |
| JP4852979B2 (en) * | 2005-10-31 | 2012-01-11 | ソニー株式会社 | Flex-rigid board, optical transceiver module and optical transceiver |
| JP4633666B2 (en) * | 2006-03-30 | 2011-02-16 | 富士通株式会社 | Board design support apparatus and board design support program |
| JP5088739B2 (en) * | 2008-03-04 | 2012-12-05 | 日本電気株式会社 | Multi-layer printed wiring board cross-layer wiring check system, method, program, and information recording medium |
| JP2011128817A (en) * | 2009-12-16 | 2011-06-30 | Canon Inc | Program and method for supporting printed circuit design |
| US20140084957A1 (en) * | 2011-05-24 | 2014-03-27 | Nec Corporation | Wiring check device and wiring check system |
| JP2013148170A (en) * | 2012-01-19 | 2013-08-01 | Antisismo Co Ltd | Earthquake-proof object support device |
| CN111832246A (en) * | 2020-05-29 | 2020-10-27 | 济南浪潮高新科技投资发展有限公司 | Method for checking whether wiring is divided in cross mode in PCB design |
-
1999
- 1999-05-19 JP JP13860999A patent/JP3251263B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000331048A (en) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8479140B2 (en) | Automatically creating vias in a circuit design | |
| US9075949B2 (en) | Supporting design of electronic equipment | |
| US8832637B2 (en) | Support apparatus and information processing method thereof | |
| JP3251263B2 (en) | Printed circuit board return path disconnection check system | |
| JP2007011629A (en) | System for checking return path of printed wiring board | |
| US6829749B2 (en) | Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board | |
| US8191027B2 (en) | Validation of an integrated circuit for electro static discharge compliance | |
| JP5725840B2 (en) | Design support apparatus and information processing method thereof | |
| JP4633666B2 (en) | Board design support apparatus and board design support program | |
| JP2000123060A (en) | Method for displaying circuit information and path information | |
| JP4993742B2 (en) | Substrate evaluation apparatus, substrate evaluation method, substrate evaluation program, and recording medium storing substrate evaluation program | |
| US9507905B2 (en) | Storage medium storing circuit board design assistance program, circuit board design assistance method, and circuit board design assistance device | |
| JP4668974B2 (en) | Semiconductor device design method, semiconductor device design system, and computer program | |
| JP2006293701A (en) | Net display program and net display method | |
| JP3017131B2 (en) | Layout method of semiconductor integrated circuit | |
| JP5104267B2 (en) | Voltage distribution detection device and voltage distribution detection method | |
| JP4684911B2 (en) | LSI for shielded wiring | |
| JPH10326300A (en) | Wiring board designing device | |
| JP4915803B2 (en) | Substrate layout check apparatus, method thereof and computer program thereof | |
| JP4946753B2 (en) | Multilayer circuit board analysis system, multilayer circuit board analysis method, and multilayer circuit board analysis program | |
| JP2986279B2 (en) | Wiring method and printed circuit board design system | |
| JP3763695B2 (en) | CAD system for electronic circuit board design and recording medium storing program used therefor | |
| JP2008198002A (en) | Wiring check system and method | |
| JP2839005B2 (en) | Circuit diagram creation method | |
| JPH01132134A (en) | Arrangement and wiring method of electronic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |