JP3250185B2 - Output stabilization method for load power supply with unstable output characteristics and pulse width control device for output current of current source inverter used for it - Google Patents
Output stabilization method for load power supply with unstable output characteristics and pulse width control device for output current of current source inverter used for itInfo
- Publication number
- JP3250185B2 JP3250185B2 JP21849792A JP21849792A JP3250185B2 JP 3250185 B2 JP3250185 B2 JP 3250185B2 JP 21849792 A JP21849792 A JP 21849792A JP 21849792 A JP21849792 A JP 21849792A JP 3250185 B2 JP3250185 B2 JP 3250185B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- control circuit
- current
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は出力特性が不安定な負荷
用電源の出力安定化法およびそれに用いる電流形インバ
ータの出力電流のパルス幅制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for stabilizing the output of a load power supply having unstable output characteristics and a pulse width control device for the output current of a current source inverter used in the method.
【０００２】[0002]
【従来の技術】従来より、各種負荷に所望動作に応じた
電流を供給するために、電流形インバータ方式によるス
イッチング電源が用いられている。その負荷の中でもレ
ーザ装置等の出力特性が不安定なものの出力を安定化さ
せるために、負荷用電源においてフィードバック制御が
なされている。このフィードバック制御においては、比
例動作（Ｐ制御）により、電流設定値と電流検出値との
差に比例ゲインを掛けて電流制御信号としてパルス幅制
御回路に入力して、インバータ出力電流のパルス幅を調
整することがなされている。2. Description of the Related Art Conventionally, a switching power supply of a current-source inverter type has been used to supply a current according to a desired operation to various loads. Among the loads, feedback control is performed in a load power supply in order to stabilize the output of a laser device or the like whose output characteristics are unstable. In this feedback control, the difference between the current set value and the detected current value is multiplied by a proportional gain by a proportional operation (P control) and input to a pulse width control circuit as a current control signal, thereby changing the pulse width of the inverter output current. Adjustments have been made.
【０００３】しかしながら、電流をパルス状に出力する
電流形インバータ方式の場合、比例ゲインが小さいと制
御偏差が大きくなるため、出力電流の立上りが悪くな
る。これを改善するために比例ゲインを大きくすると、
高周波域において制御系が不安定になることがある。こ
の種の不安定が発生する可能性を有する制御系により制
御されている電源を用いて早い応答（最高２ｋＨｚ）が
要求されるレーザ装置等の負荷を動作させた場合、出力
電流が振動してレ−ザ出力が不安定となったり、電流波
形のリップルが大きくなりインバータ等に用いられてい
るトランジスタ等の発熱が大きくなるなどの問題があ
る。[0003] However, in the case of the current-source inverter system that outputs a current in a pulse form, when the proportional gain is small, the control deviation increases, so that the rise of the output current deteriorates. If you increase the proportional gain to improve this,
The control system may become unstable in a high frequency range. When a load such as a laser device requiring a fast response (up to 2 kHz) is operated by using a power supply controlled by a control system having a possibility that this kind of instability may occur, the output current may oscillate. There are problems that the laser output becomes unstable, the ripple of the current waveform increases, and the heat generated by the transistors used in the inverter and the like increases.
【０００４】[0004]
【発明が解決しようとする課題】本発明はかかる従来技
術の問題点に鑑みなされたものであって、レーザ装置等
の出力特性が不安定な負荷に対しても、制御系が安定し
ていることにより出力が不安定となることがない電源の
出力安定化法およびそれに用いる電流形インバータの出
力電流のパルス幅制御装置を提供することを目的として
いる。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and the control system is stable even for a load having an unstable output characteristic such as a laser device. It is therefore an object of the present invention to provide a method for stabilizing the output of a power supply in which the output does not become unstable and a pulse width control device for the output current of a current source inverter used for the method.
【０００５】[0005]
【課題を解決するための手段】本発明者等はかかる従来
技術の問題点につき鋭意研究した結果、制御系にさらに
積分器を導入するとともに、パルス信号がオンの時のみ
積分動作（Ｉ制御）をさせ、パルス信号がオフの時は前
回のパルス電流に対する制御偏差をホ−ルドさせ、しか
も積分器を切り離し強制的に電流制御信号（電流指令
値）を０として出力させることにより、早い応答（最高
２ｋＨｚ）が要求されるレ−ザ装置等の負荷用電源の出
力を安定化できることを見出し本発明を完成するに至っ
た。Means for Solving the Problems The present inventors have conducted intensive studies on the problems of the prior art, and as a result, introduced an integrator into the control system and integrated operation (I control) only when the pulse signal was on. When the pulse signal is off, the control deviation with respect to the previous pulse current is held. In addition, the integrator is disconnected and the current control signal (current command value) is forcibly output as 0, so that a quick response ( The inventors have found that the output of a load power supply such as a laser device requiring a maximum of 2 kHz) can be stabilized, and have completed the present invention.
【０００６】 しかして、本発明の電源の出力安定化法
はパルス幅制御回路の前に積分器を設けて、フィードバ
ック制御を用いた電流形インバータ方式による出力特性
が不安定な負荷用電源の出力を安定させる出力安定化法
であって、電流設定値と負荷電流検出値との差を算出す
る手順と、前記積分器の出力側に設けられた第２スイッ
チをオンする手順と、前記負荷電流検出値の立上りが終
了した後、前記積分器の入力側に設けられた第１スイッ
チをオンして同積分器からパルス幅制御回路に入力を開
始する手順と、前記第２スイッチがオンされてから所定
時間経過後に、前記第１スイッチおよび第２スイッチを
オフして、前記積分器からパルス幅制御回路への入力を
停止する手順とを含んでなることを特徴としている。According to the power supply output stabilization method of the present invention , an integrator is provided in front of a pulse width control circuit, and the output of a load power supply whose output characteristics are unstable by a current-source inverter method using feedback control. An output stabilization method for stabilizing a current, wherein a step of calculating a difference between a current setting value and a load current detection value, and a second switch provided on an output side of the integrator.
And the end of the rise of the load current detection value.
After that, the first switch provided on the input side of the integrator
Switch to open the input from the integrator to the pulse width control circuit.
Starting procedure and a predetermined procedure after the second switch is turned on.
After a lapse of time, the first switch and the second switch are turned off.
Off, and the input from the integrator to the pulse width control circuit is
And a step of stopping .
【０００７】 本発明の電流形インバータの出力電流の
パルス幅制御装置の第１態様は、電流設定値と負荷電流
検出値とを比較してその差を出力する比較器と、前記比
較器からの入力により電流形インバータのパルス幅制御
信号を生成する積分器と、前記積分器からのパルス幅制
御信号が入力されるパルス幅制御回路と、前記比較器と
前記積分器との間に介装された第１スイッチ素子と、前
記積分器と前記パルス幅制御回路との間に介装された第
２スイッチ素子と、外部からの信号により前記第１スイ
ッチ素子のオン・オフを制御する時間遅れ素子を有する
第１スイッチ制御回路と、前記第１スイッチ制御回路と
同一の信号により第２スイッチ素子のオン・オフを制御
する第２スイッチ制御回路とを備え、前記第２スイッチ
素子が前記第２スイッチ制御回路によりオンされるとと
もに、前記第１スイッチ素子が前記負荷電流検出値の立
上りが終了した後に前記第１スイッチ制御回路によりオ
ンされ、ついで所定時間経過後に前記第１スイッチ素子
が前記第１スイッチ制御回路によりオフされ、かつ前記
第２スイッチ素子が前記第２スイッチ制御回路によりオ
フされて、前記積分器から前記パルス幅制御回路への入
力が停止されてなることを特徴としている。A first aspect of the pulse width control device for an output current of a current source inverter according to the present invention is a comparator that compares a current set value and a load current detection value and outputs a difference between the set value and the load current detection value. An integrator that generates a pulse width control signal of the current source inverter by an input, a pulse width control circuit to which a pulse width control signal from the integrator is input, and a pulse width control circuit interposed between the comparator and the integrator A first switch element, a second switch element interposed between the integrator and the pulse width control circuit, and a time delay element for controlling on / off of the first switch element by an external signal. a first switch control circuit having, a second switch control circuit for controlling the on-off of the second switch element of the same signal as the first switch control circuit, said second switch
When the element is turned on by the second switch control circuit,
In addition, the first switch element sets the load current detection value.
After the ascending is completed, the first switch control circuit turns off the switch.
And after a lapse of a predetermined time, the first switch element
Is turned off by the first switch control circuit, and
The second switch element is turned off by the second switch control circuit.
Input from the integrator to the pulse width control circuit.
It is characterized in that the force is stopped .
【０００８】 また、本発明の電流形インバータの出力
電流のパルス幅制御装置の第２態様は、電流設定値と負
荷電流検出値とを比較してその差を出力する比較器と、
前記比較器からの入力により電流形インバータのパルス
幅制御信号を生成する積分器と、前記積分器からのパル
ス幅制御信号が入力されるチョッパパルス幅制御回路
と、前記比較器と前記積分器との間に介装されたスイッ
チ素子と、前記チョッパパルス幅制御回路により駆動さ
れるチョッパと、外部からの信号により前記スイッチ素
子のオン・オフを制御する時間遅れ素子を有するスイッ
チ制御回路とを備え、前記第１スイッチ素子が前記負荷
電流検出値の立上りが終了した後、前記第１スイッチ制
御回路により所定期間オンされて前記差が積分器に入力
され、前記電流設定値とチョッパからのパルス電流検出
値とを比較して得られた差を、前記積分器からの出力に
より補正して前記チョッパパルス幅制御回路に入力する
ことを特徴としている。その場合、チョッパパルス幅制
御回路の前に比例器が設けられ、電流設定値とチョッパ
からのパルス電流検出値とを比較して得られた差を、前
記積分器からの出力により補正して前記比例器に入力す
るのが好ましい。 A second aspect of the pulse width control device for the output current of the current source inverter according to the present invention is a comparator that compares a current set value with a load current detection value and outputs a difference between the current set value and the load current detection value.
An integrator that generates a pulse width control signal of the current source inverter based on an input from the comparator, a chopper pulse width control circuit that receives a pulse width control signal from the integrator, the comparator and the integrator, comprising a switching element interposed between a chopper driven by the chopper pulse width control circuit, and a switch control circuit having a time delay element for controlling the on-off of the switching element by a signal from the outside , The first switch element is the load
After the rising of the current detection value is completed, the first switch control is performed.
Turned on for a predetermined period by the control circuit and the difference is input to the integrator
And the pulse current detection from the current setting value and the chopper
The difference obtained by comparing the value with the value is output to the output from the integrator.
The signal is further corrected and input to the chopper pulse width control circuit . In that case, chopper pulse width system
A proportionalizer is provided before the control circuit, and the current set value and chopper
The difference obtained by comparing with the pulse current detection value from
Corrected by the output from the integrator and input to the proportional unit
Preferably.
【０００９】[0009]
【作用】本発明の電源の出力安定化法においては、フィ
ードバック制御を用いた電流形インバータ方式による制
御において積分処理がなされている。しかも、検出電流
の立上り部分を除いて得られた制御偏差に対して積分処
理を行い電流制御信号（電流指令値）を得ているので、
得られた電流制御信号には制御偏差がないのみならず安
定している。また、積分処理時間を適宜調整することに
より、ゲインを小さくすることができるので、制御系が
不安定になることはない。したがって、出力特性が不安
定な負荷用電源の出力安定化を図ることができる。In the method for stabilizing the output of a power supply according to the present invention, an integration process is performed in control by a current source inverter system using feedback control. Moreover, since the control deviation obtained by removing the rising portion of the detected current is integrated to obtain the current control signal (current command value),
The obtained current control signal is stable as well as having no control deviation. Further, the gain can be reduced by appropriately adjusting the integration processing time, so that the control system does not become unstable. Therefore, the output of a load power supply having unstable output characteristics can be stabilized.
【００１０】[0010]
【実施例】以下、添付図面を参照しながら本発明を実施
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on embodiments with reference to the attached drawings, but the present invention is not limited to only such embodiments.
【００１１】図１は本発明の電源の出力安定化法に用い
られる制御系の一実施例のブロック図、図２は同ブロッ
ク図の要部回路図、図３は同ブロック図のタイムチャー
ト、図４は本発明の電源の出力安定化法に用いられる回
路の他の実施例のブロック図、図５は同要部制御ブロッ
ク図を示す。図において、１は比較器、２は積分器、３
はパルス幅制御回路（ＰＷＭ変調回路）、４は電流形イ
ンバータ、５は時間遅れ素子、６は直流電源、７はチョ
ッパ、８は整流器、９はレーザ装置、１０は比例器、１
１はチョッパパルス幅制御回路、Ｚはインピーダンスを
示す。FIG. 1 is a block diagram of an embodiment of a control system used in the method of stabilizing the output of a power supply according to the present invention, FIG. 2 is a circuit diagram of a main part of the block diagram, FIG. FIG. 4 is a block diagram of another embodiment of a circuit used in the power supply output stabilization method of the present invention, and FIG. 5 is a control block diagram of the main part. In the figure, 1 is a comparator, 2 is an integrator, 3
Is a pulse width control circuit (PWM modulation circuit), 4 is a current source inverter, 5 is a time delay element, 6 is a DC power supply, 7 is a chopper, 8 is a rectifier, 9 is a laser device, 10 is a proportional device, 1
1 denotes a chopper pulse width control circuit, and Z denotes an impedance.
【００１２】図１〜３に示される実施例において、ま
ず、放電管にオン・オフのパルス電流を流す場合につい
て考える。このパルス電流制御では、パルスのオン・オ
フを制御するパルス信号と、電流指令値を与える電流設
定値Ｉｓが用いられる。まず、比較器１により電流設定
値Ｉｓと電流検出値Ｉｒとが比較されてその偏差（制御
偏差）ΔＩが求められる。その求められた偏差ΔＩは、
パルスのオン・オフを制御しているパルス信号により断
続的に開閉されるスイッチＳ１を介して積分器２に入力
される。積分器２は入力された偏差ΔＩに対してスイッ
チＳ１がオンの期間、すなわちパルス信号がオンのとき
のみ積分処理を行い電流制御信号Ｉｃを出力する。出力
された電流制御信号（電流指令値）Ｉｃは、スイッチＳ
１と同じパルス信号により開閉されるスイッチＳ２を介
してパルス幅制御回路（ＰＷＭ変調回路）３に入力され
る。なお、パルス信号がオフのときは積分器２はホ−ル
ドされるとともに、電流制御信号Ｉｃは０とされる。パ
ルス幅制御回路３は入力された電流制御信号Ｉｃに対応
したパルス幅を有するパルス電流Ｉｐを電流形インバー
タ４の出力電流制御部に入力する。これにより、電流形
インバータ４は、入力されたパルス電流Ｉｐに対応した
パルス幅を有する電流Ｉを負荷に出力することができ
る。In the embodiment shown in FIGS. 1 to 3, first, consider the case where an on / off pulse current is supplied to the discharge tube. In this pulse current control, a pulse signal for controlling ON / OFF of a pulse and a current setting value Is for giving a current command value are used. First, the comparator 1 compares the current setting value Is with the current detection value Ir to determine the deviation (control deviation) ΔI. The obtained deviation ΔI is
The signal is input to the integrator 2 via a switch S1 which is opened and closed intermittently by a pulse signal for controlling ON / OFF of the pulse. The integrator 2 performs an integration process on the input deviation ΔI only while the switch S1 is on, that is, when the pulse signal is on, and outputs a current control signal Ic. The output current control signal (current command value) Ic is
1 is input to a pulse width control circuit (PWM modulation circuit) 3 via a switch S2 which is opened and closed by the same pulse signal. When the pulse signal is off, the integrator 2 is held and the current control signal Ic is set to 0. The pulse width control circuit 3 inputs a pulse current Ip having a pulse width corresponding to the input current control signal Ic to an output current control unit of the current source inverter 4. Thus, the current source inverter 4 can output a current I having a pulse width corresponding to the input pulse current Ip to the load.
【００１３】ここに用いられている積分器２としては、
例えば図２に示すように、オペアンプが用られ、その入
力端および出力端のスイッチＳ１およびスイッチＳ２が
開となったときに、その値が保持できる機能を有してい
る。また、時間遅れ素子５はインピーダンスＺ１および
Ｚ２により形成されており、その値は所望の時定数に応
じて適宜設定される。なお、符号Ｚで表わされているそ
の他のインピーダンスの値は、挿入されている個所の必
要に応じて適宜設定されており、その値は同一とは限ら
ない。The integrator 2 used here includes:
For example, as shown in FIG. 2, an operational amplifier is used, and has a function capable of holding the values when the switches S1 and S2 of the input terminal and the output terminal are opened. The time delay element 5 is formed by impedances Z1 and Z2, and the value is appropriately set according to a desired time constant. The other impedance values represented by the symbol Z are appropriately set according to the needs of the inserted portion, and the values are not necessarily the same.
【００１４】次に、積分器２の前後に設けられているス
イッチＳ１およびスイッチＳ２の構成および動作につい
て詳細に説明する。Next, the configuration and operation of the switches S1 and S2 provided before and after the integrator 2 will be described in detail.
【００１５】 スイッチＳ１およびスイッチＳ２ともに
アナログスイッチにより構成されている。このスイッチ
Ｓ１およびスイッチＳ２のオン・オフは、前述のように
パルスのオン・オフを制御しているパルス信号によりな
される。そして、図２〜３に示すように、スイッチＳ１
は時間遅れ素子５を経由しているパルス信号により、そ
のオン・オフが制御されているので、かかる時間遅れ素
子を経由していないパルス信号によりそのオン・オフが
制御されているスイッチＳ２より遅れてオンとなる。こ
の時間遅れ素子５の時定数は、電流検出値Ｉｒが検出直
後の立上り状態から安定状態に達するまでの立上り時間
を考慮して設定されている（図３参照）。すなわち、電
流検出値Ｉｒが安定状態に達した後にスイッチＳ１が、
オンするように設定されている。スイッチＳ１の開閉が
この様に制御されているので、積分器２への入力信号が
安定し、電流制御信号Ｉｃが不安定になることはない。
したがって、インバータ４の出力電流Ｉも安定するの
で、負荷を安定に動作させることができる。また、前述
したように、スイッチＳ１およびスイッチＳ２がオフの
ときにも、積分器２はその値を保持しており、またスイ
ッチＳ２も電流検出のタイミングに同期させられてオン
・オフされているので、電流検出と同時に、積分器２が
保持している値が出力される（図３参照）。さらに、パ
ルス信号がオフの時は積分器２を切離しし、電流制御信
号Ｉｃが０とされている。したがって、電流形インバー
タ４からの出力電流の立上りがシャープになるととも
に、早い応答が要求される負荷に対しても制御系が不安
定になることはない。なお、パルス信号がオフのときに
は電流制御信号Ｉｃは０とされているが、これは、例え
ば積分器２の出口側（しかもスイッチＳ２の下流）をパ
ルス信号がオフのときオンし、パルス信号がオンのとき
オフするスイッチを介して接地することによっても達成
される。The switches S1 and S2 are both constituted by analog switches. The switch S1 and the switch S2 are turned on / off by the pulse signal that controls the on / off of the pulse as described above. Then, as shown in FIGS.
Is turned on and off by a pulse signal passing through the time delay element 5, so that it is delayed from the switch S2 whose on / off is controlled by the pulse signal not passing through the time delay element. Turned on . The time constant of the time delay element 5 is set in consideration of a rising time from a rising state immediately after the detection of the current detection value Ir to a stable state (see FIG. 3). That is, after the current detection value Ir reaches a stable state, the switch S1
Ounce is set to so that. Since the opening and closing of the switch S1 is controlled in this manner, the input signal to the integrator 2 is stabilized, and the current control signal Ic does not become unstable.
Therefore, the output current I of the inverter 4 is also stabilized, so that the load can be operated stably. Also, as described above, even when the switches S1 and S2 are off , the integrator 2 holds the value, and the switch S2 is also turned on in synchronization with the current detection timing.
Since it is off, the value held by the integrator 2 is output simultaneously with the current detection (see FIG. 3). Further, when the pulse signal is off, the integrator 2 is disconnected, and the current control signal Ic is set to 0. Therefore, the rise of the output current from the current source inverter 4 is sharpened, and the control system does not become unstable even with a load that requires a quick response. Note that when the pulse signal is off, the current control signal Ic is set to 0. For example, the current control signal Ic is turned on when the pulse signal is off at the outlet side of the integrator 2 (and downstream of the switch S2), and the pulse signal is turned off. It is also achieved by grounding through a switch that turns off when on.
【００１６】 図４〜５には、本発明の他の実施例が示
されている。図４〜５に示される実施例においては、ス
イッチＳ２の代わりにチョッパ７が用いられている。そ
のため、積分器２の出力（電流制御信号Ｉｃ）は、チョ
ッパパルス幅制御回路１１に入力されている。より具体
的には、図５に示すように、電流設定値Ｉｓとチョッパ
７のパルス電流Ｉｐの検出値との差を積分器２からの出
力により補正した電流制御信号Ｉｃがチョッパパルス幅
制御回路１１に入力されている。また、チョッパパルス
幅制御回路１１は、電流制御信号Ｉｃにしたがってチョ
ッパ７制御し、それによりチョッパ７はパルス電流Ｉｐ
を電流形インバータ４の出力電流制御部に入力する。こ
れにより、前記実施例と同様に電流形インバータ４は、
入力されたパルス電流Ｉｐに対応したパルス幅を有する
電流Ｉを負荷に出力することができる。FIGS. 4 and 5 show another embodiment of the present invention. In the embodiment shown in FIGS. 4 and 5, a chopper 7 is used instead of the switch S2. Therefore, the output (current control signal Ic) of the integrator 2 is input to the chopper pulse width control circuit 11. More specific
Specifically, as shown in FIG. 5, the current set value Is and the chopper
The difference from the detected value of the pulse current Ip of FIG.
The current control signal Ic corrected by the force is the chopper pulse width
It is input to the control circuit 11. Further, the chopper pulse width control circuit 11, Cho as the current control signal Ic
Tsu path 7 is controlled, whereby the chopper 7 pulse current Ip
Is input to the output current control unit of the current source inverter 4. As a result, the current source inverter 4 has
A current I having a pulse width corresponding to the input pulse current Ip can be output to the load.
【００１７】なお、本実施例においては、チョッパパル
ス幅制御回路１１の前に比例器１０が設けられている。In this embodiment, the proportional unit 10 is provided before the chopper pulse width control circuit 11.
【００１８】[0018]
【発明の効果】以上説明してきたように、本発明によれ
ば、制御偏差が発生せずまた高周波域においても制御系
が不安定になることもないので、電源出力が安定化でき
る。そのため、負荷を安定に動作させることができる。
したがって、早い応答が要求されるレーザ装置等の負荷
の出力を安定化させることができる。As described above, according to the present invention, the power supply output can be stabilized because no control deviation occurs and the control system does not become unstable even in a high frequency range. Therefore, the load can be operated stably.
Therefore, it is possible to stabilize the output of a load such as a laser device that requires a quick response.
【図１】本発明の電源の出力安定化法に用いられる制御
系の一実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of a control system used for a method of stabilizing the output of a power supply according to the present invention.
【図２】同ブロック図の要部回路図である。FIG. 2 is a main part circuit diagram of the block diagram.
【図３】同ブロック図のタイムチャートである。FIG. 3 is a time chart of the block diagram.
【図４】本発明の電源の出力安定化法に用いられる回路
の他の実施例のブロック図である。FIG. 4 is a block diagram of another embodiment of a circuit used for the power supply output stabilization method of the present invention.
【図５】同要部制御ブロック図である。FIG. 5 is a control block diagram of the main part.
１ 比較器 ２ 積分器 ３ パルス幅制御回路（ＰＷＭ変調回路） ４ 電流形インバータ ５ 時間遅れ素子 ６ 直流電源 ７ チョッパ ８ 整流器 ９ レーザ装置 １０ 比例器 １１ チョッパパルス幅制御回路 Ｚ インピーダンス DESCRIPTION OF SYMBOLS 1 Comparator 2 Integrator 3 Pulse width control circuit (PWM modulation circuit) 4 Current source inverter 5 Time delay element 6 DC power supply 7 Chopper 8 Rectifier 9 Laser device 10 Proportional unit 11 Chopper pulse width control circuit Z impedance
フロントページの続き (56)参考文献 特開 平４−88885（ＪＰ，Ａ) 特開 平４−46588（ＪＰ，Ａ) 特開 平３−226277（ＪＰ，Ａ) 特開 昭59−10174（ＪＰ，Ａ) 特開 昭57−142178（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 Continuation of the front page (56) References JP-A-4-88885 (JP, A) JP-A-4-46588 (JP, A) JP-A-3-226277 (JP, A) JP-A-59-10174 (JP) , A) JP-A-57-142178 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H02M 7/48
Claims (4)
て、フィードバック制御を用いた電流形インバータ方式
による出力特性が不安定な負荷用電源の出力を安定させ
る出力安定化法であって、 電流設定値と負荷電流検出値との差を算出する手順と、前記積分器の出力側に設けられた第２スイッチをオンす
る手順と、 前記負荷電流検出値の立上りが終了した後、前記積分器
の入力側に設けられた第１スイッチをオンして同積分器
からパルス幅制御回路に入力を開始する手順と、前記第
２スイッチがオンされてから所定時間経過後に、前記第
１スイッチおよび第２スイッチをオフして、前記積分器
からパルス幅制御回路への入力を停止する手順 とを含ん
でなることを特徴とする電源の出力安定化法。An integrator is provided before a pulse width control circuit.
Te, to stabilize the output of the power supply output characteristic is unstable load by current source inverter system using feedback control
An output stabilization method comprising: calculating a difference between a current setting value and a load current detection value; and turning on a second switch provided on an output side of the integrator.
That the procedure, after the rise of the load current detection value is completed, the integrator
Turns on the first switch provided on the input side of the
Starting the input to the pulse width control circuit from
2 After a predetermined time has passed since the switch was turned on,
Turning off the first switch and the second switch,
Stopping the input to the pulse width control circuit from the power supply.
てその差を出力する比較器と、前記比較器からの入力に
より電流形インバータのパルス幅制御信号を生成する積
分器と、前記積分器からのパルス幅制御信号が入力され
るパルス幅制御回路と、前記比較器と前記積分器との間
に介装された第１スイッチ素子と、前記積分器と前記パ
ルス幅制御回路との間に介装された第２スイッチ素子
と、外部からの信号により前記第１スイッチ素子のオン
・オフを制御する時間遅れ素子を有する第１スイッチ制
御回路と、前記第１スイッチ制御回路と同一の信号によ
り第２スイッチ素子のオン・オフを制御する第２スイッ
チ制御回路とを備え、 前記第２スイッチ素子が前記第２スイッチ制御回路によ
りオンされるとともに、前記第１スイッチ素子が前記負
荷電流検出値の立上りが終了した後に前記第１スイッチ
制御回路によりオンされ、ついで所定時間経過後に前記
第１スイッチ素子が前記第１スイッチ制御回路によりオ
フされ、かつ前記第２スイッチ素子が前記第２スイッチ
制御回路によりオフされて、前記積分器から前記パルス
幅制御回路への入力が停止されてなる ことを特徴とする
電流形インバータの出力電流のパルス幅制御装置。2. A comparator for comparing a set current value and a detected load current value and outputting a difference therebetween; an integrator for generating a pulse width control signal of a current source inverter based on an input from the comparator; A pulse width control circuit to which a pulse width control signal from an integrator is input; a first switch element interposed between the comparator and the integrator; and a pulse width control circuit including the integrator and the pulse width control circuit. The second switch element interposed therebetween and the first switch element are turned on by an external signal.
- comprising a first switch control circuit having a time delay element for controlling the off and a second switch control circuit for controlling the on-off of the second switch element of the same signal as the first switch control circuit, said first The two switch element is controlled by the second switch control circuit.
And the first switch element is turned on
The first switch after the completion of the rise of the load current detection value;
Turned on by the control circuit, and then after a predetermined time
The first switch element is turned off by the first switch control circuit.
And the second switch element is the second switch
The pulse is turned off by the control circuit and is output from the integrator.
A pulse width control device for an output current of a current source inverter , wherein an input to a width control circuit is stopped .
てその差を出力する比較器と、前記比較器からの入力に
より電流形インバータのパルス幅制御信号を生成する積
分器と、前記積分器からのパルス幅制御信号が入力され
るチョッパパルス幅制御回路と、前記比較器と前記積分
器との間に介装されたスイッチ素子と、前記チョッパパ
ルス幅制御回路により駆動されるチョッパと、外部から
の信号により前記スイッチ素子のオン・オフを制御する
時間遅れ素子を有するスイッチ制御回路とを備え、 前記第１スイッチ素子が前記負荷電流検出値の立上りが
終了した後、前記第１スイッチ制御回路により所定期間
オンされて前記差が積分器に入力され、 前記電流設定値とチョッパからのパルス電流検出値とを
比較して得られた差を、前記積分器からの出力により補
正して前記チョッパパルス幅制御回路に入力する ことを
特徴とする電流形インバータの出力電流のパルス幅制御
装置。3. A comparator for comparing a set current value and a detected load current value and outputting a difference therebetween; an integrator for generating a pulse width control signal of a current source inverter based on an input from the comparator; A chopper pulse width control circuit to which a pulse width control signal from the integrator is input; a switch element interposed between the comparator and the integrator; and a chopper driven by the chopper pulse width control circuit. A switch control circuit having a time delay element for controlling on / off of the switch element by an external signal , wherein the first switch element detects a rise of the load current detection value.
After the termination, the first switch control circuit performs a predetermined period of time.
Is turned on, the difference is input to the integrator, and the current setting value and the pulse current detection value from the chopper are calculated.
The difference obtained by the comparison is complemented by the output from the integrator.
A pulse width control device for an output current of a current source inverter, wherein the pulse width is controlled and input to the chopper pulse width control circuit .
電流のパルス幅制御装置において、In the current pulse width control device, チョッパパルス幅制御回路の前に比例器が設けられ、A proportionality device is provided before the chopper pulse width control circuit, 電流設定値とチョッパからのパルス電流検出値とを比較Compare the current setting with the pulse current detection value from the chopper
して得られた差を、前記積分器からの出力により補正しThe obtained difference is corrected by the output from the integrator.
て前記比例器に入力することを特徴とする電流形インバInput to the proportional device by means of
ータの出力電流のパルス幅制御装置。Pulse width control device for the output current of the motor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21849792A JP3250185B2 (en) | 1992-07-23 | 1992-07-23 | Output stabilization method for load power supply with unstable output characteristics and pulse width control device for output current of current source inverter used for it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21849792A JP3250185B2 (en) | 1992-07-23 | 1992-07-23 | Output stabilization method for load power supply with unstable output characteristics and pulse width control device for output current of current source inverter used for it |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0646567A JPH0646567A (en) | 1994-02-18 |
| JP3250185B2 true JP3250185B2 (en) | 2002-01-28 |
Family
ID=16720864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21849792A Expired - Fee Related JP3250185B2 (en) | 1992-07-23 | 1992-07-23 | Output stabilization method for load power supply with unstable output characteristics and pulse width control device for output current of current source inverter used for it |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3250185B2 (en) |
-
1992
- 1992-07-23 JP JP21849792A patent/JP3250185B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646567A (en) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05176549A (en) | Method and device for adaptive control for power converter | |
| JP3250185B2 (en) | Output stabilization method for load power supply with unstable output characteristics and pulse width control device for output current of current source inverter used for it | |
| JP2005502168A (en) | Adaptive control of half-bridge type universal lamp driver | |
| JPH0563479A (en) | Demand controller | |
| JP3453934B2 (en) | Discharge lamp lighting device | |
| JPH0328223Y2 (en) | ||
| JPH08266064A (en) | Controller for inverter | |
| JP2511630B2 (en) | High frequency amplifier circuit and control method thereof | |
| JP2002369509A (en) | Switching power unit | |
| JPH0947083A (en) | Pwm inverter with dead time correcting function | |
| CN212063827U (en) | Over-temperature protection circuit and power supply circuit | |
| JP2001060123A (en) | Maximum power control method for solar battery | |
| JPH0613193A (en) | Discharge lamp lighting device | |
| JP3279173B2 (en) | Soft start control device | |
| US20060108343A1 (en) | Method and apparatus for welding with voltage control | |
| JP2775920B2 (en) | Power supply for arc machining | |
| JP3171747B2 (en) | Automatic frequency control circuit of high frequency inverter for induction heating | |
| JPH01125993A (en) | Laser controller | |
| JP2004289946A (en) | Motor drive circuit | |
| JP2000209885A (en) | Electronic controller for motor | |
| JPH03123913A (en) | High frequency power source device | |
| JP2632418B2 (en) | High frequency PWM inverter device | |
| JP3595133B2 (en) | Inverter output current waveform control method and inverter device | |
| JPH0481277A (en) | Pulse arc welding method and pulse arc welding equipment using this method | |
| JPH05122850A (en) | Click noise reducer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011023 |
|
| LAPS | Cancellation because of no payment of annual fees |