JP3248580B2 - Registration accuracy measurement mark and registration accuracy measurement method - Google Patents
Registration accuracy measurement mark and registration accuracy measurement methodInfo
- Publication number
- JP3248580B2 JP3248580B2 JP03753999A JP3753999A JP3248580B2 JP 3248580 B2 JP3248580 B2 JP 3248580B2 JP 03753999 A JP03753999 A JP 03753999A JP 3753999 A JP3753999 A JP 3753999A JP 3248580 B2 JP3248580 B2 JP 3248580B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer pattern
- overlay accuracy
- patterns
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置や液晶
パネル製造時のリソグラフィ工程においてパターン形成
位置精度を測定するために使用される重ね合わせ精度測
定マークおよびこれを用いた重ね合わせ精度測定方法に
関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to an overlay accuracy measurement mark used for measuring pattern formation position accuracy in a lithography process in manufacturing a semiconductor device or a liquid crystal panel, and an overlay accuracy measurement method using the same. Things.
【０００２】[0002]
【従来の技術】半導体製造工程や液晶パネル製造工程等
におけるリソグラフィー技術においては、微細パターン
を正確に形成すると同時にパターンを下地層に精度よく
重ね合わせることが重要な課題となる。このためこれら
の製造プロセスでは、第一の回路パターンの上部に第二
の回路パターンを形成する際に重ね合わせ精度を測定
し、重ね合わせ精度が不良のもの、すなわち、重ね合わ
せずれが一定値以上のものを除去することで良品率の向
上を図っている。2. Description of the Related Art In a lithography technique in a semiconductor manufacturing process, a liquid crystal panel manufacturing process, or the like, it is important to accurately form a fine pattern and to overlay the pattern on a base layer with high accuracy. For this reason, in these manufacturing processes, the overlay accuracy is measured when forming the second circuit pattern on the first circuit pattern, and the overlay accuracy is poor, that is, the overlay displacement is equal to or more than a certain value. The non-defective product is removed to improve the non-defective rate.
【０００３】この重ね合わせ精度を測定するため、従来
から種々の重ね合わせ精度測定パターンが利用されてき
た。代表例を図５〜７に示す。図５はボックスインボッ
クス型パターン、図６はフレームインフレーム型パター
ン、図７はバーインバー型パターンを示すものである。
これらのパターンはいずれも、下地層に下層パターン１
が形成され、下地層上に形成された上層膜上に上層パタ
ーン２が形成されている。In order to measure the overlay accuracy, various overlay accuracy measurement patterns have conventionally been used. Representative examples are shown in FIGS. 5 shows a box-in-box type pattern, FIG. 6 shows a frame-in-frame type pattern, and FIG. 7 shows a bar-in-bar type pattern.
Each of these patterns has a lower layer pattern 1 as an underlayer.
Is formed, and the upper layer pattern 2 is formed on the upper layer film formed on the base layer.
【０００４】ボックスインボックス型パターンは図５に
示す構造を有しており、上面が四角形状の下層パターン
１と、その内側に形成され下層パターン１よりも小さい
四角形状の上層パターン２とからなっている。また、フ
レームインフレーム型パターンは図６に示す構造を有し
ており、上面がフレーム形状の下層パターン１と、下層
パターン１の内側に設けられ下層パターン１よりも小さ
いフレーム形状の上層パターン２とからなっている。ま
た、バーインバー型パターンは図７に示す構造を有して
いる。下層パターン１は、上面が線状の形状を有するバ
ーが四角形の各辺に配置された構造を有しており、この
下層パターン１の内側に同様の構造の上層パターン２が
形成されている。なお図５〜７では各パターンの断面構
造は溝形状となっているが、凸形状であっても構わな
い。The box-in-box type pattern has a structure shown in FIG. 5, and comprises a lower layer pattern 1 having a rectangular upper surface, and a rectangular upper layer pattern 2 formed inside the lower layer pattern 1 and smaller than the lower layer pattern 1. ing. The frame-in-frame type pattern has the structure shown in FIG. 6, and has a frame-shaped lower layer pattern 1 whose upper surface is provided inside the lower layer pattern 1 and a frame-shaped upper layer pattern 2 smaller than the lower layer pattern 1. Consists of The bar-in-bar pattern has the structure shown in FIG. The lower layer pattern 1 has a structure in which a bar having a linear upper surface is arranged on each side of a square, and an upper layer pattern 2 having a similar structure is formed inside the lower layer pattern 1. In FIGS. 5 to 7, the cross-sectional structure of each pattern has a groove shape, but may have a convex shape.
【０００５】このような重ね合わせ精度測定パターンを
用いて重ね合わせ精度を測定する場合、まず下地層上に
下層パターン１を形成し、下地層上に上層膜を形成した
後、上層パターン２を形成して、重ね合わせ精度を測定
する。重ね合わせ精度の測定は、通常、光学式画像処理
方式の重ね合わせ測定装置を用いて重ね合わせ精度測定
用パターンからの反射光の光強度プロファイルを測定す
ることにより行う。この光強度プロファイルから下層パ
ターンおよび上層パターンの中心位置をそれぞれ算出
し、これらの中心位置間のずれを重ね合わせ精度とす
る。In order to measure the overlay accuracy using such an overlay accuracy measurement pattern, first, a lower layer pattern 1 is formed on an underlayer, an upper layer film is formed on the underlayer, and an upper layer pattern 2 is formed. Then, the overlay accuracy is measured. The measurement of the overlay accuracy is usually performed by measuring the light intensity profile of the reflected light from the overlay accuracy measurement pattern using an optical image processing type overlay measurement device. The center positions of the lower layer pattern and the upper layer pattern are calculated from the light intensity profile, and the shift between the center positions is defined as the overlay accuracy.
【０００６】ところが、素子の微細化に伴い重ね合わせ
精度に対する要求水準が益々高まる中、上記した従来の
重ね合わせ精度測定用パターンでは充分に正確な測定を
行うことは困難となってきた。このため、近年、重ね合
わせ精度をより正確に行うための検討が種々行われてい
る。[0006] However, as the required level of overlay accuracy has been increasing with the miniaturization of elements, it has become difficult to perform sufficiently accurate measurement with the above-mentioned conventional overlay accuracy measurement pattern. For this reason, various studies have been made in recent years for more accurate overlay.
【０００７】特開平１０−５０５８３号公報には、重ね
合わせ測定マークを、実際の回路パターンの設計ルール
（最小加工寸法）と同じ寸法にすることにより、重ね合
わせ精度を正確に測定する技術が開示されている。図８
は、上記公報記載の重ね合わせ測定マークを示すもので
ある。この重ね合わせ測定マークは、下層パターン１
（第一の重ね合わせ測定マーク）と上層パターン２（第
二の重ね合わせ測定マーク）とからなっている。下層パ
ターン１は、複数本の線状パターンからなり、各線状パ
ターンの幅および隣接線状パターンの間隔は、いずれ
も、下層の回路パターンの設計ルールと同じ０．４μｍ
となっている。また上層パターン２も同様に、複数本の
線状パターンからなり、各線状パターンの幅および隣接
線状パターンの間隔は、いずれも、上層の回路パターン
の設計ルールと同じ０．４μｍとなっている。このよう
に実際の回路パターンの設計ルール（最小加工寸法）と
同じ寸法にすることにより、結像位置の差が生じ難くな
り、重ね合わせ精度を正確に測定することができるとさ
れている。Japanese Patent Application Laid-Open No. 10-50583 discloses a technique for accurately measuring the overlay accuracy by making the overlay measurement mark the same size as the design rule (minimum processing dimension) of the actual circuit pattern. Have been. FIG.
Indicates an overlay measurement mark described in the above publication. This overlay measurement mark is the lower layer pattern 1
(First overlay measurement mark) and upper layer pattern 2 (second overlay measurement mark). The lower layer pattern 1 is composed of a plurality of linear patterns, and the width of each linear pattern and the interval between adjacent linear patterns are each 0.4 μm, which is the same as the design rule of the lower circuit pattern.
It has become. Similarly, the upper layer pattern 2 is also composed of a plurality of linear patterns, and the width of each linear pattern and the interval between adjacent linear patterns are each 0.4 μm, which is the same as the design rule of the upper layer circuit pattern. . By setting the same size as the design rule (minimum processing size) of the actual circuit pattern in this way, it is said that a difference in imaging position hardly occurs, and the overlay accuracy can be measured accurately.
【０００８】しかしながらこの技術によっても、微細化
したパターン、特に０．２５μｍ以下の設計ルールのパ
ターンを有する半導体装置の製造においては、必ずしも
充分な重ね合わせ精度の測定精度は得られない。However, even with this technique, in the manufacture of a semiconductor device having a miniaturized pattern, particularly a pattern having a design rule of 0.25 μm or less, sufficient measurement accuracy of overlay accuracy cannot always be obtained.
【０００９】[0009]
【発明が解決しようとする課題】重ね合わせ精度の測定
誤差は、以下のように表すことができる。 （重ね合わせ精度の測定誤差）＝ＴＩＳ＋ＷＩＳ＋ｆ
（ＴＩＳ） ＴＩＳ（Tool Induced Shift）：測定装置に由来する誤
差 ＷＩＳ（Wafer Induced Shift）：計測対象に由来する
誤差 ｆ（ＴＩＳ）：ＴＩＳとＷＩＳの相互作用による誤差 以下、上記式に含まれるＴＩＳ、ＷＩＳおよびｆ（ＴＩ
Ｓ）について説明する。A measurement error of the overlay accuracy can be expressed as follows. (Measurement error of overlay accuracy) = TIS + WIS + f
(TIS) TIS (Tool Induced Shift): error derived from the measuring device WIS (Wafer Induced Shift): error derived from the measurement target f (TIS): error due to interaction between TIS and WIS , WIS and f (TI
S) will be described.
【００１０】ＴＩＳは、以下のようにして測定される。
まず第一の位置にウエハを配置し、下層パターンと上層
パターンの各中心位置のずれｘを測定する（図９
（ａ））。次いで基板を１８０゜回転させて第二の位置
にウエハを配置し、下層パターンと上層パターンの各中
心位置のずれｙを測定する（図９（ｂ））。測定系に由
来する誤差が無い場合はｘ＝ｙとなり、ＴＩＳは０とな
るはずであるが、実際には重ね合わせ精度測定装置の光
学系の不完全さ、特に照明光の光軸の垂直性の不十分さ
を反映して若干の絶対値を持つ値となるのが普通であ
る。ＴＩＳの絶対値が大きくなるほど重ね合わせ精度測
定装置の精度が低いことになる。[0010] TIS is measured as follows.
First, the wafer is placed at the first position, and the shift x between each center position of the lower layer pattern and the upper layer pattern is measured (FIG. 9).
(A)). Next, the substrate is rotated by 180 ° to place the wafer at the second position, and the displacement y between the respective center positions of the lower layer pattern and the upper layer pattern is measured (FIG. 9B). If there is no error originating from the measurement system, x = y and TIS should be 0. However, in fact, the imperfections of the optical system of the overlay accuracy measuring device, especially the perpendicularity of the optical axis of the illumination light. Is usually a value with some absolute value, reflecting the insufficiency of. As the absolute value of the TIS increases, the accuracy of the overlay accuracy measuring device decreases.
【００１１】ＴＩＳ測定は、一般に次のような方法で行
われる。すなわち、重ね合わせ精度測定装置の照明系の
光軸をパターン中心に合致させた状態で該パターンに所
定の波長と強度を有する光を照射し、反射光をリニアＣ
ＣＤに取り込み、電気信号に変換して図４（ｂ）、
（ｄ）に示すような電気信号波形を得、この波形からた
とえば閾値法に基づいて上下パターンのエッジ間中点位
置をそれぞれ割り出し、両者を比較することでＴＩＳが
得られる。なお、実際にＴＩＳ測定を行うと、その測定
値には、後述するようにＴＩＳのみならずｆ（ＴＩＳ）
も含まれることとなる。The TIS measurement is generally performed by the following method. That is, the pattern is irradiated with light having a predetermined wavelength and intensity in a state where the optical axis of the illumination system of the overlay accuracy measuring apparatus is aligned with the center of the pattern, and the reflected light is converted into a linear C signal.
It is taken into a CD, converted into an electric signal, and
An electrical signal waveform as shown in (d) is obtained, a midpoint between the edges of the upper and lower patterns is determined from the waveform based on, for example, a threshold method, and the two are compared to obtain a TIS. Incidentally, when the TIS measurement is actually performed, the measured value includes not only the TIS but also f (TIS) as described later.
Will also be included.
【００１２】ＷＩＳは、計測対象の形状等に由来する誤
差である。計測対象となるウエハ表面には、下地膜が形
成され、この下地膜に重ね合わせ精度測定マークが設け
られる。この重ね合わせ精度測定マークの形状のばらつ
きに起因して、マークのエッジ位置における光強度プロ
ファイルが、例えば右のエッジと左のエッジとで非対称
となることがある。図４はこの様子を図示したものであ
る。図には、溝状パターンの断面構造（図４（ａ）、
（ｃ））と、このパターンに光を照射したときの反射光
の光強度プロファイル（図４（ｂ）、（ｄ））が示され
ている。図４（ａ）のように左右が対称な場合、図４
（ｂ）のように左右対称な光強度プロファイルが得られ
る。ところが、図４（ｃ）のように左右が非対称な場
合、図４（ｄ）のように左右非対称な光強度プロファイ
ルとなる。図中のｄ1とｄ2の中点である（ｄ1＋ｄ2）／
２がパターンの位置とされるので、マーク形状が左右非
対称であるとマークの位置が真の位置からずれることと
なり、誤差が生じる。このような誤差がＷＩＳである。WIS is an error originating from the shape of the object to be measured. A base film is formed on the surface of a wafer to be measured, and an overlay measurement mark is provided on the base film. Due to the variation of the shape of the overlay accuracy measurement mark, the light intensity profile at the edge position of the mark may be asymmetrical, for example, between the right edge and the left edge. FIG. 4 illustrates this state. The figure shows the cross-sectional structure of the groove pattern (FIG. 4 (a),
(C)) and a light intensity profile of reflected light when the pattern is irradiated with light (FIGS. 4 (b) and 4 (d)). When the left and right are symmetric as shown in FIG.
A bilaterally symmetric light intensity profile as shown in FIG. However, when the left and right are asymmetric as shown in FIG. 4C, the light intensity profile becomes asymmetric as shown in FIG. 4D. (D 1 + d 2 ) / the midpoint between d 1 and d 2 in the figure
Since 2 is the position of the pattern, if the mark shape is asymmetrical left and right, the position of the mark will deviate from the true position, causing an error. Such an error is WIS.
【００１３】ｆ（ＴＩＳ）は、ＴＩＳとＷＩＳの相互作
用による誤差である。ＴＩＳは前述のように測定装置に
由来するものである。しかし、重ね合わせ精度測定マー
クの形状が変わると反射光の経路が変わり、測定系の収
差の影響の受け方が変わってくる。さらに、マークの形
状によりマーク位置の検出精度が異なり、図４における
中心位置決定の際の精度が変動する。このように、測定
装置固有の誤差と測定対象の形状等による誤差とが複雑
に相互作用し、計算により補正することのできない誤差
が生じるのである。このような誤差がｆ（ＴＩＳ）であ
る。F (TIS) is an error due to the interaction between TIS and WIS. The TIS is derived from the measuring device as described above. However, if the shape of the overlay accuracy measurement mark changes, the path of the reflected light changes, and the way the measurement system is affected by aberrations changes. Further, the detection accuracy of the mark position differs depending on the shape of the mark, and the accuracy in determining the center position in FIG. 4 varies. As described above, the error inherent in the measuring device and the error due to the shape of the measurement target interact in a complicated manner, and an error that cannot be corrected by calculation occurs. Such an error is f (TIS).
【００１４】以上、ＴＩＳ、ＷＩＳおよびｆ（ＴＩＳ）
について説明したが、このうち重ね合わせ精度の誤差を
小さくする上で重要となるのは、ｆ（ＴＩＳ）の低減で
ある。ＴＩＳは計算により補正可能であるが、ｆ（ＴＩ
Ｓ）は計算による補正を行うことが困難だからである。As described above, TIS, WIS and f (TIS)
However, among them, what is important in reducing the error of the overlay accuracy is the reduction of f (TIS). Although TIS can be corrected by calculation, f (TI
S) is because it is difficult to perform correction by calculation.
【００１５】従来技術においては、ＴＩＳやＷＩＳ低減
についての検討は種々なされてきたが、ｆ（ＴＩＳ）に
ついて着目し、これを低減する検討はほとんどなされて
いなかった。ところが、回路パターンの微細化に伴って
従来より一段高い水準の重ね合わせ精度が要求される現
在、ｆ（ＴＩＳ）の値を小さくすることがきわめて重要
である。In the prior art, various studies have been made on the reduction of TIS and WIS, but attention has been paid to f (TIS), and almost no studies have been made to reduce this. However, at present, where a higher level of overlay accuracy is required than ever before with the miniaturization of circuit patterns, it is extremely important to reduce the value of f (TIS).
【００１６】上記事情に鑑み、本発明はｆ（ＴＩＳ）の
値を小さくし、高水準の重ね合わせ精度を実現すること
を目的とする。In view of the above, it is an object of the present invention to reduce the value of f (TIS) and realize a high level of overlay accuracy.
【００１７】[0017]
【課題を解決するための手段】上記課題を解決する本発
明によれば、第一の回路パターンの上部に第二の回路パ
ターンを形成する際の重ね合わせ精度を測定するために
用いられる重ね合わせ精度測定マークであって、第一の
回路パターンと同じ層の所定箇所に形成された下層パタ
ーンと、第二の回路パターンと同じ層の所定箇所に形成
された上層パターンとを備え、前記下層パターンと前記
上層パターンとはフレームインフレーム形状もしくはバ
ーインバー形状をなし、前記下層パターンが複数の幅の
異なるパターンからなることを特徴とする重ね合わせ精
度測定マークが提供される。According to the present invention for solving the above-mentioned problems, an overlay used for measuring the overlay accuracy when forming a second circuit pattern on a first circuit pattern is provided. An accuracy measurement mark, a lower layer pattern formed at a predetermined position on the same layer as the first circuit pattern.
On the same layer as the second circuit pattern
An upper layer pattern, the lower layer pattern and the
The upper layer pattern is a frame-in-frame pattern or
An overlay accuracy measurement mark is provided, wherein the overlay accuracy measurement mark has an invar shape and the lower layer pattern is composed of a plurality of patterns having different widths.
【００１８】また本発明によれば、基板に設けられた第
一の回路パターンの上部に第二の回路パターンを形成す
る際の重ね合わせ精度を測定する方法であって、第一の
回路パターンと同じ層の所定箇所に形成され幅の異なる
複数のパターンからなる線状またはフレーム形状の下層
パターンと、第二の回路パターンと同じ層の所定箇所に
形成された線状またはフレーム形状の上層パターンとを
備えた重ね合わせ精度測定マークを用い、前記下層パタ
ーンに含まれる一のパターンを第一のパターンとし、前
記上層パターンを第二のパターンとして、第一のパター
ンと第二のパターンのすべての組み合わせについて下記
ステップ（ａ）〜（ｃ）を行い、ｚの値が最小となる組
み合わせを選択した後、該組み合わせを用いて前記重ね
合わせ精度を測定することを特徴とする重ね合わせ精度
測定方法、 （ａ）前記基板を第一の位置に配置して第一のパターン
と第二のパターンの相対的な位置ずれｘを測定するステ
ップ （ｂ）第一の位置に対して前記基板の法線方向を中心に
して１８０度回転させた第二の位置に前記基板を配置
し、第一のパターンと第二のパターンの相対的な位置ず
れｙを測定するステップ （ｃ）ｘとｙの平均値ｚを算出するステップが提供され
る。Further, according to the present invention, there is provided a method for measuring overlay accuracy when forming a second circuit pattern on a first circuit pattern provided on a substrate, comprising the steps of: A linear or frame-shaped lower layer pattern formed of a plurality of patterns having different widths formed at predetermined positions of the same layer, and a linear or frame-shaped upper layer pattern formed at a predetermined position of the same layer as the second circuit pattern; Using the overlay accuracy measurement mark provided with, one pattern included in the lower layer pattern as a first pattern, the upper layer pattern as a second pattern, all combinations of the first pattern and the second pattern Perform the following steps (a) to (c), select a combination that minimizes the value of z, and measure the overlay accuracy using the combination. (A) arranging the substrate at a first position and measuring a relative displacement x between a first pattern and a second pattern; and (b) The substrate is arranged at a second position rotated by 180 degrees about the normal direction of the substrate with respect to one position, and a relative displacement y between the first pattern and the second pattern is measured. (C) calculating an average value z of x and y is provided.
【００１９】また本発明によれば、基板に設けられた第
一の回路パターンの上部に第二の回路パターンを形成す
る際の重ね合わせ精度を測定する方法において、第一の
回路パターンと同じ層の所定箇所に形成され幅の異なる
複数のパターンからなる線状またはフレーム形状の下層
パターンと、第二の回路パターンと同じ層の所定箇所に
形成され幅の異なる複数のパターンからなる線状または
フレーム形状の上層パターンとを備えた重ね合わせ精度
測定マークを用い、前記下層パターンに含まれる一のパ
ターンを第一のパターンとし、前記上層パターンに含ま
れる一のパターンを第二のパターンとして、第一のパタ
ーンと第二のパターンのすべての組み合わせについて下
記ステップ（ａ）〜（ｃ）を行い、ｚの値が最小となる
組み合わせを選択した後、該組み合わせを用いて前記重
ね合わせ精度を測定することを特徴とする重ね合わせ精
度測定方法、 （ａ）前記基板を第一の位置に配置して第一のパターン
と第二のパターンの相対的な位置ずれｘを測定するステ
ップ （ｂ）第一の位置に対して前記基板の法線方向を中心に
して１８０度回転させた第二の位置に前記基板を配置
し、第一のパターンと第二のパターンの相対的な位置ず
れｙを測定するステップ （ｃ）ｘとｙの平均値ｚを算出するステップが提供され
る。According to the present invention, there is provided a method for measuring overlay accuracy when forming a second circuit pattern on a first circuit pattern provided on a substrate, the method comprising: A linear or frame-shaped lower layer pattern formed of a plurality of patterns having different widths formed at predetermined locations, and a line or frame formed of a plurality of patterns having different widths formed at predetermined locations on the same layer as the second circuit pattern. Using an overlay accuracy measurement mark with an upper layer pattern of the shape, one pattern included in the lower layer pattern as a first pattern, one pattern included in the upper layer pattern as a second pattern, The following steps (a) to (c) are performed for all combinations of the pattern and the second pattern, and the combination that minimizes the value of z is selected. And then measuring the overlay accuracy using the combination, (a) arranging the substrate at a first position and forming a first pattern and a second pattern. Measuring the relative displacement x; (b) disposing the substrate at a second position rotated by 180 degrees about the normal direction of the substrate with respect to the first position; Measuring the relative displacement y of the second pattern and the second pattern. (C) calculating an average value z of x and y is provided.
【００２０】本発明によれば、従来、低減することの困
難であったｆ（ＴＩＳ）の値を効果的に低減できる。前
述のようにｆ（ＴＩＳ）は、ＴＩＳとＷＩＳの相互作用
による誤差であるが、本発明者の検討によれば、この値
は重ね合わせ精度測定マークのパターン幅によって大き
く異なる値をとる。本発明はかかる知見に基づいてなさ
れたものである。According to the present invention, the value of f (TIS), which has conventionally been difficult to reduce, can be effectively reduced. As described above, f (TIS) is an error due to the interaction between TIS and WIS. According to the study of the present inventors, this value varies greatly depending on the pattern width of the overlay measurement mark. The present invention has been made based on such findings.
【００２１】ｆ（ＴＩＳ）が重ね合わせ精度測定マーク
のパターン幅によって大きく異なる理由については必ず
しも明確ではないが、以下のようなことが考えられる。
すなわち、パターン幅が広いほど、埋め込み性の向上等
の理由により得られる信号が鮮明となるが、一方、マー
クの左右のエッジの非対称性の影響が顕著となる。信号
の鮮明さとエッジの非対称性はいずれもエッジ位置の検
出精度に大きく影響することから、パターン幅の広狭に
よってエッジ位置の検出精度が変わり、結果として異な
るｆ（ＴＩＳ）の値をとるものと考えられる。さらに、
パターン幅が異なると、反射光の経路が異なることから
測定系の収差の影響の受け方が変動する。すなわち、パ
ターン幅の広狭によって収差の影響が異なることとな
り、この点からもｆ（ＴＩＳ）の値が変動すると考えら
れる。The reason why f (TIS) varies greatly depending on the pattern width of the overlay accuracy measurement mark is not necessarily clear, but the following may be considered.
In other words, the wider the pattern width, the sharper the signal obtained for reasons such as improvement of the embedding property, but on the other hand, the influence of the asymmetry of the left and right edges of the mark becomes significant. Since both the sharpness of the signal and the asymmetry of the edge greatly affect the detection accuracy of the edge position, it is considered that the detection accuracy of the edge position changes depending on the width of the pattern, and as a result, different values of f (TIS) are taken. Can be further,
If the pattern width is different, the way of the aberration of the measurement system varies because the path of the reflected light is different. In other words, the influence of aberration differs depending on the width of the pattern width, and it is considered that the value of f (TIS) also fluctuates from this point.
【００２２】実際には、これ以外の要因も複雑に絡み合
うことによって、ｆ（ＴＩＳ）の値がパターン幅により
変動するものと考えられる。本発明はこのようなパター
ン幅がｆ（ＴＩＳ）に及ぼす影響について着目し、ｆ
（ＴＩＳ）低減を図るものである。Actually, it is considered that the value of f (TIS) fluctuates depending on the pattern width due to other factors intricately intertwined. The present invention focuses on the effect of such a pattern width on f (TIS),
(TIS) is to be reduced.
【００２３】本発明によれば、下層パターンが複数の幅
の異なるパターンからなるため、この中から選ばれる第
一のパターンと上層パターンを組み合わせ、すべての組
み合わせについてＴＩＳを測定する。このようにして得
られたＴＩＳ測定値は、ＴＩＳおよびｆ（ＴＩＳ）の和
を含むものである。したがって、上記のようなＴＩＳ測
定を行うことによりＴＩＳおよびｆ（ＴＩＳ）の和の最
も小さいパターン幅を知ることができる。このパターン
幅を選択して重ね合わせ精度を測定することで従来にな
い高精度の重ね合わせ精度の測定が可能となる。なお、
本発明の重ね合わせ精度測定方法において、ステップ
（ａ）〜（ｃ）がＴＩＳ測定に相当し、ｚの値がＴＩＳ
測定値に相当する。ｚの値は、ＴＩＳとｆ（ＴＩＳ）の
両方を含む値となっている。According to the present invention, since the lower layer pattern is composed of a plurality of patterns having different widths, the first pattern selected from the above and the upper layer pattern are combined, and the TIS is measured for all combinations. The TIS measurement thus obtained includes the sum of TIS and f (TIS). Therefore, by performing the TIS measurement as described above, it is possible to know the minimum pattern width of the sum of TIS and f (TIS). By selecting the pattern width and measuring the overlay accuracy, it is possible to measure the overlay accuracy with a higher accuracy than ever before. In addition,
In the overlay accuracy measuring method of the present invention, steps (a) to (c) correspond to TIS measurement, and the value of z is determined by TIS.
It corresponds to the measured value. The value of z is a value that includes both TIS and f (TIS).
【００２４】本発明において、上層パターンが複数の幅
の異なるパターンからなるものとすることが好ましい。
このようにすれば、さらにｆ（ＴＩＳ）の値を低減で
き、一層高精度の重ね合わせ精度の測定が可能となる。
この点について以下、さらに説明する。In the present invention, it is preferable that the upper layer pattern is composed of a plurality of patterns having different widths.
In this way, the value of f (TIS) can be further reduced, and higher accuracy of the overlay accuracy can be measured.
This will be further described below.
【００２５】良好な検出精度を得る上でのパターン幅の
最適値は、測定対象の形状因子や測定装置に関する因子
等、種々の因子によって変動し、測定場所や測定のタイ
ミングによって最適値が異なってくる。したがって、下
層パターンと上層パターンの両方を、複数の幅の異なる
パターンからなるものとすれば、最適パターン幅の組み
合わせ効果により、ｆ（ＴＩＳ）をさらに有効に低減で
きるのである。下層パターンのみを複数パターンとした
場合にも、ｆ（ＴＩＳ）低減の効果が得られる。ところ
が、上層パターンが最適なパターン幅と大きく離れた幅
であった場合には、たとえ下層パターンについて最適パ
ターン幅が選択されていても、充分なｆ（ＴＩＳ）低減
効果が得られないことがある。すなわち下層パターンと
上層パターンのいずれかが不適切なパターン幅になって
いると、不適切な方の影響をより強く受けてｆ（ＴＩ
Ｓ）の値が大きくなってしまうことがある。以上の理由
により、上層パターンをも複数パターンとすれば下層パ
ターンを複数パターンとしたこととの相乗効果が得ら
れ、ｆ（ＴＩＳ）の値を一層低減できるのである。The optimum value of the pattern width for obtaining good detection accuracy varies depending on various factors such as a shape factor of a measuring object and a factor relating to a measuring device, and the optimum value varies depending on a measuring place and a measuring timing. come. Therefore, if both the lower layer pattern and the upper layer pattern are formed of a plurality of patterns having different widths, f (TIS) can be more effectively reduced by the combination effect of the optimum pattern width. The effect of reducing f (TIS) can be obtained also when a plurality of lower layer patterns alone are used. However, if the upper layer pattern has a width largely separated from the optimum pattern width, a sufficient f (TIS) reduction effect may not be obtained even if the optimum pattern width is selected for the lower layer pattern. . That is, if either the lower layer pattern or the upper layer pattern has an inappropriate pattern width, the influence of the inappropriate one is more strongly exerted and f (TI
The value of S) may increase. For the above reasons, if the upper layer pattern is also a plurality of patterns, a synergistic effect is obtained with the lower layer pattern being a plurality of patterns, and the value of f (TIS) can be further reduced.
【００２６】[0026]
【発明の実施の形態】本発明の重ね合わせ精度測定マー
クは、下層パターンと上層パターンから構成され、これ
らはいずれも線状またはフレーム形状である。なお、こ
の形状はパターンを上面から見たときの形状をいう。こ
のような形状を有することから、本発明の重ね合わせ精
度測定マークは、フレームインフレーム型パターンまた
はバーインバー型パターン、またはフレーム型パターン
とバー型パターンを種々組み合わせた構造のいずれかに
該当する。なお、各パターンの断面構造は、溝状であっ
ても凸状であってもよい。DESCRIPTION OF THE PREFERRED EMBODIMENTS The overlay accuracy measurement mark of the present invention is composed of a lower layer pattern and an upper layer pattern, both of which are linear or frame-shaped. This shape refers to the shape when the pattern is viewed from above. With such a shape, the overlay accuracy measurement mark of the present invention corresponds to any of a frame-in-frame pattern or a bar-in-bar pattern, or a structure in which a frame-type pattern and a bar-type pattern are variously combined. Note that the cross-sectional structure of each pattern may be a groove shape or a convex shape.
【００２７】本発明において、下層パターンは複数の幅
の異なるパターンからなり、好ましくは上層パターンも
複数の幅の異なるパターンからなる。ここで、「複数の
幅の異なるパターン」とは、第一および第二の回路パタ
ーンの製造条件に応じ、適宜に幅の範囲が設定される。In the present invention, the lower layer pattern comprises a plurality of patterns having different widths, and preferably the upper layer pattern also comprises a plurality of patterns having different widths. Here, “a plurality of patterns having different widths” means that the width range is appropriately set according to the manufacturing conditions of the first and second circuit patterns.
【００２８】本発明において、下層パターンに含まれる
複数のパターンの幅は、以下のようにすることが好まし
い。すなわち、下層パターンに含まれる複数のパターン
の幅のうち最大幅をＷ1、最小幅をＷ2としたとき、好ま
しくはＷ1≧２Ｗ2、さらに好ましくはＷ1≧３Ｗ2とす
る。また、Ｗ1とＷ2の差を、好ましくは０．５μｍ以
上、さらに好ましくは１μｍ以上とする。このようにす
ることによって、ｆ（ＴＩＳ）を低減するための最適な
パターン幅を複数のパターンの中から確実に見いだすこ
とができる。Ｗ1とＷ2の差が小さいとパターン幅による
ｆ（ＴＩＳ）の変動幅も小さく、最適なパターン幅を見
いだすことができない場合がある。なお、Ｗ 1とＷ2の差
は特に制限がないが、レイアウト効率を考慮すれば、５
μｍ以下とすることが好ましい。In the present invention, it is included in the lower layer pattern.
The width of multiple patterns is preferably as follows
No. That is, a plurality of patterns included in the lower layer pattern
The maximum width of the width of1, The minimum width is WTwoAnd when you like
Or W1≧ 2WTwoAnd more preferably W1≧ 3WTwoToss
You. Also, W1And WTwoIs preferably 0.5 μm or less.
The thickness is more preferably 1 μm or more. Like this
To reduce the optimal f (TIS)
Find the pattern width from multiple patterns
Can be. W1And WTwoIs small depending on the pattern width
f (TIS) also has a small fluctuation range, and the optimum pattern width
You may not be able to do so. Note that W 1And WTwoDifference
Is not particularly limited, but considering layout efficiency, 5
It is preferable that the thickness be not more than μm.
【００２９】また、本発明において、上層パターンに含
まれる複数のパターンの幅は、以下のようにすることが
好ましい。すなわち、上層パターンに含まれる複数のパ
ターンの幅のうち最大幅をＷ1、最小幅をＷ2としたと
き、好ましくはＷ1≧２Ｗ2、さらに好ましくはＷ1≧３
Ｗ2とする。また、Ｗ1とＷ2の差を、好ましくは０．５
μｍ以上、さらに好ましくは１μｍ以上とする。このよ
うにすることによって、ｆ（ＴＩＳ）を低減するための
最適なパターン幅を複数のパターンの中から確実に見い
だすことができる。Ｗ1とＷ2の差が小さいとパターン幅
によるｆ（ＴＩＳ）の変動幅も小さく、最適なパターン
幅を見いだすことができない場合がある。なお、Ｗ1と
Ｗ2の差は特に制限がないが、レイアウト効率を考慮す
れば、５μｍ以下とすることが好ましい。In the present invention, the widths of a plurality of patterns included in the upper layer pattern are preferably as follows. That is, when the maximum width is W 1 and the minimum width is W 2 among the widths of the plurality of patterns included in the upper layer pattern, preferably W 1 ≧ 2W 2 , more preferably W 1 ≧ 3.
And W 2. Further, the difference between W 1 and W 2 is preferably 0.5
μm or more, more preferably 1 μm or more. By doing so, the optimum pattern width for reducing f (TIS) can be reliably found from a plurality of patterns. W 1 and W and the difference 2 is smaller fluctuation range of f (TIS) by pattern width is small, it may not be possible to find an optimum pattern width. The difference between W 1 and W 2 is not particularly limited, but is preferably 5 μm or less in consideration of layout efficiency.
【００３０】なお、本発明における下層パターン、上層
パターンに含まれるパターンの幅は以下のようにするこ
とが好ましい。すなわち、パターンの幅のうち最大幅を
Ｗ1、最小幅をＷ2としたとき、Ｗ1は、好ましくは０．
１μｍ以上、さらに好ましくは０．２μｍ以上とする。
このようにすることにより、通常のリソグラフィプロセ
スを用いて精度良くパターンを作製することができる。
一方Ｗ2は、好ましくは５μｍ以下、さらに好ましくは
３μｍ以下とする。このようにすることによって基板上
のレイアウト効率の低下を避けることができる。The widths of the patterns included in the lower layer pattern and the upper layer pattern in the present invention are preferably as follows. That is, when the maximum width is W 1 and the minimum width is W 2 , W 1 is preferably 0.1 mm.
The thickness is 1 μm or more, more preferably 0.2 μm or more.
By doing so, a pattern can be produced with high accuracy using a normal lithography process.
On the other hand, W 2 is preferably 5 μm or less, more preferably 3 μm or less. By doing so, it is possible to avoid a decrease in layout efficiency on the substrate.
【００３１】本発明は、たとえば半導体装置の製造や液
晶パネルの製造等に適用することが好ましい。これらの
製造においては、高水準の重ね合わせ精度が要求される
ことから、本発明の効果がより顕著となるからである。The present invention is preferably applied to, for example, the manufacture of semiconductor devices and the manufacture of liquid crystal panels. This is because, in these productions, a high level of overlay accuracy is required, so that the effects of the present invention become more remarkable.
【００３２】本発明を半導体装置の製造に適用する場
合、重ね合わせ精度測定マークは、たとえばスクライブ
領域に設けられることが好ましい。これによりウエハ上
のレイアウト効率の低下を避けることができる。特に多
層配線構造を作製する際に、かかる利点が顕著となる。When the present invention is applied to the manufacture of a semiconductor device, the overlay accuracy measurement mark is preferably provided, for example, in a scribe area. As a result, a reduction in layout efficiency on the wafer can be avoided. In particular, such an advantage becomes remarkable when a multilayer wiring structure is manufactured.
【００３３】[0033]
【実施例】実施例１ 本実施例は、バーインバー型パターンの重ね合わせ精度
測定マークに本発明を適用した例である。本実施例のマ
ークを図１に示す。下層パターン１は３本の異なる幅の
パターン１ａ、１ｂ、１ｃから構成されている。一方、
上層パターン２は２本の異なる幅のパターン２ａ、２ｂ
から構成されている。各パターンの幅は表１に記載され
ているとおりである。Embodiment 1 This embodiment is an example in which the present invention is applied to an overlay accuracy measurement mark of a bar-in-bar type pattern. FIG. 1 shows a mark of this embodiment. The lower layer pattern 1 is composed of three patterns 1a, 1b, and 1c having different widths. on the other hand,
The upper layer pattern 2 includes two patterns 2a and 2b having different widths.
It is composed of The width of each pattern is as described in Table 1.
【００３４】下層パターン１は、リソグラフィ工程を経
て第一の層３中に形成されたものである。第一の層３の
別の箇所には第一の回路パターン（不図示）が形成され
ている。一方、上層パターン２はリソグラフィ工程を経
て第二の層４中に形成されたものである。第二の層４の
別の箇所には、第二の回路パターン（不図示）が形成さ
れている。下層パターン１と上層パターン２の位置のず
れを測定することにより、第一および第二の回路パター
ンの重ね合わせ精度が測定されることとなる。以下、こ
のマークを用いた重ね合わせ精度の測定方法を示す。The lower layer pattern 1 is formed in the first layer 3 through a lithography process. A first circuit pattern (not shown) is formed at another portion of the first layer 3. On the other hand, the upper layer pattern 2 is formed in the second layer 4 through a lithography process. A second circuit pattern (not shown) is formed at another portion of the second layer 4. By measuring the position shift between the lower layer pattern 1 and the upper layer pattern 2, the overlay accuracy of the first and second circuit patterns is measured. Hereinafter, a method of measuring the overlay accuracy using the mark will be described.
【００３５】重ね合わせ精度の測定に先がけて、まずＴ
ＩＳ測定を行った。すなわち、上記重ね合わせ精度測定
マークを用い、下層パターン１から選択される第一のパ
ターンと上層パターン２から選択される第二のパターン
とのすべての組み合わせについてＴＩＳ測定を行った。
ＴＩＳ測定は、光学式画像処理方式の測定装置を用いて
行った。Prior to the measurement of the overlay accuracy, first, T
An IS measurement was performed. That is, the TIS measurement was performed for all combinations of the first pattern selected from the lower layer pattern 1 and the second pattern selected from the upper layer pattern 2 using the overlay accuracy measurement mark.
The TIS measurement was performed using a measuring device of an optical image processing system.
【００３６】ＴＩＳ測定に際し、まず、第一のパターン
および第二のパターンの位置を測定する必要がある。本
実施例では、第一のパターンが四角形の各辺に四個のバ
ー状のパターンが配置された形状を有しており、各バー
状パターンについて以下のように位置決定した。すなわ
ち、光を照射し、得られた反射光の光強度プロファイル
から図２のように左右のエッジ位置ｄ1、ｄ2を検出し、
中心位置ｄを算出した。この中心位置ｄをそのバー状パ
ターンの位置とした。In the TIS measurement, first, it is necessary to measure the positions of the first pattern and the second pattern. In this embodiment, the first pattern has a shape in which four bar-shaped patterns are arranged on each side of the square, and the position of each bar-shaped pattern is determined as follows. That is, by irradiating light, the left and right edge positions d 1 and d 2 are detected as shown in FIG. 2 from the obtained light intensity profile of the reflected light,
The center position d was calculated. This center position d was set as the position of the bar pattern.
【００３７】以上のようにして四角形の各辺に配置され
た四個のバー状パターンの位置を測定した後、これらの
中心位置を算出した。第一のパターンおよび第二のパタ
ーンについてそれぞれ中心位置を算出した後、これらの
位置のずれｘを測定し、次いで基板を１８０゜回転さ
せ、上記と同様にして中心位置のずれｙを測定した（図
９）。つづいて、ｚ＝（ｘ＋ｙ）／２の値を算出し、こ
れをＴＩＳ測定値とした。After measuring the positions of the four bar-shaped patterns arranged on each side of the square as described above, the center positions of these were calculated. After calculating the center position of each of the first pattern and the second pattern, the displacement x of these positions was measured, then the substrate was rotated by 180 °, and the displacement y of the center position was measured in the same manner as described above ( (FIG. 9). Subsequently, a value of z = (x + y) / 2 was calculated and used as a TIS measurement value.
【００３８】以上のようにして、第一のパターンおよび
第二のパターンのすべての組み合わせについてＴＩＳ測
定を行った。得られたＴＩＳ測定値は、ＴＩＳとｆ（Ｔ
ＩＳ）の両方の誤差を含む。結果を表１に示す。As described above, TIS measurement was performed for all combinations of the first pattern and the second pattern. The TIS measurement values obtained are TIS and f (T
IS). Table 1 shows the results.
【００３９】[0039]
【表１】 表に示された結果から、ＮＯ．３の組み合わせが最も小
さいＴＩＳ測定値を与えることがわかった。この組み合
わせを選択すれば、重ね合わせ精度の測定誤差を表す以
下の式におけるＴＩＳの項とｆ（ＴＩＳ）の項の和を最
小にすることができる。 （重ね合わせ精度の測定誤差）＝ＴＩＳ＋ＷＩＳ＋ｆ
（ＴＩＳ） この結果を踏まえ、上記の組み合わせを選択して実際の
重ね合わせ精度を測定することとした。この方法で重ね
合わせずれを測定した結果と、製造された装置について
電気的に回路間の重ね合わせ精度を測定して得られた結
果とは良好に一致した。これにより、本実施例の方法に
よれば高精度の重ね合わせずれ測定を実現できることが
確認された。[Table 1] From the results shown in the table, NO. It was found that the combination of 3 gave the smallest TIS measurement. By selecting this combination, it is possible to minimize the sum of the term of TIS and the term of f (TIS) in the following expression representing the measurement error of the overlay accuracy. (Measurement error of overlay accuracy) = TIS + WIS + f
(TIS) Based on this result, the combination described above was selected to measure the actual overlay accuracy. The result obtained by measuring the overlay deviation by this method and the result obtained by electrically measuring the overlay accuracy between the circuits of the manufactured device were in good agreement. Thus, it was confirmed that the method of the present embodiment can realize highly accurate overlay displacement measurement.
【００４０】実施例２ 実施例１では、断面が溝形状のパターンからなる重ね合
わせ精度測定マークを用いたが、本実施例では、断面凸
形状のパターンからなる重ね合わせ精度測定マークを用
いた。パターン形状およびパターンの幅を変えたこと以
外は実施例１と同様にして重ね合わせ精度を測定した。Embodiment 2 In Embodiment 1, an overlay accuracy measurement mark having a cross-sectional pattern was used. In this embodiment, an overlay accuracy measurement mark having a convex cross-sectional pattern was used. The overlay accuracy was measured in the same manner as in Example 1 except that the pattern shape and the pattern width were changed.
【００４１】本実施例の重ね合わせ精度測定マークを図
３に示す。下層パターン１は３本の異なる幅のパターン
１ａ、１ｂ、１ｃから構成されている。一方、上層パタ
ーン２は２本の異なる幅のパターン２ａ、２ｂから構成
されている。各パターンの幅は表２に記載されていると
おりである。FIG. 3 shows the overlay accuracy measurement mark of this embodiment. The lower layer pattern 1 is composed of three patterns 1a, 1b, and 1c having different widths. On the other hand, the upper layer pattern 2 is composed of two patterns 2a and 2b having different widths. The width of each pattern is as described in Table 2.
【００４２】下層パターン１は、リソグラフィ工程を経
て第一の層３中に形成されたものである。第一の層３の
別の箇所には第一の回路パターン（不図示）が形成され
ている。一方、上層パターン２はリソグラフィ工程を経
て第二の層４中に形成されたものである。第二の層４の
別の箇所には、第二の回路パターン（不図示）が形成さ
れている。下層パターン１と上層パターン２の位置のず
れを測定することにより、第一および第二の回路パター
ンの重ね合わせ精度が測定される。The lower layer pattern 1 is formed in the first layer 3 through a lithography process. A first circuit pattern (not shown) is formed at another portion of the first layer 3. On the other hand, the upper layer pattern 2 is formed in the second layer 4 through a lithography process. A second circuit pattern (not shown) is formed at another portion of the second layer 4. By measuring the displacement between the lower layer pattern 1 and the upper layer pattern 2, the overlay accuracy of the first and second circuit patterns is measured.
【００４３】重ね合わせ精度の測定に先がけて、実施例
１と同様にしてＴＩＳ測定を行った。第一のパターンお
よび第二のパターンのすべての組み合わせについてＴＩ
Ｓ測定を行った結果を表２に示す。Prior to the measurement of overlay accuracy, TIS measurement was performed in the same manner as in Example 1. TI for all combinations of the first and second patterns
Table 2 shows the results of the S measurement.
【００４４】[0044]
【表２】 表に示された結果から、ＮＯ．１０の組み合わせが最も
小さいＴＩＳ測定値を与えることがわかった。この結果
を踏まえ、上記の組み合わせを選択して実際の重ね合わ
せ精度を測定することとした。この方法で重ね合わせず
れを測定した結果と、製造された装置について電気的に
回路間の重ね合わせ精度を測定して得られた結果とは良
好に一致した。これにより、本実施例の方法によれば高
精度の重ね合わせずれ測定を実現できることが確認され
た。[Table 2] From the results shown in the table, NO. Ten combinations were found to give the smallest TIS measurements. Based on this result, the combination was selected and the actual overlay accuracy was measured. The result obtained by measuring the overlay deviation by this method and the result obtained by electrically measuring the overlay accuracy between the circuits of the manufactured device were in good agreement. Thus, it was confirmed that the method of the present embodiment can realize highly accurate overlay displacement measurement.
【００４５】実施例３ 本実施例では、図１０のように、下層パターンのみを複
数のパターンとした。下層パターン１は３本の異なる幅
のパターン１ａ、１ｂ、１ｃから構成されている。一
方、上層パターン２は単一のパターンである。パターン
の幅は表３に記載したとおりである。Embodiment 3 In this embodiment, as shown in FIG. 10, only the lower layer pattern is formed as a plurality of patterns. The lower layer pattern 1 is composed of three patterns 1a, 1b, and 1c having different widths. On the other hand, the upper layer pattern 2 is a single pattern. The width of the pattern is as described in Table 3.
【００４６】下層パターン１は、リソグラフィ工程を経
て第一の層３中に形成されたものである。第一の層３の
別の箇所には第一の回路パターン（不図示）が形成され
ている。一方、上層パターン２はリソグラフィ工程を経
て第二の層４中に形成されたものである。第二の層４の
別の箇所には、第二の回路パターン（不図示）が形成さ
れている。下層パターン１と上層パターン２の位置のず
れを測定することにより、第一および第二の回路パター
ンの重ね合わせ精度が測定される。実施例１と同様にし
て第一のパターンおよび第二のパターンのすべての組み
合わせについてＴＩＳ測定を行った。結果を表３に示
す。The lower layer pattern 1 is formed in the first layer 3 through a lithography process. A first circuit pattern (not shown) is formed at another portion of the first layer 3. On the other hand, the upper layer pattern 2 is formed in the second layer 4 through a lithography process. A second circuit pattern (not shown) is formed at another portion of the second layer 4. By measuring the displacement between the lower layer pattern 1 and the upper layer pattern 2, the overlay accuracy of the first and second circuit patterns is measured. In the same manner as in Example 1, TIS measurement was performed for all combinations of the first pattern and the second pattern. Table 3 shows the results.
【００４７】[0047]
【表３】 表に示された結果から、第一のパターンとしてＮＯ．１
３を選択した組み合わせが最も小さいＴＩＳ測定値を与
えることがわかった。この結果を踏まえ、上記の組み合
わせを選択して実際の重ね合わせ精度を測定することと
した。この方法で重ね合わせずれを測定した結果と、製
造された装置について電気的に回路間の重ね合わせ精度
を測定して得られた結果とは良好に一致した。これによ
り、本実施例の方法によれば高精度の重ね合わせずれ測
定を実現できることが確認された。[Table 3] From the results shown in the table, NO. 1
It was found that the combination selected 3 gave the smallest TIS measurement. Based on this result, the combination was selected and the actual overlay accuracy was measured. The result obtained by measuring the overlay deviation by this method and the result obtained by electrically measuring the overlay accuracy between the circuits of the manufactured device were in good agreement. Thus, it was confirmed that the method of the present embodiment can realize highly accurate overlay displacement measurement.
【００４８】[0048]
【発明の効果】以上説明したように本発明によれば、下
層パターンが複数の幅の異なるパターンからなるため、
この中から選ばれる第一のパターンと上層パターンを組
み合わせ、すべての組み合わせについてＴＩＳを測定す
ることで、ＴＩＳおよびｆ（ＴＩＳ）の和の最も小さい
パターン幅を知ることができる。このため、このパター
ン幅を選択して重ね合わせ精度を測定することで、従来
困難であったｆ（ＴＩＳ）低減が可能となり、高精度の
重ね合わせ精度の測定を実現することができる。また、
上層パターンも複数の幅の異なるパターンからなるもの
とすることにより、下層パターンを複数パターンとした
こととの相乗効果が得られ、ｆ（ＴＩＳ）の値をより低
減でき、重ね合わせ精度の測定精度が一層向上する。As described above, according to the present invention, since the lower layer pattern is composed of a plurality of patterns having different widths,
By combining the first pattern selected from the above and the upper layer pattern and measuring the TIS for all combinations, it is possible to know the smallest pattern width of the sum of TIS and f (TIS). For this reason, by selecting the pattern width and measuring the overlay accuracy, it is possible to reduce f (TIS), which has been difficult in the past, and to realize highly accurate overlay accuracy measurement. Also,
By forming the upper layer pattern from a plurality of patterns having different widths, a synergistic effect can be obtained with the use of a plurality of lower layer patterns, the value of f (TIS) can be further reduced, and the measurement accuracy of the overlay accuracy can be improved. Is further improved.
【図１】本発明の重ね合わせ精度測定用マークの構造を
示す図である。FIG. 1 is a diagram showing a structure of a mark for measuring overlay accuracy of the present invention.
【図２】本発明の重ね合わせ精度測定方法を説明するた
めの図である。FIG. 2 is a diagram for explaining an overlay accuracy measuring method of the present invention.
【図３】本発明の重ね合わせ精度測定用マークの構造を
示す図である。FIG. 3 is a view showing a structure of a mark for measuring overlay accuracy of the present invention.
【図４】重ね合わせ精度の測定方法を説明するための図
である。FIG. 4 is a diagram for explaining a method of measuring overlay accuracy.
【図５】重ね合わせ精度測定用マークの一例を示す図で
ある。FIG. 5 is a diagram illustrating an example of an overlay accuracy measurement mark.
【図６】重ね合わせ精度測定用マークの一例を示す図で
ある。FIG. 6 is a diagram illustrating an example of an overlay accuracy measurement mark.
【図７】重ね合わせ精度測定用マークの一例を示す図で
ある。FIG. 7 is a diagram illustrating an example of an overlay accuracy measurement mark.
【図８】従来の重ね合わせ精度測定用マークの一例を示
す図である。FIG. 8 is a diagram illustrating an example of a conventional mark for measuring overlay accuracy.
【図９】ＴＩＳ測定方法を説明するための図である。FIG. 9 is a diagram for explaining a TIS measurement method.
【図１０】本発明の重ね合わせ精度測定用マークの構造
を示す図である。FIG. 10 is a diagram showing a structure of an overlay accuracy measurement mark of the present invention.
１ 下層パターン １ａ パターン １ｂ パターン １ｃ パターン ２ 上層パターン ２ａ パターン ２ｂ パターン ３ 第一の層 ４ 第二の層 Reference Signs List 1 lower layer pattern 1a pattern 1b pattern 1c pattern 2 upper layer pattern 2a pattern 2b pattern 3 first layer 4 second layer
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/027
Claims (17)
パターンを形成する際の重ね合わせ精度を測定するため
に用いられる重ね合わせ精度測定マークであって、 第一の回路パターンと同じ層の所定箇所に形成された下
層パターンと、第二の回路パターンと同じ層の所定箇所
に形成された上層パターンとを備え、 前記下層パターンと前記上層パターンとはフレームイン
フレーム形状もしくはバーインバー形状をなし、 前記下層パターンが複数の幅の異なるパターンからなる
ことを特徴とする重ね合わせ精度測定マーク。An overlay accuracy measurement mark used to measure overlay accuracy when forming a second circuit pattern on an upper portion of a first circuit pattern, wherein the overlay accuracy measurement mark is the same layer as the first circuit pattern. The lower part formed in the predetermined place
Layer pattern and a predetermined part of the same layer as the second circuit pattern
An upper layer pattern formed on the substrate , wherein the lower layer pattern and the upper layer pattern are
An overlay accuracy measurement mark having a frame shape or a bar-in-bar shape, wherein the lower layer pattern is composed of a plurality of patterns having different widths.
ターンからなることを特徴とする請求項１に記載の重ね
合わせ精度測定マーク。2. The overlay accuracy measurement mark according to claim 1, wherein the upper layer pattern comprises a plurality of patterns having different widths.
ーンの幅のうち最大幅をＷ1、最小幅をＷ2としたとき、
Ｗ1≧２Ｗ2であることを特徴とする請求項２に記載の重
ね合わせ精度測定マーク。3. When a maximum width is W 1 and a minimum width is W 2 among a plurality of patterns included in the upper layer pattern,
3. The overlay measurement mark according to claim 2 , wherein W 1 ≧ 2W 2 .
ーンの幅のうち最大幅をＷ1、最小幅をＷ2としたとき、
Ｗ1とＷ2の差が０．５μｍ以上であることを特徴とする
請求項２または３に記載の重ね合わせ精度測定マーク。4. When a maximum width is W 1 and a minimum width is W 2 among a plurality of patterns included in the upper layer pattern,
The overlay accuracy measurement mark according to claim 2, wherein a difference between W 1 and W 2 is 0.5 μm or more.
ーンの幅のうち最大幅をＷ1、最小幅をＷ2としたとき、
Ｗ1が５μｍ以下であってＷ2が０．１μｍ以上であるこ
とを特徴とする請求項２乃至４いずれかに記載の重ね合
わせ精度測定マーク。5. When a maximum width is W 1 and a minimum width is W 2 among a plurality of patterns included in the upper layer pattern,
Accuracy measurement mark overlay according to any one of claims 2 to 4, characterized in that W 1 is the W 2 comprising at 5μm or less is 0.1μm or more.
ーンの幅のうち最大幅をＷ1、最小幅をＷ2としたとき、
Ｗ1≧２Ｗ2であることを特徴とする請求項１乃至５いず
れかに記載の重ね合わせ精度測定マーク。6. When a maximum width is W 1 and a minimum width is W 2 among a plurality of patterns included in the lower layer pattern,
The overlay accuracy measurement mark according to claim 1, wherein W 1 ≧ 2W 2 .
ーンの幅のうち最大幅をＷ1、最小幅をＷ2としたとき、
Ｗ1とＷ2の差が０．５μｍ以上であることを特徴とする
請求項１乃至６いずれかに記載の重ね合わせ精度測定マ
ーク。7. When a maximum width is W 1 and a minimum width is W 2 among a plurality of patterns included in the lower layer pattern,
Accuracy measurement mark overlay according to any one of claims 1 to 6, characterized in that the difference between W 1 and W 2 is 0.5μm or more.
ーンの幅のうち最大幅をＷ1、最小幅をＷ2としたとき、
Ｗ1が５μｍ以下であってＷ2が０．１μｍ以上であるこ
とを特徴とする請求項１乃至７いずれかに記載の重ね合
わせ精度測定マーク。8. When a maximum width is W 1 and a minimum width is W 2 among a plurality of patterns included in the lower layer pattern,
Accuracy measurement mark overlay according to any one of claims 1 to 7, characterized in that W 1 is the W 2 comprising at 5μm or less is 0.1μm or more.
上部に第二の回路パターンを形成する際の重ね合わせ精
度を測定する方法であって、第一の回路パターンと同じ
層の所定箇所に形成され幅の異なる複数のパターンから
なる線状またはフレーム形状の下層パターンと、第二の
回路パターンと同じ層の所定箇所に形成された線状また
はフレーム形状の上層パターンとを備えた重ね合わせ精
度測定マークを用い、前記下層パターンに含まれる一の
パターンを第一のパターンとし、前記上層パターンを第
二のパターンとして、第一のパターンと第二のパターン
のすべての組み合わせについて下記ステップ（ａ）〜
（ｃ）を行い、ｚの値が最小となる組み合わせを選択し
た後、該組み合わせを用いて前記重ね合わせ精度を測定
することを特徴とする重ね合わせ精度測定方法。 （ａ）前記基板を第一の位置に配置して第一のパターン
と第二のパターンの相対的な位置ずれｘを測定するステ
ップ （ｂ）第一の位置に対して前記基板の法線方向を中心に
して１８０度回転させた第二の位置に前記基板を配置
し、第一のパターンと第二のパターンの相対的な位置ず
れｙを測定するステップ （ｃ）ｘとｙの平均値ｚを算出するステップ9. A method for measuring overlay accuracy when forming a second circuit pattern on a first circuit pattern provided on a substrate, the method comprising: measuring a predetermined position on the same layer as the first circuit pattern; A superimposition comprising a linear or frame-shaped lower layer pattern formed of a plurality of patterns having different widths formed on the same and a linear or frame-shaped upper layer pattern formed at a predetermined position on the same layer as the second circuit pattern Using an accuracy measurement mark, one pattern included in the lower layer pattern is set as a first pattern, and the upper layer pattern is set as a second pattern, and the following steps (a) are performed for all combinations of the first pattern and the second pattern. ) ~
(C) performing, after selecting a combination that minimizes the value of z, the overlay accuracy using the combination, and measuring the overlay accuracy. (A) arranging the substrate at a first position and measuring a relative displacement x between a first pattern and a second pattern; (b) a normal direction of the substrate with respect to the first position (C) measuring the relative displacement y between the first pattern and the second pattern by arranging the substrate at a second position rotated by 180 degrees around the center. Step of calculating
の上部に第二の回路パターンを形成する際の重ね合わせ
精度を測定する方法において、第一の回路パターンと同
じ層の所定箇所に形成され幅の異なる複数のパターンか
らなる線状またはフレーム形状の下層パターンと、第二
の回路パターンと同じ層の所定箇所に形成され幅の異な
る複数のパターンからなる線状またはフレーム形状の上
層パターンとを備えた重ね合わせ精度測定マークを用
い、前記下層パターンに含まれる一のパターンを第一の
パターンとし、前記上層パターンに含まれる一のパター
ンを第二のパターンとして、第一のパターンと第二のパ
ターンのすべての組み合わせについて下記ステップ
（ａ）〜（ｃ）を行い、ｚの値が最小となる組み合わせ
を選択した後、該組み合わせを用いて前記重ね合わせ精
度を測定することを特徴とする重ね合わせ精度測定方
法。 （ａ）前記基板を第一の位置に配置して第一のパターン
と第二のパターンの相対的な位置ずれｘを測定するステ
ップ （ｂ）第一の位置に対して前記基板の法線方向を中心に
して１８０度回転させた第二の位置に前記基板を配置
し、第一のパターンと第二のパターンの相対的な位置ず
れｙを測定するステップ （ｃ）ｘとｙの平均値ｚを算出するステップ10. A method for measuring overlay accuracy when forming a second circuit pattern on a first circuit pattern provided on a substrate, the method comprising forming the second circuit pattern on a predetermined portion of the same layer as the first circuit pattern. And a linear or frame-shaped lower layer pattern composed of a plurality of patterns having different widths, and a linear or frame-shaped upper layer pattern composed of a plurality of patterns having different widths formed at predetermined locations on the same layer as the second circuit pattern. Using the overlay accuracy measurement mark provided with, one pattern included in the lower layer pattern as a first pattern, one pattern included in the upper layer pattern as a second pattern, the first pattern and the second The following steps (a) to (c) are performed for all the combinations of the patterns (a) to (c) to select the combination that minimizes the value of z. A method of measuring the overlay accuracy, wherein the overlay accuracy is measured using a bias. (A) arranging the substrate at a first position and measuring a relative displacement x between a first pattern and a second pattern; (b) a normal direction of the substrate with respect to the first position (C) measuring the relative displacement y between the first pattern and the second pattern by arranging the substrate at a second position rotated by 180 degrees around the center. Step of calculating
パターンからなることを特徴とする請求項１０に記載の
重ね合わせ精度測定方法。11. The method according to claim 10, wherein the upper layer pattern comprises a plurality of patterns having different widths.
ターンの幅のうち最大幅をＷ1、最小幅をＷ2としたと
き、Ｗ1≧２Ｗ2であることを特徴とする請求項１０また
は１１に記載の重ね合わせ精度測定方法。12. The system according to claim 10, wherein W 1 ≧ 2W 2 when a maximum width is W 1 and a minimum width is W 2 among a plurality of patterns included in the upper layer pattern. The overlay accuracy measurement method described in 1.
ターンの幅のうち最大幅をＷ1、最小幅をＷ2としたと
き、Ｗ1とＷ2の差が０．５μｍ以上であることを特徴と
する請求項１０乃至１２いずれかに記載の重ね合わせ精
度測定方法。13. W 1 the maximum width of the width of the plurality of patterns included in the upper layer pattern, when the minimum width is W 2, wherein the difference between W 1 and W 2 is 0.5μm or more The overlay accuracy measuring method according to any one of claims 10 to 12.
ターンの幅のうち最大幅をＷ1、最小幅をＷ2としたと
き、Ｗ1が５μｍ以下であってＷ2が０．１μｍ以上であ
ることを特徴とする請求項１０乃至１３いずれかに記載
の重ね合わせ精度測定方法。14. When a maximum width is W 1 and a minimum width is W 2 among a plurality of patterns included in the upper layer pattern, W 1 is 5 μm or less and W 2 is 0.1 μm or more. 14. The method of measuring overlay accuracy according to claim 10, wherein:
ターンの幅のうち最大幅をＷ1、最小幅をＷ2としたと
き、Ｗ1≧２Ｗ2であることを特徴とする請求項９乃至１
４いずれかに記載の重ね合わせ精度測定方法。15. The method of claim 14, wherein W 1 the maximum width of the width of the plurality of patterns included in the lower layer pattern, when the minimum width is W 2, claims 9 to 1, characterized in that a W 1 ≧ 2W 2
4. The method of measuring overlay accuracy according to any one of 4.
ターンの幅のうち最大幅をＷ1、最小幅をＷ2としたと
き、Ｗ1とＷ2の差が０．５μｍ以上であることを特徴と
する請求項９乃至１５いずれかに記載の重ね合わせ精度
測定方法。16. W 1 the maximum width of the width of the plurality of patterns included in the lower layer pattern, when the minimum width is W 2, wherein the difference between W 1 and W 2 is 0.5μm or more The overlay accuracy measuring method according to any one of claims 9 to 15, wherein:
ターンの幅のうち最大幅をＷ1、最小幅をＷ2としたと
き、Ｗ1が５μｍ以下であってＷ2が０．１μｍ以上であ
ることを特徴とする請求項９乃至１６いずれかに記載の
重ね合わせ精度測定方法。17. When a maximum width is W 1 and a minimum width is W 2 among a plurality of patterns included in the lower layer pattern, W 1 is 5 μm or less and W 2 is 0.1 μm or more. 17. The method of measuring overlay accuracy according to claim 9, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03753999A JP3248580B2 (en) | 1999-02-16 | 1999-02-16 | Registration accuracy measurement mark and registration accuracy measurement method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03753999A JP3248580B2 (en) | 1999-02-16 | 1999-02-16 | Registration accuracy measurement mark and registration accuracy measurement method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000235947A JP2000235947A (en) | 2000-08-29 |
| JP3248580B2 true JP3248580B2 (en) | 2002-01-21 |
Family
ID=12500339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03753999A Expired - Fee Related JP3248580B2 (en) | 1999-02-16 | 1999-02-16 | Registration accuracy measurement mark and registration accuracy measurement method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3248580B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4677231B2 (en) * | 2002-06-05 | 2011-04-27 | ケーエルエー−テンカー コーポレイション | Using overlay diagnostics for improved automated process control. |
| EP1851507B1 (en) * | 2005-02-25 | 2018-09-26 | Nanometrics Incorporated | Methods and systems for determining overlay error based on target image symmetry |
| KR100787941B1 (en) | 2006-07-13 | 2007-12-24 | 삼성전자주식회사 | Photomask with overlay mark and methods of fabricating semiconductor device |
| KR101564312B1 (en) * | 2015-07-07 | 2015-10-29 | (주)오로스 테크놀로지 | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark |
| KR101665569B1 (en) * | 2016-05-19 | 2016-10-12 | (주)오로스 테크놀로지 | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark |
| CN114518693B (en) * | 2020-11-19 | 2024-05-17 | 中国科学院微电子研究所 | Overlay error compensation method and photoetching exposure method |
-
1999
- 1999-02-16 JP JP03753999A patent/JP3248580B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000235947A (en) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100249414B1 (en) | Overlay measuring method using correlation function | |
| US7282422B2 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
| US10199330B2 (en) | Alignment mark arrangement, semiconductor workpiece, and method for aligning a wafer | |
| JP3034428B2 (en) | Semiconductor device, method of manufacturing the same, and alignment method | |
| US7258953B2 (en) | Multi-layer registration and dimensional test mark for scatterometrical measurement | |
| JP5075728B2 (en) | Method for aligning a wafer substrate, a plurality of alignment targets, and an alignment system | |
| US6083807A (en) | Overlay measuring mark and its method | |
| US6251745B1 (en) | Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits | |
| US6841890B2 (en) | Wafer alignment mark for image processing including rectangular patterns, image processing alignment method and method of manufacturing semiconductor device | |
| TWI352372B (en) | Structure of teg wiring and semiconductor substrat | |
| JP3248580B2 (en) | Registration accuracy measurement mark and registration accuracy measurement method | |
| JPH07153673A (en) | Manufacture of semiconductor device and measuring-mark pattern | |
| US6617080B1 (en) | Photomask, semiconductor device, and method for exposing through photomask | |
| US20040241558A1 (en) | Focus detection structure | |
| JP4208686B2 (en) | Manufacturing method of semiconductor device | |
| JP4304413B2 (en) | Reticle level measurement method for semiconductor exposure apparatus | |
| JP2008270849A (en) | Focus measuring method and equipment | |
| JP3313543B2 (en) | Alignment apparatus and alignment method for exposure apparatus | |
| KR100280536B1 (en) | Overlay inspection method of semiconductor photo process | |
| KR20050033687A (en) | Method for measuring overlay | |
| JP4599893B2 (en) | Misalignment detection method | |
| KR100424391B1 (en) | Method for measuring align in a semiconductor fabrication process | |
| KR100329772B1 (en) | Reticle having dummy pattern for monitoring focus level | |
| JPH04159706A (en) | Alignment mark | |
| JPH10144746A (en) | Pattern for superposition accuracy measurement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |