JP3248353B2 - 反射防止膜の設計方法 - Google Patents
反射防止膜の設計方法Info
- Publication number
- JP3248353B2 JP3248353B2 JP14831394A JP14831394A JP3248353B2 JP 3248353 B2 JP3248353 B2 JP 3248353B2 JP 14831394 A JP14831394 A JP 14831394A JP 14831394 A JP14831394 A JP 14831394A JP 3248353 B2 JP3248353 B2 JP 3248353B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- designing
- optical
- antireflection film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
工程で行われるフォトリソグラフィの解像度を向上させ
るために用いられる反射防止膜の設計方法に関し、特に
光学定数の異なる複数の材料層が同一基板上に共存する
場合に、いずれの材料層上においても良好な解像度を達
成する方法に関する。
するに伴い、その最小加工寸法も急速に縮小されてい
る。たとえば、量産ラインに移行されている現世代の1
6MDRAMの最小加工寸法は約0.5μmであるが、
次世代の64MDRAMでは0.35μm以下、次々世
代の256MDRAMでは0.25μm以下に縮小され
るとみられている。
するフォトリソグラフィ工程の解像度に大きく依存して
いる。0.35μm〜0.25μm(ディープ・サブミ
クロン)クラスの加工では、KrFエキシマ・レーザ光
(波長248nm)等の遠紫外光源が必要となる。しか
し、エキシマ・レーザ光のような単色光を用いるプロセ
スでは、ハレーションや定在波効果によるコントラスト
や解像度の低下が顕著に現れる。
からの反射光により特定の領域の光強度が高くなる現象
であり、実害としてはポジ型フォトレジスト・パターン
におけるくびれの発生が挙げられる。一方、定在波効果
とは、フォトレジスト膜内あるいは下地膜との間で生ず
る多重反射によりフォトレジスト膜の膜厚方向に光強度
分布が生ずる現象であり、実害としてはレジスト・パタ
ーンの側壁面の波状の変形や、基板内におけるレジスト
感度のバラつき等が挙げられる。
せるためには、下地材料膜からの反射光を弱めれば良
い。このため、光反射率の高い材料層とフォトレジスト
膜との間に反射防止膜を設けることが今後は必須になる
とみられている。近年、この反射防止膜の構成材料とし
てSiOx Ny (酸窒化シリコン)系材料が提案されて
いる。SiOx Ny 系材料は、CVDによる成膜時のガ
ス組成の制御により組成を細かく調整することができ、
これに伴って光学定数(n,k)(ただし、nは複素屈
折率の実数部、kは同じく虚数部係数を表す。)を広範
囲に変化させることができるため、あらゆる露光波長、
レジスト材料、下地材料層に対して最適化された反射防
止膜を提供できるというメリットを有している。特に、
エキシマ・レーザ波長域のような遠紫外領域で化学増幅
系レジスト材料を用いるプロセスにおいて、効果的な反
射防止効果を示す膜は極めて少なく、この意味において
もSiOx Ny には大きな期待が寄せられている。
層の上で反射防止膜として用いる場合の光学定数(n,
k)の最適化方法については、本願出願人が先にSPI
E第1927巻、オプティカル/レーザ・マイクロリソ
グラフィVI (Optical/Laser Microlithography VI(1
993) , p.263〜272において記載している。
この方法では、(1)まず、任意のレジスト膜厚と任意
の反射防止膜の膜厚dの下で該反射防止膜の光学定数
(n,k)の変化に対するレジスト膜の吸収光量の変化
の軌跡を求め、(2)次に、他の複数のレジスト膜厚に
ついても同様に軌跡を求め、(3)これら各軌跡の共通
領域に存在する光学定数(n,k)を求める。他の異な
る反射防止膜の膜厚dについても上述(1)〜(3)の
プロセスを順次行うと、反射防止膜の膜厚に応じて反射
防止膜の最適光学条件(n,k,d)を求めることがで
きる。
は、ある特定の単一種類の下地材料層の上で光学条件
(n,k,d)を最適化するものである。しかし、実際
の半導体デバイスの製造プロセス中には、基板上に光学
定数の異なる複数の材料層が露出しており、これらのい
ずれの材料層の上でもレジスト・パターンを形成しなけ
ればならない場合がある。このような場合に、上述の方
法で最適化された反射防止膜を使用しても、ある特定の
材料層の上でしかハレーションや定在波効果が抑制でき
ない虞れがある。この問題を、MOS−FETのソース
/ドレイン領域(Si基板)とゲート電極(高融点金属
シリサイド層)の両方へ臨むコンタクト・ホール・パタ
ーンを形成するプロセスを例として、図1および図10
を参照しながら説明する。
ゲート絶縁膜2とW−ポリサイド膜からなるゲート電極
3とをパターニングし、その全面をSiOx Ny 系膜か
らなる薄い反射防止膜4で被覆し、この上をコンフォー
マルなSiOx 層間絶縁膜5で被覆し、さらにその上を
フォトレジスト膜6で平坦化した状態を示している。い
ま、フォトレジスト膜6の開口予定領域I,IIにおい
て、ゲート電極3とSi基板1の双方に臨むコンタクト
・ホール・パターンに倣った開口部をフォトリソグラフ
ィにより形成するプロセスを考える。従来の方法では、
反射防止膜の光学定数(n,k)および膜厚dは、ゲー
ト電極3上かSi基板1上のいずれか一方においてのみ
最適化されている。したがって、たとえばゲート電極3
上で最適な光学定数を持つように成膜された反射防止膜
4が、Si基板1上で最適な光学定数を持つとは限らな
い。この結果、たとえば図10に示されるように、ゲー
ト電極3上の開口予定領域Iではフォトレジスト膜6に
良好な形状を有するコンタクトホール・パターン7が形
成できても、Si基板1上の開口予定領域IIでは定在波
効果が抑制できず、側壁面に波状の変形を生じたコンタ
クトホール・パターン8sが形成されてしまう。Si基
板1上で光学定数を最適化すれば、これとは逆のことが
生ずる。
でフォトリソグラフィを行う際にも、あらゆる材料層上
でハレーションや定在波効果が抑制されるように光学定
数(n,k)および膜厚dを設定できる反射防止膜の設
計方法が必要とされている。本発明は、かかる反射防止
膜の設計方法を提供することを目的とする。
計方法は、上述の目的を達成するために提案されるもの
であり、光学定数の異なる複数の材料層が露出する基板
上で、これらの材料膜を被覆する透明絶縁膜をパターニ
ングするために反射防止膜を用いてフォトリソグラフィ
を行うに際し、該反射防止膜の光学定数(n,k)(た
だし、nは複素振幅屈折率の実数部、kは同じく虚数部
係数、dは膜厚をそれぞれ表す。)および膜厚dを最適
化する際に、前記材料層の各々について定在波効果を所
定量以下に抑制し得る前記反射防止膜の光学定数(n,
k)および膜厚dの変化領域を求め、これら各変化領域
の共通部分に含まれる光学定数(n,k)および膜厚d
を選択することにより前記最適化を行うものである。
適化する方法としては、n,k,dに同時に色々な数値
を代入してマトリクス的に定在波効果をコンピュータ・
シミュレーションにより計算し、最終的にこれが所定量
以下に収束する変化領域を絞り込む方法も可能である。
あるいは、これら3個のパラメータのうちいずれかひと
つを固定すれば、シミュレーションすべきパラメータの
数を減らすことができる。この場合、膜厚dを一定とし
て光学定数(n,k)を決定することも理論上は可能で
あるが、より簡便で現実的な方法は、光学定数nを固定
した条件下で残る光学定数kは膜厚dを変化させる方法
である。光学定数(n,k)を本質的に決定するもの
は、反射防止膜の原子組成比であるが、この原子組成比
を変動させてもnはkほど大きく変化しないことが経験
的に知られているので、このようなことが可能となる。
す。振幅比とは、図3に示されるように、フォトレジス
ト膜の膜厚に対してフォトレジスト膜中の光吸収量をプ
ロットして得られる曲線(スイング・カーブ)におい
て、任意の膜厚dにおける該スイング・カーブの振幅Δ
Aと、図中に破線で示される該スイング・カーブの振幅
の中心線までの高さA(すなわち定在波効果が全く無い
場合の光吸収量)との比として定義される。
解像度を達成するために、上記振幅比を10%以内に抑
制し得る変化領域を求める。振幅比の下限は特に限定さ
れるものではないが、余り小さく設定し過ぎると変化領
域の共通部分が見出せなくなる虞れもあるので、異なる
光学定数を有する材料層の数および種類に応じて適宜設
定すれば良い。
あっても構わない。本発明においては、前記反射防止膜
をSiOx Ny 系膜にて構成することが特に好適であ
る。SiOx Ny 系膜は、平行平板型プラズマCVD装
置やECRプラズマCVD装置を使用して成膜すること
ができる。このプラズマCVDの代表的な原料ガスとし
ては、SiH4 /O2 /N2 混合ガス、あるいはSiH
4 /N2 O混合ガスがある。なお、実際に成膜されるS
iOx Ny 系膜には少量の水素が含まれているため、こ
のことを明示するために、以下の明細書中ではSiOx
Ny :H膜の表記を用いる。
料ガスの流量比にもとづいて変化させることができ、こ
れにもとづいて光学定数(n,k)を変化させることが
できる。なお、上記光学定数(n,k)および膜厚dの
好ましい変化範囲は、下地の材料層の種類によって異な
る。すなわち、下地がSi系材料層である場合はn=
1.8〜2.6,k=0.1〜0.8,d=20〜15
0nm;下地がAlやCuの純金属層,シリサイド層ま
たは合金層である場合にはn=1.78〜2.38,k
=0.55〜1.15,d=20〜40nm;下地が高
融点金属層または高融点金属シリサイド層である場合に
はn=1.8〜3.0,k=0.5〜0.9,d=15
〜35nmである。
が基板の表面に露出している状態は、通常の半導体デバ
イスの製造プロセスの様々な段階で現れる可能性があ
る。典型的には、Si基板上にMOS−FETのゲート
電極が形成された時のように、Siからなる層と配線材
料からなる層が現れる場合がある。ただし、異なる材料
層の数は2つに限られるものではなく、3つ以上であっ
ても良い。
の異なる複数の材料層が露出する基板上であっても、こ
れら材料層の各々について定在波効果を所定量以下、好
ましくは10%以下に抑制し得る反射防止膜の光学定数
(n,k)および膜厚dを選択するため、いずれの材料
層の上においても反射防止膜に実用上十分な反射防止効
果を発揮させることができる。
きく変動しない光学定数nを固定してパラメータの数を
減少させた条件で行うことにより、極めて簡便かつ短時
間で行うことができる。前記反射防止膜としてSiOx
Ny 系膜を用いると、プラズマCVDにおける成膜ガス
の流量比を変化させることにより、上述のように選択さ
れた光学定数(n,k)を満たす反射防止膜を成膜する
ことができる。
線材料からなる層とが露出した基板上において、上述の
ように設計されたSiOx Ny 系反射防止膜でこれらの
層を被覆し、この上で透明絶縁膜をパターニングするた
めのフォトリソグラフィを行えば、両層の上で共に良好
な形状を有するフォトレジスト・パターンを形成するこ
とができる。
する。実施例1 本実施例は、本発明をMOS−FETのゲート・コンタ
クトおよびソース/ドレイン・コンタクトを形成するた
めのレジスト・パターニングをKrFエキシマ・レーザ
・リソグラフィ(露光波長248nm)により行う場合
に、反射防止膜として用いるSiOx Ny :H膜の光学
条件を最適化した例である。本実施例を、図1、図2、
図4および図5を参照しながら説明する。
ィを行う際の基板の状態は、前出の図1に示されるとお
りである。すなわち、Si基板1上でSiOx からなる
ゲート絶縁膜2とW−ポリサイド膜からなるゲート電極
3とをパターニングし、その全面を薄いSiOx Ny :
H膜からなる反射防止膜4で被覆し、この上をコンフォ
ーマルなSiOx 層間絶縁膜5で被覆し、さらにその上
をフォトレジスト膜6で平坦化した。
注入によりソース/ドレイン領域となる不純物拡散層が
形成されている。上記ゲート電極3の表面はWSi
x (タングステン・シリサイド)膜からなる。上記フォ
トレジスト膜6は、化学増幅系ポジ型フォトレジスト材
料WKR−PT1(商品名;和光純薬社製)からなる。
また、上記SiOx 層間絶縁膜5はコンフォーマルに成
膜されており、ゲート電極上における膜厚D1 とSi基
板上における膜厚D2 はいずれも500nmである。
は、それぞれゲート電極上とSi基板上にある。上記反
射防止膜の光学定数(n,k)および膜厚dを決定する
ためのシミューレションにあたって考慮すべき積層系
は、開口予定領域IではWSi x /SiOx Ny :H/
SiOx /フォトレジスト積層系、開口予定領域IIでは
Si/SiOx Ny :H/SiOx /フォトレジスト積
層系となる。
学定数(n,k)を以下に示す。 Si(Si基板1) :n=1.57,k=3.58 WSix (ゲート電極3) :n=1.93,k=2.73 SiOx (SiOx 層間絶縁膜5) :n=1.52,k=0 フォトレジスト(フォトレジスト膜6):n=1.80,k=0.01 まず、SiOx Ny :H膜(反射防止膜4)のnを2.
10に固定し、kとdを変化させた場合の開口予定領域
Iにおける定在波効果を計算した結果を図4に示す。
4)のnを2.10に固定し、kとdを変化させた場合
の開口予定領域IIにおける定在波効果を計算した結果を
図5に示す。これら図4と図5は、定在波効果の判断指
標となる振幅比が同じ値になる領域を等高線のように結
んだものであり、各線は1%刻みで表示されている。
て振幅比が共に2%以下となる共通領域を示すものであ
る。これら共通領域のおおよそ中心の座標(k,d)よ
り、SiOx Ny :H膜の好適な光学条件は、n=2.
10,k=0.56,d=30nm、もしくはn=2.
10,k=0.27,d=87nmとなる。前者の光学
条件(n,k)=(2.10,0.56)はSiO0.67
N0.22:Hの組成により、また後者の光学条件(n,
k)=(2.10,0.27)はSiO0.75N0. 25:H
の組成により、それぞれ達成可能である。ただし、同じ
定在波効果の抑制効果が得られる限りでは、膜厚dが小
さいに越したことはないので、ここでは膜厚dが30n
mで済む前者の光学条件を選択し、成膜すべき反射防止
膜4の組成をSiO0.67N0.22:Hと決定した。
が行った以前の実験より、SiH4/N2 Oの流量比を
1.2〜1.3としてプラズマCVDを行うことにより
成膜することができる。成膜条件の一例を以下に記す。 装置 平行平板型プラズマCVD装置 SiH4 流量 50 SCCM N2 O流量 40 SCCM ガス圧 333 Pa(2.5 Torr) RFパワー 190 W(13.56 MHz) 成膜温度 360 ℃ 電極間距離 1 cm(400 mils) この反射防止膜4を用いてKrFエキシマ・レーザ・リ
ソグラフィによるフォトレジスト膜6のパターニングを
行ったところ、図2に示されるように、開口予定領域
I,IIのいずれにおいても、コンタクト・ホール・パタ
ーンに倣った開口部7,8を良好な形状をもって形成す
ることができた。
トおよびソース/ドレイン・コンタクトを形成するため
のレジスト・パターニングをKrFエキシマ・レーザ・
リソグラフィにより行った例であるが、SiOx 層間絶
縁膜で基板を一旦平坦化した。本実施例を、図6ないし
図9を参照しながら説明する。
ィを行う際の基板の状態は、図6に示されるとおりであ
る。すなわち、Si基板11上でSiOx からなるゲー
ト絶縁膜12とW−ポリサイド膜からなるゲート電極1
3とをパターニングし、その全面を薄いSiOx Ny :
H膜からなる反射防止膜14で被覆し、この上をSiO
x 層間絶縁膜15で一旦平坦化し、さらにその上にフォ
トレジスト膜6を形成した。
Iにおける膜厚D1 は500nm、開口予定領域IIにお
ける膜厚D2 は700nmである。ここで、実施例1で
上述した各材料層の光学定数を用い、nを2.10に固
定してkとdを変化させた場合の開口予定領域Iにおけ
る定在波効果の計算結果を図8に、同じく開口予定領域
IIにおける計算結果を図9にそれぞれ示す。
て振幅比が共に4%以下となる共通領域を示すものであ
る。これら共通領域のおおよそ中心の座標(k,d)よ
り、SiOx Ny :H膜の好適な光学条件は、n=2.
10,k=0.60,d=25nm、もしくはn=2.
10,k=0.27,d=82nmとなる。前者の光学
条件(n,k)=(2.10,0.60)はSiO0.67
N0.22:Hの組成により、また後者の光学条件(n,
k)=(2.10,0.27)はSiO0.75N0. 25:H
の組成により、それぞれ達成可能である。ここでは、膜
厚dが25nmで済む前者の光学条件を選択し、成膜す
べき反射防止膜4の組成をSiO0.67N0. 22:Hと決定
した。
エキシマ・レーザ・リソグラフィによるフォトレジスト
膜16のパターニングを行ったところ、図9に示される
ように開口予定領域I,IIのいずれにおいてもコンタク
ト・ホール・パターンに倣った開口部17,18を良好
な形状をもって形成することができた。以上、本発明を
2例の実施例にもとづいて説明したが、本発明はこれら
の実施例に何ら限定されるものではない。
定するための振幅比の範囲を2%以下および4%以下に
設定したが、この値を10%を超えない範囲でより大き
く設定すれば、SiOx Ny :H膜の原子組成比の選択
幅を広げることができる。この他、露光波長、フォトレ
ジスト材料の種類、基板の構成は適宜選択可能である。
明の反射防止膜の設計方法を適用すれば、光学定数の異
なる材料層上でも定在波効果を一定レベルに抑制するこ
とができ、フォトレジスト膜の解像を安定化させること
ができる。本発明は、フォトリソグラフィの露光波長の
短波長化に伴って反射防止膜の採用が必須となる中で、
この反射防止膜の実用性能を向上させるものであり、ひ
いては半導体デバイスの微細化、高集積化、高性能化に
大きく貢献するものである。
ース/ドレイン・コンタクトを形成するプロセスにおい
て、フォトリソグラフィを行う前の基板の状態を示す模
式的断面図である。
・パターンに倣った開口部を形成した状態を示す模式的
断面図である。
ブである。
=500nm)/フォトレジスト積層系における定在波
効果のシミュレーション結果を表す図である。
00nm)/フォトレジスト積層系における定在波効果
のシミュレーション結果を表す図である。
ース/ドレイン・コンタクトを形成する他のプロセスに
おいて、フォトリソグラフィを行う前の基板の状態を示
す模式的断面図である。
・パターンに倣った開口部を形成した状態を示す模式的
断面図である。
=500nm)/フォトレジスト積層系における定在波
効果のシミュレーション結果を表す図である。
=700nm)/フォトレジスト積層系における定在波
効果のシミュレーション結果を表す図である。
を用いてフォトリソグラフィを行い、定在波効果により
断面形状の劣化した開口部が形成された状態を示す模式
的断面図である。
膜厚 D2 (開口予定領域IIにおける)SiOx 層間絶縁膜の
膜厚
Claims (5)
- 【請求項1】 光学定数の異なる複数の材料層が露出す
る基板上で、これらの材料層を被覆する透明絶縁膜をパ
ターニングするために反射防止膜を用いてフォトリソグ
ラフィを行うに際し、該反射防止膜の光学定数(n,
k)(ただし、nは複素振幅屈折率の実数部、kは同じ
く虚数部係数をそれぞれ表す。)および膜厚dを最適化
する反射防止膜の設計方法であって、 前記最適化は、前記材料層の各々について定在波効果を
所定量以下に抑制し得る前記反射防止膜の光学定数
(n,k)および膜厚dの変化領域を求め、これら各変
化領域の共通部分に含まれる光学定数(n,k)および
膜厚dを選択することにより行うことを特徴とする反射
防止膜の設計方法。 - 【請求項2】 前記最適化は、光学定数nを一定とした
条件下で定在波効果を所定量以下に抑制し得る光学定数
kおよび膜厚dの変化領域を求めることにより行うこと
を特徴とする請求項1記載の反射防止膜の設計方法。 - 【請求項3】 前記定在波効果を所定量以下に抑制し得
る変化領域を、振幅比を10%以内に抑制し得る変化領
域として定義することを特徴とする請求項1または請求
項2に記載の反射防止膜の設計方法。 - 【請求項4】 前記反射防止膜はSiOx Ny 系膜より
構成されることを特徴とする請求項1ないし請求項3の
いずれか1項に記載の反射防止膜の設計方法。 - 【請求項5】 前記光学定数の異なる複数の材料層は、
Siからなる層と配線材料からなる層であることを特徴
とする請求項1ないし請求項4のいずれか1項に記載の
反射防止膜の設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14831394A JP3248353B2 (ja) | 1994-06-29 | 1994-06-29 | 反射防止膜の設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14831394A JP3248353B2 (ja) | 1994-06-29 | 1994-06-29 | 反射防止膜の設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0817711A JPH0817711A (ja) | 1996-01-19 |
JP3248353B2 true JP3248353B2 (ja) | 2002-01-21 |
Family
ID=15450002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14831394A Expired - Fee Related JP3248353B2 (ja) | 1994-06-29 | 1994-06-29 | 反射防止膜の設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3248353B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997033200A1 (en) * | 1996-03-07 | 1997-09-12 | Clariant International, Ltd. | Light-absorbing antireflective layers with improved performance due to refractive index optimization |
EP0885407B1 (en) * | 1996-03-07 | 2001-08-22 | Clariant Finance (BVI) Limited | Bottom antireflective coatings through refractive index modification by anomalous dispersion |
US5733714A (en) * | 1996-09-30 | 1998-03-31 | Clariant Finance (Bvi) Limited | Antireflective coating for photoresist compositions |
US6274295B1 (en) | 1997-03-06 | 2001-08-14 | Clariant Finance (Bvi) Limited | Light-absorbing antireflective layers with improved performance due to refractive index optimization |
US5994430A (en) * | 1997-04-30 | 1999-11-30 | Clariant Finance Bvi) Limited | Antireflective coating compositions for photoresist compositions and use thereof |
US5981145A (en) * | 1997-04-30 | 1999-11-09 | Clariant Finance (Bvi) Limited | Light absorbing polymers |
US6599682B2 (en) | 2000-04-26 | 2003-07-29 | Tokyo Ohka Kogyo Co., Ltd. | Method for forming a finely patterned photoresist layer |
-
1994
- 1994-06-29 JP JP14831394A patent/JP3248353B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0817711A (ja) | 1996-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7589015B2 (en) | Fabrication of semiconductor devices using anti-reflective coatings | |
US5831321A (en) | Semiconductor device in which an anti-reflective layer is formed by varying the composition thereof | |
US6136679A (en) | Gate micro-patterning process | |
US5677111A (en) | Process for production of micropattern utilizing antireflection film | |
EP0588087B1 (en) | Method of forming a resist pattern using an optimized anti-reflective layer | |
JPH07181688A (ja) | 多層レジストパターン形成方法 | |
US6258725B1 (en) | Method for forming metal line of semiconductor device by (TiA1)N anti-reflective coating layer | |
JP3248353B2 (ja) | 反射防止膜の設計方法 | |
JPH0955351A (ja) | 半導体装置の製造方法 | |
US5670297A (en) | Process for the formation of a metal pattern | |
KR100219550B1 (ko) | 반사방지막 및 이를 이용한 패턴형성방법 | |
JPH07326608A (ja) | 半導体装置の製造方法 | |
JP2897569B2 (ja) | レジストパターン形成時に用いる反射防止膜の条件決定方法と、レジストパターン形成方法 | |
JPH09171952A (ja) | レジストパターン形成方法及びそのレジストパターン形成方法を用いた半導体装置の製造方法 | |
JPH07201990A (ja) | パターン形成方法 | |
JP3353473B2 (ja) | 半導体装置の製造方法 | |
JP3505848B2 (ja) | 半導体装置およびその製造方法 | |
JP3339156B2 (ja) | 微細パターンの製造方法と半導体装置の製造方法 | |
JP2953348B2 (ja) | レジストパターン形成方法、反射防止膜形成方法、反射防止膜および半導体装置 | |
JP3109059B2 (ja) | ドライエッチング方法 | |
KR100562323B1 (ko) | 반도체 소자 및 그 제조방법 | |
JPH0855790A (ja) | レジストパターン形成方法および反射防止膜形成方法 | |
JPH1131650A (ja) | 反射防止膜、被処理基板、被処理基板の製造方法、微細パターンの製造方法、および半導体装置の製造方法 | |
JPH0737799A (ja) | 半導体装置の微細パターン形成方法 | |
JP3319157B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011009 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |