JP3244676B2 - 電子回路ユニット - Google Patents
電子回路ユニットInfo
- Publication number
- JP3244676B2 JP3244676B2 JP2000160247A JP2000160247A JP3244676B2 JP 3244676 B2 JP3244676 B2 JP 3244676B2 JP 2000160247 A JP2000160247 A JP 2000160247A JP 2000160247 A JP2000160247 A JP 2000160247A JP 3244676 B2 JP3244676 B2 JP 3244676B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- alumina substrate
- electronic circuit
- circuit unit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、面実装タイプの電
子回路ユニットに関する。
子回路ユニットに関する。
【0002】
【従来の技術】一般的に、この種の面実装タイプの電子
回路ユニットは、基板上に設けられた導電パターンの半
田ランドに抵抗やコンデンサ等のチップ部品とトランジ
スタ等の半導体部品をそれぞれ半田付けし、これら回路
部品をシールドカバーで覆うように概略構成されてい
る。基板の側面には端面電極が設けられており、電子回
路ユニットを母基板上に面実装する際、端面電極は母基
板の半田ランドに半田付けされる。通常、このような基
板は大版基板を格子状の分割線に沿って細分割すること
によって得られるが、その際、大版基板に多数のスルー
ホールを穿設し、各スルーホール内に端面電極の材料と
してメッキ層を成長させた後、スルーホールの中心を横
切るような分割線に沿って細分割すれば、分割された各
基板の側面に端面電極を形成することができる。
回路ユニットは、基板上に設けられた導電パターンの半
田ランドに抵抗やコンデンサ等のチップ部品とトランジ
スタ等の半導体部品をそれぞれ半田付けし、これら回路
部品をシールドカバーで覆うように概略構成されてい
る。基板の側面には端面電極が設けられており、電子回
路ユニットを母基板上に面実装する際、端面電極は母基
板の半田ランドに半田付けされる。通常、このような基
板は大版基板を格子状の分割線に沿って細分割すること
によって得られるが、その際、大版基板に多数のスルー
ホールを穿設し、各スルーホール内に端面電極の材料と
してメッキ層を成長させた後、スルーホールの中心を横
切るような分割線に沿って細分割すれば、分割された各
基板の側面に端面電極を形成することができる。
【0003】
【発明が解決しようとする課題】ところで近年、チップ
部品や半導体部品等の回路部品を小形化する技術は著し
く進歩しており、例えば外形寸法が0.6×0.3mm程度の超
小形のチップ抵抗やチップコンデンサも実用化されてい
る。したがって、前述した従来の電子回路ユニットにお
いても、このような超小形の回路部品を使用し、これら
回路部品をその部品間ピッチを狭めた状態で基板上に実
装すれば、電子回路ユニットをある程度までは小型化す
ることが可能となる。しかしながら、チップ部品や半導
体素子等の回路部品の小形化には限界があり、しかも、
多数の回路部品を基板上に実装する際に、各回路部品の
半田付け部分が短絡しないようにしなければならないた
め、部品間ピッチを狭めるのにも限界があり、これらの
ことが電子回路ユニットの更なる小型化を妨げる大きな
要因となっていた。さらに、端面電極がスルーホールか
ら形成されているため、基板上の限られた実装スペース
が端面電極によって狭められてしまい、この点からも電
子回路ユニットの小型化が妨げられていた。
部品や半導体部品等の回路部品を小形化する技術は著し
く進歩しており、例えば外形寸法が0.6×0.3mm程度の超
小形のチップ抵抗やチップコンデンサも実用化されてい
る。したがって、前述した従来の電子回路ユニットにお
いても、このような超小形の回路部品を使用し、これら
回路部品をその部品間ピッチを狭めた状態で基板上に実
装すれば、電子回路ユニットをある程度までは小型化す
ることが可能となる。しかしながら、チップ部品や半導
体素子等の回路部品の小形化には限界があり、しかも、
多数の回路部品を基板上に実装する際に、各回路部品の
半田付け部分が短絡しないようにしなければならないた
め、部品間ピッチを狭めるのにも限界があり、これらの
ことが電子回路ユニットの更なる小型化を妨げる大きな
要因となっていた。さらに、端面電極がスルーホールか
ら形成されているため、基板上の限られた実装スペース
が端面電極によって狭められてしまい、この点からも電
子回路ユニットの小型化が妨げられていた。
【0004】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、小型化に好適な面実
装タイプの電子回路ユニットを提供することにある。
みてなされたもので、その目的は、小型化に好適な面実
装タイプの電子回路ユニットを提供することにある。
【0005】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電子回路ユニットでは、アルミナ基板上
にコンデンサと抵抗およびインダクタンス素子を含む回
路素子とこれら回路素子に接続される導電パターンとを
薄膜形成し、前記アルミナ基板上に半導体ベアチップを
搭載すると共に、この半導体ベアチップを前記導電パタ
ーンにワイヤーボンディングし、かつ、前記アルミナ基
板の側面に前記導電パターンに接続される端面電極を低
温焼成材にて厚膜形成した。
めに、本発明の電子回路ユニットでは、アルミナ基板上
にコンデンサと抵抗およびインダクタンス素子を含む回
路素子とこれら回路素子に接続される導電パターンとを
薄膜形成し、前記アルミナ基板上に半導体ベアチップを
搭載すると共に、この半導体ベアチップを前記導電パタ
ーンにワイヤーボンディングし、かつ、前記アルミナ基
板の側面に前記導電パターンに接続される端面電極を低
温焼成材にて厚膜形成した。
【0006】このような構成によれば、コンデンサと抵
抗およびインダクタンス素子を含む回路素子が薄膜技術
を用いて高精度に形成され、しかも、半導体素子はベア
チップをワイヤーボンディングしたものであるため、ア
ルミナ基板上に必要とされる回路部品が高密度に実装さ
れ、小型化に好適な面実装タイプの電子回路ユニットを
実現することができる。また、端面電極を低温焼成材に
て厚膜形成したため、所望の膜厚の端面電極をスペース
効率良く形成することができると共に、薄膜形成された
回路素子が端面電極の焼成時に焼損することを防止でき
る。
抗およびインダクタンス素子を含む回路素子が薄膜技術
を用いて高精度に形成され、しかも、半導体素子はベア
チップをワイヤーボンディングしたものであるため、ア
ルミナ基板上に必要とされる回路部品が高密度に実装さ
れ、小型化に好適な面実装タイプの電子回路ユニットを
実現することができる。また、端面電極を低温焼成材に
て厚膜形成したため、所望の膜厚の端面電極をスペース
効率良く形成することができると共に、薄膜形成された
回路素子が端面電極の焼成時に焼損することを防止でき
る。
【0007】上記の構成において、厚膜形成された端面
電極上にAuメッキ層を設けることが好ましく、このよ
うにすると端面電極を母基板の半田ランドに半田付けす
る際、低温焼成材のAgが半田に析出する銀喰われ現象
を防止することができる。
電極上にAuメッキ層を設けることが好ましく、このよ
うにすると端面電極を母基板の半田ランドに半田付けす
る際、低温焼成材のAgが半田に析出する銀喰われ現象
を防止することができる。
【0008】また、上記の構成において、端面電極はア
ルミナ基板の相対向する2辺のみに厚膜形成することが
好ましく、このようにすると、大版基板から多数のアル
ミナ基板が短冊状に繋がった分割片を得た後、この分割
片の各アルミナ基板に対して端面電極を同時に厚膜形成
することができ、大量生産に好適となる。
ルミナ基板の相対向する2辺のみに厚膜形成することが
好ましく、このようにすると、大版基板から多数のアル
ミナ基板が短冊状に繋がった分割片を得た後、この分割
片の各アルミナ基板に対して端面電極を同時に厚膜形成
することができ、大量生産に好適となる。
【0009】
【発明の実施の形態】以下、本発明の実施形態例につい
て図面を参照して説明すると、図1は電子回路ユニット
の斜視図、図2は回路構成レイアウトを示すアルミナ基
板の平面図、図3はアルミナ基板の裏面図、図4は回路
構成の説明図、図5は端面電極を示す斜視図、図6は端
面電極の断面図、図7は半導体ベアチップと接続ランド
の関係を示す説明図、図8は電子回路ユニットの製造工
程を示す説明図である。
て図面を参照して説明すると、図1は電子回路ユニット
の斜視図、図2は回路構成レイアウトを示すアルミナ基
板の平面図、図3はアルミナ基板の裏面図、図4は回路
構成の説明図、図5は端面電極を示す斜視図、図6は端
面電極の断面図、図7は半導体ベアチップと接続ランド
の関係を示す説明図、図8は電子回路ユニットの製造工
程を示す説明図である。
【0010】本実施形態例は周波数同調型ブースタアン
プへの適用例であり、この周波数同調型ブースタアンプ
は携帯型テレビ機器の受信性能(特に、受信感度と耐妨
害特性)向上のために図示せぬUHFチューナと組み合
わせて使用され、希望周波数のTV信号を選択すると共
に、選択したTV信号を増幅してUHFチューナに入力
する機能を有する。
プへの適用例であり、この周波数同調型ブースタアンプ
は携帯型テレビ機器の受信性能(特に、受信感度と耐妨
害特性)向上のために図示せぬUHFチューナと組み合
わせて使用され、希望周波数のTV信号を選択すると共
に、選択したTV信号を増幅してUHFチューナに入力
する機能を有する。
【0011】図1はかかる周波数同調型ブースタアンプ
(電子回路ユニット)の外観を示し、同図に示すよう
に、この周波数同調型ブースタアンプは、後述する回路
構成素子を搭載したアルミナ基板1と、このアルミナ基
板1に取付けられたシールドカバー2とで構成されてお
り、図示せぬ母基板に半田付けされる面実装部品となっ
ている。アルミナ基板1は方形平板状に形成されてお
り、大版基板を短冊状の分割片に切断した後、この分割
片をさらに細分割することによって得られる。シールド
カバー2は金属板を箱形に折り曲げ加工したもので、ア
ルミナ基板1上の回路構成素子はこのシールドカバー2
によって覆われている。
(電子回路ユニット)の外観を示し、同図に示すよう
に、この周波数同調型ブースタアンプは、後述する回路
構成素子を搭載したアルミナ基板1と、このアルミナ基
板1に取付けられたシールドカバー2とで構成されてお
り、図示せぬ母基板に半田付けされる面実装部品となっ
ている。アルミナ基板1は方形平板状に形成されてお
り、大版基板を短冊状の分割片に切断した後、この分割
片をさらに細分割することによって得られる。シールド
カバー2は金属板を箱形に折り曲げ加工したもので、ア
ルミナ基板1上の回路構成素子はこのシールドカバー2
によって覆われている。
【0012】図2に示すように、アルミナ基板1の表面
には回路構成素子とそれらを接続する導電パターンが設
けられており、また、図3に示すように、アルミナ基板
1の裏面には背面電極としての導電パターンが設けられ
ている。本実施形態例に係る周波数同調型ブースタアン
プは、TV信号の選択と増幅のために同調回路と増幅回
路とを有し、図4に示すような回路構成となっており、
図2に示される各回路構成素子には図4の回路図に対応
する符号を付してある。ただし、図4は回路構成の一例
を示すものであり、本発明はこれ以外の回路構成を有す
る電子回路ユニットにも適用可能である。
には回路構成素子とそれらを接続する導電パターンが設
けられており、また、図3に示すように、アルミナ基板
1の裏面には背面電極としての導電パターンが設けられ
ている。本実施形態例に係る周波数同調型ブースタアン
プは、TV信号の選択と増幅のために同調回路と増幅回
路とを有し、図4に示すような回路構成となっており、
図2に示される各回路構成素子には図4の回路図に対応
する符号を付してある。ただし、図4は回路構成の一例
を示すものであり、本発明はこれ以外の回路構成を有す
る電子回路ユニットにも適用可能である。
【0013】図4に示すように、周波数同調型ブースタ
アンプは、同調回路および増幅回路の回路構成素子であ
るコンデンサC1〜C7、抵抗R1〜R3、インダクタ
ンス素子L1〜L3、ダイオードD1、トランジスタT
r1、導電路S1,S2等を有し、これらの回路構成素
子とそれを接続する導電パターンはアルミナ基板1の表
面に設けられている。この導電パターンは例えばCrや
Cu等をスパッタリング等の薄膜技術を用いて形成した
もので、図2中には符号Pを付してハッチングによって
表されている。
アンプは、同調回路および増幅回路の回路構成素子であ
るコンデンサC1〜C7、抵抗R1〜R3、インダクタ
ンス素子L1〜L3、ダイオードD1、トランジスタT
r1、導電路S1,S2等を有し、これらの回路構成素
子とそれを接続する導電パターンはアルミナ基板1の表
面に設けられている。この導電パターンは例えばCrや
Cu等をスパッタリング等の薄膜技術を用いて形成した
もので、図2中には符号Pを付してハッチングによって
表されている。
【0014】周波数同調型ブースタアンプの回路構成に
ついて簡単に説明すると、希望周波数のTV信号を選択
と増幅するために、インダクタンス素子L2,L3とコ
ンデンサC3,C4およびダイオードD1とからなる同
調回路と、トランジスタTr1とその周辺回路素子(抵
抗R1〜R3、コンデンサC6)および不平衡/平衡変
換素子Tとからなる増幅回路から構成されている。複数
の周波数のTV信号はコンデンサC1を介して同調回路
に入力される。同調回路の同調周波数(共振周波数)は
ダイオードD1のカソードに加える電圧(Vctl)の制
御により可変するので、希望するTV信号の周波数に一
致させることによって、希望するTV信号だけが選択さ
れ、コンデンサC5を介して増幅回路のトランジスタT
r1のベースに入力される。トランジスタTr1のベー
スにはベースバイアス用分圧抵抗R1,R2にバイアス
電圧が与えられ、トランジスタTr1のコレクタ電流
(≒エミッタ電流)はエミッタ抵抗R3の抵抗値によっ
て設定される。トランジスタTr1によって増幅された
TV信号はコレクタから出力され、コレクタには不平衡
/平衡変換素子Tが設けられている。この不平衡/平衡
変換素子Tは互いに結合した一対の導電路S1,S2か
らなるインダクタンス素子によって構成され、導電路S
2の両端から平衡TV信号が出力され、前述したUHF
チューナに入力される。
ついて簡単に説明すると、希望周波数のTV信号を選択
と増幅するために、インダクタンス素子L2,L3とコ
ンデンサC3,C4およびダイオードD1とからなる同
調回路と、トランジスタTr1とその周辺回路素子(抵
抗R1〜R3、コンデンサC6)および不平衡/平衡変
換素子Tとからなる増幅回路から構成されている。複数
の周波数のTV信号はコンデンサC1を介して同調回路
に入力される。同調回路の同調周波数(共振周波数)は
ダイオードD1のカソードに加える電圧(Vctl)の制
御により可変するので、希望するTV信号の周波数に一
致させることによって、希望するTV信号だけが選択さ
れ、コンデンサC5を介して増幅回路のトランジスタT
r1のベースに入力される。トランジスタTr1のベー
スにはベースバイアス用分圧抵抗R1,R2にバイアス
電圧が与えられ、トランジスタTr1のコレクタ電流
(≒エミッタ電流)はエミッタ抵抗R3の抵抗値によっ
て設定される。トランジスタTr1によって増幅された
TV信号はコレクタから出力され、コレクタには不平衡
/平衡変換素子Tが設けられている。この不平衡/平衡
変換素子Tは互いに結合した一対の導電路S1,S2か
らなるインダクタンス素子によって構成され、導電路S
2の両端から平衡TV信号が出力され、前述したUHF
チューナに入力される。
【0015】図2に示すように、アルミナ基板1の端部
には接地用電極(GND)と入力用電極(Vcc,Vct
l,RFin)および出力用電極(RFout)が形成されて
おり、これらは導電パターンPの一部によって構成され
ている。接地用電極と入力用電極および出力用電極は方
形状のアルミナ基板1の相対向する2つの長辺側にのみ
形成され、それ以外の相対向する2つの短辺側には形成
されていない。すなわち、アルミナ基板1の一方の長辺
側の両隅部(コーナ)にGND電極が形成され、これら
GND電極の間にVcc電極とRFin電極およびVctl電
極が形成されている。また、アルミナ基板1の他方の長
辺側の両隅部とその近傍の3箇所にGND電極が形成さ
れ、これらGND電極の間に2つのRFout電極が形成
されている。なお、後述するように、アルミナ基板1の
2つの長辺は大版基板を短冊状の分割片に切断したとき
の分割線に対応し、アルミナ基板1の2つの短辺はこの
分割片をさらに細分割したときの分割線に対応する。
には接地用電極(GND)と入力用電極(Vcc,Vct
l,RFin)および出力用電極(RFout)が形成されて
おり、これらは導電パターンPの一部によって構成され
ている。接地用電極と入力用電極および出力用電極は方
形状のアルミナ基板1の相対向する2つの長辺側にのみ
形成され、それ以外の相対向する2つの短辺側には形成
されていない。すなわち、アルミナ基板1の一方の長辺
側の両隅部(コーナ)にGND電極が形成され、これら
GND電極の間にVcc電極とRFin電極およびVctl電
極が形成されている。また、アルミナ基板1の他方の長
辺側の両隅部とその近傍の3箇所にGND電極が形成さ
れ、これらGND電極の間に2つのRFout電極が形成
されている。なお、後述するように、アルミナ基板1の
2つの長辺は大版基板を短冊状の分割片に切断したとき
の分割線に対応し、アルミナ基板1の2つの短辺はこの
分割片をさらに細分割したときの分割線に対応する。
【0016】一方、図3に示すように、アルミナ基板1
の裏面に設けられた導電パターンP1(背面電極)はそ
れぞれの接地用電極(GND)と入力用電極(Vcc,V
ctl,RFin)および出力用電極(RFout)に対向して
おり、図5と図6に示すように、両者は端面電極3を介
して導通されている。この端面電極3はAg厚膜層の上
にNi下地メッキ層とAuメッキ層を順次積層したもの
で、最下層のAg厚膜層は、ガラス成分を含まないAg
ペーストを厚膜形成した後、これを200°C程度で焼
成した低温焼成材からなる。また、中間層のNi下地メ
ッキ層はAuメッキ層の付着を容易にするもので、最上
層のAuメッキ層は、端面電極3を図示せぬ母基板の半
田ランドに半田付けした際に、最下層のAgが半田に析
出するのを防止するためのものである。そして、シール
ドカバー2がアルミナ基板1に取付けられた電子回路ユ
ニットの完成品において、シールドカバー2の側面に折
り曲げ形成された脚片2aが接地用電極(GND)と導
通する端面電極3に半田付けされており、シールドカバ
ー2はアルミナ基板1の4隅で接地された状態となる。
の裏面に設けられた導電パターンP1(背面電極)はそ
れぞれの接地用電極(GND)と入力用電極(Vcc,V
ctl,RFin)および出力用電極(RFout)に対向して
おり、図5と図6に示すように、両者は端面電極3を介
して導通されている。この端面電極3はAg厚膜層の上
にNi下地メッキ層とAuメッキ層を順次積層したもの
で、最下層のAg厚膜層は、ガラス成分を含まないAg
ペーストを厚膜形成した後、これを200°C程度で焼
成した低温焼成材からなる。また、中間層のNi下地メ
ッキ層はAuメッキ層の付着を容易にするもので、最上
層のAuメッキ層は、端面電極3を図示せぬ母基板の半
田ランドに半田付けした際に、最下層のAgが半田に析
出するのを防止するためのものである。そして、シール
ドカバー2がアルミナ基板1に取付けられた電子回路ユ
ニットの完成品において、シールドカバー2の側面に折
り曲げ形成された脚片2aが接地用電極(GND)と導
通する端面電極3に半田付けされており、シールドカバ
ー2はアルミナ基板1の4隅で接地された状態となる。
【0017】前述した各回路構成素子のうち、コンデン
サC1〜C7は下部電極の上にSiO2等の誘電体膜を介し
て上部電極を積層したもので、これらはスパッタリング
等を用いて薄膜形成されている。上部電極の表面にはC
u層が設けられており、このCu層によって共振回路の
Qが高められている。コンデンサC1〜C7の下部電極
と上部電極は導電パターンPに接続されており、図2に
示すように、コンデンサC7とVcc電極間の導電パター
ンP、コンデンサC7とRFout電極間の導電パターン
P、コンデンサC2とVctl電極間の導電パターンPに
は、それぞれ放電用の近接部(エアーギャップ)Gが設
けられている。この近接部Gは互いに対向して並設され
た導電パターンPのそれぞれに設けられた一対の突部に
よって構成されており、両突部の尖端同士は所定のギャ
ップを存して対向している。この場合、導電パターンP
とGND電極の寸法精度はいずれも薄膜技術により高く
なるため、近接部Gのギャップ寸法を狭めることがで
き、低電圧での放電が可能となっている。また、各コン
デンサC1〜C7のうち、コンデンサC1とC3〜C5
は単純な方形状に形成されているが、コンデンサC2と
C7については2つ以上の方形を組み合わせた異形状に
形成されている。すなわち、コンデンサC2は1つの矩
形の一辺から2つの矩形を突出させた凹形状であり、コ
ンデンサC7は3つの矩形を長辺方向にずらして連続さ
せた形状になっている。これらコンデンサC2とC7は
比較的大きな容量値を必要とする接地用コンデンサであ
り、接地用コンデンサC2とC7をこのような異形状に
すると、アルミナ基板1上の限られたスペースが有効利
用され、所望の容量値のコンデンサを高密度実装するこ
とができる。
サC1〜C7は下部電極の上にSiO2等の誘電体膜を介し
て上部電極を積層したもので、これらはスパッタリング
等を用いて薄膜形成されている。上部電極の表面にはC
u層が設けられており、このCu層によって共振回路の
Qが高められている。コンデンサC1〜C7の下部電極
と上部電極は導電パターンPに接続されており、図2に
示すように、コンデンサC7とVcc電極間の導電パター
ンP、コンデンサC7とRFout電極間の導電パターン
P、コンデンサC2とVctl電極間の導電パターンPに
は、それぞれ放電用の近接部(エアーギャップ)Gが設
けられている。この近接部Gは互いに対向して並設され
た導電パターンPのそれぞれに設けられた一対の突部に
よって構成されており、両突部の尖端同士は所定のギャ
ップを存して対向している。この場合、導電パターンP
とGND電極の寸法精度はいずれも薄膜技術により高く
なるため、近接部Gのギャップ寸法を狭めることがで
き、低電圧での放電が可能となっている。また、各コン
デンサC1〜C7のうち、コンデンサC1とC3〜C5
は単純な方形状に形成されているが、コンデンサC2と
C7については2つ以上の方形を組み合わせた異形状に
形成されている。すなわち、コンデンサC2は1つの矩
形の一辺から2つの矩形を突出させた凹形状であり、コ
ンデンサC7は3つの矩形を長辺方向にずらして連続さ
せた形状になっている。これらコンデンサC2とC7は
比較的大きな容量値を必要とする接地用コンデンサであ
り、接地用コンデンサC2とC7をこのような異形状に
すると、アルミナ基板1上の限られたスペースが有効利
用され、所望の容量値のコンデンサを高密度実装するこ
とができる。
【0018】さらに、各コンデンサC1〜C7のうち、
コンデンサC6は大きさを異にする2つの接地用コンデ
ンサで構成されており、両者は互いに分離された一対の
導電パターンPを介して並列接続されている。すなわ
ち、図2に示すように、両接地用コンデンサC6の各一
方の電極部はGND電極に繋がる接地用の導電パターン
Pに接続されているが、両接地用コンデンサC6の各他
方の電極部は互いに分離された2つの導電パターンPを
介してトランジスタTr1の接続ランドSLに接続され
ている。図4から明らかなように、コンデンサC6はト
ランジスタTr1のエミッタと接地間に設けられてお
り、前記接続ランドSLはトランジスタTr1のエミッ
タ電極がワイヤーボンディングされる箇所であるため、
コンデンサC6の容量値は互いに分離された導電パター
ンPを介して並列接続された2つの接地用コンデンサに
よって設定されることになる。したがって、トランジス
タTr1のエミッタ電極からコンデンサC6を介して接
地に至る導電パターンP全体のインダクタンスが減少し
て、接地用コンデンサC6による接続ランドSLの接地
効果が向上することになり、また、各接地用コンデンサ
C6と各導電パターンPとによる寄生発振周波数が高く
なるため、この周波数をトランジスタTr1の動作点周
波数以上に設定することにより、寄生振動をなくすこと
ができる。
コンデンサC6は大きさを異にする2つの接地用コンデ
ンサで構成されており、両者は互いに分離された一対の
導電パターンPを介して並列接続されている。すなわ
ち、図2に示すように、両接地用コンデンサC6の各一
方の電極部はGND電極に繋がる接地用の導電パターン
Pに接続されているが、両接地用コンデンサC6の各他
方の電極部は互いに分離された2つの導電パターンPを
介してトランジスタTr1の接続ランドSLに接続され
ている。図4から明らかなように、コンデンサC6はト
ランジスタTr1のエミッタと接地間に設けられてお
り、前記接続ランドSLはトランジスタTr1のエミッ
タ電極がワイヤーボンディングされる箇所であるため、
コンデンサC6の容量値は互いに分離された導電パター
ンPを介して並列接続された2つの接地用コンデンサに
よって設定されることになる。したがって、トランジス
タTr1のエミッタ電極からコンデンサC6を介して接
地に至る導電パターンP全体のインダクタンスが減少し
て、接地用コンデンサC6による接続ランドSLの接地
効果が向上することになり、また、各接地用コンデンサ
C6と各導電パターンPとによる寄生発振周波数が高く
なるため、この周波数をトランジスタTr1の動作点周
波数以上に設定することにより、寄生振動をなくすこと
ができる。
【0019】抵抗R1〜R3は例えばTaSiO2等の抵抗膜
をスパッタリング等の薄膜技術を用いて形成したもの
で、その表面には必要に応じてSiO2等の誘電体膜が設け
られている。図2に示すように、3つの抵抗R1〜R3
のうち、抵抗R1とR2はアルミナ基板1上の互いに近
接した位置に並設して薄膜形成され、残りの抵抗R3は
抵抗R1とR2から離れた位置に薄膜形成されている。
このように抵抗R1とR2を近接した位置に薄膜形成し
てあるため、各抵抗R1,R2の抵抗値が所望値に対し
てバラツキを生じたとしても、抵抗R1,R2全体のバ
ラツキの比率を同じにすることができる。図4から明ら
かなように、抵抗R1とR2はトランジスタTr1のベ
ースバイアス用分圧抵抗であり、R1/(R1+R2)
×Vccの電圧がトランジスタTr1のベースに印加され
る。ここで、ベースバイアス用分圧抵抗である抵抗R
1,R2全体のバラツキの比率は前述したように常に同
じであるため、これら抵抗R1,R2に対する抵抗値の
トリミングは不要となる。一方、抵抗R3はトランジス
タTr1のエミッタ抵抗であり、電流はVcc電極からト
ランジスタTr1のコレクタとエミッタに流れ、さらに
抵抗R3を通って接地される。ここで、各抵抗R1〜R
3のうち、エミッタ抵抗である抵抗R3によるトランジ
スタTr1の増幅度への寄与が最も大きいため、電流値
が一定になるように抵抗R3のみをトリミングして出力
調整するようにしてある。
をスパッタリング等の薄膜技術を用いて形成したもの
で、その表面には必要に応じてSiO2等の誘電体膜が設け
られている。図2に示すように、3つの抵抗R1〜R3
のうち、抵抗R1とR2はアルミナ基板1上の互いに近
接した位置に並設して薄膜形成され、残りの抵抗R3は
抵抗R1とR2から離れた位置に薄膜形成されている。
このように抵抗R1とR2を近接した位置に薄膜形成し
てあるため、各抵抗R1,R2の抵抗値が所望値に対し
てバラツキを生じたとしても、抵抗R1,R2全体のバ
ラツキの比率を同じにすることができる。図4から明ら
かなように、抵抗R1とR2はトランジスタTr1のベ
ースバイアス用分圧抵抗であり、R1/(R1+R2)
×Vccの電圧がトランジスタTr1のベースに印加され
る。ここで、ベースバイアス用分圧抵抗である抵抗R
1,R2全体のバラツキの比率は前述したように常に同
じであるため、これら抵抗R1,R2に対する抵抗値の
トリミングは不要となる。一方、抵抗R3はトランジス
タTr1のエミッタ抵抗であり、電流はVcc電極からト
ランジスタTr1のコレクタとエミッタに流れ、さらに
抵抗R3を通って接地される。ここで、各抵抗R1〜R
3のうち、エミッタ抵抗である抵抗R3によるトランジ
スタTr1の増幅度への寄与が最も大きいため、電流値
が一定になるように抵抗R3のみをトリミングして出力
調整するようにしてある。
【0020】なお、図9に示すように、トランジスタT
r1に別のトランジスタTr2を直列接続した回路構成
の場合は、両トランジスタTr1,Tr2のベースバイ
アス用分圧抵抗である抵抗R1,R2,R4をアルミナ
基板1上の互いに近接した位置に薄膜形成すれば、これ
ら抵抗R1,R2,R4に対する抵抗値のトリミングは
不要となる。したがって、この場合においても、エミッ
タ抵抗である抵抗R3のみをトリミングすることによ
り、両トランジスタTr1,Tr2の電流値を設定する
ことができる。
r1に別のトランジスタTr2を直列接続した回路構成
の場合は、両トランジスタTr1,Tr2のベースバイ
アス用分圧抵抗である抵抗R1,R2,R4をアルミナ
基板1上の互いに近接した位置に薄膜形成すれば、これ
ら抵抗R1,R2,R4に対する抵抗値のトリミングは
不要となる。したがって、この場合においても、エミッ
タ抵抗である抵抗R3のみをトリミングすることによ
り、両トランジスタTr1,Tr2の電流値を設定する
ことができる。
【0021】また、インダクタンス素子L1〜L3と導
電路S1,S2は、CrやCu等をスパッタリング等の
薄膜技術を用いて形成したもので、導電パターンPに接
続されている。各インダクタンス素子L1〜L3の表面
にはCu層が設けられており、このCu層によって共振
回路のQが高められている。インダクタンス素子L1と
L2はいずれも角形の渦巻き形状に形成されており、そ
れぞれの一端はVctl電極や接地用の導電パターンPに
ワイヤーボンディングされている。インダクタンス素子
L2は概略の共振周波数を設定する共振周波数設定用で
あり、インダクタンス素子L3はインダクタンス素子L
2の他端に連続している。インダクタンス素子L3は共
振周波数を調整するための調整用導電パターンであり、
図2の破線で示すように、インダクタンス素子L3をト
リミングして削ることにより、インダクタンス素子L2
の巻数が増加して共振周波数を調整するようになってい
る。この場合、トリミング後のインダクタンス素子L3
の導体幅が共振周波数設定用のインダクタンス素子L2
の導体幅と同じになるようにすれば、インダクタンス素
子L2とインダクタンス素子L3の特性インピーダンス
が変わらなくなり、C/N比が良好な発振を得ることが
できる。
電路S1,S2は、CrやCu等をスパッタリング等の
薄膜技術を用いて形成したもので、導電パターンPに接
続されている。各インダクタンス素子L1〜L3の表面
にはCu層が設けられており、このCu層によって共振
回路のQが高められている。インダクタンス素子L1と
L2はいずれも角形の渦巻き形状に形成されており、そ
れぞれの一端はVctl電極や接地用の導電パターンPに
ワイヤーボンディングされている。インダクタンス素子
L2は概略の共振周波数を設定する共振周波数設定用で
あり、インダクタンス素子L3はインダクタンス素子L
2の他端に連続している。インダクタンス素子L3は共
振周波数を調整するための調整用導電パターンであり、
図2の破線で示すように、インダクタンス素子L3をト
リミングして削ることにより、インダクタンス素子L2
の巻数が増加して共振周波数を調整するようになってい
る。この場合、トリミング後のインダクタンス素子L3
の導体幅が共振周波数設定用のインダクタンス素子L2
の導体幅と同じになるようにすれば、インダクタンス素
子L2とインダクタンス素子L3の特性インピーダンス
が変わらなくなり、C/N比が良好な発振を得ることが
できる。
【0022】前述したように、不平衡/平衡変換素子T
は互いに結合した一対の導電路S1,S2からなるイン
ダクタンス素子によって構成され、これら導電路S1,
S2はアルミナ基板1上に薄膜形成されている。これら
導電路S1,S2はアルミナ基板1上で所定のギャップ
を介して対向するように渦巻き状に形成されており、一
方の導電路S1の両端はトランジスタTr1のコレクタ
電極とコンデンサC7に接続された導電パターンPとに
接続され、他方の導電路S2の両端は一対のRFout電
極に接続されている。この場合、薄膜形成された導電路
S1,S2の寸法精度が高いため、両導電路S1,S2
間のギャップを狭くして所望の結合度を確保することが
でき、アルミナ基板1上の限られたスペース内に小形の
不平衡/平衡変換素子Tを設けることができる。なお、
図10に示すように、所定のギャップを介して対向する
一対の導電路S1,S2をアルミナ基板1上にジグザグ
状に形成しても良い。
は互いに結合した一対の導電路S1,S2からなるイン
ダクタンス素子によって構成され、これら導電路S1,
S2はアルミナ基板1上に薄膜形成されている。これら
導電路S1,S2はアルミナ基板1上で所定のギャップ
を介して対向するように渦巻き状に形成されており、一
方の導電路S1の両端はトランジスタTr1のコレクタ
電極とコンデンサC7に接続された導電パターンPとに
接続され、他方の導電路S2の両端は一対のRFout電
極に接続されている。この場合、薄膜形成された導電路
S1,S2の寸法精度が高いため、両導電路S1,S2
間のギャップを狭くして所望の結合度を確保することが
でき、アルミナ基板1上の限られたスペース内に小形の
不平衡/平衡変換素子Tを設けることができる。なお、
図10に示すように、所定のギャップを介して対向する
一対の導電路S1,S2をアルミナ基板1上にジグザグ
状に形成しても良い。
【0023】また、ダイオードD1とトランジスタTr
1は、アルミナ基板1上に薄膜形成された導電パターン
Pの接続ランドに半導体ベアチップを搭載し、該半導体
ベアチップを導電パターンPにワイヤーボンディングし
たものである。すなわち、図2に示すように、ダイオー
ドD1の半導体ベアチップは角形形状をなし、その下面
に設けられた一方の電極がクリーム半田や導電ペースト
等の導電性接着剤を用いて接続ランドに固定され、半導
体ベアチップの上面に設けられた他方の電極が導電パタ
ーンPの所定部位にワイヤーボンディングされている。
また、トランジスタTr1の半導体ベアチップも角形形
状をなし、その下面に設けられたコレクタ電極が導電性
接着剤を用いて接続ランドに固定され、ベース電極とエ
ミッタ電極が導電パターンPの所定部位にワイヤーボン
ディングされている。前述した端面電極3と同様に、こ
れら接続ランド上にもNi下地メッキ層とAuメッキ層
が順次積層されている。ここで、図7(a)または
(b)に示すように、半導体ベアチップ4の下面積に対
して接続ランド5の面積が小さく形成されており、この
ような構成を採用することにより、半導体ベアチップ4
の下方に導電性接着剤の溜り部が確保されるため、導電
性接着剤が半導体ベアチップ4の外形からはみ出して周
囲の導電パターンPと短絡する事故を未然に防止するこ
とができる。また、接続ランド5の内部に開口5aが設
けられており、これによって余剰の導電性接着剤が開口
5a内に溜められるため、導電性接着剤のはみ出しをよ
り確実に防止できるようになっている。
1は、アルミナ基板1上に薄膜形成された導電パターン
Pの接続ランドに半導体ベアチップを搭載し、該半導体
ベアチップを導電パターンPにワイヤーボンディングし
たものである。すなわち、図2に示すように、ダイオー
ドD1の半導体ベアチップは角形形状をなし、その下面
に設けられた一方の電極がクリーム半田や導電ペースト
等の導電性接着剤を用いて接続ランドに固定され、半導
体ベアチップの上面に設けられた他方の電極が導電パタ
ーンPの所定部位にワイヤーボンディングされている。
また、トランジスタTr1の半導体ベアチップも角形形
状をなし、その下面に設けられたコレクタ電極が導電性
接着剤を用いて接続ランドに固定され、ベース電極とエ
ミッタ電極が導電パターンPの所定部位にワイヤーボン
ディングされている。前述した端面電極3と同様に、こ
れら接続ランド上にもNi下地メッキ層とAuメッキ層
が順次積層されている。ここで、図7(a)または
(b)に示すように、半導体ベアチップ4の下面積に対
して接続ランド5の面積が小さく形成されており、この
ような構成を採用することにより、半導体ベアチップ4
の下方に導電性接着剤の溜り部が確保されるため、導電
性接着剤が半導体ベアチップ4の外形からはみ出して周
囲の導電パターンPと短絡する事故を未然に防止するこ
とができる。また、接続ランド5の内部に開口5aが設
けられており、これによって余剰の導電性接着剤が開口
5a内に溜められるため、導電性接着剤のはみ出しをよ
り確実に防止できるようになっている。
【0024】次に、上記の如く構成された電子回路ユニ
ットの製造工程について主として図8を用いて説明す
る。
ットの製造工程について主として図8を用いて説明す
る。
【0025】まず、図8(a)に示すように、アルミナ
基板1の表面全体にTaSiO2等をスパッタリングした後、
これを所望形状にエッチングして抵抗膜6を形成するこ
とにより、抵抗R1〜R3に相当する部分が構成され
る。次に、図8(b)に示すように、抵抗膜6の上から
CrやCu等をスパッタリングし、これを所望形状にエ
ッチングして下部電極7を形成した後、図8(c)に示
すように、下部電極7の上からSiO2等をスパッタリング
し、これを所望形状にエッチングして誘電体膜8を形成
する。次に、図8(d)に示すように、誘電体膜8の上
からCrやCu等をスパッタリングした後、これを所望
形状にエッチングして上部電極9を形成する。その結
果、下部電極7または上部電極9によって導電パターン
Pとインダクタンス素子L1〜L3および導電路S1,
S2に相当する部分が構成され、下部電極7と誘電体膜
8および上部電極9の積層体によってコンデンサC1〜
C7に相当する部分が構成される。次に、インダクタン
ス素子L1〜L3と導電路S1,S2およびコンデンサ
C1〜C7に相当する部分の表面にCu層をメッキまた
は薄膜技術で形成した後、図8(e)に示すように、導
電パターンPを除く部分に保護膜10を形成する。次
に、図8(f)に示すように、アルミナ基板1の裏面全
体にCrやCu等をスパッタリングした後、これを所望
形状にエッチングして背面電極11を形成することによ
り、裏面側の導電パターンP1に相当する部分が構成さ
れる。
基板1の表面全体にTaSiO2等をスパッタリングした後、
これを所望形状にエッチングして抵抗膜6を形成するこ
とにより、抵抗R1〜R3に相当する部分が構成され
る。次に、図8(b)に示すように、抵抗膜6の上から
CrやCu等をスパッタリングし、これを所望形状にエ
ッチングして下部電極7を形成した後、図8(c)に示
すように、下部電極7の上からSiO2等をスパッタリング
し、これを所望形状にエッチングして誘電体膜8を形成
する。次に、図8(d)に示すように、誘電体膜8の上
からCrやCu等をスパッタリングした後、これを所望
形状にエッチングして上部電極9を形成する。その結
果、下部電極7または上部電極9によって導電パターン
Pとインダクタンス素子L1〜L3および導電路S1,
S2に相当する部分が構成され、下部電極7と誘電体膜
8および上部電極9の積層体によってコンデンサC1〜
C7に相当する部分が構成される。次に、インダクタン
ス素子L1〜L3と導電路S1,S2およびコンデンサ
C1〜C7に相当する部分の表面にCu層をメッキまた
は薄膜技術で形成した後、図8(e)に示すように、導
電パターンPを除く部分に保護膜10を形成する。次
に、図8(f)に示すように、アルミナ基板1の裏面全
体にCrやCu等をスパッタリングした後、これを所望
形状にエッチングして背面電極11を形成することによ
り、裏面側の導電パターンP1に相当する部分が構成さ
れる。
【0026】なお、以上説明した図8(a)〜(f)の
工程は、縦横に格子状に延びる分割溝が刻設されたアル
ミナ材からなる大版基板に対して行なわれ、以下に説明
する図8(g)〜(j)の工程は、この大版基板を一方
向の分割溝に沿って切断することで得られる短冊状の分
割片に対して行なわれる。
工程は、縦横に格子状に延びる分割溝が刻設されたアル
ミナ材からなる大版基板に対して行なわれ、以下に説明
する図8(g)〜(j)の工程は、この大版基板を一方
向の分割溝に沿って切断することで得られる短冊状の分
割片に対して行なわれる。
【0027】すなわち、大版基板を短冊状の分割片に切
断した後、図8(g)に示すように、この分割片の切断
面であるアルミナ基板1の両端面にAg層12を厚膜形
成し、アルミナ基板1の表裏両面に設けられた導電パタ
ーンP,P1の接地用電極(GND)と入力用電極(V
cc,Vctl,RFin)および出力用電極(RFout)同志
をAg層12で導通する。このAg層12は前述した端
面電極3のAg厚膜層に相当し、ガラス成分を含まない
Agペーストからなる低温焼成材である。なお、かかる
Ag層12の厚膜形成工程を1つの短冊状分割片に対し
て行なうことも可能であるが、複数の分割片を若干の隙
間を存して重ね合わせた状態にすれば、Ag層12を複
数の分割片に対して同時に厚膜形成することができ、大
量生産に好適となる。次に、Ag層12と半導体ベアチ
ップが搭載される接続ランドの各表面にNi下地層とA
u層を順次メッキした後、図8(h)に示すように、各
接続ランド上にダイオードD1とトランジスタTr1の
半導体ベアチップをクリーム半田や導電ペースト等の導
電性接着剤を用いて固定する。この場合、前述したよう
に、半導体ベアチップの下面積に対して接続ランドの面
積が小さく形成されているため、導電性接着剤の半導体
ベアチップからのはみ出しが防止され、導電性接着剤が
半導体ベアチップの周囲の導電パターンPと不所望に短
絡しないようになっている。次に、図8(i)に示すよ
うに、各半導体ベアチップを導電パターンPの所定部位
にワイヤーボンディングした後、図8(j)に示すよう
に、エミッタ抵抗である抵抗R3をトリミングして出力
調整すると共に、調整用導電パターンであるインダクタ
ンス素子L3をトリミングして共振周波数を調整する。
この場合、共振周波数の調整は個々のアルミナ基板1に
分割する前の短冊状分割片の状態で行なわれ、各アルミ
ナ基板1の隅部に接地用電極(GND)が設けられてい
るため、隣接するアルミナ基板1に設けられた入力用電
極(Vcc,Vctl,RFin)および出力用電極(RFou
t)間に必ず接地用電極(GND)が位置することにな
り、共振周波数の調整が隣接するアルミナ基板1の回路
へ悪影響を及ぼさないようになっている。
断した後、図8(g)に示すように、この分割片の切断
面であるアルミナ基板1の両端面にAg層12を厚膜形
成し、アルミナ基板1の表裏両面に設けられた導電パタ
ーンP,P1の接地用電極(GND)と入力用電極(V
cc,Vctl,RFin)および出力用電極(RFout)同志
をAg層12で導通する。このAg層12は前述した端
面電極3のAg厚膜層に相当し、ガラス成分を含まない
Agペーストからなる低温焼成材である。なお、かかる
Ag層12の厚膜形成工程を1つの短冊状分割片に対し
て行なうことも可能であるが、複数の分割片を若干の隙
間を存して重ね合わせた状態にすれば、Ag層12を複
数の分割片に対して同時に厚膜形成することができ、大
量生産に好適となる。次に、Ag層12と半導体ベアチ
ップが搭載される接続ランドの各表面にNi下地層とA
u層を順次メッキした後、図8(h)に示すように、各
接続ランド上にダイオードD1とトランジスタTr1の
半導体ベアチップをクリーム半田や導電ペースト等の導
電性接着剤を用いて固定する。この場合、前述したよう
に、半導体ベアチップの下面積に対して接続ランドの面
積が小さく形成されているため、導電性接着剤の半導体
ベアチップからのはみ出しが防止され、導電性接着剤が
半導体ベアチップの周囲の導電パターンPと不所望に短
絡しないようになっている。次に、図8(i)に示すよ
うに、各半導体ベアチップを導電パターンPの所定部位
にワイヤーボンディングした後、図8(j)に示すよう
に、エミッタ抵抗である抵抗R3をトリミングして出力
調整すると共に、調整用導電パターンであるインダクタ
ンス素子L3をトリミングして共振周波数を調整する。
この場合、共振周波数の調整は個々のアルミナ基板1に
分割する前の短冊状分割片の状態で行なわれ、各アルミ
ナ基板1の隅部に接地用電極(GND)が設けられてい
るため、隣接するアルミナ基板1に設けられた入力用電
極(Vcc,Vctl,RFin)および出力用電極(RFou
t)間に必ず接地用電極(GND)が位置することにな
り、共振周波数の調整が隣接するアルミナ基板1の回路
へ悪影響を及ぼさないようになっている。
【0028】次いで、短冊状分割片の個々のアルミナ基
板1にシールドカバー2を取付け、該シールドカバー2
の脚片2aを接地用電極(GND)に導通する端面電極
3に半田付けた後、分割片を他方の分割溝に沿って個々
のアルミナ基板1に細分割することにより、図1に示す
ような電子回路ユニットが得られる。
板1にシールドカバー2を取付け、該シールドカバー2
の脚片2aを接地用電極(GND)に導通する端面電極
3に半田付けた後、分割片を他方の分割溝に沿って個々
のアルミナ基板1に細分割することにより、図1に示す
ような電子回路ユニットが得られる。
【0029】このように構成された上記実施形態例に係
る電子回路ユニットによれば、アルミナ基板1上にコン
デンサC1〜C7、抵抗R1〜R3、インダクタンス素
子L1〜L3、導電路S1,S2等の回路素子とこれら
回路素子に接続される導電パターンPとを薄膜形成する
と共に、このアルミナ基板1上にダイオードD1とトラ
ンジスタTr1の半導体ベアチップをワイヤーボンディ
ングし、かつ、アルミナ基板1の側面に導電パターンの
接地用電極と入出力用電極に接続される端面電極3を設
けたため、必要とされる回路構成素子を薄膜技術と半導
体素子のワイヤーボンディングとを用いてアルミナ基板
1上に高密度に実装でき、小型化に好適な面実装タイプ
の電子回路ユニットを実現することができる。また、端
面電極3を低温焼成材にて厚膜形成したため、所望の膜
厚の端面電極3をスペース効率良く形成することができ
ると共に、薄膜形成されたコンデンサや抵抗等の回路素
子が端面電極3の焼成時に焼損することを防止できる。
さらに、厚膜形成された端面電極3上にAuメッキ層を
設けたため、端面電極3を母基板の半田ランドに半田付
けする際、低温焼成材のAgが半田に析出する銀喰われ
現象を防止することができる。さらにまた、端面電極3
をアルミナ基板1の相対向する2辺のみに厚膜形成した
ため、大版基板から短冊状の分割片を得た後、この分割
片の各アルミナ基板1に対して端面電極3を同時に厚膜
形成することができ、大量生産に好適となる。
る電子回路ユニットによれば、アルミナ基板1上にコン
デンサC1〜C7、抵抗R1〜R3、インダクタンス素
子L1〜L3、導電路S1,S2等の回路素子とこれら
回路素子に接続される導電パターンPとを薄膜形成する
と共に、このアルミナ基板1上にダイオードD1とトラ
ンジスタTr1の半導体ベアチップをワイヤーボンディ
ングし、かつ、アルミナ基板1の側面に導電パターンの
接地用電極と入出力用電極に接続される端面電極3を設
けたため、必要とされる回路構成素子を薄膜技術と半導
体素子のワイヤーボンディングとを用いてアルミナ基板
1上に高密度に実装でき、小型化に好適な面実装タイプ
の電子回路ユニットを実現することができる。また、端
面電極3を低温焼成材にて厚膜形成したため、所望の膜
厚の端面電極3をスペース効率良く形成することができ
ると共に、薄膜形成されたコンデンサや抵抗等の回路素
子が端面電極3の焼成時に焼損することを防止できる。
さらに、厚膜形成された端面電極3上にAuメッキ層を
設けたため、端面電極3を母基板の半田ランドに半田付
けする際、低温焼成材のAgが半田に析出する銀喰われ
現象を防止することができる。さらにまた、端面電極3
をアルミナ基板1の相対向する2辺のみに厚膜形成した
ため、大版基板から短冊状の分割片を得た後、この分割
片の各アルミナ基板1に対して端面電極3を同時に厚膜
形成することができ、大量生産に好適となる。
【0030】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
施され、以下に記載されるような効果を奏する。
【0031】アルミナ基板上にコンデンサと抵抗および
インダクタンス素子を含む回路素子とこれら回路素子に
接続される導電パターンとを薄膜形成し、このアルミナ
基板上に搭載した半導体ベアチップを導電パターンにワ
イヤーボンディングすると共につ、アルミナ基板の側面
に導電パターンに接続される端面電極を低温焼成材にて
厚膜形成したため、アルミナ基板上に必要とされる回路
部品を高密度に実装し、電子回路ユニットの小型化を図
ることができる。また、端面電極を低温焼成材にて厚膜
形成したため、所望の膜厚の端面電極をスペース効率良
く形成することができると共に、薄膜形成された回路素
子が端面電極の焼成時に焼損することを防止できる。
インダクタンス素子を含む回路素子とこれら回路素子に
接続される導電パターンとを薄膜形成し、このアルミナ
基板上に搭載した半導体ベアチップを導電パターンにワ
イヤーボンディングすると共につ、アルミナ基板の側面
に導電パターンに接続される端面電極を低温焼成材にて
厚膜形成したため、アルミナ基板上に必要とされる回路
部品を高密度に実装し、電子回路ユニットの小型化を図
ることができる。また、端面電極を低温焼成材にて厚膜
形成したため、所望の膜厚の端面電極をスペース効率良
く形成することができると共に、薄膜形成された回路素
子が端面電極の焼成時に焼損することを防止できる。
【図1】本発明の実施形態例に係る電子回路ユニットの
斜視図である。
斜視図である。
【図2】回路構成レイアウトを示すアルミナ基板の平面
図である。
図である。
【図3】アルミナ基板の裏面図である。
【図4】回路構成の説明図である。
【図5】端面電極を示す斜視図である。
【図6】端面電極の断面図である。
【図7】半導体ベアチップと接続ランドの関係を示す説
明図である。
明図である。
【図8】電子回路ユニットの製造工程を示す説明図であ
る。
る。
【図9】他の回路構成の説明図である。
【図10】他の回路構成レイアウトを示すアルミナ基板
の平面図である。
の平面図である。
1 アルミナ基板 2 シールドカバー 3 端面電極 4 半導体ベアチップ 5 接続ランド 5a 開口 6 抵抗膜 7 下部電極 8 誘電体膜 9 上部電極 10 保護膜 11 背面電極 12 Ag層 C1〜C7 コンデンサ R1〜R3 抵抗 L1〜L3 インダクタンス素子 Tr1,Tr2 トランジスタ S1,S2 導電路 P,P1 導電パターン SL 接続ランド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−51179(JP,A) 特開 平7−106811(JP,A) 特開 平5−251629(JP,A) 特開 平5−36857(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 25/00
Claims (3)
- 【請求項1】 アルミナ基板上にコンデンサと抵抗およ
びインダクタンス素子を含む回路素子とこれら回路素子
に接続される導電パターンとを薄膜形成し、前記アルミ
ナ基板上に半導体ベアチップを搭載すると共に、この半
導体ベアチップを前記導電パターンにワイヤーボンディ
ングし、かつ、前記アルミナ基板の側面に前記導電パタ
ーンに接続される端面電極を低温焼成材にて厚膜形成し
たことを特徴とする電子回路ユニット。 - 【請求項2】 請求項1の記載において、前記端面電極
上にAuメッキ層を設けたことを特徴とする電子回路ユ
ニット。 - 【請求項3】 請求項1または2の記載において、前記
端面電極を前記アルミナ基板の相対向する2辺のみに厚
膜形成したことを特徴とする電子回路ユニット。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000160247A JP3244676B2 (ja) | 2000-05-30 | 2000-05-30 | 電子回路ユニット |
TW090110156A TW498602B (en) | 2000-05-30 | 2001-04-27 | Circuit unit |
EP01304047A EP1160869A3 (en) | 2000-05-30 | 2001-05-03 | SMD with passive components formed by thin film technology |
CNB011182350A CN1201643C (zh) | 2000-05-30 | 2001-05-24 | 电子电路组件 |
KR10-2001-0029764A KR100450354B1 (ko) | 2000-05-30 | 2001-05-29 | 전자회로유닛 |
US09/867,919 US6700177B2 (en) | 2000-05-30 | 2001-05-29 | Compact, surface-mounting-type, electronic-circuit unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000160247A JP3244676B2 (ja) | 2000-05-30 | 2000-05-30 | 電子回路ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001339033A JP2001339033A (ja) | 2001-12-07 |
JP3244676B2 true JP3244676B2 (ja) | 2002-01-07 |
Family
ID=18664465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000160247A Expired - Fee Related JP3244676B2 (ja) | 2000-05-30 | 2000-05-30 | 電子回路ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3244676B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3940026B2 (ja) | 2002-05-23 | 2007-07-04 | アルプス電気株式会社 | 電子回路ユニットの製造方法 |
-
2000
- 2000-05-30 JP JP2000160247A patent/JP3244676B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001339033A (ja) | 2001-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100430901B1 (ko) | 전자회로유닛 | |
KR100400653B1 (ko) | 면설치형 전자회로유닛 | |
KR100434839B1 (ko) | 전자회로유닛 | |
KR100450354B1 (ko) | 전자회로유닛 | |
JP3244676B2 (ja) | 電子回路ユニット | |
JP3940026B2 (ja) | 電子回路ユニットの製造方法 | |
JP3244677B2 (ja) | 電子回路ユニット | |
JP3242391B2 (ja) | 電子回路ユニットの製造方法 | |
JP3244682B2 (ja) | 電子回路ユニット | |
JP3244681B2 (ja) | 電子回路ユニット | |
JP3244680B2 (ja) | 電子回路ユニット | |
JP3246907B2 (ja) | 電子回路ユニット | |
JP3246908B2 (ja) | 電子回路ユニット | |
JP3244679B2 (ja) | 電子回路ユニット | |
JP3244678B2 (ja) | 電子回路ユニット | |
KR100432871B1 (ko) | 전자회로유닛 | |
JP3246909B2 (ja) | 電子回路ユニットの製造方法 | |
JP2001339243A (ja) | 電子回路ユニット | |
JP2001339242A (ja) | 電子回路ユニット | |
JP2001345640A (ja) | 電圧制御発振器 | |
JP2001345643A (ja) | 電圧制御発振器 | |
JP2001345642A (ja) | 電圧制御発振器 | |
JP2001345639A (ja) | 電圧制御発振器 | |
JP2001345641A (ja) | 電圧制御発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011009 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |