JP3243959U - semiconductor equipment - Google Patents
semiconductor equipment Download PDFInfo
- Publication number
- JP3243959U JP3243959U JP2023002783U JP2023002783U JP3243959U JP 3243959 U JP3243959 U JP 3243959U JP 2023002783 U JP2023002783 U JP 2023002783U JP 2023002783 U JP2023002783 U JP 2023002783U JP 3243959 U JP3243959 U JP 3243959U
- Authority
- JP
- Japan
- Prior art keywords
- plate
- thickness
- metal plate
- connection
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
【課題】電流経路のインピーダンスの不均衡を抑制し、スイッチング動作による破損を防止する半導体装置を提供する。【解決手段】半導体装置は、複数の半導体チップと、前記複数の半導体チップと電気的に接続された接続部材30と、を備え、前記接続部材は、外部端子36と、前記外部端子と連結した板状部34と、前記板状部と連結し、前記複数の半導体チップと電気的に接続するための1または複数の接続部32を含む第1接続部群322と、前記第1接続部群よりも前記外部端子から離間して設けられた1または複数の接続部を含む第2接続部群326と、を有し、前記板状部は、前記第1接続部群と連結され、予め定められた第1厚さを有する第1板厚領域340と、前記第2接続部群と連結され、前記第1厚さよりも厚い第2厚さを有する第2板厚領域342と、を含む。【選択図】図2AThe present invention provides a semiconductor device that suppresses impedance imbalance in a current path and prevents damage due to switching operations. A semiconductor device includes a plurality of semiconductor chips and a connection member 30 electrically connected to the plurality of semiconductor chips, and the connection member has an external terminal 36 and a connection member 30 connected to the external terminal. a first connection part group 322 that is connected to the plate part and includes one or more connection parts 32 for electrically connecting to the plurality of semiconductor chips; and the first connection part group. a second connection part group 326 including one or more connection parts provided at a distance from the external terminal, and the plate-shaped part is connected to the first connection part group and has a predetermined connection part group. and a second thickness region 342 connected to the second connection part group and having a second thickness thicker than the first thickness. [Selection diagram] Figure 2A
Description
本考案は、半導体装置に関する。 The present invention relates to a semiconductor device.
特許文献1には、「電流経路の抵抗値のバラツキを抑制した半導体装置」が記載されている。
[先行技術文献]
[特許文献]
[特許文献1] 国際公開第2019/230292号
[特許文献2] 国際公開第2021/002132号
[特許文献3] 特開2006-203974号公報
[特許文献4] 特開2022-162191号公報
[特許文献5] 特開2021-64674号公報
Patent Document 1 describes a "semiconductor device in which variation in resistance value of a current path is suppressed".
[Prior art documents]
[Patent document]
[Patent Document 1] International Publication No. 2019/230292 [Patent Document 2] International Publication No. 2021/002132 [Patent Document 3] JP 2006-203974 [Patent Document 4] JP 2022-162191 [Patent Document 5] Japanese Patent Application Publication No. 2021-64674
本考案の態様においては、複数の半導体チップと、前記複数の半導体チップと電気的に接続された接続部材と、を備え、前記接続部材は、外部端子と、前記外部端子と連結した板状部と、前記板状部と連結し、前記複数の半導体チップと電気的に接続するための1または複数の接続部を含む第1接続部群と、前記第1接続部群よりも前記外部端子から離間して設けられた1または複数の接続部を含む第2接続部と、を有し、前記板状部は、前記第1接続部と連結され、予め定められた第1厚さを有する第1板厚領域と、前記第2接続部と連結され、前記第1厚さよりも厚い第2厚さを有する第2板厚領域と、を含む半導体装置を提供する。 An aspect of the present invention includes a plurality of semiconductor chips and a connecting member electrically connected to the plurality of semiconductor chips, and the connecting member includes an external terminal and a plate-shaped portion connected to the external terminal. a first connection part group that is connected to the plate-like part and includes one or more connection parts for electrically connecting with the plurality of semiconductor chips; a second connection part including one or more connection parts provided apart from each other, the plate-shaped part is connected to the first connection part, and has a first thickness having a predetermined first thickness. A semiconductor device is provided that includes a one-thickness region and a second thickness region that is connected to the second connection portion and has a second thickness that is thicker than the first thickness.
上記半導体装置において、前記板状部は、第1金属プレートと、前記第1金属プレートと接合された第2金属プレートと、を含んでよい。前記第1板厚領域は、前記第1金属プレートからなる領域であってよい。前記第2板厚領域は、前記第1金属プレートと前記第2金属プレートとが接合された領域であってよい。 In the semiconductor device, the plate-shaped portion may include a first metal plate and a second metal plate joined to the first metal plate. The first plate thickness region may be a region made of the first metal plate. The second plate thickness region may be a region where the first metal plate and the second metal plate are joined.
上記いずれかの半導体装置において、前記第1金属プレートと前記第2金属プレートとは、はんだ材を用いて接合されてよい。 In any of the above semiconductor devices, the first metal plate and the second metal plate may be joined using a solder material.
上記いずれかの半導体装置において、前記第1金属プレートと前記第2金属プレートとは、焼結材を用いて接合されてよい。 In any of the above semiconductor devices, the first metal plate and the second metal plate may be joined using a sintered material.
上記いずれかの半導体装置において、前記第1金属プレートと前記第2金属プレートとは、溶接により接合されてよい。 In any of the above semiconductor devices, the first metal plate and the second metal plate may be joined by welding.
上記いずれかの半導体装置において、前記第1金属プレートと前記第2金属プレートとは、同一の材料からなってよい。 In any of the above semiconductor devices, the first metal plate and the second metal plate may be made of the same material.
上記いずれかの半導体装置において、前記第2厚さは、前記第1厚さの1.5倍以上、3.5倍以下であってよい。 In any of the above semiconductor devices, the second thickness may be 1.5 times or more and 3.5 times or less the first thickness.
上記いずれかの半導体装置において、前記第2厚さは、前記第1厚さの2倍であってよい。 In any of the above semiconductor devices, the second thickness may be twice the first thickness.
上記いずれかの半導体装置において、前記第1接続部群および前記第2接続部群は、予め定められた第1方向に配列されてよい。前記第1板厚領域と前記第2板厚領域の境界の一端は、前記第1方向における前記板状部の中心を挟む2つの接続部の間に位置してよい。 In any of the above semiconductor devices, the first connection portion group and the second connection portion group may be arranged in a predetermined first direction. One end of the boundary between the first plate thickness region and the second plate thickness region may be located between two connecting portions that sandwich the center of the plate portion in the first direction.
上記いずれかの半導体装置において、前記第1接続部群に含まれる前記1または複数の接続部の数は、前記第2接続部群に含まれる前記1または複数の接続部の数と等しくてよい。 In any of the above semiconductor devices, the number of the one or more connection parts included in the first connection part group may be equal to the number of the one or more connection parts included in the second connection part group. .
上記いずれかの半導体装置において、前記第1板厚領域と前記第2板厚領域の境界は、前記第1接続部群に含まれる前記1または複数の接続部のうち、前記外部端子から最も離間した第1最離間端子と接してよい。 In any of the above semiconductor devices, the boundary between the first plate thickness region and the second plate thickness region is the one most distant from the external terminal among the one or more connecting portions included in the first connecting portion group. may be in contact with the first furthest terminal.
上記いずれかの半導体装置において、前記板状部は、前記第2厚さよりも厚い第3厚さを有する第3板厚領域を含んでよい。 In any of the above semiconductor devices, the plate-shaped portion may include a third thickness region having a third thickness thicker than the second thickness.
上記いずれかの半導体装置において、前記接続部材は、前記第2接続部群よりも前記外部端子から離間して設けられた1または複数の接続部を含む第3接続部群を有してよい。前記第3板厚領域は、前記第3接続部群と連結されてよい。 In any of the above semiconductor devices, the connection member may have a third connection part group including one or more connections provided further away from the external terminal than the second connection part group. The third plate thickness region may be connected to the third connection group.
なお、上記の考案の概要は、本考案の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 Note that the above summary of the invention does not list all the features of the invention. Furthermore, subcombinations of these features may also constitute inventions.
以下、考案の実施の形態を通じて本考案を説明するが、以下の実施形態は実用新案登録請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが考案の解決手段に必須であるとは限らない。 The present invention will be described below through embodiments of the invention, but the following embodiments are not intended to limit the invention claimed as a utility model. Furthermore, not all combinations of features described in the embodiments are essential to the proposed solution.
本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体チップの上面と平行な面をXY面とし、半導体チップが有する半導体基板の深さ方向をZ軸とする。 In this specification, technical matters may be explained using orthogonal coordinate axes of the X-axis, Y-axis, and Z-axis. In this specification, a plane parallel to the top surface of a semiconductor chip is defined as an XY plane, and a depth direction of a semiconductor substrate included in the semiconductor chip is defined as a Z axis.
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば10%以内である。 In this specification, when the term "same" or "equal" is used, it may also include the case where there is an error due to manufacturing variations or the like. The error is, for example, within 10%.
図1Aは、半導体装置100の斜視図の一例を示す。半導体装置100は、ケース部110と、ベース部120と、複数の端子とを備える。半導体装置100は、インバータまたはコンバータ等の電力変換装置として機能してよい。半導体装置100は、半導体チップ40等を内部に収容してよい。半導体装置100は、複数の半導体チップ40を備える。半導体チップ40については、後述する。
FIG. 1A shows an example of a perspective view of a
ケース部110は、半導体装置100が備える複数の半導体チップ40等を収容する。ケース部110は、絶縁性の樹脂で成型されている。ケース部110は、ベース部120上に設けられる。ケース部110には、絶縁性を確保するための切込部112が設けられてよい。
The
ベース部120は、ねじ等によりケース部110に固定されている。ケース部110には、ベース部120を固定するための穴部が設けられてよい。ベース部120は、接地電位に設定されてよい。ベース部120は、XY平面に主面を有する。
The
端子配置面114は、ケース部110の上面側において、複数の端子が設けられる面である。端子配置面114には、ゲート端子50と、エミッタ端子60と、補助コレクタ端子66と、温度センス端子80とが設けられてよい。端子配置面114は、Z軸方向に凸部116を有する。
The
凸部116は、端子配置面114の中央付近に設けられる。凸部116は、端子配置面114の長手方向(本例では、X軸方向)に延伸して設けられる。凸部116上には、外部出力端子70と、外部正極端子72と、外部負極端子74とが設けられている。外部出力端子70と、外部正極端子72と、外部負極端子74とは、IGBT等のパワーデバイスに流れる大電流の電流経路を形成してよい。上面視において、凸部116に設けられた外部出力端子70、外部正極端子72および外部負極端子74のそれぞれの面積は、端子配置面114に設けられたゲート端子50、エミッタ端子60、補助コレクタ端子66および温度センス端子80のそれぞれの面積よりも大きくてよい。外部出力端子70、外部正極端子72および外部負極端子74は、接続部材30の外部端子36の例である。接続部材30および外部端子36については、後述する。
The convex
外部出力端子70は、交流出力端子である。外部正極端子72は、直流電源の正側端子である。外部負極端子74は、直流電源の負側端子である。それぞれの端子は、半導体装置100が備える複数の半導体チップ40の対応する端子と電気的に接続されてよい。
ゲート端子50は、後述するトランジスタ部42のゲート電圧を供給するゲート端子である。エミッタ端子60は、トランジスタ部42のエミッタ電圧を出力する。補助コレクタ端子66は、トランジスタ部42のコレクタ電圧を出力する。温度センス端子80は、ケース部110内に埋設されてケース部110の内部温度を検出するサーミスタに接続されたサーミスタ用の端子である。
The
図1Bは、半導体装置100の平面図の一例を示す。同図は、ケース部110の内部において、ベース部120上に設けられた回路の配置例を示す。本例の半導体装置100は、2レベル電力変換装置である。半導体装置100は、3レベル電力変換装置であってよく、他の装置であってもよい。
FIG. 1B shows an example of a plan view of the
半導体装置100は、ベース部120上に1以上の絶縁板20を備える。本例の半導体装置100は、ベース部120上に6つの絶縁板20を備える。本例において、ベース部120上には、6つの絶縁板20がX軸方向に並んで配置されている。
The
絶縁板20上には、複数の半導体チップ40および複数の配線パターンが配置されてよい。複数の半導体チップ40は、トランジスタ部42と、ダイオード部44とを有してよい。トランジスタ部42とダイオード部44とは、配線パターンおよび/またはワイヤ部材等により接続され、電力変換回路を形成してよい。各絶縁板20上に設けられた複数の半導体チップ40により形成される回路は、同一であってよい。
A plurality of
絶縁板20は、ベース部120に接合されている。絶縁板20は、伝熱性の良いセラミックス(例えばアルミナ)基板の両面に導体性のパターンを有してよい。例えば、絶縁板20は、セラミックス基板上に銅回路板を直接接合したDCB(Direct Copper Bond)基板である。
The insulating
各絶縁板20は、接続部材30により並列に接続されてよい。各絶縁板20上に同一の回路が形成され、各絶縁板20が接続部材30により並列に接続されることで、半導体装置100の電流定格を増加することができる。
Each insulating
ベース部120上には、ゲート接続部52と、エミッタ接続部62と、補助コレクタ接続部68と、温度センス接続部82とが設けられてよい。各接続部は、ベース部120上に設けられた回路パターンであってよい。各接続部は、ケース部110に設けられた各端子と接続される。ゲート接続部52は、ゲート端子50と接続される。エミッタ接続部62は、エミッタ端子60と接続される。補助コレクタ接続部68は、補助コレクタ端子66と接続される。温度センス接続部82は、温度センス端子80と接続される。
A
温度センス接続部82は、温度センス部84と接続されてよい。温度センス部84は、一例としてサーミスタである。
The temperature
接続部材30は、複数の半導体チップ40と電気的に接続される。接続部材30は、金属等の導電性の材料で形成されてよい。例えば、接続部材30の材料は、アルミニウムであってよく、銅であってよい。接続部材30は、1または複数の接続部32と、板状部34と、を有してよい。1または複数の接続部32は、複数の半導体チップ40と電気的に接続する。接続部材30は、XZ平面に主面を有する。
The
各絶縁板20は、出力端子22と、正極端子24と、負極端子26とを備えてよい。各端子は、対応する各外部端子と電気的に接続されてよい。
Each insulating
出力端子22は、接続部32を介して、板状部34と接続されてよい。出力端子22が接続された板状部34は、ケース部110内の上部において、外部出力端子70と連結してよい。この場合、接続部材30の外部端子36は、外部出力端子70である。
The
正極端子24は、接続部32を介して、板状部34と接続されてよい。正極端子24が接続された板状部34は、ケース部110内の上部において、外部正極端子72と連結してよい。この場合、接続部材30の外部端子36は、外部正極端子72である。
The
負極端子26は、接続部32を介して、板状部34と接続されてよい。負極端子26が接続された板状部34は、ケース部110内の上部において、外部負極端子74と連結してよい。この場合、接続部材30の外部端子36は、外部負極端子74である。
The
図2Aは、接続部材30の平面図の一例を示す。接続部材30は、複数の接続部32と、板状部34と、外部端子36と、を有する。なお、本図において、接続部32は簡略化されている。接続部32は、図1Bに示されるように、折り曲げられて各絶縁板20と接続されてよい。
FIG. 2A shows an example of a plan view of the connecting
外部端子36は、半導体装置100のケース部110の外部に露出して設けられる端子である。外部端子36は、外部出力端子70であってよく、外部正極端子72であってよく、外部負極端子74であってよい。すなわち、本例の接続部材30は、各絶縁板20の出力端子22と電気的に接続されてよく、各絶縁板20の正極端子24と電気的に接続されてよく、各絶縁板20の負極端子26と電気的に接続されてよい。
The
板状部34は、外部端子36と連結する。板状部34が外部端子36と連結するとは、板状部34と外部端子36とが物理的に結合した状態であってよい。板状部34と外部端子36とは、一体的に形成されてよい。板状部34と外部端子36とが一体的に形成されることで、板状部34は外部端子36と連結してよい。
The plate-
板状部34は、第1板厚領域340と、第2板厚領域342と、を含む。第1板厚領域340は、予め定められた第1厚さを有してよい。第2板厚領域342は、第1厚さよりも厚い第2厚さを有してよい。第2厚さは、第1厚さの1.5倍以上、3.5倍以下であってよい。一例として、第2厚さは、第1厚さの2倍である。ここで、板状部34の厚さとは、板状部34の主面と直交する方向の長さであってよい。本例の板状部34は、XZ面に主面を有するので、板状部34の厚さとは、Y軸方向の長さであってよい。
The plate-shaped
外部端子36の厚さは、第1板厚領域340の第1厚さと同一であってよく、第2板厚領域342の第2厚さと異なっていてよい。外部端子36の厚さが第1板厚領域340の第1厚さと同一である場合、第1板厚領域340と外部端子36とが一体的に形成されることで、板状部34は外部端子36と連結してよい。
The thickness of the
接続部32は、板状部34と連結する。接続部32が板状部34と連結するとは、接続部32と板状部34とが物理的に結合した状態であってよい。接続部32と板状部34とは、一体的に形成されてよい。接続部32と板状部34とが一体的に形成されることで、接続部32は板状部34と連結してよい。
The connecting
本例の接続部材30は、6つの接続部32を有する。接続部材30が有する接続部32の数は、これに限定されない。接続部材30は、5つ以下の接続部32を有してよく、7つ以上の接続部32を有してよい。例えば、接続部材30は、3つの接続部32を有してよく、4つの接続部32を有してよく、8つの接続部32を有してよい。この場合、3つの絶縁板20が接続部材30によって並列に接続されてよく、4つの絶縁板20が接続部材30によって並列に接続されてよく、8つの絶縁板20が接続部材30によって並列に接続されてよい。
The connecting
接続部材30は、第1接続部群322と、第2接続部群326と、を有する。第1接続部群322は、1または複数の第1接続部324を含む。第2接続部群326は、第1接続部群322よりも外部端子36から離間して設けられる。第1板厚領域340は、第1接続部群322と連結されてよい。第2板厚領域342は、第2接続部群326と連結されてよい。
The
接続部32の厚さは、第1板厚領域340の第1厚さと同一であってよく、第2板厚領域342の第2厚さと異なっていてよい。すなわち、第1板厚領域340と連結された第1接続部群322に含まれる1または複数の第1接続部324および第2板厚領域342と連結された第2接続部群326に含まれる1または複数の第2接続部328のいずれもの厚さは、第1板厚領域340の第1厚さと同一であってよい。
The thickness of the connecting
本例の外部端子36は、板状部34のX軸方向の負側の端部に設けられている。第1板厚領域340は、第2板厚領域342よりもX軸方向の負側に設けられている。このようにして、第2板厚領域342と連結された第2接続部群326は、第1板厚領域340と連結された第1接続部群322よりも、外部端子36から離間して設けられてよい。
The
外部端子36と複数の接続部32のそれぞれとの間に電流が流れる場合、外部端子36と複数の接続部32のそれぞれとの間の電流経路の長さが異なる。これにより、外部端子36と複数の接続部32のそれぞれとの間の電流経路のインダクタンス成分がそれぞれ異なるので、各電流経路のインピーダンスに不均衡が生じる場合がある。各電流経路のインピーダンスの不均衡により電流アンバランスが発生し、スイッチング動作時にスパイクおよび/またはリンギングが起こることで、半導体装置100が破損するおそれがある。
When a current flows between the
本例の半導体装置100においては、第2板厚領域342の第2厚さが、第1板厚領域340の第1厚さよりも厚く、第2板厚領域342と連結された第2接続部群326が、第1板厚領域340と連結された第1接続部群322よりも外部端子36から離間して設けられている。すなわち、外部端子36と第2接続部群326との間の電流経路のインダクタンス成分は、外部端子36と第1接続部群322との間の電流経路のインダクタンス成分よりも大きく、外部端子36と第2接続部群326との間の電流経路の抵抗成分は、外部端子36と第1接続部群322との間の電流経路の抵抗成分よりも小さい。本例の半導体装置100は、インダクタンス成分の差を抵抗成分の差によってキャンセルすることで、各電流経路のインピーダンスの不均衡を抑制することができる。ひいては、本例の半導体装置100は、電流アンバランスを抑制し、スイッチング動作時のスパイクおよび/またはリンギングの発生を抑制することで、半導体装置100の破損を防止することができる。
In the
接続部材30にスリット等を設けることで、外部端子36と第1接続部群322との間の電流経路の長さを長くし、電流経路のインダクタンス成分を増加することで、外部端子36と第2接続部群326との間の電流経路のインダクタンス成分との不均衡を抑制する場合がある。この場合、電流経路の長さの増加により寄生インピーダンスが大きくなるので、半導体装置100のスイッチング速度を上げた場合にサージ電圧が増加するおそれがある。本例の半導体装置100は、接続部材30にスリット等を設けて電流経路の長さを長くする場合と比較して、半導体装置100のスイッチング速度を上げた場合のサージ電圧の増加を抑制することができる。ただし、板厚の調整とスリット等の配置による電流経路の調整の双方を行うことにより、抵抗成分とインダクタンス成分の双方を調整して、インピーダンスの不均衡を抑制してもよい。
By providing a slit or the like in the
本例の第1接続部群322は、3つの接続部32を含んでいる。第1接続部群322に含まれる1または複数の接続部32の数は、これに限定されない。本例の第2接続部群326は、3つの接続部32を含んでいる。第2接続部群326に含まれる1または複数の接続部32の数は、これに限定されない。
The first
第1接続部群322に含まれる第1接続部324のそれぞれと外部端子36との間の電流経路の長さも異なるので、各電流経路におけるインピーダンスの不均衡が生じる場合がある。第1接続部群322に含まれる第1接続部324のそれぞれと外部端子36との間の電流経路におけるインピーダンスの不均衡は、第1接続部群322および第2接続部群326のそれぞれと外部端子36との間の電流経路におけるインピーダンスの不均衡よりも小さくてよい。同様に、第2接続部群326に含まれる第2接続部328のそれぞれと外部端子36との間の電流経路におけるインピーダンスの不均衡は、第1接続部群322および第2接続部群326のそれぞれと外部端子36との間の電流経路におけるインピーダンスの不均衡よりも小さくてよい。すなわち、半導体装置100は、第1接続部群322および第2接続部群326のそれぞれと外部端子36との間の電流経路におけるインピーダンスの不均衡を抑制することで、全体のインピーダンスの不均衡を抑制してよい。
Since the lengths of the current paths between each of the
第1接続部群322および第2接続部群326は、予め定められた第1方向に配列されてよい。本例の第1接続部群322および第2接続部群326は、X軸方向に配列されている。第1板厚領域340と第2板厚領域342の境界の一端は、第1方向における板状部34の中心CLを挟む2つの接続部32の間に位置してよい。本例の第1板厚領域340と第2板厚領域342の境界の一端は、X軸方向における板状部34の中心CLを挟む第1接続部324cと第2接続部328aの間に位置している。すなわち、本例の半導体装置100は、X軸方向における板状部34の中心CLよりも外部端子36から離間した第2接続部群326と外部端子36との間の電流経路の抵抗成分を調整することで、第1接続部群322および第2接続部群326のそれぞれと外部端子36との間の電流経路におけるインピーダンスの不均衡を抑制している。
The first
第1板厚領域340と第2板厚領域342の境界は、第1接続部群322に含まれる1または複数の接続部32のうち、外部端子36から最も離間した第1最離間端子と接してよい。本例の第1板厚領域340と第2板厚領域342の境界の一端は、第1接続部群322に含まれる接続部32のうち、外部端子36から最も離間した第1最離間端子である第1接続部324cと接している。本例の第1板厚領域340と第2板厚領域342の境界の一端が第1最離間端子と接することで、第1最離間端子よりも外部端子36から離間した第2接続部群326と外部端子36との間の電流経路の抵抗成分を確実に低減することができる。
The boundary between the first
第1板厚領域340と第2板厚領域342の境界の他端は、外部端子36の下方に位置してよい。ただし、第1板厚領域340と第2板厚領域342の境界の他端の位置は、これに限定されない。第1板厚領域340と第2板厚領域342の境界の他端の位置は、外部端子36と離間していてもよい。すなわち、第2板厚領域342は、第2接続部328と外部端子36との間の電流経路の抵抗成分を低減し、インピーダンスの不均衡を抑制するように設けられていれば、その配置は限定されない。
The other end of the boundary between the first
第1接続部群322に含まれる1または複数の接続部32の数は、第2接続部群326に含まれる1または複数の接続部32の数と等しくてよい。本例の第1接続部群322は、3つの接続部32を含んでおり、本例の第2接続部群326は、3つの接続部32を含んでいるので、それぞれの接続部群に含まれる接続部32の数は等しい。ただし、それぞれの接続部群に含まれる接続部32の数は異なっていてもよい。それぞれの接続部群に含まれる接続部32の数は、インピーダンスの不均衡を抑制できるように設計されてよい。すなわち、抵抗成分を低減するための第2板厚領域342に連結される第2接続部328の数は、第2板厚領域342を設けない場合にインピーダンスの不均衡が大きくなる接続部32の数に応じて決定されてよい。
The number of one or more connecting
本例の外部端子36は、板状部34のX軸方向の負側の端部に設けられている。外部端子36が設けられる位置は、これに限定されない。外部端子36は、板状部34の中心CLの近傍に設けられてよく、板状部34のX軸方向の正側の端部に設けられてよい。外部端子36の位置が異なる場合、第2板厚領域342が設けられる位置も異なってよい。すなわち、第2板厚領域342は、他の接続部32よりも外部端子36から離間して設けられた接続部32と外部端子36との間の電流経路の抵抗成分を低減し、インピーダンスの不均衡を抑制するように配置されてよい。
The
図2Bは、図2Aにおけるa-a'断面の一例を示す。本例の板状部34は、第1金属プレート350と、第2金属プレート352とを含む。第1金属プレート350および第2金属プレート352は、金属からなってよい。例えば、第1金属プレート350および第2金属プレート352の材料は、アルミニウムであってよく、銅であってよい。第1金属プレート350と第2金属プレート352とは、同一の材料からなってよい。
FIG. 2B shows an example of the aa' cross section in FIG. 2A. The
第2金属プレート352は、第1金属プレート350と接合されてよい。第1金属プレート350と第2金属プレート352とは、導電可能な方法によって接合されてよい。例えば、第1金属プレート350と第2金属プレート352とは、はんだ材を用いて接合されてよく、焼結材を用いて接合されてよく、溶接により接合されてよい。
The
第1板厚領域340は、第1金属プレート350からなる領域であってよい。すなわち、第1板厚領域340の第1厚さTR1は、第1金属プレート350の厚さTM1であってよい。第2板厚領域342は、第1金属プレート350と第2金属プレート352とが接合された領域であってよい。すなわち、第2板厚領域342の第2厚さTR2は、第1金属プレート350の厚さTM1と第2金属プレート352の厚さTM2の和であってよい。これにより、第2厚さTR2は第1厚さTR1よりも厚くなる。
The first
第1金属プレート350の厚さTM1と第2金属プレート352の厚さTM2とは、同一であってよく、異なっていてよい。上述のように、第2厚さTR2は、第1厚さTR1の1.5倍以上、3.5倍以下であってよい。すなわち、第2金属プレート352の厚さTM2は、第1金属プレート350の厚さTM1の0.5倍以上、2.5倍以下であってよい。一例として、第1金属プレート350の厚さTM1と第2金属プレート352の厚さTM2とが同一である場合、第2厚さTR2は、第1厚さTR1の2倍である。
The thickness TM1 of the
本例の半導体装置100は、第1金属プレート350と第2金属プレート352とが導電可能な方法によって接合されることにより、第1金属プレート350と第2金属プレート352とが接合された領域である第2板厚領域342を通過する電流経路の抵抗成分を低減し、インピーダンスの不均衡を抑制することができる。
The
本例の第2金属プレート352は、第1金属プレート350に対してY軸方向の負側に接合されている。第2金属プレート352の接合方向は、これに限定されない。第2金属プレート352は、第1金属プレート350に対してY軸方向の正側に接合されてもよい。
The
外部端子36および接続部32は、第1金属プレート350と一体的に形成されてよい。すなわち、第1金属プレート350を形成する金属プレートを切り出して、外部端子36、板状部34および接続部32を形成した後で、第2板厚領域342となる領域において第1金属プレート350に第2金属プレート352を接合することで、接続部材30が形成されてよい。このようにして、外部端子36、第1板厚領域340と連結された第1接続部群322に含まれる1または複数の第1接続部324および第2板厚領域342と連結された第2接続部群326に含まれる1または複数の第2接続部328のいずれもの厚さは、第1板厚領域340の第1厚さTR1と同一であってよい。
The
図3は、接続部材30の変形例の平面図を示す。本例の接続部材30は、第1板厚領域340と第2板厚領域342の境界の一端が第1方向(本例では、X軸)における板状部34の中心CLに位置する点で、図2Aの実施例と相違する。その他は、図2Aの実施例と同一であってよい。本例においても、第1板厚領域340と第2板厚領域342の境界の一端が第1方向における板状部34の中心CLを挟む2つの接続部32の間に位置することで、第2板厚領域342を通過する電流経路の抵抗成分を低減し、インピーダンスの不均衡を抑制することができる。
FIG. 3 shows a plan view of a modification of the connecting
図4Aは、接続部材30の変形例の平面図を示す。本例の接続部材30は、外部端子36が第1方向における板状部34の中心付近に配置され、第2板厚領域342が板状部34の両端に配置され、複数の接続部32の数が異なる点で、図2Aおよび図3の実施例と相違する。その他は、図2Aおよび/または図3の実施例と同一であってよい。
FIG. 4A shows a plan view of a modification of the connecting
本例の接続部材30は、3つの接続部32を有する。この場合、3つの絶縁板20が接続部材30により並列に接続されてよい。
The connecting
本例の外部端子36は、第1方向における板状部34の中心付近に配置される。このように、外部端子36の位置は、半導体装置100のケース部110の外部に露出する位置に応じて変更されてよい。
The
本例の第1接続部324は、板状部34の中心付近に配置され、第2接続部328は、板状部34の両端付近に配置されている。したがって、第2接続部328は、第1接続部324よりも外部端子36から離間して設けられている。本例においても、第1板厚領域340が第1接続部324と連結され、第2板厚領域342が第2接続部328と連結されることで、第1接続部324および第2接続部328のそれぞれと外部端子36との間の電流経路におけるインピーダンスの不均衡を抑制することができる。
The first connecting
本例の第1板厚領域340と第2板厚領域342の境界の一端は、第1接続部324と第2接続部328との第1方向における中間付近に位置する。第1板厚領域340と第2板厚領域342の境界の他端は、外部端子36の下方に位置してよい。ただし、第2板厚領域342は、第2接続部328と外部端子36との間の電流経路の抵抗成分を低減し、インピーダンスの不均衡を抑制するように設けられていれば、その配置は限定されない。
One end of the boundary between the first
図4Bは、図4Aにおけるb-b'断面の一例を示す。本例の第2金属プレート352は、第1金属プレート350に対してY軸方向の正側に接合されている。
FIG. 4B shows an example of the bb' cross section in FIG. 4A. The
第2金属プレート352は、第2板厚領域342の数に応じて、複数の第2金属プレート352を含んでよい。本例の第2金属プレート352は、2枚の第2金属プレート352を含む。
The
図5Aは、接続部材30の変形例の平面図を示す。本例の接続部材30は、板状部34が第3板厚領域344を含む点で、図2Aの実施例と相違する。その他は、図2Aの実施例と同一であってよい。
FIG. 5A shows a plan view of a modification of the connecting
第3板厚領域344は、第2厚さよりも厚い第3厚さを有してよい。第3厚さは、第1厚さの2倍以上、6倍以下であってよい。一例として、第3厚さは、第1厚さの3倍である。
The third
接続部材30は、第2接続部群326よりも外部端子36から離間して設けられた1または複数の接続部32を含む第3接続部群330を有してよい。本例の第3接続部群330は、1つの接続部32を含む。第3板厚領域344は、第3接続部群330と連結されてよい。これにより、本例の半導体装置100は、第1接続部群322、第2接続部群326および第3接続部群330のそれぞれと外部端子36との間の電流経路のインピーダンスの不均衡を抑制することができる。特に、第2板厚領域342のみによるインピーダンスの不均衡の抑制が不十分な場合に、第3板厚領域344が設けられてよい。このように、接続部材30は、複数の板厚領域を含んでよく、複数の板厚領域のそれぞれの厚さを調整することで、電流経路間のインピーダンスの不均衡を抑制してよい。
The connecting
図5Bは、図5Aにおけるc-c'断面の一例を示す。本例の板状部34は、第3金属プレート354を含む。第3金属プレート354は、金属からなってよい。例えば、第3金属プレート354の材料は、アルミニウムであってよく、銅であってよい。第3金属プレート354は、第1金属プレート350および第2金属プレート352と同一の材料からなってよい。
FIG. 5B shows an example of the cc' cross section in FIG. 5A. The plate-shaped
第3金属プレート354は、第1金属プレート350または第2金属プレート352と接合されてよい。本例の第3金属プレート354は、第2金属プレート352と接合されている。他の例として、第2金属プレート352がY軸方向の負側において第1金属プレート350と接合され、第3金属プレート354がY軸方向の正側において第1金属プレート350と接合されてもよい。
The
第3金属プレート354と、第1金属プレート350または第2金属プレート352とは、導電可能な方法によって接合されてよい。例えば、第3金属プレート354と、第1金属プレート350または第2金属プレート352とは、はんだ材を用いて接合されてよく、焼結材を用いて接合されてよく、溶接により接合されてよい。
The
第3板厚領域344は、第1金属プレート350と第2金属プレート352と第3金属プレート354とが接合された領域であってよい。第3板厚領域344の厚さTR3は、第1金属プレート350の厚さTM1と第2金属プレート352の厚さTM2と第3金属プレート354の厚さTM3の和であってよい。これにより、第3厚さTR3は第2厚さTR2よりも厚くなる。
The third
第3金属プレート354の厚さTM3は、第1金属プレート350の厚さTM1および/または第2金属プレート352の厚さTM2と同一であってよく、異なっていてよい。第3金属プレート354の厚さTM3は、第1金属プレート350の厚さTM1の0.5倍以上、2.5倍以下であってよい。一例として、第1金属プレート350の厚さTM1、第2金属プレート352の厚さTM2、および、第3金属プレート354の厚さTM3が同一である場合、第3厚さTR3は、第1厚さTR1の3倍である。
The thickness TM3 of the
本例の半導体装置100は、第3金属プレート354と、第1金属プレート350または第2金属プレート352とが、導電可能な方法によって接合されることにより、第1金属プレート350と第2金属プレート352と第3金属プレート354とが接合された領域である第3板厚領域344を通過する電流経路の抵抗成分を低減し、インピーダンスの不均衡を抑制することができる。
In the
外部端子36および接続部32は、第1金属プレート350と一体的に形成されてよい。すなわち、第1金属プレート350を形成する金属プレートを切り出して、外部端子36、板状部34および接続部32を形成した後で、第2板厚領域342となる領域において第1金属プレート350に第2金属プレート352を接合し、第3板厚領域344となる領域において第1金属プレート350または第2金属プレート352に第3金属プレート354を接合することで、接続部材30が形成されてよい。このようにして、外部端子36、第1板厚領域340と連結された第1接続部群322に含まれる1または複数の接続部32、第2板厚領域342と連結された第2接続部群326に含まれる1または複数の接続部32および第3板厚領域344と連結された第3接続部群330に含まれる1または複数の接続部32のいずれもの厚さは、第1板厚領域340の第1厚さTR1と同一であってよい。
The
以上、本考案を実施の形態を用いて説明したが、本考案の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本考案の技術的範囲に含まれ得ることが、実用新案登録請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It will be apparent to those skilled in the art that various changes or improvements can be made to the embodiments described above. It is clear from the description of the claims of the utility model registration that forms with such changes or improvements may also be included within the technical scope of the present invention.
実用新案登録請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。実用新案登録請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The execution order of each process such as operation, procedure, step, and stage in the apparatus, system, program, and method shown in the utility model registration claims, specification, and drawings is specifically defined as "before", "before", " It should be noted that the process may be implemented in any order unless it is explicitly stated as ``before'' or the like, and unless the output of the previous process is used in the subsequent process. Even if the scope of the utility model registration claims, the specification, and the operational flow in the drawings are explained using "first," "next," etc. for convenience, it does not mean that the operations must be carried out in this order. It doesn't mean anything.
20・・・絶縁板、22・・・出力端子、24・・・正極端子、26・・・負極端子、30・・・接続部材、32・・・接続部、34・・・板状部、36・・・外部端子、40・・・半導体チップ、42・・・トランジスタ部、44・・・ダイオード部、50・・・ゲート端子、52・・・ゲート接続部、60・・・エミッタ端子、62・・・エミッタ接続部、66・・・補助コレクタ端子、68・・・補助コレクタ接続部、70・・・外部出力端子、72・・・外部正極端子、74・・・外部負極端子、80・・・温度センス端子、82・・・温度センス接続部、84・・・温度センス部、100・・・半導体装置、110・・・ケース部、112・・・切込部、114・・端子配置面、116・・・凸部、120・・・ベース部、322・・・第1接続部群、324・・・第1接続部、326・・・第2接続部群、328・・・第2接続部、330・・・第3接続部群、340・・・第1板厚領域、342・・・第2板厚領域、344・・・第3板厚領域、350・・・第1金属プレート、352・・・第2金属プレート、354・・・第3金属プレート
DESCRIPTION OF
Claims (13)
前記複数の半導体チップと電気的に接続された接続部材と、
を備え、
前記接続部材は、
外部端子と、
前記外部端子と連結した板状部と、
前記板状部と連結し、前記複数の半導体チップと電気的に接続するための1または複数の接続部を含む第1接続部群と、
前記第1接続部群よりも前記外部端子から離間して設けられた1または複数の接続部を含む第2接続部群と、
を有し、
前記板状部は、
前記第1接続部群と連結され、予め定められた第1厚さを有する第1板厚領域と、
前記第2接続部群と連結され、前記第1厚さよりも厚い第2厚さを有する第2板厚領域と、
を含む
半導体装置。 multiple semiconductor chips;
a connecting member electrically connected to the plurality of semiconductor chips;
Equipped with
The connecting member is
external terminal and
a plate-shaped portion connected to the external terminal;
a first connection part group including one or more connection parts for connecting with the plate-shaped part and electrically connecting with the plurality of semiconductor chips;
a second connection part group including one or more connection parts provided farther from the external terminal than the first connection part group;
has
The plate-shaped portion is
a first plate thickness region connected to the first connection portion group and having a predetermined first thickness;
a second plate thickness region connected to the second connection group and having a second thickness thicker than the first thickness;
Including semiconductor devices.
第1金属プレートと、
前記第1金属プレートと接合された第2金属プレートと、
を含み、
前記第1板厚領域は、前記第1金属プレートからなる領域であり、
前記第2板厚領域は、前記第1金属プレートと前記第2金属プレートとが接合された領域である
請求項1に記載の半導体装置。 The plate-shaped portion is
a first metal plate;
a second metal plate joined to the first metal plate;
including;
The first plate thickness region is a region made of the first metal plate,
The semiconductor device according to claim 1, wherein the second plate thickness region is a region where the first metal plate and the second metal plate are joined.
請求項2に記載の半導体装置。 The semiconductor device according to claim 2, wherein the first metal plate and the second metal plate are joined using a solder material.
請求項2に記載の半導体装置。 The semiconductor device according to claim 2, wherein the first metal plate and the second metal plate are joined using a sintered material.
請求項2に記載の半導体装置。 The semiconductor device according to claim 2, wherein the first metal plate and the second metal plate are joined by welding.
請求項2に記載の半導体装置。 The semiconductor device according to claim 2, wherein the first metal plate and the second metal plate are made of the same material.
請求項1から6のいずれか一項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 6, wherein the second thickness is 1.5 times or more and 3.5 times or less than the first thickness.
請求項7に記載の半導体装置。 The semiconductor device according to claim 7, wherein the second thickness is twice the first thickness.
前記第1板厚領域と前記第2板厚領域の境界の一端は、前記第1方向における前記板状部の中心を挟む2つの接続部の間に位置する
請求項1から6のいずれか一項に記載の半導体装置。 The first connection part group and the second connection part group are arranged in a predetermined first direction,
Any one of claims 1 to 6, wherein one end of the boundary between the first plate thickness region and the second plate thickness region is located between two connecting portions sandwiching the center of the plate-like portion in the first direction. The semiconductor device described in .
請求項1から6のいずれか一項に記載の半導体装置。 Any one of claims 1 to 6, wherein the number of the one or more connecting parts included in the first connecting part group is equal to the number of the one or more connecting parts included in the second connecting part group. The semiconductor device described in .
請求項1から6のいずれか一項に記載の半導体装置。 The boundary between the first plate thickness region and the second plate thickness region contacts a first furthest terminal that is farthest from the external terminal among the one or more connecting portions included in the first connecting portion group. The semiconductor device according to claim 1 .
請求項1から6のいずれか一項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 6, wherein the plate-like portion includes a third plate thickness region having a third thickness thicker than the second thickness.
前記第3板厚領域は、前記第3接続部群と連結される
請求項12に記載の半導体装置。 The connecting member has a third connecting part group including one or more connecting parts provided farther from the external terminal than the second connecting part group,
The semiconductor device according to claim 12, wherein the third plate thickness region is connected to the third connection group.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023002783U JP3243959U (en) | 2023-08-01 | 2023-08-01 | semiconductor equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023002783U JP3243959U (en) | 2023-08-01 | 2023-08-01 | semiconductor equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3243959U true JP3243959U (en) | 2023-09-29 |
Family
ID=88098662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023002783U Active JP3243959U (en) | 2023-08-01 | 2023-08-01 | semiconductor equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3243959U (en) |
-
2023
- 2023-08-01 JP JP2023002783U patent/JP3243959U/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7153649B2 (en) | Power semiconductor modules with low gate path inductance | |
US11521933B2 (en) | Current flow between a plurality of semiconductor chips | |
JP5550553B2 (en) | Power semiconductor module | |
US11538794B2 (en) | Power converter with an upper arm and a lower arm and at least first and second semiconductor devices connected by a bridging member | |
WO2018142863A1 (en) | Semiconductor module, electric automobile and power control unit | |
JP2023521767A (en) | Power modules for high power applications | |
CN109997223B (en) | Power semiconductor module | |
US10535577B2 (en) | Semiconductor device | |
EP0923131A2 (en) | Semiconductor assembly | |
CN113823625A (en) | Power module and motor controller | |
US10530354B2 (en) | Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device | |
CN114300435A (en) | Semiconductor module | |
JP3243959U (en) | semiconductor equipment | |
CN113113389A (en) | Power module with low near field radiation EMI noise | |
US20180233464A1 (en) | Semiconductor module | |
EP4261878A1 (en) | Multi-chip device with gate redistribution structure | |
EP4203019A1 (en) | Power module and method for manufacturing a power module | |
CN216389358U (en) | Power module and motor controller | |
CN219696441U (en) | High-current low-inductance power semiconductor module | |
CN113764357B (en) | Packaging structure of conductive module | |
EP4270477A2 (en) | Power module and method for manufacturing a power module | |
US20240030211A1 (en) | Semiconductor module | |
US20230345637A1 (en) | Semiconductor device | |
WO2023233936A1 (en) | Semiconductor module | |
CN113380749A (en) | Low-inductance SiC module layout |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3243959 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |