JP3243959U - semiconductor equipment - Google Patents
semiconductor equipment Download PDFInfo
- Publication number
- JP3243959U JP3243959U JP2023002783U JP2023002783U JP3243959U JP 3243959 U JP3243959 U JP 3243959U JP 2023002783 U JP2023002783 U JP 2023002783U JP 2023002783 U JP2023002783 U JP 2023002783U JP 3243959 U JP3243959 U JP 3243959U
- Authority
- JP
- Japan
- Prior art keywords
- plate
- thickness
- metal plate
- connection
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
【課題】電流経路のインピーダンスの不均衡を抑制し、スイッチング動作による破損を防止する半導体装置を提供する。【解決手段】半導体装置は、複数の半導体チップと、前記複数の半導体チップと電気的に接続された接続部材３０と、を備え、前記接続部材は、外部端子３６と、前記外部端子と連結した板状部３４と、前記板状部と連結し、前記複数の半導体チップと電気的に接続するための１または複数の接続部３２を含む第１接続部群３２２と、前記第１接続部群よりも前記外部端子から離間して設けられた１または複数の接続部を含む第２接続部群３２６と、を有し、前記板状部は、前記第１接続部群と連結され、予め定められた第１厚さを有する第１板厚領域３４０と、前記第２接続部群と連結され、前記第１厚さよりも厚い第２厚さを有する第２板厚領域３４２と、を含む。【選択図】図２ＡThe present invention provides a semiconductor device that suppresses impedance imbalance in a current path and prevents damage due to switching operations. A semiconductor device includes a plurality of semiconductor chips and a connection member 30 electrically connected to the plurality of semiconductor chips, and the connection member has an external terminal 36 and a connection member 30 connected to the external terminal. a first connection part group 322 that is connected to the plate part and includes one or more connection parts 32 for electrically connecting to the plurality of semiconductor chips; and the first connection part group. a second connection part group 326 including one or more connection parts provided at a distance from the external terminal, and the plate-shaped part is connected to the first connection part group and has a predetermined connection part group. and a second thickness region 342 connected to the second connection part group and having a second thickness thicker than the first thickness. [Selection diagram] Figure 2A
Description
本考案は、半導体装置に関する。 The present invention relates to a semiconductor device.
特許文献１には、「電流経路の抵抗値のバラツキを抑制した半導体装置」が記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 国際公開第２０１９／２３０２９２号
［特許文献２］ 国際公開第２０２１／００２１３２号
［特許文献３］ 特開２００６－２０３９７４号公報
［特許文献４］ 特開２０２２－１６２１９１号公報
［特許文献５］ 特開２０２１－６４６７４号公報
Patent Document 1 describes a "semiconductor device in which variation in resistance value of a current path is suppressed".
[Prior art documents]
[Patent document]
[Patent Document 1] International Publication No. 2019/230292 [Patent Document 2] International Publication No. 2021/002132 [Patent Document 3] JP 2006-203974 [Patent Document 4] JP 2022-162191 [Patent Document 5] Japanese Patent Application Publication No. 2021-64674
本考案の態様においては、複数の半導体チップと、前記複数の半導体チップと電気的に接続された接続部材と、を備え、前記接続部材は、外部端子と、前記外部端子と連結した板状部と、前記板状部と連結し、前記複数の半導体チップと電気的に接続するための１または複数の接続部を含む第１接続部群と、前記第１接続部群よりも前記外部端子から離間して設けられた１または複数の接続部を含む第２接続部と、を有し、前記板状部は、前記第１接続部と連結され、予め定められた第１厚さを有する第１板厚領域と、前記第２接続部と連結され、前記第１厚さよりも厚い第２厚さを有する第２板厚領域と、を含む半導体装置を提供する。 An aspect of the present invention includes a plurality of semiconductor chips and a connecting member electrically connected to the plurality of semiconductor chips, and the connecting member includes an external terminal and a plate-shaped portion connected to the external terminal. a first connection part group that is connected to the plate-like part and includes one or more connection parts for electrically connecting with the plurality of semiconductor chips; a second connection part including one or more connection parts provided apart from each other, the plate-shaped part is connected to the first connection part, and has a first thickness having a predetermined first thickness. A semiconductor device is provided that includes a one-thickness region and a second thickness region that is connected to the second connection portion and has a second thickness that is thicker than the first thickness.
上記半導体装置において、前記板状部は、第１金属プレートと、前記第１金属プレートと接合された第２金属プレートと、を含んでよい。前記第１板厚領域は、前記第１金属プレートからなる領域であってよい。前記第２板厚領域は、前記第１金属プレートと前記第２金属プレートとが接合された領域であってよい。 In the semiconductor device, the plate-shaped portion may include a first metal plate and a second metal plate joined to the first metal plate. The first plate thickness region may be a region made of the first metal plate. The second plate thickness region may be a region where the first metal plate and the second metal plate are joined.
上記いずれかの半導体装置において、前記第１金属プレートと前記第２金属プレートとは、はんだ材を用いて接合されてよい。 In any of the above semiconductor devices, the first metal plate and the second metal plate may be joined using a solder material.
上記いずれかの半導体装置において、前記第１金属プレートと前記第２金属プレートとは、焼結材を用いて接合されてよい。 In any of the above semiconductor devices, the first metal plate and the second metal plate may be joined using a sintered material.
上記いずれかの半導体装置において、前記第１金属プレートと前記第２金属プレートとは、溶接により接合されてよい。 In any of the above semiconductor devices, the first metal plate and the second metal plate may be joined by welding.
上記いずれかの半導体装置において、前記第１金属プレートと前記第２金属プレートとは、同一の材料からなってよい。 In any of the above semiconductor devices, the first metal plate and the second metal plate may be made of the same material.
上記いずれかの半導体装置において、前記第２厚さは、前記第１厚さの１．５倍以上、３．５倍以下であってよい。 In any of the above semiconductor devices, the second thickness may be 1.5 times or more and 3.5 times or less the first thickness.
上記いずれかの半導体装置において、前記第２厚さは、前記第１厚さの２倍であってよい。 In any of the above semiconductor devices, the second thickness may be twice the first thickness.
上記いずれかの半導体装置において、前記第１接続部群および前記第２接続部群は、予め定められた第１方向に配列されてよい。前記第１板厚領域と前記第２板厚領域の境界の一端は、前記第１方向における前記板状部の中心を挟む２つの接続部の間に位置してよい。 In any of the above semiconductor devices, the first connection portion group and the second connection portion group may be arranged in a predetermined first direction. One end of the boundary between the first plate thickness region and the second plate thickness region may be located between two connecting portions that sandwich the center of the plate portion in the first direction.
上記いずれかの半導体装置において、前記第１接続部群に含まれる前記１または複数の接続部の数は、前記第２接続部群に含まれる前記１または複数の接続部の数と等しくてよい。 In any of the above semiconductor devices, the number of the one or more connection parts included in the first connection part group may be equal to the number of the one or more connection parts included in the second connection part group. .
上記いずれかの半導体装置において、前記第１板厚領域と前記第２板厚領域の境界は、前記第１接続部群に含まれる前記１または複数の接続部のうち、前記外部端子から最も離間した第１最離間端子と接してよい。 In any of the above semiconductor devices, the boundary between the first plate thickness region and the second plate thickness region is the one most distant from the external terminal among the one or more connecting portions included in the first connecting portion group. may be in contact with the first furthest terminal.
上記いずれかの半導体装置において、前記板状部は、前記第２厚さよりも厚い第３厚さを有する第３板厚領域を含んでよい。 In any of the above semiconductor devices, the plate-shaped portion may include a third thickness region having a third thickness thicker than the second thickness.
上記いずれかの半導体装置において、前記接続部材は、前記第２接続部群よりも前記外部端子から離間して設けられた１または複数の接続部を含む第３接続部群を有してよい。前記第３板厚領域は、前記第３接続部群と連結されてよい。 In any of the above semiconductor devices, the connection member may have a third connection part group including one or more connections provided further away from the external terminal than the second connection part group. The third plate thickness region may be connected to the third connection group.
なお、上記の考案の概要は、本考案の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 Note that the above summary of the invention does not list all the features of the invention. Furthermore, subcombinations of these features may also constitute inventions.
以下、考案の実施の形態を通じて本考案を説明するが、以下の実施形態は実用新案登録請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが考案の解決手段に必須であるとは限らない。 The present invention will be described below through embodiments of the invention, but the following embodiments are not intended to limit the invention claimed as a utility model. Furthermore, not all combinations of features described in the embodiments are essential to the proposed solution.
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体チップの上面と平行な面をＸＹ面とし、半導体チップが有する半導体基板の深さ方向をＺ軸とする。 In this specification, technical matters may be explained using orthogonal coordinate axes of the X-axis, Y-axis, and Z-axis. In this specification, a plane parallel to the top surface of a semiconductor chip is defined as an XY plane, and a depth direction of a semiconductor substrate included in the semiconductor chip is defined as a Z axis.
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。 In this specification, when the term "same" or "equal" is used, it may also include the case where there is an error due to manufacturing variations or the like. The error is, for example, within 10%.
図１Ａは、半導体装置１００の斜視図の一例を示す。半導体装置１００は、ケース部１１０と、ベース部１２０と、複数の端子とを備える。半導体装置１００は、インバータまたはコンバータ等の電力変換装置として機能してよい。半導体装置１００は、半導体チップ４０等を内部に収容してよい。半導体装置１００は、複数の半導体チップ４０を備える。半導体チップ４０については、後述する。
FIG. 1A shows an example of a perspective view of a
ケース部１１０は、半導体装置１００が備える複数の半導体チップ４０等を収容する。ケース部１１０は、絶縁性の樹脂で成型されている。ケース部１１０は、ベース部１２０上に設けられる。ケース部１１０には、絶縁性を確保するための切込部１１２が設けられてよい。
The
ベース部１２０は、ねじ等によりケース部１１０に固定されている。ケース部１１０には、ベース部１２０を固定するための穴部が設けられてよい。ベース部１２０は、接地電位に設定されてよい。ベース部１２０は、ＸＹ平面に主面を有する。
The
端子配置面１１４は、ケース部１１０の上面側において、複数の端子が設けられる面である。端子配置面１１４には、ゲート端子５０と、エミッタ端子６０と、補助コレクタ端子６６と、温度センス端子８０とが設けられてよい。端子配置面１１４は、Ｚ軸方向に凸部１１６を有する。
The
凸部１１６は、端子配置面１１４の中央付近に設けられる。凸部１１６は、端子配置面１１４の長手方向（本例では、Ｘ軸方向）に延伸して設けられる。凸部１１６上には、外部出力端子７０と、外部正極端子７２と、外部負極端子７４とが設けられている。外部出力端子７０と、外部正極端子７２と、外部負極端子７４とは、ＩＧＢＴ等のパワーデバイスに流れる大電流の電流経路を形成してよい。上面視において、凸部１１６に設けられた外部出力端子７０、外部正極端子７２および外部負極端子７４のそれぞれの面積は、端子配置面１１４に設けられたゲート端子５０、エミッタ端子６０、補助コレクタ端子６６および温度センス端子８０のそれぞれの面積よりも大きくてよい。外部出力端子７０、外部正極端子７２および外部負極端子７４は、接続部材３０の外部端子３６の例である。接続部材３０および外部端子３６については、後述する。
The convex
外部出力端子７０は、交流出力端子である。外部正極端子７２は、直流電源の正側端子である。外部負極端子７４は、直流電源の負側端子である。それぞれの端子は、半導体装置１００が備える複数の半導体チップ４０の対応する端子と電気的に接続されてよい。
ゲート端子５０は、後述するトランジスタ部４２のゲート電圧を供給するゲート端子である。エミッタ端子６０は、トランジスタ部４２のエミッタ電圧を出力する。補助コレクタ端子６６は、トランジスタ部４２のコレクタ電圧を出力する。温度センス端子８０は、ケース部１１０内に埋設されてケース部１１０の内部温度を検出するサーミスタに接続されたサーミスタ用の端子である。
The
図１Ｂは、半導体装置１００の平面図の一例を示す。同図は、ケース部１１０の内部において、ベース部１２０上に設けられた回路の配置例を示す。本例の半導体装置１００は、２レベル電力変換装置である。半導体装置１００は、３レベル電力変換装置であってよく、他の装置であってもよい。
FIG. 1B shows an example of a plan view of the
半導体装置１００は、ベース部１２０上に１以上の絶縁板２０を備える。本例の半導体装置１００は、ベース部１２０上に６つの絶縁板２０を備える。本例において、ベース部１２０上には、６つの絶縁板２０がＸ軸方向に並んで配置されている。
The
絶縁板２０上には、複数の半導体チップ４０および複数の配線パターンが配置されてよい。複数の半導体チップ４０は、トランジスタ部４２と、ダイオード部４４とを有してよい。トランジスタ部４２とダイオード部４４とは、配線パターンおよび／またはワイヤ部材等により接続され、電力変換回路を形成してよい。各絶縁板２０上に設けられた複数の半導体チップ４０により形成される回路は、同一であってよい。
A plurality of
絶縁板２０は、ベース部１２０に接合されている。絶縁板２０は、伝熱性の良いセラミックス（例えばアルミナ）基板の両面に導体性のパターンを有してよい。例えば、絶縁板２０は、セラミックス基板上に銅回路板を直接接合したＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄ）基板である。
The insulating
各絶縁板２０は、接続部材３０により並列に接続されてよい。各絶縁板２０上に同一の回路が形成され、各絶縁板２０が接続部材３０により並列に接続されることで、半導体装置１００の電流定格を増加することができる。
Each insulating
ベース部１２０上には、ゲート接続部５２と、エミッタ接続部６２と、補助コレクタ接続部６８と、温度センス接続部８２とが設けられてよい。各接続部は、ベース部１２０上に設けられた回路パターンであってよい。各接続部は、ケース部１１０に設けられた各端子と接続される。ゲート接続部５２は、ゲート端子５０と接続される。エミッタ接続部６２は、エミッタ端子６０と接続される。補助コレクタ接続部６８は、補助コレクタ端子６６と接続される。温度センス接続部８２は、温度センス端子８０と接続される。
A
温度センス接続部８２は、温度センス部８４と接続されてよい。温度センス部８４は、一例としてサーミスタである。
The temperature
接続部材３０は、複数の半導体チップ４０と電気的に接続される。接続部材３０は、金属等の導電性の材料で形成されてよい。例えば、接続部材３０の材料は、アルミニウムであってよく、銅であってよい。接続部材３０は、１または複数の接続部３２と、板状部３４と、を有してよい。１または複数の接続部３２は、複数の半導体チップ４０と電気的に接続する。接続部材３０は、ＸＺ平面に主面を有する。
The
各絶縁板２０は、出力端子２２と、正極端子２４と、負極端子２６とを備えてよい。各端子は、対応する各外部端子と電気的に接続されてよい。
Each insulating
出力端子２２は、接続部３２を介して、板状部３４と接続されてよい。出力端子２２が接続された板状部３４は、ケース部１１０内の上部において、外部出力端子７０と連結してよい。この場合、接続部材３０の外部端子３６は、外部出力端子７０である。
The
正極端子２４は、接続部３２を介して、板状部３４と接続されてよい。正極端子２４が接続された板状部３４は、ケース部１１０内の上部において、外部正極端子７２と連結してよい。この場合、接続部材３０の外部端子３６は、外部正極端子７２である。
The
負極端子２６は、接続部３２を介して、板状部３４と接続されてよい。負極端子２６が接続された板状部３４は、ケース部１１０内の上部において、外部負極端子７４と連結してよい。この場合、接続部材３０の外部端子３６は、外部負極端子７４である。
The
図２Ａは、接続部材３０の平面図の一例を示す。接続部材３０は、複数の接続部３２と、板状部３４と、外部端子３６と、を有する。なお、本図において、接続部３２は簡略化されている。接続部３２は、図１Ｂに示されるように、折り曲げられて各絶縁板２０と接続されてよい。
FIG. 2A shows an example of a plan view of the connecting
外部端子３６は、半導体装置１００のケース部１１０の外部に露出して設けられる端子である。外部端子３６は、外部出力端子７０であってよく、外部正極端子７２であってよく、外部負極端子７４であってよい。すなわち、本例の接続部材３０は、各絶縁板２０の出力端子２２と電気的に接続されてよく、各絶縁板２０の正極端子２４と電気的に接続されてよく、各絶縁板２０の負極端子２６と電気的に接続されてよい。
The
板状部３４は、外部端子３６と連結する。板状部３４が外部端子３６と連結するとは、板状部３４と外部端子３６とが物理的に結合した状態であってよい。板状部３４と外部端子３６とは、一体的に形成されてよい。板状部３４と外部端子３６とが一体的に形成されることで、板状部３４は外部端子３６と連結してよい。
The plate-
板状部３４は、第１板厚領域３４０と、第２板厚領域３４２と、を含む。第１板厚領域３４０は、予め定められた第１厚さを有してよい。第２板厚領域３４２は、第１厚さよりも厚い第２厚さを有してよい。第２厚さは、第１厚さの１．５倍以上、３．５倍以下であってよい。一例として、第２厚さは、第１厚さの２倍である。ここで、板状部３４の厚さとは、板状部３４の主面と直交する方向の長さであってよい。本例の板状部３４は、ＸＺ面に主面を有するので、板状部３４の厚さとは、Ｙ軸方向の長さであってよい。
The plate-shaped
外部端子３６の厚さは、第１板厚領域３４０の第１厚さと同一であってよく、第２板厚領域３４２の第２厚さと異なっていてよい。外部端子３６の厚さが第１板厚領域３４０の第１厚さと同一である場合、第１板厚領域３４０と外部端子３６とが一体的に形成されることで、板状部３４は外部端子３６と連結してよい。
The thickness of the
接続部３２は、板状部３４と連結する。接続部３２が板状部３４と連結するとは、接続部３２と板状部３４とが物理的に結合した状態であってよい。接続部３２と板状部３４とは、一体的に形成されてよい。接続部３２と板状部３４とが一体的に形成されることで、接続部３２は板状部３４と連結してよい。
The connecting
本例の接続部材３０は、６つの接続部３２を有する。接続部材３０が有する接続部３２の数は、これに限定されない。接続部材３０は、５つ以下の接続部３２を有してよく、７つ以上の接続部３２を有してよい。例えば、接続部材３０は、３つの接続部３２を有してよく、４つの接続部３２を有してよく、８つの接続部３２を有してよい。この場合、３つの絶縁板２０が接続部材３０によって並列に接続されてよく、４つの絶縁板２０が接続部材３０によって並列に接続されてよく、８つの絶縁板２０が接続部材３０によって並列に接続されてよい。
The connecting
接続部材３０は、第１接続部群３２２と、第２接続部群３２６と、を有する。第１接続部群３２２は、１または複数の第１接続部３２４を含む。第２接続部群３２６は、第１接続部群３２２よりも外部端子３６から離間して設けられる。第１板厚領域３４０は、第１接続部群３２２と連結されてよい。第２板厚領域３４２は、第２接続部群３２６と連結されてよい。
The
接続部３２の厚さは、第１板厚領域３４０の第１厚さと同一であってよく、第２板厚領域３４２の第２厚さと異なっていてよい。すなわち、第１板厚領域３４０と連結された第１接続部群３２２に含まれる１または複数の第１接続部３２４および第２板厚領域３４２と連結された第２接続部群３２６に含まれる１または複数の第２接続部３２８のいずれもの厚さは、第１板厚領域３４０の第１厚さと同一であってよい。
The thickness of the connecting
本例の外部端子３６は、板状部３４のＸ軸方向の負側の端部に設けられている。第１板厚領域３４０は、第２板厚領域３４２よりもＸ軸方向の負側に設けられている。このようにして、第２板厚領域３４２と連結された第２接続部群３２６は、第１板厚領域３４０と連結された第１接続部群３２２よりも、外部端子３６から離間して設けられてよい。
The
外部端子３６と複数の接続部３２のそれぞれとの間に電流が流れる場合、外部端子３６と複数の接続部３２のそれぞれとの間の電流経路の長さが異なる。これにより、外部端子３６と複数の接続部３２のそれぞれとの間の電流経路のインダクタンス成分がそれぞれ異なるので、各電流経路のインピーダンスに不均衡が生じる場合がある。各電流経路のインピーダンスの不均衡により電流アンバランスが発生し、スイッチング動作時にスパイクおよび／またはリンギングが起こることで、半導体装置１００が破損するおそれがある。
When a current flows between the
本例の半導体装置１００においては、第２板厚領域３４２の第２厚さが、第１板厚領域３４０の第１厚さよりも厚く、第２板厚領域３４２と連結された第２接続部群３２６が、第１板厚領域３４０と連結された第１接続部群３２２よりも外部端子３６から離間して設けられている。すなわち、外部端子３６と第２接続部群３２６との間の電流経路のインダクタンス成分は、外部端子３６と第１接続部群３２２との間の電流経路のインダクタンス成分よりも大きく、外部端子３６と第２接続部群３２６との間の電流経路の抵抗成分は、外部端子３６と第１接続部群３２２との間の電流経路の抵抗成分よりも小さい。本例の半導体装置１００は、インダクタンス成分の差を抵抗成分の差によってキャンセルすることで、各電流経路のインピーダンスの不均衡を抑制することができる。ひいては、本例の半導体装置１００は、電流アンバランスを抑制し、スイッチング動作時のスパイクおよび／またはリンギングの発生を抑制することで、半導体装置１００の破損を防止することができる。
In the
接続部材３０にスリット等を設けることで、外部端子３６と第１接続部群３２２との間の電流経路の長さを長くし、電流経路のインダクタンス成分を増加することで、外部端子３６と第２接続部群３２６との間の電流経路のインダクタンス成分との不均衡を抑制する場合がある。この場合、電流経路の長さの増加により寄生インピーダンスが大きくなるので、半導体装置１００のスイッチング速度を上げた場合にサージ電圧が増加するおそれがある。本例の半導体装置１００は、接続部材３０にスリット等を設けて電流経路の長さを長くする場合と比較して、半導体装置１００のスイッチング速度を上げた場合のサージ電圧の増加を抑制することができる。ただし、板厚の調整とスリット等の配置による電流経路の調整の双方を行うことにより、抵抗成分とインダクタンス成分の双方を調整して、インピーダンスの不均衡を抑制してもよい。
By providing a slit or the like in the
本例の第１接続部群３２２は、３つの接続部３２を含んでいる。第１接続部群３２２に含まれる１または複数の接続部３２の数は、これに限定されない。本例の第２接続部群３２６は、３つの接続部３２を含んでいる。第２接続部群３２６に含まれる１または複数の接続部３２の数は、これに限定されない。
The first
第１接続部群３２２に含まれる第１接続部３２４のそれぞれと外部端子３６との間の電流経路の長さも異なるので、各電流経路におけるインピーダンスの不均衡が生じる場合がある。第１接続部群３２２に含まれる第１接続部３２４のそれぞれと外部端子３６との間の電流経路におけるインピーダンスの不均衡は、第１接続部群３２２および第２接続部群３２６のそれぞれと外部端子３６との間の電流経路におけるインピーダンスの不均衡よりも小さくてよい。同様に、第２接続部群３２６に含まれる第２接続部３２８のそれぞれと外部端子３６との間の電流経路におけるインピーダンスの不均衡は、第１接続部群３２２および第２接続部群３２６のそれぞれと外部端子３６との間の電流経路におけるインピーダンスの不均衡よりも小さくてよい。すなわち、半導体装置１００は、第１接続部群３２２および第２接続部群３２６のそれぞれと外部端子３６との間の電流経路におけるインピーダンスの不均衡を抑制することで、全体のインピーダンスの不均衡を抑制してよい。
Since the lengths of the current paths between each of the
第１接続部群３２２および第２接続部群３２６は、予め定められた第１方向に配列されてよい。本例の第１接続部群３２２および第２接続部群３２６は、Ｘ軸方向に配列されている。第１板厚領域３４０と第２板厚領域３４２の境界の一端は、第１方向における板状部３４の中心ＣＬを挟む２つの接続部３２の間に位置してよい。本例の第１板厚領域３４０と第２板厚領域３４２の境界の一端は、Ｘ軸方向における板状部３４の中心ＣＬを挟む第１接続部３２４ｃと第２接続部３２８ａの間に位置している。すなわち、本例の半導体装置１００は、Ｘ軸方向における板状部３４の中心ＣＬよりも外部端子３６から離間した第２接続部群３２６と外部端子３６との間の電流経路の抵抗成分を調整することで、第１接続部群３２２および第２接続部群３２６のそれぞれと外部端子３６との間の電流経路におけるインピーダンスの不均衡を抑制している。
The first
第１板厚領域３４０と第２板厚領域３４２の境界は、第１接続部群３２２に含まれる１または複数の接続部３２のうち、外部端子３６から最も離間した第１最離間端子と接してよい。本例の第１板厚領域３４０と第２板厚領域３４２の境界の一端は、第１接続部群３２２に含まれる接続部３２のうち、外部端子３６から最も離間した第１最離間端子である第１接続部３２４ｃと接している。本例の第１板厚領域３４０と第２板厚領域３４２の境界の一端が第１最離間端子と接することで、第１最離間端子よりも外部端子３６から離間した第２接続部群３２６と外部端子３６との間の電流経路の抵抗成分を確実に低減することができる。
The boundary between the first
第１板厚領域３４０と第２板厚領域３４２の境界の他端は、外部端子３６の下方に位置してよい。ただし、第１板厚領域３４０と第２板厚領域３４２の境界の他端の位置は、これに限定されない。第１板厚領域３４０と第２板厚領域３４２の境界の他端の位置は、外部端子３６と離間していてもよい。すなわち、第２板厚領域３４２は、第２接続部３２８と外部端子３６との間の電流経路の抵抗成分を低減し、インピーダンスの不均衡を抑制するように設けられていれば、その配置は限定されない。
The other end of the boundary between the first
第１接続部群３２２に含まれる１または複数の接続部３２の数は、第２接続部群３２６に含まれる１または複数の接続部３２の数と等しくてよい。本例の第１接続部群３２２は、３つの接続部３２を含んでおり、本例の第２接続部群３２６は、３つの接続部３２を含んでいるので、それぞれの接続部群に含まれる接続部３２の数は等しい。ただし、それぞれの接続部群に含まれる接続部３２の数は異なっていてもよい。それぞれの接続部群に含まれる接続部３２の数は、インピーダンスの不均衡を抑制できるように設計されてよい。すなわち、抵抗成分を低減するための第２板厚領域３４２に連結される第２接続部３２８の数は、第２板厚領域３４２を設けない場合にインピーダンスの不均衡が大きくなる接続部３２の数に応じて決定されてよい。
The number of one or more connecting
本例の外部端子３６は、板状部３４のＸ軸方向の負側の端部に設けられている。外部端子３６が設けられる位置は、これに限定されない。外部端子３６は、板状部３４の中心ＣＬの近傍に設けられてよく、板状部３４のＸ軸方向の正側の端部に設けられてよい。外部端子３６の位置が異なる場合、第２板厚領域３４２が設けられる位置も異なってよい。すなわち、第２板厚領域３４２は、他の接続部３２よりも外部端子３６から離間して設けられた接続部３２と外部端子３６との間の電流経路の抵抗成分を低減し、インピーダンスの不均衡を抑制するように配置されてよい。
The
図２Ｂは、図２Ａにおけるａ－ａ'断面の一例を示す。本例の板状部３４は、第１金属プレート３５０と、第２金属プレート３５２とを含む。第１金属プレート３５０および第２金属プレート３５２は、金属からなってよい。例えば、第１金属プレート３５０および第２金属プレート３５２の材料は、アルミニウムであってよく、銅であってよい。第１金属プレート３５０と第２金属プレート３５２とは、同一の材料からなってよい。
FIG. 2B shows an example of the aa' cross section in FIG. 2A. The
第２金属プレート３５２は、第１金属プレート３５０と接合されてよい。第１金属プレート３５０と第２金属プレート３５２とは、導電可能な方法によって接合されてよい。例えば、第１金属プレート３５０と第２金属プレート３５２とは、はんだ材を用いて接合されてよく、焼結材を用いて接合されてよく、溶接により接合されてよい。
The
第１板厚領域３４０は、第１金属プレート３５０からなる領域であってよい。すなわち、第１板厚領域３４０の第１厚さＴＲ１は、第１金属プレート３５０の厚さＴＭ１であってよい。第２板厚領域３４２は、第１金属プレート３５０と第２金属プレート３５２とが接合された領域であってよい。すなわち、第２板厚領域３４２の第２厚さＴＲ２は、第１金属プレート３５０の厚さＴＭ１と第２金属プレート３５２の厚さＴＭ２の和であってよい。これにより、第２厚さＴＲ２は第１厚さＴＲ１よりも厚くなる。
The first
第１金属プレート３５０の厚さＴＭ１と第２金属プレート３５２の厚さＴＭ２とは、同一であってよく、異なっていてよい。上述のように、第２厚さＴＲ２は、第１厚さＴＲ１の１．５倍以上、３．５倍以下であってよい。すなわち、第２金属プレート３５２の厚さＴＭ２は、第１金属プレート３５０の厚さＴＭ１の０．５倍以上、２．５倍以下であってよい。一例として、第１金属プレート３５０の厚さＴＭ１と第２金属プレート３５２の厚さＴＭ２とが同一である場合、第２厚さＴＲ２は、第１厚さＴＲ１の２倍である。
The thickness TM1 of the
本例の半導体装置１００は、第１金属プレート３５０と第２金属プレート３５２とが導電可能な方法によって接合されることにより、第１金属プレート３５０と第２金属プレート３５２とが接合された領域である第２板厚領域３４２を通過する電流経路の抵抗成分を低減し、インピーダンスの不均衡を抑制することができる。
The
本例の第２金属プレート３５２は、第１金属プレート３５０に対してＹ軸方向の負側に接合されている。第２金属プレート３５２の接合方向は、これに限定されない。第２金属プレート３５２は、第１金属プレート３５０に対してＹ軸方向の正側に接合されてもよい。
The
外部端子３６および接続部３２は、第１金属プレート３５０と一体的に形成されてよい。すなわち、第１金属プレート３５０を形成する金属プレートを切り出して、外部端子３６、板状部３４および接続部３２を形成した後で、第２板厚領域３４２となる領域において第１金属プレート３５０に第２金属プレート３５２を接合することで、接続部材３０が形成されてよい。このようにして、外部端子３６、第１板厚領域３４０と連結された第１接続部群３２２に含まれる１または複数の第１接続部３２４および第２板厚領域３４２と連結された第２接続部群３２６に含まれる１または複数の第２接続部３２８のいずれもの厚さは、第１板厚領域３４０の第１厚さＴＲ１と同一であってよい。
The
図３は、接続部材３０の変形例の平面図を示す。本例の接続部材３０は、第１板厚領域３４０と第２板厚領域３４２の境界の一端が第１方向（本例では、Ｘ軸）における板状部３４の中心ＣＬに位置する点で、図２Ａの実施例と相違する。その他は、図２Ａの実施例と同一であってよい。本例においても、第１板厚領域３４０と第２板厚領域３４２の境界の一端が第１方向における板状部３４の中心ＣＬを挟む２つの接続部３２の間に位置することで、第２板厚領域３４２を通過する電流経路の抵抗成分を低減し、インピーダンスの不均衡を抑制することができる。
FIG. 3 shows a plan view of a modification of the connecting
図４Ａは、接続部材３０の変形例の平面図を示す。本例の接続部材３０は、外部端子３６が第１方向における板状部３４の中心付近に配置され、第２板厚領域３４２が板状部３４の両端に配置され、複数の接続部３２の数が異なる点で、図２Ａおよび図３の実施例と相違する。その他は、図２Ａおよび／または図３の実施例と同一であってよい。
FIG. 4A shows a plan view of a modification of the connecting
本例の接続部材３０は、３つの接続部３２を有する。この場合、３つの絶縁板２０が接続部材３０により並列に接続されてよい。
The connecting
本例の外部端子３６は、第１方向における板状部３４の中心付近に配置される。このように、外部端子３６の位置は、半導体装置１００のケース部１１０の外部に露出する位置に応じて変更されてよい。
The
本例の第１接続部３２４は、板状部３４の中心付近に配置され、第２接続部３２８は、板状部３４の両端付近に配置されている。したがって、第２接続部３２８は、第１接続部３２４よりも外部端子３６から離間して設けられている。本例においても、第１板厚領域３４０が第１接続部３２４と連結され、第２板厚領域３４２が第２接続部３２８と連結されることで、第１接続部３２４および第２接続部３２８のそれぞれと外部端子３６との間の電流経路におけるインピーダンスの不均衡を抑制することができる。
The first connecting
本例の第１板厚領域３４０と第２板厚領域３４２の境界の一端は、第１接続部３２４と第２接続部３２８との第１方向における中間付近に位置する。第１板厚領域３４０と第２板厚領域３４２の境界の他端は、外部端子３６の下方に位置してよい。ただし、第２板厚領域３４２は、第２接続部３２８と外部端子３６との間の電流経路の抵抗成分を低減し、インピーダンスの不均衡を抑制するように設けられていれば、その配置は限定されない。
One end of the boundary between the first
図４Ｂは、図４Ａにおけるｂ－ｂ'断面の一例を示す。本例の第２金属プレート３５２は、第１金属プレート３５０に対してＹ軸方向の正側に接合されている。
FIG. 4B shows an example of the bb' cross section in FIG. 4A. The
第２金属プレート３５２は、第２板厚領域３４２の数に応じて、複数の第２金属プレート３５２を含んでよい。本例の第２金属プレート３５２は、２枚の第２金属プレート３５２を含む。
The
図５Ａは、接続部材３０の変形例の平面図を示す。本例の接続部材３０は、板状部３４が第３板厚領域３４４を含む点で、図２Ａの実施例と相違する。その他は、図２Ａの実施例と同一であってよい。
FIG. 5A shows a plan view of a modification of the connecting
第３板厚領域３４４は、第２厚さよりも厚い第３厚さを有してよい。第３厚さは、第１厚さの２倍以上、６倍以下であってよい。一例として、第３厚さは、第１厚さの３倍である。
The third
接続部材３０は、第２接続部群３２６よりも外部端子３６から離間して設けられた１または複数の接続部３２を含む第３接続部群３３０を有してよい。本例の第３接続部群３３０は、１つの接続部３２を含む。第３板厚領域３４４は、第３接続部群３３０と連結されてよい。これにより、本例の半導体装置１００は、第１接続部群３２２、第２接続部群３２６および第３接続部群３３０のそれぞれと外部端子３６との間の電流経路のインピーダンスの不均衡を抑制することができる。特に、第２板厚領域３４２のみによるインピーダンスの不均衡の抑制が不十分な場合に、第３板厚領域３４４が設けられてよい。このように、接続部材３０は、複数の板厚領域を含んでよく、複数の板厚領域のそれぞれの厚さを調整することで、電流経路間のインピーダンスの不均衡を抑制してよい。
The connecting
図５Ｂは、図５Ａにおけるｃ－ｃ'断面の一例を示す。本例の板状部３４は、第３金属プレート３５４を含む。第３金属プレート３５４は、金属からなってよい。例えば、第３金属プレート３５４の材料は、アルミニウムであってよく、銅であってよい。第３金属プレート３５４は、第１金属プレート３５０および第２金属プレート３５２と同一の材料からなってよい。
FIG. 5B shows an example of the cc' cross section in FIG. 5A. The plate-shaped
第３金属プレート３５４は、第１金属プレート３５０または第２金属プレート３５２と接合されてよい。本例の第３金属プレート３５４は、第２金属プレート３５２と接合されている。他の例として、第２金属プレート３５２がＹ軸方向の負側において第１金属プレート３５０と接合され、第３金属プレート３５４がＹ軸方向の正側において第１金属プレート３５０と接合されてもよい。
The
第３金属プレート３５４と、第１金属プレート３５０または第２金属プレート３５２とは、導電可能な方法によって接合されてよい。例えば、第３金属プレート３５４と、第１金属プレート３５０または第２金属プレート３５２とは、はんだ材を用いて接合されてよく、焼結材を用いて接合されてよく、溶接により接合されてよい。
The
第３板厚領域３４４は、第１金属プレート３５０と第２金属プレート３５２と第３金属プレート３５４とが接合された領域であってよい。第３板厚領域３４４の厚さＴＲ３は、第１金属プレート３５０の厚さＴＭ１と第２金属プレート３５２の厚さＴＭ２と第３金属プレート３５４の厚さＴＭ３の和であってよい。これにより、第３厚さＴＲ３は第２厚さＴＲ２よりも厚くなる。
The third
第３金属プレート３５４の厚さＴＭ３は、第１金属プレート３５０の厚さＴＭ１および／または第２金属プレート３５２の厚さＴＭ２と同一であってよく、異なっていてよい。第３金属プレート３５４の厚さＴＭ３は、第１金属プレート３５０の厚さＴＭ１の０．５倍以上、２．５倍以下であってよい。一例として、第１金属プレート３５０の厚さＴＭ１、第２金属プレート３５２の厚さＴＭ２、および、第３金属プレート３５４の厚さＴＭ３が同一である場合、第３厚さＴＲ３は、第１厚さＴＲ１の３倍である。
The thickness TM3 of the
本例の半導体装置１００は、第３金属プレート３５４と、第１金属プレート３５０または第２金属プレート３５２とが、導電可能な方法によって接合されることにより、第１金属プレート３５０と第２金属プレート３５２と第３金属プレート３５４とが接合された領域である第３板厚領域３４４を通過する電流経路の抵抗成分を低減し、インピーダンスの不均衡を抑制することができる。
In the
外部端子３６および接続部３２は、第１金属プレート３５０と一体的に形成されてよい。すなわち、第１金属プレート３５０を形成する金属プレートを切り出して、外部端子３６、板状部３４および接続部３２を形成した後で、第２板厚領域３４２となる領域において第１金属プレート３５０に第２金属プレート３５２を接合し、第３板厚領域３４４となる領域において第１金属プレート３５０または第２金属プレート３５２に第３金属プレート３５４を接合することで、接続部材３０が形成されてよい。このようにして、外部端子３６、第１板厚領域３４０と連結された第１接続部群３２２に含まれる１または複数の接続部３２、第２板厚領域３４２と連結された第２接続部群３２６に含まれる１または複数の接続部３２および第３板厚領域３４４と連結された第３接続部群３３０に含まれる１または複数の接続部３２のいずれもの厚さは、第１板厚領域３４０の第１厚さＴＲ１と同一であってよい。
The
以上、本考案を実施の形態を用いて説明したが、本考案の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本考案の技術的範囲に含まれ得ることが、実用新案登録請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It will be apparent to those skilled in the art that various changes or improvements can be made to the embodiments described above. It is clear from the description of the claims of the utility model registration that forms with such changes or improvements may also be included within the technical scope of the present invention.
実用新案登録請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。実用新案登録請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The execution order of each process such as operation, procedure, step, and stage in the apparatus, system, program, and method shown in the utility model registration claims, specification, and drawings is specifically defined as "before", "before", " It should be noted that the process may be implemented in any order unless it is explicitly stated as ``before'' or the like, and unless the output of the previous process is used in the subsequent process. Even if the scope of the utility model registration claims, the specification, and the operational flow in the drawings are explained using "first," "next," etc. for convenience, it does not mean that the operations must be carried out in this order. It doesn't mean anything.
２０・・・絶縁板、２２・・・出力端子、２４・・・正極端子、２６・・・負極端子、３０・・・接続部材、３２・・・接続部、３４・・・板状部、３６・・・外部端子、４０・・・半導体チップ、４２・・・トランジスタ部、４４・・・ダイオード部、５０・・・ゲート端子、５２・・・ゲート接続部、６０・・・エミッタ端子、６２・・・エミッタ接続部、６６・・・補助コレクタ端子、６８・・・補助コレクタ接続部、７０・・・外部出力端子、７２・・・外部正極端子、７４・・・外部負極端子、８０・・・温度センス端子、８２・・・温度センス接続部、８４・・・温度センス部、１００・・・半導体装置、１１０・・・ケース部、１１２・・・切込部、１１４・・端子配置面、１１６・・・凸部、１２０・・・ベース部、３２２・・・第１接続部群、３２４・・・第１接続部、３２６・・・第２接続部群、３２８・・・第２接続部、３３０・・・第３接続部群、３４０・・・第１板厚領域、３４２・・・第２板厚領域、３４４・・・第３板厚領域、３５０・・・第１金属プレート、３５２・・・第２金属プレート、３５４・・・第３金属プレート
DESCRIPTION OF
Claims (13)
前記複数の半導体チップと電気的に接続された接続部材と、
を備え、
前記接続部材は、
外部端子と、
前記外部端子と連結した板状部と、
前記板状部と連結し、前記複数の半導体チップと電気的に接続するための１または複数の接続部を含む第１接続部群と、
前記第１接続部群よりも前記外部端子から離間して設けられた１または複数の接続部を含む第２接続部群と、
を有し、
前記板状部は、
前記第１接続部群と連結され、予め定められた第１厚さを有する第１板厚領域と、
前記第２接続部群と連結され、前記第１厚さよりも厚い第２厚さを有する第２板厚領域と、
を含む
半導体装置。 multiple semiconductor chips;
a connecting member electrically connected to the plurality of semiconductor chips;
Equipped with
The connecting member is
external terminal and
a plate-shaped portion connected to the external terminal;
a first connection part group including one or more connection parts for connecting with the plate-shaped part and electrically connecting with the plurality of semiconductor chips;
a second connection part group including one or more connection parts provided farther from the external terminal than the first connection part group;
has
The plate-shaped portion is
a first plate thickness region connected to the first connection portion group and having a predetermined first thickness;
a second plate thickness region connected to the second connection group and having a second thickness thicker than the first thickness;
Including semiconductor devices.
第１金属プレートと、
前記第１金属プレートと接合された第２金属プレートと、
を含み、
前記第１板厚領域は、前記第１金属プレートからなる領域であり、
前記第２板厚領域は、前記第１金属プレートと前記第２金属プレートとが接合された領域である
請求項１に記載の半導体装置。 The plate-shaped portion is
a first metal plate;
a second metal plate joined to the first metal plate;
including;
The first plate thickness region is a region made of the first metal plate,
The semiconductor device according to claim 1, wherein the second plate thickness region is a region where the first metal plate and the second metal plate are joined.
請求項２に記載の半導体装置。 The semiconductor device according to claim 2, wherein the first metal plate and the second metal plate are joined using a solder material.
請求項２に記載の半導体装置。 The semiconductor device according to claim 2, wherein the first metal plate and the second metal plate are joined using a sintered material.
請求項２に記載の半導体装置。 The semiconductor device according to claim 2, wherein the first metal plate and the second metal plate are joined by welding.
請求項２に記載の半導体装置。 The semiconductor device according to claim 2, wherein the first metal plate and the second metal plate are made of the same material.
請求項１から６のいずれか一項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 6, wherein the second thickness is 1.5 times or more and 3.5 times or less than the first thickness.
請求項７に記載の半導体装置。 The semiconductor device according to claim 7, wherein the second thickness is twice the first thickness.
前記第１板厚領域と前記第２板厚領域の境界の一端は、前記第１方向における前記板状部の中心を挟む２つの接続部の間に位置する
請求項１から６のいずれか一項に記載の半導体装置。 The first connection part group and the second connection part group are arranged in a predetermined first direction,
Any one of claims 1 to 6, wherein one end of the boundary between the first plate thickness region and the second plate thickness region is located between two connecting portions sandwiching the center of the plate-like portion in the first direction. The semiconductor device described in .
請求項１から６のいずれか一項に記載の半導体装置。 Any one of claims 1 to 6, wherein the number of the one or more connecting parts included in the first connecting part group is equal to the number of the one or more connecting parts included in the second connecting part group. The semiconductor device described in .
請求項１から６のいずれか一項に記載の半導体装置。 The boundary between the first plate thickness region and the second plate thickness region contacts a first furthest terminal that is farthest from the external terminal among the one or more connecting portions included in the first connecting portion group. The semiconductor device according to claim 1 .
請求項１から６のいずれか一項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 6, wherein the plate-like portion includes a third plate thickness region having a third thickness thicker than the second thickness.
前記第３板厚領域は、前記第３接続部群と連結される
請求項１２に記載の半導体装置。 The connecting member has a third connecting part group including one or more connecting parts provided farther from the external terminal than the second connecting part group,
The semiconductor device according to claim 12, wherein the third plate thickness region is connected to the third connection group.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023002783U JP3243959U (en) | 2023-08-01 | 2023-08-01 | semiconductor equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023002783U JP3243959U (en) | 2023-08-01 | 2023-08-01 | semiconductor equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3243959U true JP3243959U (en) | 2023-09-29 |
Family
ID=88098662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023002783U Active JP3243959U (en) | 2023-08-01 | 2023-08-01 | semiconductor equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3243959U (en) |
-
2023
- 2023-08-01 JP JP2023002783U patent/JP3243959U/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7153649B2 (en) | Power semiconductor modules with low gate path inductance | |
| US11521933B2 (en) | Current flow between a plurality of semiconductor chips | |
| JP5550553B2 (en) | Power semiconductor module | |
| US11538794B2 (en) | Power converter with an upper arm and a lower arm and at least first and second semiconductor devices connected by a bridging member | |
| WO2018142863A1 (en) | Semiconductor module, electric automobile and power control unit | |
| JP2023521767A (en) | Power modules for high power applications | |
| CN109997223B (en) | Power semiconductor module | |
| US10535577B2 (en) | Semiconductor device | |
| EP0923131A2 (en) | Semiconductor assembly | |
| CN113823625A (en) | Power module and motor controller | |
| US10530354B2 (en) | Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device | |
| CN114300435A (en) | Semiconductor module | |
| JP3243959U (en) | semiconductor equipment | |
| CN113113389A (en) | Power module with low near field radiation EMI noise | |
| US20180233464A1 (en) | Semiconductor module | |
| EP4261878A1 (en) | Multi-chip device with gate redistribution structure | |
| EP4203019A1 (en) | Power module and method for manufacturing a power module | |
| CN216389358U (en) | Power module and motor controller | |
| CN219696441U (en) | High-current low-inductance power semiconductor module | |
| CN113764357B (en) | Packaging structure of conductive module | |
| EP4270477A2 (en) | Power module and method for manufacturing a power module | |
| US20240030211A1 (en) | Semiconductor module | |
| US20230345637A1 (en) | Semiconductor device | |
| WO2023233936A1 (en) | Semiconductor module | |
| CN113380749A (en) | Low-inductance SiC module layout |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3243959 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |