JP3243952B2 - Multi-division avalanche photodiode - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、複数の受光部を有する
多分割アバランシェフォトダイオードに関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-segment avalanche photodiode having a plurality of light receiving sections.

【０００２】[0002]

【従来の技術】アバランシェフォトダイオード（以下、
ＡＰＤと称す）は、光を検出する受光素子の１種であ
る。この素子は、半導体のなだれ現象による増幅作用を
利用するもので、高速動作の要求される微弱光検出に優
れた特性を発揮する。なだれ現象は、受光部で光電変換
されたキャリアを半導体のＰＮ接合部に形成した高電界
領域に進入させることにより生ずる。高電界領域に進入
したキャリアは、中性の半導体原子に衝突し、別のキャ
リアを生じさせる。更に、そのキャリアは、別の中性原
子に衝突し、更に新たなキャリアを生じさせる。そし
て、キャリアは、次々と衝突を繰り返す。このように、
ＡＰＤは、光電変換された僅かなキャリアをなだれ現象
によって増幅させる素子である。別言すれば、中性原子
をイオン化させることにより、光の信号電流を増幅する
ものである。2. Description of the Related Art Avalanche photodiodes (hereinafter, referred to as avalanche photodiodes)
APD) is one type of light receiving element that detects light. This element utilizes an amplifying effect due to the avalanche phenomenon of a semiconductor, and exhibits excellent characteristics for detecting weak light that requires high-speed operation. The avalanche phenomenon occurs when carriers photoelectrically converted in the light receiving portion enter a high electric field region formed at the PN junction of the semiconductor. The carriers that have entered the high electric field region collide with neutral semiconductor atoms, and generate another carrier. In addition, the carrier collides with another neutral atom, generating another new carrier. Then, the carrier repeatedly collides one after another. in this way,
An APD is an element that amplifies a small number of photoelectrically converted carriers by an avalanche phenomenon. In other words, the signal current of light is amplified by ionizing neutral atoms.

【０００３】高電界領域は、ＰＮ接合部に１００Ｖ程度
の逆バイアス電圧を印加することによって、生じさせ
る。このような高電界が半導体中に生じると、ＰＮ接合
の端部（以下、エッジと称す）において、エッジブレー
クダウンが生じ易い。エッジブレークダウンが生じる
と、受光部におけるなだれ現象が阻害される。これを防
止するため、様々な構造が提案されているが、周知のプ
レーナ技術を使用したＡＰＤにおいては、一般に、ＰＮ
接合周縁部にガードリングを形成することによってエッ
ジブレークダウンを防止している。A high electric field region is generated by applying a reverse bias voltage of about 100 V to a PN junction. When such a high electric field is generated in a semiconductor, edge breakdown is likely to occur at an end of the PN junction (hereinafter, referred to as an edge). When the edge breakdown occurs, the avalanche phenomenon in the light receiving unit is hindered. Various structures have been proposed to prevent this. In an APD using a well-known planar technology, PN is generally used.
An edge breakdown is prevented by forming a guard ring at the peripheral edge of the joint.

【０００４】また、近年、科学の進歩に伴って、同一素
子内に、複数の受光部を有する多分割ＡＰＤに対する要
求が高まっている。これを用いれば、微弱光の位置測定
等が可能となり、測定装置等の高機能化が図れる。この
ような、多分割ＡＰＤにおいても、それぞれの受光部の
ＰＮ接合周縁部にガードリングを形成する。図を引用
し、従来の多分割ＡＰＤを説明する。図３及び図４は、
従来の２分割ＡＰＤの図であり、図３は平面図、図４は
図３のＢ−Ｂ’部分の断面図である。Ｐ型不純物濃度の
高いＰ⁺ 半導体基板（例えばシリコン基板）２１上に、
不純物濃度の低いＰ^- 型層２２が配置される。このＰ^-
型層は、一般に、エピタキシャル成長によって形成され
る。Ｐ^- 型層２２にＮ型不純物濃度の高い受光部として
のＮ⁺ 型層２３ａ及び２３ｂと、これらのＮ⁺ 型層の下
に、高電界領域を形成するためのＰ型層２４ａ及び２４
ｂが配置される。受光部即ちＮ⁺ 型層２３ａ、２３ｂの
周縁部には、Ｎ型のガードリング２５ａ及び２５ｂが配
置されている。従って、ガードリング２５ａ及び２５ｂ
は、ＰＮ接合部のエッジをそれぞれ取り囲んでおり、こ
れにより、エッジブレークダウンが防止される。受光部
は、それぞれが独立して光を検出する。このため、互い
に隣接する受光部即ちＮ⁺ 型層２３ａ及び２３ｂによっ
て挟まれている領域２６ｂには、分離領域２６ａが設け
られている。また、互いに隣接する受光部によって挟ま
れている領域２６ｂには、分離領域２６ａの他に、ガー
ドリング２５ａ及び２５ｂも設けられている。In recent years, with the progress of science, a demand for a multi-segment APD having a plurality of light receiving sections in the same element has been increased. By using this, it becomes possible to measure the position of weak light or the like, and it is possible to enhance the functionality of a measuring device or the like. In such a multi-segment APD, a guard ring is formed at the periphery of the PN junction of each light receiving unit. The conventional multi-segment APD will be described with reference to the drawings. FIG. 3 and FIG.
FIG. 3 is a plan view of a conventional two-segment APD, FIG. 3 is a plan view, and FIG. 4 is a cross-sectional view taken along the line BB ′ of FIG. On a P ⁺ semiconductor substrate (for example, a silicon substrate) 21 having a high P-type impurity concentration,
A P ⁻ type layer 22 having a low impurity concentration is provided. The P ^-
The mold layer is generally formed by epitaxial growth. N ⁺ -type layers 23 a and 23 b as light receiving portions having a high N-type impurity concentration in P ⁻ -type layer 22, and P-type layers 24 a and 24 for forming a high electric field region below these N ⁺ -type layers.
b is arranged. N-type guard rings 25a and 25b are arranged on the periphery of the light receiving portion, that is, the N ⁺ -type layers 23a and 23b. Therefore, guard rings 25a and 25b
Respectively surround the edges of the PN junction, thereby preventing edge breakdown. Each of the light receiving units independently detects light. For this reason, an isolation region 26a is provided in the light receiving portion adjacent to each other, that is, in the region 26b sandwiched between the N ⁺ -type layers 23a and 23b. Further, guard rings 25a and 25b are provided in the region 26b sandwiched between the adjacent light receiving units, in addition to the separation region 26a.

【０００５】表面にはＳｉＯ₂ からなる保護膜２９が配
置される。ガードリング２５ａ及び２５ｂの上の保護膜
は、その一部が除去されており、これによりコンタクト
ホール３０ａ及び３０ｂが形成される。そして、これら
のコンタクトホールには、電極３１ａ及び３１ｂが設け
られている。また、Ｐ⁺ 半導体基板２１の底面にも、電
極３２が設けられている。A protective film 29 made of SiO ₂ is arranged on the surface. A part of the protective film on the guard rings 25a and 25b is removed, so that the contact holes 30a and 30b are formed. The electrodes 31a and 31b are provided in these contact holes. Also, an electrode 32 is provided on the bottom surface of the P ⁺ semiconductor substrate 21.

【０００６】ところで、ガードリング２５ａ及び２５ｂ
の周囲には、Ｐ型の反転防止層２８が配置されている。
不純物濃度の低いＰ^- 型層２２の上にＳｉＯ₂ 膜（保護
膜２９）が形成されると、Ｐ^- 型層２２と保護膜２９と
の境界近傍は、Ｎ型の半導体層に反転してしまう。この
境界近傍が反転すると、受光部であるＮ⁺ 型層２３ａと
２３ｂは、この反転層によって電気的に導通してしま
う。このため、各受光部２３ａ及び２３ｂからの出力
は、独立して取り出すことが出来なくなる。また、一つ
の受光部からなるＡＰＤにおいては、受光部が半導体基
板全面に広がってしまう。反転防止層２８は、これを防
止するために配置される。The guard rings 25a and 25b
, A P-type inversion prevention layer 28 is arranged.
When SiO ₂ film (protective film 29) is formed on the mold layer 22, P ^{- -} low P impurity concentration near the boundary between -type layer 22 and the protective film 29 is inverted to N-type semiconductor layer I will. When the vicinity of the boundary is inverted, the N ⁺ -type layers 23a and 23b, which are light receiving sections, are electrically conducted by the inverted layer. For this reason, the outputs from the light receiving sections 23a and 23b cannot be taken out independently. In an APD including one light receiving unit, the light receiving unit extends over the entire surface of the semiconductor substrate. The inversion prevention layer 28 is provided to prevent this.

【０００７】[0007]

【発明が解決しようとする課題】分離領域２６ａとガー
ドリング２５ａ及び２５ｂは、光検出感度が低く、不感
帯と呼ばれている。この不感帯の幅は、狭い方が好まし
い。不感帯幅が狭いほど、分解能に関して有利だからで
ある。例えば、入射する光を０．５mmφのスポット光と
し、この不感帯の幅を０．５mm以上とするならば、この
不感帯に光が入射されると、信号電流は、出力されな
い。このため、不感帯幅より小さいスポット径の光を使
用できず、また、大きなスポット光を位置検出等に使用
すると、分解能が著しく悪化する。しかしながら、従来
の多分割ＡＰＤは、不感帯幅が１００μｍ以上あり、分
解能が著しく悪いという問題があった。The separation region 26a and the guard rings 25a and 25b have low photodetection sensitivity and are called dead zones. The width of the dead zone is preferably narrow. This is because the narrower the dead zone width, the more advantageous in terms of resolution. For example, if the incident light is a spot light of 0.5 mmφ and the width of the dead zone is 0.5 mm or more, if light enters the dead zone, no signal current is output. For this reason, light with a spot diameter smaller than the dead zone width cannot be used, and when a large spot light is used for position detection or the like, the resolution is significantly deteriorated. However, the conventional multi-segment APD has a problem that the dead zone width is 100 μm or more and the resolution is extremely poor.

【０００８】本発明は、このような問題点に鑑みて、成
されたものであり、分解能を向上させた多分割ＡＰＤを
提供する。The present invention has been made in view of the above problems, and provides a multi-segment APD with improved resolution.

【０００９】[0009]

【課題を解決するための手段】従来の多分割ＡＰＤは、
互いに隣接する受光部に挟まれている領域にガードリン
グを含んでいた。このため、ＡＰＤの不感帯幅が著しく
広かったのである。そこで、本発明者は、鋭意研究の結
果、驚くべきことに、互いに隣接する受光部に挟まれて
いる領域に含まれていたガードリングを省いても、エッ
ジブレークダウンが防止できることを初めて見出し、発
明するに至った。即ち、本発明は、第１に、「半導体基
板上に複数の受光部が配置されてなる多分割アバランシ
ェフォトダイオードにおいて、前記受光部の外周縁部に
のみガードリングが設けられていることを特徴とする多
分割アバランシェフォトダイオード（請求項１）」を提
供する。A conventional multi-segment APD is:
A guard ring was included in a region sandwiched between light receiving portions adjacent to each other. For this reason, the dead band width of the APD was remarkably wide. Therefore, the present inventor has, as a result of intensive research, surprisingly found that even if the guard ring included in the region sandwiched between the light receiving portions adjacent to each other is omitted, edge breakdown can be prevented for the first time, Invented. That is, the present invention firstly provides a multi-segment avalanche photodiode in which a plurality of light receiving sections are arranged on a semiconductor substrate, wherein a guard ring is provided only on an outer peripheral edge of the light receiving section. Avalanche photodiode (Claim 1). "

【００１０】また、本発明は、第２に、「前記複数の受
光部が互いに隣接する領域は、前記多分割アバランシェ
フォトダイオードが動作している間、空乏層化されてい
ることを特徴とする請求項１記載の多分割アバランシェ
フォトダイオード（請求項２）」を提供する。また、本
発明は、第３に、「前記半導体基板がシリコン基板であ
ることを特徴とする請求項１または請求項２記載の多分
割アバランシェフォトダイオード（請求項３）」を提供
する。[0010] Secondly, the present invention is characterized in that "a region where the plurality of light receiving portions are adjacent to each other is depleted while the multi-segment avalanche photodiode is operating. A multi-segment avalanche photodiode according to claim 1 (claim 2) is provided. Thirdly, the present invention provides "a multi-segment avalanche photodiode according to claim 1 or claim 2, wherein the semiconductor substrate is a silicon substrate."

【００１１】[0011]

【作用】互いに隣接する受光部に挟まれている領域のガ
ードリングを省き、且つ、ＡＰＤの動作時に、この領域
が空乏層化すれば、ＰＮ接合のエッジでの電界集中が緩
和される。このため、受光部同志が接近して隣接してい
る場合には、そのらの間の受光部周縁にガードリングを
配置しなくても、エッジブレークダウンが生じないので
ある。そして、ガードリングが省かれることにより、不
感帯幅は、数１０μｍ程度まで減少させることが可能に
なる。If the guard ring in the region sandwiched between the light receiving portions adjacent to each other is omitted, and this region is depleted during the operation of the APD, the electric field concentration at the edge of the PN junction is reduced. Therefore, when the light receiving units are close to each other and adjacent to each other, edge breakdown does not occur even if a guard ring is not arranged around the light receiving unit between them. By omitting the guard ring, the dead zone width can be reduced to about several tens of μm.

【００１２】以下、図を参照し、これを説明する。図５
は、ガードリングが省略されているＡＰＤの電界分布を
説明するための概念断面図である。図５（ａ）は、独立
している、単一の受光部周辺を示している。Ｐ型の半導
体層５１と、受光部であるＮ型の半導体層５２には、高
電界領域を生じさせるため、高電圧の逆バイアス電圧を
印加させる。これにより、その間に空乏層５３、５４が
生じる。空乏層５３は、受光部中央の平坦な領域に生ず
る空乏層である。この空乏層５３は、その上下に平行で
面積の等しい半導体層５１、５２で挟まれている。この
ため、空乏層５３内における電気力線は、平行となる。
また、空乏層５４は、周縁の湾曲した領域を示す。湾曲
しているため、その両側の半導体層の面積は異なる。即
ち、両端の半導体層のそれぞれの面積は、図５（ａ）に
おけるｂ−ｃの長さと、ｅ−ｆの長さに対応する。図か
ら明らかなように、これらの長さは、（ｂ−ｃ）＜（ｅ
−ｆ）の関係となる。このため、空乏層５４内における
電気力線は、半導体層５１から半導体層５２に向かうに
従って、その密度が高くなる。即ち、空乏層５４に電界
の集中が生ずる。そして、この湾曲した領域でエッジブ
レークダウンが生じ易くなる。Hereinafter, this will be described with reference to the drawings. FIG.
FIG. 3 is a conceptual cross-sectional view for explaining an electric field distribution of an APD in which a guard ring is omitted. FIG. 5A shows the vicinity of an independent single light receiving unit. A high reverse bias voltage is applied to the P-type semiconductor layer 51 and the N-type semiconductor layer 52, which is a light receiving portion, to generate a high electric field region. As a result, depletion layers 53 and 54 are generated therebetween. The depletion layer 53 is a depletion layer generated in a flat region at the center of the light receiving section. The depletion layer 53 is sandwiched between semiconductor layers 51 and 52 which are parallel to each other and have the same area. Therefore, the lines of electric force in the depletion layer 53 are parallel.
Further, the depletion layer 54 indicates a curved region at the periphery. Due to the curvature, the semiconductor layers on both sides have different areas. That is, the area of each of the semiconductor layers at both ends corresponds to the length of bc and the length of ef in FIG. As is apparent from the figure, these lengths are (bc) <(e)
−f). Therefore, the density of the lines of electric force in the depletion layer 54 increases from the semiconductor layer 51 to the semiconductor layer 52. That is, the electric field is concentrated in the depletion layer 54. Then, edge breakdown easily occurs in this curved region.

【００１３】図５（ｂ）は、２つの接近して隣接した受
光部周辺を示す。なお、この図は、中心線Ｄ−Ｄに対し
て、左右対称となるので、左側についてのみ説明する。
Ｐ型の半導体層５５と、受光部であるＮ型の半導体層５
６、５９には、高電界領域を生じさせるため、高電圧の
逆バイアス電圧が印加される。なお、半導体層５６、５
９には、同一の電圧が印加される。これにより、その間
に空乏層５７、５８が生ずる。空乏層５７は、受光部中
央の平坦な領域に生ずる空乏層である。この空乏層５７
は、その上下に平行で面積の等しい半導体層５５、５６
で挟まれている。このため、空乏層５７内における電気
力線は、平行となる。また、空乏層５８は、周縁の湾曲
した領域を示す。湾曲しているため、その両側の半導体
層の面積は異なる。即ち、両端の半導体層のそれぞれの
面積は、図５（ｂ）におけるｇ−ｈの長さと、ｉ−ｊの
長さに対応する。このため、空乏層５８内における電気
力線は、半導体層５５から半導体層５６に向かうに従っ
て、その密度が高くなる。しかし、図５（ａ）との比較
から明らかなように、空乏層５８の両側の半導体層の面
積差は、空乏層５４の両側のそれよりも小さい。その様
子は、長さｅ−ｆがｉ−ｊに短縮されたことに表れてい
る。このため、ｇ−ｈでの電界の集中は緩和され、エッ
ジブレークダウンは、生じない。しかしながら、この電
界集中の緩和は、ＰＮ接合が平坦な領域と同程度にまで
緩和することが出来ない。従って、受光部（本図におい
ては５２、５６、５９）の下に配置させるＰ型層は、受
光部より内側に配置することが肝要である。そして、こ
の構造での不感帯幅は、Ｐ型層の間隔となる。このよう
にすれば、多分割ＡＰＤの不感帯幅は、数１０μｍにす
ることが可能となる。FIG. 5B shows the vicinity of two closely adjacent light receiving sections. In addition, since this figure is symmetrical with respect to the center line DD, only the left side will be described.
P-type semiconductor layer 55 and N-type semiconductor layer 5 which is a light receiving section
A high reverse bias voltage is applied to 6 and 59 to generate a high electric field region. The semiconductor layers 56, 5
9, the same voltage is applied. As a result, depletion layers 57 and 58 are generated therebetween. The depletion layer 57 is a depletion layer generated in a flat region at the center of the light receiving section. This depletion layer 57
Are semiconductor layers 55 and 56 which are parallel to each other and have the same area.
It is sandwiched between. Therefore, the lines of electric force in the depletion layer 57 are parallel. In addition, the depletion layer 58 indicates a curved region at the periphery. Due to the curvature, the semiconductor layers on both sides have different areas. That is, the area of each of the semiconductor layers at both ends corresponds to the length of gh and the length of ij in FIG. Therefore, the density of electric lines of force in the depletion layer 58 increases from the semiconductor layer 55 toward the semiconductor layer 56. However, as is clear from the comparison with FIG. 5A, the area difference between the semiconductor layers on both sides of the depletion layer 58 is smaller than that on both sides of the depletion layer 54. This is reflected in the fact that the length ef is reduced to ij. Therefore, the concentration of the electric field at gh is reduced, and no edge breakdown occurs. However, the reduction of the electric field concentration cannot be reduced to the same extent as the region where the PN junction is flat. Therefore, it is important that the P-type layer disposed below the light receiving section (52, 56, 59 in this figure) is disposed inside the light receiving section. The dead zone width in this structure is the distance between the P-type layers. By doing so, the dead zone width of the multi-segment APD can be made several tens of μm.

【００１４】[0014]

【実施例】以下、図を引用して本発明の実施例を説明す
る。しかし、本発明は、これに限られるものではない。
図１及び図２は、本発明に係る多分割ＡＰＤの実施例を
示し、図１はその平面図、図２は図１におけるＡ−Ａ’
部分の断面図である。本実施例は、２つの受光部を有す
る２分割ＡＰＤである。不純物濃度２×１０¹⁷ｃｍ^-3の
Ｐ型シリコン基板１上に、不純物濃度１×１０¹⁴ｃ
ｍ^-3、厚さ２５μｍのＰ^- 型（シリコン）エピタキシャ
ル成長層２（Ｐ^- 型層）を配置した。このエピタキシャ
ル成長層２に、リンが拡散されているＮ型の拡散層であ
るガードリング５ａ及び５ｂ、高電界領域を形成するた
めのボロンが拡散されているＰ型層４ａ及び４ｂ、砒素
が拡散されているＮ⁺ 型層３ａ及び３ｂがそれぞれ形成
されている。なお、Ｎ⁺ 型層３ａ及び３ｂが受光部とな
る。ガードリング５ａ及び５ｂは、図２に明瞭に示され
ているように、２つの受光部、即ち、Ｎ⁺ 型層３ａ及び
３ｂの外周縁部にのみ形成されている。換言すると、互
いに隣接する受光部によって挟まれている領域には、ガ
ードリングは設けられていない。これらのガードリング
５ａ及び５ｂは、拡散深さ（ＸJ)約５μｍ、シート抵抗
（Ｒs)１１０Ω／□であり、エッジ部分の電界集中を緩
和させている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. However, the present invention is not limited to this.
1 and 2 show an embodiment of a multi-segment APD according to the present invention, FIG. 1 is a plan view thereof, and FIG. 2 is AA 'in FIG.
It is sectional drawing of a part. This embodiment is a two-segment APD having two light receiving units. On a P-type silicon substrate 1 having an impurity concentration of 2 × 10 ¹⁷ cm ⁻³ , an impurity concentration of 1 × 10 ¹⁴ c
A P ⁻ type (silicon) epitaxial growth layer 2 (P ⁻ type layer) having an m ⁻³ and a thickness of 25 μm was arranged. Guard rings 5a and 5b, which are N-type diffusion layers in which phosphorus is diffused, P-type layers 4a and 4b in which boron is diffused to form a high electric field region, and arsenic are diffused in this epitaxial growth layer 2. N ⁺ -type layers 3a and 3b are formed, respectively. Note that the N ⁺ -type layers 3a and 3b are light receiving sections. As clearly shown in FIG. 2, the guard rings 5a and 5b are formed only on the outer periphery of the two light receiving portions, that is, the N ⁺ -type layers 3a and 3b. In other words, no guard ring is provided in a region sandwiched between the adjacent light receiving units. These guard rings 5a and 5b have a diffusion depth (XJ) of about 5 .mu.m and a sheet resistance (Rs) of 110 .OMEGA ./. Quadrature.

【００１５】高電界領域を形成するためのＰ型層４ａ及
び４ｂは、ＸJ ２．２μｍ、ＲS ５．１Ω／□である。
Ｎ⁺ 型層３ａ及び３ｂは、ＸJ ０．２μｍ、ＲS １８０
Ω／□である。これらの不純物濃度の条件で、逆バイア
ス電圧１００Ｖにおいて、空乏層幅は、３６μｍ程度と
なる。このため、Ｎ⁺ 型層３ａ及び３ｂとシリコン基板
１の間のエピタキシャル成長層２は、完全に空乏化す
る。The P-type layers 4a and 4b for forming the high electric field region are XJ 2.2 μm and Rs 5.1Ω / □.
The N ⁺ -type layers 3a and 3b have XJ 0.2 μm, RS 180
Ω / □. Under these impurity concentration conditions, at a reverse bias voltage of 100 V, the depletion layer width becomes about 36 μm. Therefore, the epitaxial growth layer 2 between the N ⁺ -type layers 3a and 3b and the silicon substrate 1 is completely depleted.

【００１６】Ｎ⁺ 型層３ａ及び３ｂは、１４μｍの間隔
（６ａ）で配置されている。また、Ｐ型層４ａ及び４ｂ
は、２４μｍの間隔（６ｂ）で配置されている。Ｐ型層
４ａ及び４ｂがない領域は、なだれ現象を生じさせな
い。即ち、ＡＰＤとしての作用がない。このため、不感
帯は、Ｐ型層４ａ及び４ｂの間隔（６ｂ）の２４μｍと
なる。The N ⁺ -type layers 3a and 3b are arranged at an interval (6a) of 14 μm. Also, the P-type layers 4a and 4b
Are arranged at intervals (6b) of 24 μm. A region without the P-type layers 4a and 4b does not cause avalanche. That is, there is no action as an APD. Therefore, the dead zone is 24 μm, which is the interval (6b) between the P-type layers 4a and 4b.

【００１７】Ｎ⁺ 型層３ａ及び３ｂは、一部がガードリ
ングとオーバーラップして形成されている。本実施例に
おけるオーバーラップ量は、１６μｍである。Ｎ⁺ 型層
３ａ及び３ｂ上には、厚さが６００ÅでありＳｉＯ₂ か
らなる反射防止膜７ａ、７ｂが配置されている。また、
ガードリング５ａ及び５ｂの周囲には、ボロンが拡散さ
れているＰ型の反転防止層８が配置され、その表面に
は、ＳｉＯ₂ からなる保護膜９が設けられている。反転
防止層８は、Ｐ^- 型層（エピタキシャル成長層）２が表
面のＳｉＯ₂ によりＮ型に反転するのを防止する。The N ⁺ -type layers 3a and 3b are partially formed so as to overlap with the guard ring. The overlap amount in this embodiment is 16 μm. Antireflection films 7a and 7b each having a thickness of 600 ° and made of SiO ₂ are arranged on N ⁺ -type layers 3a and 3b. Also,
Around the guard rings 5a and 5b, a P-type inversion prevention layer 8 in which boron is diffused is disposed, and a protective film 9 made of SiO ₂ is provided on the surface thereof. The inversion prevention layer 8 prevents the P ⁻ -type layer (epitaxial growth layer) 2 from being inverted to N-type due to SiO _{2 on the} surface.

【００１８】ガードリング５ａ及び５ｂ上の反射防止膜
３ａ及び３ｂは、一部が除去されてコンタクトホール１
０ａ及び１０ｂが形成されている。これらのコンタクト
ホールには、アルミニウムからなる電極１１ａ及び１１
ｂが設けられている。また、Ｐ型シリコン基板１にも、
アルミニウムからなる電極１２が設けられている。この
実施例では、逆バイアス電圧１００Ｖで増倍率１００倍
が得られている。The anti-reflection films 3a and 3b on the guard rings 5a and 5b are partially removed to remove the contact holes 1a and 3b.
0a and 10b are formed. These contact holes have electrodes 11a and 11 made of aluminum.
b is provided. Also, the P-type silicon substrate 1
An electrode 12 made of aluminum is provided. In this embodiment, a multiplication factor of 100 is obtained at a reverse bias voltage of 100V.

【００１９】[0019]

【発明の効果】以上のように、本発明によれば、互いに
隣接する受光部によって挟まれている領域にガードリン
グを配置しなくても良いので、不感帯幅を数十μｍにす
ることが可能である。このため、多分割ＡＰＤの分解能
が向上する。更に、不感帯幅が狭くなることにより、多
分割ＡＰＤを微細化できると言う効果もある。As described above, according to the present invention, it is not necessary to dispose a guard ring in a region sandwiched between adjacent light receiving portions, so that the dead zone width can be reduced to several tens of μm. It is. Therefore, the resolution of the multi-segment APD is improved. Further, the narrow dead zone width has an effect that the multi-segment APD can be miniaturized.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係る多分割ＡＰＤの実施例における平
面図である。FIG. 1 is a plan view of a multi-segment APD according to an embodiment of the present invention.

【図２】図１におけるＡ−Ａ’部分の断面図である。FIG. 2 is a sectional view taken along the line A-A 'in FIG.

【図３】従来の２分割ＡＰＤの平面図である。FIG. 3 is a plan view of a conventional two-segment APD.

【図４】図３におけるＢ−Ｂ’部分の断面図である。FIG. 4 is a sectional view taken along the line B-B 'in FIG.

【図５】ＡＰＤの電界分布を説明するための概念断面図
である。FIG. 5 is a conceptual cross-sectional view for explaining an electric field distribution of an APD.

【符号の説明】[Explanation of symbols]

１・・・シリコン基板 ２・・・エピタキシャル成長層 ３ａ、３ｂ、２３ａ、２３ｂ・・・Ｎ⁺ 型層（受光部） ４ａ、４ｂ、２４ａ、２４ｂ・・・Ｐ型層 ５ａ、５ｂ、２５ａ、２５ｂ・・・ガードリング ６ａ・・・Ｎ⁺ 型層の間隔 ６ｂ・・・不感帯幅 ７ａ、７ｂ、２７ａ、２７ｂ・・・反射防止膜 ８、２８・・・反転防止層 ９、２９・・・保護膜 １０ａ、１０ｂ、３０ａ、３０ｂ・・・コンタクトホー
ル １１ａ、１１ｂ、１２、３１ａ、３１ｂ、３２・・・電
極 ２１・・・半導体基板 ２２・・・Ｐ^- 型層 ２６ａ・・・分離領域 ２６ｂ・・・互いに隣接する受光部によって挟まれてい
る領域 ５１、５５・・・Ｐ型の半導体層 ５２、５６、５９・・・Ｎ型の半導体層 ５３、５４、５７、５８・・・空乏層 以上DESCRIPTION OF SYMBOLS 1 ... Silicon substrate 2 ... Epitaxial growth layer 3a, 3b, 23a, 23b ... N ⁺ type layer (light receiving part) 4a, 4b, 24a, 24b ... P type layer 5a, 5b, 25a, 25b ... guard ring 6a ... distance between N ⁺ type layers 6b ... dead zone width 7a, 7b, 27a, 27b ... antireflection film 8, 28 ... reversal prevention layer 9, 29 ... protection Films 10a, 10b, 30a, 30b contact holes 11a, 11b, 12, 31a, 31b, 32 electrodes 21 semiconductor substrate 22 P ^- type layer 26a isolation region 26b ..Regions sandwiched by light receiving portions adjacent to each other 51, 55... P-type semiconductor layers 52, 56, 59... N-type semiconductor layers 53, 54, 57, 58.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 半導体基板上に複数の受光部が配置され
てなる多分割アバランシェフォトダイオードにおいて、 前記受光部の外周縁部にのみガードリングが設けられて
いることを特徴とする多分割アバランシェフォトダイオ
ード。1. A multi-segment avalanche photodiode in which a plurality of light-receiving units are arranged on a semiconductor substrate, wherein a guard ring is provided only on an outer peripheral portion of the light-receiving unit. diode. 【請求項２】 前記複数の受光部が互いに隣接する領域
は、前記多分割アバランシェフォトダイオードが動作し
ている間、空乏層化されていることを特徴とする請求項
１記載の多分割アバランシェフォトダイオード。2. The multi-division avalanche photo-detector according to claim 1, wherein a region where the plurality of light-receiving portions are adjacent to each other is depleted while the multi-division avalanche photodiode is operating. diode. 【請求項３】 前記半導体基板がシリコン基板であるこ
とを特徴とする請求項１または請求項２記載の多分割ア
バランシェフォトダイオード。3. The multi-segment avalanche photodiode according to claim 1, wherein said semiconductor substrate is a silicon substrate.