JP3242456B2 - Inverter power circuit - Google Patents

Inverter power circuit

Info

Publication number
JP3242456B2
JP3242456B2 JP21516392A JP21516392A JP3242456B2 JP 3242456 B2 JP3242456 B2 JP 3242456B2 JP 21516392 A JP21516392 A JP 21516392A JP 21516392 A JP21516392 A JP 21516392A JP 3242456 B2 JP3242456 B2 JP 3242456B2
Authority
JP
Japan
Prior art keywords
voltage
effect transistor
field effect
switching element
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21516392A
Other languages
Japanese (ja)
Other versions
JPH0670461A (en
Inventor
秀樹 田村
薫 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP21516392A priority Critical patent/JP3242456B2/en
Priority to US08/063,327 priority patent/US5333104A/en
Priority to DE4316945A priority patent/DE4316945C2/en
Publication of JPH0670461A publication Critical patent/JPH0670461A/en
Application granted granted Critical
Publication of JP3242456B2 publication Critical patent/JP3242456B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、入力電源から定電流を
生成して蓄電池や負荷に供給するインバータ電源回路に
係り、特に電源投入時における突入電流に対するスイッ
チング素子の保護に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter power supply circuit for generating a constant current from an input power supply and supplying it to a storage battery or a load, and more particularly to protection of a switching element against inrush current when the power is turned on.

【0002】[0002]

【従来の技術】従来、電源回路として自励発振方式のコ
ンバータで構成されたインバータ電源回路が提案されて
いる(1991年5月17日発行の電子情報通信学会技術研究
報告VOL.91,NO.37)。
2. Description of the Related Art Conventionally, an inverter power supply circuit composed of a self-excited oscillation type converter has been proposed as a power supply circuit (IEICE Technical Report Vol. 91, NO. 37).

【0003】図5は従来のインバータ電源回路を示す回
路図である。このインバータ電源回路は、自励発振のた
めにトランス1の1次巻線L1及びコンデンサC1から
なる共振回路、スイッチング用の電界効果トランジスタ
2及び1次巻線L1と結合する帰還巻線L3等を備えて
なり、2次巻線L2に出力を送出するようになってい
る。
FIG. 5 is a circuit diagram showing a conventional inverter power supply circuit. This inverter power supply circuit includes a resonance circuit including a primary winding L1 and a capacitor C1 of a transformer 1, a switching field-effect transistor 2 and a feedback winding L3 coupled to the primary winding L1 for self-excited oscillation. The output is sent to the secondary winding L2.

【0004】バイアス電圧発生用のコンデンサC2は、
抵抗R1を介して電源3に接続されている。抵抗R1と
コンデンサC2との接続点は、帰還巻線L3を介して電
界効果トランジスタ2のゲートに接続されており、コン
デンサC2の充電により得られるバイアス電圧が電界効
果トランジスタ2のスレショルド電圧に達すると、電界
効果トランジスタ2をオンさせるようになっている。
A capacitor C2 for generating a bias voltage is
It is connected to the power supply 3 via the resistor R1. The connection point between the resistor R1 and the capacitor C2 is connected to the gate of the field effect transistor 2 via the feedback winding L3. When the bias voltage obtained by charging the capacitor C2 reaches the threshold voltage of the field effect transistor 2, The field effect transistor 2 is turned on.

【0005】また、抵抗R1とコンデンサC2との接続
点は、抵抗R2及びダイオードD1の直列回路で構成さ
れるバイアス制御回路を介して電界効果トランジスタ2
のドレインに接続されており、電界効果トランジスタ2
のオン期間中に、コンデンサC2のバイアス電圧が電界
効果トランジスタ2のドレイン電圧より高くなると、上
記バイアス制御回路、電界効果トランジスタ2を通っ
て、コンデンサC2の電荷が放電されるようになってい
る。
A connection point between the resistor R1 and the capacitor C2 is connected to a field effect transistor 2 via a bias control circuit composed of a series circuit of a resistor R2 and a diode D1.
Field effect transistor 2
When the bias voltage of the capacitor C2 becomes higher than the drain voltage of the field effect transistor 2 during the ON period, the charge of the capacitor C2 is discharged through the bias control circuit and the field effect transistor 2.

【0006】一方、トランス1の2次巻線L2に接続さ
れたダイオードD2により、2次巻線L2に誘起された
電力が整流されて、負荷4に直流電源が供給されるよう
になっている。
On the other hand, the power induced in the secondary winding L2 is rectified by the diode D2 connected to the secondary winding L2 of the transformer 1, and DC power is supplied to the load 4. .

【0007】次に、定常時における動作について図4を
用いて説明する。図4はインバータ電源回路の定常時に
おける各点の電圧を示す波形図で、(a)は入力電圧が
低いとき、(b)は入力電圧が高くなったときを示して
いる。ここで、コンデンサC2のバイアス電圧をVB
電界効果トランジスタ2のドレイン電圧をVD、ゲート
電圧をVGとする。
Next, the operation in a steady state will be described with reference to FIG. 4A and 4B are waveform diagrams showing the voltage at each point in the steady state of the inverter power supply circuit. FIG. 4A shows a case where the input voltage is low, and FIG. 4B shows a case where the input voltage becomes high. Here, the bias voltage of the capacitor C2 is V B ,
The drain voltage of the field effect transistor 2 V D, the gate voltage is V G.

【0008】電源3が接続されると、抵抗R1を通して
コンデンサC2が充電され、バイアス電圧VBが上昇
し、バイアス電圧VBによりゲート・ソース間電圧VGS
が電界効果トランジスタ2のスレショルド電圧に達する
と、電界効果トランジスタ2はオンして帰還巻線L3に
より帰還がかかって発振する。
When the power supply 3 is connected, the capacitor C2 is charged through the resistor R1, the bias voltage V B rises, and the gate-source voltage V GS is increased by the bias voltage V B.
Reaches the threshold voltage of the field-effect transistor 2, the field-effect transistor 2 is turned on and oscillates with feedback from the feedback winding L3.

【0009】ここで、バイアス電圧VBよりドレイン電
圧VDが低くなると、コンデンサC2の電荷は、上記バ
イアス制御回路から電界効果トランジスタ2を通して放
電されて、バイアス電圧VBが低下する。
[0009] When the drain voltage V D than the bias voltage V B decreases, the charge of the capacitor C2, is discharged through the field effect transistor 2 from the bias control circuit, it decreases the bias voltage V B.

【0010】このため、ゲート・ソース間電圧VGSが電
界効果トランジスタ2のスレショルド電圧以下になり、
電界効果トランジスタ2のオン時間は短縮される。そう
すると、コンデンサC2の放電時間が減少してその電圧
が増加する。
For this reason, the gate-source voltage V GS becomes equal to or lower than the threshold voltage of the field-effect transistor 2,
The ON time of the field effect transistor 2 is reduced. Then, the discharge time of the capacitor C2 decreases and its voltage increases.

【0011】このように、バイアス電圧VBが安定化す
る方向に負帰還がかかり、図4(a)に示すように、共
振回路による安定した自励発振動作を行う。
[0011] Thus, the bias voltage V B it takes negative feedback in a direction to stabilize, as shown in FIG. 4 (a), performing a self-oscillation operation of stable due to the resonant circuit.

【0012】一方、電源3の電圧が変動して高くなる
と、電界効果トランジスタ2のオン時間が長くなるので
コンデンサC2の放電時間が長くなり、バイアス電圧V
Bは低下して、図4(b)に示すように、オン時間が短
縮される。
On the other hand, when the voltage of the power supply 3 fluctuates and rises, the on-time of the field effect transistor 2 becomes longer, so that the discharge time of the capacitor C2 becomes longer and the bias voltage V
B decreases, and the on-time is reduced as shown in FIG.

【0013】次に、電源投入時における動作について図
6を用いて説明する。図6は従来のインバータ電源回路
の電源投入時における各点の電圧または電流を示す波形
図で、(a)はバイアス電圧VB、(b)はゲート電圧
G、(c)はドレイン電圧VD、(d)は電界効果トラ
ンジスタ2を流れる励磁電流IDを示している。
Next, the operation when the power is turned on will be described with reference to FIG. 6A and 6B are waveform diagrams showing the voltage or current at each point when the power supply of the conventional inverter power supply circuit is turned on. FIG. 6A shows a bias voltage V B , FIG. 6B shows a gate voltage V G , and FIG. D and (d) show the exciting current ID flowing through the field effect transistor 2.

【0014】電源3が接続されると、抵抗R1を通して
コンデンサC2が充電され、バイアス電圧VBが上昇す
る。そして、バイアス電圧VBによりゲート・ソース間
電圧V GSが電界効果トランジスタ2のスレショルド電圧
に達すると、電界効果トランジスタ2はオンして励磁電
流IDが流れるとともに、ドレイン電圧VDが低下し、1
次巻線L1の両端に電位差が生じる。これに伴って、帰
還巻線L3の両端に電圧が誘起されるので、ゲート電圧
Gは、さらに上昇する。
When the power supply 3 is connected, through the resistor R1
The capacitor C2 is charged and the bias voltage VBRise
You. And the bias voltage VBBetween gate and source
Voltage V GSIs the threshold voltage of the field effect transistor 2
, The field effect transistor 2 is turned on and the excitation
Style IDFlows, and the drain voltage VDDecreases and 1
A potential difference occurs at both ends of the next winding L1. Along with this,
Since a voltage is induced at both ends of the return winding L3, the gate voltage
VGRises further.

【0015】この後、共振回路によりドレイン電圧VD
が上昇し、これに伴ってゲート電圧VGは下降し始め
る。
After that, the drain voltage V D is applied by the resonance circuit.
There rises, the gate voltage V G along with this begins to descend.

【0016】そして、ゲート電圧VGが電界効果トラン
ジスタ2のスレショルド電圧以下に低下すると、電界効
果トランジスタ2はオフにされる。
[0016] When the gate voltage V G drops below the threshold voltage of the field effect transistor 2, the field effect transistor 2 is turned off.

【0017】これ以降は、上述したように、徐々にバイ
アス電圧VBを安定化する方向に負帰還がかかり、バイ
アス電圧VBが低レベルで電界効果トランジスタ2がオ
ンするようになっていく。
The subsequent, as described above, it takes a negative feedback in a direction of gradually stabilize the bias voltage V B, the bias voltage V B is gradually adapted to the field effect transistor 2 is turned on at a low level.

【0018】[0018]

【発明が解決しようとする課題】ところが、電源投入時
は図6に示すように、電界効果トランジスタ2のオン時
間が長くなって、その間に流れる励磁電流IDも大きく
なるので、1次巻線L1に蓄積されるエネルギーによっ
て、電界効果トランジスタ2の次のオフ期間には高レベ
ルのフライバック電圧が発生することとなり、この結
果、高耐圧の電界効果トランジスタ2が必要になってく
る。
However, when the power is turned on, as shown in FIG. 6, the on-time of the field effect transistor 2 increases, and the exciting current ID flowing during that time increases. Due to the energy stored in L1, a high-level flyback voltage is generated during the next off period of the field effect transistor 2, and as a result, the field effect transistor 2 with a high breakdown voltage is required.

【0019】また、この電源投入時の電界効果トランジ
スタ2のオン時間は、1次巻線L1と帰還巻線L3との
巻数比や結合度によって大きく変化するために、上記フ
ライバック電圧の値も大きく変化する。
Since the on-time of the field effect transistor 2 when the power is turned on greatly changes depending on the turns ratio and the degree of coupling between the primary winding L1 and the feedback winding L3, the value of the flyback voltage also increases. It changes greatly.

【0020】本発明は、上記課題に鑑みてなされたもの
で、電源投入時に過大な電圧がスイッチング素子に印加
されることのないインバータ電源回路を提供することを
目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide an inverter power supply circuit in which an excessive voltage is not applied to a switching element when power is turned on.

【0021】[0021]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、スイッチング素子と帰還巻線を有し、上
記スイッチング素子に直列接続されたトランスの1次巻
線とコンデンサとで構成される共振回路を自励発振させ
る自励発振回路と、上記帰還巻線を介して上記スイッチ
ング素子のスイッチング制御端に接続されるバイアス電
圧発生回路とを有するインバータ電源回路において、上
スイッチング素子は、上記バイアス電圧発生回路によ
り上記スイッチング制御端に印加される電圧がアースに
対するスレショルド電圧レベルを超えるとオンにされる
電圧制御素子で、このスイッチング素子と上記アース間
に、上記スイッチング素子に流れる電流の増大に応じ
て、上記アースに対する上記スレショルド電圧レベルを
上昇させる抵抗を介設している(請求項1)。
In order to achieve the above object, the present invention comprises a switching element and a feedback winding, and comprises a primary winding of a transformer and a capacitor connected in series to the switching element. A self-oscillation circuit that self-oscillates the resonance circuit to be performed, and a bias voltage generation circuit that is connected to a switching control terminal of the switching element via the feedback winding . The above bias voltage generation circuit
Voltage applied to the switching control terminal
Turns on when threshold voltage level is exceeded
In the voltage control element, between the switching element and the ground, with an increase of the current flowing through the switching element, it is interposed a resistor to raise the upper kiss Reshorudo voltage level for the ground (claim 1) .

【0022】[0022]

【0023】[0023]

【作用】本発明によれば、スイッチング素子に流れる電
流が増大すると、抵抗に発生する電圧が上昇する。これ
によって、アースに対するスイッチング素子のスレショ
ルド電圧レベルが上昇し、スイッチング制御端に印加さ
れる電圧レベルが相対的に低下して、スイッチング素子
がその分速くオフされるので、スイッチング素子に過大
な電流が流れることがない。
According to the present invention, when the current flowing through the switching element increases, the voltage generated at the resistor increases. As a result, the threshold voltage level of the switching element with respect to the ground increases, the voltage level applied to the switching control terminal relatively decreases, and the switching element is turned off faster by that amount, so that an excessive current flows through the switching element. Does not flow.

【0024】[0024]

【0025】[0025]

【実施例】以下、本発明に係るインバータ電源回路の第
1実施例について、図1,図2を用いて説明する。図1
はインバータ電源回路の第1実施例を示す回路図であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the inverter power supply circuit according to the present invention will be described below with reference to FIGS. FIG.
FIG. 2 is a circuit diagram showing a first embodiment of the inverter power supply circuit.

【0026】電源3は、例えば商用電源からの交流入力
を整流してこの電源回路に直流電源を供給するもので、
電源端子3a,3b間に接続されるようになっている。
このインバータ電源回路は、自励発振のためにトランス
1の1次巻線L1及びコンデンサC1からなる共振回
路、スイッチング用の電界効果トランジスタ2及び1次
巻線L1と結合する帰還巻線L3等を備えてなり、2次
巻線L2に出力を送出するようになっている。
The power supply 3 rectifies an AC input from, for example, a commercial power supply and supplies DC power to the power supply circuit.
The power supply terminals 3a and 3b are connected between them.
This inverter power supply circuit includes a resonance circuit including a primary winding L1 and a capacitor C1 of a transformer 1, a switching field-effect transistor 2 and a feedback winding L3 coupled to the primary winding L1 for self-excited oscillation. The output is sent to the secondary winding L2.

【0027】電源端子3a,3b間には、1次巻線L
1、スイッチング用の電界効果トランジスタ2及び電源
端子3b(アース)に対する電界効果トランジスタ2の
スレショルド電圧レベルを上昇させるための電圧を発生
させる抵抗R3が直列に接続されている。そして、電界
効果トランジスタ2のオン、オフにより1次巻線L1に
流入する電流がスイッチングされ、これにより2次巻線
L2及び帰還巻線L3に電圧が誘起されるようになって
いる。
A primary winding L is provided between the power terminals 3a and 3b.
1. A switching field-effect transistor 2 and a resistor R3 for generating a voltage for raising a threshold voltage level of the field-effect transistor 2 with respect to a power supply terminal 3b (ground) are connected in series. When the field effect transistor 2 is turned on and off, the current flowing into the primary winding L1 is switched, whereby a voltage is induced in the secondary winding L2 and the feedback winding L3.

【0028】また、電源端子3a,3b間には、起動用
の抵抗R1とバイアス電圧発生用のコンデンサC2とが
直列に接続され、抵抗R1を介して電源3によりコンデ
ンサC2が充電されるようになっている。抵抗R1とコ
ンデンサC2との接続点は、帰還巻線L3を介して電界
効果トランジスタ2のゲートに接続されており、コンデ
ンサC2の充電電圧によるバイアス電圧が電界効果トラ
ンジスタ2のスレショルド電圧に達すると、電界効果ト
ランジスタ2をオンさせるようになっている。
Further, between the power supply terminals 3a and 3b, a starting resistor R1 and a capacitor C2 for generating a bias voltage are connected in series, and the capacitor C2 is charged by the power source 3 via the resistor R1. Has become. The connection point between the resistor R1 and the capacitor C2 is connected to the gate of the field effect transistor 2 via the feedback winding L3. When the bias voltage due to the charging voltage of the capacitor C2 reaches the threshold voltage of the field effect transistor 2, The field effect transistor 2 is turned on.

【0029】また、抵抗R1とコンデンサC2との接続
点は、抵抗R2及びダイオードD1の直列回路で構成さ
れるバイアス制御回路を介して電界効果トランジスタ2
のドレインに接続されている。そして、電界効果トラン
ジスタ2のオン期間中に、コンデンサC2のバイアス電
圧が電界効果トランジスタ2のドレイン電圧より高くな
ると、上記バイアス制御回路、電界効果トランジスタ2
を通って、コンデンサC2の電荷が放電されるようにな
っている。
The connection point between the resistor R1 and the capacitor C2 is connected to the field effect transistor 2 via a bias control circuit composed of a series circuit of a resistor R2 and a diode D1.
Connected to the drain of When the bias voltage of the capacitor C2 becomes higher than the drain voltage of the field effect transistor 2 during the ON period of the field effect transistor 2, the bias control circuit, the field effect transistor 2
, The electric charge of the capacitor C2 is discharged.

【0030】一方、トランス1の2次巻線L2には、ダ
イオードD2を介して負荷4が接続されており、2次巻
線L2に誘起された電力をダイオードD2により整流し
て、負荷4に直流電源を供給するようになっている。
On the other hand, a load 4 is connected to the secondary winding L2 of the transformer 1 via a diode D2. The power induced in the secondary winding L2 is rectified by the diode D2 and DC power is supplied.

【0031】次に、上記のように構成された回路の電源
投入時における動作について説明する。図2は第1実施
例の電源投入時における各点の電圧または電流を示す波
形図で、(a)はコンデンサC2のバイアス電圧VB
(b)はゲート電圧VG及びソース電圧VS、(c)は電
界効果トランジスタ2のドレイン電圧VD、(d)は電
界効果トランジスタ2を流れる励磁電流IDを示してい
る。
Next, the operation of the above-configured circuit when the power is turned on will be described. FIG. 2 is a waveform diagram showing the voltage or current at each point when the power is turned on in the first embodiment. FIG. 2A shows the bias voltage V B of the capacitor C2,
(B) the gate voltage V G and the source voltage V S, and (c) shows the drain voltage V D of the field effect transistor 2, (d) the exciting current I D flowing through the field effect transistor 2.

【0032】電源3が接続されると、抵抗R1を通して
コンデンサC2が充電され、バイアス電圧VBが上昇す
る。そして、バイアス電圧VBによりゲート・ソース間
電圧VGSが電界効果トランジスタ2のスレショルド電圧
を越えると、電界効果トランジスタ2はオンして励磁電
流IDが流れるとともに、ドレイン電圧VDが低下し、1
次巻線L1の両端に電位差が生じる。これに伴って、帰
還巻線L3の両端に電圧が誘起されるので、ゲート電圧
Gは、さらに上昇する。
[0032] When the power 3 is connected, the capacitor C2 is charged through the resistor R1, the bias voltage V B rises. When the gate-source voltage V GS exceeds the threshold voltage of the field-effect transistor 2 due to the bias voltage V B , the field-effect transistor 2 is turned on, the excitation current ID flows, and the drain voltage V D decreases. 1
A potential difference occurs at both ends of the next winding L1. Along with this, the voltage is induced across the feedback winding L3, the gate voltage V G is further increased.

【0033】このとき、抵抗R3を流れる励磁電流ID
が増大してソース電圧VS(=ID×R3)が上昇するの
で(図2(b)のVS)、ゲート・ソース間電圧VGS
低下する。
At this time, the exciting current I D flowing through the resistor R3
And the source voltage V S (= I D × R3) increases (V S in FIG. 2B), so that the gate-source voltage V GS decreases.

【0034】そして、ソース電圧VSが所定レベル以上
まで上昇して、ゲート・ソース間電圧VGSが電界効果ト
ランジスタ2のスレショルド電圧以下に低下すると、電
界効果トランジスタ2はオフにされる。
When the source voltage V S rises above a predetermined level and the gate-source voltage V GS falls below the threshold voltage of the field effect transistor 2, the field effect transistor 2 is turned off.

【0035】これ以降は、共振回路による定常の発振状
態に移行し、図4に示したような動作を行う。
Thereafter, the state shifts to a steady oscillation state by the resonance circuit, and the operation as shown in FIG. 4 is performed.

【0036】すなわち、バイアス電圧VBが安定化する
方向に負帰還がかかり、図4(a)に示したように、共
振回路による安定した自励発振動作を行う。
That is, negative feedback is applied in the direction in which the bias voltage V B is stabilized, and a stable self-excited oscillation operation is performed by the resonance circuit as shown in FIG.

【0037】一方、電源3の電圧が変動して高くなる
と、バイアス電圧VBは低下して、図4(b)に示した
ように、オン時間が短縮される。
On the other hand, when the voltage of the power supply 3 fluctuates and increases, the bias voltage V B decreases, and the on-time is shortened as shown in FIG.

【0038】このように、アースに対する電界効果トラ
ンジスタ2のスレショルド電圧レベルを上昇させること
により、従来の回路に比して、電源投入時における電界
効果トランジスタ2のオン時間を大幅に短縮できるの
で、励磁電流IDによる蓄積エネルギーを適量に抑制
し、電界効果トランジスタ2のオフ後に発生するフライ
バック電圧を低減することができる。
As described above, by increasing the threshold voltage level of the field effect transistor 2 with respect to the ground, the on-time of the field effect transistor 2 at the time of turning on the power can be greatly reduced as compared with the conventional circuit. The energy stored by the current ID can be suppressed to an appropriate amount, and the flyback voltage generated after the field effect transistor 2 is turned off can be reduced.

【0039】なお、定常動作時における励磁電流I
Dは、図2(d)に示すように、レベルが小さいので、
抵抗R3による効率の低下は小さい。
It should be noted that the exciting current I during steady operation is
D has a small level as shown in FIG.
The decrease in efficiency due to the resistor R3 is small.

【0040】次に、本発明に係るインバータ電源回路の
第2実施例について、図3を用いて説明する。図3はイ
ンバータ電源回路の第2実施例を示す回路図である。な
お、第1実施例と同一物については同一符号を付し説明
を省略する。
Next, a second embodiment of the inverter power supply circuit according to the present invention will be described with reference to FIG. FIG. 3 is a circuit diagram showing a second embodiment of the inverter power supply circuit. The same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0041】この実施例では、第1実施例の抵抗R3に
代えて、抵抗R31,R32の直列回路が接続されると
ともに、ベースが抵抗R31,R32の接続点に、コレ
クタが電界効果トランジスタ2のゲートに、エミッタが
電源端子3bに接続されたトランジスタQ1を設けてい
る。
In this embodiment, instead of the resistor R3 of the first embodiment, a series circuit of resistors R31 and R32 is connected, the base is connected to the connection point of the resistors R31 and R32, and the collector is connected to the field effect transistor 2. A transistor Q1 whose emitter is connected to the power supply terminal 3b is provided at the gate.

【0042】次に、この回路の電源投入時における動作
について説明する。なお、第2実施例は、第1実施例と
同様の電圧または電流波形を示すので、図2を用いる。
Next, the operation of this circuit when the power is turned on will be described. Since the second embodiment shows the same voltage or current waveform as the first embodiment, FIG. 2 is used.

【0043】電源3が接続されると、抵抗R1を通して
コンデンサC2が充電され、バイアス電圧VBが上昇す
る。そして、バイアス電圧VBによりゲート・ソース間
電圧VGSが電界効果トランジスタ2のスレショルド電圧
を越えると、電界効果トランジスタ2はオンして励磁電
流IDが流れるとともに、ドレイン電圧VDが低下し、1
次巻線L1の両端に電位差が生じる。これに伴って、帰
還巻線L3の両端に電圧が誘起されるので、ゲート電圧
Gは、さらに上昇する。
[0043] When the power source 3 is connected, the capacitor C2 is charged through the resistor R1, the bias voltage V B rises. When the gate-source voltage V GS exceeds the threshold voltage of the field-effect transistor 2 due to the bias voltage V B , the field-effect transistor 2 is turned on, the excitation current ID flows, and the drain voltage V D decreases. 1
A potential difference occurs at both ends of the next winding L1. Along with this, the voltage is induced across the feedback winding L3, the gate voltage V G is further increased.

【0044】一方、励磁電流IDにより抵抗R31,R
32間の電圧が上昇してトランジスタQ1にベース電流
が供給されると、トランジスタQ1がオンし、これによ
り、電界効果トランジスタ2のゲート電圧VGが低下し
て、電界効果トランジスタ2がオフにされる。
On the other hand, the resistors R31 and R31 are supplied by the exciting current ID.
When the voltage across 32 is supplied base current to the transistor Q1 rises, transistor Q1 is turned on by this, the gate voltage V G of the field effect transistor 2 is lowered, the field effect transistor 2 is turned off You.

【0045】このように、第1実施例と同様に、電源投
入時における電界効果トランジスタ2のオン時間を大幅
に短縮できるので、励磁電流IDによる蓄積エネルギー
を適量に抑制し、電界効果トランジスタ2のオフ後に発
生するフライバック電圧を低減することができる。
As described above, similarly to the first embodiment, the on-time of the field effect transistor 2 when the power is turned on can be greatly reduced, so that the energy stored by the exciting current ID can be suppressed to an appropriate amount, and the field effect transistor 2 can be reduced. , The flyback voltage generated after turning off is reduced.

【0046】また、トランジスタQ1を使用して、抵抗
R31,R32間にトランジスタQ1のオンに要する小
レベルの電圧を発生させればすむようにしたので、抵抗
R31,R32の抵抗値を小さくすることができ、これ
により、抵抗R31,R32による効率の低下をさらに
小さくすることができる。
Further, since the transistor Q1 is used to generate a small-level voltage required for turning on the transistor Q1 between the resistors R31 and R32, the resistance values of the resistors R31 and R32 can be reduced. Thus, the reduction in efficiency due to the resistors R31 and R32 can be further reduced.

【0047】[0047]

【発明の効果】以上説明したように、本発明は、スイッ
チング制御端に印加される電圧がアースに対するスレシ
ョルド電圧レベルを超えるとオンにされる電圧制御素子
からなるスイッチング素子に流れる電流が増大するとそ
の発生電圧により素速くスイッチング素子がオフされる
ようにした抵抗を設けたので、電源投入時に、スイッチ
ング素子に過大な電圧が印加されることがなく、これに
より、高耐圧用のスイッチング素子を用いなくてもす
む。
As described above, the present invention provides a switch.
The voltage applied to the
Voltage control element that is turned on when the threshold voltage level is exceeded
When the current flowing through the switching element is increased, a resistor is provided so that the switching element is quickly turned off by the generated voltage, so that no excessive voltage is applied to the switching element when the power is turned on. Accordingly, it is not necessary to use a switching element for high withstand voltage.

【0048】[0048]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るインバータ電源回路の第1実施例
を示す回路図である。
FIG. 1 is a circuit diagram showing a first embodiment of an inverter power supply circuit according to the present invention.

【図2】本発明に係るインバータ電源回路の電源投入時
における各点の電圧または電流を示す波形図で、(a)
はコンデンサC2のバイアス電圧VB、(b)はゲート
電圧VG及びソース電圧VS、(c)は電界効果トランジ
スタ2のドレイン電圧VD、(d)は電界効果トランジ
スタ2を流れる励磁電流IDを示している。
FIG. 2 is a waveform diagram showing the voltage or current at each point when the power supply of the inverter power supply circuit according to the present invention is turned on.
Bias voltage V B of the capacitor C2, (b) the gate voltage V G and the source voltage V S, (c) the drain voltage V D of the field effect transistor 2, (d) the exciting current I flowing through the field effect transistor 2 D is shown.

【図3】本発明に係るインバータ電源回路の第2実施例
を示す回路図である。
FIG. 3 is a circuit diagram showing a second embodiment of the inverter power supply circuit according to the present invention.

【図4】インバータ電源回路の定常時における各点の電
圧を示す波形図で、(a)は入力電圧が低いとき、
(b)は入力電圧が高くなったときを示している。
FIGS. 4A and 4B are waveform diagrams showing voltages at respective points in a steady state of the inverter power supply circuit. FIG.
(B) shows a case where the input voltage has increased.

【図5】従来のインバータ電源回路を示す回路図であ
る。
FIG. 5 is a circuit diagram showing a conventional inverter power supply circuit.

【図6】従来のインバータ電源回路の電源投入時におけ
る各点の電圧または電流を示す波形図で、(a)はバイ
アス電圧VB、(b)はゲート電圧VG、(c)はドレイ
ン電圧VD、(d)は電界効果トランジスタ2を流れる
励磁電流IDを示している。
6A and 6B are waveform diagrams showing the voltage or current at each point when the power supply of the conventional inverter power supply circuit is turned on. FIG. 6A shows a bias voltage V B , FIG. 6B shows a gate voltage V G , and FIG. V D and (d) indicate the exciting current ID flowing through the field effect transistor 2.

【符号の説明】[Explanation of symbols]

1 トランス 2 電界効果トランジスタ(スイッチング素子) 3 電源 3a,3b 電源端子 4 負荷 C1,C2 コンデンサ D1,D2 ダイオード L1 1次巻線 L2 2次巻線 L3 帰還巻線 R1〜R3,R31,R32 抵抗 Q1 トランジスタ(スイッチ手段) Reference Signs List 1 transformer 2 field effect transistor (switching element) 3 power supply 3a, 3b power supply terminal 4 load C1, C2 capacitor D1, D2 diode L1 primary winding L2 secondary winding L3 feedback winding R1 to R3, R31, R32 resistor Q1 Transistor (switch means)

───────────────────────────────────────────────────── フロントページの続き 審査官 赤穂 隆雄 (56)参考文献 特開 昭58−43139(JP,A) 特開 平3−117373(JP,A) 実開 平4−80290(JP,U) (58)調査した分野(Int.Cl.7,DB名) H02J 1/00 309 H02H 7/122 H02H 9/02 H02M 7/537 ──────────────────────────────────────────────────続 き Continuation of the front page Examiner Takao Ako (56) References JP-A-58-43139 (JP, A) JP-A-3-117373 (JP, A) JP-A-4-80290 (JP, U) ( 58) Field surveyed (Int.Cl. 7 , DB name) H02J 1/00 309 H02H 7/122 H02H 9/02 H02M 7/537

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 スイッチング素子と帰還巻線を有し、上
記スイッチング素子に直列接続されたトランスの1次巻
線とコンデンサとで構成される共振回路を自励発振させ
る自励発振回路と、上記帰還巻線を介して上記スイッチ
ング素子のスイッチング制御端に接続されるバイアス電
圧発生回路とを有するインバータ電源回路において、上
スイッチング素子は、上記バイアス電圧発生回路によ
り上記スイッチング制御端に印加される電圧がアースに
対するスレショルド電圧レベルを超えるとオンにされる
電圧制御素子で、このスイッチング素子と上記アース間
に、上記スイッチング素子に流れる電流の増大に応じ
て、上記アースに対する上記スレショルド電圧レベルを
上昇させる抵抗を介設したことを特徴とするインバータ
電源回路。
A self-oscillation circuit having a switching element and a feedback winding, and self-oscillating a resonance circuit formed by a primary winding of a transformer and a capacitor connected in series to the switching element; An inverter power supply circuit having a bias voltage generation circuit connected to a switching control terminal of the switching element via a feedback winding, wherein the switching element is controlled by the bias voltage generation circuit .
Voltage applied to the switching control terminal
Turns on when threshold voltage level is exceeded
In the voltage control device, an inverter power source to between the switching element and the ground, characterized in that in response to the increase in current flowing through the switching element, is interposed a resistor to raise the upper kiss Reshorudo voltage level for the ground circuit.
JP21516392A 1992-05-22 1992-08-12 Inverter power circuit Expired - Lifetime JP3242456B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21516392A JP3242456B2 (en) 1992-08-12 1992-08-12 Inverter power circuit
US08/063,327 US5333104A (en) 1992-05-22 1993-05-19 Inverter power source
DE4316945A DE4316945C2 (en) 1992-05-22 1993-05-21 Power supply with self-oscillating inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21516392A JP3242456B2 (en) 1992-08-12 1992-08-12 Inverter power circuit

Publications (2)

Publication Number Publication Date
JPH0670461A JPH0670461A (en) 1994-03-11
JP3242456B2 true JP3242456B2 (en) 2001-12-25

Family

ID=16667701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21516392A Expired - Lifetime JP3242456B2 (en) 1992-05-22 1992-08-12 Inverter power circuit

Country Status (1)

Country Link
JP (1) JP3242456B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3391999B2 (en) * 1996-12-24 2003-03-31 松下電工株式会社 Power circuit

Also Published As

Publication number Publication date
JPH0670461A (en) 1994-03-11

Similar Documents

Publication Publication Date Title
JP4062307B2 (en) converter
KR100760085B1 (en) Switching Power Supply Device and Switching Method
US20030142521A1 (en) Switching power source device
JP3492882B2 (en) Switching power supply
US6912140B2 (en) Switching power supply
US20120230063A1 (en) Self-excited switching power supply circuit
JP3691498B2 (en) Self-excited switching power supply circuit
US20040109334A1 (en) Switching power supply
JP3242456B2 (en) Inverter power circuit
JP3613731B2 (en) No-load power-saving power supply
JP3267730B2 (en) Automatic voltage switching power supply circuit
JP3223695B2 (en) Switching power supply
JP2000032747A (en) Switching power unit
JP3499744B2 (en) Electronic device charging circuit
US5838553A (en) Voltage stabilized self-oscillating power supply
JP3129037B2 (en) Switching power supply
JPS635434Y2 (en)
JP3438340B2 (en) Charging circuit
JP3274502B2 (en) Inverter power circuit
JPH0545111Y2 (en)
JP2001309656A (en) Ringing choke converter and overload detection method
JPS60187260A (en) Self-excited oscillation type switching power source
JPS6216794Y2 (en)
JPS587833Y2 (en) Jirei Hatsu Singata Converter Souch
JP2781600B2 (en) Latch-up protection circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071019

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 11

EXPY Cancellation because of completion of term