JP3239372B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3239372B2 JP3239372B2 JP07922591A JP7922591A JP3239372B2 JP 3239372 B2 JP3239372 B2 JP 3239372B2 JP 07922591 A JP07922591 A JP 07922591A JP 7922591 A JP7922591 A JP 7922591A JP 3239372 B2 JP3239372 B2 JP 3239372B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- hydrogen
- hydrogen plasma
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。
関する。
【０００２】
【従来の技術】非晶質シリコン薄膜、微結晶シリコン薄
膜、多結晶シリコン薄膜等の非単結晶半導体薄膜には、
ダングリングボンドが多数存在する。例えば多結晶シリ
コン薄膜に関しては、結晶粒界に存在するダングリング
ボンド等の欠陥が、キャリアに対するトラップ準位とな
り、キャリアの伝導に対して障壁として働く(J.Y.W.Set
o,J.Appl.Phys.,46,p5247(1975))。キャリアの伝導が妨
げられた結果、多結晶シリコン薄膜をチャネル領域とし
て用いた多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−
ＳｉＴＦＴ）のＯＮ電流は減退し、またトラップ準位の
増加から電子−正孔対の生成が起こりｐｏｌｙ−ＳｉＴ
ＦＴのＯＦＦ電流が増大してしまう。
膜、多結晶シリコン薄膜等の非単結晶半導体薄膜には、
ダングリングボンドが多数存在する。例えば多結晶シリ
コン薄膜に関しては、結晶粒界に存在するダングリング
ボンド等の欠陥が、キャリアに対するトラップ準位とな
り、キャリアの伝導に対して障壁として働く(J.Y.W.Set
o,J.Appl.Phys.,46,p5247(1975))。キャリアの伝導が妨
げられた結果、多結晶シリコン薄膜をチャネル領域とし
て用いた多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−
ＳｉＴＦＴ）のＯＮ電流は減退し、またトラップ準位の
増加から電子−正孔対の生成が起こりｐｏｌｙ−ＳｉＴ
ＦＴのＯＦＦ電流が増大してしまう。
【０００３】従って、ｐｏｌｙ−ＳｉＴＦＴの性能を向
上させるためには、前記欠陥を少なくする必要がある
(J.Appl.Phys.,53(2),p1193(1982))。
上させるためには、前記欠陥を少なくする必要がある
(J.Appl.Phys.,53(2),p1193(1982))。
【０００４】この目的のために水素による前記欠陥の終
端化が行なわれており、この様な水素化の方法として
は、水素プラズマ処理、水素イオン注入法、或るいはプ
ラズマ窒化膜からの水素の拡散法等が知られている。
端化が行なわれており、この様な水素化の方法として
は、水素プラズマ処理、水素イオン注入法、或るいはプ
ラズマ窒化膜からの水素の拡散法等が知られている。
【０００５】水素イオン注入法に於いては、イオン注入
装置という高価な装置を必要とし、数百程度の多結晶シ
リコン層に水素を打ち込む際の制御性が悪い等の欠点が
ある。また、プラズマ窒化膜からの水素の拡散法に於い
ては、水素の供給が不十分であるために、水素プラズマ
処理に比して特性が十分には向上しない等の欠点があ
る。
装置という高価な装置を必要とし、数百程度の多結晶シ
リコン層に水素を打ち込む際の制御性が悪い等の欠点が
ある。また、プラズマ窒化膜からの水素の拡散法に於い
ては、水素の供給が不十分であるために、水素プラズマ
処理に比して特性が十分には向上しない等の欠点があ
る。
【０００６】水素プラズマ処理法は、大面積に亘って制
御性良く半導体装置の特性を向上できる水素化方法であ
る。水素プラズマ処理の方法としては、例えば平行平板
型のプラズマ発生装置では真空チェンバー内に被処理材
を保持する基板側電極と相対させて電極（対向電極）を
配置し、対向電極側に高周波を印加することにより真空
チェンバー内に導入した水素ガスを分解し被処理材に水
素ラジカルを供給する方法が一般的である。
御性良く半導体装置の特性を向上できる水素化方法であ
る。水素プラズマ処理の方法としては、例えば平行平板
型のプラズマ発生装置では真空チェンバー内に被処理材
を保持する基板側電極と相対させて電極（対向電極）を
配置し、対向電極側に高周波を印加することにより真空
チェンバー内に導入した水素ガスを分解し被処理材に水
素ラジカルを供給する方法が一般的である。
【０００７】
【発明が解決しようとする課題】しかし従来の水素プラ
ズマ処理法を用いた場合は、ｐｏｌｙ−ＳｉＴＦＴのゲ
ート耐圧不良やスレッシュホールド電圧シフトその他の
不良が発生することがある。
ズマ処理法を用いた場合は、ｐｏｌｙ−ＳｉＴＦＴのゲ
ート耐圧不良やスレッシュホールド電圧シフトその他の
不良が発生することがある。
【０００８】そこで、本発明は水素化によるＴＦＴ特性
の向上効果を維持しつつ不良の発生を防止するものであ
り、その目的とするところは、良好な特性となる半導体
装置の製造方法を提供するところにある。
の向上効果を維持しつつ不良の発生を防止するものであ
り、その目的とするところは、良好な特性となる半導体
装置の製造方法を提供するところにある。
【０００９】
【課題を解決するための手段】本発明は、基板上のトラ
ンジスタのチャネル領域の少なくとも一部が非単結晶半
導体膜からなる半導体装置の製造方法において、プラズ
マ発生装置内にそれぞれ制御回路を介して接続された第
１電極と第２電極を対向させ、前記第１電極には前記制
御回路を介して高周波数電極を印加し、前記第２電極に
は前記制御回路を介して０Ｗ/ｃｍ2とした状態で、前記
基板上の非単結晶半導体膜に水素プラズマ処理を施すこ
とを特徴とする。
ンジスタのチャネル領域の少なくとも一部が非単結晶半
導体膜からなる半導体装置の製造方法において、プラズ
マ発生装置内にそれぞれ制御回路を介して接続された第
１電極と第２電極を対向させ、前記第１電極には前記制
御回路を介して高周波数電極を印加し、前記第２電極に
は前記制御回路を介して０Ｗ/ｃｍ2とした状態で、前記
基板上の非単結晶半導体膜に水素プラズマ処理を施すこ
とを特徴とする。
【００１０】
【実施例】本発明の実施例を、図１の本発明に於けるＴ
ＦＴの工程図に従って説明する。図１（ａ）は、ガラ
ス、石英などの絶縁性非晶質基板若しくは基板上に積層
したＳｉＯ2等の絶縁性非晶質材料層などの絶縁性非晶
質材料からなる支持層１００表面上に、多結晶シリコン
等の非単結晶シリコン薄膜１０１を積層し、その後ホト
リソグラフィー法により該非単結晶シリコン薄膜をパタ
ニングする工程である。該非単結晶シリコン薄膜の成膜
方法としては以下に述べるような方法がある。
ＦＴの工程図に従って説明する。図１（ａ）は、ガラ
ス、石英などの絶縁性非晶質基板若しくは基板上に積層
したＳｉＯ2等の絶縁性非晶質材料層などの絶縁性非晶
質材料からなる支持層１００表面上に、多結晶シリコン
等の非単結晶シリコン薄膜１０１を積層し、その後ホト
リソグラフィー法により該非単結晶シリコン薄膜をパタ
ニングする工程である。該非単結晶シリコン薄膜の成膜
方法としては以下に述べるような方法がある。
【００１１】（１）減圧ＣＶＤ法で５８０℃〜６５０℃
程度で多結晶シリコン薄膜を成膜する。
程度で多結晶シリコン薄膜を成膜する。
【００１２】（２）ＥＢ蒸着法、スパッタ法、プラズマ
ＣＶＤ法等で非晶質シリコン薄膜を堆積後、５５０℃〜
６５０℃程度で２〜７０時間程度固相成長アニールを行
ない、粒径１〜２μｍ以上の大粒径の多結晶シリコン薄
膜を成膜する。
ＣＶＤ法等で非晶質シリコン薄膜を堆積後、５５０℃〜
６５０℃程度で２〜７０時間程度固相成長アニールを行
ない、粒径１〜２μｍ以上の大粒径の多結晶シリコン薄
膜を成膜する。
【００１３】（３）減圧ＣＶＤ法等で多結晶シリコン薄
膜を堆積後、イオンインプランテーション法によりＳｉ
等を打ち込み、該多結晶シリコン薄膜を非晶質化した
後、５５０℃〜６５０℃程度で固相成長アニールを行
い、粒径１〜２μｍ程度の大粒径多結晶シリコン薄膜を
成膜する。
膜を堆積後、イオンインプランテーション法によりＳｉ
等を打ち込み、該多結晶シリコン薄膜を非晶質化した
後、５５０℃〜６５０℃程度で固相成長アニールを行
い、粒径１〜２μｍ程度の大粒径多結晶シリコン薄膜を
成膜する。
【００１４】尚、非単結晶シリコン薄膜１０１として
は、上述の多結晶シリコン薄膜以外にも微結晶シリコン
薄膜若しくは非晶質シリコン薄膜を用いてもよい。ま
た、成膜方法についても、上述の（１）〜（３）の方法
のみで限定されるものではない。次に図１（ｂ）に示す
ように熱酸化法等によりゲート酸化膜１０２を形成す
る。ドライ酸化法を用いれば酸素雰囲気中で約１１５０
℃の熱処理を行なうことによって、絶縁耐圧の高いゲー
ト酸化膜を得ることが出来る。ウェット酸化法を用いれ
ば９００℃程度の低温の熱処理でもゲート酸化膜が形成
されるが、ドライ酸化法で形成されたゲート酸化膜に比
べれば絶縁耐圧は低く、膜質は劣る。
は、上述の多結晶シリコン薄膜以外にも微結晶シリコン
薄膜若しくは非晶質シリコン薄膜を用いてもよい。ま
た、成膜方法についても、上述の（１）〜（３）の方法
のみで限定されるものではない。次に図１（ｂ）に示す
ように熱酸化法等によりゲート酸化膜１０２を形成す
る。ドライ酸化法を用いれば酸素雰囲気中で約１１５０
℃の熱処理を行なうことによって、絶縁耐圧の高いゲー
ト酸化膜を得ることが出来る。ウェット酸化法を用いれ
ば９００℃程度の低温の熱処理でもゲート酸化膜が形成
されるが、ドライ酸化法で形成されたゲート酸化膜に比
べれば絶縁耐圧は低く、膜質は劣る。
【００１５】前記非単結晶シリコン薄膜１０１として多
結晶シリコン薄膜を用いた場合は、この熱酸化工程で熱
処理による結晶成長が進み、対体積結晶化率が向上し、
結晶粒径が拡大する。また、前記非単結晶シリコン薄膜
１０１として非晶質シリコン薄膜若しくは微結晶シリコ
ン薄膜を用いた場合にも、この熱酸化工程で熱処理によ
る結晶成長が進み、結晶粒径５０００Åから数μｍの大
きさの多結晶シリコンに結晶成長する。
結晶シリコン薄膜を用いた場合は、この熱酸化工程で熱
処理による結晶成長が進み、対体積結晶化率が向上し、
結晶粒径が拡大する。また、前記非単結晶シリコン薄膜
１０１として非晶質シリコン薄膜若しくは微結晶シリコ
ン薄膜を用いた場合にも、この熱酸化工程で熱処理によ
る結晶成長が進み、結晶粒径５０００Åから数μｍの大
きさの多結晶シリコンに結晶成長する。
【００１６】尚、ゲート酸化膜の形成方法としては上述
の熱酸化法に限らず、ＣＶＤ法、プラズマＣＶＤ法、Ｅ
ＣＲプラズマＣＶＤ法、光ＣＶＤ法、スパッタ法等でＳ
ｉＯ2膜を形成する方法、プラズマ酸化法等で低温酸化
する方法等もある。これらの方法は、工程の温度を６０
０℃程度以下の低温に出来るため、基板として安価なガ
ラス基板を用いることも可能となる点で優れている。
の熱酸化法に限らず、ＣＶＤ法、プラズマＣＶＤ法、Ｅ
ＣＲプラズマＣＶＤ法、光ＣＶＤ法、スパッタ法等でＳ
ｉＯ2膜を形成する方法、プラズマ酸化法等で低温酸化
する方法等もある。これらの方法は、工程の温度を６０
０℃程度以下の低温に出来るため、基板として安価なガ
ラス基板を用いることも可能となる点で優れている。
【００１７】次に図１（ｃ）に示すようにゲート電極１
０３を形成する。該ゲート電極材料としては、一般的に
多結晶シリコンが用いられている。該多結晶シリコン層
の形成方法としては、減圧ＣＶＤ法で多結晶シリコン層
を形成し、ＰＣｌＯ3等を用いた熱拡散法により、ｎ+ｐ
ｏｌｙ−Ｓｉを形成する方法、プラズマＣＶＤ法等で、
例えばＢ（ボロン）若しくはＰ（燐）を不純物としてド
ープした非晶質シリコン層を形成し、５５０℃〜６５０
℃程度の固相成長アニールを２時間〜７０時間程度行
い、該非晶質シリコン層を多結晶化することで、ｐ+ｐ
ｏｌｙ−Ｓｉ層若しくはｎ+ｐｏｌｙ−Ｓｉ層を形成す
る等の方法がある。続いて該ゲート電極１０３をマスク
として不純物元素をイオン注入して、ソース領域１０４
及びドレイン領域１０５を形成する（この工程に伴っ
て、チャネル領域１０６も自動的に形成される）。前記
不純物元素としては、Ｐ（燐）、Ａｓ（砒素）、または
Ｂ（ボロン）等が用いられている。
０３を形成する。該ゲート電極材料としては、一般的に
多結晶シリコンが用いられている。該多結晶シリコン層
の形成方法としては、減圧ＣＶＤ法で多結晶シリコン層
を形成し、ＰＣｌＯ3等を用いた熱拡散法により、ｎ+ｐ
ｏｌｙ−Ｓｉを形成する方法、プラズマＣＶＤ法等で、
例えばＢ（ボロン）若しくはＰ（燐）を不純物としてド
ープした非晶質シリコン層を形成し、５５０℃〜６５０
℃程度の固相成長アニールを２時間〜７０時間程度行
い、該非晶質シリコン層を多結晶化することで、ｐ+ｐ
ｏｌｙ−Ｓｉ層若しくはｎ+ｐｏｌｙ−Ｓｉ層を形成す
る等の方法がある。続いて該ゲート電極１０３をマスク
として不純物元素をイオン注入して、ソース領域１０４
及びドレイン領域１０５を形成する（この工程に伴っ
て、チャネル領域１０６も自動的に形成される）。前記
不純物元素としては、Ｐ（燐）、Ａｓ（砒素）、または
Ｂ（ボロン）等が用いられている。
【００１８】続いて図１（ｄ）に示すように層間絶縁膜
１０７を積層する。ここで水素プラズマ処理を行う。水
素プラズマ処理を行うプラズマ発生装置としては、容量
結合型の平行平板型の装置を用いた。処理条件は以下の
ようにした。層間絶縁膜積層後の前記基板等（以下被処
理材）を基板側電極に装着し、水素ガスを導入し、対向
電極（相対電極の一種。平行平板型のプラズマ発生装置
では基板側電極と対向して配置しているのでこう呼称す
る。）及び基板側電極に１３．５６ＭＨｚの高周波を印
加して水素ガスをガス分解する。その時のＲＦパワーは
対向電極には２５０〜７００ｍＷ／ｃｍ2、基板側電極
には０〜２８０ｍＷ／ｃｍ2であった。処理時間は５分
〜５時間、基板温度２５０℃〜３５０℃、水素ガス流量
１００〜６００ｓｃｃｍ、電極間距離２７〜４５ｍｍで
あった。但し処理条件はこれに限定されるものではな
い。この水素プラズマ処理により、プラズマによりガス
分解された原子状の水素が層間絶縁膜、ゲート絶縁膜、
多結晶シリコン中に拡散し、多結晶シリコン中のダング
リングボンドが終端化されるので、後述のように特性が
向上した多結晶シリコン薄膜トランジスタが得られる。
１０７を積層する。ここで水素プラズマ処理を行う。水
素プラズマ処理を行うプラズマ発生装置としては、容量
結合型の平行平板型の装置を用いた。処理条件は以下の
ようにした。層間絶縁膜積層後の前記基板等（以下被処
理材）を基板側電極に装着し、水素ガスを導入し、対向
電極（相対電極の一種。平行平板型のプラズマ発生装置
では基板側電極と対向して配置しているのでこう呼称す
る。）及び基板側電極に１３．５６ＭＨｚの高周波を印
加して水素ガスをガス分解する。その時のＲＦパワーは
対向電極には２５０〜７００ｍＷ／ｃｍ2、基板側電極
には０〜２８０ｍＷ／ｃｍ2であった。処理時間は５分
〜５時間、基板温度２５０℃〜３５０℃、水素ガス流量
１００〜６００ｓｃｃｍ、電極間距離２７〜４５ｍｍで
あった。但し処理条件はこれに限定されるものではな
い。この水素プラズマ処理により、プラズマによりガス
分解された原子状の水素が層間絶縁膜、ゲート絶縁膜、
多結晶シリコン中に拡散し、多結晶シリコン中のダング
リングボンドが終端化されるので、後述のように特性が
向上した多結晶シリコン薄膜トランジスタが得られる。
【００１９】尚、処理条件の中で基板側電極に０Ｗ／ｃ
ｍ2のＲＦパワーで高周波を印加する場合があるが、こ
れは従来の対向電極のみに高周波を印加する装置の場合
とは条件が違う。その理由とするところは、従来の対向
電極のみに高周波を印加する装置では基板側電極は接地
電位である（図３）が、本発明で使用した基板側電極に
も高周波を印加できる装置では、高周波のマッチングボ
ックスを介して接地されている（図２）からである。
（マッチングボックスは一般に可変コンデンサ等を擁し
ているため基板側電極は接地されていない。）基板側電
極にも高周波を印加できる装置を用いた本発明の水素プ
ラズマ処理では、従来の対向電極のみに高周波を印加す
る装置を用いた水素プラズマ処理と比べて、水素イオン
や水素ラジカルを選択的に多結晶シリコン中へ拡散させ
ることができ、処理後のＴＦＴのＶg−Ｉd特性のシフト
（スレッシュホールド電圧のシフト）量を少なくできる
という点で優れている。その際に重要な変数となるのは
基板側電極の電位ＶDCであるが詳細な条件については後
述する。
ｍ2のＲＦパワーで高周波を印加する場合があるが、こ
れは従来の対向電極のみに高周波を印加する装置の場合
とは条件が違う。その理由とするところは、従来の対向
電極のみに高周波を印加する装置では基板側電極は接地
電位である（図３）が、本発明で使用した基板側電極に
も高周波を印加できる装置では、高周波のマッチングボ
ックスを介して接地されている（図２）からである。
（マッチングボックスは一般に可変コンデンサ等を擁し
ているため基板側電極は接地されていない。）基板側電
極にも高周波を印加できる装置を用いた本発明の水素プ
ラズマ処理では、従来の対向電極のみに高周波を印加す
る装置を用いた水素プラズマ処理と比べて、水素イオン
や水素ラジカルを選択的に多結晶シリコン中へ拡散させ
ることができ、処理後のＴＦＴのＶg−Ｉd特性のシフト
（スレッシュホールド電圧のシフト）量を少なくできる
という点で優れている。その際に重要な変数となるのは
基板側電極の電位ＶDCであるが詳細な条件については後
述する。
【００２０】基板側電極にも高周波を印加できる装置を
用いた本発明の水素プラズマ処理では、図２の基板側電
極マッチングボックス３０６内の可変コンデンサ等によ
り基板側電極の接地電位に対する交流インピーダンスを
変えることが可能であるので基板側電極に高周波を印加
しなくても（基板側電極に０Ｗ／ｃｍ2のＲＦパワーで
高周波を印加する場合でも）前記電位ＶDCを制御するこ
とができる。また、対向電極マッチングボックス３０４
および基板側電極マッチングボックス３０６の内部の回
路構造は、図２及び図３に於ける回路構造に限定される
ものではない。
用いた本発明の水素プラズマ処理では、図２の基板側電
極マッチングボックス３０６内の可変コンデンサ等によ
り基板側電極の接地電位に対する交流インピーダンスを
変えることが可能であるので基板側電極に高周波を印加
しなくても（基板側電極に０Ｗ／ｃｍ2のＲＦパワーで
高周波を印加する場合でも）前記電位ＶDCを制御するこ
とができる。また、対向電極マッチングボックス３０４
および基板側電極マッチングボックス３０６の内部の回
路構造は、図２及び図３に於ける回路構造に限定される
ものではない。
【００２１】高周波を印加する基板側電極や対向電極か
ら交流インピーダンスを介して接地されている構造であ
ることが重要である。水素プラズマ処理後にソース領域
及びドレイン領域のコンタクト電極１０８を形成すれば
薄膜トランジスタが完成する（図１（ｅ））。該コンタ
クト電極材料としてはＡｌ、Ｃｒ、Ｎｉ等の金属材料が
用いられている。本発明により形成した多結晶シリコン
ＴＦＴ（ｐｏｌｙ−ＳｉＴＦＴ）の電界効果易動度はＮ
ｃｈＴＦＴで５０ｃｍ2／Ｖ・ｓ（減圧ＣＶＤ法５９０
℃で多結晶シリコンを形成した場合）〜１６０ｃｍ2／
Ｖ・ｓ（プラズマＣＶＤ法で成膜した非晶質シリコンを
６００℃で約１７時間固相成長させて多結晶シリコンを
形成した場合）となり、水素ガス雰囲気中でアニールし
ただけの場合（〜１０ｃｍ2／Ｖ・ｓ）と比べて大幅な
特性向上が為された。
ら交流インピーダンスを介して接地されている構造であ
ることが重要である。水素プラズマ処理後にソース領域
及びドレイン領域のコンタクト電極１０８を形成すれば
薄膜トランジスタが完成する（図１（ｅ））。該コンタ
クト電極材料としてはＡｌ、Ｃｒ、Ｎｉ等の金属材料が
用いられている。本発明により形成した多結晶シリコン
ＴＦＴ（ｐｏｌｙ−ＳｉＴＦＴ）の電界効果易動度はＮ
ｃｈＴＦＴで５０ｃｍ2／Ｖ・ｓ（減圧ＣＶＤ法５９０
℃で多結晶シリコンを形成した場合）〜１６０ｃｍ2／
Ｖ・ｓ（プラズマＣＶＤ法で成膜した非晶質シリコンを
６００℃で約１７時間固相成長させて多結晶シリコンを
形成した場合）となり、水素ガス雰囲気中でアニールし
ただけの場合（〜１０ｃｍ2／Ｖ・ｓ）と比べて大幅な
特性向上が為された。
【００２２】また本発明により形成したｐｏｌｙ−Ｓｉ
ＴＦＴのＯＮ電流はトランジスタサイズＬ／Ｗ＝５μｍ
／１０μｍのＮｃｈＴＦＴで４００μＡ、ＯＦＦ電流は
同じサイズのＮｃｈＴＦＴで１０〜３０ｆＡであり、ス
イング（サブスレッシュホールド領域に於けるＶg−Ｉd
特性曲線の傾きの逆数）は０．３５Ｖ／ｄｅｃ．であっ
た。また、従来の水素プラズマ処理によるＴＦＴのスレ
ッシュホールド電圧のシフト量が−２Ｖ〜−５Ｖである
（図５）のに対し、基板側電極にも高周波を印加できる
装置を使用した本発明の水素プラズマ処理では該シフト
量は−１Ｖ以下であった（図４）。
ＴＦＴのＯＮ電流はトランジスタサイズＬ／Ｗ＝５μｍ
／１０μｍのＮｃｈＴＦＴで４００μＡ、ＯＦＦ電流は
同じサイズのＮｃｈＴＦＴで１０〜３０ｆＡであり、ス
イング（サブスレッシュホールド領域に於けるＶg−Ｉd
特性曲線の傾きの逆数）は０．３５Ｖ／ｄｅｃ．であっ
た。また、従来の水素プラズマ処理によるＴＦＴのスレ
ッシュホールド電圧のシフト量が−２Ｖ〜−５Ｖである
（図５）のに対し、基板側電極にも高周波を印加できる
装置を使用した本発明の水素プラズマ処理では該シフト
量は−１Ｖ以下であった（図４）。
【００２３】尚、従来の水素プラズマ処理によるＴＦＴ
のスレッシュホールド電圧のシフト等のダメージは、例
えば５０ｃｍ×５０ｃｍ以上の広い電極面積を持つ大型
の量産装置で多発する傾向にあるが、基板側電極にも高
周波を印加できる装置を使用した本発明の水素プラズマ
処理では、前述の広い電極面積を持つ装置であってもダ
メージを皆無にすることができる。
のスレッシュホールド電圧のシフト等のダメージは、例
えば５０ｃｍ×５０ｃｍ以上の広い電極面積を持つ大型
の量産装置で多発する傾向にあるが、基板側電極にも高
周波を印加できる装置を使用した本発明の水素プラズマ
処理では、前述の広い電極面積を持つ装置であってもダ
メージを皆無にすることができる。
【００２４】次に、従来の水素プラズマ処理で発生し易
いプラズマダメージによる不良が、基板側電極にも高周
波を印加できる装置を使用した本発明の水素プラズマ処
理では発生しにくい理由に関して述べる。水素プラズマ
処理で発生するダメージの原因は、今のところ明らかで
はないが、プラズマ雰囲気中に浸されたことにより基板
にチャージアップが起こり、ゲート−チャネル間に電圧
がかかった状態になり、また基板温度が３００℃程度と
比較的高いため、疑似的にＢＴストレス（バイアス及び
温度ストレス）が加わるために、ＴＦＴに不良が生じた
とするモデルが現象をよく説明している。このモデルに
則ると、基板側電極にも高周波を印加できる装置を使用
した本発明の水素プラズマ処理では基板側電極の電位Ｖ
DCを基板側電極に高周波を印加することにより制御する
ことが可能であるので、基板にチャージアップが生じな
いようにすることが出来ると考えられる。そのため従来
の水素プラズマ処理で発生する前述のスレッシュホール
ド電圧のシフト等の不良を皆無とすることが出来るので
ある。
いプラズマダメージによる不良が、基板側電極にも高周
波を印加できる装置を使用した本発明の水素プラズマ処
理では発生しにくい理由に関して述べる。水素プラズマ
処理で発生するダメージの原因は、今のところ明らかで
はないが、プラズマ雰囲気中に浸されたことにより基板
にチャージアップが起こり、ゲート−チャネル間に電圧
がかかった状態になり、また基板温度が３００℃程度と
比較的高いため、疑似的にＢＴストレス（バイアス及び
温度ストレス）が加わるために、ＴＦＴに不良が生じた
とするモデルが現象をよく説明している。このモデルに
則ると、基板側電極にも高周波を印加できる装置を使用
した本発明の水素プラズマ処理では基板側電極の電位Ｖ
DCを基板側電極に高周波を印加することにより制御する
ことが可能であるので、基板にチャージアップが生じな
いようにすることが出来ると考えられる。そのため従来
の水素プラズマ処理で発生する前述のスレッシュホール
ド電圧のシフト等の不良を皆無とすることが出来るので
ある。
【００２５】前記電位ＶDCは従来の対向電極のみに高周
波を印加する装置を用いた水素プラズマ処理に於いては
恒に０Ｖであるが、基板側電極にも高周波を印加できる
装置を用いた本発明の水素プラズマ処理に於いては可変
である。前記電位ＶDCを１０Ｖ〜−１００Ｖとすること
により水素プラズマ処理後のＴＦＴのスレッシュホール
ド電圧のシフト量を−１Ｖ以下とすることができる。ま
た、前記電位ＶDCを５Ｖ〜−５０Ｖとすると特に望まし
く、この場合スレッシュホールド電圧のシフトはほとん
ど見られない。前記電位ＶDCを−１００Ｖ以下とするこ
とにより更にスレッシュホールド電圧のシフト量は減る
と考えられるが、この時は電極がスパッタされてしまう
可能性が高くなるため、余り望ましくない。
波を印加する装置を用いた水素プラズマ処理に於いては
恒に０Ｖであるが、基板側電極にも高周波を印加できる
装置を用いた本発明の水素プラズマ処理に於いては可変
である。前記電位ＶDCを１０Ｖ〜−１００Ｖとすること
により水素プラズマ処理後のＴＦＴのスレッシュホール
ド電圧のシフト量を−１Ｖ以下とすることができる。ま
た、前記電位ＶDCを５Ｖ〜−５０Ｖとすると特に望まし
く、この場合スレッシュホールド電圧のシフトはほとん
ど見られない。前記電位ＶDCを−１００Ｖ以下とするこ
とにより更にスレッシュホールド電圧のシフト量は減る
と考えられるが、この時は電極がスパッタされてしまう
可能性が高くなるため、余り望ましくない。
【００２６】本実施例では、容量結合型の平行平板型の
プラズマ発生装置を用いた水素プラズマ処理の場合につ
いて説明したが、該装置の形状はこれに限定されるもの
ではない。水素プラズマ処理を施す被処理材を支える電
極に高周波を印加できる装置を用いた点が重要である。
尚、水素プラズマ処理は層間絶縁膜積層後ではなく、コ
ンタクト電極形成後に行ってもかまわない。
プラズマ発生装置を用いた水素プラズマ処理の場合につ
いて説明したが、該装置の形状はこれに限定されるもの
ではない。水素プラズマ処理を施す被処理材を支える電
極に高周波を印加できる装置を用いた点が重要である。
尚、水素プラズマ処理は層間絶縁膜積層後ではなく、コ
ンタクト電極形成後に行ってもかまわない。
【００２７】以上述べたように、本発明を応用すれば、
ＯＮ電流が大きくＯＦＦ電流が小さくサブスレッシュホ
ールド電圧の立ち上がりが急峻なトランジスタを、プラ
ズマダメージ等による不良を皆無にして製造可能とな
る。
ＯＮ電流が大きくＯＦＦ電流が小さくサブスレッシュホ
ールド電圧の立ち上がりが急峻なトランジスタを、プラ
ズマダメージ等による不良を皆無にして製造可能とな
る。
【００２８】本発明の応用としては、例えば、非結晶シ
リコンを素子材としたＴＦＴによって構成された液晶表
示パネル、密着型イメージセンサ、ドライバ内蔵型のサ
ーマルヘッド、有機系ＥＬ等を発光素子としたドライバ
内蔵型の光書き込み素子や表示素子、三次元ＩＣ等が考
えられる。本発明を用いることで、これらの素子の高速
化、高解像度化等の高性能化が実現される。
リコンを素子材としたＴＦＴによって構成された液晶表
示パネル、密着型イメージセンサ、ドライバ内蔵型のサ
ーマルヘッド、有機系ＥＬ等を発光素子としたドライバ
内蔵型の光書き込み素子や表示素子、三次元ＩＣ等が考
えられる。本発明を用いることで、これらの素子の高速
化、高解像度化等の高性能化が実現される。
【００２９】尚、図１では、ｐｏｌｙ−ＳｉＴＦＴ製造
工程に本発明を適用した場合を例としたが、本発明はこ
れに限定されるものではない。本発明は、チャネル領域
の少なくとも一部が多結晶である絶縁ゲート型電界効果
トランジスタ全てに対し有効である。また、チャネル領
域の少なくとも一部が微結晶である絶縁ゲート型トラン
ジスタや、チャネル領域の一部がスパッタ法や蒸着法等
で形成した水素化の不十分な非晶質半導体からなるトラ
ンジスタに於いても有効である。
工程に本発明を適用した場合を例としたが、本発明はこ
れに限定されるものではない。本発明は、チャネル領域
の少なくとも一部が多結晶である絶縁ゲート型電界効果
トランジスタ全てに対し有効である。また、チャネル領
域の少なくとも一部が微結晶である絶縁ゲート型トラン
ジスタや、チャネル領域の一部がスパッタ法や蒸着法等
で形成した水素化の不十分な非晶質半導体からなるトラ
ンジスタに於いても有効である。
【００３０】また、チャネル領域が単結晶であっても、
三次元ＩＣのように再結晶化若しくは固相成長させたシ
リコン層に素子を形成する場合、結晶内に生じ易い、亜
粒界などの欠陥を、本発明に基づく半導体装置の製造方
法で、ダングリングボンドの終端化を行なうと特性の向
上に効果がある。
三次元ＩＣのように再結晶化若しくは固相成長させたシ
リコン層に素子を形成する場合、結晶内に生じ易い、亜
粒界などの欠陥を、本発明に基づく半導体装置の製造方
法で、ダングリングボンドの終端化を行なうと特性の向
上に効果がある。
【００３１】更に、ＨＢＴ（ヘテロバイポーラトランジ
スタ）等のヘテロ接合界面の欠陥密度の低減に対しても
本発明は有効である。特に、ヘテロ接合を形成する二つ
の半導体層のうちの少なくとも一方が非単結晶半導体よ
りなる場合には、本発明による水素化処理により、膜中
及び界面の欠陥を同時に低減することが出来る。
スタ）等のヘテロ接合界面の欠陥密度の低減に対しても
本発明は有効である。特に、ヘテロ接合を形成する二つ
の半導体層のうちの少なくとも一方が非単結晶半導体よ
りなる場合には、本発明による水素化処理により、膜中
及び界面の欠陥を同時に低減することが出来る。
【００３２】また、非単結晶半導体を素子材とした太陽
電池・光センサやバイポーラトランジスタ、静電誘導ト
ランジスタをはじめとして、本発明は幅広く半導体プロ
セス全般に応用することが出来る。
電池・光センサやバイポーラトランジスタ、静電誘導ト
ランジスタをはじめとして、本発明は幅広く半導体プロ
セス全般に応用することが出来る。
【００３３】
【発明の効果】以上述べたように、本発明によればｐｏ
ｌｙ−ＳｉＴＦＴ等のチャネル領域の少なくとも一部が
非単結晶半導体よりなる絶縁ゲート型電界効果トランジ
スタの高性能化を、プラズマダメージによる不良もなく
実現できる。また、本発明は絶縁ゲート型電界効果トラ
ンジスタに限らず、半導体プロセス全般に亘り広く応用
することが出来、その効果はきわめて大きい。
ｌｙ−ＳｉＴＦＴ等のチャネル領域の少なくとも一部が
非単結晶半導体よりなる絶縁ゲート型電界効果トランジ
スタの高性能化を、プラズマダメージによる不良もなく
実現できる。また、本発明は絶縁ゲート型電界効果トラ
ンジスタに限らず、半導体プロセス全般に亘り広く応用
することが出来、その効果はきわめて大きい。
【図１】（ａ）〜（ｅ）は、本発明の実施例に於ける半
導体装置の製造方法の一例を示す工程断面図である。
導体装置の製造方法の一例を示す工程断面図である。
【図２】本発明の実施例に於ける対向電極にばかりでな
く基板側電極にも高周波を印加できる平行平板型水素プ
ラズマ処理装置の電気的な接地関係を示す図である。
く基板側電極にも高周波を印加できる平行平板型水素プ
ラズマ処理装置の電気的な接地関係を示す図である。
【図３】従来の対向電極のみに高周波を印加できる平行
平板型水素プラズマ処理装置の電気的な接地関係を示す
図である。
平板型水素プラズマ処理装置の電気的な接地関係を示す
図である。
【図４】本発明の実施例に於ける対向電極にばかりでな
く基板側電極にも高周波を印加できる平行平板型水素プ
ラズマ処理装置を用いて水素プラズマ処理を施したＮｃ
ｈＴＦＴのＶg−Ｉd特性図である。
く基板側電極にも高周波を印加できる平行平板型水素プ
ラズマ処理装置を用いて水素プラズマ処理を施したＮｃ
ｈＴＦＴのＶg−Ｉd特性図である。
【図５】従来の対向電極のみに高周波を印加できる平行
平板型水素プラズマ処理装置を用いて水素プラズマ処理
を施したＮｃｈＴＦＴのＶg−Ｉd特性図である。
平板型水素プラズマ処理装置を用いて水素プラズマ処理
を施したＮｃｈＴＦＴのＶg−Ｉd特性図である。
１００ 絶縁性支持層 １０１ 非単結晶シリコン薄膜 １０２ ゲート酸化膜 １０３ ゲート電極 １０４ ソース領域 １０５ ドレイン領域 １０６ チャネル領域 １０７ 層間絶縁膜 １０８ コンタクト電極 ３０１ 対向電極 ３０２ 基板側電極 ３０３ チェンバー ３０４ 対向電極マッチングボックス ３０５ 対向電極高周波電源 ３０６ 基板側電極マッチングボックス ３０７ 基板側電極高周波電源
Claims (1)
- 【請求項１】 基板上のトランジスタのチャネル領域
の少なくとも一部が非単結晶半導体膜からなる半導体装
置の製造方法において、 プラズマ発生装置内にそれぞれ制御回路を介して接続さ
れた第１電極と第２電極を対向させ、前記第１電極には
前記制御回路を介して高周波数電極を印加し、前記第２
電極には前記制御回路を介して０Ｗ/ｃｍ2とした状態
で、前記基板上の非単結晶半導体膜に水素プラズマ処理
を施すことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07922591A JP3239372B2 (ja) | 1991-04-11 | 1991-04-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07922591A JP3239372B2 (ja) | 1991-04-11 | 1991-04-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04313271A JPH04313271A (ja) | 1992-11-05 |
| JP3239372B2 true JP3239372B2 (ja) | 2001-12-17 |
Family
ID=13683967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07922591A Expired - Lifetime JP3239372B2 (ja) | 1991-04-11 | 1991-04-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3239372B2 (ja) |
-
1991
- 1991-04-11 JP JP07922591A patent/JP3239372B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04313271A (ja) | 1992-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5180690A (en) | Method of forming a layer of doped crystalline semiconductor alloy material | |
| JPH04346419A (ja) | 堆積膜の形成方法 | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPS63194326A (ja) | 半導体装置の製造方法 | |
| US5484746A (en) | Process for forming semiconductor thin film | |
| JPH03280435A (ja) | 薄膜半導体装置の製造方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP3239372B2 (ja) | 半導体装置の製造方法 | |
| JP2976569B2 (ja) | 半導体装置の製造方法 | |
| JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2874271B2 (ja) | 半導体装置の製造方法 | |
| JP2864623B2 (ja) | 半導体装置の製造方法 | |
| JPH04252018A (ja) | 多結晶シリコン膜の形成方法 | |
| JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP2987987B2 (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JP3065528B2 (ja) | 半導体装置 | |
| JP2874175B2 (ja) | 半導体装置の製造方法 | |
| JP3153202B2 (ja) | 半導体装置の作製方法 | |
| JP4001281B2 (ja) | 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 | |
| JPH03219643A (ja) | 半導体装置の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JPH09115922A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |