JP3238246B2 - 半導体ウエハの検査リペア装置及びバーンイン検査装置 - Google Patents

半導体ウエハの検査リペア装置及びバーンイン検査装置

Info

Publication number
JP3238246B2
JP3238246B2 JP15443593A JP15443593A JP3238246B2 JP 3238246 B2 JP3238246 B2 JP 3238246B2 JP 15443593 A JP15443593 A JP 15443593A JP 15443593 A JP15443593 A JP 15443593A JP 3238246 B2 JP3238246 B2 JP 3238246B2
Authority
JP
Japan
Prior art keywords
inspection
semiconductor wafer
burn
unit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15443593A
Other languages
English (en)
Other versions
JPH06342836A (ja
Inventor
武敏 糸山
祐一 阿部
正雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP15443593A priority Critical patent/JP3238246B2/ja
Priority to US08/251,365 priority patent/US5510724A/en
Priority to KR1019940012114A priority patent/KR100291109B1/ko
Publication of JPH06342836A publication Critical patent/JPH06342836A/ja
Priority to US08/457,774 priority patent/US5614837A/en
Application granted granted Critical
Publication of JP3238246B2 publication Critical patent/JP3238246B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体ウエハの状態に
て半導体チップのバーンイン検査を行うことのできる検
査・リペア装置およびバーンイン検査装置に関する。
【0002】
【従来の技術】半導体製造プロセスの最終工程として、
複数の検査工程が要求され、不良チップがユーザ側に流
通することを未然に防止している。この種の検査工程の
代表的なものとしてプローブ検査がある。このプローブ
検査とは、半導体ウエハ上に多数存在する半導体チップ
の1チップ分の全電極パッドにコンタクトするプローブ
針を備え、半導体チップに信号パターンを送出し、その
出力をモニタすることで、半導体チップの電気的特性を
検査している。このプローブ検査装置では、半導体ウエ
ハ上の全チップを検査するために、1チップの検査が終
了するごとに、半導体ウエハを搭載したウエハチャック
の昇降移動および1チップ分のステップ移動を繰り返し
行う必要があった。また、半導体製造プロセスの最終工
程として、プローブ検査の他に、該検査により不良と判
定された不良チップにインク方式などによりマーキング
を行う必要があり、あるいは修復可能な不良チップをリ
ペアするリペア工程が実施され、最終検査工程として、
半導体ウエハ上の半導体チップを拡大させて目視による
外観検査が要求されている。この種の各種検査およびリ
ペアをインライン方式にて実施する装置の提案がなされ
ている。
【0003】その1つの方式は、特開平2−26525
5号公報に示されているように、複数枚の半導体ウエハ
を搭載したカセットを搬送する直線搬送路の両側または
片側に、複数の検査部およびリペア部を配置し、各検査
部およびリペア部にカセットを搬送供給するものであ
る。
【0004】他の1つの方式は、特開平4−13985
1号公報に示されているように、半導体ウエハを搬送す
る回転搬送路の両側または片側に、複数の検査部および
リペア部を配置し、各検査部およびリペア部に半導体ウ
エハを1枚ずつ搬送供給するものである。
【0005】上述した2つの方式は、カセットを搬送す
るか半導体ウエハを搬送するかで相違するが、いずれ
も、特公平3−22057号公報または特開平3−19
2525号公報などに開示された回転搬送式のいわゆる
クラスタツール方式を、直線搬送路に置き換えて検査・
リペア装置に応用したものと理解できる。
【0006】半導体製造プロセスの最終検査として、上
述したプローブ検査などの他にバーンイン検査と称され
るものがある。このバーンイン検査とは、半導体チップ
に温度ストレスおよび/または電圧ストレスを印加した
状態にて、実駆動状態に近い素子駆動状態を実施するこ
とで、初期不良を生ずるチップを未然に発見しようとす
るものである。従来より、このバーンイン検査は、半導
体ウエハ上の半導体チップに対して行われるのではな
く、半導体ウエハをチップ毎にカッティングした後パッ
ケージングされた半導体デバイスの状態で検査が行われ
ている。
【0007】
【発明が解決しようとする課題】半導体ディバイスのバ
ーンイン検査の意義は、温度ストレスや電圧ストレスを
加えることにより固有欠陥、潜在的不良をもったデバイ
スを取り除くことにあり、たとえその不良内容が判明し
たとしても、パッケージングされた後の半導体デバイス
をリペアすることはほとんど不可能であった。このよう
に、バーンイン検査により不良と判定された半導体デバ
イスは廃棄するほかなく、時間的および経済的に無駄が
多かった。そこで、この種のバーンイン検査を、半導体
ウエハの状態にて行うことが切望されている。
【0008】半導体デバイスの状態でなく、半導体ウエ
ハの状態で半導体チップのバーンイン検査を行う際の最
大の問題は、バーンイン検査が初期不良を生ずる半導体
チップを発見するためのスクリーニング試験であるた
め、1チップのバーンイン検査に要する時間がプローブ
検査に比べて長時間化していることである。例えば、1
MのDRAMの半導体チップを例に上げれば、1024
本のワード線に順次信号を供給する必要があり、かつ、
ストレスに起因したゲート酸化膜不良を発見するために
は、ワード1本当たりの検査時間に相当時間を要し、1
MのDRAMのチップ全体のバーンイン検査を行うため
にほぼ24時間を要していた。
【0009】このバーンイン検査時間は、配線ラインな
どの工夫により短縮されるとしても、上述した2つのイ
ンライン方式をバーンイン検査に適用するためには、下
記の問題があった。
【0010】例えば、特開平2−265255号公報に
開示されたインライン装置にバーンイン検査を含めると
すれば、1つの検査部の占有時間は、搬入されたカセッ
ト内の全ての半導体ウエハの検査が終了するまでの時間
となり、換言すれば、1ロット単位の半導体ウエハ群の
検査が終了するまで占有されてしまう。特に、他の同一
検査部が空き状態になったとしても、未検査の半導体ウ
エハを空き状態の他の検査部に搬入させることが不可能
である。従って、装置全体の稼動率が低下し、高スルー
プット化が期待できない。
【0011】一方、特開平4−139851号公報に開
示されたインライン装置にバーンイン検査装置を適用す
れば、上述した問題は解消される。しかしながら、上述
した2つのインライン装置は、いずれも、完成品である
プローブ検査装置または他の検査装置を、直線状のロボ
ット搬送装置の両側または片側に配列したものに過ぎ
ず、各検査部に半導体ウエハが搬入するたびに、同一の
動作、例えばプリアライメントなどを繰り返し行う無駄
があった。
【0012】そこで本発明の目的とするところは、上述
した従来の課題を解決し、半導体ウエハの状態にて半導
体チップのバーンイン検査を可能とし、これと同一の検
査項目あるいは他の検査項目さらにはリペア工程などを
インライン方式にて効率よく実施することのできる半導
体ウエハの検査・リペア装置およびバーンイン検査装置
を提供することにある。
【0013】
【課題を解決するための手段】本発明に係る半導体ウエ
ハの検査・リペア装置は、多数の半導体チップが形成さ
れた半導体ウエハを直線搬送路に沿って搬送する搬送手
段と、前記半導体ウエハをプリアライメントした後、前
記半導体ウエハを前記直線搬送路上の前記搬送手段に供
給する供給手段と、前記直線搬送路に沿って配置され、
前記搬送手段より受渡された前記半導体ウエハ上の前記
半導体チップのバーンイン検査を含む複数の検査項目を
それぞれ実施する複数の検査部と、前記直線搬送路に沿
って配置され、前記搬送手段より受渡された前記半導体
ウエハ上の前記半導体チップのうち、少なくともバーン
イン検査時又はその後の検査時にて不良と判定された前
記半導体チップをリペアするリペア部と、を有し、前記
バーンイン検査部は、前記半導体ウエハを加熱及び/又
は冷却する機能を備えたウエハチャックと、前記ウエハ
チャック上の前記半導体ウエハをファインアライメント
するファインアライメント部と、前記半導体ウエハ上の
全領域内または面分割された分割領域内の前記半導体チ
ップ群の電極パッドに同時にコンタクトするコンタクト
部と、前記コンタクト部に導通し、温度及び/又は電圧
ストレスを加えた状態にて前記半導体チップをバーンイ
ン検査するテスタと、を含むことを特徴とする。
【0014】本発明に係るバーンイン検査装置は、多数
の半導体チップが形成された半導体ウエハを直線搬送路
に沿って搬送する搬送手段と、前記半導体ウエハをプリ
アライメントした後、前記半導体ウエハを前記直線搬送
路上の前記搬送手段に供給する供給手段と、前記直線搬
送路に沿って複数配置され、前記搬送手段より受渡され
た前記半導体ウエハ上の前記半導体チップをバーンイン
検査するバーンイン検査部と、を有し、前記バーイン検
査部は、前記半導体ウエハを加熱及び/又は冷却する機
能を備えたウエハチャックと、前記ウエハチャック上の
前記半導体ウエハをファインアライメントするファイン
アライメント部と、前記半導体ウエハ上の全領域内また
は面分割された分割領域内の前記半導体チップ群の電極
パッドに同時にコンタクトするコンタクト部と、前記コ
ンタクト部に導通し、温度及び/又は電圧ストレスを加
えた状態にて前記半導体チップをバーンイン検査するテ
スタと、を含むことを特徴とする。
【0015】
【作用】本発明においては、直線搬送路に半導体ウエハ
を供給する供給手段において、その供給前に半導体ウエ
ハを一括してプリアライメントしている。直線搬送路に
沿って配置されたバーンイン検査部、あるいは他の検査
部またはリペア部において再度アライメントする必要が
あるが、この各所においては、ファインアライメントの
みを行うことでよく、プリアライメントのための機構を
不要とし、しかも予め一括してプリアライメントされて
いるのでファインアライメントのための時間を短縮でき
る。
【0016】そして、プリアライメントされた半導体ウ
エハが供給手段を介して直線搬送路上の搬送手段に供給
された後、この搬送手段によって、予め定められた検査
手順に従って、搬送路に沿って配置された複数種のの検
査部及びリペア部に、あるいは複数のバーンイン検査部
に、順次半導体ウエハを搬入出することになる。ここ
で、複数の検査およびリペアをインラインにて行うため
には、バーンイン検査部にて要する検査時間を短縮する
ことが必要である。そこで本発明においては、このバー
ンイン検査部は、1枚の半導体ウエハ上の全領域内また
は面分割された分割領域内の半導体チップ群の電極パッ
ドに同時にコンタクトするコンタクト部を備えている。
従って、1つの半導体チップの電極パッドにコンタクト
するものと比較して、ウエハチャックのステップ駆動回
数を低減し、あるいは検査中にこのステップ駆動を行う
必要がなくなり、その分検査時間を短縮することができ
る。
【0017】さらに、本発明に係る半導体ウエハの検査
・リペア装置によれば、バーンイン検査後に不良と判定
された半導体チップを有する半導体ウエハは、リペア部
に搬入され、修復可能な不良チップは修復されることに
なる。従って、従来パッケージングされた後に行ったバ
ーンイン検査と比較すれば、廃棄せざるを得なかった不
良チップを良品として修復可能となるので、最終的な製
品の歩留まりの向上を図ることができる。
【0018】本発明に係るバーンイン検査装置によれ
ば、プリアライメントされた半導体ウエハが供給手段を
介して直線搬送路上の搬送手段に供給された後、この直
線搬送路に沿って複数配置されたバーンイン検査部に順
次半導体ウエハを搬入することになる。各バーンイン検
査部は、それぞれ枚葉的にバーンイン検査を行うのであ
るが、本発明装置全体としてみれば複数枚の半導体ウエ
ハをインライン方式にて集中的に、かつ効率よくバーン
イン検査することができる。
【0019】
【実施例】以下、本発明に係る半導体ウエハの検査・リ
ペア装置一実施例について、図面を参照して具体的に説
明する。
【0020】装置の全体構成の概要 まず、本実施例装置の全体の概要について図1および図
2を参照して説明する。
【0021】図1は、本実施例装置の概略平面図であ
り、検査部およびリペア部のレイアウトの一例が示され
ている。同図において、基台10のほぼ中心線上には、
半導体ウエハ1を搬送する搬送路30が設けられ、その
一端部にローダ部20が設けられるとともに、搬送路3
0の例えば両側に各種検査部およびリペア部が設けられ
ている。
【0022】この基台10と対向する上方領域には、搬
送路30,各種検査部およびリペア部に向けてクリーン
エアをダウンフローするダウンフロー部が設けられ、発
塵対策がなされている。
【0023】ローダ部20は、例えば4つのカセット2
2を有し、各カセット22には、例えば25枚の半導体
ウエハ1が搭載されている。この4つのカセット22の
配列幅にわたって搬送路24が配置され、この搬送路2
4に沿って受渡ユニット200が移動可能に設けられて
いる。4つのカセット22に対して搬送路24を挟んで
対向する位置であって、搬送路30の延長線上の位置に
は、プリアライメント部26が設けられている。このプ
リアライメント部26は、半導体ウエハ1を載置可能な
チャック28aと、このチャック28aの表面より突没
自在な例えば3本の突き上げピン28bを有する。チャ
ック28aは、プリアライメント制御部105の制御に
従って、同図の矢印X,Yおよびθ方向に移動可能であ
る。このプリアライメント制御部105の制御に従っ
て、チャック28a上の半導体ウエハ1がプリアライメ
ントされる。このとき、半導体ウエハ1のオリエンテー
ションフラット1aの位置出しも併せて行われる。さら
に、チャック28a上の半導体ウエハ1のID情報を検
出するためのID検出部106が設けられている。この
半導体ウエハ1には、ID情報として文字或るいはバー
コードなどが付されており、ID検出部106は、この
ID情報を例えば光学的に検出する。
【0024】搬送路30を挟んだ両側に配置される半導
体ウエハの検査部およびリペア部として、搬送路30と
平行な一方の列には、例えば3台のバーンイン検査部4
0と3台のプローブ検査部50とが配置されている。搬
送路30と平行な他方の列には、レーザリペア部62お
よびデポジションリペア部64からなるリペア部60
と、マーキング部70と、ベーキング部80と、例えば
2台の目視検査部90とが配置されている。
【0025】バーンイン検査部40は、温度ストレスお
よび/または電圧ストレスを加えた状態にて、半導体ウ
エハ1上の半導体チップをバーンイン検査するものであ
り、プローブ検査部50は、上記各ストレスを加えない
状態にて、半導体チップの電気特性を検査するものであ
る。本実施例装置においては、このバーンイン検査部4
0およびプローブ検査部50が、他の検査部に比べて検
査時間を多く必要とするため、その検査時間に比例した
数のバーンイン検査部40,プローブ検査部50を配置
している。プローブ検査に比べてバーンイン検査にさら
に多くの時間を要する場合には、バーンイン検査部40
をさらに増設すればよい。逆に、バーンイン検査に比べ
てプローブ検査にさらに多くの時間を要する場合には、
プローブ検査部50を増設することができる。
【0026】リペア部60の内の1つのレーザリペア部
62は、例えばプローブ検査部50にて、半導体チップ
内にパターンショートが生じていると判明した場合に、
レーザ光によりそのパターンショート部を溶断して修復
するものである。リペア部60の他方のデポジションリ
ペア部64は、プローブ検査部50にて半導体チップ内
にパターンオープンが生じている場合に、そのパターン
オープン部にデポジション膜を生成して修復するもので
ある。
【0027】マーキング部70は、上述のレーザリペア
部62およびデボジションリペア部64の双方にて修復
不可能な不良チップ上に、例えばインキングあるいはス
クラッチによりマーキングを施すものである。
【0028】ベーキング部80は、マーキング部70が
インクマーカー方式の場合に必要なもので、不良チップ
上に吐出されたインクをベーキングにより乾燥させるも
のである。
【0029】目視検査部90は、顕微鏡あるいはTVモ
ニタなどを用いて、半導体ウエハ1上の各半導体チップ
2の外観の目視検査を行うものである。この目視検査部
90は、本実施例装置の最終検査項目として用いられる
ほかに、バーンイン検査部40またはプローブ検査部5
0での検査終了後の目視検査にも用いることができる。
【0030】図2に、本実施例装置の制御系が示されて
いる。CPU100は、本実施例装置の制御を司どるも
のであり、ROMおよびRAMを内蔵した記憶部102
に対してアクセス可能であるとともに、そのバスライン
には上述した各種検査部およびリペア部50〜90,プ
リアライメント制御部105およびID検出部106に
加えて、下記の各種制御部が接続されている。ローダ制
御部104は、ローダ部20内において、搬送路24上
に沿って移動する受渡ユニット200のユニット全体の
θ方向の回転駆動,昇降駆動、そのピンセットの進退駆
動に加えて、チャック28a上より突没する突き上げピ
ン28bの駆動制御を行う。搬送制御部108は、搬送
路30に沿って移動する搬送ユニット300のユニット
全体のθ方向の回転駆動、その昇降駆動およびピンセッ
トの進退駆動とともに、搬送路30に沿った搬送ユニッ
ト300の駆動制御を行う。
【0031】上記の構成を有する半導体ウエハの検査・
リペア装置全体の動作を、図3に示すフローチャートを
参照して説明する。
【0032】まず、ローダ部20より1枚の半導体ウエ
ハ1が、搬送路30上の搬送ユニット300に向け搬出
される(ステップ110)。このために、CPU100
はローダ制御部104に指令を送り、このローダ制御部
104にて制御される受渡ユニット200が、ある1つ
のカセット22と対向する位置にて停止される。その
後、受渡ユニット200のピンセットの前進駆動,上昇
駆動および後退駆動により、1枚の半導体ウエハ1がカ
セット22より取り出される。さらに、受渡ユニット2
00が180°回転し、その後のアーム駆動によって1
枚の半導体ウエハ1を、チャック28a上の3本の突き
上げピン28b上に載置する。この後に、突き上げピン
28bが下降することで、1枚の半導体ウエハ1がチャ
ック28a上に載置される。そして、チャック28a上
に載置された半導体ウエハ1に対してプリアライメント
制御部105の駆動制御に従って、半導体ウエハ1のプ
リアライメントが行われる。さらに、ID検出部106
により、半導体ウエハ1上に施されたID情報が検出さ
れることになる。
【0033】なお、本実施例装置では、ローダ部20よ
り搬出された後の各検査部またはリペア部にて、個別的
にファインアライメトを行っているが、ローダ部20よ
り搬出する際に一括してプリアライメントを行ってい
る。このように、ローダ部20にて一括してプリアライ
メントを行うことで、各検査部またはリペア部でのアラ
イメント時間を短縮でき、各検査部およびリペア部にプ
リアライメント部を設けた場合と比較して、部材点数を
大幅に削減できる。
【0034】その後、チャック28aより突き上げピン
28bが突出駆動され、さらに、搬送路30上の搬送ユ
ニット300のピンセットの前進駆動,上昇駆動および
後退駆動により、プリアライメントされた1枚の半導体
ウエハ1がローダ部20より搬送ユニット300に受け
渡される。
【0035】この後にCPU100は、最初の検査項目
を実施する例えばバーンイン検査部40に向けて、1枚
の半導体ウエハ1を搬入させるための指令を搬送制御部
108に与える(ステップ112)。搬送制御部108
は、搬送路30上での搬送ユニット300の停止位置制
御、ユニット300内のピンセットの駆動制御を行うこ
とで、3台のバーンイン検査部40の内の空き状態のバ
ーンイン検査部40内に、1枚の半導体ウエハ1を搬入
させる。このとき、搬送ユニット300とバーンイン検
査部40との間に、ローダ部20内のものと同一構成を
有する受渡ユニット200を設け、この受渡ユニット2
00を介して半導体ウエハ1の搬入を行うことができ
る。このようにすれば、搬送ユニット300の稼動率を
高めることができ、しかもユニット300内のピンセッ
トの駆動ストロークを短縮することができる。
【0036】CPU100は、残りの2台のバーンイン
検査部40に対して、時間差をもって半導体ウエハ1を
搬入できるように、上記のステップ110,112を繰
り返し行うことになる。
【0037】ここで、バーンイン検査から最終検査項目
である目視検査をインライン方式にて円滑に実施するた
めには、たとえバーンイン検査部40を複数台設けたと
しても、最初のバーンイン検査部40での検査時間を短
縮しなければならない。本実施例では、バーンイン検査
部40においてバーンイン検査を行うに際して、半導体
ウエハ1上の単一の半導体チップにのみコンタクトする
のではなく、半導体ウエハ1上の全ての半導体チップに
コンタクトするように構成している。また、本実施例で
は、従来のバーンイン検査のようにパッケージングされ
た状態で行うのではなく、半導体ウエハの状態にてバー
ンイン検査を行えるため、例えば半導体ウエハ上に検査
用の専用電極を設けることでバーンイン検査に要する時
間の短縮化を図っている。このようにすれば、例えば8
インチの半導体ウエハ上に形成された1MのDRAMの
全てをバーンイン検査するのに要する時間が1時間半程
度に短縮される。
【0038】本実施例では、3つのバーンイン検査部4
0にそれぞれ時間差をもって半導体ウエハ1を搬入して
いるため、最初に搬入された半導体ウエハ1に対するバ
ーンイン検査が、あるバーンイン検査部40にて終了す
る。バーンイン検査が終了すると、CPU100は次
に、バーンイン検査の終了した半導体ウエハ1を目視検
査部90に移送させることになる(ステップ114)。
この目視検査部90では、搬入された半導体ウエハ1を
ファインアライメントした後、この半導体ウエハ1上の
半導体チップを顕微鏡にて拡大して目視検査するかある
いは、半導体チップの拡大画像をTVモニタ上にて表示
して目視検査を行うことになる。ここで、この目視検査
により、不良チップの存在が検出された場合には、目視
検査部90に設けられた入力部を介してオペレータがそ
の情報を入力することができる。この不良チップに関す
る情報は、CPU100を介して記憶部102内に、ウ
エハ1のID情報と対応付けて記憶させる。ここで、後
述するように、搬送ユニット300は、上下2枚のピン
セットを有している。従って、バーンイン検査の終了し
たバーンイン検査部40に搬送ユニット300が移動す
る際に、例えば上段のピンセットにローダ部20から受
け渡された未検査の半導体ウエハ1を搭載しておくこと
ができる。そうすると、搬送ユニット300は、空き状
態となっている下段のピンセット上にバーンイン検査部
40からの検査終了後の半導体ウエハ1を受け取った後
ただちに、上段のピンセット上の未検査の半導体ウエハ
1を、バーンイン検査部40に搬入することができる。
【0039】次に、CPU100は、その目視検査部9
0および搬送制御部108を制御して、目視検査の終了
した1枚の半導体ウエハ1を、次の検査項目を実施する
プローブ検査部50に搬送制御することになる(ステッ
プ116)。この搬送制御108によって駆動制御され
る搬送ユニット300は、空き状態のいずれか1つのプ
ローブ検査部50と対向する位置まで移動され、その後
ピンセットの駆動制御により、半導体ウエハ1をプロー
ブ検査部50に受け渡すことになる。
【0040】プローブ検査部50では、周知のように、
半導体ウエハ1上の半導体チップの電極パッドにコンタ
クトし、テスタより与えられた入力信号の出力をそのテ
スタにてモニタすることで、バーンインのようなストレ
スのない状態での半導体チップの電気的特性が検査され
る。このプローブ検査では、半導体チップ内のパターン
のショートあるいはオープンも検査されることになる。
この検査結果は、CPU100を介して記憶部102内
に記憶される。
【0041】プローブ検査部50でのプローブ検査が終
了すると、CPU100は次に、この半導体ウエハ1を
再度目視検査部90に搬送制御し、プローブ検査後の半
導体チップの外観検査が行われる(ステップ118)。
ここで、不良チップが検出された場合には、上記と同様
にして、入力部を介して不良チップに関する情報が入力
される。
【0042】次にCPU100は、ステップ112〜1
18の各検査工程にて、半導体ウエハ1上のいずれかの
半導体チップに不良が存在するか否かを判別する(ステ
ップ120)。不良チップが存在した場合には、次にC
PU100は、その不良内容が、レーザリペア部62ま
たはデポジションリペア部64にて修復可能なものであ
るか否かを判別する(ステップ122)。ステップ12
2にてリペア可能であると判断された場合には、CPU
100は次に、レーザリペアにより修復可能であるか、
換言すれば、半導体チップ内にてパターンショートが存
在するか否かを判別する(ステップ124)。不良内容
がパターンショートの場合には、CPU100は、その
半導体ウエハ1をレーザリペア部62に搬入し、レーザ
光によりパターンショート部を溶断して修復する(ステ
ップ126)。このステップ126が終了した後、ある
いはステップ124での判断がNOであるばあいに、C
PU100は、その不良内容がデポジションリペアによ
り修復可能であるか、換言すれば、半導体チップ内にパ
ターンオープンが生じているか否かを判別する(ステッ
プ128)。パターンオープンが生じている場合には、
CPU100は、その半導体ウエハ1をデポジションリ
ペア部64に搬入し、パターンオープン部を成膜により
修復する(ステップ130)。
【0043】このように、本実施例装置によれば、半導
体ウエハの状態にてバーンイン検査を行うことで、温度
ストレスや電圧ストレスを加えることにより固有欠陥,
潜在的不良を伴った半導体チップを未然に検出すること
ができる。しかも、不良チップが搭載された半導体ウエ
ハ1をインライン方式にてリペア部60に搬入し、修復
可能な不良チップを修復することで、最終的な歩留まり
を大幅に向上することができる。
【0044】上記のようにして、レーザリペア部62お
よび/またはデポジションリペア部64での修復が行わ
れた場合には、ステップ116に戻って再度プローブ検
査が行われることになる。1回目または2回目のプロー
ブ検査終了後のステップ122にて、修復不能な不良チ
ップが存在している場合には、CPU100は次に、そ
の半導体ウエハ1をマーキング部70に搬送することに
なる(ステップ132)。このマーキング部70では、
CPU100の制御に従って、不良チップの存在するア
ドレス情報に基づき、該不良チップ上に例えばインクを
吐出して、不良チップである旨のマーキングを行う。不
良チップへのマーキングが終了した後、CPU100
は、その半導体ウエハ1をベーキング部80に搬送し、
不良チップ上に吐出されたインクをベーキングにより乾
燥させる(ステップ134)。このベーキング部80
は、周知のように、半導体ウエハ1を例えばホットプレ
ート上に載置し、そのホットプレートを介して半導体ウ
エハ1上の不良チップのインクを乾燥させることにな
る。
【0045】ステップ134でのベーキング工程が終了
した後、あるいはステップ120にてプローブ検査後も
不良チップが存在しないと判断された場合には、CPU
100は次に、その半導体ウエハ1を目視検査部90に
搬入し、最終の外観検査を行うことになる(ステップ1
36)。そして、最終の目視検査が終了した後、CPU
100は、その半導体ウエハ1を搬送ユニット300,
ローダ部20内のチャック28a,受渡ユニット200
を介して、元のカセット22内に戻し搬送することにな
る(ステップ138)。
【0046】このようにして、1枚の半導体ウエハ1に
対するバーンイン検査工程から目視検査工程およびその
間のリペア工程に至る一連の処理がインライン方式にて
実施されることになる。また、CPU100は、ある検
査部またはリペア部にて処理が終了した後は、その検査
部またはリペア部から半導体ウエハを受け取ると同時
に、次に新たな半導体ウエハ1の搬入を行い、これを繰
返行うことで、ローダ部20内に搭載された4つのカセ
ット22内の全半導体ウエハ1に対する上記のインライ
ン処理を繰返実行することができる。
【0047】バーンイン検査部およびプローブ検査部の
構成 バーンイン検査およびプローブ検査をインライン方式に
て効率よく実施するためには、本出願人による先の特許
出願(特願平4−226378号)に開示したプローブ
装置の構造を好適に採用することができる。この構造が
図4および図5に示されている。なお、各図はバーンイ
ン検査部40およびプローブ検査部50として共通の構
造を示しており、これをバーンイン検査部40として用
いる場合には、各図に示すウエハチャック402内に加
熱または冷却機構を搭載し、かつ、テストヘッド440
が、バーンイン検査特有の入力信号を半導体ウエハ1上
の各半導体チップに与えることができ、かつ、その出力
信号をモニタリングできるように構成すればよい。ま
た、プローブカード420の裏面側の接続ユニット42
8内に加熱または冷却機構を搭載させてもよい。
【0048】バーンイン検査部40およびプローブ検査
部50の共通な構成として、筐体400内には半導体ウ
エハ1を例えば真空吸着方式にて載置固定することので
きるウエハチャック402が設けられている。バーンイ
ン検査部40を構成する場合、このウエハチャック40
2を例えばホットチャックとすればよい。このウエハチ
ャック402の下方には、ウエハチャック402を鉛直
軸の周りに回転駆動させる回転機構404が設けられ、
回転機構404の下方には、この回転機構404を昇降
駆動する昇降機構406が設けられている。
【0049】昇降機構406の下方には、ウエハチャッ
ク402をX,Y方向にそれぞれ半導体チップ数個分だ
け微動させるためのX方向微動機構408およびY方向
微動機構410が設けられている。これら微動機構40
8,410は、例えばボールネジやピエゾ素子を利用し
た機構を用いることができる。本実施例では、X方向微
動機構408およびY方向微動機構410並びに回転機
構404により、半導体ウエハ1の平面内の位置をファ
インアライメントするためのファインアライメント機構
を構成している。
【0050】ウエハチャック402の上方には、プロー
ブカード420が支持されている。このプローブカード
420は、筐体400に取り付けられたインサートリン
グ430により支持されている。このプローブカード4
20の表面側には、弾性材よりなる面状体422が設け
られ、この面状体422にはその表面より下方に突出す
る多数の導電性突起424が形成されている。この導電
性突起424は、半導体ウエハ1上に存在する全ての半
導体チップの総電極パッド数に対応する数だけ配列され
ている。従って、半導体ウエハ1を搭載したウエハチャ
ック402を上昇駆動させることで、その半導体ウエハ
1上に存在する全ての半導体チップの全電極パッドが、
プローブカード420の導電性突起424に一括してコ
ンタクトされることになる。また、半導体ウエハ1ある
いはプローブカード420に傾きまたは撓みが生じたと
しても、弾性体よりなる面状体422自体の弾性変形に
より、高さ方向のばらつきを吸収して一括コンタクトを
可能としている。
【0051】プローブカード420の裏面側には、全て
の導電性突起424と導通された電極を有する接続ユニ
ット428が搭載されている。また、筐体400の上部
には、接続ユニット428と対向するようにテストヘッ
ド440が配置されている。このテストヘッド440は
テスタを内蔵するもので、テストヘッド440内の信号
線にそれぞれ接続された多数のポゴピン426を有し、
この各ポゴピン426は常時突出方向に移動付勢されて
いる。そして、各ポゴピン426が、接続ユニット42
8の電極に対して弾性的に接触することで、テストヘッ
ド440とプローブカード420の導電性突起424と
が導通状態とされる。なお、この装置をバーンイン検査
部40として用いる場合には、接続ユニット428内に
加熱または冷却機構を搭載し、半導体ウエハ1と接触す
るプローブカード420の導電性突起424を、半導体
ウエハ1の加熱または冷却温度とほぼ同一温度に設定さ
せることができる。
【0052】ウエハチャック402とプローブカード4
20との間には、筒状のファインアライメント用検出部
450が進退自在に設けられている。このファインアラ
イメント用検出部450は、筐体400の上壁部の内側
に架設された2本のガイドレール460,460に両端
が案内されている。この結果、ファインアライメント用
検出部450を、導電性突起424の下方領域であっ
て、かつ、ウエハチャック402の昇降領域から外れた
領域に退避移動させることができる。
【0053】このファインアライメント用検出部450
は、中央部の上下両面にそれぞれ開口部450a,45
0bを有する。さらにこのファインアライメント用検出
部450には、その長手方向の一端部にTVカメラ45
2が、その中間部にハーフミラー454が、その他端部
に全反射ミラー456がそれぞれ配置されている。ハー
フミラー454は移動部458に搭載されている。この
移動部458をファインアライメント用検出部450の
長手方向に沿って移動させることで、ハーフミラー45
4を半導体ウエハ1上に並ぶ半導体チップの各列の一端
側から他端側に至る範囲にわたって移動可能としてい
る。
【0054】次に、上述した構造のバーンイン検査部4
0の動作について説明する。上述したように、このバー
ンイン検査部40に対しては、搬送ユニット300およ
び受渡ユニット200を介して、1枚の半導体ウエハ1
が搬入されることになる。この半導体ウエハ1は、受渡
ユニット200のピンセット駆動により、ウエハチャッ
ク402上に載置されることになる。なお、ウエハチャ
ック402は、例えば3本の突き上げピンを(図示せ
ず)を突没自在に有しており、受渡ユニット200のピ
ンセット上の半導体ウエハ1を3本の突き上げピン上に
支持した後、このピンの下降駆動により半導体ウエハ1
をウエハチャック402上に載置することができる。こ
のウエハチャック402は、ホットチャックにて構成さ
れているため、熱伝導性のよいシリコン基板にて構成さ
れた半導体ウエハ1を所定の温度例えば125℃に比較
的短時間で加熱することができる。
【0055】この半導体ウエハ1上には、例えば32個
の電極パッドを供えた8mm×12mmの半導体チップ
が数百個形成されている。この半導体ウエハ1上の全て
の半導体チップの電極パッドをプローブカード420の
導電性突起424と正確にコンタクトさせるために、プ
ローブカード420の導電性突起424に対する半導体
ウエハ1上の半導体チップのX,Y,θ方向のファイン
アライメントを行っている。
【0056】このために、プローブカード420と半導
体ウエハ1との間の位置に、ファインアライメント用検
出部450を設定する。そして、ファインアライメント
用検出部450内のTVカメラ452により、導電性突
起424と半導体ウエハ1表面の画像とを観察しなが
ら、X方向微動機構408,Y方向微動機構410およ
び回転機構404の駆動により、導電性突起424に対
する半導体チップのX,Y,θ方向の位置合わせが可能
となる。
【0057】導電性突起424の画像は、ファインアラ
イメント用検出部450の上部側の開口部450aより
取り込まれ、ハーフミラー454にて反射された後、T
Vカメラ452にて撮像される。一方、半導体ウエハ1
上の画像は、ファインアライメント用検出部450の下
部側の開口部450bより取り込まれる。そして、この
画像は、ハーフミラー454にて全反射ミラー456に
向かうように90°反射された後、全反射ミラー456
にて全反射され、ハーフミラー454を透過してTVカ
メラ452にて撮像される。
【0058】このとき、ハーフミラー454を移動部4
58によりX方向に移動させ、またファインアライメン
ト用検出部450全体をY方向に移動させることによ
り、半導体ウエハ1上の全領域内の半導体チップのいず
れについても撮像することが可能となる。
【0059】上記のファインアライメントが終了した
後、ファインアライメント用検出部450を、プローブ
カード420の下方領域より退避させる。その後、ウエ
ハチャック402を昇降機構406により上昇させ、半
導体ウエハ1上の全ての半導体チップの電極パッドを、
プローブカード420の導電性突起424に一括してコ
ンタクトさせる。この後は、半導体ウエハ1上の全ての
半導体チップに対して、公知のバーンイン検査、すなわ
ちダイナミックバーンイン検査、スタティックバーンイ
ン検査あるいはモニターバーンイン検査等を行うことが
できる。このとき、半導体ウエハ1上の全ての半導体チ
ップに同時に電圧ストレスを印加するように、半導体ウ
エハ1上の配列パターンを構成しておくこともでき、こ
のようにすれば、バーンイン検査の処理時間を大巾に短
縮できる。
【0060】また、上記構造を用いれば、プローブ検査
部50でのプローブ検査も、半導体ウエハ1上の全ての
半導体チップに一括してコンタクトした状態にて、温度
ストレスおよび電圧ストレスを与えない状態での周知の
プロービング検査を実施することができる。
【0061】このように、上述のバーンイン検査および
プローブ検査によれば、半導体ウエハ1上の全ての半導
体チップの電極パッドにコンタクトさせた状態で検査を
行うことができるので、各半導体チップを測定する度に
ウエハチャック402を昇降移動およびステップ移動さ
せなくて済み、その移動時間を省略できる分だけ検査時
間を短縮して高スループット化を図ることができる。ま
た、ウエハチャック402は上述のようにX,Y方向に
微動させるだけでアライメントを行うことができるの
で、バーンイン検査部40およびプローブ検査部50の
小型化を図ることができる。
【0062】なお、バーンイン検査およびプローブ検査
により得られた不良チップに関するデータは、CPU1
00のバスラインを介して記憶部102内にウエハのI
D情報と対応付けて格納され、上述したリペア部60で
のリペア動作に供されるとともに、修復不能な不良チッ
プに関しては、上述したマーキング部70でのマーキン
グ情報として供される。
【0063】次に、バーンイン検査部40およびプロー
ブ検査部50の変形例について、図6を参照して説明す
る。
【0064】この実施例では、半導体ウエハ1上に、
X,Y方向に配列された半導体チップ1aのうち、例え
ばY方向に並ぶ1列の半導体チップ2(斜線部分)の全
部の電極パッドに対応して配列され、かつこのパッドに
一括してコンタクトされるプローブ針472を供えたプ
ローブカード470が設けられている。
【0065】ウエハチャック402の下方側には、上記
実施例と同様に回転機構404,昇降機構406および
Y方向微動機構410が設けられている。このY方向微
動機構410の下方には、ウエハチャック402を半導
体ウエハ1の受渡領域S1と位置合わせ領域S2との間
で、X方向に移動させる移動機構480が設けられてい
る。この移動機構480は、モータ482およびこれに
より駆動されるボールネジ484にて構成している。図
6に示す実施例では、ウエハチャック402を受渡領域
S1に位置させて、この位置にて半導体ウエハ1をウエ
ハチャック402上に載置固定する。また、その後の半
導体ウエハ1のファインアライメントは、ウエハチャッ
ク402を位置合わせ領域S2に設定し、ここで上記実
施例と同様にファインアライメント用検出部450を用
いて半導体ウエハ1の位置出しを行う。
【0066】本実施例装置でのバーンイン検査およびプ
ローブ検査については、半導体ウエハ1のY方向に並ぶ
1列の半導体チップ2の全部の電極パッドに対して、プ
ローブカード470に形成されたプローブ針472を一
括してコンタクトすることにより行う。そして、Y方向
の1列の半導体チップ2に関する検査が終了する度に、
移動機構480によりウエハチャック402を、X方向
に半導体チップ2の1チップ分だけ移動させ、これを繰
り返すことで、半導体ウエハ1上の全ての半導体チップ
2に関するバーンイン検査またはプローブ検査を行うこ
とができる。
【0067】この実施例によれば、上述した一括コンタ
クト方式に比べて、Y方向の1列の半導体チップ2の測
定が終了する度にX方向に1ステップ分だけ移動させる
必要があるが、半導体チップ2の1チップ毎の測定が終
了するごとにX,Y方向にステップ駆動するものと比べ
れば、装置の小型化および部材点数の削減を図ることが
でき、しかも検査時間が短縮される。
【0068】受渡ユニット200および搬送ユニット3
00の構成 まず、ローダ部20内および各検査部およびリペア部の
前段に配置される受渡ユニット200の構成について図
7を参照して説明する。
【0069】この受渡ユニット200は、図7に示すよ
うに、一対の多関節アーム202,204を、その移動
平面が交差するように傾斜して配置している。そして、
両端が多関節アーム202,204と同一角度で傾斜す
る傾斜部206aと、この間に形成された水平部206
bとで構成されたアーム連結部206が設けられてい
る。このアーム連結部206の傾斜部206a,206
aは、一対の多関節アーム202,204の移動端に回
転自在に支持されている。
【0070】このアーム連結部206上には、このアー
ム連結部206の長手方向と直交する方向に沿って、ピ
ンセット208が固定されている。このピンセット20
8は、その両端側で半導体ウエハ1を例えば真空吸着に
よって支持可能な真空吸着部208a,208aを有し
ている。
【0071】一方の多関節アーム202は、第1のアー
ム202aと第2の202bとから構成され、同様に他
方の多関節アーム204も、第1のアーム204aと第
2のアーム204bとから構成されている。そして、各
アームの両端を回転自在とすることで、3関節(a,
b,c)を有する構造となっている。
【0072】また、第1のアーム202a,204aを
回転自在に支持する基台210が設けられ、この基台2
10はモータ212、ベルト214によって、一方の第
1のアーム202を回転駆動することで、ピンセット2
08を進退駆動可能としている。また、基台210は、
それ自体が図7のθ方向に回転駆動可能であり、かつ、
その高さ方向であるZ方向に昇降自在となっている。
【0073】ローダ部20に配置された受渡ユニット2
00は、ピンセット208の進退駆動およびユニット全
体の昇降駆動により、カセット22に対して1枚の半導
体ウエハ1の搬入出が可能である。また、受渡ユニット
200の上述した動作により、ローダ部20内に配置さ
れたチャック28aに対して、半導体ウエハ1の受け渡
しが可能となっている。
【0074】各検査部およびリペア部の前段に配置され
た受渡ユニット200も同様に、搬送路30上を移動す
る搬送ユニット300と、各検査部およびリペア部との
間で、半導体ウエハ1の受渡が可能である。
【0075】次に、搬送ユニット300について図8お
よび図9を参照して説明する。この搬送ユニット300
は、図9に示すように、上下2段のピンセット302,
304を有している。このピンセット302,304
は、搬送路30に沿って直線移動可能であるとともに、
その停止位置において昇降および回転駆動が可能であ
る。また、上下2段のピンセット302,304は、そ
れぞれ独立して進退駆動可能となっている。
【0076】2つのピンセット302,304は、その
自由端部がコ字状に形成された平板として構成され、そ
の材質として例えばテフロン(商品名)が含浸されるア
ルマイト処理されたアルミニウムを採用している。
【0077】各ピンセット302,304は、平板面よ
り所定高さ、例えば0.5mm突出した第1,第2の突
起部306,308が、コ字状の2つの先端位置にそれ
ぞれ形成されている。また、各ピンセット302,30
4の中心線上には、平板面より0.5mm突出した第3
の突起部310が形成されている。各突起部306,3
08,310の材質は、好ましくは摺動抵抗の少ないテ
フロン(商品名)がよく、この他セラミック,デルリン
などを採用することが可能である。
【0078】2つのピンセット302,304は、それ
ぞれ各突起部306,308,310上に半導体ウエハ
1を3点支持するものである。各ピンセット302,3
04上にて半導体ウエハ1が移動しないようにするため
に、第3の突起部310には吸着用開口312が形成さ
れ、半導体ウエハ1を真空吸着可能としている。
【0079】上下の各ピンセット302,304をそれ
ぞれ独立して進退駆動するためのモータ320,320
(図9ではその一方のみを図示)が設けられている。モ
ータ320の出力軸には、第1のプーリ322が固定さ
れ、この第1のプーリ322の斜め上方には第2のプー
リ324が回転自在に支持されている。この第1,第2
のプーリ322,324間にベルト326を掛け渡して
いる。
【0080】図8に示すように第2のプーリ320と同
軸にて一体的に回転可能な第3のプーリ328が、各ピ
ンセット302,304の進退方向の一端側に回転自在
に支持されている。各ピンセット302,304の進退
方向の他端側には、第4のプーリ330が回転自在に支
持されている。そして、第3,第4のプーリ328,3
30間にベルト332が掛け渡されている。
【0081】各ピンセット302,304の基端部に
は、互いに異なる方向にのびる支持アーム340が設け
られている。この支持アーム340は、連結部342を
有し、この連結部342によって各ピンセット302,
304とベルト332,332とを連結している。従っ
て、2つのモータ320,320をそれぞれ独立駆動す
ることで、このモータ出力はベルト326,332を介
してそれぞれのピンセット302,304に伝達され、
各ピンセット302,304を独立して進退駆動可能で
ある。
【0082】このようなダブルピンセット構造を備えた
搬送ユニット300によれば、上述したように、搬送路
30の両側に存在する検査部およびリペア部に対して、
処理の終了した半導体ウエハ1と新たな半導体ウエハ1
との受け渡しを即座に行うことができる。例えば、上段
のピンセット302に、ローダ部20より供給された新
たな半導体ウエハ1を搭載した状態で、検査の終了した
バーンイン検査部40と対向する位置に搬送ユニット3
00を移動させる。そして、下段のピンセット304の
進退駆動により、バーンイン検査部40にて検査の終了
した半導体ウエハを受け取り、その後上段のピンセット
302の駆動により、新たな半導体ウエハ1をバーンイ
ン検査部40に搬入させることができる。
【0083】このように本実施例装置によれば、パッケ
ージングされた半導体デバイスに対してバーンイン検査
を行っていた従来方式に代えて、半導体ウエハの状態に
て半導体チップに対するバーンイン検査を行うことがで
きる。従って、初期不良を生ずる不良チップを半導体ウ
エハの状態にて検出することができる。さらに、バーン
イン検査およびその後のリペア工程をインライン方式に
て実施することで、初期不良を生じた不良チップの多く
を修復することができ、結果として全体の歩留まりを向
上させることができる。特に、パッケージングされない
素子、例えばベアチップ実装(COB)に用いられるチ
ップあるいはマルチチップ・モジュール(MCM)のよ
うな素子は、本実施例装置により初めて効率的なバーン
イン検査が可能となる。また本実施例装置は、半導体製
造プロセスが今後半導体ウエハの大口径化により、カセ
ットレスの枚葉処理に移行したとしても、その半導体製
造プロセスの後工程として、カセットレスの検査および
リペアを行うことができる装置として対応することがで
きる。
【0084】次に、本発明に係るバーンイン検査装置の
一実施例について、図10を参照して説明する。
【0085】このバーンイン検査装置は、基台10上の
搬送路30の例えば片側に、複数例えば6つのバーンイ
ン検査部40を配列して構成している。その他の構成、
すなわちローダ部20,搬送路30上を移動する搬送ユ
ニット300,搬送路30とバーンイン検査部40との
間の受渡ユニット200については、上述した実施例と
同一である。また、各バーンイン検査部40は、図4,
図5に示す構造あるいは図6に示す構造のいずれかを採
用できる。
【0086】この実施例装置では、検査項目が同一であ
るバーンイン検査部40のみを複数配列している。従っ
て、上記実施例と相違して、この実施例装置ではバーン
イン検査部40にて必要とされるサイクルタイムに従っ
て複数のバーンイン検査部40のうちの空き状態となっ
たバーンイン検査部40に、搬送ユニット300を介し
て1枚の半導体ウエハ1を次々と搬入させればよい。従
って、各バーンイン検査部40は、枚葉的に半導体ウエ
ハ1をバーンイン検査しながらも、複数のバーンイン検
査部40に対して共有される搬送ユニット300によ
り、半導体ウエハ1の搬入出を効率的に行うことで、1
台のバーンイン検査装置にて集中的に大量の半導体ウエ
ハ1のバーンイン検査を行うことができる。
【0087】本実施例装置においても、初期不良を生ず
る半導体チップを半導体ウエハの状態にて検出できる点
においては、上述した実施例と同様である。また、不良
チップに関するアドレス,不良内容を記憶部に登録して
おき、その後別のリペア装置にて、半導体ウエハ1上の
不良チップの修復を行うことで、上述した実施例と同様
に、最終的な歩留まりを上げることができる点において
も、上述した実施例と同様である。
【0088】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内にて種々の変形実施
が可能である。
【0089】例えば、図1に示す実施例装置において、
基台10上に配列されるバーンイン検査部40以外の他
の検査部またはリペア部については、図1以外の他の検
査部およびリペア部を搭載することもでき、検査および
リペアについての手順についても、図3に示すフローチ
ャートのものに限定されるものではない。例えば、バー
ンイン検査部40に搬入される前の半導体ウエハ1をプ
リーヒートするプリヒータ部あるいはバーンイン検査後
の半導体ウエハ1を冷却するクーリング部を、ローダ部
20内に、または搬送路30と対向する位置に配置する
こともできる。このプリーヒータ部および冷却部は、バ
ーンイン検査部40内部に配置してもよい。
【0090】さらに、図1,図10に示す実施例におい
ては、搬送路30と各検査部およびリペア部との間に受
渡ユニット200を配置したが、これを省略することも
可能であり、この場合搬送ユニット300を介して直接
検査部またはリペア部にウエハ1を搬入させればよい。
搬送路30と各検査部およびリペア部との間に受渡ユニ
ット200を設ける場合にも、検査部またはリペア部の
配列方向に沿って1台の受渡ユニット200を移動可能
とし、1台の受渡ユニット200を複数の検査部および
リペア部にて兼用することもできる。
【0091】さらに、図1および図10に示す実施例に
おいては、ローダ部20を搬送路30の一端側に配置し
たが、他の検査部,リペア部と同列の位置に配置するこ
とも可能である。このようにすれば、搬送ユニット30
0のピンセットのシーケンス駆動制御をより簡便なもの
とすることができる。
【0092】半導体ウエハ1の直線搬送路30に沿って
移動する搬送ユニット300の構成としては、上述した
ようにダブルピンセット構造のものが好ましいが、1枚
のピンセットのものでもよく、あるいはさらに搬送ユニ
ットの稼動率を高めるために、3枚以上のピンセットを
有するものとしてもよい。また、この搬送ユニット30
0自体に半導体ウエハを1枚または複数枚ストックでき
るストッカーを連結しておき、搬送ユニット300に設
けられたピンセットがこのストッカーに対してアクセス
できる構成としてもよい。
【0093】
【発明の効果】以上説明したように、本発明に係る半導
体ウエハの検査・リペア装置によれば、半導体ウエハの
ための直線搬送路に沿って、バーンイン検査部を含む複
数の検査部およびリペア部を配置し、予めプリアライメ
ントされた半導体ウエハを、ウエハ搬送路上の搬送手段
を介して各検査部およびリペア部に搬入することで、バ
ーンイン検査を含む複数の検査項目および不良チップの
リペアをインライン方式にて実施することができる。こ
のインライン方式の検査を実施するにあたり、バーンイ
ン検査部では、半導体ウエハ上の一部または全部の半導
体チップ群の電極パッドに同時にコンタクトさせて、温
度および/または電圧ストレスを加えた状態にて複数の
半導体チップを同時にバーンイン検査をすることがで
き、バーンイン検査に要する時間を短縮してインライン
方式の検査を円滑に実施することができる。
【0094】本発明に係るバーンイン検査装置によれ
ば、半導体ウエハが直線搬送される搬送路に沿って複数
のバーンイン検査部を配置し、予めプリアライメントさ
れた半導体ウエハを、搬送路上の搬送手段を介して各バ
ーンイン検査部に搬入することで、各バーンイン検査部
が枚葉的に検査を行いながらも、装置全体として見れば
複数枚の半導体ウエハをインライン方式にて集中的にか
つ効率よくバーンイン検査することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体ウエハの検査・リペア装置
の一実施例を示す平面図である。
【図2】図1に示す実施例装置の制御系ブロック図であ
る。
【図3】図1に示す装置の動作を説明するフローチャー
トである。
【図4】図1に示すバーンイン検査部およびプローブ検
査部の構造を示す概略斜視図である。
【図5】図1に示すバーンイン検査部およびプローブ検
査部の概略断面図である。
【図6】バーンイン検査部およびプローブ検査部の変形
例を示す概略斜視図である。
【図7】図1に示す受渡ユニットの概略斜視図である。
【図8】図1示す搬送ユニットの概略平面図である。
【図9】図8に示す搬送ユニットの概略断面図である。
【図10】本発明に係るバーンイン検査装置の一実施例
を示す概略平面図である。
【符号の説明】
1 半導体ウエハ 2 半導体チップ 20 ローダ部 26 プリアライメント部 30 搬送路 40 バーンイン検査部 50 プローブ検査部 60 リペア部 62 レーザリペア部 64 デポジションリペア部 70 マーキング部 80 ベーキング部 90 目視検査装置 100 CPU 105 プリアライメント制御部 106 ID検出部 200 受渡ユニット 300 搬送ユニット 402 ウエハチャック 404 回転機構 406 昇降機構 408 X方向微動機構 410 Y方向微動機構 420 プローブカード 424 導電性突起 440 テストヘッド 450 ファインアライメント用検出部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−314346(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/66 G01R 31/26

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 多数の半導体チップが形成された半導体
    ウエハを直線搬送路に沿って搬送する搬送手段と、 前記半導体ウエハをプリアライメントした後、前記半導
    体ウエハを前記直線搬送路上の前記搬送手段に供給する
    供給手段と、 前記直線搬送路に沿って配置され、前記搬送手段より受
    渡された前記半導体ウエハ上の前記半導体チップのバー
    ンイン検査を含む複数の検査項目をそれぞれ実施する複
    数の検査部と、 前記直線搬送路に沿って配置され、前記搬送手段より受
    渡された前記半導体ウエハ上の前記半導体チップのう
    ち、少なくともバーンイン検査時又は前記バーンイン検
    後の他の検査時にて不良と判定された前記半導体チッ
    プをリペアするリペア部と、 を有し、 前記バーンイン検査部は、 前記半導体ウエハの加熱及び冷却の少なくとも一方の
    能を備えたウエハチャックと、 前記ウエハチャック上の前記半導体ウエハをファインア
    ライメントするファインアライメント部と、 前記半導体ウエハ上の全領域内または面分割された分割
    領域内の前記半導体チップ群の電極パッドに同時にコン
    タクトするコンタクト部と、 前記コンタクト部に導通し、温度ストレス及び電圧スト
    レスの少なくとも一方を加えた状態にて前記半導体チッ
    プをバーンイン検査するテスタと、 を含むことを特徴とする半導体ウエハの検査リペア装
    置。
  2. 【請求項2】 請求項1において、 前記バーンイン検査部以外の他の検査部として、 前記半導体ウエハ上の半導体チップの電気的特性を検査
    するブローブ検査部と、前記半導体ウエハ上の半導体チ
    ップの拡大像を目視して外観検査する目視検査部と、の
    いずれか一方または双方を設けたことを特徴とする半導
    体ウエハの検査リペア装置。
  3. 【請求項3】 請求項1または2において、 前記リペア部にて修復不能な不良チップにマーキングを
    施すマーキング部をさらに設けたことを特徴とする半導
    体ウエハの検査リペア装置。
  4. 【請求項4】 多数の半導体チップが形成された半導体
    ウエハを直線搬送路に沿って搬送する搬送手段と、 前記半導体ウエハをプリアライメントした後、前記半導
    体ウエハを前記直線搬送路上の前記搬送手段に供給する
    供給手段と、 前記直線搬送路に沿って複数配置され、前記搬送手段よ
    り受渡された前記半導体ウエハ上の前記半導体チップを
    バーンイン検査するバーンイン検査部と、 を有し、 前記バーイン検査部は、 前記半導体ウエハの加熱及び冷却の少なくとも一方の
    能を備えたウエハチャックと、 前記ウエハチャック上
    の前記半導体ウエハをファインアライメントするファイ
    ンアライメント部と、 前記半導体ウエハ上の全領域内または面分割された分割
    領域内の前記半導体チップ群の電極パッドに同時にコン
    タクトするコンタクト部と、 前記コンタクト部に導通し、温度ストレス及び電圧スト
    レスの少なくとも一方を加えた状態にて前記半導体チッ
    プをバーンイン検査するテスタと、 を含むことを特徴とする半導体ウエハのバーンイン検査
    装置。
JP15443593A 1993-05-31 1993-05-31 半導体ウエハの検査リペア装置及びバーンイン検査装置 Expired - Lifetime JP3238246B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP15443593A JP3238246B2 (ja) 1993-05-31 1993-05-31 半導体ウエハの検査リペア装置及びバーンイン検査装置
US08/251,365 US5510724A (en) 1993-05-31 1994-05-31 Probe apparatus and burn-in apparatus
KR1019940012114A KR100291109B1 (ko) 1993-05-31 1994-05-31 반도체 웨이퍼의 버언 인 검사기능을 구비한 프로우브 검사 및 리페어장치, 및 반도체 웨이퍼의 버언 인 검사장치
US08/457,774 US5614837A (en) 1993-05-31 1995-06-01 Probe apparatus and burn-in apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15443593A JP3238246B2 (ja) 1993-05-31 1993-05-31 半導体ウエハの検査リペア装置及びバーンイン検査装置

Publications (2)

Publication Number Publication Date
JPH06342836A JPH06342836A (ja) 1994-12-13
JP3238246B2 true JP3238246B2 (ja) 2001-12-10

Family

ID=15584135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15443593A Expired - Lifetime JP3238246B2 (ja) 1993-05-31 1993-05-31 半導体ウエハの検査リペア装置及びバーンイン検査装置

Country Status (1)

Country Link
JP (1) JP3238246B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659311B2 (en) 2009-02-27 2014-02-25 Advantest Corporation Test apparatus and test method

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502405B1 (ko) * 1997-09-26 2005-10-12 삼성전자주식회사 반도체장치이디에스방법
JP4173309B2 (ja) * 2002-01-28 2008-10-29 東京エレクトロン株式会社 センタリング装置及び枚葉式検査装置
DE102004013707B9 (de) * 2003-08-28 2016-06-23 Cascade Microtech, Inc. Vorrichtung zum Testen von Substraten
MY140086A (en) * 2004-07-23 2009-11-30 Advantest Corp Electronic device test apparatus and method of configuring electronic device test apparatus
KR101335916B1 (ko) * 2007-07-11 2013-12-03 삼성전자주식회사 테스트 장치
KR102024942B1 (ko) * 2013-07-17 2019-09-25 미래산업 주식회사 인라인 테스트 핸들러 및 그 제어방법
KR102024944B1 (ko) * 2013-07-17 2019-09-25 미래산업 주식회사 인라인 테스트 핸들러 및 인라인 테스트 핸들러에서 테스트 트레이 이송 제어방법
KR102024943B1 (ko) * 2013-07-17 2019-09-25 미래산업 주식회사 인라인 테스트 핸들러 및 인라인 테스트 핸들러에서 테스트 트레이 이송 제어방법
KR102024946B1 (ko) * 2013-08-08 2019-09-25 미래산업 주식회사 인라인 테스트 핸들러
KR102356156B1 (ko) * 2014-12-09 2022-01-28 (주)테크윙 프로브 스테이션
JP2017034018A (ja) * 2015-07-30 2017-02-09 株式会社ディスコ 加工装置
JP7274350B2 (ja) * 2019-05-28 2023-05-16 東京エレクトロン株式会社 搬送システム、検査システム及び検査方法
KR102603858B1 (ko) * 2021-09-07 2023-11-21 알이디티 주식회사 레이저 마킹기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659311B2 (en) 2009-02-27 2014-02-25 Advantest Corporation Test apparatus and test method

Also Published As

Publication number Publication date
JPH06342836A (ja) 1994-12-13

Similar Documents

Publication Publication Date Title
US5510724A (en) Probe apparatus and burn-in apparatus
JP3238246B2 (ja) 半導体ウエハの検査リペア装置及びバーンイン検査装置
US6137303A (en) Integrated testing method and apparatus for semiconductor test operations processing
US5563520A (en) Probe system
US11346861B2 (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus
JP4931617B2 (ja) プローバ
JPH0567652A (ja) プローブ装置
US8947114B2 (en) Inspecting method and program for object to be inspected
KR20100101451A (ko) 반도체 디바이스 테스트 장치 및 방법
JP2000065894A (ja) 電子部品の試験方法および電子部品試験装置
JP3016992B2 (ja) 半導体ウエハの検査リペア装置及びバーンイン検査装置
JP2006317346A (ja) プロービングシステム及びプローバ
JPH0943276A (ja) プローブ装置に用いられるプローブカードデバイス
KR0152260B1 (ko) 프로우브 장치
JP2008117897A (ja) プローバ及びプロービング検査方法
JP3169900B2 (ja) プローバ
JPH02103947A (ja) 半導体ウエハの検査装置
JP3124983B2 (ja) 電気回路検査装置
JP3245227B2 (ja) プローブ装置
WO2009107231A1 (ja) 電子部品移載装置およびそれを備えた電子部品試験装置
JPH03220742A (ja) プロービングマシン
JPH02101756A (ja) プローバを用いた検査方法
JPH02265255A (ja) プローブ装置システム
JP2005332839A (ja) 試験装置
JPH0712872A (ja) ワークの検査・補修装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010904

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 12

EXPY Cancellation because of completion of term