JP3235805B2 - Semiconductor crystal growth method - Google Patents
Semiconductor crystal growth methodInfo
- Publication number
- JP3235805B2 JP3235805B2 JP23053393A JP23053393A JP3235805B2 JP 3235805 B2 JP3235805 B2 JP 3235805B2 JP 23053393 A JP23053393 A JP 23053393A JP 23053393 A JP23053393 A JP 23053393A JP 3235805 B2 JP3235805 B2 JP 3235805B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- crystal
- gaas
- buffer layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体結晶の成長方法に
関するものであり、詳しくは半導体基板結晶表面を成長
前にプラズマ照射による清浄化を行った後、連続してそ
の上に半導体結晶を成長させる方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for growing a semiconductor crystal, and more particularly to a method for cleaning a semiconductor substrate crystal surface by plasma irradiation prior to growth, and then continuously growing a semiconductor crystal thereon. It is about the method of making it.
【０００２】[0002]
【従来の技術】従来化合物半導体の結晶成長において、
成長前の基板表面清浄化は熱的に行われてきた。すなわ
ち分子線エピタキシャル（ＭＢＥ）法では、結晶基板を
超高真空中あるいはＶ族元素ビームを照射しながら基板
温度を上げることによって表面の酸化層を蒸発させ、表
面清浄化を行ってから引き続き結晶成長を行う。しかし
ながら、この方法では、炭素や酸素といった不純物が完
全に除去できないばかりでなく、表面の平坦性を損ねて
しまうという欠点があった。そのため、その上に化合物
半導体デバイスを作製する場合、デバイス特性の劣化を
生じさせないためには、基板とその上の成長層との界面
から離れた位置に能動層を形成しなければならず、結晶
性向上のための緩衝層（いわゆるバッファ層）を相当の
厚さで設けることが不可欠となっている。従って、加工
された基板上や、最初に能動層を形成した後に微細加工
を施した上にさらに新たな能動層を形成する、いわゆる
再成長の時、加工面直上に特性の良い能動層が形成でき
ないという問題が生じる。また、単体のスループットを
下げる原因となっている。2. Description of the Related Art Conventionally, in the crystal growth of a compound semiconductor,
Cleaning of the substrate surface prior to growth has been performed thermally. That is, in the molecular beam epitaxy (MBE) method, an oxide layer on the surface is evaporated by increasing the substrate temperature while irradiating the crystal substrate in an ultra-high vacuum or irradiating a group V element beam, and then the surface is cleaned and crystal growth is continued. I do. However, in this method, not only impurities such as carbon and oxygen cannot be completely removed, but also the surface flatness is impaired. Therefore, when fabricating a compound semiconductor device thereon, an active layer must be formed at a position distant from the interface between the substrate and the growth layer thereon in order to prevent the device characteristics from deteriorating. It is indispensable to provide a buffer layer (so-called buffer layer) with a considerable thickness for improving the performance. Therefore, an active layer with good characteristics is formed directly on the processed surface at the time of so-called regrowth, in which a new active layer is formed on the processed substrate or after fine processing after forming the active layer first. A problem arises that it is not possible. In addition, this causes a reduction in throughput of a single device.
【０００３】また、ＳｉとＧｅを用いた超格子構造の成
長においては、フォトルミネッセンスの発光効率を上げ
るために、１μｍ程度のＳｉＧｅ結晶バッファ層が必要
になることが知られている（Ｕ．Ｍｅｎｃｚｉｇｅｒ
他，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，２２２（１９
９２） ｐ．２２７）。It is known that in growing a superlattice structure using Si and Ge, a SiGe crystal buffer layer of about 1 μm is required in order to increase the luminous efficiency of photoluminescence (U. Mencziger).
Et al., Thin Solid Films, 222 (19
92) p. 227).
【０００４】[0004]
【発明が解決しようとする課題】本発明は上記の欠点を
改善するために提案されたもので、半導体結晶基板表面
にマイクロ波電子サイクロトロン共鳴プラズマを照射す
ることによって、結晶基板の表面非晶質酸化層が熱的に
除去されない基板温度で表面酸化層・表面改質層・吸着
不純物の除去等の清浄化を行い、その上に引き続き半導
体結晶を、結晶性向上のための緩衝層を用いること無
く、能動層を成長させることを可能とした、高品質界面
と高品質結晶層を得ることを課題としている。SUMMARY OF THE INVENTION The present invention has been proposed in order to improve the above-mentioned drawbacks. The present invention proposes a method of irradiating a semiconductor crystal substrate surface with microwave electron cyclotron resonance plasma to obtain an amorphous surface of the crystal substrate. Clean the surface oxide layer, surface modified layer, removal of adsorbed impurities, etc. at the substrate temperature at which the oxide layer is not thermally removed, and then use the semiconductor crystal and a buffer layer to improve crystallinity. It is another object of the present invention to obtain a high-quality interface and a high-quality crystal layer capable of growing an active layer.
【０００５】[0005]
【課題を解決するための手段】本発明の半導体結晶の成
長方法は、半導体結晶をＧａＡｓ結晶基板上にエピタキ
シャル成長させる方法において、気相状態にある還元性
ガスまたは不活性ガスの一部をマイクロ波電子サイクロ
トロン共鳴により励起してプラズマ状態にしたものを、
前記ＧａＡｓ結晶基板上に輸送せしめ、該ＧａＡｓ結晶
基板表面の清浄化を行うに際し、該ＧａＡｓ結晶基板の
温度を当初５００℃に保持し、最終段階において５００
℃から６５０℃まで昇温し、この温度に１０分間保持し
て行う第一の工程と、前記第一の工程の後引き続いて、
厚さ６０ｎｍ以下の緩衝層を成長させる第二の工程と、
を少なくとも含むことを特徴とする。According to the present invention, there is provided a method for growing a semiconductor crystal according to the method for epitaxially growing a semiconductor crystal on a GaAs crystal substrate , wherein a part of a reducing gas or an inert gas in a gaseous phase is converted to a microwave. Excited by electron cyclotron resonance and turned into a plasma state,
Allowed transport to the GaAs crystal substrate, the GaAs crystal
In cleaning the substrate surface, the GaAs crystal substrate
The temperature is initially maintained at 500 ° C.,
Temperature to 650 ° C and hold at this temperature for 10 minutes.
A first step to be performed , and after the first step,
A second step of growing a buffer layer having a thickness of 60 nm or less;
At least.
【０００６】また、本発明の半導体結晶の成長方法は、
前記マイクロ波電子サイクロトロン共鳴により励起され
る気相状態にある物質が前記半導体結晶の構成元素の一
部を含むことを特徴とする。Further, the method of growing a semiconductor crystal according to the present invention comprises:
The substance in a gaseous state excited by the microwave electron cyclotron resonance contains a part of the constituent elements of the semiconductor crystal.
【０００７】さらに、本発明の半導体結晶の成長方法
は、プラズマの輸送は、プラズマ生成室から基板結晶方
向に向かって磁界の強さが減少する磁界分布を持つ発散
磁界を用いて行うことを特徴とする。Further, in the method of growing a semiconductor crystal according to the present invention, the plasma is transported by using a divergent magnetic field having a magnetic field distribution in which the magnetic field intensity decreases from the plasma generation chamber toward the substrate crystal. And
【０００８】上述したように、本発明は、マイクロ波電
子サイクロトロン共鳴プラズマ源と発散磁界を組み合わ
せることにより、１つもしくは複数の半導体構成元素あ
るいは還元性もしくは不活性元素の低エネルギーイオン
を励起させた化学的に活性な中性粒子、例えば原子状水
素（水素ラジカル）等とともに基板に輸送し、基板結晶
表面を清浄化する第一工程と、その上に引き続いて結晶
成長を行う第二工程よりなる。As described above, the present invention combines a microwave electron cyclotron resonance plasma source with a divergent magnetic field to excite low energy ions of one or more semiconductor constituent elements or reducing or inert elements. It consists of a first step of transporting chemically active neutral particles such as atomic hydrogen (hydrogen radicals) to the substrate and cleaning the substrate crystal surface, and a second step of subsequently performing crystal growth thereon. .
【０００９】すなわち、本発明による第一工程では、マ
イクロ波電子サイクロトロン共鳴プラズマ中で励起され
た化学的に活性な中性粒子・低エネルギーイオンが基板
結晶上に入射することによって、表面に吸着している不
純物および表面非晶質酸化層が低い基板温度で除去さ
れ、表面の平坦性にも優れた清浄表面が得られる。次に
引き続き第二工程として、厚さ６０ｎｍ以下の緩衝層を
成長させた後に、能動層の成長を行うことにより、基板
結晶と成長層の界面に不純物の蓄積が極めて少なく、か
つ成長の平坦性に優れた半導体成長層が基板結晶直上に
得られる。That is, in the first step according to the present invention, chemically active neutral particles and low energy ions excited in the microwave electron cyclotron resonance plasma are adsorbed on the surface by being incident on the substrate crystal. The impurities and the surface amorphous oxide layer are removed at a low substrate temperature, and a clean surface having excellent surface flatness is obtained. Next, as a second step, by growing a buffer layer having a thickness of 60 nm or less and then growing the active layer, the accumulation of impurities at the interface between the substrate crystal and the growth layer is extremely small, and the flatness of the growth is improved. An excellent semiconductor growth layer can be obtained immediately above the substrate crystal.
【００１０】[0010]
【作用】以上のような本発明による方法においては、従
来の熱的方法では得られない低エネルギーイオンおよび
化学的に活性な中性粒子が基板表面に供給される。低エ
ネルギーイオンは熱平衡の場合に比べはるかに大きな運
動エネルギー・運動量を持っているため、それらが入射
することによって基板表面に付着している不純物・表面
酸化層を物理的に除去することができる。このときプラ
ズマの輸送に発散磁界を用いることにより、イオンの基
板結晶への入射エネルギーが３０ｅＶ以下と低くできる
ため、基板結晶表面へのイオン入射による結晶欠陥の発
生・ダメージ等が少なくできる特徴がある。一方、化学
的に活性な中性粒子は、基板表面に付着している不純物
・表面酸化層と化学的に結合し、蒸気圧の高い物質とな
って表面から除去される。表面にある基板結晶の構成元
素は、表面に付着している不純物等に比べ下地結晶との
結合力が強く、プラズマを照射することによる物理的・
化学的作用に対しては変化を起こさないため平坦性が保
たれる。また、その上に引き続き結晶成長を行うため、
清浄化された平坦な基板結晶表面上に再び不純物を付着
させたりすることが無い。従って、従来の熱的清浄化法
において基板と成長層との間に見られたような不純物の
蓄積が極めて少なく、かつ平坦な高品質界面が低温で得
られ、実用上問題の無い能動層が、基板結晶直上に成長
できることとなる。また、アルシン等の半導体構成元素
を含むプラズマを使用した場合は、表面から砒素の脱離
が抑制されるため、平坦性の向上あるいは付着サイトの
減少による不純物蓄積の減少等の効果がある。このよう
な清浄で平坦な表面上に緩衝層を形成するため、従来よ
りも極めて薄い緩衝層でも結晶を高品質化させる効果が
ある。従って薄い緩衝層でよい。さらに、この結晶成長
の際、緩衝層を６０ｎｍ以下とするため、基板結晶表面
直上に能動層が形成できることとなる。In the method according to the present invention as described above, low energy ions and chemically active neutral particles which cannot be obtained by the conventional thermal method are supplied to the substrate surface. Since low-energy ions have much larger kinetic energy and momentum than in the case of thermal equilibrium, they can physically remove impurities and a surface oxide layer adhering to the substrate surface by being incident. At this time, by using a diverging magnetic field for transporting the plasma, the incident energy of ions to the substrate crystal can be reduced to 30 eV or less, so that generation and damage of crystal defects due to ion incidence on the substrate crystal surface can be reduced. . On the other hand, chemically active neutral particles are chemically bonded to the impurity / surface oxide layer adhering to the substrate surface, become a substance having a high vapor pressure, and are removed from the surface. The constituent elements of the substrate crystal on the surface have a stronger bonding force with the underlying crystal than impurities or the like attached to the surface, and the physical and
Flatness is maintained because there is no change in the chemical action. In addition, to continue crystal growth on it,
No impurities are deposited again on the cleaned flat substrate crystal surface. Therefore, the accumulation of impurities as observed between the substrate and the growth layer in the conventional thermal cleaning method is extremely small, and a flat, high-quality interface can be obtained at a low temperature. Can be grown directly on the substrate crystal. In addition, when plasma containing a semiconductor constituent element such as arsine is used, desorption of arsenic from the surface is suppressed, so that there is an effect of improving flatness or reducing accumulation of impurities due to a reduction in attachment sites. Since the buffer layer is formed on such a clean and flat surface, even a buffer layer that is extremely thin compared to the conventional one has the effect of improving the quality of the crystal. Therefore, a thin buffer layer is sufficient. Furthermore, since the buffer layer is 60 nm or less during the crystal growth, an active layer can be formed immediately above the substrate crystal surface.
【００１１】次に本発明の方法において用いられる装置
の概略を示す。Next, an outline of the apparatus used in the method of the present invention will be described.
【００１２】図５において１は成長室で内部に基板結晶
２が支持されている。３は排気ポンプへの連結口、４は
ガス導入口Ａ、５はガス導入口Ｂ、６は固体材料蒸発用
セル、７は空洞共振形プラズマ生成室、８はプラズマ、
９は方形導波管、１０はマグネット、１１は石英窓、１
２は真空ゲートバルブ、１３は予備加熱室を示す。図６
はマグネット１０による発散磁界の分布を示すもので、
この図に示すように空洞共振形プラズマ生成室から成長
室へ向かって磁界の強さを減少させており、その結果プ
ラズマが発散して引き出されるものである。In FIG. 5, reference numeral 1 denotes a growth chamber in which a substrate crystal 2 is supported. 3 is a connection port to an exhaust pump, 4 is a gas inlet A, 5 is a gas inlet B, 6 is a solid material evaporation cell, 7 is a cavity resonance type plasma generation chamber, 8 is plasma,
9 is a rectangular waveguide, 10 is a magnet, 11 is a quartz window, 1
2 denotes a vacuum gate valve, and 13 denotes a preheating chamber. FIG.
Indicates the distribution of the divergent magnetic field due to the magnet 10, and
As shown in this figure, the strength of the magnetic field is reduced from the cavity resonance type plasma generation chamber toward the growth chamber, and as a result, the plasma is diverged and extracted.
【００１３】[0013]
【実施例】次に本発明による方法の実施例を説明する。
本発明はこれらの実施例に限定されないことは勿論であ
る。Next, an embodiment of the method according to the present invention will be described.
Of course, the present invention is not limited to these examples.
【００１４】（実施例１）ＧａＡｓを基板結晶として用
い、成長層に複数の単一量子井戸を成長させた場合の結
果を以下に述べる。図１に成長のフロー図を、従来法を
含めて示す。(Example 1) The result when a plurality of single quantum wells are grown in a growth layer using GaAs as a substrate crystal will be described below. FIG. 1 shows a flow chart of the growth including the conventional method.
【００１５】２１はエッチング操作であり、ＧａＡｓを
硫酸系溶液により化学エッチングする。次いで、２２は
導入操作であり、ＧａＡｓ基板を予備加熱室へ導入し、
２３は予備加熱操作であり、４００℃と、１．５時間予
備加熱し、２４は搬送操作であり、ＧａＡｓ基板を真空
中を通して成長室へ搬送する。従来は２０で示すよう
に、２５の熱クリーニング操作を砒素圧１．８×１０-5
Ｔｏｒｒ、基板温度６５０℃、１０分の条件で行い、２
６の緩衝層（バッファ層）の成長操作を通常のＭＢＥ法
に従って基板温度６５０℃で厚さが３００ｎｍ以上とな
るように行い、この上で２７で示す単一量子井戸の成長
を基板温度６５０℃で行っている。An etching operation 21 chemically etches GaAs with a sulfuric acid-based solution. Next, 22 is an introduction operation, in which the GaAs substrate is introduced into the preheating chamber,
Reference numeral 23 denotes a preheating operation, in which preheating is performed at 400 ° C. for 1.5 hours, and reference numeral 24 denotes a transfer operation, in which the GaAs substrate is transferred to a growth chamber through a vacuum. Conventionally, as shown at 20, 25 thermal cleaning operations are performed at an arsenic pressure of 1.8 × 10 -5.
Torr, substrate temperature 650 ° C., 10 minutes, 2
The growth operation of the buffer layer (buffer layer) of No. 6 was performed according to the ordinary MBE method so that the thickness was 300 nm or more at the substrate temperature of 650 ° C., and the single quantum well indicated by 27 was grown at the substrate temperature of 650 ° C. It is done in.
【００１６】これに対して、本発明では、２４の搬送操
作ののち３０で示すプラズマクリーニング操作を以下の
条件で行う。On the other hand, in the present invention, after the 24 transfer operations, the plasma cleaning operation indicated by 30 is performed under the following conditions.
【００１７】・水素流量：４０ｓｃｃｍ ・マイクロ波電力：１００Ｗ ・基板温度：５００℃、１．５時間 次に、３１で示す昇温操作を行う。これは、プラズマを
照射しながら基板温度を５００℃から６５０℃まで昇温
し、この温度に１０分間保持し、その後水素・マイクロ
波の供給を停止する。Hydrogen flow rate: 40 sccm Microwave power: 100 W Substrate temperature: 500 ° C. for 1.5 hours Next, a temperature raising operation indicated by 31 is performed. In this method, the temperature of the substrate is increased from 500 ° C. to 650 ° C. while irradiating the plasma, and the temperature is maintained at this temperature for 10 minutes, and then the supply of hydrogen and microwave is stopped.
【００１８】引き続き、３２で示す緩衝層の成長を通常
のＭＢＥ法で行う。この場合、基板温度は６５０℃であ
るが、緩衝層の厚さは６０ｎｍ以下である。Subsequently, a buffer layer indicated by 32 is grown by a normal MBE method. In this case, the substrate temperature is 650 ° C., but the thickness of the buffer layer is 60 nm or less.
【００１９】次いで、２７で示す単一量子井戸の成長操
作を行う。ここで、単一量子井戸成長条件は以下の通り
である。Next, a single quantum well growth operation indicated by reference numeral 27 is performed. Here, the single quantum well growth conditions are as follows.
【００２０】・基板温度：６５０℃ ・Ｇａ，Ａｌ，Ａｓ供給：三つの固体材料蒸発用セルを
使用 ・成長した構造（基板側から表面への層構造を記述） ＧａＡｓ基板／ＧａＡｓバッファ層／ＡｌＧａＡｓバリ
ア層／ＧａＡｓ井戸層１／ＡｌＧａＡｓバリア層／Ｇａ
Ａｓ井戸層２／ＡｌＧａＡｓバリア層／ＧａＡｓ井戸層
３／ＡｌＧａＡｓバリア層／ＧａＡｓキャップ層 ・膜厚：ＧａＡｓバッファ層…６００ｎｍ，０ｎｍ（バ
ッファ層の有る場合と無い場合を比較） ＡｌＧａＡｓバリア層…１７ｎｍ（Ａｌの組成比：Ａｌ
x Ｇａ1-x Ａｓの表現でｘ＝０．３５） ＧａＡｓ井戸層１…４．３ｎｍ ＧａＡｓ井戸層２…２．２ｎｍ ＧａＡｓ井戸層３…１．１ｎｍ ＧａＡｓキャップ層…１０ｎｍ このようにして得たＡｌＧａＡｓ／ＧａＡｓ単一量子井
戸構造試料を極低温（１０Ｋ）フォトルミネッセンス
（ＰＬ）測定した結果を図２（Ａ）に示す。実線４０は
ＧａＡｓバッファ層が有る場合、破線４１はＧａＡｓバ
ッファ層が無い場合を示す。バッファ層が無い場合でも
三つの井戸に対応した発光が明瞭に観測されているのが
分かる。同図の中のバッファ層が有る場合と比較する
と、界面に最も近い井戸からの発光（７５０ｎｍ付近）
強度が約１／４となるものの、発光波長のシフトもほと
んど無く、半値幅も同程度である。従って、本発明の方
法によればバッファ層を用いなくとも高品質結晶が成長
できることが示された。Substrate temperature: 650 ° C. Supply of Ga, Al, As: Three solid material evaporation cells are used. Growing structure (description of layer structure from substrate side to surface) GaAs substrate / GaAs buffer layer / AlGaAs Barrier layer / GaAs well layer 1 / AlGaAs barrier layer / Ga
As well layer 2 / AlGaAs barrier layer / GaAs well layer 3 / AlGaAs barrier layer / GaAs cap layer Thickness: GaAs buffer layer: 600 nm, 0 nm (compare with and without buffer layer) AlGaAs barrier layer: 17 nm Al composition ratio: Al
x = 0.35) GaAs well layer 1 ... 4.3 nm GaAs well layer 2 ... 2.2 nm GaAs well layer 3 ... 1.1 nm GaAs cap layer ... 10 nm obtained in this way in terms of x Ga 1-x As FIG. 2A shows the result of photoluminescence (PL) measurement of an AlGaAs / GaAs single quantum well structure sample at a very low temperature (10 K). A solid line 40 indicates a case where there is a GaAs buffer layer, and a broken line 41 indicates a case where there is no GaAs buffer layer. It can be seen that light emission corresponding to the three wells is clearly observed even without the buffer layer. Compared to the case with the buffer layer in the same figure, light emission from the well closest to the interface (around 750 nm)
Although the intensity is reduced to about 1/4, there is almost no shift in the emission wavelength, and the half width is almost the same. Therefore, it was shown that a high-quality crystal can be grown according to the method of the present invention without using a buffer layer.
【００２１】（比較例１）プラズマクリーニング操作に
代え、従来法による熱クリーニング操作を行った場合の
ＰＬ測定結果を図２（Ｂ）に示す。実線４２はＧａＡｓ
バッファ層が有る場合、破線４３はＧａＡｓバッファ層
が無い場合を示す。熱クリーニング操作は、砒素圧
（１．８×１０-5Ｔｏｒｒ）下で温度６５０℃、１０分
間行った。単一量子井戸構造についての成長条件は同じ
である。バッファ層が有る時でも最小井戸幅に対応する
発光（６６０ｎｍ付近）の強度が著しく弱く、熱クリー
ニング操作による平坦性の劣化あるいは界面に残存する
不純物による発光特性の低下が、バッファ層を設けてい
ても及んでいることを示している。またバッファ層の無
い場合、その寄与が大きく影響し、界面に最も近い井戸
からの発光（７８０ｎｍ付近）強度が大きく低下し、か
つ各井戸に対する発光スペクトルは長波長側へシフト
し、半値幅も明らかに大きくなっている。従って、熱ク
リーニング操作による方法では下地結晶の直上には高品
質結晶が得られないことが示された。(Comparative Example 1) FIG. 2B shows a PL measurement result when a thermal cleaning operation according to a conventional method is performed instead of the plasma cleaning operation. Solid line 42 is GaAs
When there is a buffer layer, the broken line 43 indicates the case where there is no GaAs buffer layer. The thermal cleaning operation was performed at 650 ° C. for 10 minutes under arsenic pressure (1.8 × 10 −5 Torr). The growth conditions for the single quantum well structure are the same. Even when there is a buffer layer, the intensity of light emission (around 660 nm) corresponding to the minimum well width is extremely weak, and the flatness is deteriorated by the thermal cleaning operation or the light emission characteristics are deteriorated due to impurities remaining at the interface. It also shows that In the absence of the buffer layer, the contribution greatly influences the intensity of light emission (around 780 nm) from the well closest to the interface, and the emission spectrum for each well shifts to the longer wavelength side, and the half-value width is apparent. It is getting bigger. Therefore, it was shown that a high quality crystal could not be obtained immediately above the base crystal by the method using the thermal cleaning operation.
【００２２】（実施例２）ＧａＡｓを基板結晶として用
い、成長層に高電子移動度トランジスタ（ＨＥＭＴ）の
構造を成長させた場合の結果を以下に述べる。ここでの
工程は、プラズマクリーニング条件について上記実施例
１の場合と時間が３０分であることを除き同じであり、
また、単一量子井戸成長工程の代わりに以下の条件でＨ
ＥＭＴ構造を成長させた。また、上記比較例１と同様に
プラズマクリーニング操作に替えて熱クリーニング操作
を行った場合の結果と比較する。(Example 2) The result when a structure of a high electron mobility transistor (HEMT) is grown in a growth layer using GaAs as a substrate crystal will be described below. The process here is the same as that in Example 1 except that the time is 30 minutes for the plasma cleaning conditions,
Also, instead of the single quantum well growth step, H
An EMT structure was grown. Further, as in Comparative Example 1, the result is compared with the result obtained when a thermal cleaning operation is performed instead of the plasma cleaning operation.
【００２３】ＨＥＭＴ構造の成長条件 ・基板温度：６５０℃ ・Ｇａ，Ａｌ，Ａｓ供給：クヌーセンセルからの蒸発 ・成長した構造（基板側から表面への層構造を記述） ＧａＡｓ基板／ＧａＡｓバッファ層／ＡｌＧａＡｓスペ
ーサ層／ＡｌＧａＡｓキャリア供給層／ＧａＡｓキャッ
プ層 層厚：ＧａＡｓバッファ層…０〜５００ｎｍ（バッファ
層厚依存性を測定） ＡｌＧａＡｓスペーサ層…８ｎｍ（Ａｌの組成比：Ａｌ
x Ｇａ1-x Ａｓの表現でｘ＝０．３５） ＡｌＧａＡｓキャリア供給層…８０ｎｍ（ｎ型不純物を
２×１０18ｃｍ3 の濃度で添加） ＧａＡｓキャップ層…１０ｎｍ 図３（Ａ）はこの試料の７７Ｋにおける電子移動度を、
ファンデアパウ法によるホール測定で測定した結果を実
線４４で示す。破線４５は結晶成長した高品質ＧａＡｓ
上への再成長の場合を示す。バッファ層厚が増すにつれ
電子移動度は増加し、６０ｎｍ以上でほぼ飽和して厚い
バッファ層の場合と同じになっている。従って、本発明
による方法を用いることにより、薄いバッファ層を成長
させた場合でも高品質結晶が成長できることが示され
た。Growth conditions for HEMT structure ・ Substrate temperature: 650 ° C. ・ Ga, Al, As supply: evaporation from Knudsen cell ・ Growed structure (describes layer structure from substrate side to surface) GaAs substrate / GaAs buffer layer / AlGaAs spacer layer / AlGaAs carrier supply layer / GaAs cap layer Layer thickness: GaAs buffer layer ... 0 to 500 nm (measures buffer layer thickness dependency) AlGaAs spacer layer ... 8 nm (Al composition ratio: Al
x = 0.35 in the expression of x Ga 1 -x As) AlGaAs carrier supply layer: 80 nm (n-type impurity added at a concentration of 2 × 10 18 cm 3 ) GaAs cap layer: 10 nm FIG. Of the electron mobility at 77K
The solid line 44 shows the result of the Hall measurement by the van der Pauw method. Dashed line 45 indicates high quality GaAs grown by crystal.
The case of regrowth up is shown. As the thickness of the buffer layer increases, the electron mobility increases. The electron mobility is almost saturated at 60 nm or more, which is the same as that of the thick buffer layer. Therefore, it was shown that high quality crystals can be grown even when a thin buffer layer is grown by using the method according to the present invention.
【００２４】なおこの場合、バッファ層厚が零というの
は電子の走行する領域がＧａＡｓ基板であることを意味
しているため、バッファ層厚が小さくなった場合、電子
移動度は基板そのものの結晶品質に依存するので、図に
あるような値となっている。しかしあらかじめ基板に結
晶成長した高品質ＧａＡｓ結晶表面上のプラズマクリー
ニングと再成長を行った場合には、図中の破線４５のよ
うにバッファ層厚が零のときでも電子移動度はＧａＡｓ
基板を用いた実線４４の場合のようには低下しない
（（実施例３）で詳述する）。In this case, since the buffer layer thickness of zero means that the region in which electrons travel is a GaAs substrate, when the buffer layer thickness becomes small, the electron mobility becomes smaller than the crystal of the substrate itself. Since it depends on the quality, the value is as shown in the figure. However, when plasma cleaning and regrowth are performed on the surface of a high-quality GaAs crystal which has been crystal-grown on a substrate in advance, the electron mobility becomes GaAs even when the buffer layer thickness is zero as indicated by a broken line 45 in the figure.
It does not decrease as in the case of the solid line 44 using the substrate (described in detail in (Example 3)).
【００２５】（比較例２）上述のプラズマクリーニング
操作の代わりに、６５０℃での熱クリーニング操作を行
った場合の７７Ｋでの電子移動度の測定結果を図３
（Ｂ）に示す。ＨＥＭＴ構造についての成長条件は同じ
である。バッファ層厚が増すにつれ電子移動度は増加す
るが、その変化は実施例２の場合に比べ緩やかで、バッ
ファ層厚がほぼ５００ｎｍ以上にならないと飽和しな
い。従って、従来の熱クリーニング操作を用いる方法で
は、高品質結晶を得るためには厚いバッファ層が必要に
なることが示された。また、５００ｎｍのバッファ層の
場合、バッファ層と能動層の厚さの比は約５：１となっ
ており、全成長層の内１７％のみが能動層に相当してい
る。すなわち原料の１７％あるいは成長時間の１７％の
みがデバイス部分に相当している。すなわち原料の１７
％あるいは成長時間の１７％のみがデバイス部分に当た
ることになる。これを上述の実施例２の例えばバッファ
層厚５０ｎｍの場合（バッファ層：能動層〜１：２）と
比較すると、結晶品質を同程度とすると、本発明による
方法を用いた方が原料の使用効率・成長のスループット
が遥かに大きいことが明らかである。(Comparative Example 2) FIG. 3 shows the measurement results of the electron mobility at 77 K when a thermal cleaning operation at 650 ° C. was performed instead of the above-described plasma cleaning operation.
It is shown in (B). The growth conditions for the HEMT structure are the same. Although the electron mobility increases as the buffer layer thickness increases, the change is more gradual than in the case of the second embodiment, and does not saturate unless the buffer layer thickness becomes approximately 500 nm or more. Therefore, it has been shown that the conventional method using the thermal cleaning operation requires a thick buffer layer to obtain high quality crystals. In the case of a buffer layer of 500 nm, the ratio of the thickness of the buffer layer to the thickness of the active layer is about 5: 1, and only 17% of the total growth layer corresponds to the active layer. That is, only 17% of the raw material or 17% of the growth time corresponds to the device portion. That is, 17
% Or only 17% of the growth time will hit the device portion. When this is compared with, for example, the case where the buffer layer thickness is 50 nm (buffer layer: active layer to 1: 2) in Example 2 described above, when the crystal quality is the same level, the use of the raw material is better when the method according to the present invention is used. It is clear that the efficiency and throughput of growth are much higher.
【００２６】プラズマクリーニング操作の効果を明確に
示すため、７７Ｋでのファンデアパウ法によるホール測
定した結果から求めた電子移動度の比（プラズマクリー
ニングの場合／熱クリーニングの場合）を図４（Ａ）に
示す。バッファ層厚が増すにつれ電子移動度比は増加
し、極大となった後減少している。ここでは６０ｎｍ以
下のバッファ層厚のとき、電子移動度比として８以上が
得られた。従って、本発明による方法を用いることによ
り、薄いバッファ層を成長させた場合でも高品質結晶が
成長できることが示された。In order to clearly show the effect of the plasma cleaning operation, FIG. 4A shows the electron mobility ratio (in the case of plasma cleaning / in the case of thermal cleaning) obtained from the result of hole measurement by the van der Pauw method at 77 K. Show. The electron mobility ratio increases as the buffer layer thickness increases, and decreases after reaching a maximum. Here, when the buffer layer thickness is 60 nm or less, an electron mobility ratio of 8 or more was obtained. Therefore, it was shown that high quality crystals can be grown even when a thin buffer layer is grown by using the method according to the present invention.
【００２７】（実施例３）上述の実施例ではＧａＡｓ基
板を用いたが、これに代わり通常のＭＢＥ法であらかじ
め基板上にエピタキシャル成長させたＧａＡｓエピ層を
一旦大気中に取り出し、再び上記実施例と同様にＨＥＭ
Ｔ構造を成長させた場合について示す。前記ＧａＡｓエ
ピ層は、基板温度６５０℃で厚み１μｍ成長させた。そ
れ以外の工程は、上記実施例と同じである。７７Ｋでの
電子移動度比を図４（Ｂ）に示す。バッファ層厚が増す
につれ電子移動度比は単調に減少している。ここでもバ
ッファ層厚６０ｎｍ以下で、電子移動度比が８以上とな
っているが、特にバッファ層厚が小さいほど効果が著し
いことが示された。(Embodiment 3) In the above embodiment, a GaAs substrate was used. Instead of this, a GaAs epitaxial layer previously epitaxially grown on the substrate by a normal MBE method was once taken out into the atmosphere, and the same as in the above embodiment. Similarly HEM
The case where the T structure is grown will be described. The GaAs epilayer was grown at a substrate temperature of 650 ° C. and a thickness of 1 μm. The other steps are the same as in the above embodiment. FIG. 4B shows the electron mobility ratio at 77K. The electron mobility ratio monotonically decreases as the buffer layer thickness increases. Here also, the electron mobility ratio is 8 or more when the buffer layer thickness is 60 nm or less, and it is shown that the effect is particularly remarkable as the buffer layer thickness is small.
【００２８】また、上述の実施例２，３で、その電子移
動度比が１となる（すなわち、従来法と本発明による方
法との差がなくなる）のはバッファ層厚が５００ｎｍの
場合であり、そのときバッファ層と能動層の厚さの比は
約５：１となっており、全成長層の内１７％のみが能動
層に相当している。すなわち原料の１７％あるいは成長
時間の１７％のみがデバイス部分に当たることになる。
これを上述の実施例２の極大点でのバッファ層厚３０ｎ
ｍの場合（バッファ層：能動層〜１：３．３）と比較す
ると、結晶品質を同程度と考えても、本発明による方法
を用いた方が原料の使用効率・成長のスループットが遥
かに大きいことが明らかである。In Examples 2 and 3 described above, the electron mobility ratio becomes 1 (that is, the difference between the conventional method and the method according to the present invention is eliminated) when the buffer layer thickness is 500 nm. At that time, the ratio of the thickness of the buffer layer to the thickness of the active layer is about 5: 1, and only 17% of the total growth layer corresponds to the active layer. That is, only 17% of the raw material or 17% of the growth time falls on the device portion.
This is equivalent to the buffer layer thickness 30n at the maximum point of the above-described Example 2.
Compared with the case of m (buffer layer: active layer to 1: 3.3), even if the crystal quality is considered to be substantially the same, the use efficiency and growth throughput of the raw material are far greater when the method according to the present invention is used. It is clear that it is big.
【００２９】なお、上述の三つの実施例では清浄化に使
用するガスとして水素を用いたが、アルゴン等の不活性
ガスあるいは水素希釈アルシンガス等の基板構成元素を
含むガスを使用しても、同様の効果が得られる。Although hydrogen is used as a gas for cleaning in the above three embodiments, the same applies when a gas containing a substrate constituent element such as an inert gas such as argon or a hydrogen-diluted arsine gas is used. The effect of is obtained.
【００３０】さらに、上述の三つの実施例・比較例では
それぞれ基板結晶としてＧａＡｓを用いたが、その他の
材料、例えばＡｌＡｓ，ＩｎＡｓ，ＧａＳｂ，ＡｌＳ
ｂ，ＩｎＳｂ，ＧａＰ，ＡｌＰ，ＩｎＰ，ＧａＮ，Ａｌ
Ｎ，ＩｎＮ、およびそれらの混晶の基板結晶もしくはそ
れらが成長させるべき表面にある場合にも適応できるこ
とはいうまでもない。また上記実施例の場合、成長する
化合物半導体をＧａＡｓ，ＡｌＧａＡｓとしたが、それ
らに加えＡｌＡｓ，ＩｎＡｓ，ＧａＳｂ，ＡｌＳｂ，Ｉ
ｎＳｂ，ＧａＰ，ＡｌＰ，ＩｎＰ，ＧａＮ，ＡｌＮ，Ｉ
ｎＮ、およびそれらの混晶の場合のいわゆるヘテロエピ
タキシャルの場合にも適用できる。Further, although GaAs was used as the substrate crystal in each of the above three examples and comparative examples, other materials such as AlAs, InAs, GaSb, and AlS were used.
b, InSb, GaP, AlP, InP, GaN, Al
It goes without saying that the present invention can also be applied to the case where N, InN, and their mixed crystals are present on the substrate crystal or on the surface where they are to be grown. In the above embodiment, the compound semiconductors to be grown are GaAs and AlGaAs. In addition, AlAs, InAs, GaSb, AlSb, I
nSb, GaP, AlP, InP, GaN, AlN, I
It is also applicable to the case of so-called heteroepitaxial in the case of nN and their mixed crystals.
【００３１】また上述の三つの実施例の場合、結晶基板
の清浄化とその上への結晶成長を同一の成長装置内で行
ったが、真空でつながれた搬送室を経由して別々の装置
を用いても同様の結果が得られることはいうまでもな
い。In the above-described three embodiments, the cleaning of the crystal substrate and the crystal growth thereon are performed in the same growth apparatus, but separate apparatuses are connected via the transfer chamber connected by vacuum. It goes without saying that the same result can be obtained even if it is used.
【００３２】以上の実施例・比較例は主として化合物半
導体（ＧａＡｓ，ＡｌＡｓ，ＡｌＧａＡｓ）の場合につ
いて述べてきたが、ＳｉやＧｅを用いたヘテロ構造（具
体的には、Ｓｉ／Ｓｉ0.8 Ｇｅ0.2 の多重量子井戸やＳ
ｉ（５原子層）／Ｇｅ（５原子層）の超格子構造等）の
結晶成長の場合にも全く同様の効果が期待できる。Although the above examples and comparative examples have been described mainly for compound semiconductors (GaAs, AlAs, AlGaAs), heterostructures using Si or Ge (specifically, Si / Si 0.8 Ge 0.2 Multiple quantum wells and S
The same effect can be expected in the case of crystal growth of i (5 atomic layer) / Ge (5 atomic layer) superlattice structure.
【００３３】[0033]
【発明の効果】以上説明したように、本発明による方法
によれば、加工された基板上や、最初に能動層を形成し
た後に微細加工を施した上にさらに新たな能動層を形成
する、いわゆる再成長の時、加工面直上に特性の良い能
動層が形成できる。また、単体デバイスを成長させる場
合においては、厚い緩衝層を成長させる必要がないた
め、原料の使用効率を上昇させ、成長のスループットを
上げることができる。As described above, according to the method of the present invention, a new active layer is formed on a processed substrate or after performing fine processing after forming an active layer first. At the time of so-called regrowth, an active layer having good characteristics can be formed immediately above the processed surface. Further, when growing a single device, it is not necessary to grow a thick buffer layer, so that the use efficiency of raw materials can be increased and the growth throughput can be increased.
【図１】本発明において用いられる成長のフロー図であ
る。FIG. 1 is a flow chart of growth used in the present invention.
【図２】単一量子井戸構造試料の１０ＫにおけるＰＬ測
定結果を示すグラフであり、（Ａ）はプラズマクリーニ
ングの場合、（Ｂ）は熱クリーニングの場合である。FIGS. 2A and 2B are graphs showing PL measurement results of a single quantum well structure sample at 10 K, wherein FIG. 2A shows a case of plasma cleaning and FIG. 2B shows a case of thermal cleaning.
【図３】７７ＫにおけるＨＥＭＴ構造試料のホール測定
結果を示すグラフであり、（Ａ）はプラズマクリーニン
グの場合、（Ｂ）は熱クリーニングの場合である。3A and 3B are graphs showing hole measurement results of a HEMT structure sample at 77K, where (A) shows a case of plasma cleaning and (B) shows a case of thermal cleaning.
【図４】ＨＥＭＴ構造におけるホール測定結果を示すグ
ラフであり、（Ａ）はＧａＡｓ基板上の場合、（Ｂ）は
ＧａＡｓエピ層上の場合である。FIGS. 4A and 4B are graphs showing hole measurement results in a HEMT structure, where FIG. 4A shows a case on a GaAs substrate and FIG. 4B shows a case on a GaAs epilayer.
【図５】本発明において用いられる装置の模式的断面図
である。FIG. 5 is a schematic sectional view of an apparatus used in the present invention.
【図６】発散磁界の分布を示す線図である。FIG. 6 is a diagram showing a distribution of a divergent magnetic field.
１ 成長室 ２ 基板結晶 ３ 排気ポンプへの連結口 ４ ガス導入口Ａ ５ ガス導入口Ｂ ６ 固体材料蒸発用セル ７ 空洞共振形プラズマ生成室 ８ プラズマ ９ 方形導波管 １０ マグネット １１ 石英窓 １２ 真空ゲートバルブ １３ 予備加熱室 ２０ 従来法の操作 ２１ エッチング操作 ２２ 導入動作 ２３ 予備加熱操作 ２４ 搬送操作 ２５ 熱クリーニング操作 ２６ 緩衝層の成長操作 ２７ 単一量子井戸の成長操作 ３０ プラズマクリーニング操作 ３１ 昇温操作 ３２ 緩衝層の成長操作 ４０，４２，４４ 実線 ４１，４３，４５ 破線 DESCRIPTION OF SYMBOLS 1 Growth chamber 2 Substrate crystal 3 Connection port to exhaust pump 4 Gas inlet A 5 Gas inlet B 6 Cell for solid material evaporation 7 Cavity resonance type plasma generation chamber 8 Plasma 9 Rectangular waveguide 10 Magnet 11 Quartz window 12 Vacuum Gate valve 13 Preheating chamber 20 Conventional operation 21 Etching operation 22 Introducing operation 23 Preheating operation 24 Transport operation 25 Thermal cleaning operation 26 Buffer layer growth operation 27 Single quantum well growth operation 30 Plasma cleaning operation 31 Heating operation 32 Buffer layer growth operation 40, 42, 44 Solid line 41, 43, 45 Dashed line
フロントページの続き (56)参考文献 特開 平２−192489（ＪＰ，Ａ) 特開 平２−126633（ＪＰ，Ａ) 特開 平２−7148（ＪＰ，Ａ) 特開 平２−6386（ＪＰ，Ａ) 国際公開92／16966（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 C30B 23/08 H01L 21/203 Continuation of the front page (56) References JP-A-2-192489 (JP, A) JP-A-2-126633 (JP, A) JP-A-2-7148 (JP, A) JP-A-2-6386 (JP) , A) WO 92/16966 (WO, A1) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/205 C30B 23/08 H01L 21/203
Claims (3)
タキシャル成長させる方法において、 気相状態にある還元性ガスまたは不活性ガスの一部をマ
イクロ波電子サイクロトロン共鳴により励起してプラズ
マ状態にしたものを、前記ＧａＡｓ結晶基板上に輸送せ
しめ、該ＧａＡｓ結晶基板表面の清浄化を行うに際し、
該ＧａＡｓ結晶基板の温度を当初５００℃に保持し、最
終段階において５００℃から６５０℃まで昇温し、この
温度に１０分間保持して行う第一の工程と、 前記第一の工程の後引き続いて、厚さ６０ｎｍ以下の緩
衝層を成長させる第二の工程と、 を少なくとも含むことを特徴とする半導体結晶の成長方
法。1. A method for epitaxially growing a semiconductor crystal on a GaAs crystal substrate , wherein a part of a reducing gas or an inert gas in a gaseous state is excited by microwave electron cyclotron resonance into a plasma state. When transported onto the GaAs crystal substrate and the surface of the GaAs crystal substrate is cleaned,
The temperature of the GaAs crystal substrate was initially kept at 500 ° C.
In the final stage, the temperature was raised from 500 ° C. to 650 ° C.
A semiconductor crystal comprising at least a first step of holding at a temperature for 10 minutes, and a second step of growing a buffer layer having a thickness of 60 nm or less following the first step. Growth method.
により励起される気相状態にある物質が前記半導体結晶
の構成元素の一部を含むことを特徴とする請求項１に記
載の半導体結晶の成長方法。2. The method of growing a semiconductor crystal according to claim 1, wherein the substance in a gaseous state excited by the microwave electron cyclotron resonance contains a part of the constituent elements of the semiconductor crystal.
基板結晶方向に向かって磁界の強さが減少する磁界分布
を持つ発散磁界を用いて行うことを特徴とする請求項１
または２に記載の半導体結晶の成長方法。3. The method according to claim 1, wherein the plasma is transported by using a divergent magnetic field having a magnetic field distribution in which the intensity of the magnetic field decreases from the plasma generation chamber toward the substrate crystal.
Or the method for growing a semiconductor crystal according to 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23053393A JP3235805B2 (en) | 1993-09-16 | 1993-09-16 | Semiconductor crystal growth method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23053393A JP3235805B2 (en) | 1993-09-16 | 1993-09-16 | Semiconductor crystal growth method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786183A JPH0786183A (en) | 1995-03-31 |
| JP3235805B2 true JP3235805B2 (en) | 2001-12-04 |
Family
ID=16909243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23053393A Expired - Fee Related JP3235805B2 (en) | 1993-09-16 | 1993-09-16 | Semiconductor crystal growth method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235805B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3036404B2 (en) * | 1995-05-25 | 2000-04-24 | 株式会社村田製作所 | Semiconductor device and manufacturing method thereof |
| US7544726B2 (en) | 2002-10-14 | 2009-06-09 | Akzo Nobel N.V. | Colloidal silica composition |
| US7553888B2 (en) | 2002-10-14 | 2009-06-30 | Akzo Nobel N.V. | Aqueous dispersion |
| AU2003265192A1 (en) * | 2002-10-14 | 2004-05-04 | Akzo Nobel N.V. | Aqueous silica dispersion |
-
1993
- 1993-09-16 JP JP23053393A patent/JP3235805B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786183A (en) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477311A (en) | Process and apparatus for fabricating a semiconductor device | |
| JP3093904B2 (en) | Method for growing compound semiconductor crystal | |
| WO2004084283A1 (en) | Method of growing semiconductor crystal | |
| JP4429459B2 (en) | Method for producing high-resistance GaN crystal layer | |
| JP3235805B2 (en) | Semiconductor crystal growth method | |
| US8389995B2 (en) | Epitaxial solid-state semiconducting heterostructures and method for making same | |
| US7687379B2 (en) | Method of manufacturing In(As)Sb semiconductor on lattice-mismatched substrate and semiconductor device using the same | |
| US20130171811A1 (en) | Method for manufacturing compound semiconductor | |
| Gong et al. | Monocrystalline Si/$\beta $-Ga $ _2 $ O $ _3 $ pn heterojunction diodes fabricated via grafting | |
| EP0113983A1 (en) | Fabricating a semiconductor device by means of molecular beam epitaxy | |
| JP3547320B2 (en) | GaN-based compound semiconductor device | |
| Kikuchi et al. | High‐optical‐quality GaInP and GaInP/AlInP double heterostructure lasers grown on GaAs substrates by gas‐source molecular‐beam epitaxy | |
| JPH10189944A (en) | High electron-mobility transistor | |
| WO2013187078A1 (en) | Semiconductor substrate, method of manufacturing semiconductor substrate, and method of manufacturing composite substrate | |
| Ramizy et al. | Nanostructured GaN on silicon fabricated by electrochemical and laser-induced etching | |
| US8552533B2 (en) | Compound semiconductor substrate and method for manufacturing the same | |
| JPH10256158A (en) | Semiconductor device and manufacture thereof | |
| JP3240021B2 (en) | Method for growing compound semiconductor crystal | |
| WO1994016459A1 (en) | Semiconductor expitaxial substrate | |
| JPH04199507A (en) | Solid phase diffusion of n-type impurity to iii-v compound semiconductor | |
| JPH05186294A (en) | Method for growing compound semiconductor crystal | |
| JPS62165317A (en) | Manufacture of semiconductor device | |
| JPH05166724A (en) | Silicon substrate compound semiconductor device and its manufacture | |
| JP2897107B2 (en) | Crystal growth method | |
| JP3275482B2 (en) | Method for manufacturing epitaxial wafer for field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |