JP3235562B2 - 終端抵抗値調整回路 - Google Patents
終端抵抗値調整回路Info
- Publication number
- JP3235562B2 JP3235562B2 JP08384498A JP8384498A JP3235562B2 JP 3235562 B2 JP3235562 B2 JP 3235562B2 JP 08384498 A JP08384498 A JP 08384498A JP 8384498 A JP8384498 A JP 8384498A JP 3235562 B2 JP3235562 B2 JP 3235562B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- value
- impedance
- termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、終端抵抗値調整回
路に関し、特にインピーダンスが変動しても、ロジック
波形の立ち上がり、立ち下がりについて最適な終端値を
設定可能な回路に関する。
路に関し、特にインピーダンスが変動しても、ロジック
波形の立ち上がり、立ち下がりについて最適な終端値を
設定可能な回路に関する。
【0002】
【従来の技術】特開平1−228347号公報は、終端
装置を有する共通バスに複数のノードが接続されてなる
交換装置において、接続されるノードの数が変更された
場合には、その共通バスに接続されているノードの数を
検出し、検出されたノード接続数に応じて終端値を変え
ることにより伝送路の特性インピーダンスと終端値を整
合させて、反射の影響による波形歪みの発生を防止する
技術を開示している。
装置を有する共通バスに複数のノードが接続されてなる
交換装置において、接続されるノードの数が変更された
場合には、その共通バスに接続されているノードの数を
検出し、検出されたノード接続数に応じて終端値を変え
ることにより伝送路の特性インピーダンスと終端値を整
合させて、反射の影響による波形歪みの発生を防止する
技術を開示している。
【0003】しかし、高速論理回路等においては信号波
形の立ち上がりのときと立ち下がりのときでは特性イン
ピーダンスが異なるため、特開平1−228347号公
報に開示された技術では、立ち上がりのときにはインピ
ーダンスが整合していても立ち下がりのときにはインピ
ーダンスが整合しておらずこのため反射の影響による波
形歪みが発生するという問題点があった。
形の立ち上がりのときと立ち下がりのときでは特性イン
ピーダンスが異なるため、特開平1−228347号公
報に開示された技術では、立ち上がりのときにはインピ
ーダンスが整合していても立ち下がりのときにはインピ
ーダンスが整合しておらずこのため反射の影響による波
形歪みが発生するという問題点があった。
【0004】
【発明が解決しようとする課題】第1の問題点は、立ち
上がりのときのインピーダンスが整合した状態で終端さ
れていても、立ち下がりのときにはインピーダンス不整
合となり、信号の品質が劣化することである。その理由
は、ロジック波では、立ち上がりのときと立ち下がりの
ときのインピーダンスが異なるため、立ち上がりのとき
のインピーダンスが整合した状態で終端されていても、
立ち下がりのときにはインピーダンス不整合となり、立
ち下がりのときの反射波が大きくなり、パルス波形が歪
むためである。
上がりのときのインピーダンスが整合した状態で終端さ
れていても、立ち下がりのときにはインピーダンス不整
合となり、信号の品質が劣化することである。その理由
は、ロジック波では、立ち上がりのときと立ち下がりの
ときのインピーダンスが異なるため、立ち上がりのとき
のインピーダンスが整合した状態で終端されていても、
立ち下がりのときにはインピーダンス不整合となり、立
ち下がりのときの反射波が大きくなり、パルス波形が歪
むためである。
【0005】又立ち下がりのときのインピーダンスが整
合した状態で終端されているなら、立ち上がりのときに
インピーダンス不整合となり、同様に信号の品質が劣化
する。
合した状態で終端されているなら、立ち上がりのときに
インピーダンス不整合となり、同様に信号の品質が劣化
する。
【0006】本発明の目的は、整合終端すべき信号が存
在し、終端すべき値(以下、整合終端値という)が変化
する回路において、接続される装置の数の変動等によ
り、線路インピーダンスが変動してもその時々の最適な
終端値に常に設定可能とし、さらにロジック波の立ち上
がりと立ち下がりを監視し、立ち上がり及び立ち下がり
のときの各々のインピーダンス整合がとれた終端値に設
定できるようにして、反射によるノイズを減らし、信号
の品質の低下を防止することである。
在し、終端すべき値(以下、整合終端値という)が変化
する回路において、接続される装置の数の変動等によ
り、線路インピーダンスが変動してもその時々の最適な
終端値に常に設定可能とし、さらにロジック波の立ち上
がりと立ち下がりを監視し、立ち上がり及び立ち下がり
のときの各々のインピーダンス整合がとれた終端値に設
定できるようにして、反射によるノイズを減らし、信号
の品質の低下を防止することである。
【0007】
【課題を解決するための手段】本発明の終端抵抗値調整
回路は、被終端信号が存在し、整合終端値が変化する回
路の終端値を調整する終端抵抗調整回路であり、被終端
信号の立ち上がりと立ち下がりとを検出する検出手段を
有し、前記検出手段の出力に応じて立ち上がるときと立
ち下がるときとで、それぞれに最適な終端値をもつよう
に終端抵抗値が切り替えられ、接続される線路のインピ
ーダンスが変動した場合でも被終端信号の立ち上がると
きと立ち下がるときの線路インピーダンス変動後のそれ
ぞれの最適値をもつように終端抵抗値を切り替えること
を特徴とする。
回路は、被終端信号が存在し、整合終端値が変化する回
路の終端値を調整する終端抵抗調整回路であり、被終端
信号の立ち上がりと立ち下がりとを検出する検出手段を
有し、前記検出手段の出力に応じて立ち上がるときと立
ち下がるときとで、それぞれに最適な終端値をもつよう
に終端抵抗値が切り替えられ、接続される線路のインピ
ーダンスが変動した場合でも被終端信号の立ち上がると
きと立ち下がるときの線路インピーダンス変動後のそれ
ぞれの最適値をもつように終端抵抗値を切り替えること
を特徴とする。
【0008】被終端信号が存在し、整合終端値が変化す
る回路の終端値を調整する終端抵抗調整回路において、
被終端信号を出力し、また適当な複数個の終端値を設定
するための信号である記憶値信号を出力し、複数個の終
端値から最適な終端値を選択するための信号を出力する
外部回路と、複数の第1のインピーダンス回路と、前記
第1のインピーダンス回路と接続され、インピーダンス
選択信号の指示により前記第1のインピーダンス回路と
の接続点を電源信号と接続しまたは切断する複数の第1
のアナログスイッチと、複数の第2のインピーダンス回
路と、前記第2のインピーダンス回路と接続され、選択
信号の指示により前記第2のインピーダンス回路との接
続点をグランド信号と接続しまたは切断する複数の第2
のアナログスイッチと、被終端信号が立ち上がりと立ち
下がりとを検出する検出手段と、前記被終端信号が立ち
上がりのときに最適な終端値を持つように前記アナログ
スイッチを設定するための情報を記憶する立上がり値記
憶回路と、前記被終端信号が立ち下がりのときに最適な
終端値を持つように前記アナログスイッチを設定するた
めの情報を記憶する立下がり値記憶回路と、前記検出手
段が被終端信号が立ち上がりを検出したあとに前記立下
がり値記憶回路の出力をもとに最適な終端値を持つよう
に前記アナログスイッチを設定するような前記インピー
ダンス選択信号を出力し、前記検出手段が被終端信号が
立ち下がりを検出したあとに前記立ち上がり値記憶回路
の出力をもとに最適な終端値を持つように前記アナログ
スイッチを設定するような前記インピーダンス選択信号
を出力する選択回路と、を備え、接続される線路のイン
ピーダンスが変動した場合でも被終端信号の立ち上がる
ときと立ち下がるときのインピーダンス変動後のそれぞ
れの終端抵抗値が最適値をもつように、前記外部回路が
前記選択回路の出力を切り替えさせるための選択信号を
出力することを特徴とする終端抵抗値調整回路。
る回路の終端値を調整する終端抵抗調整回路において、
被終端信号を出力し、また適当な複数個の終端値を設定
するための信号である記憶値信号を出力し、複数個の終
端値から最適な終端値を選択するための信号を出力する
外部回路と、複数の第1のインピーダンス回路と、前記
第1のインピーダンス回路と接続され、インピーダンス
選択信号の指示により前記第1のインピーダンス回路と
の接続点を電源信号と接続しまたは切断する複数の第1
のアナログスイッチと、複数の第2のインピーダンス回
路と、前記第2のインピーダンス回路と接続され、選択
信号の指示により前記第2のインピーダンス回路との接
続点をグランド信号と接続しまたは切断する複数の第2
のアナログスイッチと、被終端信号が立ち上がりと立ち
下がりとを検出する検出手段と、前記被終端信号が立ち
上がりのときに最適な終端値を持つように前記アナログ
スイッチを設定するための情報を記憶する立上がり値記
憶回路と、前記被終端信号が立ち下がりのときに最適な
終端値を持つように前記アナログスイッチを設定するた
めの情報を記憶する立下がり値記憶回路と、前記検出手
段が被終端信号が立ち上がりを検出したあとに前記立下
がり値記憶回路の出力をもとに最適な終端値を持つよう
に前記アナログスイッチを設定するような前記インピー
ダンス選択信号を出力し、前記検出手段が被終端信号が
立ち下がりを検出したあとに前記立ち上がり値記憶回路
の出力をもとに最適な終端値を持つように前記アナログ
スイッチを設定するような前記インピーダンス選択信号
を出力する選択回路と、を備え、接続される線路のイン
ピーダンスが変動した場合でも被終端信号の立ち上がる
ときと立ち下がるときのインピーダンス変動後のそれぞ
れの終端抵抗値が最適値をもつように、前記外部回路が
前記選択回路の出力を切り替えさせるための選択信号を
出力することを特徴とする終端抵抗値調整回路。
【0009】本発明の終端抵抗値調整回路は、被終端信
号に接続される装置の数に応じて前記選択信号を決定す
ることを特徴とする。
号に接続される装置の数に応じて前記選択信号を決定す
ることを特徴とする。
【0010】
【0011】外部回路は、終端すべき信号である被終端
信号を出力し、終端値を示すための信号である記憶値信
号を出力し、終端値を選択するための信号である選択1
信号を出力する。
信号を出力し、終端値を示すための信号である記憶値信
号を出力し、終端値を選択するための信号である選択1
信号を出力する。
【0012】立上がり値記憶回路は、外部回路から送ら
れてくる被終端信号が立ち上がるときに最適となるよう
に、適当に定められた終端値を決めるための値を記憶
し、立上がり値信号に出力する。
れてくる被終端信号が立ち上がるときに最適となるよう
に、適当に定められた終端値を決めるための値を記憶
し、立上がり値信号に出力する。
【0013】立下がり値記憶回路は、前記外部回路から
送られてくる前記被終端信号が立ち下がるときに最適と
なるように、適当に定められた終端値を決めるための値
を記憶し、立下がり値信号に出力する。
送られてくる前記被終端信号が立ち下がるときに最適と
なるように、適当に定められた終端値を決めるための値
を記憶し、立下がり値信号に出力する。
【0014】立上がり下がり検出回路は、前記被終端信
号の立ち上がり、立ち下がりを検出し、その結果に応じ
て後記選択回路を制御する信号を出力する。
号の立ち上がり、立ち下がりを検出し、その結果に応じ
て後記選択回路を制御する信号を出力する。
【0015】選択回路は前記立上がり値記憶回路と前記
立下がり値記憶回路の値の中から、前記外部回路から送
られてくる選択1信号と、前記立上がり下がり検出回路
から送られてくる選択2信号により選択し、信号を出力
する。
立下がり値記憶回路の値の中から、前記外部回路から送
られてくる選択1信号と、前記立上がり下がり検出回路
から送られてくる選択2信号により選択し、信号を出力
する。
【0016】複数個のアナログスイッチ回路は、前記選
択回路の出力信号の指示のもとでオン、オフし、複数個
のインピーダンス回路の中から必要なものだけを、電源
信号、グランド信号または他のインピーダンス回路に、
電気的に接続又は開放する。
択回路の出力信号の指示のもとでオン、オフし、複数個
のインピーダンス回路の中から必要なものだけを、電源
信号、グランド信号または他のインピーダンス回路に、
電気的に接続又は開放する。
【0017】複数個のインピーダンス回路は、前記複数
個のアナログスイッチ回路の状態により電気的に接続又
は開放される。
個のアナログスイッチ回路の状態により電気的に接続又
は開放される。
【0018】
【発明の実施の形態】次に、本発明の実施の形態の構成
について図面を参照して詳細に説明する。
について図面を参照して詳細に説明する。
【0019】図3を参照すると、外部回路1は接続され
たHDDの個数を監視し、その数(図3の場合は3)に
応じて適切な記憶値信号aと選択1信号dを出力する制
御部20と、複数のHDDであるハード・ディスク・ド
ライブ(以下、HDDという)21,HDD22,HD
D23とを備えている。
たHDDの個数を監視し、その数(図3の場合は3)に
応じて適切な記憶値信号aと選択1信号dを出力する制
御部20と、複数のHDDであるハード・ディスク・ド
ライブ(以下、HDDという)21,HDD22,HD
D23とを備えている。
【0020】またHDD21,22,23は共通の出力
線に接続され、被終端信号iとして図1の終端回路31
に接続されている。
線に接続され、被終端信号iとして図1の終端回路31
に接続されている。
【0021】図1を参照すると本実施形態は外部回路1
と終端回路31を有しており、終端回路31は外部回路
1から受けとった被終端信号iが、立ち上がりか立ち下
がりかを検出する立上がり下がり検出回路13と、外部
回路1からの記憶値信号aにより、立上がり値信号bと
立下がり値信号cとをそれぞれ選択回路4へ出力する立
上がり値記憶回路2と立下がり記憶回路3を有する。
と終端回路31を有しており、終端回路31は外部回路
1から受けとった被終端信号iが、立ち上がりか立ち下
がりかを検出する立上がり下がり検出回路13と、外部
回路1からの記憶値信号aにより、立上がり値信号bと
立下がり値信号cとをそれぞれ選択回路4へ出力する立
上がり値記憶回路2と立下がり記憶回路3を有する。
【0022】これら立上がり値記憶回路2,3、立上が
り下がり検出回路の出力より、整合終端値を得られるよ
うアナログスイッチ回路を制御する選択回路4は、選択
ハイ1信号eによりアナログスイッチハイ1回路5をオ
ンオフし、選択ハイ2信号fによりアナログスイッチハ
イ2回路7をオンオフし、選択ロー1信号gによりアナ
ログスイッチロー1回路9をオンオフし、選択ロー2信
号hによりアナログスイッチロー2回路11をオンオフ
する。アナログスイッチハイ1回路5により電源信号j
と接続又は切断されるインピーダンスハイ1回路6と、
アナログスイッチハイ2回路7により電源信号jと接続
又は切断されるインピーダンスハイ2回路8と、アナロ
グスイッチロー1回路9によりグランド信号kと接続又
は切断されるインピーダンスロー1回路10と、アナロ
グスイッチロー2回路11によりグランド信号kと接続
又は切断されるインピーダンスロー2回路12を有す
る。
り下がり検出回路の出力より、整合終端値を得られるよ
うアナログスイッチ回路を制御する選択回路4は、選択
ハイ1信号eによりアナログスイッチハイ1回路5をオ
ンオフし、選択ハイ2信号fによりアナログスイッチハ
イ2回路7をオンオフし、選択ロー1信号gによりアナ
ログスイッチロー1回路9をオンオフし、選択ロー2信
号hによりアナログスイッチロー2回路11をオンオフ
する。アナログスイッチハイ1回路5により電源信号j
と接続又は切断されるインピーダンスハイ1回路6と、
アナログスイッチハイ2回路7により電源信号jと接続
又は切断されるインピーダンスハイ2回路8と、アナロ
グスイッチロー1回路9によりグランド信号kと接続又
は切断されるインピーダンスロー1回路10と、アナロ
グスイッチロー2回路11によりグランド信号kと接続
又は切断されるインピーダンスロー2回路12を有す
る。
【0023】次に本発明の実施の形態の動作の概略を説
明する。
明する。
【0024】実際には外部回路1の被終端信号iは複数
存在し、その数だけ終端回路31が接続され、各被終端
信号i及び終端回路31はそれぞれ独立に動作するが、
ここでは説明の都合上終端回路31が1つ接続された場
合を例にとり説明する。
存在し、その数だけ終端回路31が接続され、各被終端
信号i及び終端回路31はそれぞれ独立に動作するが、
ここでは説明の都合上終端回路31が1つ接続された場
合を例にとり説明する。
【0025】初期状態において、外部回路1は被終端信
号iにローレベルを出力しているとする。
号iにローレベルを出力しているとする。
【0026】あらかじめ、外部回路1は、被終端信号i
がとりうる線路インピーダンス値につき、立ち上がりの
ときに整合する値は立上がり値記憶回路2にセットし、
立下がりのときに整合する値は立下がり値記憶回路3に
セットする。
がとりうる線路インピーダンス値につき、立ち上がりの
ときに整合する値は立上がり値記憶回路2にセットし、
立下がりのときに整合する値は立下がり値記憶回路3に
セットする。
【0027】すなわち、被終端信号iに対し、ロジック
波の立ち上がりのときに最適な終端値になるように立上
がり値記憶回路2に値をセットし、ロジック波の立ち下
がりのときに最適な終端値になるように立下がり値記憶
回路3に値をセットする。
波の立ち上がりのときに最適な終端値になるように立上
がり値記憶回路2に値をセットし、ロジック波の立ち下
がりのときに最適な終端値になるように立下がり値記憶
回路3に値をセットする。
【0028】また、外部回路1は、被終端信号iの線路
インピーダンスを計測等により設定しておき、被終端信
号iに対し、終端回路31が現状において最適な終端値
を持つ整合終端となるような出力信号を選択回路4が出
力するように、選択1信号dに出力する。
インピーダンスを計測等により設定しておき、被終端信
号iに対し、終端回路31が現状において最適な終端値
を持つ整合終端となるような出力信号を選択回路4が出
力するように、選択1信号dに出力する。
【0029】また、初期状態において、立上がり下がり
検出回路13は、被終端信号iの終端値として立上がり
値記憶回路2で示される終端値が選択されるように、選
択2信号pに信号を出力する。
検出回路13は、被終端信号iの終端値として立上がり
値記憶回路2で示される終端値が選択されるように、選
択2信号pに信号を出力する。
【0030】選択回路4は、被終端信号iに接続される
HDDの数(図3では3)に応じて決定される選択1信
号dと、立上がり値記憶回路2、立下がり値記憶回路3
にセットされた値の組合せのうち選択2信号pで決まる
方、すなわち立上がり値記憶回路2からの出力である立
上がり値信号bとをデコードし、これらの値をもとにし
て、4つの信号(選択ハイ2信号f、選択ハイ1信号
e、選択ロー1信号g、選択ロー2信号hであり、これ
らを総称して以下選択信号という。)選択信号として出
力する。
HDDの数(図3では3)に応じて決定される選択1信
号dと、立上がり値記憶回路2、立下がり値記憶回路3
にセットされた値の組合せのうち選択2信号pで決まる
方、すなわち立上がり値記憶回路2からの出力である立
上がり値信号bとをデコードし、これらの値をもとにし
て、4つの信号(選択ハイ2信号f、選択ハイ1信号
e、選択ロー1信号g、選択ロー2信号hであり、これ
らを総称して以下選択信号という。)選択信号として出
力する。
【0031】このとき、アナログスイッチハイ1回路
5、アナログスイッチハイ2回路7、アナログスイッチ
ロー1回路9、アナログスイッチロー2回路11等のア
ナログスイッチ回路は、複数個の選択信号のうち対応す
る選択信号によりオン、オフが決まる。
5、アナログスイッチハイ2回路7、アナログスイッチ
ロー1回路9、アナログスイッチロー2回路11等のア
ナログスイッチ回路は、複数個の選択信号のうち対応す
る選択信号によりオン、オフが決まる。
【0032】オンならばそのアナログスイッチ回路で制
御されるインピーダンスハイ1回路6、インピーダンス
ハイ2回路8、インピーダンスロー1回路10、インピ
ーダンスロー2回路12等のインピーダンス回路は接続
され、オフならそのアナログスイッチ回路で制御される
インピーダンス回路は切断される。
御されるインピーダンスハイ1回路6、インピーダンス
ハイ2回路8、インピーダンスロー1回路10、インピ
ーダンスロー2回路12等のインピーダンス回路は接続
され、オフならそのアナログスイッチ回路で制御される
インピーダンス回路は切断される。
【0033】すなわち、オンになった複数個のアナログ
スイッチ回路で制御される複数個のインピーダンス回路
のみが接続された状態となる。
スイッチ回路で制御される複数個のインピーダンス回路
のみが接続された状態となる。
【0034】ここで、複数個(本実施形態では1種類)
の被終端信号が立ち上がると、終端値は整合しているの
で、ノイズとなる反射波は少なくなる。
の被終端信号が立ち上がると、終端値は整合しているの
で、ノイズとなる反射波は少なくなる。
【0035】次に、立上がり下がり検出回路13が対応
する被終端信号iの立ち上がりを検出すると、対応する
選択回路4が、対応する立下がり値記憶回路3の値、す
なわち、立ち下がりのときの整合終端値を選択するよう
に選択2信号を切り替える。
する被終端信号iの立ち上がりを検出すると、対応する
選択回路4が、対応する立下がり値記憶回路3の値、す
なわち、立ち下がりのときの整合終端値を選択するよう
に選択2信号を切り替える。
【0036】選択2信号bが変化すると、選択回路4
は、選択1信号dで決められている立上がり値記憶回路
2、立下がり値記憶回路3にセットされた値の組合せの
うち選択2信号で決まる方、すなわち立下がり値記憶回
路3からの出力である立下がり値信号cをデコードし、
選択信号として出力する。
は、選択1信号dで決められている立上がり値記憶回路
2、立下がり値記憶回路3にセットされた値の組合せの
うち選択2信号で決まる方、すなわち立下がり値記憶回
路3からの出力である立下がり値信号cをデコードし、
選択信号として出力する。
【0037】前述と同様に、アナログスイッチ回路は、
複数個の選択信号のうち対応する選択信号によりオン、
オフが決まり、終端値が最適値にセットされる。
複数個の選択信号のうち対応する選択信号によりオン、
オフが決まり、終端値が最適値にセットされる。
【0038】そののち、被終端信号iが立ち下がると、
終端値は整合しているので、ノイズとなる反射波は少な
くなる。
終端値は整合しているので、ノイズとなる反射波は少な
くなる。
【0039】次に、立上がり下がり検出回路13は対応
する被終端信号iの立ち下がりを検出すると、前述と同
様に、選択2信号pが変化し、選択回路4が、立上がり
値記憶回路2の値、すなわち、立上がりのときの整合終
端値を選択するように選択信号を切り替え、選択信号が
切り替わると終端値が切り替わり、次に来る被終端信号
の立上がりのときに最適な値となる。
する被終端信号iの立ち下がりを検出すると、前述と同
様に、選択2信号pが変化し、選択回路4が、立上がり
値記憶回路2の値、すなわち、立上がりのときの整合終
端値を選択するように選択信号を切り替え、選択信号が
切り替わると終端値が切り替わり、次に来る被終端信号
の立上がりのときに最適な値となる。
【0040】以降も同様の動作を繰り返す。
【0041】ここで、複数個のインピーダンス回路の値
を適当に選ぶことで、終端値を最適なものとすることが
できる。
を適当に選ぶことで、終端値を最適なものとすることが
できる。
【0042】また、被終端信号iの線路インピーダンス
値が変動したことを外部回路が検出すると、変化後の線
路インピーダンス値と整合させるため、選択回路が、変
化後の最適な信号を出力するように、立上がり値記憶回
路2、立下がり値記憶回路3で決まる値を出力させ外部
回路1は選択1信号に信号を出力することで、終端値を
変更する。
値が変動したことを外部回路が検出すると、変化後の線
路インピーダンス値と整合させるため、選択回路が、変
化後の最適な信号を出力するように、立上がり値記憶回
路2、立下がり値記憶回路3で決まる値を出力させ外部
回路1は選択1信号に信号を出力することで、終端値を
変更する。
【0043】各々の複数個のアナログスイッチ回路は選
択回路4の出力でオン、オフが決まり、オンになった複
数個のアナログスイッチ回路で制御される複数個のイン
ピーダンス回路のみが接続された状態となる。
択回路4の出力でオン、オフが決まり、オンになった複
数個のアナログスイッチ回路で制御される複数個のイン
ピーダンス回路のみが接続された状態となる。
【0044】そこで、複数個のインピーダンス回路の
値、及び結線を適当に選ぶことで、インピーダンス変化
のときの終端値を最適なものとすることができる。
値、及び結線を適当に選ぶことで、インピーダンス変化
のときの終端値を最適なものとすることができる。
【0045】次に、図1、図2を参照し、本実施形態の
動作について詳細に説明する。
動作について詳細に説明する。
【0046】アナログスイッチハイ1回路5が選択ハイ
1信号eによってオン状態になると、インピーダンスハ
イ1回路6は電源信号jに直結された状態と等価にな
り、選択ハイ1信号eによってオフ状態になると、イン
ピーダンスハイ1回路6は直接的には電源信号jから切
り離された状態と等価になる。
1信号eによってオン状態になると、インピーダンスハ
イ1回路6は電源信号jに直結された状態と等価にな
り、選択ハイ1信号eによってオフ状態になると、イン
ピーダンスハイ1回路6は直接的には電源信号jから切
り離された状態と等価になる。
【0047】同様に、アナログスイッチハイ2回路7が
選択ハイ2信号fによってオン状態になると、インピー
ダンスハイ2回路8は電源信号jに直結された状態と等
価になり、選択ハイ2信号fによってオフ状態になる
と、インピーダンスハイ2回路8は電源信号jから切り
離された状態と等価になる。
選択ハイ2信号fによってオン状態になると、インピー
ダンスハイ2回路8は電源信号jに直結された状態と等
価になり、選択ハイ2信号fによってオフ状態になる
と、インピーダンスハイ2回路8は電源信号jから切り
離された状態と等価になる。
【0048】また、アナログスイッチロー1回路9が選
択ロー1信号gによってオン状態になると、インピーダ
ンスロー1回路10はグランド信号kに直結された状態
と等価になり,選択ロー1信号gによってオフ状態にな
ると、インピーダンスロー1回路10はグランド信号k
から切り離された状態と等価になる。
択ロー1信号gによってオン状態になると、インピーダ
ンスロー1回路10はグランド信号kに直結された状態
と等価になり,選択ロー1信号gによってオフ状態にな
ると、インピーダンスロー1回路10はグランド信号k
から切り離された状態と等価になる。
【0049】同様に、アナログスイッチロー2回路11
が選択ロー2信号hによってオン状態になると、インピ
ーダンスロー2回路12はグランド信号kに直結された
状態と等価になり、選択ロー2信号hによってオフ状態
になると、インピーダンスロー2回路12はグランド信
号kから切り離された状態と等価になる。
が選択ロー2信号hによってオン状態になると、インピ
ーダンスロー2回路12はグランド信号kに直結された
状態と等価になり、選択ロー2信号hによってオフ状態
になると、インピーダンスロー2回路12はグランド信
号kから切り離された状態と等価になる。
【0050】すなわち、インピーダンスハイ1回路6、
インピーダンスハイ2回路8、インピーダンスロー1回
路10、インピーダンスロー2回路12に適当な値の素
子を置き、選択ハイ1信号e,選択ハイ2信号f、選択
ロー1信号g、選択ロー2信号hを適当な値に設定する
ことにより、終端値を設定することができ、またインピ
ーダンスハイ1回路6、インピーダンスハイ2回路8、
インピーダンスロー1回路10、インピーダンスロー2
回路12の値は固定であっても、選択ハイ1信号e、選
択ハイ2信号f、選択ロー1信号g、選択ロー2信号h
を適当な値に設定することにより、図1の構成であれば
4段階の終端値を任意に選択することができる。
インピーダンスハイ2回路8、インピーダンスロー1回
路10、インピーダンスロー2回路12に適当な値の素
子を置き、選択ハイ1信号e,選択ハイ2信号f、選択
ロー1信号g、選択ロー2信号hを適当な値に設定する
ことにより、終端値を設定することができ、またインピ
ーダンスハイ1回路6、インピーダンスハイ2回路8、
インピーダンスロー1回路10、インピーダンスロー2
回路12の値は固定であっても、選択ハイ1信号e、選
択ハイ2信号f、選択ロー1信号g、選択ロー2信号h
を適当な値に設定することにより、図1の構成であれば
4段階の終端値を任意に選択することができる。
【0051】すなわち、インピーダンスハイ1回路6の
みの抵抗値R6か、それとインピーダンスハイ2回路7
の抵抗値R8の和(R6+R8)を選ぶかで2通りあ
り、さらにインピーダンスロー1回路10のみの抵抗値
R10か、それとインピーダンスロー2回路12の抵抗
値R12との和(R10+R12)を選ぶかで2通りあ
り、結局これらの組合せにより4段階の終端値を選択で
きる。
みの抵抗値R6か、それとインピーダンスハイ2回路7
の抵抗値R8の和(R6+R8)を選ぶかで2通りあ
り、さらにインピーダンスロー1回路10のみの抵抗値
R10か、それとインピーダンスロー2回路12の抵抗
値R12との和(R10+R12)を選ぶかで2通りあ
り、結局これらの組合せにより4段階の終端値を選択で
きる。
【0052】アナログスイッチの数を増やせばもっと多
段階の終端値の選択が可能となる。
段階の終端値の選択が可能となる。
【0053】また、インピーダンスハイ1回路6、イン
ピーダンスハイ2回路8、インピーダンスロー1回路1
0、インピーダンスロー2回路12に抵抗だけではな
く、コンデンサ、コイル、ダイオード等を素子として使
用し、これらの結線を適当に変更することで、AC終
端、ダイオード終端等も可能となる。
ピーダンスハイ2回路8、インピーダンスロー1回路1
0、インピーダンスロー2回路12に抵抗だけではな
く、コンデンサ、コイル、ダイオード等を素子として使
用し、これらの結線を適当に変更することで、AC終
端、ダイオード終端等も可能となる。
【0054】本実施形態では、線路インピーダンスがあ
る値のときをタイプ1とし、タイプ1で立ち上がりのと
きには、アナログスイッチハイ1回路5がオフ、アナロ
グスイッチハイ2回路7がオン、アナログスイッチロー
1回路9がオフ、アナログスイッチロー2回路11がオ
ンの状態で、被終端信号iに対し最適な終端値であると
仮定する。
る値のときをタイプ1とし、タイプ1で立ち上がりのと
きには、アナログスイッチハイ1回路5がオフ、アナロ
グスイッチハイ2回路7がオン、アナログスイッチロー
1回路9がオフ、アナログスイッチロー2回路11がオ
ンの状態で、被終端信号iに対し最適な終端値であると
仮定する。
【0055】すなわち、終端回路の電源側がインピーダ
ンスハイ1回路6とインピーダンスハイ2回路8の直列
接続、グランド側がインピーダンスロー1回路10とイ
ンピーダンスロー2回路12の直列接続の状態で、被終
端信号iに対し最適な終端値であると仮定する。
ンスハイ1回路6とインピーダンスハイ2回路8の直列
接続、グランド側がインピーダンスロー1回路10とイ
ンピーダンスロー2回路12の直列接続の状態で、被終
端信号iに対し最適な終端値であると仮定する。
【0056】また、線路インピーダンスがタイプ1で立
ち下がりのときには、アナログスイッチハイ1回路5が
オン、アナログスイッチハイ2回路7がオフ、アナログ
スイッチロー1回路9がオン、アナログスイッチロー2
回路11がオフの状態で、被終端信号iに対し最適な終
端値であると仮定する。
ち下がりのときには、アナログスイッチハイ1回路5が
オン、アナログスイッチハイ2回路7がオフ、アナログ
スイッチロー1回路9がオン、アナログスイッチロー2
回路11がオフの状態で、被終端信号iに対し最適な終
端値であると仮定する。
【0057】すなわち、終端回路の電源側がインピーダ
ンスハイ1回路6のみの接続、グランド側がインピーダ
ンスロー1回路10のみの接続の状態で、被終端信号i
に対し最適な終端値であると仮定する。
ンスハイ1回路6のみの接続、グランド側がインピーダ
ンスロー1回路10のみの接続の状態で、被終端信号i
に対し最適な終端値であると仮定する。
【0058】この場合において各信号の状態を図2のタ
イムチャートに基づいて説明する。
イムチャートに基づいて説明する。
【0059】あらかじめ、外部回路1は、被終端信号i
を“0”にしておく(図2 t1参照)。
を“0”にしておく(図2 t1参照)。
【0060】また、外部回路1は、線路インピーダンス
がタイプ1のとき、アナログスイッチハイ1回路5、ア
ナログスイッチハイ2回路7、インピーダンスハイ1回
路6、インピーダンスハイ2回路8、インピーダンスロ
ー1回路10、インピーダンスロー2回路12、アナロ
グスイッチー1回路9、アナログスイッチロー2回路1
1、で構成される終端回路の値が、被終端信号iの立ち
上がりに対し最適な終端値になるように、立上がり値記
憶回路2(図2 t2,t4参照)に値をセットし、被
終端信号iの立ち下がりに対し最適な終端値になるよう
に、立下がり値記憶回路3(図2 t3,t5参照)に
値をセットしておく。
がタイプ1のとき、アナログスイッチハイ1回路5、ア
ナログスイッチハイ2回路7、インピーダンスハイ1回
路6、インピーダンスハイ2回路8、インピーダンスロ
ー1回路10、インピーダンスロー2回路12、アナロ
グスイッチー1回路9、アナログスイッチロー2回路1
1、で構成される終端回路の値が、被終端信号iの立ち
上がりに対し最適な終端値になるように、立上がり値記
憶回路2(図2 t2,t4参照)に値をセットし、被
終端信号iの立ち下がりに対し最適な終端値になるよう
に、立下がり値記憶回路3(図2 t3,t5参照)に
値をセットしておく。
【0061】また、本実施形態では線路インピーダンス
のタイプが1種類のときのみ説明するが、立上がり値記
憶回路2と立下がり値記憶回路3に異なる値をセットし
たり、選択1信号dの切換えによって選択信号の組合せ
を変更することにより線路インピーダンスがタイプ1以
外となったときにも適切な終端値にできる。
のタイプが1種類のときのみ説明するが、立上がり値記
憶回路2と立下がり値記憶回路3に異なる値をセットし
たり、選択1信号dの切換えによって選択信号の組合せ
を変更することにより線路インピーダンスがタイプ1以
外となったときにも適切な終端値にできる。
【0062】又、アナログスイッチ回路の個数を増やし
たり、インピーダンス回路の個数を増やしたり、結線を
変更したり、選択回路4の出力を増やしたり、立上がり
値記憶回路、立下がり値記憶回路の個数を増やしたり、
線路インピーダンスが変わったのときに立上がり値記憶
回路2、立下がり値記憶回路3の内容を記憶値信号aで
変更したりすることで、さらに多数の異なる終端値の設
定ができ線路インピーダンスがタイプ1以外の場合にお
いてさらに多数の異なる終端値の設定ができるようにな
る。
たり、インピーダンス回路の個数を増やしたり、結線を
変更したり、選択回路4の出力を増やしたり、立上がり
値記憶回路、立下がり値記憶回路の個数を増やしたり、
線路インピーダンスが変わったのときに立上がり値記憶
回路2、立下がり値記憶回路3の内容を記憶値信号aで
変更したりすることで、さらに多数の異なる終端値の設
定ができ線路インピーダンスがタイプ1以外の場合にお
いてさらに多数の異なる終端値の設定ができるようにな
る。
【0063】初期状態において、外部回路1は、選択回
路4が立上がり値記憶回路2、立下がり値記憶回路3の
値に応じて決まる値を出力する結果、被終端信号iが最
適な終端値により終端されるように選択1信号dに信号
を出力する(図2 t6参照)。
路4が立上がり値記憶回路2、立下がり値記憶回路3の
値に応じて決まる値を出力する結果、被終端信号iが最
適な終端値により終端されるように選択1信号dに信号
を出力する(図2 t6参照)。
【0064】図2では、立上がり値記憶回路2、立下が
り値記憶回路3にセットされた値の組合せは1組だけで
説明しているので、選択1信号dは“0”のままで変化
しない。
り値記憶回路3にセットされた値の組合せは1組だけで
説明しているので、選択1信号dは“0”のままで変化
しない。
【0065】また、立上がり下がり検出回路13は、選
択回路4が立上がり値記憶回路2の値に応じて決まる値
を出力するように、選択2信号pに信号を出力する(図
2t7参照)。
択回路4が立上がり値記憶回路2の値に応じて決まる値
を出力するように、選択2信号pに信号を出力する(図
2t7参照)。
【0066】すると、選択回路4は立上がり値記憶回路
2の値に応じて決まる値を出力する。
2の値に応じて決まる値を出力する。
【0067】選択回路4は立上がり値記憶回路2の値を
デコードし、選択ハイ2信号f、選択ハイ1信号e、選
択ロー1信号g、選択ロー2信号hに信号を出力する。
デコードし、選択ハイ2信号f、選択ハイ1信号e、選
択ロー1信号g、選択ロー2信号hに信号を出力する。
【0068】本実施形態では、選択ハイ1信号eがオフ
信号、選択ハイ2信号fがオン信号、選択ロー1信号g
がオフ信号、選択ロー2信号hがオン信号を出力する
(図2t8,t9,t10,t11参照)。
信号、選択ハイ2信号fがオン信号、選択ロー1信号g
がオフ信号、選択ロー2信号hがオン信号を出力する
(図2t8,t9,t10,t11参照)。
【0069】すなわち、立ち上がりのときの最適な終端
値である状態(図2 t12参照)、アナログスイッチ
ハイ1回路5がオフ、アナログスイッチハイ2回路7が
オン、アナログスイッチロー1回路9がオフ、アナログ
スイッチロー2回路11がオンの状態になっている。
値である状態(図2 t12参照)、アナログスイッチ
ハイ1回路5がオフ、アナログスイッチハイ2回路7が
オン、アナログスイッチロー1回路9がオフ、アナログ
スイッチロー2回路11がオンの状態になっている。
【0070】従って、終端回路の電源側がインピーダン
スハイ1回路6とインピーダンスハイ2回路8の直列接
続、グランド側がインピーダンスロー1回路10とイン
ピーダンスロー2回路12の直列接続の状態で、被終端
信号iを立上がりのときに整合終端した状態になる。
スハイ1回路6とインピーダンスハイ2回路8の直列接
続、グランド側がインピーダンスロー1回路10とイン
ピーダンスロー2回路12の直列接続の状態で、被終端
信号iを立上がりのときに整合終端した状態になる。
【0071】この状態で被終端信号iが立ち上がると
(図2 t13参照)、その状態で整合終端されている
ので、反射の少ない、すなわち、ノイズの少ない波形が
得られる。
(図2 t13参照)、その状態で整合終端されている
ので、反射の少ない、すなわち、ノイズの少ない波形が
得られる。
【0072】被終端信号iの立ち上がりが完了すると、
立上がり下がり検出回路13は、選択回路4が立下がり
値記憶回路3の値に応じて決まる値を出力するように、
選択2信号pに信号を出力する(図2 t14参照)。
立上がり下がり検出回路13は、選択回路4が立下がり
値記憶回路3の値に応じて決まる値を出力するように、
選択2信号pに信号を出力する(図2 t14参照)。
【0073】選択2信号pにこの信号が出力されると、
選択回路4は立下がり値記憶回路3の値をデコードし、
選択ハイ2信号f、選択ハイ1信号e、選択ロー1信号
g、選択ロー2信号hに信号を出力する。
選択回路4は立下がり値記憶回路3の値をデコードし、
選択ハイ2信号f、選択ハイ1信号e、選択ロー1信号
g、選択ロー2信号hに信号を出力する。
【0074】本実施形態では、選択ハイ1信号eがオン
信号、選択ハイ2信号fがオフ信号、選択ロー1信号g
がオン信号、選択ロー2信号hがオフ信号を出力する
(図2t15,t16,t17,t18参照)。
信号、選択ハイ2信号fがオフ信号、選択ロー1信号g
がオン信号、選択ロー2信号hがオフ信号を出力する
(図2t15,t16,t17,t18参照)。
【0075】すなわち、立ち下がりのときの最適な終端
値である状態(図2 t19参照)、アナログスイッチ
ハイ1回路5がオン状態、アナログスイッチハイ2回路
7がオフ状態、アナログスイッチロー1回路9がオン状
態、アナログスイッチロー2回路11がオフ状態とな
る。
値である状態(図2 t19参照)、アナログスイッチ
ハイ1回路5がオン状態、アナログスイッチハイ2回路
7がオフ状態、アナログスイッチロー1回路9がオン状
態、アナログスイッチロー2回路11がオフ状態とな
る。
【0076】従って、終端回路の電源側がインピーダン
スハイ1回路6のみが接続、グランド側がインピーダン
スロー1回路10のみが接続の状態で、被終端信号iを
立ち下がりのときに整合終端した状態になる。
スハイ1回路6のみが接続、グランド側がインピーダン
スロー1回路10のみが接続の状態で、被終端信号iを
立ち下がりのときに整合終端した状態になる。
【0077】この状態で被終端信号iが立ち下がると
(図2 t20参照)、立ち下がり整合終端されている
ので、反射の少ない、すなわち、ノイズの少ない波形が
得られる。
(図2 t20参照)、立ち下がり整合終端されている
ので、反射の少ない、すなわち、ノイズの少ない波形が
得られる。
【0078】被終端信号iの立ち下がりが完了すると、
立上がり下がり検出回路13は、初期状態と同じ状態に
戻り、選択回路4が立上がり値記憶回路2の値に応じて
決まる値を出力するように、選択2信号pに信号を出力
する(図2 t21参照)。
立上がり下がり検出回路13は、初期状態と同じ状態に
戻り、選択回路4が立上がり値記憶回路2の値に応じて
決まる値を出力するように、選択2信号pに信号を出力
する(図2 t21参照)。
【0079】すると、選択回路4は立上がり値記憶回路
2の値に応じて決まる値を出力する。
2の値に応じて決まる値を出力する。
【0080】選択回路4は立上がり値記憶回路2の値を
デコードし、選択ハイ2信号f、選択ハイ1信号e、選
択ロー1信号g、選択ロー2信号hに信号を出力する。
デコードし、選択ハイ2信号f、選択ハイ1信号e、選
択ロー1信号g、選択ロー2信号hに信号を出力する。
【0081】本実施形態では、選択ハイ1信号eがオフ
信号、選択ハイ2信号fがオン信号、選択ロー1信号g
がオフ信号、選択ロー2信号hがオン信号を出力する
(図2t22,t23,t24,t25参照)。
信号、選択ハイ2信号fがオン信号、選択ロー1信号g
がオフ信号、選択ロー2信号hがオン信号を出力する
(図2t22,t23,t24,t25参照)。
【0082】すなわち、立ち上がりのときの最適な終端
値である状態(図2 t26参照)、アナログスイッチ
ハイ1回路5がオフ、アナログスイッチハイ2回路7が
オン、アナログスイッチロー1回路9がオフ、アナログ
スイッチロー2回路11がオンの状態になっている。
値である状態(図2 t26参照)、アナログスイッチ
ハイ1回路5がオフ、アナログスイッチハイ2回路7が
オン、アナログスイッチロー1回路9がオフ、アナログ
スイッチロー2回路11がオンの状態になっている。
【0083】従って、終端回路の電源側がインピーダン
スハイ1回路6とインピーダンスハイ2回路8の直列接
続、グランド側がインピーダンスロー1回路10とイン
ピーダンスロー2回路12の直列接続の状態で、被終端
信号iを立ち上がり整合終端した状態になる。
スハイ1回路6とインピーダンスハイ2回路8の直列接
続、グランド側がインピーダンスロー1回路10とイン
ピーダンスロー2回路12の直列接続の状態で、被終端
信号iを立ち上がり整合終端した状態になる。
【0084】以降、同様な動作を繰り返す。
【0085】
【発明の効果】本発明の効果は、適切な整合終端値が変
化する回路において、線路インピーダンスが変化しても
その時々の最適な終端値を設定可能とし、さらにロジッ
ク波の立ち上がり、立ち下がりを監視して、立ち上が
り、立ち下がりの各々のインピーダンス整合がとれた終
端値に設定できるようにして反射によるノイズを減らし
信号の品質の低下を防止することにある。
化する回路において、線路インピーダンスが変化しても
その時々の最適な終端値を設定可能とし、さらにロジッ
ク波の立ち上がり、立ち下がりを監視して、立ち上が
り、立ち下がりの各々のインピーダンス整合がとれた終
端値に設定できるようにして反射によるノイズを減らし
信号の品質の低下を防止することにある。
【図1】本実施形態の構成を示したブロック図。
【図2】本実施形態の動作を示したタイミングチャー
ト。
ト。
【図3】本実施形態の外部回路1の構成を示したブロッ
ク図。
ク図。
1 外部回路 2 立上がり値記憶回路 3 立下がり値記憶回路 4 選択回路 5 アナログスイッチハイ1回路 6 インピーダンスハイ1回路 7 アナログスイッチハイ2回路 8 インピーダンスハイ2回路 9 アナログスイッチロー1回路 10 インピーダンスロー1回路 11 アナログスイッチロー2回路 12 インピーダンスロー2回路 13 立上がり下がり検出回路 20 制御部 21 HDD 22 HDD 23 HDD 31 終端回路 a 記憶値信号 b 立上がり値信号 c 立下がり値信号 d 選択1信号 e 選択ハイ1信号 f 選択ハイ2信号 g 選択ロー1信号 h 選択ロー2信号 i 被終端信号 j 電源信号 k グランド信号 l スイッチハイ2信号 m インピーダンスハイ2信号 n スイッチロー2信号 o インピーダンスロー2信号 p 選択2信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04B 3/00 - 3/44 G06F 3/00
Claims (3)
- 【請求項1】 被終端信号が存在し、整合終端値が変化
する回路の終端値を調整する終端抵抗調整回路におい
て、 被終端信号の立ち上がりと立ち下がりとを検出する検出
手段を有し、 前記検出手段の出力に応じて立ち上がるときと立ち下が
るときとで、それぞれに最適な終端値をもつように終端
抵抗値が切り替えられ、 接続される線路のインピーダンスが変動した場合でも被
終端信号の立ち上がるときと立ち下がるときの線路イン
ピーダンス変動後のそれぞれの最適値をもつように終端
抵抗値を切り替える ことを特徴とする終端抵抗値調整回
路。 - 【請求項2】 被終端信号が存在し、整合終端値が変化
する回路の終端値を調整する終端抵抗調整回路におい
て、 被終端信号を出力し、また適当な複数個の終端値を設定
するための信号である記憶値信号を出力し、複数個の終
端値から最適な終端値を選択するための信号を出力する
外部回路と、 複数の第1のインピーダンス回路と、 前記第1のインピーダンス回路と接続され、インピーダ
ンス選択信号の指示により前記第1のインピーダンス回
路との接続点を電源信号と接続しまたは切断する複数の
第1のアナログスイッチと、 複数の第2のインピーダンス回路と、 前記第2のインピーダンス回路と接続され、選択信号の
指示により前記第2のインピーダンス回路との接続点を
グランド信号と接続しまたは切断する複数の第2のアナ
ログスイッチと、 被終端信号が立ち上がりと立ち下がりとを検出する検出
手段と、 前記被終端信号が立ち上がりのときに最適な終端値を持
つように前記アナログスイッチを設定するための情報を
記憶する立上がり値記憶回路と、 前記被終端信号が立ち下がりのときに最適な終端値を持
つように前記アナログスイッチを設定するための情報を
記憶する立下がり値記憶回路と、 前記検出手段が被終端信号が立ち上がりを検出したあと
に前記立下がり値記憶回路の出力をもとに最適な終端値
を持つように前記アナログスイッチを設定するような前
記インピーダンス選択信号を出力し、前記検出手段が被
終端信号が立ち下がりを検出したあとに前記立ち上がり
値記憶回路の出力をもとに最適な終端値を持つように前
記アナログスイッチを設定するような前記インピーダン
ス選択信号を出力する選択回路と、を備え、 接続される線路のインピーダンスが変動した場合でも被
終端信号の立ち上がるときと立ち下がるときのインピー
ダンス変動後のそれぞれの終端抵抗値が最適値をもつよ
うに、前記外部回路が前記選択回路の出力を切り替えさ
せるための選択信号を出力することを特徴とする終端抵
抗値調整回路。 - 【請求項3】 被終端信号に接続される装置の数に応じ
て前記選択信号を決定することを特徴とする請求項2記
載の終端抵抗値調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08384498A JP3235562B2 (ja) | 1998-03-30 | 1998-03-30 | 終端抵抗値調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08384498A JP3235562B2 (ja) | 1998-03-30 | 1998-03-30 | 終端抵抗値調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11284549A JPH11284549A (ja) | 1999-10-15 |
JP3235562B2 true JP3235562B2 (ja) | 2001-12-04 |
Family
ID=13814023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08384498A Expired - Fee Related JP3235562B2 (ja) | 1998-03-30 | 1998-03-30 | 終端抵抗値調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3235562B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8031657B2 (en) | 2004-10-29 | 2011-10-04 | Skyhook Wireless, Inc. | Server for updating location beacon database |
US8064586B2 (en) | 2000-10-03 | 2011-11-22 | Targus Information Corporation | Real-time process for defining, processing and delivering a highly customized contact list over a network |
US8085924B2 (en) | 1996-06-10 | 2011-12-27 | Targus Information Corporation | One number, intelligent call processing system |
US8363814B2 (en) | 1993-02-22 | 2013-01-29 | Targus Information Corporation | Automatic routing and information system for telephonic services |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100446292B1 (ko) * | 2001-12-22 | 2004-09-01 | 삼성전자주식회사 | 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법 |
US7394282B2 (en) * | 2006-06-28 | 2008-07-01 | Intel Corporation | Dynamic transmission line termination |
JP5932526B2 (ja) * | 2012-07-03 | 2016-06-08 | 株式会社日本自動車部品総合研究所 | 受信装置 |
-
1998
- 1998-03-30 JP JP08384498A patent/JP3235562B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8363814B2 (en) | 1993-02-22 | 2013-01-29 | Targus Information Corporation | Automatic routing and information system for telephonic services |
US8085924B2 (en) | 1996-06-10 | 2011-12-27 | Targus Information Corporation | One number, intelligent call processing system |
US8180041B2 (en) | 1996-06-10 | 2012-05-15 | Targus Information Corporation | One number, intelligent call processing system |
US8447025B2 (en) | 1996-06-10 | 2013-05-21 | Neustar Information Services, Inc. | One number, intelligent call processing system |
US8064586B2 (en) | 2000-10-03 | 2011-11-22 | Targus Information Corporation | Real-time process for defining, processing and delivering a highly customized contact list over a network |
US8565404B2 (en) | 2000-10-03 | 2013-10-22 | Neustar Information Services, Inc. | Real-time process for defining, processing and delivering a highly customized contact list over a network |
US8031657B2 (en) | 2004-10-29 | 2011-10-04 | Skyhook Wireless, Inc. | Server for updating location beacon database |
US8630664B2 (en) | 2004-10-29 | 2014-01-14 | Skyhook Wireless, Inc. | Access point database |
Also Published As
Publication number | Publication date |
---|---|
JPH11284549A (ja) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050242832A1 (en) | Apparatus for calibrating termination voltage of on-die termination | |
US6535945B1 (en) | Method and apparatus for programmable adjustment of computer system bus parameters | |
JPH06224731A (ja) | 制御インピーダンストランジスタスイッチング回路 | |
CN103547978A (zh) | 可配置多维驱动器及接收器 | |
JP3235562B2 (ja) | 終端抵抗値調整回路 | |
US5739715A (en) | Digital signal driver circuit having a high slew rate | |
US4549101A (en) | Circuit for generating test equalization pulse | |
US20220239285A1 (en) | Signal width repair circuit and method, and electronic device | |
US6714038B2 (en) | Apparatus for controlling input termination of semiconductor memory device and method for the same | |
CN115705876A (zh) | 一种延迟校准电路、存储器和时钟信号校准方法 | |
US9225294B2 (en) | Amplifier with improved noise reduction | |
US6487250B1 (en) | Signal output system | |
JP2004532536A (ja) | タイミングスキュー除去手段を備えた送信機回路 | |
CN112363973A (zh) | 机器并联*** | |
US6847246B1 (en) | Method and apparatus for reducing jitter and power dissipation in a delay line | |
US7869312B1 (en) | Calibration based DC coupled analog front end for optical storage system | |
KR100407590B1 (ko) | 음질제어장치및음량음질제어장치 | |
US20070205806A1 (en) | Open-drain output circuit | |
US10211819B2 (en) | Input buffer circuit | |
US6541995B1 (en) | Circuit and method for driving signals to a receiver with terminators | |
KR100338928B1 (ko) | 입력 버퍼 회로 | |
US10615550B2 (en) | Earphone recognition and connection methods and circuits and storage medium | |
KR20170024807A (ko) | 반도체 장치 및 이를 위한 수신회로 | |
US11615822B2 (en) | Electronic device and electronic system related to performance of a termination operation | |
JPS6116087B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010828 |
|
LAPS | Cancellation because of no payment of annual fees |