JP3233983B2 - キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム - Google Patents

キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム

Info

Publication number
JP3233983B2
JP3233983B2 JP14008992A JP14008992A JP3233983B2 JP 3233983 B2 JP3233983 B2 JP 3233983B2 JP 14008992 A JP14008992 A JP 14008992A JP 14008992 A JP14008992 A JP 14008992A JP 3233983 B2 JP3233983 B2 JP 3233983B2
Authority
JP
Japan
Prior art keywords
layer
waveguide
photodetector
electrode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14008992A
Other languages
English (en)
Other versions
JPH05160430A (ja
Inventor
珠代 広木
英章 野尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP14008992A priority Critical patent/JP3233983B2/ja
Priority to AT92108667T priority patent/ATE150211T1/de
Priority to US07/886,922 priority patent/US5298739A/en
Priority to DE69218040T priority patent/DE69218040T2/de
Priority to EP92108667A priority patent/EP0514919B1/en
Publication of JPH05160430A publication Critical patent/JPH05160430A/ja
Application granted granted Critical
Publication of JP3233983B2 publication Critical patent/JP3233983B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H01L31/1085—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type the devices being of the Metal-Semiconductor-Metal [MSM] Schottky barrier type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/1121—Devices with Schottky gate
    • H01L31/1123—Devices with Schottky gate the device being a photo MESFET
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12126—Light absorber

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Communication System (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光集積回路などに用い
る為の導波型、面入射型などの光検出器及びそれを用い
た光通信システムに関する。この光検出器はキャリアな
いしホールの吐き出しの為の手段を有し、光通信システ
ムなどにおいて信号、光を受信ないし受光するのに用い
られる。
【０００２】
【従来の技術】図２７に導波型光検出器の一提案例を示
す。同図において、ＧａＡｓの半絶縁性基板４００上
に、ノンドープのＧａＡｓバッファ層４０２を積層し、
ノンドープのＡｌxＧａ1-xＡｓクラッド層４０３、４０
５を積層し、その間に厚さ数μｍのノンドープのＡｌy
Ｇａ1-yＡｓ層４０４を導波路として積層し、厚さ０．
２〜０．５μｍの活性層ないし吸収層４０６を更に積層
し、その上に電流の出し入れを行なう為のソース電極４
１１、ドレイン電極４１３、ゲート電極４１２を着け
る。この提案例をバイアス状態とし、導波路４０４に光
を導波させることにより、光電流がドレイン電極４１３
とソース電極４１１の間に流れ、光の検出を行なうこと
ができる。
【０００３】
【発明が解決しようとする課題】しかし、上記提案例で
は、吸収層４０６以外の領域（導波路層４０４、バッフ
ァ層４０２、クラッド層４０３、４０５、基板４００な
ど）で吸収された光により発生したキャリア（電子と正
孔）は、この領域では殆ど電界がかかっていないので、
吐き出されることなく蓄積され、一定時間の後、消滅す
る。この消滅時間（キャリアの再結合時間）以内に光検
出器側に流れ込む蓄積キャリアにより、光検出器の応答
速度に悪い影響を与える。特に、ホールは移動が電子に
比べて非常に遅く、問題となる。また、このキャリアの
蓄積による電位の発生で基板４００側の電位が変化し、
吸収層４０６内のキャリア閉じ込めが悪くなり、光検出
器の光−電流特性が不安定となり検出感度も悪くなる。
【０００４】従って、本発明の目的は、上記の課題に鑑
み、キャリアないしホールの吐き出しを行なう手段を設
けることにより、時間応答特性及び光−電流特性を改善
した光検出器を提供することにある。
【０００５】また、本発明の目的は、キャリアないしホ
ールの吐き出しを行なう手段を設けることにより、時間
応答特性及び光−電流特性を改善する上に、キャリア吐
き出しのためのバイアスをかけても、電界の方向に直交
するヘテロ界面をいくつか含むことによりヘテロ界面の
エネルギーバンドギャップの不連続箇所にキャリアが蓄
積され、応答速度が多少低下しキャリアの蓄積により電
界が発生するなどの問題点をも解決した光検出器を提供
することにある。
【０００６】また、本発明の目的は、前記光検出器を用
いた光通信システムを提供することにある。
【０００７】
【課題を解決する為の手段】上記目的を達成する本発明
による光検出器は、導波路を構成する上部クラッド層と
下部クラッド層に挟まれた導波路層を基板上に有し、且
つ該上部クラッド層上に、該導波路で伝搬されてきた光
を受光して検出する光検出手段の光吸収層を有する導波
型光検出器であって、該上部クラッド層、該下部クラッ
ド層、該導波路層、及び該基板のいずれかの領域で生成
されたキャリアを吐き出すための電極を該基板裏面に有
することを特徴とする。
【０００８】より具体的には、前記キャリアを吐き出す
ための電極がホール吐き出し用電極であったり、前記上
部クラッド層と下部クラッド層に挟まれた導波路層がｐ
型バッファ層を介してｐ型基板上に作製され、且つ該ｐ
型基板裏面にオーミック電極が設けられて前記キャリア
を吐き出すための電極を構成していたり、前記上部クラ
ッド層と下部クラッド層に挟まれた導波路層がｎ型バッ
ファ層を介してｎ型基板上に作製され、且つ該ｎ型基板
裏面にオーミック電極が設けられて前記キャリアを吐き
出すための電極を構成していたり、前記光検出手段がＦ
ＥＴ構造であったりなどする。
【０００９】また、上記目的を達成する本発明による光
検出器では、ｐ型不純物拡散層とｎ型不純物拡散層の少
なくとも一方を光検出手段の近傍に選択的に設け、且つ
それぞれの領域に電極を設ける事によりキャリアの吐き
出しを行ない光検出器の応答特性、光−電流特性を改善
したものである。
【００１０】また、上記目的を達成する本発明による光
検出器では、光検出器のヘテロ界面周辺にヘテロ界面で
のエネルギーバンドギャップの不連続性を緩和させる領
域を挿入することにより、ヘテロ界面でのキャリアの蓄
積を更に減少させたものである。
【００１１】また、上記目的を達成する光通信システム
では、ノード装置中の受信部に前記の光検出器を備えて
受信を行なうことを特徴とする。
【００１２】
【実施例】第１実施例 以下、本発明の第１実施例を、一部を切り欠いて示す斜
視図である図１で説明する。図１において、ＧａＡｓの
ｐ型基板１上に、順に、バッファ層としてｐ−ＧａＡｓ
層２を厚さ０．５μｍ積層し、第１クラッド層としてｐ
−Ａｌ0.5Ｇａ0.5Ａｓ層３を厚さ１．５μｍ積層し、導
波路層４として交互に積層されたｉ−（ノンドープの意
味で、以下φ−とも記す））Ａｌ0.5Ｇａ0.5Ａｓ（厚さ
３０Å）／ＧａＡｓ（厚さ６０Å）の超格子層（多重量
子井戸層、ＭＱＷ）を厚さ０．３９μｍ積層し、第２ク
ラッド層としてｉ−Ａｌ0.5Ｇａ0.5Ａｓ層５を厚さ０．
３μｍ積層する。
【００１３】次に、横方向の閉じ込めを行なうリッジ導
波路構造８の作製を説明する。 （１）先ず、フォトリソグラフィにより導波路をパター
ニングする。 （２）第２クラッド層５のｉ−Ａｌ0.5Ｇａ0.5Ａｓを深
さ０．２８μｍ、Ｃｌ2ガスを用いたＲＩＢＥ（反応性
イオンビームエッチング）によりエッチングし導波路８
を形成する。 （３）レジストマスクを剥離し表面洗浄を念入りに行な
う。
【００１４】この様にして作製した３次元導波路上に、
能動ないし活性層６として、Ｓｉを１．０×１０17ｃｍ
-3ドーピングしたｎ−ＧａＡｓ層を０．２μｍ再成長す
る。本構成の為の結晶成長方法としては分子線エピタキ
シ−法（ＭＢＥ）、有機金属ＣＶＤ法（ＭＯ−ＣＶＤ）
等がある。
【００１５】次に、受光部ないし受光器を作製する。受
光部はＦＥＴ構成である為、吸収キャリアの検出の為の
オーミック電極としてソース電極１１とドレイン電極１
３をＡｕ−Ｇｅ／Ｎｉ／Ａｕを用いて形成し、ゲート電
極１２としてＡｌを蒸着する。素子サイズとしては、ゲ
ート長４μｍ、ゲート幅１００μｍ、ソース・ゲート間
隔１μｍ、ゲート・ドレイン間隔４μｍである。また、
ホール吐き出し用電極１５としては、Ｃｒ／Ａｕを用
い、基板１の裏面に図１の様に蒸着する。
【００１６】次に受光部のデバイスプロセスを示す。 （１）フォトリソグラフィにより能動層６のｎ−ＧａＡ
ｓを選択的にエッチングする。選択エッチング方法は、
ウェットエッチングの場合、エッチャントとして過酸化
水素（２００ｃｃ）とアンモニア水（１ｃｃ）でエッチ
ングし、ドライエッチングの場合は、ＣＣｌ2Ｆ2ガスを
用いたＲＩＥ（反応性イオンエッチング）によりＧａＡ
ｓのみを選択的にエッチングする。 （２）サンプルを加熱してスパッタ蒸着装置により酸化
シリコンを蒸着する。 （３）フォトリソグラフィにより能動層６以外の部分を
レジストで覆いバッファフッ酸（ＢＨＦ）によりエッチ
ングする。 （４）能動層６の表面と導波路以外の部分のφ−ＡｌＧ
ａＡｓの表面を保護する為に窒化シリコンをＣＶＤ法に
より蒸着する。 （５）ソース、ドレイン電極１１、１３のパターニング
を行なう。 （６）ＣＦ4ガスを用いたＲＩＥでソース、ドレイン電
極１１、１３の窒化シリコンをエッチングする。 （７）Ａｕ−Ｇｅ／Ｎｉ／Ａｕを連続蒸着する。 （８）ＡＺリムーバー（ｒｅｍｏｖｅｒ）を加熱しレジ
ストを剥離することで電極部１１、１３以外のＡｕ−Ｇ
ｅ／Ｎｉ／Ａｕを除去する。 （９）能動層６と電極１１、１３のオーミックコンタク
トを取るためにアロイ化を行なう。 （１０）ゲート電極１２のパターニングを行なう。 （１１）ＣＦ4ガスを用いたＲＩＥによりゲート電極部
１２の窒化シリコンをエッチングする。 （１２）ゲート１２の材料としてＡｌを蒸着する。 （１３）ＡＺリムーバーを加熱してレジストを剥離する
ことでゲート電極部１２以外のＡｌを除去する。 （１４）ｐ型基板１をメカニカルにラッピングし、デバ
イス全体の厚みを１００μｍから１５０μｍとする。 （１５）Ｃｒ／Ａｕを基板１裏面に連続蒸着する（パタ
ーニングを必要としないので比較的容易である）。 （１６）基板１と電極１５のオーミックコンタクトを取
る為にアロイ化を行なう。 （１７）実装用基板に実装して外部とのコンタクトを取
る。
【００１７】以上のプロセスにより作製したデバイスの
動作について、図２で説明する。図２の如く、ドレイン
電極１３にソース電極１１に対して正の電界ＶDを印加
し、ゲート電極１２にソース電極１１に対して負の電界
ＶGを印加する。ゲート電極１２はショットキー電極で
あるから、逆バイアスを印加することにより空乏層が能
動層６内に伸びる。この空乏層幅はゲート電圧ＶGによ
り変化し、それに従ってチャネル幅が変化する。この結
果、ドレイン電極１３とソース電極１１間に流れるドレ
イン電流ＩDが変化する。
【００１８】このとき、空乏層が第２クラッド層５まで
達すると、チャネルは閉じられドレイン電流ＩDは流れ
なくなる。この状態で、能動層６下の導波路８に波長８
３０ｎｍの半導体レーザの光を伝搬させると、導波光
は、第２クラッド層５の存在により少ない反射で（第２
クラッド層５により屈折率の整合が取られているので）
効率良く能動層６に吸収されながら導波し、そこでキャ
リアが発生する。
【００１９】空乏層及びゲート１２−ドレイン１３間で
生成された電子は、電界によりドレイン電極１３に到達
し、検出される。また、正孔は空乏層に引き寄せられ、
その結果、空乏層が収縮する。光を照射しない場合、上
記の如く空乏層はピンチオフしているので電流は流れな
いが、光照射により空乏層が収縮する為、光が照射され
る場合は電流が流れる。この際、照射光量に応じて空乏
層が変化し、ソース電極１１−ドレイン電極１３間にそ
れに応じた量の電流が流れ、光量が検出される。
【００２０】一方、吸収層以外の領域（クラッド層３、
５、バッファ層２、導波層４、基板１）で吸収された光
により発生したキャリアのうちホールは、移動度が電子
に比較して１桁近く遅い上にこれらの領域では電界が殆
どかかっていない為に（また、ホールは、超格子層４の
価電子帯のバンド構造の井戸の深さが比較的浅い為に他
の領域に移りやすい）、拡散し蓄積され、時間応答特性
を悪化させる原因となる。また、ホールは正電荷を持っ
ている為、ホールが蓄積されることにより電界が発生す
る。この電界により吸収層６でのキャリアの閉じ込めが
悪くなり、光−電流特性が不安定になると同時に光検出
器としての感度が低下する。
【００２１】本実施例の場合、基板１側をｐ型にし基板
電極１５を設け、図２の様にバイアスＶSUBをかけるこ
とにより、吸収層６以外の領域で発生したホールを基板
１から吐き出すことができる。従って、時間応答特性が
向上する。また、同時にホールによる電界も発生しない
ので光検出器の各部での電位が安定する為、光−電流特
性が安定し、感度が向上する。
【００２２】第２実施例 図３に本発明の第２実施例を示す。第２実施例では、Ｇ
ａＡｓの半絶縁基板２１上に、バッファ層としてφ−Ｇ
ａＡｓ層２２を０．５μｍ積層し、その上に、第１クラ
ッド層としてφ−Ａｌ0.5Ｇａ0.5Ａｓ層２３を１．５μ
ｍ積層し、導波路層としてφ−Ａｌ0.5Ｇａ0.5Ａｓ（厚
さ３０Å）／φ−ＧａＡｓ（厚さ６０Å）の超格子層２
４を０．３９μｍ積層し、第２クラッド層としてｐ−Ａ
ｌ0.5Ｇａ0.5Ａｓ層２５を０．３μｍ積層する。そし
て、第１実施例と同様にリッジ導波路を作製する。その
後、吸収層としてＳｉを１．０×１０17ｃｍ-3ドーピン
グしたｎ−ＧａＡｓ層２６を０．２μｍ積層し、ソー
ス、ゲート、ドレイン電極１１、１２、１３を第１実施
例と同様に着ける。更に、ホール吐き出し用電極２８
を、第２クラッドであるｐ−ＡｌＧａＡｓ２５上で且つ
リッジ導波路に隣接する領域上に着ける。
【００２３】第２実施例でも、第１実施例と同様に、図
４に示す如く、ドレイン電極１３にソース電極１１に対
して正の電界ＶDを印加し、ゲート電極１２にソース電
極１１に対して負の電界ＶGを印加し、ピンチオフ状態
にする。この状態で導波路に波長８３０ｎｍの半導体レ
ーザの光を伝搬させると、導波光は、第１実施例と同様
に活性層２６で吸収されながら導波し、そこでキャリア
が発生し、第１実施例と同様に光が検出される。本実施
例の場合、第２クラッド層２５をｐ型にしてホール吐き
出し層とし、この層２５上に（好適には、ｐ+−ＧａＡ
ｓを介して設ける）ホール吐き出し用電極２８を設ける
ことにより吸収層２６以外の領域で発生したホールを吐
き出すことができる。本実施例の場合は、特に、導波路
及びその周辺で発生したホールを効率良く高速に吐き出
すことができ、時間応答性、光−電流特性が更に向上す
る。
【００２４】第３実施例 図５に本発明の第３実施例を示す。同図において、Ｇａ
Ａｓのｐ+基板３１上に、バッファ層としてｐ−ＧａＡ
ｓ層３２を０．５μｍ積層し、第１クラッド層としてｐ
−Ａｌ0.5Ｇａ0.5Ａｓ層３３を１．５μｍ積層し、導波
路層３４としてφ−Ａｌ0.5Ｇａ0.5Ａｓ（バリア層、厚
さ３０Å）／φ−ＧａＡｓ（井戸層、厚さ６０Å）を交
互に積層して成る超格子層を０．３９μｍ積層し、第２
クラッド層としてφ−Ａｌ0.5Ｇａ0.5Ａｓ層３５を０．
３μｍ積層する。その後、第２クラッド層３５を０．２
８μｍエッチングし、導波路を形成する。この３次元導
波路上に吸収層としてφ−ＧａＡｓ層３６を０．２μｍ
再成長する。本構成の為の結晶成長法としてはＭＢＥ、
ＭＯ−ＣＶＤ等がある。
【００２５】次に、フォトリソグラフィにより吸収層３
６を選択的にエッチングし、ＭＳＭ（ｍｅｔａｌ ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ ｍｅｔａｌ）ディテクターを
作製する為、２つのショットキー電極３７としてＴｉ／
Ｐｔ／Ａｕを蒸着する。これらの電極３７は導波路に対
して平行とする。また、ホール吐き出し用電極３８とし
てはＣｒ／Ａｕを用い、基板３１の裏面に図５の様に蒸
着する。
【００２６】こうしたプロセスにより作製した素子の動
作を示す。図６に示す様に、２つの電極３７間にバイア
ス電圧Ｖを印加することにより、電界が２電極３７間に
ほぼ均一に広がりそこが空乏化する。この状態で吸収層
３６下の導波路に波長８３０ｎｍの半導体レーザの光を
伝搬させると、導波光は吸収層３６で吸収されながら導
波する。そして、そこでキャリアが発生して電極３７に
向かってドリフト走行し、光電流となって検出される。
一方、吸収層３６以外の領域（クラッド層３３、３５、
バッファ層３２、導波層３４、基板３１）で吸収された
光により発生したキャリアのうち、ホールは第１実施例
に示した様にデバイスの時間応答特性、光−電流特性を
悪化させる。
【００２７】本実施例の場合、第１実施例と同様、基板
３１側をｐ型にして基板電極３８を設け、図６の様にバ
イアスＶSUBをかけることにより、吸収層３６以外の領
域で発生したホールを基板３１から吐き出すことができ
る。従って、第１実施例と同様に、時間応答特性が向上
する。また、同時にホールによる電界も発生しないので
光検出器各部での電位が安定するので、光−電流特性が
安定し、感度が向上する。
【００２８】第４実施例 図７に本発明の第４実施例を示す。図３に示す第２実施
例と同様にＧａＡｓの半絶縁性基板２１上に、バッファ
層としてφ−ＧａＡｓ層２２を０．５μｍ積層し、その
上に、第１クラッド層としてＡｌ0.5Ｇａ0.5Ａｓ層２３
を１．５μｍ積層し、導波層２４としてφ−Ａｌ0.5Ｇ
ａ0.5Ａｓ（厚さ３０Å）／φ−ＧａＡｓ（厚さ６０
Å）の超格子層を０．３９μｍ積層し、第２クラッド層
としてｐ−Ａｌ0.5Ｇａ0.5Ａｓ層２５を０．３μｍ積層
し、その上にキャリア吐き出し用電極４４のコンタクト
層４３としてｐ+−ＧａＡｓを０．１μｍ積層する。そ
して、第１実施例と同様にリッジ導波路を作製するが、
同時にキャリア吐き出し電極用４４のコンタクト層４３
を図７のキャリア吐き出し用電極４４の領域のみ残して
エッチングする。後の工程は第２実施例と同様である。
図７はキャリア吐き出し用電極４４上で切った断面図で
ある。
【００２９】本実施例では、キャリア吐き出し用電極４
４のコンタクト層４３を設けることにより、オーミック
コンタクトが良好となりキャリアの吐き出しが効率よく
高速に行なわれる。これにより第２実施例の効果が更に
向上する。オーミックコンタクトを向上するもう１つの
方法としては、ｐ+−ＧａＡｓコンタクト層４３を設け
ず、キャリア吐き出し層であるｐ−クラッド層２５にＺ
ｎを拡散し、ｐ+層とする方法でも同様な効果が得られ
る（これについては、後の実施例を参照）。
【００３０】第５実施例 次に、本発明の第５実施例を図８で説明する。図８にお
いて、ＧａＡｓｎ+型基板５１上に、順に、バッファ層
としてｎ−ＧａＡｓ層５２を厚さ０．５μｍ積層し、第
１クラッド層としてｎ−Ａｌ0.5Ｇａ0.5Ａｓ層５３を厚
さ１．５μｍ積層し、導波路層５４としてＡｌ0.5Ｇａ
0.5Ａｓ（厚さ３０Å）／ＧａＡｓ（厚さ６０Å）の超
格子層を厚さ０．３９μｍ積層し、第２クラッド層とし
てｐ−Ａｌ0.5Ｇａ0.5Ａｓ層５５を厚さ０．３μｍ積層
する。導波路層５４としては、超格子のみに限らず、ク
ラッド５３、５５よりＡｌの混晶比の高いＡｌＧａＡｓ
或は膜厚方向の中心に向かって屈折率が徐々に大きくな
る様にＡｌ混晶比が変化している膜などでも同様であ
る。
【００３１】次に、横方向の閉じ込めを行なうリッジ導
波路構造５８の作製を、第１実施例とほぼ同様である
が、一応説明する。 （１）先ず、フォトリソグラフィにより導波路をパター
ニングする。 （２）第２クラッド層５５のｐ−Ａｌ0.5Ｇａ0.5Ａｓを
０．２８μｍ、Ｃｌ2ガスを用いたＲＩＢＥによりエッ
チングし導波路５８を形成する。 （３）レジストマスクを剥離し表面洗浄を念入りに行な
う。
【００３２】この様にして作製した３次元導波路上に、
能動層５６として、Ｓｉを１．０×１０17ｃｍ-3ドーピ
ングしたｎ−ＧａＡｓ層を０．２μｍ再成長する。本構
成の為の結晶成長方法としてはＭＢＥ、ＭＯ−ＣＶＤ等
がある。
【００３３】次に、受光器を作製する。受光器はＦＥＴ
構成である為、吸収キャリアの検出の為のオーミック電
極としてソース電極１１とドレイン電極１３をＡｕ−Ｇ
ｅ／Ｎｉ／Ａｕを用いて形成し、ゲート電極１２として
Ａｌを蒸着する。素子サイズとしては、ゲート長４μ
ｍ、ゲート幅１００μｍ、ソース・ゲート間隔１μｍ、
ゲート・ドレイン間隔４μｍである。
【００３４】また、キャリア吐き出し用電極５７として
は、Ｃｒ／Ａｕを用い、第２クラッド５５であるｐ−Ａ
ｌＧａＡｓ上で且つリッジ導波路に隣接する領域に図８
の様に蒸着する。
【００３５】次に受光部のデバイスプロセスを示す。 （１）フォトリソグラフィにより能動層５６のｎ−Ｇａ
Ａｓを選択的にエッチングする。選択エッチング方法
は、ウェットエッチングの場合、エッチャントとして過
酸化水素（２００ｃｃ）とアンモニア水（１ｃｃ）でエ
ッチングし、ドライエッチングの場合は、ＣＣｌ2Ｆ2ガ
スを用いたＲＩＥによりＧａＡｓのみを選択的にエッチ
ングする。 （２）サンプルを加熱してスパッタ蒸着装置により酸化
シリコンを蒸着する。 （３）フォトリソグラフィにより能動層５６以外の部分
をレジストで覆いバッファフッ酸（ＢＨＦ）によりエッ
チングする。 （４）能動層５６の表面と導波路以外の部分のφ−Ａｌ
ＧａＡｓの表面を保護する為に窒化シリコンをＣＶＤ法
により蒸着する。 （５）ソース、ドレイン電極１１、１３のパターニング
を行なう。 （６）ＣＦ4ガスを用いたＲＩＥでソース、ドレイン電
極１１、１３の窒化シリコンをエッチングする。 （７）Ａｕ−Ｇｅ／Ｎｉ／Ａｕを連続蒸着する。 （８）ＡＺリムーバーを加熱しレジストを剥離すること
で電極部１１、１３以外のＡｕ−Ｇｅ／Ｎｉ／Ａｕを除
去する。 （９）キャリア吐き出し用電極５７のパターニングを行
なう。 （１０）ＣＦ4ガスを用いたＲＩＥによりキャリア吐き
出し用電極部の窒化シリコンをエッチングする。 （１１）Ｃｒ／Ａｕを蒸着する。 （１２）電極１１、１３のオーミックコンタクトを取る
ためにアロイ化を行なう。 （１３）ゲート電極１２のパターニングを行なう。 （１４）ＣＦ4ガスを用いたＲＩＥによりゲート電極部
１２の窒化シリコンをエッチングする。 （１５）ゲート１２材料としてＡｌを電子ビーム（Ｅ
Ｂ）蒸着する。 （１６）ＡＺリムーバーを加熱してレジストを剥離する
ことでゲート電極部１２以外のＡｌを除去する。 （１７）ｎ+基板５１をメカニカルにラッピングしデバ
イス全体の厚みを１００μｍから１５０μｍとする。 （１８）Ａｕ−Ｇｅ／Ｎｉ／Ａｕを連続蒸着する。 （１９）基板１と基板電極５９の密着性を良くする為に
アロイ化を行なう。 （２０）実装用基板に実装して外部とのコンタクトを取
る。
【００３６】以上のプロセスにより作製したデバイスの
動作について、図９で説明する。図９の如く、ドレイン
電極１３にソース電極１１に対して正の電界ＶDを印加
し、ゲート電極１２にソース電極１１に対して負の電界
ＶGを印加する。ゲート電極１２はショットキー電極で
あるから、逆バイアスを印加することにより空乏層が活
性層５６内に伸びる。この空乏層幅はゲート電圧ＶGに
より変化し、それに従ってチャネル幅が変化する。この
結果、ドレイン電極１３とソース電極１１間に流れるド
レイン電流ＩDが変化する。
【００３７】このとき、空乏層が第２クラッド層５まで
達すると、チャネルは閉じられドレイン電流ＩDは流れ
なくなる。この状態で、能動層５６下の導波路５８に波
長８３０ｎｍの半導体レーザの光を伝搬させると、導波
光は第２クラッド層５５の存在により少ない反射で効率
良く活性層５６に吸収され、そこでキャリアが発生す
る。空乏層及びゲート１２−ドレイン１３間で生成され
た電子は、電界によりドレイン電極１３に到達し、検出
される。また、正孔は空乏層に引き寄せられ、その結
果、空乏層が収縮する。光を照射しない場合、上記の如
く空乏層はピンチオフしているので電流は流れないが、
光照射により空乏層が収縮する為、光が照射される場合
は電流が流れる。この際、照射光量に応じて空乏層が変
化し、ソース電極１１−ドレイン電極１３間にそれに応
じた量の電流が流れ、光量が検出される。
【００３８】一方、吸収層５６以外の領域（クラッド層
５３、５５、バッファ層５２、導波層５４、基板５１）
で吸収された光により発生したキャリアは、このままで
は電界が殆ど掛かっていない為に蓄積され、応答特性を
悪化させたりキャリアによる電界が発生する原因とな
る。本実施例の場合、第２クラッド層５５をキャリア吐
き出し層とし、第２クラッド層５５と基板５１に電極を
取り付け図９の様に逆バイアスＶrをかけることによ
り、活性層５６以外の領域で発生した余分なキャリアの
吐き出しを行なうことができる。従って、時間応答特性
が向上する。また、同時に活性層５６でのキャリアの閉
じ込めが良くなる為、光−電流特性も向上する。
【００３９】第６実施例 図１０に本発明の第６実施例を示す。第６実施例では、
ＧａＡｓのｎ+基板６１上に、バッファ層としてｎ−Ｇ
ａＡｓ層６２を０．５μｍ積層し、その上に、第１クラ
ッド層としてＡｌＧａＡｓ層６３を１．５μｍ積層し、
導波路層６４としてＡｌ0.5Ｇａ0.5Ａｓ（厚さ３０Å）
／ＧａＡｓ（厚さ６０Å）の超格子層を０．３９μｍ積
層し、第２クラッド層としてｐ−ＡｌＧａＡｓ層６５を
０．３μｍ積層する。そして、第５実施例と同様にリッ
ジ導波路を作製する。その後、活性層としてＳｉを１．
０×１０17ｃｍ-3ドーピングしたｎ−ＧａＡｓ層６６を
０．２μｍ積層し、ソース、ゲート、ドレイン電極１
１、１２、１３を第５実施例と同様に着ける。更に、キ
ャリア吐き出し用電極６７を第２クラッドであるｐ−Ａ
ｌＧａＡｓ６５上で且つリッジ導波路の光の進行方向の
延長上に着ける。
【００４０】第６実施例でも、第５実施例と同様に、ド
レイン電極１３にソース電極１１に対して正の電界ＶD
を印加し、ゲート電極１２にソース電極１１に対して負
の電界ＶGを印加し、ピンチオフ状態にする。この状態
で導波路に波長８３０ｎｍの半導体レーザの光を伝搬さ
せると、導波光は、第５実施例と同様に活性層６６で吸
収されながら導波し、そこでキャリアが発生し、第５実
施例と同様に光が検出される。一方、活性層６６のある
領域で吸収し切れなかった光により、活性層６６以外の
領域（クラッド層６３、６５、バッファ層６２、基板６
１）でキャリアが発生し、応答特性を悪化させたりキャ
リアによる電界が発生する原因となる。
【００４１】本実施例の場合、第２クラッド層６５をキ
ャリア吐き出し層として、導波路の延長上に電極６７を
取り付け、第２クラッド層６５と基板６１の間で電界を
かける為、活性層６６で吸収し切れなかった光により発
生した余分なキャリアの吐き出しを行なうことができ
る。従って、時間応答特性が向上する。また、同時に活
性層６６でのキャリアの閉じ込めが良くなる為、光−電
流特性も向上する。
【００４２】第７実施例 図１１に本発明の第７実施例を示す。同図において、Ｇ
ａＡｓのｎ+基板７１上に、バッファ層としてｎ−Ｇａ
Ａｓ層７２を０．５μｍ積層し、第１クラッド層として
ｎ−Ａｌ0.5Ｇａ0.5Ａｓ層７３を１．５μｍ積層し、導
波路層７４としてＡｌ0.5Ｇａ0.5Ａｓ（バリア層、厚さ
３０Å）／φ−ＧａＡｓ（井戸層、厚さ６０Å）を交互
に積層して成る超格子層を０．３９μｍ積層し、第２ク
ラッド層としてｐ−Ａｌ0.5Ｇａ0.5Ａｓ層７５を０．３
μｍ積層する。その後、第２クラッド層７５を０．２８
μｍエッチングし、導波路を形成する。この３次元導波
路上に吸収層７６としてφ−ＧａＡｓ層を０．２μｍ再
成長する。本構成の為の結晶成長法としてはＭＢＥ、Ｍ
Ｏ−ＣＶＤ等がある。
【００４３】次に、フォトリソグラフィにより吸収層７
６を選択的にエッチングし、ＭＳＭディテクターを作製
する為、２つのショットキー電極７７としてＴｉ／Ｐｔ
／Ａｕを蒸着する。これらの電極７７は導波路に対して
平行に伸びる。また、キャリア吐き出し用電極７８とし
てはＣｒ／Ａｕを用い、第２クラッドであるｐ−ＡｌＧ
ａＡｓ７５上で且つリッジ導波路に隣接する領域に図１
１の様に蒸着する。
【００４４】こうしたプロセスにより作製した素子の動
作を示す。２つの電極７７間にバイアス電圧を印加する
ことにより、電界が２電極７７間にほぼ均一に広がりそ
こが空乏化する。この状態で吸収層７６下の導波路に波
長８３０ｎｍの半導体レーザの光を伝搬させると、導波
光は吸収層７６で吸収されながら導波する。そして、そ
こでキャリアが発生して電極７７に向かってドリフト走
行し、光電流となって検出される。一方、吸収層７６以
外の領域（クラッド層７３、７５、バッファ層７２、導
波層７４、基板７１）で吸収された光により発生したキ
ャリアは種々悪影響を及ぼす。しかし、第６実施例同様
に、クラッド層７５をキャリア吐き出し層としてクラッ
ド層７５と基板７１に電極７８、７９を取り付け、逆バ
イアスをかけることにより、吸収層７６以外の領域で発
生した余分なキャリアの吐き出しを行なうことができ
る。従って、時間応答特性が向上する。また、同時に吸
収層７６でのキャリアの閉じ込めが良くなる為、光−電
流特性も向上する。
【００４５】第８実施例 図１２に本発明の第９実施例を示す。第７実施例と同様
にＧａＡｓのｎ+基板６１上に、バッファ層としてｎ−
ＧａＡｓ層６２を０．５μｍ積層し、その上に、第１ク
ラッド層としてＡｌ0.5Ｇａ0.5Ａｓ層６３を１．５μｍ
積層し、導波層６４としてφ−Ａｌ0.5Ｇａ0.5Ａｓ（厚
さ３０Å）／φ−ＧａＡｓ（厚さ６０Å）の超格子層を
０．３９μｍ積層し、第２クラッド層としてｐ−Ａｌ
0.5Ｇａ0.5Ａｓ層６５を０．３μｍ積層し、その上にキ
ャリア吐き出し用電極８４のコンタクト層８３としてｐ
+−ＧａＡｓを０．１μｍ積層する。そして、第７実施
例と同様にリッジ導波路を作製するが、同時にキャリア
吐き出し用電極８４のコンタクト層８３を図１２のキャ
リア吐き出し用電極８４の領域のみ残してエッチングす
る。後の工程は第７実施例と同様である。図１２はキャ
リア吐き出し用電極８４上で切った断面図である。
【００４６】キャリア吐き出し用電極８４のコンタクト
層８３を設けることにより、オーミックコンタクトが良
好となりキャリアの吐き出しが効率良く高速に行なわれ
る。これにより第７実施例の効果が更に向上する。オー
ミックコンタクトを向上させるもう１つの方法として
は、ｐ+−ＧａＡｓコンタクト層８３を設けずキャリア
吐き出し層であるｐクラッド層６５にＺｎを拡散し、ｐ
+層とする方法でも同様な効果が得られる（これについ
ては、後述の実施例を参照）。
【００４７】以上の実施例ではＧａＡｓ／ＡｌＧａＡｓ
系の材料を用いたが、本発明における材料はＧａＡｓ／
ＡｌＧａＡｓに限られるものではなく、他のＩＩＩ−Ｖ
族化合物半導体を用いた場合や、基板にＳｉ等のＩＶ族
半導体を用いても同様な効果がある。また、３次元導波
路構造においても、リッジ構造に限らず、他の埋め込み
構造や拡散・イオン注入等によるＭＱＷ層の無秩序化構
造でも同様な効果がある。これらのことは、以下の実施
例においても言える。
【００４８】第９実施例 図１３に本発明の第９実施例を示す。本実施例ではＩＩ
Ｉ−Ｖ族化合物半導体であるＧａＡｓ／ＡｌＧａＡｓ系
で説明を行なう。まず最初に半絶縁性ＧａＡｓ基板９１
上にバッファ層としてφ−ＧａＡｓ９２を０．５μｍ積
層し、その上に第１クラッド層としてφ−Ａｌ0.5Ｇａ
0.5Ａｓ９３を１．５μｍ積層する。次に、導波路層９
４として交互に積層されたφ−Ａｌ0.5Ｇａ0.5Ａｓ（バ
ッファ層、厚さ３０Å）とφ−ＧａＡｓ（井戸層、厚さ
６０Å）の超格子を０．３９μｍ積層し、第２クラッド
層としてφ−Ａｌ0.5Ｇａ0.5Ａｓ９５を０．３μｍす
る。ここで導波路層９４の構成としては、超格子層のみ
に限らず、クラッド層９３、９５よりもＡｌの混晶比の
高いＡｌＧａＡｓ層や、グレーデッドインデックスにな
る様に形成された混晶比可変層形の膜を用いた構造でも
よい。
【００４９】次に、リッジ導波路９８の作製方法を説明
する。 （１）上記ウエハーにフォトリソグラフィの処理を施し
て導波路をパターニングする。 （２）Ｃｌ2ガスを用いたＲＩＢＥにより第２クラッド
層９５のφ−Ａｌ0.5Ｇａ0.5Ａｓを０．２８μｍエッチ
ングし導波路９８を形成する。 （３）レジストマスクを剥離し表面洗浄を念入りに行な
う。
【００５０】このようにして作製した３次元導波路上に
能動層９６を選択的に再成長する。能動層９６はＳｉ
（シリコン）をｌｘ１０17ｃｍ-3ドーピングしたｎ−Ｇ
ａＡｓ層（厚さ０．２μｍ）である。選択再成長方法と
してはＭＢＥ、ＭＯ−ＣＶＤ等がある。
【００５１】次に、受光器を作製する。受光器はＦＥＴ
構造を採用する。吸収キャリア検出の為のオーミック電
極としてはソース電極１０１とドレイン電極１０３をＡ
ｕ−Ｇｅ／Ｎｉ／Ａｕで形成し、ショットキー電極のゲ
ート電極１０２はＡｌを蒸着して形成する。素子サイズ
は、ゲート長４μｍ、ゲート幅１００μｍ、ソース・ゲ
ート間隔１μｍ、ゲート・ドレイン間隔４μｍである。
【００５２】次に、受光部のデバイスプロセスを示す。 （１）フォトリソグラフィにより能動層９６のｎ−Ｇａ
Ａｓを選択的にエッチングする。選択エッチングの方法
はドライエッチングで、ＣＣｌ2Ｆ2ガスを用いたＲＩＥ
によりＧａＡｓのみエッチングする。 （２）キャリア吐き出し用電極部の不純物拡散層１０
４、１０５を作製する。
【００５３】ここでｎ型不純物としてはシリコン、ｐ型
不純物としては亜鉛を用いた。拡散エリアとしては図１
４に示す様に導波路９８の両側とした。そのプロセスを
説明する。 （ａ）図１４に示す導波路９８作製後のウエハー全面に
シリコン（厚さ、５００Å）を蒸着する。 （ｂ）フォトリソグラフィにより必要部分のみシリコン
を残す。 （ｃ）ウエハー全面に保護膜（酸化シリコン）を蒸着す
る。 （ｄ）ウエハーを加熱炉に入れ、８００℃に加熱しシリ
コンを拡散する。 （ｅ）冷却後、酸化シリコンとシリコンを剥離する。 （ｆ）ウエハー全面に酸化シリコンを蒸着する。 （ｇ）フォトリソグラフィにより必要部分のみ窓を開け
る。 （ｈ）ヒ化亜鉛とウエハーを真空封管する。 （ｉ）加熱炉に入れ、６５０℃に加熱して亜鉛拡散す
る。 （ｊ）冷却後、酸化シリコンを除去する。
【００５４】続いて、導波路作製プロセスの説明に戻
る。 （３）２５０℃にウエハーを加熱し酸化シリコンをスッ
パタ蒸着する。 （４）フォトリソグラフィにより能動層９６とキャリア
吐き出し用電極部以外をレジストで覆いバッファフッ酸
（ＢＨＦ）によりエッチングする。 （５）ソース・ドレイン電極１０１、１０３とｎ型吐き
出し電極部１０７のパターニングを行なう。 （６）Ａｕ−Ｇｅ／Ｎｉ／Ａｕを連続蒸着する。 （７）リムーバーを加熱しレジストを剥離して電極部以
外のＡｕ−Ｇｅ／Ｎｉ／Ａｕを除去する（リフトオ
フ）。 （８）引き出し電極部とｐ型吐き出し電極部１０５のパ
ターニングを行なう。（９）Ｃｒ／Ａｕを連続蒸着す
る。 （１０）リムーバーを加熱しレジストを剥離して電極部
以外のＣｒ／Ａｕを除去する。 （１１）能動層９６と電極のオーミックコンタクトをと
るためにアロイングを行なう。 （１２）ゲート電極１０２のパターニングを行なう。 （１３）ゲート電極材料としてＡｌを蒸着する。 （１４）リムーバーを加熱しレジストを剥離してゲート
電極部１０２以外のＡｌを除去する。 （１５）半絶縁性基板９１をメカニルにラッピングしデ
バイス全体の厚みを１００μｍから１５０μｍとする。 （１６）Ａｕ−Ｇｅ／Ａｕを連続蒸着する。 （１７）基板９１との密着性をよくするためにアロイン
グを行なう。 （１８）実装用基板９９に実装して外部とのコンタクト
をとる。
【００５５】以上のように作製したデバイスの動作につ
いて以下に説明する。図１５のようにドレイン電極１０
３とソース電極１０１の間に正の電圧ＶDを印加し、ゲ
ート電極１０２に負の電圧ＶGを印加する。本デバイス
がＭＥＳＦＥＴであるためゲート電極１０２から空乏層
１１８が能動層９６内に伸びる。この空乏層幅はゲート
電圧ＶGにより変化し、それに連れチャネル幅が変化す
る。この結果、ドレイン電極１０３とソース電極１０１
間に流れるドレイン電流ＩDは変化し、空乏層１１８が
第２クラッド層９５の界面迄達するとチャネルは閉じら
れドレイン電流ＩDは流れなくなる。
【００５６】作製したＦＥＴのＩD−ＶD特性からゲート
電圧のピンチオフ電圧は大体ＶG＝−３Ｖであった。更
に、このデバイスの端面１１６から図１７に示す光学系
１３０で信号光１１５を入力させた。信号光１１５は波
長λ＝８３０ｎｍ（フォトンエネルギーＥ＝１．４９４
ｅＶ）で、該光学系１３０により導波路層９４とカップ
リングさせた。光学系１３０は、レーザーダイオード１
３１、コリメーター１３２、アナモルフィックプリズム
ペア１３３、ビームエクスパンダ１３４、レシーバーレ
ンズ１３５から成る。この光学系１３０は他の実施例で
も用いられる。
【００５７】本実施例の如くＦＥＴ構造で受光器として
動作させる場合、応答特性を良くするためにゲート電圧
をピンチオフ電圧に設定する必要がある。本実施例では
ＶG＝−３Ｖに設定した。又、ドレイン電圧ＶDは通常１
から５Ｖ位印加するが、本実施例ではＶD＝１．５Ｖを
印加した。この時の暗電流は〜１０ｎＡ程度であった。
【００５８】図１３の端面１１６に入力した信号光１１
５は超格子導波路層９４を伝搬し、受光部であるＦＥＴ
のソース・ドレイン間１０１、１０３に到達する。図１
６に示す様にＦＥＴ受光部に到達した信号光１１５は、
能動層９６であるｎ−ＧａＡｓ層で吸収されて電子１２
０と正孔１２１を生成する。吸収によって生成された電
子１２０はゲート・ドレイン電極１０２、１０３間の電
界によりドレイン電極１０３に達する。又、ゲート・ソ
ース１０２、１０１間の電子１２０は空乏層１１８内を
拡散しながらドレイン電極１０３に向かう。但し、この
電流は非常に微少で実際に外部に取り出しフォトカレン
トとして観察する事は困難である。
【００５９】又、正孔１２１は電子１２０と同様にゲー
ト・ドレイン間電界によりゲート１０２近傍の空乏層１
１８へ拡散により移動する。空乏層１１８内に入った正
孔１２１は電界によりドリフトしゲート電極１０２に到
達する。この結果、ゲート電極１０２にかかっているポ
テンシャル障壁が下がり空乏層１１８が収縮する。この
空乏層１１８が収縮している間だけＦＥＴの能動層９６
にチャネルが存在して、ソース電極１０１からドレイン
電極１０３に電子が移動してドレイン電流が流れる。こ
のドレイン電流は前述のフォトカレントとは異なりソー
ス・ドレイン１０１、１０３間電圧で決まる量であるか
ら、この電圧を信号光と暗電流との比を考慮して決めな
ければならない。
【００６０】ゲート電極１０２に達した正孔１２１は外
部回路に吐き出され、外部回路に取り付けられているコ
ンデンサーを介して再結合し消滅する。これと同時にゲ
ート１０２にかかっているポテンシャル障壁も信号入力
以前の状態に戻り、空乏層１１８が伸びて能動層９６の
チャネルが閉じドレイン電流が流れなくなる。
【００６１】一方、能動層９６以外の領域（クラッド層
９３、９５、バッファ層９２、特に導波路層９４）で吸
収された光により発生したキャリアは、電界がほとんど
かかっていない為に前記能動層９６以外の領域に蓄積さ
れる事になる。これらの蓄積されたキャリアは再結合時
間（数ｎｓｅｃ）を経過した後、消滅する。しかし、再
結合時間以内で能動層９６へ流れ込むキャリアもあり、
これにより光検出器の応答特性が悪化したり、蓄積キャ
リアによる電界が発生する原因となる。本実施例の場
合、リッジ導波路９８の両側のクラッド層９３、９５に
キャリア吐き出しの為の不純物拡散層１０４、１０５を
設けオーミック電極１０６、１０７を形成して、図１８
の様に逆バイアスを印加する。この様にする事で能動層
９６以外の領域で発生した余分なキャリアを外部に吐き
出す事が出来る。従って、時間応答特性が向上し、更に
余剰キャリアによる電界生成がなくなる為、能動層９６
でのキャリアの閉じ込めも良くなり、光−電流特性も向
上する。本実施例では、キャリア吐き出し用電極１０
６、１０７を形成するのに、ｐ+−ＧａＡｓ層などを介
して行う必要がなく、これら電極１０６、１０７の位置
が比較的自由に設定できる。
【００６２】第１０実施例 第９実施例ではキャリア吐き出し層の形成に不純物の熱
拡散を用いたが、本実施例では、図１３の不純物拡散層
１０４、１０５の形成にｐ、ｎ不純物をそれぞれイオン
注入装置で打ち込み、不純物層を形成する事にした。注
入エリアとしては図１３に示している不純物拡散層１０
４、１０５の部分である。
【００６３】注入条件は次の様にする。 （１）注入深さとして、リッジ導波路９８の底面からな
のでピーク位置で〜０．３μｍとする。 （２）キャリア濃度としては〜ｌｘ１０18ｃｍ-3とす
る。 （３）ｐ型不純物としては亜鉛の他、ベリリウム、マグ
ネシウム、ゲルマニウムがある。又、ｎ型不純物として
はシリコンの他、テルル等が挙げられる。
【００６４】それぞれのイオンを別々に注入した後、一
括アニール処理により活性化させる。活性化温度は６０
０度〜７００度である。以上の様にして不純物層１０
４、１０５を形成する事で、不純物層の高濃度化が容易
に行なわれると同時に、熱拡散の様なシビアな時間管理
と封管手続きをしなくて済むのでデバイス作製が簡単に
なる。
【００６５】第１１実施例 図１９に本発明の第１１実施例を示す。第９実施例で
は、３次元導波路構造としてリッジ導波構造を用いる事
で入力信号光の横方向閉じ込めを行なっていた。しか
し、リッジ導波構造の場合、導波光の伝播モードを厳密
に制御する為には、リッジの幅と深さが重要なポイント
で、特に横モード制御にはリッジ深さを精密に行制御し
なければならない。本実施例では、導波路層９４として
超格子構造を持つウエハーに対して、ウエハー表面から
ｐ、ｎ不純物をそれぞれ拡散し、不純物拡散時の超格子
構造９４の無秩序化を利用してキャリア吐き出し領域１
０４、１０５の確保と導波路の３次元化を同時に可能と
した。デバイスプロセスとしては、能動層９６を第９実
施例と同様にドライエッチングでエッチングした後、第
２クラッド層９５の表面よりｐ、ｎ各々の不純物拡散を
行なう。拡散後のｐ、ｎ領域１０４、１０５の間隔は導
波光のシングルモード条件を満足すべき値（例えば、λ
＝８３０ｎｍで巾４μｍ）にすれば良い。又、拡散深さ
は、導波路層９４以上の深さ迄拡散フロントが達してい
れば良い。最後に第９実施例と同様にｐ、ｎ各拡散層１
０４、１０５にオーミック電極を形成し、図１８の如く
逆バイアスを印加し導波路層９４内で発生した余分なキ
ャリアを外部に吐き出させる事が出来る。従って、時間
応答特性が向上し余剰キャリアによる電界生成がなくな
る為、光−電流特性も向上する。又、不純物拡散により
超格子構造９４が無秩序化されてそのエネルギーギャッ
プがバルクの半導体ギャップと等価になる為、屈折率も
減少し導波光の横方向閉じ込めが向上する。
【００６６】第１２実施例 図２０に本発明の第１２実施例を示す。ｐ−ＧａＡｓ基
板１４１上に、バッファ層としてｐ−ＧａＡｓ層１４２
を０．５μｍ積層し、クラッド層としてｉ−ＡｌxＧａ
1-xＡｓ層１４３を１．５μｍ積層する。ここでｘは基
板１４１側からみて、０から０．５まで徐々に変化させ
る。その上に導波層として、ｉ−ＡｌyＧａ1-yＡｓ層１
４４を０．４μｍ積層する。ここで、ｙは中心が０．
３、両端が０．５となる放物線状に変化させる。その上
にクラッド層として、ｉ−ＡｌzＧａ1-zＡｓ層１４５を
０．３μｍ積層する。ここで、ｚは基板１４１側からみ
て０．５から０まで徐々に変化させる。この構成でバン
ドギャップがウェハーの外側に行くほど狭くなりホール
が吐き出され易くなる。
【００６７】次に、リッジ導波路の作製を示す。フォト
リソグラフィにより導波路をパターニングし、ｉ−Ａｌ
zＧａ1-zＡｓ層１４５を０．２８μｍエッチングし、導
波路を形成する。リッジ導波路は、クラッド層１４５を
エッチングして作製する装荷型のみでなく、導波層であ
るｉ−ＡｌyＧａ1-yＡｓ層１４４をエッチングして作製
しても同様の効果がある。
【００６８】このようにして作製した３次元導波路上
に、活性層として、Ｓｉを１．０×１０17ｃｍ-3ドーピ
ングしたｎ−ＧａＡｓ層１４６を０．２μｍ再成長す
る。本構成のための結晶成長法としてはＭＢＥ法、ＭＯ
−ＣＶＤ法などがある。
【００６９】次に受光部を作製する。受光器はＦＥＴ構
成であるため、光電流検出のためのオーミック電極とし
て、ソース電極１４７とドレイン電極１４９をＡｕ−Ｇ
ｅ／Ｎｉ／Ａｕを用いて形成し、ゲート電極１４８とし
てＡｌを蒸着する。素子サイズとしては、ゲート長１〜
４μｍ、ゲート幅１００μｍ、ソース・ゲート間隔１μ
ｍ、ゲート・ドレイン間隔４μｍである。
【００７０】次に、基板１４１をラッピングして全体の
厚みを１００〜１５０μｍにした後、基板裏面にＣｒ／
Ａｕを蒸着し、オーミックコンタクトをとる。
【００７１】上述のようにして作製した素子の動作を示
す。図２１に動作説明図を示す。ドレイン電極１４９に
ソース電極１４７に対して正の電界ＶDを印加し、ゲー
ト電極１４８にソース電極１４７に対して負の電界ＶG
を印加する。ゲート電極１４８はショットキー電極であ
るから、空乏層１６０が活性層１４６に伸びている。こ
の空乏層幅はゲート電圧ＶGによって変化し、それに従
ってチャネル幅が変化する。その結果、ドレイン電極１
４９とソース電極１４７間に流れる電流ＩDが変化す
る。空乏層１６０が第２クラッド層１４５まで達すると
チャネルは閉じられ電流ＩDは流れなくなる。この状態
で活性層１４６下の導波路１６１に波長８３０ｎｍ付近
の半導体レーザの光を入射すると、導波光は活性層１４
６に吸収されながら導波し、そこでキャリアが発生す
る。その結果、チャネル付近のポテンシャルが変化し、
ソース・ドレイン１４７、１４９間に電流が流れる。
【００７２】一方、活性層１４６以外の領域（クラッド
層１４３、１４５、バッファ層１４２、導波層１４４、
基板１４１）で吸収された光により発生したキャリアの
うち、ホールは移動度が電子に比べて１桁近く低いうえ
に、この領域では電界がほとんどかかっていないため
に、拡散し蓄積され、応答特性を悪化させる原因とな
る。また、ホールの蓄積により電界が発生し、この電界
によって活性層１４６でのキャリアのとじ込めが悪くな
り、光−電流特性が不安定になると同時に光検出器とし
ての感度が低下する。
【００７３】本実施例の場合、基板１４１側をｐ型にし
基板電極１５０を設け、図２１のように基板バイアスＶ
SUBをかけることにより、活性層１４６以外の領域で発
生したホールを基板１４１から吐き出すことができる。
しかも、ＡｌＧａＡｓ層の混晶比を徐々に変化させるこ
とにより、ヘテロ界面でキャリアのたまりができること
なく、効率よく吐き出すことができる。従って、更に、
時間応答特性が向上し、同時に余分な電界も発生せず、
光検出部分での各電位が安定するので光−電流特性が安
定し、感度が向上する。
【００７４】第１３実施例 図２２に本発明の第１３実施例を示す。ｐ−ＧａＡｓ基
板１７２の上にバッファ層として、ｐ−ＧａＡｓ層１７
３を１．５μｍ積層し、その上にバッファ層として、ｐ
−ＡｌxＧａ1-xＡｓ層１７４を１．５μｍ積層する。こ
こで、基板１７２側から０．５μｍ内ではｘは０から
０．５まで徐々に変化させ、０．５〜１．０μｍまでは
ｘ＝０．５で一定とし、１．０〜１．５μｍではｘは
０．５から０まで徐々に変化させる。その上に、活性層
としてＳｉを１．０×１０17ｃｍ-3ドーピングしたｎ−
ＧａＡｓ層１７５を０．２μｍ積層する。
【００７５】次に、第１２実施例と同様に受光部を作製
し、ソース電極１７６、ドレイン電極１７８、ゲート電
極１７７、裏面電極１７９をつける。
【００７６】上述のようにして作製した素子の動作を示
す。図２３に動作説明図を示す。第１２実施例と同様
に、ドレイン電極１７８に、ソース電極１７６に対して
正の電界ＶDを印加し、ゲート電極１７７にソース電極
１７６に対して負の電界ＶGを印加し、ピンチオフ状態
にする。この状態で素子上面からゲート電極１７７上お
よびゲート・ドレイン１７７、１７８間に波長８３０ｎ
ｍの半導体レーザの光を照射する。照射光は活性層１７
５で吸収され、キャリアが発生する。その結果、チャネ
ル付近のポテンシャルが変化し、ソース・ドレイン１７
６、１７８間に電流が流れる。
【００７７】一方、第１２実施例と同様に、活性層１７
５以外の領域でも光は吸収され、キャリアが発生する。
第１２実施例と同様にこれらのキャリア、特にホールは
時間応答特性や光−電流特性を悪くする。
【００７８】本実施例の場合、基板１７２側をｐ型にし
て基板電極１７９を設け、図２３のように基板バイアス
ＶSUBをかけることにより、活性層１７５以外の領域で
発生したホールを基板１７２から吐き出すことができ
る。しかも、ＡｌＧａＡｓ層のＡｌの混晶比を徐々に変
化させることにより、ヘテロ界面でのキャリアのたまり
ができることなく、効率よく吐き出すことができる。従
って、第１２実施例同様に時間応答特性と感度が向上す
る。
【００７９】第１４実施例 図２４に本発明の第１４実施例を示す。半絶縁性ＧａＡ
ｓ基板１９１の上にバッファ層として、ｉ−ＧａＡｓ層
１９２を０．５μｍ積層し、その上にクラッド層として
ｉ−ＡｌxＧａ1-xＡｓ層１９３を１．５μｍ積層する。
ここで、ｘは基板１９１側からみて、０から０．５まで
徐々に変化させる。その上に導波層として、ｉ−Ａｌy
Ｇａ1-yＡｓ層１９４を０．４μｍ積層する。ここで、
ｙは中心が０．３、両端が０．５となる放物線状に変化
させる。その上にクラッド層として、ｐ−ＡｌzＧａ1-z
Ａｓ層１９５を０．３μｍ積層する。ここで、ｚは基板
１９１側からみて０．５から０まで徐々に変化させる。
第１２実施例と同様にリッジ導波路を作製した後、活性
層としてＳｉを１．０×１０17ｃｍ-3ドーピングしたｎ
−ＧａＡｓ層１９６を積層する。
【００８０】受光部を作製した後、光電流検出のための
オーミック電極として、ソース電極１９７とドレイン電
極１９９をＡｕ−Ｇｅ／Ｎｉ／Ａｕを用い、ゲート電極
１９８として、Ａｌを蒸着する。さらに、キャリア吐き
出し用電極２００を、クラッド層であるｐ−ＡｌzＧａ
1-zＡｓ層１９５上でかつリッジ導波路に隣接する領域
に蒸着する。
【００８１】第１２実施例と同様に、ドレイン電極１９
９にソース電極１９７に対して正の電界ＶDを印加し、
ゲート電極１９８にソース電極１９７に対して負の電界
ＶGを印加し、ピンチオフ状態にする。キャリア吐き出
し用電極２００にはソース電極１９７に対して負の電界
を印加する。この状態で導波路から波長８３０ｎｍの半
導体レーザの光を入射すると、導波光は第１２実施例同
様活性層１９６で吸収されながら導波し、そこでキャリ
アが発生し、第１２実施例と同様に光が検出される。本
実施例の場合、活性層１９６に隣接するクラッド層１９
５をｐ型にし、ホール吐き出し層とし、このクラッド層
１９６にホール吐き出し用電極２００を設けることによ
り活性層１９６以外の領域で発生したホールを吐き出す
ことができる。また、特に導波路およびその周辺で発生
したホールを効率よく高速に吐き出すことができる。し
かも、ＡｌＧａＡｓ層のＡｌの混晶比を徐々に変化させ
ることにより、ヘテロ界面でキャリアのたまりができる
ことなく、キャリアを効率よく吐き出すことができる。
従って、応答特性が向上し、同時に余分な電界も発生せ
ず、光検出部分での各電位が安定するので光−電流特性
が安定し、感度が向上する。
【００８２】第１５実施例 図２５に、バス型光ＬＡＮに本発明の光検出器を用いた
実施例を示す。本システムは、送信部３００、伝送路３
０１、受信部３０２からなる。
【００８３】送信部３００は、半導体レーザなどの光源
と光変調回路などからなる。受信部３０２は光検出器、
増幅器、フィルタ、信号処理部などからなる。光信号は
フィルタ、増幅器、光検出器、信号処理部の順を経て処
理される。光検出器として本発明の光検出器を用いる。
【００８４】或るノード３５０の送信部３００から出た
光信号は、カップラ３８０、伝送路３０１、カップラ３
８０を通り他のノード３５０の受信部３０２に入る。そ
こで、本発明の光検出器で信号が検出され、他の電子回
路（増幅器、フィルタ、信号処理部）を経て、出力信号
となる。
【００８５】アクセス方式としては、ＣＳＭＡ／ＣＤ方
式やトークン・パス方式などを用いることができる。本
システムに本発明の光検出器を用いることにより、高速
の通信を行なうことができる。本発明の光検出器は、も
ちろん、どの様な型の光通信システムにも用いることが
できる。
【００８６】
【発明の効果】本発明は、以上に説明した様に構成され
ているので、以下に記す様な効果を奏する。 １．キャリア、特にホールの吐き出しを行なうことによ
り、キャリア（ホール）の蓄積による時間遅れがなくな
り時間応答特性が向上する。 ２．キャリア（ホール）の蓄積による電界が発生しなく
なるので、各部の電位が安定し、光−電流特性が安定す
る。 ３．活性層ないし吸収層において、キャリアの閉じ込め
が良くなる為、光−電流特性が向上する。 ４．キャリア吐き出し層及びキャリア吐き出し用電極を
設けたことにより時間応答特性が向上する。 ５．光検出器がＦＥＴ形にできて、光検出器作製の際に
プリアンプを同時に作製出来る事から集積化が容易であ
る。 ６．プリアンプとの集積化が容易であるため、より良い
Ｓ／Ｎ比が得られ、より高速に応答する。 ７．本発明の光検出器が高速応答可能なため、これによ
り構成した光通信ないしＬＡＮシステムがビットレート
の高い通信となる等の効果がある。
【００８７】また、以上説明したように、特に、光検出
器の伝搬導波手段の両側にｐ型不純物拡散層とｐ型オー
ミック電極、ｎ型不純物拡散層とｎ型オーミック電極を
設ける事で、上記の効果に加え次の様な効果が得られ
る。 （１）両電極間に逆方向バイアスを印加する事により活
性層ないし能動層以外の領域で発生したキャリア（電子
と正孔）を吐き出す事が可能となり、この結果、能動層
への正孔拡散による光検出器の時間応答特性の劣化の防
止がはかれ、同時に電子拡散による暗電流の増加も防ぐ
事が出来るので、Ｓ／Ｎ比の特性向上もはかれる。 （２）ｐ、ｎ型不純物拡散層により超格子構造の導波路
層を無秩序化する構造とすれば、その部分の屈折率が減
少し、導波光の横方向閉じ込めが向上する。
【００８８】また、特に、Ａｌの混晶比を徐々に変化さ
せた構造にすれば、以下に記載するような効果を奏す
る。 （１）クラッド層や導波路層のＡｌの混晶比を徐々に変
化させた構造でホールの吐き出しをより迅速かつ確実に
行なうことにより、ホールによる時間遅れがなくなり、
時間応答特性が更に向上する。 （２）ヘテロ界面でもホールが蓄積することがないの
で、不要な電界がさらに発生せず各部の電位が安定し、
光−電流特性が安定する。
【図面の簡単な説明】
【図１】本発明を実施した導波型光検出器の第１実施例
の斜視構成図である。
【図２】第１実施例のバイアス法を示す図である。
【図３】本発明を実施した導波型光検出器の第２実施例
の斜視構成図である。
【図４】第２実施例のバイアス法を示す図である。
【図５】本発明を実施した導波型光検出器の第３実施例
の斜視構成図である。
【図６】第３実施例のバイアス法を示す図である。
【図７】本発明を実施した導波型光検出器の第４実施例
の断面図である。
【図８】本発明を実施した導波型光検出器の第５実施例
の斜視構成図である。
【図９】第５実施例のバイアス法を示す図である。
【図１０】本発明を実施した導波型光検出器の第６実施
例の斜視構成図である。
【図１１】本発明を実施した導波型光検出器の第７実施
例の斜視構成図である。
【図１２】本発明を実施した導波型光検出器の第８実施
例の断面図である。
【図１３】本発明を実施した導波型光検出器の第９実施
例の斜視構成図である。
【図１４】本発明を実施した導波型光検出器の第９実施
例の断面図である。
【図１５】本発明を実施した導波型光検出器の第９実施
例に外部電圧印加した場合を示す断面図である。
【図１６】第９実施例において吸収キャリアの流れを示
した図である。
【図１７】本発明を実施した光検出器に信号を入射させ
る為の光学系の全体図である。
【図１８】本発明を実施した第９実施例のｐ、ｎ型不純
物拡散層に設けた電極に逆バイアスを印加した時のキャ
リアの流れを示した図である。
【図１９】本発明を実施した導波型光検出器の第１１実
施例の断面図である。
【図２０】本発明を実施した導波型光検出器の第１２実
施例の斜視構成図である。
【図２１】本発明を実施した導波型光検出器の第１２実
施例の断面図である。
【図２２】本発明を実施した第１３実施例である垂直入
射型光検出器の斜視構成図である。
【図２３】本発明を実施した第１３実施例である垂直入
射型光検出器の断面図である。
【図２４】本発明を実施した導波型光検出器の第１４実
施例の斜視構成図である。
【図２５】本発明の光検出器を用いて構成したバス型Ｌ
ＡＮシステムの構成図である。
【図２６】導波型光検出器の一提案例の斜視構成図であ
る。
【符号の説明】
１，３１，１４１，１７２ ｐ−ＧａＡｓ基板 ２，３２，１４２，１７３ ｐ−ＧａＡｓバッファ層 ３，３３ ｐ−ＡｌＧａＡｓ第１クラッド層 ４，２４，５４，６４，７４ 超格子導波路層 ５，３５，９５，１４５ φ−ＡｌＧａＡｓ第２クラ
ッド層 ６，２６，５６，６６，７６，９６，１４６，１７５，
１９６ ｎ−ＧａＡｓ活性層 ８，５８，９８ リッジ構造 １１，１０１，１４７，１７６，１９７ ソース電極 １２，１０２，１４８，１７７，１９８ ゲート電極 １３，１０３，１４９，１７８，１９９ ドレイン電
極 １５，２８ ホール吐き出し用電極 ２１，９１，１９１ 半絶縁性ＧａＡｓ基板 ２２，９２，１９２ φ−ＧａＡｓバッファ層 ２３，９３，１４３，１９３ φ−ＡｌＧａＡｓ第１
クラッド層 ２５，５５，６５，７５，１９５ ｐ−ＡｌＧａＡｓ
第２クラッド層 ３４，９４，１４４，１９４ 導波路層 ３６ φ−ＧａＡｓ活性層 ３７，７７ ショットキー電極 ３８，５９，６９，７９，８５，１５０，１７９ 基
板電極 ４３，８３ ｐ+−ＧａＡｓコンタクト層 ４４，５７，６７，７８，８４，２００ キャリア吐
き出し用電極 ５１，６１，７１ ｎ−ＧａＡｓ基板 ５２，６２，７２ ｎ−ＧａＡｓバッファ層 ５３，６３，７３ ｎ−ＡｌＧａＡｓ第１クラッド層 ９７ 絶縁層 ９９ 実装用電極 １０４ ｎ型不純物拡散層 １０５ ｐ型不純物拡散層 １０６ ｐ電極 １０７ ｎ電極 １１５，１５０ 信号光 １１６ 端面 １１８，１６０，１８０ 空乏層 １２０ 電子 １２１ ホール（正孔） １３０ 光学系 １３１ レーザーダイオード １３２ コリメーター １３３ アナモルフィックプリズムペア １３４ ビームエクスパンダ １３５ レシーバーレンズ １６１ 導波路 １７４ ｐ−ＡｌＧａＡｓバッファ層 ３００ 送信部 ３０１ 伝送路 ３０２ 受信部 ３５０ ノード ３８０ カップラ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−224268（ＪＰ，Ａ) 特開 昭61−29180（ＪＰ，Ａ) 特開 昭61−113286（ＪＰ，Ａ) 特開 昭64−24472（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/00 - 31/0392 H01L 31/10 - 31/119

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】導波路を構成する上部クラッド層と下部ク
    ラッド層に挟まれた導波路層を基板上に有し、且つ該上
    部クラッド層上に、該導波路で伝搬されてきた光を受光
    して検出する光検出手段の光吸収層を有する導波型光検
    出器であって、該上部クラッド層、該下部クラッド層、
    該導波路層、及び該基板のいずれかの領域で生成された
    キャリアを吐き出すための電極を該基板裏面に有するこ
    とを特徴とする導波型光検出器。
  2. 【請求項２】前記キャリアを吐き出すための電極がホー
    ル吐き出し用電極であることを特徴とする請求項１記載
    の光検出器。
  3. 【請求項３】前記上部クラッド層と下部クラッド層に挟
    まれた導波路層がｐ型バッファ層を介してｐ型基板上に
    作製され、且つ該ｐ型基板裏面にオーミック電極が設け
    られて前記キャリアを吐き出すための電極を構成してい
    ることを特徴とする請求項２記載の光検出器。
  4. 【請求項４】前記上部クラッド層と下部クラッド層に挟
    まれた導波路層がｎ型バッファ層を介してｎ型基板上に
    作製され、且つ該ｎ型基板裏面にオーミック電極が設け
    られて前記キャリアを吐き出すための電極を構成してい
    ることを特徴とする請求項１記載の光検出器。
  5. 【請求項５】前記光検出手段がＦＥＴ構造であることを
    特徴とする請求項１記載の光検出器。
  6. 【請求項６】前記吸収層の近傍の層を構成する物質のエ
    ネルギーバンドギャップが連続的になるように構成され
    ていることを特徴とする請求項１記載の光検出器。
  7. 【請求項７】前記吸収層に隣接する前記上部クラッド層
    と下部クラッド層と導波路層を構成する物質のエネルギ
    ーバンドギャップが、該導波路層を中心に対称的に連続
    的になるように構成されていることを特徴とする請求項
    ６記載の光検出器。
  8. 【請求項８】前記吸収層の近傍の層のヘテロ界面周辺が
    ＧａＡｓ、ＡｌＧａＡｓで構成されており、Ａｌの混晶
    比を変化させることにより、ヘテロ界面周辺のエネルギ
    ーバンドギャップが連続的に変化する様に構成されてい
    ることを特徴とする請求項６記載の光検出器。
  9. 【請求項９】バス型光ＬＡＮシステムにおいて、ノード
    装置中の受信部に請求項１記載の光検出器を備えて受信
    を行なうことを特徴とする光ＬＡＮシステム。
  10. 【請求項１０】光通信システムにおいて、ノード装置中
    の受信部に請求項１記載の光検出器を備えて受信を行な
    うことを特徴とする光通信システム。
JP14008992A 1991-05-24 1992-05-02 キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム Expired - Fee Related JP3233983B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP14008992A JP3233983B2 (ja) 1991-05-24 1992-05-02 キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム
AT92108667T ATE150211T1 (de) 1991-05-24 1992-05-22 Photodetektor fähig unerwünschte ladungsträger zu räumen, und ihn enthaltendes optisches kommunikationssystem
US07/886,922 US5298739A (en) 1991-05-24 1992-05-22 Photodetector capable of sweeping out unwanted carriers and an optical communication system including the same
DE69218040T DE69218040T2 (de) 1991-05-24 1992-05-22 Photodetektor fähig unerwünschte Ladungsträger zu räumen, und ihn enthaltendes optisches Kommunikationssystem
EP92108667A EP0514919B1 (en) 1991-05-24 1992-05-22 A photodetector capable of sweeping out unwanted carriers and an optical communication system including the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-149677 1991-05-24
JP14967791 1991-05-24
JP14008992A JP3233983B2 (ja) 1991-05-24 1992-05-02 キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム

Publications (2)

Publication Number Publication Date
JPH05160430A JPH05160430A (ja) 1993-06-25
JP3233983B2 true JP3233983B2 (ja) 2001-12-04

Family

ID=26472714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14008992A Expired - Fee Related JP3233983B2 (ja) 1991-05-24 1992-05-02 キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム

Country Status (5)

Country Link
US (1) US5298739A (ja)
EP (1) EP0514919B1 (ja)
JP (1) JP3233983B2 (ja)
AT (1) ATE150211T1 (ja)
DE (1) DE69218040T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432338A (en) * 1993-10-28 1995-07-11 Alliedsignal Inc. Silicon opto-electronic integrated circuit for fiber optic gyros or communication
US5536954A (en) * 1994-08-17 1996-07-16 The United States Of America As Represented By The Secretary Of The Army Optically coupled MESFET
DE19529558A1 (de) * 1995-08-11 1997-02-13 Bosch Gmbh Robert Anordnung zur Steuerung eines Halbleiterbauelementes mittels Licht und Verwendung
EP0965980A1 (en) * 1998-06-19 1999-12-22 Deutsche Thomson-Brandt Gmbh Device for amplifying and converting current signals into voltage signals
DE10228810B4 (de) * 2002-06-27 2010-09-30 Rohde & Schwarz Gmbh & Co. Kg Mikrowellen-Schaltung mit beleuchteten Feldeffekt-Transistoren
DE102004024368A1 (de) * 2004-05-17 2005-12-15 Rohde & Schwarz Gmbh & Co. Kg Beleuchtbares GaAs-Schaltbauteil mit transparentem Gehäuse und Mikrowellenschaltung hiermit
JP4604981B2 (ja) * 2005-11-24 2011-01-05 ソニー株式会社 半導体装置と光検出方法
JP5742344B2 (ja) * 2011-03-20 2015-07-01 富士通株式会社 受光素子、光受信器及び光受信モジュール
JP6836547B2 (ja) * 2018-05-21 2021-03-03 日本電信電話株式会社 光検出器
CN112201706A (zh) * 2020-08-31 2021-01-08 中国电子科技集团公司第三十八研究所 基于倏逝波耦合方式的波导集成光电探测器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3492549A (en) * 1968-04-17 1970-01-27 Ncr Co Bistable electroluminescent insulated gate field effect semiconductor device
US3993963A (en) * 1974-06-20 1976-11-23 Bell Telephone Laboratories, Incorporated Heterostructure devices, a light guiding layer having contiguous zones of different thickness and bandgap and method of making same
US4360246A (en) * 1980-05-23 1982-11-23 Hughes Aircraft Company Integrated waveguide and FET detector
US4553317A (en) * 1981-11-09 1985-11-19 Canon Kabushiki Kaisha Method of obtaining an impact ionization coefficient rate by junction of different kinds of semiconductors
JPS61113286A (ja) * 1984-11-08 1986-05-31 Nec Corp フオトデイテクタ−
JPS61140189A (ja) * 1984-12-12 1986-06-27 Canon Inc 半導体レ−ザ
US4879470A (en) * 1987-01-16 1989-11-07 Canon Kabushiki Kaisha Photoelectric converting apparatus having carrier eliminating means
DE3711617A1 (de) * 1987-04-07 1988-10-27 Siemens Ag Monolithisch integrierte wellenleiter-fotodioden-fet-kombination
JP2733263B2 (ja) * 1988-10-04 1998-03-30 キヤノン株式会社 集積型光ノードおよびそれを用いたバス型光情報システム
US5027177A (en) * 1989-07-24 1991-06-25 Hughes Aircraft Company Floating base lateral bipolar phototransistor with field effect gate voltage control

Also Published As

Publication number Publication date
DE69218040D1 (de) 1997-04-17
EP0514919A3 (ja) 1994-04-20
ATE150211T1 (de) 1997-03-15
EP0514919B1 (en) 1997-03-12
US5298739A (en) 1994-03-29
JPH05160430A (ja) 1993-06-25
EP0514919A2 (en) 1992-11-25
DE69218040T2 (de) 1997-07-31

Similar Documents

Publication Publication Date Title
US5120664A (en) Method of making an infrared imaging device
US4360246A (en) Integrated waveguide and FET detector
US5710439A (en) Optoelectronic integrated device having optical elements and electronic elements grown in a monolithic form on a GaAs ssubstrate
JP3162424B2 (ja) 導波型光検出器及びその作製方法
JP2002203983A (ja) 受光素子
JP3233983B2 (ja) キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム
JP3828982B2 (ja) 半導体受光素子
JPH05226789A (ja) 歪層量子井戸レーザを含む製品
US20220416108A1 (en) Optical Receiving Device and Manufacturing Method Therefor
JPH0834338B2 (ja) 半導体レーザ
JP3001280B2 (ja) 導波型光検出器
JPH04241473A (ja) アバランシェフォトダイオード
JPH08316522A (ja) Ｈｅｍｔ型光検出部を備えた光検出器
US20230253516A1 (en) Photodetector
JP3016758B2 (ja) 波長可変受光素子
JPH04242127A (ja) 導波型光検出器
JP2757319B2 (ja) Ｆｅｔ構造光検出器
KR0175441B1 (ko) 애벌랜치 포토다이오드의 제조방법
JPH07122774A (ja) 光検出器
JP3538061B2 (ja) 半導体受光素子とその製造方法
JPH06244395A (ja) 集積光検出器
JP2005086028A (ja) 半導体受光装置
JP2855887B2 (ja) 半導体レーザ及びその製造方法
JP2839084B2 (ja) 光半導体素子の製造方法
JPH04123473A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees