JP3230495B2 - Automatic wiring device and automatic wiring method - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、集積回路等におけ
る自動配線装置及び方法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to an automatic wiring apparatus and method for an integrated circuit or the like.

【０００２】[0002]

【従来の技術】従来から、ＬＳＩ等においては、回路図
に基づき、各電子部品間を自動的に配線する手法が広く
利用されている。このような自動配線方法は、ごく大ま
かに以下のような流れになる。 （１）設計者が各電子部品を用いて回路図を作成する。 （２）自動配線ツールが、この回路図に基づき自動的に
ＬＳＩ上の配線パターンを計算して求める。 （３）求められた配線パターンに基づき各種の回路動作
シミュレーションが行われ、回路動作検証が行われる。2. Description of the Related Art Conventionally, in an LSI or the like, a method of automatically wiring between electronic components based on a circuit diagram has been widely used. Such an automatic wiring method has the following general flow. (1) A designer creates a circuit diagram using each electronic component. (2) The automatic wiring tool automatically calculates and obtains the wiring pattern on the LSI based on the circuit diagram. (3) Various circuit operation simulations are performed based on the obtained wiring patterns, and circuit operation verification is performed.

【０００３】もちろん、必要により、回路図の変更や、
部品の配置配線のやり直しが行われ、最終的なＬＳＩ等
の設計が完了する。このような自動配線技術は、ＬＳＩ
等の設計効率に大きく影響を与えるため、この技術に関
する発明は種々なされている。[0003] Of course, if necessary, change the circuit diagram,
The placement and wiring of the components are redone, and the final design of the LSI and the like is completed. Such automatic wiring technology has been developed in LSI
In order to greatly affect the design efficiency of the technique, various inventions relating to this technology have been made.

【０００４】例えば、特開平７−３６９６４号公報に
は、レイアウトパターン（配置・配線パターン）検証装
置が示されている。この検証装置は、レイアウトデータ
や回路図の修正を行わずに、ノード分割を行い、設計時
間の短縮化を実現できる発明が開示されている。同号公
報によれば、従来の設計手法ではレイアウトパターンの
検証を行う際にノード分割（配線番号の分割）を行う必
要がある場合、レイアウトパターンデータや回路図の修
正が必要となり、時間が係るという問題があると指摘さ
れている。[0004] For example, Japanese Patent Application Laid-Open No. 7-36964 discloses a layout pattern (arrangement / wiring pattern) verification device. This verification device discloses an invention capable of dividing a node without correcting layout data or a circuit diagram, thereby realizing a reduction in design time. According to the above publication, in the conventional design method, when it is necessary to perform node division (division of wiring numbers) when verifying a layout pattern, it is necessary to correct layout pattern data and a circuit diagram, which takes time. It is pointed out that there is a problem.

【０００５】この問題に対し、同号公報の装置によれ
ば、レイアウトパターンデータに座標やノードの割り振
りを自動的に行い、これに基づき、ノード分割が必要か
否かを自動的に判断する手段が備えられていると述べら
れている。そして、座標の所望の位置に割り振られた指
定ノードの抽出を行う手段が備えられており、自動的に
ノードの分割を行うことができると述べられている。そ
の結果、同号公報に記載の装置によれば、レイアウトパ
ターンや回路図の修正を行うことなくノード分割が可能
となり、設計時間の短縮を図ることができると述べられ
ている。In order to solve this problem, according to the device disclosed in the above-mentioned publication, a method of automatically allocating coordinates and nodes to layout pattern data and automatically determining whether or not node division is necessary based on the allocation is performed. Is said to be provided. It is described that means for extracting a designated node assigned to a desired position of coordinates is provided, and that the node can be automatically divided. As a result, according to the device described in the publication, it is described that the node can be divided without modifying the layout pattern or the circuit diagram, and the design time can be reduced.

【０００６】また、例えば、特開平９−１１４８７１号
公報には、回路抽出装置が示されている。ここに示され
ている装置は、レイアウトデータにノード生成情報を与
えて、任意の位置に識別可能なノードを付与する装置で
ある。同号公報によれば、従来は、ノードの回路上の位
置が識別困難であり、シミュレーション時のプローブポ
イントの特定が困難であったと述べられている。これに
対し、同号公報の装置によれば、識別可能なノードが生
成されるため、係るノード名をネットリストに反映させ
ることができると述べられている。その結果、プローブ
ポイントの指定が容易となり、シミュレーションが行い
やすくなると述べられている。[0006] For example, Japanese Patent Application Laid-Open No. 9-114871 discloses a circuit extraction device. The apparatus shown here is an apparatus that gives node generation information to layout data and gives an identifiable node to an arbitrary position. According to the publication, it has been described that conventionally, it is difficult to identify a position of a node on a circuit, and it is difficult to specify a probe point during a simulation. On the other hand, according to the device of the same publication, it is described that an identifiable node is generated, so that the node name can be reflected in a netlist. As a result, it is described that designation of a probe point is facilitated and simulation is facilitated.

【０００７】また、同号公報の装置によれば、上記ノー
ド生成情報を与えることにより、階層構造を有する回路
のレイアウトデータに対して、階層間の識別を可能とす
るノードを生成することもできると述べられている。Further, according to the device disclosed in the above publication, by giving the above-mentioned node generation information, it is possible to generate a node which enables discrimination between layers with respect to layout data of a circuit having a hierarchical structure. It is stated.

【０００８】さらに、特開平９−１９８４１４号公報に
は、レイアウトパターン検証方法が開示されている。同
号公報に記載されている検証方法は、まず、配線名を認
識できるパターンデータ１１を、矩形データに分割し、
この分割データにそれぞれ名称を付加したデータを作成
する。そして、この名称を付加したデータに基づき、レ
イアウトパターンの検証を行い、検証違反を、分割した
矩形データに基づき、矩形データごとに絞り込んで出力
することができると述べられている。その結果、エラー
（検証違反）が発生した箇所を絞り込んで表示すること
ができ、検証効率が向上すると述べられている。このよ
うに、自動配線に関する技術は数多く提案されている。Further, Japanese Patent Laid-Open No. Hei 9-198414 discloses a layout pattern verification method. In the verification method described in the same publication, first, pattern data 11 capable of recognizing wiring names is divided into rectangular data,
Data is created by adding a name to each of the divided data. It is described that a layout pattern is verified based on the data to which the name is added, and verification violations can be narrowed down and output for each rectangular data based on the divided rectangular data. As a result, it is described that a portion where an error (a verification violation) has occurred can be narrowed down and displayed, thereby improving verification efficiency. Thus, many techniques relating to automatic wiring have been proposed.

【０００９】[0009]

【発明が解決しようとする課題】さて、近年、通信機器
が発達し、小型の通信機器が広く活用されている。特
に、極めて小型の通信機器においては、そのアンテナも
内部のアナログＩＣにしばしば内蔵される。すなわち、
アナログＩＣ内部の配線パターンをそのまま通信機器の
アンテナとして利用するのである。このように配線パタ
ーンそのものをアンテナとして使用するためには、その
配線パターンは、電磁波を送受波しアンテナとして動作
を行うために所定の配線パターンをとらなければならな
い。In recent years, communication devices have been developed, and small communication devices have been widely used. Particularly, in a very small communication device, its antenna is often built in an internal analog IC. That is,
The wiring pattern inside the analog IC is used as it is as the antenna of the communication device. As described above, in order to use the wiring pattern itself as an antenna, the wiring pattern must take a predetermined wiring pattern in order to transmit and receive electromagnetic waves and operate as an antenna.

【００１０】しかしながら、従来の自動配線方法や装置
においては、電子素子間の配線を自動的に行うものの、
所定の配線パターンを採用させることは困難であった。
すなわち、従来の自動配線方法や装置は、電子素子間の
配線を行う場合に、主にその素子間の接続情報に着目
し、素子間の電気的な接続を所定の電気的な条件を満た
すように行っているだけであった。そのため、配線自体
がどのようなパターンになるかは自動配線が完了するま
で特定できなかった。However, in the conventional automatic wiring method and apparatus, wiring between electronic elements is performed automatically,
It was difficult to adopt a predetermined wiring pattern.
That is, the conventional automatic wiring method and apparatus, when wiring between electronic elements, mainly focuses on connection information between the elements, and sets the electrical connection between the elements to satisfy a predetermined electrical condition. Was just going to. Therefore, the pattern of the wiring itself could not be specified until the automatic wiring was completed.

【００１１】例えば、図７に示されているような回路図
データに対して、従来の自動配線手法を適用した場合に
ついて説明する。この図において、Ａは、端子、例えば
電源やGND端子といったアンテナ配線となる外部入出力
端子である。また、ａ、ｃ、ｄ、ｇは、ドットを表す。
ドットとは、配線が交わる点を意味し、以下ドットａ、
ドットｃ、ドットｄ、ドットｇ等と呼ぶ。また、ｂ、
ｅ、ｆ、ｈは、素子の端子、すなわちピンを表す。ま
た、図中、ａ−ｂ、ａ−ｃ、ｃ−ｄ、ｄ−ｅ、ｄ−ｆ、
ｃ−ｇ、ｇ−ｈがアンテナ配線の所望のパターンを表
す。なお、ピンｂ、ｅ、ｆ、ｈは、例として抵抗素子の
端子（ピン）として描かれている。もちろん、この抵抗
素子は回路の種類によっては、容量素子であったり、ま
たトランジスタ等の場合もある。For example, a case where a conventional automatic wiring method is applied to circuit diagram data as shown in FIG. 7 will be described. In this figure, A is an external input / output terminal serving as a terminal, for example, an antenna wiring such as a power supply or GND terminal. A, c, d, and g represent dots.
The dot means a point where the wirings intersect, and the dot a,
They are called dot c, dot d, dot g, and the like. Also, b,
e, f, and h represent terminals of the element, that is, pins. Also, in the figure, ab, ac, cd, de, df,
cg and gh represent desired patterns of the antenna wiring. The pins b, e, f, and h are drawn as terminals (pins) of the resistance element, for example. Of course, this resistance element may be a capacitance element or a transistor depending on the type of circuit.

【００１２】さて、このような所定の配線パターンでア
ンテナ配線を構築したい場合に、図７の回路図データに
基づいて、そのまま従来の手法でネットリストを作成す
ると、ａ−ｂ、ａ−ｃ、ｃ−ｄ、ｄ−ｅ、ｄ−ｆ、ｃ−
ｇ、ｇ−ｈの各配線間の区別が付かない。これは従来の
ネットリスト作成手法においては、各電子素子間の接続
のみが認識されているため、単なる配線の交差点である
ドットは無視されて配線が行われるからである。そのた
め、図７の回路図データの全ての部分に対し、単一のネ
ットのみが作成されていた。換言すれば、全て同一のネ
ット名が割り当てられていたのである。Now, when it is desired to construct an antenna wiring with such a predetermined wiring pattern, if a netlist is directly created by a conventional method based on the circuit diagram data of FIG. 7, ab, ac, cd, de, df, c-
There is no distinction between g and gh wirings. This is because, in the conventional netlist creation method, only the connection between the electronic elements is recognized, so that the wiring, which is a mere intersection of wiring, is ignored and wiring is performed. Therefore, only a single net has been created for all portions of the circuit diagram data of FIG. In other words, the same net name was all assigned.

【００１３】その結果、上記ａ−ｂ、ａ−ｃ、ｃ−ｄ、
ｄ−ｅ、ｄ−ｆ、ｃ−ｇ、ｇ−ｈという配線パターンが
無視されて、例えば図８のような配線結果にもなりかね
なかった。図８に示されている回路図は、図７の回路図
に基づいて実際に自動配線をした結果の一例をいわば模
式的に表したものである。従来の自動配線手法では、各
電子素子の端子間を電気的に接続することを念頭に置い
ているため、単なる配線の交差点であるドットａ、ｃ、
ｄ、ｇを必ずしも通過しない配線が生成されている。As a result, the above ab, ac, cd,
The wiring patterns de, df, cg, and gh were ignored, which could result in a wiring result as shown in FIG. 8, for example. The circuit diagram shown in FIG. 8 schematically shows an example of the result of actual automatic wiring based on the circuit diagram of FIG. In the conventional automatic wiring method, since it is intended to electrically connect the terminals of each electronic element, dots a, c, which are merely intersections of the wiring, are used.
Wirings that do not necessarily pass through d and g are generated.

【００１４】例えば、図８に示されいる例においては、
ドットｃやｄは無視されて配線が引かれている。この図
８においても、電気的な接続関係は図７の回路図と同様
であるが、配線のパターン（配線の態様）が異なってい
る。このように、従来の配線手法では、設計者がアンテ
ナ等の所定の配線パターンを採用させたい部分について
その配線パターンに基づいた回路図（図７）を作成して
も、自動配線の結果はその所定の配線パターンを無視し
たものとなってしまう場合もあった。For example, in the example shown in FIG.
The dots c and d are ignored and wiring is drawn. In FIG. 8 as well, the electrical connection relationship is the same as that of the circuit diagram in FIG. As described above, according to the conventional wiring method, even if the designer creates a circuit diagram (FIG. 7) based on the wiring pattern for a part where the predetermined wiring pattern, such as an antenna, is to be adopted, the result of the automatic wiring does not In some cases, the predetermined wiring pattern is ignored.

【００１５】したがって、アナログＩＣ内部に設けられ
るアンテナのように、配線自体を所望のパターンにした
い場合には、その配線部分だけを設計者が別個に一本一
本マニュアルで配線する必要があった。その結果、この
種のアナログＩＣでは、一般のＬＳＩ等に比べて設計効
率が悪化してしまう事態も想定された。Therefore, when it is desired to form the wiring itself into a desired pattern like an antenna provided inside an analog IC, it is necessary for the designer to separately and manually wire only the wiring portion one by one. . As a result, it has been assumed that the design efficiency of this type of analog IC is worse than that of a general LSI or the like.

【００１６】本発明は、このような課題に鑑みなされた
ものであり、アンテナ配線のように所定の配線パターン
をとらなければならない配線に対しても自動配線の対象
とすることができる自動配線装置及び方法を提供するこ
とを目的とする。The present invention has been made in view of the above problems, and an automatic wiring apparatus capable of automatically wiring wiring that must have a predetermined wiring pattern such as antenna wiring. And a method.

【００１７】[0017]

【課題を解決するための手段】本発明は、上記課題を解
決するために、２種類の仮想素子を回路図中において用
いる。それらは、分割認識マクロ、及び、配線分割マク
ロと呼ぶ。According to the present invention, two kinds of virtual elements are used in a circuit diagram to solve the above-mentioned problems. These are called a division recognition macro and a wiring division macro.

【００１８】分割認識マクロとは、回路図中に接続され
る仮想素子であって、この仮想素子に接続する回路のう
ち、所定の回路に対し、他の回路とは別個の独立したネ
ットを生成すべきことを指示する情報を含む仮想素子を
いう。A division recognition macro is a virtual element connected in a circuit diagram. Of the circuits connected to the virtual element, a predetermined circuit is used to generate an independent net separate from other circuits. A virtual element that includes information indicating what to do.

【００１９】配線分割マクロとは、回路図中に接続され
る仮想素子であって、この仮想素子に接続する各回路に
対して、それぞれ別個の独立したネットを生成すべきこ
とを指示する情報を含む仮想素子をいう。A wiring division macro is a virtual element connected in a circuit diagram, and information for instructing each circuit connected to this virtual element to generate a separate and independent net. Includes virtual elements.

【００２０】このような２種類の仮想素子を用いて、以
下のような流れで、アンテナ等の回路部分を含む回路の
自動配線が行われる。Using such two types of virtual elements, automatic wiring of a circuit including a circuit portion such as an antenna is performed in the following flow.

【００２１】（１）まず、通常の回路図データに対し、
設計者が、分割認識マクロを、所定の配線パターンを採
用させたい回路部分に接続する。この場合、接続の仕方
によっては、接続する回路部分が２個以上ある場合があ
る。このような場合は、その分割認識マクロに、他の回
路部分と独立したネットを生成すべき回路部分を指示す
る情報を付加する。この情報によって指示される回路部
分は、上述したように、例えばアンテナ回路等の所定の
配線パターンを採用させたい回路部分である。また、こ
の分割認識マクロが接続された回路図データを、通常の
回路図データと区別して、本文では分割認識回路図デー
タと呼ぶ。(1) First, for normal circuit diagram data,
A designer connects the division recognition macro to a circuit part where a predetermined wiring pattern is to be adopted. In this case, depending on the connection method, there may be two or more circuit portions to be connected. In such a case, information indicating a circuit part to generate a net independent of other circuit parts is added to the division recognition macro. The circuit portion indicated by this information is a circuit portion for which a predetermined wiring pattern such as an antenna circuit is to be adopted, as described above. Also, the circuit diagram data to which the division recognition macro is connected is distinguished from normal circuit diagram data, and is referred to as division recognition circuit diagram data in the text.

【００２２】（２）このようにして分割認識マクロを含
む回路図データが作成された後、本発明に係る第１ネッ
トリスト生成手段を用いて、前記回路図データに基づき
ネットリストの生成が行われる。この第１ネットリスト
生成手段は、上記分割認識マクロを認識し、分割認識マ
クロが指示する回路部分に対して別個にネットを生成す
る。このようにして生成されたネットリストを分割ネッ
トリストと呼ぶ。(2) After the circuit diagram data including the division recognition macro is created in this way, the first netlist generating means according to the present invention is used to generate a netlist based on the circuit diagram data. Will be The first netlist generating means recognizes the division recognition macro and generates a net separately for a circuit portion specified by the division recognition macro. The netlist generated in this way is called a divided netlist.

【００２３】（３）次に、本発明に係る分割ネット抽出
手段が、分割ネットリストから、上記分割認識マクロで
指示された回路部分に基づき生成されたネットのみを抽
出する。この抽出されたネットは、上述したアンテナ回
路のように所定の配線パターンをとらせたい回路部分に
対応するネットである。(3) Next, the split net extracting means according to the present invention extracts only nets generated based on the circuit portion specified by the split recognition macro from the split net list. The extracted net is a net corresponding to a circuit portion where a predetermined wiring pattern is to be formed, such as the above-described antenna circuit.

【００２４】（４）次に、本発明に係る配線分割マクロ
挿入手段が、上記抽出したネットと、分割認識回路図デ
ータと、に基づき、前記分割認識回路図データ中の所定
のドットを配線分割マクロと入れ換える。入れ換えるド
ットは、上記抽出したネットのネット番号に対応する全
てのネットに対して行われる。換言すれば、抽出したネ
ットに対応する回路部分に含まれる全てのドットを前記
配線分割マクロと入れ換える。配線分割マクロは上記分
割認識マクロとは異なり、接続する各階路部分の全てに
対し、別個独立にネットを生成することを指示する仮想
素子であるため、特に所定の回路のみを指示する情報を
付与する必要はない。このようにして配線分割マクロが
挿入された回路図データを最終回路図データと呼ぶ。な
お、この際、分割認識マクロはその役目を終えたため、
最終回路図データ中から削除される。(4) Next, the wiring division macro insertion means according to the present invention divides predetermined dots in the division recognition circuit diagram data into wiring based on the extracted net and the division recognition circuit diagram data. Replace with macro. The replacement of dots is performed for all nets corresponding to the extracted net numbers. In other words, all the dots included in the circuit portion corresponding to the extracted net are replaced with the wiring division macro. Unlike the above-described division recognition macro, the wiring division macro is a virtual element that instructs to generate a net independently for each of the connected floor portions, and therefore, information particularly instructing only a predetermined circuit is added. do not have to. The circuit diagram data into which the wiring division macro has been inserted in this manner is called final circuit diagram data. In this case, since the division recognition macro has finished its role,
It is deleted from the final circuit diagram data.

【００２５】（５）最後に、この最終回路図データに基
づき、本発明に係る第２ネットリスト生成手段がネット
リストを作成する。この第２ネットリスト生成手段は、
回路図データ中にある配線分割マクロが接続している回
路部分に対して、それぞれ別個にネットを生成する。こ
の第２ネットリスト生成手段が作成したネットリスト
を、最終ネットリストと呼ぶ。この最終ネットリスト
は、レイアウト設計工程に供給される。(5) Finally, based on the final circuit diagram data, the second netlist generating means according to the present invention creates a netlist. This second netlist generation means includes:
A net is separately generated for each circuit portion connected to the wiring division macro in the circuit diagram data. The netlist created by the second netlist generation unit is called a final netlist. This final net list is supplied to the layout design process.

【００２６】このようにして、本発明では、所定の配線
パターンで配線を行いたい回路部分を分割認識マクロで
指定し、また、指定された回路部分からドットで分割し
たネットを生成するために、配線分割マクロをそれぞれ
のドットと置き換えた。この結果、ドットで分割された
配線部分に対して別個にネットが生成されたネットリス
トが得られる。したがって、必ずドットを通過するよう
に配線が行われ、所定の回路部分に対し、所望の配線パ
ターンで配線を行わせることが自動的に実行される。As described above, according to the present invention, in order to specify a circuit portion to be wired with a predetermined wiring pattern by the division recognition macro, and to generate a net divided by dots from the specified circuit portion, Replaced the wiring division macro with each dot. As a result, a net list in which nets are separately generated for the wiring portions divided by the dots is obtained. Therefore, wiring is always performed so as to pass through the dots, and wiring to a predetermined circuit portion in a desired wiring pattern is automatically executed.

【００２７】具体的には、本発明は以下のような、手段
を採用している。請求項１記載の本発明は、上記課題を
解決するために、分割認識マクロを含む分割認識回路図
データを入力し、ネットリストを生成する手段であっ
て、前記分割認識マクロが指定する回路部分に対して別
個独立のネットを生成し、分割ネットリストを出力する
第１ネットリスト生成手段と、前記第１ネットリスト生
成手段が出力した分割ネットリストから、前記分割認識
マクロによって指定されている１個以上の回路部分にそ
れぞれ対応して生成された１個以上の分割ネットを抽出
し、抽出した結果である抽出ネットを出力する分割ネッ
ト抽出手段と、前記抽出ネットと前記分割認識回路デー
タとに基づき、前記分割認識マクロが指定する回路部分
に含まれる全てのドットに、配線分割マクロを挿入し、
最終回路図データを出力する配線分割マクロ挿入手段
と、前記最終回路図データを入力し、ネットリストを生
成する手段であって、前記配線分割マクロが接続してい
る回路部分に対して別個独立のネットを生成し、最終ネ
ットリストを出力する第２ネットリスト生成手段と、を
含む構成としてある。Specifically, the present invention employs the following means. In order to solve the above-mentioned problem, the present invention according to claim 1 is a means for inputting division recognition circuit diagram data including a division recognition macro and generating a netlist, wherein a circuit portion designated by the division recognition macro is provided. A first netlist generating means for generating a separate and independent net with respect to, and outputting a divided netlist; Divided net extracting means for extracting one or more divided nets generated corresponding to each of the at least one circuit part and outputting an extracted net as an extracted result; and the extracted net and the division recognition circuit data. A wiring division macro is inserted into all the dots included in the circuit part specified by the division recognition macro,
Wiring division macro inserting means for outputting final circuit diagram data, and means for inputting the final circuit diagram data and generating a netlist, wherein the circuit division is connected to the circuit part to which the wiring division macro is connected. And a second netlist generating means for generating a net and outputting a final netlist.

【００２８】このため、所定の配線パターンを採用した
い回路部分に対し、別個独立にネットを生成することが
できる。また、その独立に生成したネットに対応する回
路部分のドットを配線分割マクロと置き換えることによ
り。各ノードごとに別個のネットが生成される。したが
って、回路の設計者は、所定の配線パターンを採用した
い回路部分に分割認識マクロを接続するだけで、自動的
に所望の配線を行わせることができる。Therefore, a net can be generated independently and independently for a circuit portion where a predetermined wiring pattern is to be adopted. Also, by replacing the dot of the circuit portion corresponding to the independently generated net with the wiring division macro. A separate net is created for each node. Therefore, a circuit designer can automatically perform a desired wiring simply by connecting the division recognition macro to a circuit portion where a predetermined wiring pattern is to be adopted.

【００２９】[0029]

【００３０】[0030]

【００３１】[0031]

【００３２】また、請求項２の本発明は、上記請求項１
の発明に対して、さらに、前記分割認識マクロは、前記
分割認識マクロが接続する複数の回路部分のうち、所定
の回路部分に対してのみ、別個独立にネットを生成する
ことを指定する情報を含むことを特徴とする自動配線装
置である。Further, the present invention of claim 2 provides the above-mentioned claim 1.
Respect of the invention, further, the divided recognition macro out of the plurality of circuit portions of the divided recognition macro connect only to a predetermined circuit section, the information specifying to generate a net independently An automatic wiring device characterized by including:

【００３３】分割認識マクロは、回路図データ中に挿入
するため、２端子素子や、３端子素子の形態をとること
がある。この場合、所定の配線パターンをとらせたい回
路部分は、その分割認識マクロの接続する回路の中の１
部分であることがある。このような場合も考慮し、分割
認識マクロには、その接続する複数の回路部分の中でど
の回路部分が所定の配線パターンをとらせたい回路部分
であるのかを指定する情報を含ませることが望ましい。
このような情報を付与することによって、より的確に上
記所定の回路部分を指定させることができる。A division recognition macro may take the form of a two-terminal element or a three-terminal element to be inserted into circuit diagram data. In this case, the circuit portion for which a predetermined wiring pattern is to be formed is one of the circuits connected to the division recognition macro.
May be part. In consideration of such a case, the division recognition macro may include information for specifying which circuit part among the plurality of circuit parts to be connected is a circuit part for which a predetermined wiring pattern is to be obtained. desirable.
By providing such information, the predetermined circuit portion can be specified more accurately.

【００３４】また、請求項３の本発明は、さらに前記配
線分割マクロ挿入手段は、前記分割認識回路図データか
ら、前記分割認識マクロを削除することを特徴とする自
動配線装置である。Further , the present invention according to claim 3 is the automatic wiring device, wherein the wiring division macro inserting means deletes the division recognition macro from the division recognition circuit diagram data.

【００３５】分割認識マクロによって指定される回路部
分を認識し、配線分割マクロをドットと入れ換えた後
は、前記分割認識マクロはもはや不要である。したがっ
て、本発明ではこの分割認識マクロを、その役目を終え
た後に削除したのである。After recognizing the circuit portion specified by the division recognition macro and replacing the wiring division macro with a dot, the division recognition macro is no longer necessary. Therefore, in the present invention, the division recognition macro is deleted after finishing its role.

【００３６】請求項４〜６は、本発明の技術的思想を方
法として具現化したものであり、その作用は、上記請求
項１〜３と実質的には同様である。Claims 4 to 6 embody the technical idea of the present invention as a method, and their functions are substantially the same as those of claims 1 to 3 above.

【００３７】なお、上記従来技術と本発明の相違点は、
以下の通りである。まず、特開平７−３６９６４号公報
は、上述したように、レイアウトパターンから分割され
たノードを抽出することによって、その分割されたノー
ドに対して回路の修正やレイアウト修正をせずに回路の
検証を行うことを目的とする。The difference between the above-mentioned prior art and the present invention is as follows.
It is as follows. First, as described above, Japanese Patent Application Laid-Open No. 7-36964 discloses a method of extracting a divided node from a layout pattern and verifying the circuit without correcting the circuit or the layout of the divided node. The purpose is to do.

【００３８】これに対し、本発明は、回路図データを展
開することによって、分割されていない回路図データを
自動的に分割し、従来手動で配線をしていた部分に対し
て自動配線を可能にすることを目的とするものである。On the other hand, according to the present invention, by expanding the circuit diagram data, the undivided circuit diagram data is automatically divided, and automatic wiring can be performed for a portion which has been manually wired conventionally. It is intended to be.

【００３９】また、特開平９−１１４８７１号公報は、
レイアウトデータにノード生成情報を付加することによ
ってレイアウト後のシミュレーション（バックアノテー
ション）を実行しやすくすることを目的としている。Further, Japanese Patent Application Laid-Open No. 9-114871 discloses that
An object of the present invention is to make it easy to execute a simulation (back annotation) after layout by adding node generation information to layout data.

【００４０】これに対して、本発明は、回路図データに
ノード生成情報を付加することによって、アンテナ配線
等を自動的に実行することを目的とする。On the other hand, an object of the present invention is to automatically execute antenna wiring and the like by adding node generation information to circuit diagram data.

【００４１】さらに、特開平９−１９８４１４号公報に
は、レイアウト後のアルミ配線矩形を分割することによ
って検証結果の表示を見やすくなるという効果を奏す
る。Furthermore, Japanese Patent Application Laid-Open No. 9-198414 has an effect that the display of the verification result becomes easy to see by dividing the aluminum wiring rectangle after layout.

【００４２】これに対して、本発明は回路図データか
ら、アンテナ配線部分等のみを分割することによって、
アンテナ配線等を自動的に行いうるという効果を奏する
ものである。On the other hand, the present invention divides only the antenna wiring portion and the like from the circuit diagram data,
This has the effect of automatically performing antenna wiring and the like.

【００４３】[0043]

【発明の実施の形態】以下、本発明の好適な実施の形態
を図面に基づいて説明する。 ［実施の形態１］ １−１．自動配線装置の構成 図１には、本実施の形態に係る自動配線装置の構成ブロ
ック図が示されている。この図に示されているように、
この自動配線装置１０は、第１ネットリスト生成手段１
２を備えている。この第１ネットリスト生成手段１２
は、分割認識回路図データ、すなわち分割認識マクロを
含む回路図データを入力し、この分割認識マクロによっ
て指定された回路部分に対し、別個のネットを生成す
る。この第１ネットリスト生成手段１２は、具体的には
ソフトウェアで構成され、その詳細な動作はフローチャ
ートに基づき後に詳述する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. Embodiment 1 1-1. Configuration of Automatic Wiring Apparatus FIG. 1 shows a configuration block diagram of an automatic wiring apparatus according to the present embodiment. As shown in this figure,
This automatic wiring device 10 includes a first netlist generation unit 1
2 is provided. This first netlist generation means 12
Inputs division recognition circuit diagram data, that is, circuit diagram data including a division recognition macro, and generates a separate net for a circuit portion specified by the division recognition macro. The first netlist generation means 12 is specifically constituted by software, and its detailed operation will be described later in detail with reference to a flowchart.

【００４４】また、この自動配線装置１０は、分割ネッ
ト抽出手段１４を備えている。分割ネット抽出手段１４
は、上記第１ネットリスト生成手段が生成した分割ネッ
トリストの中から、分割認識マクロが指定する回路部分
に対応して作成されたネットのみを抽出する。この抽出
したネットを抽出ネットと呼ぶ。この抽出するネット
は、第１ネットリスト生成手段１２が前記分割認識マク
ロの指定に基づき生成したものである。抽出ネットは１
個だけでなく、複数個である場合もある。抽出ネットが
複数個とは、分割認識マクロが指定する回路部分が複数
個あり、それに応じて前記第１ネットリスト生成手段が
複数個のネットを各階路部分に対して生成したことを意
味する。この分割ネット抽出手段１４も、具体的にはソ
フトウェアで構成され、その詳細な動作もフローチャー
トに基づき後に詳述する。Further, the automatic wiring device 10 includes a divided net extracting means 14. Divided net extraction means 14
Extracts only the net created corresponding to the circuit part specified by the division recognition macro from the divided netlist generated by the first netlist generating means. This extracted net is called an extracted net. The nets to be extracted are generated by the first net list generating means 12 based on the designation of the division recognition macro. The extraction net is 1
Not only the number but also a plurality. A plurality of extracted nets means that there are a plurality of circuit portions specified by the division recognition macro, and the first net list generating means has generated a plurality of nets for each floor portion accordingly. The divided net extracting means 14 is also specifically constituted by software, and its detailed operation will be described later in detail based on a flowchart.

【００４５】また、この自動配線装置１０は、配線分割
マクロ挿入手段１６を備えている。配線分割マクロ挿入
手段１６は、上記分割認識回路図データと上記抽出ネッ
トとに基づき、この抽出ネットが対応する回路部分に対
して、配線分割マクロを挿入する。挿入する位置は、前
記対応する回路部分に含まれる全てのドットである。こ
のようして、配線分割マクロが所定の回路部分の全ての
ドットに挿入された回路図データが、上述したように最
終回路図データである。この配線分割マクロ挿入手段１
６も、具体的にはソフトウェアで構成され、その詳細な
動作もフローチャートに基づき後に詳述する。Further, the automatic wiring device 10 includes wiring division macro inserting means 16. The wiring division macro inserting means 16 inserts a wiring division macro into a circuit portion corresponding to the extracted net based on the division recognition circuit diagram data and the extracted net. Insertion positions are all dots included in the corresponding circuit portion. Thus, the circuit diagram data in which the wiring division macro is inserted into all the dots of the predetermined circuit portion is the final circuit diagram data as described above. This wiring division macro insertion means 1
6 is also specifically constituted by software, and its detailed operation will be described later in detail with reference to flowcharts.

【００４６】さらに、この自動配線装置１０は、第２ネ
ットリスト生成手段１８を備えている。第２ネットリス
ト生成手段１８は、上記最終回路図データに基づき、ネ
ットリストを生成する。この生成の際、第２ネットリス
ト生成手段１８は、最終回路図データに挿入されている
配線分割マクロに応じて、その配線分割マクロが接続し
ている各回路部分に対してそれぞれ別個のネットを生成
する。このようにして生成されたネットリストが上述し
たように最終ネットリストである。この最終ネットリス
トは、回路図データ中のドットで分割されたネットから
なるネットリストであるため、必ずドットを通過する配
線が生成される。その結果、設計者が意図した所望の配
線パターンで配線を生成することができる。この第２ネ
ットリスト生成手段１８も、具体的にはソフトウェアで
構成され、その詳細な動作はフローチャートに基づき次
に詳述する。Further, the automatic wiring device 10 includes a second netlist generating means 18. The second netlist generating means 18 generates a netlist based on the final circuit diagram data. At the time of this generation, the second netlist generating means 18 generates a separate net for each circuit portion connected to the wiring division macro according to the wiring division macro inserted in the final circuit diagram data. Generate. The netlist thus generated is the final netlist as described above. Since this final netlist is a netlist composed of nets divided by dots in the circuit diagram data, wiring that always passes through the dots is generated. As a result, a wiring can be generated with a desired wiring pattern intended by the designer. The second netlist generating means 18 is also specifically constituted by software, and its detailed operation will be described in detail below with reference to a flowchart.

【００４７】１−２．自動配線の動作 以下、フローチャートに基づき、本発明の動作を詳細に
説明する。図２には本実施の形態の自動配線装置の動作
を表すフローチャートが示されている。1-2. Operation of Automatic Wiring Hereinafter, the operation of the present invention will be described in detail based on a flowchart. FIG. 2 is a flowchart showing the operation of the automatic wiring device according to the present embodiment.

【００４８】まず、ステップＳ２−１においては、設計
者が回路図データの作成を行う。ここで作成される回路
図データは、上述した分割マクロを用いた分割認識回路
図データである。この分割認識回路図データの例が、図
３に示されている。この図に示されているように、分割
認識マクロ２０は、例えば２端子素子であり、一方の端
子Ｘは、外部入出力端子Ａに接続されており、他方の端
子Ｙは、ドットａ、ｃ、ｄ、ｇ及びピンｂ、ｅ、ｆ、ｈ
が接続されている。First, in step S2-1, a designer creates circuit diagram data. The circuit diagram data created here is division recognition circuit diagram data using the above-described division macro. FIG. 3 shows an example of the division recognition circuit diagram data. As shown in this figure, the division recognition macro 20 is, for example, a two-terminal element, one terminal X is connected to an external input / output terminal A, and the other terminal Y is connected to dots a and c. , D, g and pins b, e, f, h
Is connected.

【００４９】この図３に示されている分割認識回路図デ
ータが、従来の回路図データと異なる点は、設計者が、
分割認識マクロ２０を、回路図データ通りの配線のパタ
ーンを採用したい回路部分に接続している点である。そ
して、設計者は、この分割認識マクロ２０に、端子Ｙに
接続している回路部分が独立してネットを作成すべきこ
とを意味する情報を付与するのである。これによって、
次に述べるように、第１ネットリスト作成手段１２が、
端子Ｙ側に接続している回路部分に対して独立してネッ
トを生成する。The difference between the divisional recognition circuit diagram data shown in FIG. 3 and the conventional circuit diagram data is that the designer
The point is that the division recognition macro 20 is connected to a circuit portion where a wiring pattern according to circuit diagram data is to be adopted. Then, the designer assigns to the division recognition macro 20 information that means that the circuit portion connected to the terminal Y should independently create a net. by this,
As described below, the first netlist creating means 12
A net is generated independently for the circuit portion connected to the terminal Y side.

【００５０】次に、ステップＳ２−２は、第１ネットリ
スト生成ステップであり、上記ステップＳ２−１におい
て設計者が作成した分割認識回路図データに基づき、ネ
ットリストの生成を行う。ネットリストの生成は、上述
した第１ネットリスト生成手段１２が行う。第１ネット
リスト生成手段１２は、上記分割認識回路図データに中
に分割認識マクロ２０がある場合には、その分割認識マ
クロ２０が指定する回路部分に対して独立してネットを
生成する。生成したネットリストは例えば以下の表１の
ようになる。Next, step S2-2 is a first netlist generation step, in which a netlist is generated based on the division recognition circuit diagram data created by the designer in step S2-1. The generation of the netlist is performed by the first netlist generation unit 12 described above. When there is a division recognition macro 20 in the division recognition circuit diagram data, the first net list generation means 12 independently generates a net for a circuit portion specified by the division recognition macro 20. The generated netlist is as shown in Table 1 below, for example.

【００５１】[0051]

【表１】 [Table 1]

【００５２】ここで、ピン群（電子素子の端子群）とは
ピンｂ、ｅ、ｆ、ｈを意味する。なお、ドットａ、ｃ、
ｄ、ｇはピン群と異なり回路図データにのみ現れ、ネッ
トリスト上には現れない。従来のネット生成手段によれ
ば、単一のネットからなるネットリストが生成された
が、本実施の形態によれば、このように２つのネットか
らなるネットリストが生成される。このネットリスト
は、上述したように分割ネットリストと呼ぶ。Here, the pin group (terminal group of the electronic element) means pins b, e, f and h. Note that dots a, c,
Unlike the pin group, d and g appear only in the circuit diagram data and do not appear in the netlist. According to the conventional net generation means, a net list including a single net is generated. According to the present embodiment, a net list including two nets is generated in this manner. This netlist is called a divided netlist as described above.

【００５３】次に、ステップＳ２−３は、分割ネット抽
出ステップであり、分割ネットリストの中から、分割認
識マクロ２０が指定する回路部分を抽出する。この抽出
は上述した分割ネット抽出手段１４が行う。本実施の形
態で示した例においては分割認識マクロ２０が指定する
回路部分は端子Ｙが接続された回路部分であるため、上
記分割ネットリストからネット２が抽出される。この抽
出したネット２が上述した抽出ネットである。Next, step S2-3 is a divided net extraction step, in which a circuit portion designated by the division recognition macro 20 is extracted from the divided net list. This extraction is performed by the above-described divided net extraction means 14. In the example shown in the present embodiment, since the circuit part specified by the division recognition macro 20 is the circuit part to which the terminal Y is connected, the net 2 is extracted from the divided net list. The extracted net 2 is the above-described extracted net.

【００５４】次に、ステップＳ２−４は、配線分割マク
ロ挿入ステップであり、分割認識回路図データに対し
て、配線分割マクロ２２が挿入される。この挿入は、上
述した配線分割マクロ挿入手段１６が行う。配線分割マ
クロ挿入手段１６は、すでに述べたように、上記ネット
２（抽出ネット）に基づき、そのネット２に対応する回
路部分を分割認識回路図データにおいて認識し、その回
路部分に含まれる全てのドットを配線分割マクロ２２と
入れ換える。ここで、全てのドットとは、上述したドッ
ト群、すなわちドットａ、ｃ、ｄ、ｇである。Next, step S2-4 is a wiring division macro insertion step, in which the wiring division macro 22 is inserted into the division recognition circuit diagram data. This insertion is performed by the wiring division macro inserting means 16 described above. As described above, the wiring division macro insertion means 16 recognizes a circuit part corresponding to the net 2 in the division recognition circuit diagram data based on the net 2 (extracted net), and outputs all the circuit parts included in the circuit part. The dot is replaced with the wiring division macro 22. Here, all the dots are the above-described dot group, that is, the dots a, c, d, and g.

【００５５】このように、全てのドットａ、ｃ、ｄ、ｇ
を配線分割マクロ２２ａ、２２ｃ、２２ｄ、２２ｇと入
れ換えた最終回路図データが図４に示されている。な
お、図４に示されている最終回路図データにおいては、
分割認識マクロ２０が削除されている。これは、分割認
識マクロ２０はその役目を終えておりもはや必要ないか
らである。この削除も配線分割マクロ挿入手段１６が行
う。Thus, all the dots a, c, d, g
FIG. 4 shows final circuit diagram data obtained by replacing the data with the wiring division macros 22a, 22c, 22d, and 22g. In the final circuit diagram data shown in FIG.
The division recognition macro 20 has been deleted. This is because the division recognition macro 20 has completed its role and is no longer needed. This deletion is also performed by the wiring division macro insertion means 16.

【００５６】次に、ステップＳ２−５は、第２ネットリ
スト生成ステップであり、最終回路図データに基づき最
終ネットリストの生成が行われる。この生成は、上述し
た第２ネットリスト生成手段１８が行う。第２ネットリ
スト生成手段１８は、配線分割マクロ２２ａ、２２ｃ、
２２ｄ、２２ｇを認識し、配線分割マクロ２２ａ、２２
ｃ、２２ｄ、２２ｇに接続している回路部分に対して、
別個にネットを生成する。その結果得られる最終ネット
リストは、例えば以下の表２の内容となる。Next, step S2-5 is a second netlist generation step, in which a final netlist is generated based on final circuit diagram data. This generation is performed by the above-described second netlist generation unit 18. The second netlist generation means 18 generates the wiring division macros 22a, 22c,
22d and 22g are recognized, and the wiring division macros 22a and 22g are recognized.
For the circuit parts connected to c, 22d and 22g,
Generate nets separately. The final netlist obtained as a result is, for example, as shown in Table 2 below.

【００５７】[0057]

【表２】 [Table 2]

【００５８】このように、最終ネットリストは、図４の
最終回路図データに基づき、８個のネットを含むネット
リストとなる。この最終ネットリストは、レイアウト行
程に供給され、この最終ネットリストに基づき配線レイ
アウトが行われる。その結果、本実施の形態によれば、
必ずドットに対応した位置を通過するように配線が行わ
れるため、設計者が意図した通りの配線パターンで配線
を行わせることができる。As described above, the final net list is a net list including eight nets based on the final circuit diagram data of FIG. The final netlist is supplied to the layout process, and the wiring layout is performed based on the final netlist. As a result, according to the present embodiment,
Since the wiring is always performed so as to pass through the position corresponding to the dot, the wiring can be performed with the wiring pattern intended by the designer.

【００５９】以上述べたように、本実施の形態によれ
ば、設計者がマニュアルで配線を行わなくとも、単に配
線分割マクロ２０を回路図データ中に挿入するだけで所
望の配線パターンで配線を行わせることができる。その
結果、マスク設計工数の削減を図ることができ、設計効
率の向上が図れる。As described above, according to the present embodiment, the wiring can be formed in a desired wiring pattern simply by inserting the wiring division macro 20 into the circuit diagram data without manually wiring by the designer. Can be done. As a result, the number of mask design steps can be reduced, and the design efficiency can be improved.

【００６０】［実施の形態２］上記実施の形態１によれ
ば、配線分割マクロ挿入手段１６が、抽出ネットと分割
認識ネットリストに基づき、最終回路図データを生成し
た。[Second Embodiment] According to the first embodiment, the wiring division macro inserting means 16 generates the final circuit diagram data based on the extracted net and the division recognition net list.

【００６１】しかし、配線分割マクロ２２を挿入するド
ットは、分割認識マクロ２０で指定された回路部分に含
まれる全てのドットであるため、分割認識マクロ２０が
指定する回路部分が認識できれば、必ずしも分割ネット
リストや抽出ネットを生成する必要はない。したがっ
て、配線分割マクロ挿入手段１６が、直接分割認識回路
図データの分割認識マクロ２０の指定に基づいて、配線
分割マクロ２２を回路図データ中に挿入することも理論
的には可能である。However, the dots into which the wiring division macro 22 is inserted are all the dots included in the circuit part specified by the division recognition macro 20. Therefore, if the circuit part specified by the division recognition macro 20 can be recognized, the division is not necessarily performed. There is no need to generate netlists or extracted nets. Therefore, it is theoretically possible for the wiring division macro inserting means 16 to insert the wiring division macro 22 into the circuit diagram data based on the designation of the division recognition macro 20 of the direct division recognition circuit diagram data.

【００６２】そこで、本実施の形態２においては、配線
分割マクロ挿入手段１６が、分割認識回路図データに基
づき、その中の分割認識マクロ２０が指定する回路部分
を認識し、その回路部分に含まれる全てのドットを配線
分割マクロ２２と入れ換える例を示す。Therefore, in the second embodiment, the wiring division macro inserting means 16 recognizes the circuit part specified by the division recognition macro 20 in the division recognition circuit diagram data based on the division recognition circuit diagram data, and includes the circuit part in the circuit part. An example in which all the dots to be replaced are replaced with the wiring division macro 22 is shown.

【００６３】２−１．自動配線装置の構成 本実施の形態２に係る自動配線装置３０の構成ブロック
図が図５に示されている。この図に示されているよう
に、自動配線装置３０は、配線分割マクロ挿入手段３６
と、第２ネットリスト生成手段３８のみを備えている。2-1. Configuration of Automatic Wiring Apparatus FIG. 5 shows a configuration block diagram of an automatic wiring apparatus 30 according to the second embodiment. As shown in this figure, the automatic wiring device 30 includes a wiring division macro inserting means 36.
And only the second netlist generating means 38.

【００６４】本実施の形態において特徴的なことは、配
線分割マクロ挿入手段３６が、上述した抽出ネットを用
いずに、分割認識回路図データにのみ基づいて、最終回
路図データを作成していることである。この動作は、次
に詳述する。What is characteristic in the present embodiment is that the wiring division macro inserting means 36 creates the final circuit diagram data based only on the division recognition circuit diagram data without using the above-described extracted net. That is. This operation will be described in detail below.

【００６５】この最終回路図データに基づき最終ネット
リストを生成する第２ネットリスト生成手段３８は、上
記実施の形態１における第２ネットリスト生成手段１８
と全く同様の動作を行うため、その説明は省略する。The second netlist generating means 38 for generating the final netlist based on the final circuit diagram data is the same as the second netlist generating means 18 in the first embodiment.
Since the same operation as that described above is performed, the description thereof is omitted.

【００６６】２−２．自動配線の動作 以下、フローチャートに基づき、本発明の動作を詳細に
説明する。図６には本実施の形態２の自動配線装置の動
作を表すフローチャートが示されている。2-2. Operation of Automatic Wiring Hereinafter, the operation of the present invention will be described in detail based on a flowchart. FIG. 6 is a flowchart showing the operation of the automatic wiring device according to the second embodiment.

【００６７】まず、ステップＳ６−１においては、設計
者が回路図データの作成を行う。ここで作成される回路
図データは、上述した分割認識マクロ２０を用いた分割
認識回路図データである。この分割認識回路図データの
例は、すでに図３において示した。この動作、及び作成
される回路図データの例（図３）は、上記実施の形態１
と全く同様である。First, in step S6-1, the designer creates circuit diagram data. The circuit diagram data created here is division recognition circuit diagram data using the above-described division recognition macro 20. An example of the division recognition circuit diagram data is already shown in FIG. This operation and an example of the created circuit diagram data (FIG. 3) are described in the first embodiment.
Is exactly the same as

【００６８】次に、ステップＳ６−２は、配線分割マク
ロ挿入ステップであり、分割認識回路図データに対し
て、配線分割マクロ２２が挿入される。この挿入は、上
述した配線分割マクロ挿入手段３６が行う。Next, step S6-2 is a wiring division macro insertion step, in which the wiring division macro 22 is inserted into the division recognition circuit diagram data. This insertion is performed by the above-described wiring division macro inserting means 36.

【００６９】本実施の形態２において特徴的なことは、
配線分割マクロ挿入手段３６が、抽出ネットを用いず
に、分割認識回路図データ中の分割認識マクロ２０の指
定に基づき、配線分割マクロ２２を挿入すべき回路部分
を識別することである。この点が、上記実施の形態１と
の相違点であり、その他の点は上記実施の形態と全く同
様である。The characteristic feature of the second embodiment is that
The wiring division macro insertion means 36 is to identify a circuit part into which the wiring division macro 22 is to be inserted based on the designation of the division recognition macro 20 in the division recognition circuit diagram data without using the extracted net. This is a difference from the first embodiment, and the other points are completely the same as the first embodiment.

【００７０】このようにして、配線分割マクロ挿入手段
３６は、最終回路図データを生成する。この最終回路図
データは、上記実施の形態１と全く同様であり、上述し
た図４に示されている回路図データである。なお、本実
施の形態２においても実施の形態１と同様に、配線分割
マクロ挿入手段３６が、分割認識マクロ２０を回路図デ
ータ中から削除する。As described above, the wiring division macro inserting means 36 generates final circuit diagram data. This final circuit diagram data is exactly the same as in the first embodiment, and is the circuit diagram data shown in FIG. 4 described above. Note that, also in the second embodiment, similarly to the first embodiment, the wiring division macro insertion unit 36 deletes the division recognition macro 20 from the circuit diagram data.

【００７１】ステップＳ６−３は第２ネットリスト生成
ステップであり、第２ネットリスト生成手段３８が、最
終回路図データに基づき最終ネットリストを生成する。
この生成動作は、上記実施の形態１における第２ネット
リスト生成手段１８と全く同様である。Step S6-3 is a second netlist generation step, in which the second netlist generation means 38 generates a final netlist based on final circuit diagram data.
This generation operation is exactly the same as that of the second netlist generation unit 18 in the first embodiment.

【００７２】以上述べたように、本実施の形態２によれ
ば、より簡易な構成で上記実施の形態１と同様の効果を
奏することができる。なお、現在の自動配線ソフトウェ
アは、上記実施の形態１のようなソフトウェア構成を採
用している場合が多い。したがって、原理的には実施の
形態２の構成の方が簡易ではあるが、既存のソフトウェ
アの改修をすることによって本発明を実施する場合に
は、上記実施の形態１の構成を採用した方が、ソフトウ
ェアの作成が容易となる場合がある。そのような場合に
は、上記実施の形態１で示したようなソフトウェア構成
を採用することが好ましい。As described above, according to the second embodiment, the same effect as that of the first embodiment can be obtained with a simpler configuration. Note that current automatic wiring software often adopts a software configuration as in the first embodiment. Therefore, in principle, the configuration of the second embodiment is simpler. However, when the present invention is implemented by modifying existing software, it is better to adopt the configuration of the first embodiment. In some cases, the creation of software becomes easier. In such a case, it is preferable to adopt the software configuration as described in the first embodiment.

【００７３】[0073]

【発明の効果】以上述べたように、本発明によれば、回
路図データ中の所望の配線パターンをとらせたい部分に
対し、ドットで分割されたネットリストを生成した。そ
の結果ドットに沿った配線パターンを自動的に生成する
ことによって所望の配線パターンを自動的に採用させる
ことができた。したがって、マスク設計工数の削減を図
ることができ、設計効率の向上が図れる。As described above, according to the present invention, a netlist divided by dots is generated for a portion of a circuit diagram data where a desired wiring pattern is to be obtained. As a result, a desired wiring pattern could be automatically adopted by automatically generating a wiring pattern along the dots. Therefore, the number of mask design steps can be reduced, and the design efficiency can be improved.

【００７４】また、所望の配線パターンで配線したい回
路部分に対して一旦１つのネットを生成するのではな
く、直接に回路図データからドットで分割されたネット
リストを生成すれば、より簡易な構成で、所望の配線パ
ターンの自動配線を行うことができる。Further, if a netlist divided by dots is directly generated from circuit diagram data instead of once generating one net for a circuit portion to be wired with a desired wiring pattern, a simpler configuration can be achieved. Thus, automatic wiring of a desired wiring pattern can be performed.

【００７５】さらに、本発明では、所望の配線パターン
で配線した回路部分を分割認識マクロで指定した。この
分割認識マクロには、接続する回路のうち、所定の回路
部分のみを指定する情報を含ませれば、所望の配線パタ
ーンを採用させたい回路部分をより正確に指定可能であ
る。Further, in the present invention, a circuit portion wired with a desired wiring pattern is designated by a division recognition macro. If the division recognition macro includes information for designating only a predetermined circuit portion of the circuit to be connected, a circuit portion for which a desired wiring pattern is to be adopted can be more accurately designated.

【００７６】また、本発明では、分割認識マクロで所定
の回路部分を指定し、配線分割マクロでその回路部分を
ドットで分割したネットを生成したが、最終的な分割し
たネットを生成する前に、前記分割認識マクロを削除し
たので、効率的なネットリストの生成を行うことができ
る。Further, in the present invention, a predetermined circuit portion is designated by the division recognition macro, and a net obtained by dividing the circuit portion by dots is generated by the wiring division macro. Since the division recognition macro is deleted, an efficient netlist can be generated.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本実施の形態１に係る自動配線装置の構成ブロ
ック図である。FIG. 1 is a configuration block diagram of an automatic wiring device according to a first embodiment.

【図２】本実施の形態１の自動配線装置の動作を表すフ
ローチャートである。FIG. 2 is a flowchart illustrating an operation of the automatic wiring device according to the first embodiment.

【図３】分割認識回路図データの例を示す説明図であ
る。FIG. 3 is an explanatory diagram showing an example of division recognition circuit diagram data.

【図４】最終回路図データの例を示す説明図である。FIG. 4 is an explanatory diagram showing an example of final circuit diagram data.

【図５】本実施の形態２に係る自動配線装置の構成ブロ
ック図である。FIG. 5 is a configuration block diagram of an automatic wiring device according to a second embodiment.

【図６】実施の形態２の自動配線装置の動作を表すフロ
ーチャートである。FIG. 6 is a flowchart illustrating an operation of the automatic wiring device according to the second embodiment.

【図７】アンテナ配線等を含む回路図データの例を示す
回路図である。FIG. 7 is a circuit diagram showing an example of circuit diagram data including an antenna wiring and the like.

【図８】図７の回路図に基づいて実際に従来の自動配線
をした配線結果の１例を模式的に表した回路図である。8 is a circuit diagram schematically showing one example of a wiring result obtained by actually performing conventional automatic wiring based on the circuit diagram of FIG. 7;

【符号の説明】[Explanation of symbols]

１０ 自動配線装置 １２ 第１ネットリスト生成手段 １４ 分割ネット抽出手段 １６ 配線分割マクロ挿入手段 １８ 第２ネットリスト生成手段 ２０ 分割認識マクロ ２２ 配線分割マクロ ３０ 自動配線装置 ３６ 配線分割マクロ挿入手段 ３８ 第２ネットリスト生成手段 Ａ 外部入出力端子 ａ、ｃ、ｄ、ｇ ドット ｂ、ｄ、ｆ、ｈ ピン DESCRIPTION OF SYMBOLS 10 Automatic wiring apparatus 12 1st netlist generation means 14 Split net extraction means 16 Wire division macro insertion means 18 Second netlist generation means 20 Division recognition macro 22 Wire division macro 30 Automatic wiring apparatus 36 Wire division macro insertion means 38 Second Netlist generation means A External input / output terminals a, c, d, g dots b, d, f, h pins

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 分割認識マクロを含む分割認識回路図デ
ータを入力し、ネットリストを生成する手段であって、 前記分割認識マクロが指定する回路部分に対して別個独
立のネットを生成し、分割ネットリストを出力する第１
ネットリスト生成手段と、 前記第１ネットリスト生成手段が出力した分割ネットリ
ストから、前記分割認識マクロによって指定されている
１個以上の回路部分にそれぞれ対応して生成された１個
以上の分割ネットを抽出し、抽出した結果である抽出ネ
ットを出力する分割ネット抽出手段と、 前記抽出ネットと前記分割認識回路データとに基づき、
前記分割認識マクロが指定する回路部分に含まれる全て
のドットに、配線分割マクロを挿入し、最終回路図デー
タを出力する配線分割マクロ挿入手段と、 前記最終回路図データを入力し、ネットリストを生成す
る手段であって、前記配線分割マクロが接続している回
路部分に対して別個独立のネットを生成し、最終ネット
リストを出力する第２ネットリスト生成手段と、 を含むことを特徴とする自動配線装置。1. A means for inputting division recognition circuit diagram data including a division recognition macro and generating a net list, comprising generating a separate and independent net for a circuit portion designated by the division recognition macro, First to output netlist
A netlist generating unit, and one or more divided nets generated from the divided netlist output by the first netlist generating unit, respectively corresponding to one or more circuit parts specified by the division recognition macro. Extracted, and a divided net extracting means for outputting an extracted net as an extracted result, based on the extracted net and the division recognition circuit data,
A wiring division macro insertion unit that inserts a wiring division macro into all the dots included in the circuit part specified by the division recognition macro and outputs final circuit diagram data; Generating means for generating a separate and independent net for a circuit portion to which the wiring division macro is connected, and outputting a final net list. Automatic wiring device. 【請求項２】 前記分割認識マクロは、前記分割認識マ
クロが接続する複数の回路部分のうち、所定の回路部分
に対してのみ、別個独立にネットを生成することを指定
する情報を含むことを特徴とする請求項１記載の自動配
線装置。2. The method according to claim 1, wherein the division recognition macro includes information specifying that a net is separately and independently generated only for a predetermined circuit part among a plurality of circuit parts connected to the division recognition macro. The automatic wiring device according to claim 1, wherein 【請求項３】 前記配線分割マクロ挿入手段は、前記分
割認識回路図データから、前記分割認識マクロを削除す
ることを特徴とする請求項１または２記載の自動配線装
置。Wherein the wiring dividing macro insertion means, the divided from the recognition circuit diagram data, automatic wiring apparatus according to claim 1 or 2, wherein the deleting the split recognition macro. 【請求項４】 分割認識マクロを含む分割認識回路図デ
ータを入力し、ネットリストを生成するステップであっ
て、前記分割認識マクロが指定する回路部分に対して別
個独立のネットを生成し、分割ネットリストを出力する
第１ネットリスト生成ステップと、 前記第１ネットリスト生成ステップが出力した分割ネッ
トリストから、前記分割認識マクロによって指定されて
いる１個以上の回路部分にそれぞれ対応して生成された
１個以上の分割ネットを抽出し、抽出した結果である抽
出ネットを出力する分割ネット抽出ステップと、 前記抽出ネットと前記分割認識回路図データとに基づ
き、前記分割認識マクロが指定する回路部分に含まれる
全てのドットに、配線分割マクロを挿入し、最終回路図
データを出力する配線分割マクロ挿入ステップと、 前記最終回路図データを入力し、ネットリストを生成す
るステップであって、前記配線分割マクロが接続してい
る回路部分に対して別個独立のネットを生成し、最終ネ
ットリストを出力する第２ネットリスト生成ステップ
と、 を含むことを特徴とする自動配線方法。4. A step of inputting division recognition circuit diagram data including a division recognition macro and generating a net list, wherein a separate and independent net is generated for a circuit portion designated by the division recognition macro, A first netlist generating step of outputting a netlist; and generating, from the divided netlist output by the first netlist generating step, one or more circuit parts specified by the division recognition macro, respectively. A divided net extraction step of extracting one or more divided nets and outputting an extracted net as a result of the extraction; and a circuit portion designated by the division recognition macro based on the extracted net and the division recognition circuit diagram data. Step of inserting a wiring division macro to insert the wiring division macro into all the dots included in, and output the final circuit diagram data A step of inputting the final circuit diagram data and generating a net list, wherein a second independent net is generated for a circuit portion connected to the wiring division macro and a final net list is output. A netlist generating step, comprising: 【請求項５】 前記分割認識マクロは、前記分割認識マ
クロが接続する複数の回路部分のうち、所定の回路部分
に対してのみ、別個独立にネットを生成することを指定
する情報を含むことを特徴とする請求項４記載の自動配
線方法。5. The method according to claim 1, wherein the division recognition macro includes information specifying that a net is separately and independently generated only for a predetermined circuit part among a plurality of circuit parts connected to the division recognition macro. 5. The automatic wiring method according to claim 4, wherein: 【請求項６】 前記配線分割マクロ挿入ステップは、前
記分割認識回路図データから、前記分割認識マクロを削
除することを特徴とする請求項４または５記載の自動配
線方法。6. The automatic wiring method according to claim 4, wherein the wiring division macro inserting step deletes the division recognition macro from the division recognition circuit diagram data.