JP3230434B2 - Ac/dc変換回路 - Google Patents
Ac/dc変換回路Info
- Publication number
- JP3230434B2 JP3230434B2 JP14246396A JP14246396A JP3230434B2 JP 3230434 B2 JP3230434 B2 JP 3230434B2 JP 14246396 A JP14246396 A JP 14246396A JP 14246396 A JP14246396 A JP 14246396A JP 3230434 B2 JP3230434 B2 JP 3230434B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- semiconductor
- connection point
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/0085—Partially controlled bridges
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Direct Current Feeding And Distribution (AREA)
- Inverter Devices (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、交流入力電圧を全
波整流して得られる電圧よりも高い直流出力電圧を得る
ようにしたAC/DC変換回路に関し、詳しくは、負荷
からの回生エネルギー処理方法、及び、直流側コンデン
サへの突入電流を抑制するための初期充電方法に特徴を
有するAC/DC変換回路に関するものである。
波整流して得られる電圧よりも高い直流出力電圧を得る
ようにしたAC/DC変換回路に関し、詳しくは、負荷
からの回生エネルギー処理方法、及び、直流側コンデン
サへの突入電流を抑制するための初期充電方法に特徴を
有するAC/DC変換回路に関するものである。
【0002】
【従来の技術】この種のAC/DC変換回路における負
荷からの回生エネルギー処理方法の従来技術を図13に
より、直流側コンデンサの初期充電方法の従来技術を図
14により説明する。なお、AC/DC変換回路におけ
る全波整流回路の基本動作は、例えば特公平7−795
48号公報「AC/DC変換回路」等によって詳述され
ているので、ここでは説明を省略する。
荷からの回生エネルギー処理方法の従来技術を図13に
より、直流側コンデンサの初期充電方法の従来技術を図
14により説明する。なお、AC/DC変換回路におけ
る全波整流回路の基本動作は、例えば特公平7−795
48号公報「AC/DC変換回路」等によって詳述され
ているので、ここでは説明を省略する。
【0003】はじめに、負荷からの回生エネルギー処理
方法を説明する。図13において、1は系統の交流電
源、2は交流リアクトル、3はIGBT等の自己消弧形
半導体スイッチング素子及びダイオードの逆並列回路を
2個直列接続したスイッチ部、4は2個のダイオードの
直列回路からなる整流部、5は直流側コンデンサ、6は
負荷、7は抵抗、8はコンデンサ5の端子電圧を検出す
る直流電圧検出器、9は入力電流検出器、10は入力電
圧検出器、11はコンバータ制御装置、13は比較器、
14はレベル設定器、15はモノステーブルマルチバイ
ブレータ(以下、単安定マルチという)、19は前記抵
抗7に直列に接続された半導体スイッチング素子であ
る。上記構成において、スイッチ部3及び整流部4によ
り全波整流回路が構成されている。
方法を説明する。図13において、1は系統の交流電
源、2は交流リアクトル、3はIGBT等の自己消弧形
半導体スイッチング素子及びダイオードの逆並列回路を
2個直列接続したスイッチ部、4は2個のダイオードの
直列回路からなる整流部、5は直流側コンデンサ、6は
負荷、7は抵抗、8はコンデンサ5の端子電圧を検出す
る直流電圧検出器、9は入力電流検出器、10は入力電
圧検出器、11はコンバータ制御装置、13は比較器、
14はレベル設定器、15はモノステーブルマルチバイ
ブレータ(以下、単安定マルチという)、19は前記抵
抗7に直列に接続された半導体スイッチング素子であ
る。上記構成において、スイッチ部3及び整流部4によ
り全波整流回路が構成されている。
【0004】さて、負荷6から電気エネルギーが還って
くると、上記主回路構成では交流入力側へ電気エネルギ
ーを回生できず、このエネルギーはコンデンサ5に電荷
として蓄積される。その結果、コンデンサ5の端子電圧
が上昇するが、この電圧はスイッチ部3及び整流部4の
各両端に印加されるため、これらを構成する素子の許容
値以下に制限する必要がある。
くると、上記主回路構成では交流入力側へ電気エネルギ
ーを回生できず、このエネルギーはコンデンサ5に電荷
として蓄積される。その結果、コンデンサ5の端子電圧
が上昇するが、この電圧はスイッチ部3及び整流部4の
各両端に印加されるため、これらを構成する素子の許容
値以下に制限する必要がある。
【0005】そこで、直流電圧検出器8により検出した
コンデンサ5の端子電圧とレベル設定器14による設定
値とを比較器13により比較し、端子電圧が設定値を超
えると単安定マルチ15を動作させ、その出力パルスに
よりスイッチング素子19を点弧している。これによ
り、コンデンサ5の放電電流が抵抗7を流れるため、回
生エネルギーが消費されてコンデンサ5の端子電圧が低
下していく。
コンデンサ5の端子電圧とレベル設定器14による設定
値とを比較器13により比較し、端子電圧が設定値を超
えると単安定マルチ15を動作させ、その出力パルスに
よりスイッチング素子19を点弧している。これによ
り、コンデンサ5の放電電流が抵抗7を流れるため、回
生エネルギーが消費されてコンデンサ5の端子電圧が低
下していく。
【0006】次に、直流側コンデンサ5の初期充電方法
につき説明する。ここで、コンデンサ5の初期充電は、
周知のように交流電源1の投入時にコンデンサ5に流れ
る突入電流を抑制するために必要とされている。図14
において、図13と同一の構成要素には同一番号を付し
てあり、図14では、整流部4の上アームのダイオード
のカソードとコンデンサ5の正極との間に半導体スイッ
チング素子としてのサイリスタ22が接続され、その両
端に抵抗7が接続されている。上記サイリスタ22は、
比較器13の出力信号によって点弧されるようになって
いる。
につき説明する。ここで、コンデンサ5の初期充電は、
周知のように交流電源1の投入時にコンデンサ5に流れ
る突入電流を抑制するために必要とされている。図14
において、図13と同一の構成要素には同一番号を付し
てあり、図14では、整流部4の上アームのダイオード
のカソードとコンデンサ5の正極との間に半導体スイッ
チング素子としてのサイリスタ22が接続され、その両
端に抵抗7が接続されている。上記サイリスタ22は、
比較器13の出力信号によって点弧されるようになって
いる。
【0007】図14の回路では、交流電源1の投入時に
サイリスタ22はオフ状態であり、コンデンサ5への突
入電流が抵抗7により制限されている。そして、コンデ
ンサ5の電圧が一定値にまで達したら比較器13の出力
信号によりサイリスタ22を点弧し、実質的に抵抗7を
除去した回路構成として主回路の運転を開始していた。
サイリスタ22はオフ状態であり、コンデンサ5への突
入電流が抵抗7により制限されている。そして、コンデ
ンサ5の電圧が一定値にまで達したら比較器13の出力
信号によりサイリスタ22を点弧し、実質的に抵抗7を
除去した回路構成として主回路の運転を開始していた。
【0008】
【発明が解決しようとする課題】図13、図14の構成
によると、いずれにしても全波整流回路の主回路に半導
体スイッチング素子や抵抗等の付属部品をそれぞれ異な
る目的で別個に接続する必要があり、部品数の増加によ
り装置容積が大きくなったり、コストの上昇を招く不都
合があった。そこで本発明は、全波整流回路に最小限度
の部品を付加するのみで、回生エネルギーの処理及び直
流側コンデンサの初期充電を適切に行えるようにしたA
C/DC変換回路を提供しようとするものである。
によると、いずれにしても全波整流回路の主回路に半導
体スイッチング素子や抵抗等の付属部品をそれぞれ異な
る目的で別個に接続する必要があり、部品数の増加によ
り装置容積が大きくなったり、コストの上昇を招く不都
合があった。そこで本発明は、全波整流回路に最小限度
の部品を付加するのみで、回生エネルギーの処理及び直
流側コンデンサの初期充電を適切に行えるようにしたA
C/DC変換回路を提供しようとするものである。
【0009】
【課題を解決するための手段】上記課題を解決するた
め、請求項1記載の発明は、交流入力電圧の全波整流電
圧よりも高い直流電圧を出力するAC/DC変換回路で
あって、全波整流回路の交流入力側に直列に挿入された
交流フィルタと直流出力側の正極及び負極間に接続され
たコンデンサとを備え、かつ、全波整流回路が、自己消
弧形半導体スイッチング素子を逆並列接続してなる半導
体整流素子を順方向かつ直列に接続して上下アームを形
成したスイッチ部と、半導体整流素子を順方向かつ直列
に接続して上下アームを形成した整流部とを有し、前記
スイッチ部及び前記整流部の上アームの整流素子のカソ
ードを共通にして前記正極に接続すると共に、前記スイ
ッチ部及び前記整流部の下アームの整流素子のアノード
を共通にして前記負極に接続し、前記スイッチ部の整流
素子相互の接続点と前記整流部の整流素子相互の接続点
とを交流入力端子としたAC/DC変換回路において、
前記スイッチ部の整流素子相互の接続点と前記正極との
間に抵抗を接続すると共に、前記下アームのスイッチン
グ素子に対するオン・オフ制御信号を、前記上アームの
スイッチング素子をオフさせた状態で、直流出力電圧が
交流入力電圧よりも高く、かつ、前記抵抗が接続された
一方の交流入力端子電圧が他方の交流入力端子電圧より
も低いときに発生させるものである。
め、請求項1記載の発明は、交流入力電圧の全波整流電
圧よりも高い直流電圧を出力するAC/DC変換回路で
あって、全波整流回路の交流入力側に直列に挿入された
交流フィルタと直流出力側の正極及び負極間に接続され
たコンデンサとを備え、かつ、全波整流回路が、自己消
弧形半導体スイッチング素子を逆並列接続してなる半導
体整流素子を順方向かつ直列に接続して上下アームを形
成したスイッチ部と、半導体整流素子を順方向かつ直列
に接続して上下アームを形成した整流部とを有し、前記
スイッチ部及び前記整流部の上アームの整流素子のカソ
ードを共通にして前記正極に接続すると共に、前記スイ
ッチ部及び前記整流部の下アームの整流素子のアノード
を共通にして前記負極に接続し、前記スイッチ部の整流
素子相互の接続点と前記整流部の整流素子相互の接続点
とを交流入力端子としたAC/DC変換回路において、
前記スイッチ部の整流素子相互の接続点と前記正極との
間に抵抗を接続すると共に、前記下アームのスイッチン
グ素子に対するオン・オフ制御信号を、前記上アームの
スイッチング素子をオフさせた状態で、直流出力電圧が
交流入力電圧よりも高く、かつ、前記抵抗が接続された
一方の交流入力端子電圧が他方の交流入力端子電圧より
も低いときに発生させるものである。
【0010】請求項2記載の発明は、交流入力電圧の全
波整流電圧よりも高い直流電圧を出力するAC/DC変
換回路であって、全波整流回路の交流入力側に直列に挿
入された交流フィルタと直流出力側の正極及び負極間に
接続されたコンデンサとを備え、かつ、全波整流回路
が、自己消弧形半導体スイッチング素子を逆並列接続し
てなる半導体整流素子を順方向かつ直列に接続して上下
アームを形成したスイッチ部と、半導体整流素子を順方
向かつ直列に接続して上下アームを形成した整流部とを
有し、前記スイッチ部及び前記整流部の上アームの整流
素子のカソードを共通にして前記正極に接続すると共
に、前記スイッチ部及び前記整流部の下アームの整流素
子のアノードを共通にして前記負極に接続し、前記スイ
ッチ部の整流素子相互の接続点と前記整流部の整流素子
相互の接続点とを交流入力端子としたAC/DC変換回
路において、前記スイッチ部の整流素子相互の接続点と
前記負極との間に抵抗を接続すると共に、前記上アーム
のスイッチング素子に対するオン・オフ制御信号を、前
記下アームのスイッチング素子をオフさせた状態で、直
流出力電圧が交流入力電圧よりも高く、かつ、前記抵抗
が接続された一方の交流入力端子電圧が他方の交流入力
端子電圧よりも高いときに発生させるものである。
波整流電圧よりも高い直流電圧を出力するAC/DC変
換回路であって、全波整流回路の交流入力側に直列に挿
入された交流フィルタと直流出力側の正極及び負極間に
接続されたコンデンサとを備え、かつ、全波整流回路
が、自己消弧形半導体スイッチング素子を逆並列接続し
てなる半導体整流素子を順方向かつ直列に接続して上下
アームを形成したスイッチ部と、半導体整流素子を順方
向かつ直列に接続して上下アームを形成した整流部とを
有し、前記スイッチ部及び前記整流部の上アームの整流
素子のカソードを共通にして前記正極に接続すると共
に、前記スイッチ部及び前記整流部の下アームの整流素
子のアノードを共通にして前記負極に接続し、前記スイ
ッチ部の整流素子相互の接続点と前記整流部の整流素子
相互の接続点とを交流入力端子としたAC/DC変換回
路において、前記スイッチ部の整流素子相互の接続点と
前記負極との間に抵抗を接続すると共に、前記上アーム
のスイッチング素子に対するオン・オフ制御信号を、前
記下アームのスイッチング素子をオフさせた状態で、直
流出力電圧が交流入力電圧よりも高く、かつ、前記抵抗
が接続された一方の交流入力端子電圧が他方の交流入力
端子電圧よりも高いときに発生させるものである。
【0011】請求項3記載の発明は、交流入力電圧の全
波整流電圧よりも高い直流電圧を出力するAC/DC変
換回路であって、全波整流回路の交流入力側に直列に挿
入された交流フィルタと直流出力側の正極及び負極間に
接続されたコンデンサとを備え、かつ、全波整流回路
が、自己消弧形半導体スイッチング素子と第1の半導体
整流素子との直列回路を逆並列接続してなる第2の半導
体整流素子を順方向かつ直列に接続して上下アームを形
成したスイッチ部と、半導体整流素子を順方向かつ直列
に接続して上下アームを形成した整流部とを有し、前記
スイッチ部の上アームの第2の半導体整流素子及び前記
整流部の上アームの整流素子のカソードを共通にして前
記正極に接続すると共に、前記スイッチ部の下アームの
第2の半導体整流素子及び前記整流部の下アームの整流
素子のアノードを共通にして前記負極に接続し、前記ス
イッチ部の第2の半導体整流素子相互の接続点と前記整
流部の整流素子相互の接続点とを交流入力端子としたA
C/DC変換回路において、前記スイッチ部の上アーム
のスイッチング素子と第1の半導体整流素子との接続点
と前記負極との間に第1の抵抗を接続し、かつ、前記ス
イッチ部の下アームのスイッチング素子と第1の半導体
整流素子との接続点と前記正極との間に第2の抵抗を接
続すると共に、前記下アームのスイッチング素子に対す
るオン・オフ制御信号を、上アームのスイッチング素子
をオフさせた状態で、直流出力電圧が交流入力電圧より
も高く、かつ、前記スイッチ部の第2の半導体整流素子
相互の接続点である一方の交流入力端子の電圧が他方の
交流入力端子の電圧よりも低いときに発生させ、前記上
アームのスイッチング素子に対するオン・オフ制御信号
を、下アームのスイッチング素子をオフさせた状態で、
直流出力電圧が交流入力電圧よりも高く、かつ、前記ス
イッチ部の第2の半導体整流素子相互の接続点である一
方の交流入力端子の電圧が他方の交流入力端子の電圧よ
りも高いときに発生させるものである。
波整流電圧よりも高い直流電圧を出力するAC/DC変
換回路であって、全波整流回路の交流入力側に直列に挿
入された交流フィルタと直流出力側の正極及び負極間に
接続されたコンデンサとを備え、かつ、全波整流回路
が、自己消弧形半導体スイッチング素子と第1の半導体
整流素子との直列回路を逆並列接続してなる第2の半導
体整流素子を順方向かつ直列に接続して上下アームを形
成したスイッチ部と、半導体整流素子を順方向かつ直列
に接続して上下アームを形成した整流部とを有し、前記
スイッチ部の上アームの第2の半導体整流素子及び前記
整流部の上アームの整流素子のカソードを共通にして前
記正極に接続すると共に、前記スイッチ部の下アームの
第2の半導体整流素子及び前記整流部の下アームの整流
素子のアノードを共通にして前記負極に接続し、前記ス
イッチ部の第2の半導体整流素子相互の接続点と前記整
流部の整流素子相互の接続点とを交流入力端子としたA
C/DC変換回路において、前記スイッチ部の上アーム
のスイッチング素子と第1の半導体整流素子との接続点
と前記負極との間に第1の抵抗を接続し、かつ、前記ス
イッチ部の下アームのスイッチング素子と第1の半導体
整流素子との接続点と前記正極との間に第2の抵抗を接
続すると共に、前記下アームのスイッチング素子に対す
るオン・オフ制御信号を、上アームのスイッチング素子
をオフさせた状態で、直流出力電圧が交流入力電圧より
も高く、かつ、前記スイッチ部の第2の半導体整流素子
相互の接続点である一方の交流入力端子の電圧が他方の
交流入力端子の電圧よりも低いときに発生させ、前記上
アームのスイッチング素子に対するオン・オフ制御信号
を、下アームのスイッチング素子をオフさせた状態で、
直流出力電圧が交流入力電圧よりも高く、かつ、前記ス
イッチ部の第2の半導体整流素子相互の接続点である一
方の交流入力端子の電圧が他方の交流入力端子の電圧よ
りも高いときに発生させるものである。
【0012】請求項4記載の発明は、交流入力電圧の全
波整流電圧よりも高い直流電圧を出力するAC/DC変
換回路であって、全波整流回路の交流入力側に直列に挿
入された交流フィルタと直流出力側の正極及び負極間に
接続されたコンデンサとを備え、かつ、全波整流回路
が、半導体整流素子と、自己消弧形半導体スイッチング
素子を逆並列接続してなる別の半導体整流素子とを順方
向かつ直列に接続して上下アームを各々形成した第1、
第2のスイッチ部を有し、各スイッチ部の上アームの整
流素子のカソードを共通にして前記正極に接続すると共
に、各スイッチ部の下アームの整流素子のアノードを共
通にして前記負極に接続し、第1のスイッチ部の整流素
子相互の接続点と第2のスイッチ部の整流素子相互の接
続点とを交流入力端子としたAC/DC変換回路におい
て、第1のスイッチ部の整流素子相互の接続点と前記正
極との間に抵抗を接続すると共に、第1のスイッチ部の
スイッチング素子に対するオン・オフ制御信号を、第2
のスイッチ部のスイッチング素子をオフさせた状態で、
直流出力電圧が交流入力電圧よりも高く、かつ、抵抗が
接続された一方の交流入力端子の電圧が他方の交流入力
端子の電圧よりも低いときに発生させるものである。
波整流電圧よりも高い直流電圧を出力するAC/DC変
換回路であって、全波整流回路の交流入力側に直列に挿
入された交流フィルタと直流出力側の正極及び負極間に
接続されたコンデンサとを備え、かつ、全波整流回路
が、半導体整流素子と、自己消弧形半導体スイッチング
素子を逆並列接続してなる別の半導体整流素子とを順方
向かつ直列に接続して上下アームを各々形成した第1、
第2のスイッチ部を有し、各スイッチ部の上アームの整
流素子のカソードを共通にして前記正極に接続すると共
に、各スイッチ部の下アームの整流素子のアノードを共
通にして前記負極に接続し、第1のスイッチ部の整流素
子相互の接続点と第2のスイッチ部の整流素子相互の接
続点とを交流入力端子としたAC/DC変換回路におい
て、第1のスイッチ部の整流素子相互の接続点と前記正
極との間に抵抗を接続すると共に、第1のスイッチ部の
スイッチング素子に対するオン・オフ制御信号を、第2
のスイッチ部のスイッチング素子をオフさせた状態で、
直流出力電圧が交流入力電圧よりも高く、かつ、抵抗が
接続された一方の交流入力端子の電圧が他方の交流入力
端子の電圧よりも低いときに発生させるものである。
【0013】請求項5記載の発明は、交流入力電圧の全
波整流電圧よりも高い直流電圧を出力するAC/DC変
換回路であって、全波整流回路の交流入力側に直列に挿
入された交流フィルタと直流出力側の正極及び負極間に
接続されたコンデンサとを備え、かつ、全波整流回路
が、第1の半導体整流素子と、自己消弧形半導体スイッ
チング素子と第2の半導体整流素子との直列回路を逆並
列接続してなる第3の半導体整流素子とを順方向かつ直
列に接続して上下アームを各々形成した第1、第2のス
イッチ部を有し、各スイッチ部の第1の半導体整流素子
のカソードを共通にして前記正極に接続すると共に、各
スイッチ部の第3の半導体整流素子のアノードを共通に
して前記負極に接続し、第1のスイッチ部の第1、第2
の半導体整流素子相互の接続点と第2のスイッチ部の第
1、第2の半導体整流素子相互の接続点とを交流入力端
子としたAC/DC変換回路において、第1のスイッチ
部の第2の半導体整流素子及びスイッチング素子の接続
点と前記正極との間に第1の抵抗を接続し、かつ、第2
のスイッチ部の第2の半導体整流素子及びスイッチング
素子の接続点と前記正極との間に第2の抵抗を接続する
と共に、第1のスイッチ部のスイッチング素子に対する
オン・オフ制御信号を、第2のスイッチ部のスイッチン
グ素子をオフさせた状態で、直流出力電圧が交流入力電
圧よりも高く、かつ、第1のスイッチ部のスイッチング
素子と第1の抵抗との接続点の交流入力電圧が第2のス
イッチ部のスイッチング素子と第2の抵抗との接続点の
交流入力電圧よりも低いときに発生させ、第2のスイッ
チ部のスイッチング素子に対するオン・オフ制御信号
を、第1のスイッチ部のスイッチング素子をオフさせた
状態で、直流出力電圧が交流入力電圧よりも高く、か
つ、第1のスイッチ部のスイッチング素子と第1の抵抗
との接続点の交流入力電圧が第2のスイッチ部のスイッ
チング素子と第2の抵抗との接続点の交流入力電圧より
も高いときに発生させるものである。
波整流電圧よりも高い直流電圧を出力するAC/DC変
換回路であって、全波整流回路の交流入力側に直列に挿
入された交流フィルタと直流出力側の正極及び負極間に
接続されたコンデンサとを備え、かつ、全波整流回路
が、第1の半導体整流素子と、自己消弧形半導体スイッ
チング素子と第2の半導体整流素子との直列回路を逆並
列接続してなる第3の半導体整流素子とを順方向かつ直
列に接続して上下アームを各々形成した第1、第2のス
イッチ部を有し、各スイッチ部の第1の半導体整流素子
のカソードを共通にして前記正極に接続すると共に、各
スイッチ部の第3の半導体整流素子のアノードを共通に
して前記負極に接続し、第1のスイッチ部の第1、第2
の半導体整流素子相互の接続点と第2のスイッチ部の第
1、第2の半導体整流素子相互の接続点とを交流入力端
子としたAC/DC変換回路において、第1のスイッチ
部の第2の半導体整流素子及びスイッチング素子の接続
点と前記正極との間に第1の抵抗を接続し、かつ、第2
のスイッチ部の第2の半導体整流素子及びスイッチング
素子の接続点と前記正極との間に第2の抵抗を接続する
と共に、第1のスイッチ部のスイッチング素子に対する
オン・オフ制御信号を、第2のスイッチ部のスイッチン
グ素子をオフさせた状態で、直流出力電圧が交流入力電
圧よりも高く、かつ、第1のスイッチ部のスイッチング
素子と第1の抵抗との接続点の交流入力電圧が第2のス
イッチ部のスイッチング素子と第2の抵抗との接続点の
交流入力電圧よりも低いときに発生させ、第2のスイッ
チ部のスイッチング素子に対するオン・オフ制御信号
を、第1のスイッチ部のスイッチング素子をオフさせた
状態で、直流出力電圧が交流入力電圧よりも高く、か
つ、第1のスイッチ部のスイッチング素子と第1の抵抗
との接続点の交流入力電圧が第2のスイッチ部のスイッ
チング素子と第2の抵抗との接続点の交流入力電圧より
も高いときに発生させるものである。
【0014】請求項6記載の発明は、交流入力電圧の全
波整流電圧よりも高い直流電圧を出力するAC/DC変
換回路であって、全波整流回路の交流入力側に直列に挿
入された交流フィルタと直流出力側の正極及び負極間に
接続されたコンデンサとを備え、かつ、全波整流回路
が、自己消弧形半導体スイッチング素子と第1の半導体
整流素子との直列回路を逆並列接続してなる第2の半導
体整流素子と、第3の半導体整流素子とを順方向かつ直
列に接続して上下アームを各々形成した第1、第2のス
イッチ部を有し、各スイッチ部の第2の半導体整流素子
のカソードを共通にして前記正極に接続すると共に、各
スイッチ部の第3の半導体整流素子のアノードを共通に
して前記負極に接続し、第1のスイッチ部の第1、第3
の半導体整流素子相互の接続点と第2のスイッチ部の第
1、第3の半導体整流素子相互の接続点とを交流入力端
子としたAC/DC変換回路において、第1のスイッチ
部のスイッチング素子及び第1の半導体整流素子の接続
点と前記負極との間に第1の抵抗を接続し、かつ、第2
のスイッチ部のスイッチング素子及び第1の半導体整流
素子の接続点と前記負極との間に第2の抵抗を接続する
と共に、第1のスイッチ部のスイッチング素子に対する
オン・オフ制御信号を、第2のスイッチ部のスイッチン
グ素子をオフさせた状態で、直流出力電圧が交流入力電
圧よりも高く、かつ、第1のスイッチ部のスイッチング
素子と第1の抵抗との接続点の交流入力電圧が第2のス
イッチ部のスイッチング素子と第2の抵抗との接続点の
交流入力電圧よりも低いときに発生させ、第2のスイッ
チ部のスイッチング素子に対するオン・オフ制御信号
を、第1のスイッチ部のスイッチング素子をオフさせた
状態で、直流出力電圧が交流入力電圧よりも高く、か
つ、第1のスイッチ部のスイッチング素子と第1の抵抗
との接続点の交流入力電圧が第2のスイッチ部のスイッ
チング素子と第2の抵抗との接続点の交流入力電圧より
も高いときに発生させるものである。
波整流電圧よりも高い直流電圧を出力するAC/DC変
換回路であって、全波整流回路の交流入力側に直列に挿
入された交流フィルタと直流出力側の正極及び負極間に
接続されたコンデンサとを備え、かつ、全波整流回路
が、自己消弧形半導体スイッチング素子と第1の半導体
整流素子との直列回路を逆並列接続してなる第2の半導
体整流素子と、第3の半導体整流素子とを順方向かつ直
列に接続して上下アームを各々形成した第1、第2のス
イッチ部を有し、各スイッチ部の第2の半導体整流素子
のカソードを共通にして前記正極に接続すると共に、各
スイッチ部の第3の半導体整流素子のアノードを共通に
して前記負極に接続し、第1のスイッチ部の第1、第3
の半導体整流素子相互の接続点と第2のスイッチ部の第
1、第3の半導体整流素子相互の接続点とを交流入力端
子としたAC/DC変換回路において、第1のスイッチ
部のスイッチング素子及び第1の半導体整流素子の接続
点と前記負極との間に第1の抵抗を接続し、かつ、第2
のスイッチ部のスイッチング素子及び第1の半導体整流
素子の接続点と前記負極との間に第2の抵抗を接続する
と共に、第1のスイッチ部のスイッチング素子に対する
オン・オフ制御信号を、第2のスイッチ部のスイッチン
グ素子をオフさせた状態で、直流出力電圧が交流入力電
圧よりも高く、かつ、第1のスイッチ部のスイッチング
素子と第1の抵抗との接続点の交流入力電圧が第2のス
イッチ部のスイッチング素子と第2の抵抗との接続点の
交流入力電圧よりも低いときに発生させ、第2のスイッ
チ部のスイッチング素子に対するオン・オフ制御信号
を、第1のスイッチ部のスイッチング素子をオフさせた
状態で、直流出力電圧が交流入力電圧よりも高く、か
つ、第1のスイッチ部のスイッチング素子と第1の抵抗
との接続点の交流入力電圧が第2のスイッチ部のスイッ
チング素子と第2の抵抗との接続点の交流入力電圧より
も高いときに発生させるものである。
【0015】上記請求項1〜6記載の発明においては、
全波整流回路内の自己消弧形半導体スイッチング素子
を、コンデンサに蓄積された回生エネルギーを抵抗によ
り消費させるためのスイッチング素子として兼用するこ
とができる。
全波整流回路内の自己消弧形半導体スイッチング素子
を、コンデンサに蓄積された回生エネルギーを抵抗によ
り消費させるためのスイッチング素子として兼用するこ
とができる。
【0016】請求項7記載の発明は、請求項1,3また
は5記載のAC/DC変換回路において、全波整流回路
の上アームを構成する半導体整流素子の共通接続された
カソードと抵抗の正極側接続点との間に、サイリスタ等
の半導体スイッチング素子を接続したものである。
は5記載のAC/DC変換回路において、全波整流回路
の上アームを構成する半導体整流素子の共通接続された
カソードと抵抗の正極側接続点との間に、サイリスタ等
の半導体スイッチング素子を接続したものである。
【0017】請求項8記載の発明は、請求項2,4また
は6記載のAC/DC変換回路において、全波整流回路
の下アームを構成する半導体整流素子の共通接続された
アノードと抵抗の負極側接続点との間に、サイリスタ等
の半導体スイッチング素子を接続したものである。
は6記載のAC/DC変換回路において、全波整流回路
の下アームを構成する半導体整流素子の共通接続された
アノードと抵抗の負極側接続点との間に、サイリスタ等
の半導体スイッチング素子を接続したものである。
【0018】 上記請求項7,8記載の発明において
は、請求項1〜6記載の発明に各々サイリスタや自己消
弧形半導体スイッチング素子を付加するだけで、直流側
のコンデンサに蓄積された回生エネルギーの処理機能と
コンデンサの初期充電による突入電流防止機能とを実現
することができる。また、請求項9記載の発明は、交流
入力電圧の全波整流電圧より高い直流電圧を出力するA
C/DC変換回路であって、全波整流回路と、この全波
整流回路の交流入力側に直列に接続された交流フィルタ
と、この全波整流回路の直流出力側に接続されたコンデ
ンサとを備え、全波整流回路はこの全波整流回路を構成
するアームのうち少なくとも2つのアームに自己消弧形
半導体スイッチング素子を有するAC/DC変換回路に
おいて、前記2つのアームのうち一方のアームの半導体
スイッチング素子及び前記コンデンサにより電流閉回路
を構成し得るように抵抗を接続し、回生エネルギーによ
る前記コンデンサの端子電圧上昇時に、前記2つのアー
ムのうち他方のアームの半導体スイッチング素子をオフ
させると共に、前記コンデンサの昇圧運転にならない期
間、前記2つのアームのうち一方のアームの半導体スイ
ッチング素子をオンさせて、前記コンデンサ、前記2つ
のアームのうち一方のアームの半導体スイッチング素子
及び前記抵抗からなる電源閉回路を構成して前記コンデ
ンサを放電させるものである。
は、請求項1〜6記載の発明に各々サイリスタや自己消
弧形半導体スイッチング素子を付加するだけで、直流側
のコンデンサに蓄積された回生エネルギーの処理機能と
コンデンサの初期充電による突入電流防止機能とを実現
することができる。また、請求項9記載の発明は、交流
入力電圧の全波整流電圧より高い直流電圧を出力するA
C/DC変換回路であって、全波整流回路と、この全波
整流回路の交流入力側に直列に接続された交流フィルタ
と、この全波整流回路の直流出力側に接続されたコンデ
ンサとを備え、全波整流回路はこの全波整流回路を構成
するアームのうち少なくとも2つのアームに自己消弧形
半導体スイッチング素子を有するAC/DC変換回路に
おいて、前記2つのアームのうち一方のアームの半導体
スイッチング素子及び前記コンデンサにより電流閉回路
を構成し得るように抵抗を接続し、回生エネルギーによ
る前記コンデンサの端子電圧上昇時に、前記2つのアー
ムのうち他方のアームの半導体スイッチング素子をオフ
させると共に、前記コンデンサの昇圧運転にならない期
間、前記2つのアームのうち一方のアームの半導体スイ
ッチング素子をオンさせて、前記コンデンサ、前記2つ
のアームのうち一方のアームの半導体スイッチング素子
及び前記抵抗からなる電源閉回路を構成して前記コンデ
ンサを放電させるものである。
【0019】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。まず、図1は請求項1記載の発明の実施
形態を示しており、図13、図14と同一の構成要素に
は同一番号を付して詳述を省略し、以下では異なる部分
を中心に説明することとする。
態を説明する。まず、図1は請求項1記載の発明の実施
形態を示しており、図13、図14と同一の構成要素に
は同一番号を付して詳述を省略し、以下では異なる部分
を中心に説明することとする。
【0020】図1において、交流電源1、交流リアクト
ル2、スイッチ部3、整流部4、コンデンサ5、負荷
6、直流電圧検出器8、入力電流検出器9及び入力電圧
検出器10の接続構成は図13、図14と同様である。
なお、全波整流回路において、19U,19DはIGB
T等の自己消弧形半導体スイッチング素子、4U,4
D,20U,20Dはダイオードである。なお、前記交
流リアクトル2は、交流入力側に接続されたトランス
(図示せず)の漏れインダクタンスや配線インダクタン
スにより構成しても良い。この実施形態では、突入電流
制限用の抵抗7がスイッチ部3のダイオード20U,2
0Dの接続点とコンデンサ5の正極との間に接続されて
いる。
ル2、スイッチ部3、整流部4、コンデンサ5、負荷
6、直流電圧検出器8、入力電流検出器9及び入力電圧
検出器10の接続構成は図13、図14と同様である。
なお、全波整流回路において、19U,19DはIGB
T等の自己消弧形半導体スイッチング素子、4U,4
D,20U,20Dはダイオードである。なお、前記交
流リアクトル2は、交流入力側に接続されたトランス
(図示せず)の漏れインダクタンスや配線インダクタン
スにより構成しても良い。この実施形態では、突入電流
制限用の抵抗7がスイッチ部3のダイオード20U,2
0Dの接続点とコンデンサ5の正極との間に接続されて
いる。
【0021】入力電圧検出器10、入力電流検出器9、
直流電圧検出器8の各検出値及び比較器13の出力信号
はコンバータ制御装置11に入力されている。また、直
流電圧検出器8の検出値は比較器13に、入力電圧検出
器10の検出値は極性検出器12にも入力されている。
コンバータ制御装置11からは、スイッチ部3の上アー
ムのスイッチング素子19Uに対する制御信号がそのま
ま出力されると共に、下アームのスイッチング素子19
Dに対する制御信号はオアゲートからなる論理演算素子
16の一方の入力端子に加えられている。
直流電圧検出器8の各検出値及び比較器13の出力信号
はコンバータ制御装置11に入力されている。また、直
流電圧検出器8の検出値は比較器13に、入力電圧検出
器10の検出値は極性検出器12にも入力されている。
コンバータ制御装置11からは、スイッチ部3の上アー
ムのスイッチング素子19Uに対する制御信号がそのま
ま出力されると共に、下アームのスイッチング素子19
Dに対する制御信号はオアゲートからなる論理演算素子
16の一方の入力端子に加えられている。
【0022】一方、比較器13の出力信号は単安定マル
チ15に入力され、その出力信号は前記論理演算素子1
6の他方の入力端子に加えられている。この論理演算素
子16の出力信号は極性検出器12の出力信号と共にア
ンドゲートからなる論理演算素子17に入力され、その
出力信号が制御信号として下アームのスイッチング素子
19Dに加えられている。
チ15に入力され、その出力信号は前記論理演算素子1
6の他方の入力端子に加えられている。この論理演算素
子16の出力信号は極性検出器12の出力信号と共にア
ンドゲートからなる論理演算素子17に入力され、その
出力信号が制御信号として下アームのスイッチング素子
19Dに加えられている。
【0023】次に、この回路の動作を説明する。コンバ
ータ制御装置11は、入力電圧検出器10により検出し
た入力電圧波形と入力電流検出器9により検出した入力
電流波形とが一致するように制御信号を演算する。比較
器13では、コンデンサ5の端子電圧とレベル設定器1
4による設定値とを比較し、端子電圧が設定値を超える
と信号を出力する。この信号はトリガ信号として単安定
マルチ15に入力され、一定時間幅のパルスを発生させ
る。
ータ制御装置11は、入力電圧検出器10により検出し
た入力電圧波形と入力電流検出器9により検出した入力
電流波形とが一致するように制御信号を演算する。比較
器13では、コンデンサ5の端子電圧とレベル設定器1
4による設定値とを比較し、端子電圧が設定値を超える
と信号を出力する。この信号はトリガ信号として単安定
マルチ15に入力され、一定時間幅のパルスを発生させ
る。
【0024】一方、極性検出器12は、入力電圧検出値
から交流電源電圧の半サイクルを検出し、その極性検出
信号が論理演算素子17に入力されている。ここで、下
アームのスイッチング素子19Dに対するコンバータ制
御装置11からの制御信号は、前述のごとく単安定マル
チ15の出力パルスとともに論理演算素子16を介して
論理演算素子17に入力され、前記極性検出信号とのア
ンド条件のもとで制御信号として出力される。
から交流電源電圧の半サイクルを検出し、その極性検出
信号が論理演算素子17に入力されている。ここで、下
アームのスイッチング素子19Dに対するコンバータ制
御装置11からの制御信号は、前述のごとく単安定マル
チ15の出力パルスとともに論理演算素子16を介して
論理演算素子17に入力され、前記極性検出信号とのア
ンド条件のもとで制御信号として出力される。
【0025】通常の負荷運転時において、上アームのス
イッチング素子19Uは、コンバータ制御装置11から
の制御信号により交流入力周波数よりも十分に高い周波
数で直接オン・オフ制御され、下アームのスイッチング
素子19Dは、交流入力電圧の半サイクルごとに送られ
る制御信号によりオン・オフ制御される。これにより、
直流側には、交流入力電圧を全波整流して得られる電圧
よりも高い出力電圧が得られる。
イッチング素子19Uは、コンバータ制御装置11から
の制御信号により交流入力周波数よりも十分に高い周波
数で直接オン・オフ制御され、下アームのスイッチング
素子19Dは、交流入力電圧の半サイクルごとに送られ
る制御信号によりオン・オフ制御される。これにより、
直流側には、交流入力電圧を全波整流して得られる電圧
よりも高い出力電圧が得られる。
【0026】ここで、負荷6からエネルギーが還って来
るとコンデンサ5の端子電圧が上昇し、これが設定値を
超えると比較器13から信号が出力され、この信号はコ
ンバータ制御装置11及び単安定マルチ15に入力され
る。比較器13からの信号を受けたコンバータ制御装置
11では、スイッチ部3の上アームのスイッチング素子
19Uに対する制御信号をオフする。
るとコンデンサ5の端子電圧が上昇し、これが設定値を
超えると比較器13から信号が出力され、この信号はコ
ンバータ制御装置11及び単安定マルチ15に入力され
る。比較器13からの信号を受けたコンバータ制御装置
11では、スイッチ部3の上アームのスイッチング素子
19Uに対する制御信号をオフする。
【0027】同時に、極性検出器12により検出した電
源電圧の極性から、下アームのスイッチング素子19D
を動作させてもコンデンサ5の昇圧運転(交流入力電圧
を全波整流して得られる電圧よりも高い直流電圧を得る
ための運転)にならない半サイクルの期間(スイッチ部
3の上下アームの接続点(一方の交流入力端子)の電圧
が整流部4のダイオード4U,4Dの接続点(他方の交
流入力端子)の電圧よりも低い期間)だけ、論理演算素
子16,17を介して当該スイッチング素子19Dに対
する制御信号を出力する。
源電圧の極性から、下アームのスイッチング素子19D
を動作させてもコンデンサ5の昇圧運転(交流入力電圧
を全波整流して得られる電圧よりも高い直流電圧を得る
ための運転)にならない半サイクルの期間(スイッチ部
3の上下アームの接続点(一方の交流入力端子)の電圧
が整流部4のダイオード4U,4Dの接続点(他方の交
流入力端子)の電圧よりも低い期間)だけ、論理演算素
子16,17を介して当該スイッチング素子19Dに対
する制御信号を出力する。
【0028】 従って、コンデンサ5、抵抗7、スイッ
チング素子19Dからなる閉回路が形成されることにな
り、コンデンサ5に蓄積された回生エネルギーを放電電
流として抵抗7により消費させることができる。つま
り、この実施形態では、回生エネルギーによりコンデン
サ5の端子電圧が上昇した際に放電電流を流すスイッチ
ング素子として、全波整流回路(スイッチ部3)内のス
イッチング素子19Dを利用しているので、図13のよ
うにスイッチング素子19を別個に用意して接続する必
要がなくなる。なお、このような構成が請求項9の発明
に相当する。
チング素子19Dからなる閉回路が形成されることにな
り、コンデンサ5に蓄積された回生エネルギーを放電電
流として抵抗7により消費させることができる。つま
り、この実施形態では、回生エネルギーによりコンデン
サ5の端子電圧が上昇した際に放電電流を流すスイッチ
ング素子として、全波整流回路(スイッチ部3)内のス
イッチング素子19Dを利用しているので、図13のよ
うにスイッチング素子19を別個に用意して接続する必
要がなくなる。なお、このような構成が請求項9の発明
に相当する。
【0029】次に、請求項2記載の発明の実施形態を図
2を参照しつつ説明する。以下では、図1との相違点を
中心に述べる。図2において、抵抗7はスイッチ部3の
上下アームの接続点とコンデンサ5の負極との間に接続
されている。また、下アームのスイッチング素子19D
に対する制御信号はコンバータ制御装置11からそのま
ま加えられ、上アームのスイッチング素子19Uに対す
る制御信号が図1と同様に論理演算素子16,17を介
して与えられている。
2を参照しつつ説明する。以下では、図1との相違点を
中心に述べる。図2において、抵抗7はスイッチ部3の
上下アームの接続点とコンデンサ5の負極との間に接続
されている。また、下アームのスイッチング素子19D
に対する制御信号はコンバータ制御装置11からそのま
ま加えられ、上アームのスイッチング素子19Uに対す
る制御信号が図1と同様に論理演算素子16,17を介
して与えられている。
【0030】この実施形態では、回生エネルギーによる
コンデンサ5の端子電圧上昇時に、制御装置11によっ
て下アームのスイッチング素子19Dをオフさせる。同
時に、コンデンサ5の昇圧運転にならない期間(スイッ
チ部3の上下アームの接続点の電圧が整流部4のダイオ
ード4U,4D相互の接続点の電圧よりも高い半サイク
ルの期間)だけ、論理演算素子17からの制御信号によ
り上アームのスイッチング素子19Uを動作させ、コン
デンサ5、上アームのスイッチング素子19U、抵抗7
からなる閉回路を形成してコンデンサ5を放電させる。
これにより、図1と同様にスイッチ部3のスイッチング
素子19Uを利用して回生エネルギーを処理することが
できる。
コンデンサ5の端子電圧上昇時に、制御装置11によっ
て下アームのスイッチング素子19Dをオフさせる。同
時に、コンデンサ5の昇圧運転にならない期間(スイッ
チ部3の上下アームの接続点の電圧が整流部4のダイオ
ード4U,4D相互の接続点の電圧よりも高い半サイク
ルの期間)だけ、論理演算素子17からの制御信号によ
り上アームのスイッチング素子19Uを動作させ、コン
デンサ5、上アームのスイッチング素子19U、抵抗7
からなる閉回路を形成してコンデンサ5を放電させる。
これにより、図1と同様にスイッチ部3のスイッチング
素子19Uを利用して回生エネルギーを処理することが
できる。
【0031】次いで、図3は請求項3記載の発明の実施
形態を示している。図1との相違点を中心に説明する
と、この実施形態では、スイッチ部3Aの上アームが、
ダイオード20Uと、これに逆並列接続されたスイッチ
ング素子19U及びダイオード21Uの直列回路とから
構成され、下アームが、ダイオード20Dと、これに逆
並列接続されたスイッチング素子19D及びダイオード
21Dの直列回路とから構成されている。
形態を示している。図1との相違点を中心に説明する
と、この実施形態では、スイッチ部3Aの上アームが、
ダイオード20Uと、これに逆並列接続されたスイッチ
ング素子19U及びダイオード21Uの直列回路とから
構成され、下アームが、ダイオード20Dと、これに逆
並列接続されたスイッチング素子19D及びダイオード
21Dの直列回路とから構成されている。
【0032】上アームのスイッチング素子19U及びダ
イオード21Uの接続点とコンデンサ5の負極との間に
は抵抗7Dが接続され、下アームのスイッチング素子1
9D及びダイオード21Dの接続点とコンデンサ5の正
極との間には抵抗7Uが接続されている。一方、単安定
マルチ15の出力パルスは、コンバータ制御装置11か
らの上下アームの制御信号と共に論理演算素子16U,
16Dにそれぞれ入力されている。
イオード21Uの接続点とコンデンサ5の負極との間に
は抵抗7Dが接続され、下アームのスイッチング素子1
9D及びダイオード21Dの接続点とコンデンサ5の正
極との間には抵抗7Uが接続されている。一方、単安定
マルチ15の出力パルスは、コンバータ制御装置11か
らの上下アームの制御信号と共に論理演算素子16U,
16Dにそれぞれ入力されている。
【0033】論理演算素子16Uの出力信号は、極性検
出器12の出力信号と共に論理演算素子17Uに入力さ
れ、論理演算素子16Dの出力信号は、極性検出器12
の出力信号が加えられた否定回路からなる論理演算素子
18を経た信号と共に論理演算素子17Dに入力されて
いる。そして、論理演算素子17Uから出力される制御
信号が上アームのスイッチング素子19Uに、また、論
理演算素子17Dから出力される制御信号が下アームの
スイッチング素子19Dに加えられている。
出器12の出力信号と共に論理演算素子17Uに入力さ
れ、論理演算素子16Dの出力信号は、極性検出器12
の出力信号が加えられた否定回路からなる論理演算素子
18を経た信号と共に論理演算素子17Dに入力されて
いる。そして、論理演算素子17Uから出力される制御
信号が上アームのスイッチング素子19Uに、また、論
理演算素子17Dから出力される制御信号が下アームの
スイッチング素子19Dに加えられている。
【0034】この実施形態において、回生エネルギーに
よりコンデンサ5の端子電圧が設定値を超えた場合、ス
イッチング素子19U,19Dに対する制御信号は次の
ように発生させる。すなわち、スイッチ部3Aの上下ア
ームの接続点の電圧が整流部4のダイオード4U,4D
の接続点の電圧よりも低い半サイクルの期間では、図1
と同様に上アームのスイッチング素子19Uをオフさせ
て下アームのスイッチング素子19Dを動作させ、逆
に、スイッチ部3Aの上下アームの接続点の電圧が整流
部4のダイオード4U,4Dの接続点の電圧よりも高い
半サイクルの期間では、図2と同様に下アームのスイッ
チング素子19Dをオフさせて上アームのスイッチング
素子19Uを動作させる。
よりコンデンサ5の端子電圧が設定値を超えた場合、ス
イッチング素子19U,19Dに対する制御信号は次の
ように発生させる。すなわち、スイッチ部3Aの上下ア
ームの接続点の電圧が整流部4のダイオード4U,4D
の接続点の電圧よりも低い半サイクルの期間では、図1
と同様に上アームのスイッチング素子19Uをオフさせ
て下アームのスイッチング素子19Dを動作させ、逆
に、スイッチ部3Aの上下アームの接続点の電圧が整流
部4のダイオード4U,4Dの接続点の電圧よりも高い
半サイクルの期間では、図2と同様に下アームのスイッ
チング素子19Dをオフさせて上アームのスイッチング
素子19Uを動作させる。
【0035】これにより、コンデンサ5、抵抗7U、ス
イッチング素子19Dからなる閉回路、または、コンデ
ンサ5、スイッチング素子19U、抵抗7Dからなる閉
回路が形成され、回生エネルギーが抵抗7Uまたは7D
によって消費される。従って、前記同様にスイッチ部3
A内のスイッチング素子19Dまたは19Uを利用して
回生エネルギーを処理することができる。
イッチング素子19Dからなる閉回路、または、コンデ
ンサ5、スイッチング素子19U、抵抗7Dからなる閉
回路が形成され、回生エネルギーが抵抗7Uまたは7D
によって消費される。従って、前記同様にスイッチ部3
A内のスイッチング素子19Dまたは19Uを利用して
回生エネルギーを処理することができる。
【0036】図4は、請求項4記載の発明の実施形態を
示している。この実施形態では、スイッチ部31,32
によって全波整流回路が構成されており、スイッチ部3
1はダイオード201U、スイッチング素子191D及
びダイオード201Dにより、スイッチ部32はダイオ
ード202U、スイッチング素子192D及びダイオー
ド202Dによりそれぞれ構成されている。制御回路は
図1と同様に構成され、論理演算素子17から出力され
る制御信号がスイッチ部31内のスイッチング素子19
1Dに入力され、スイッチ部32内のスイッチング素子
192Dにはコンバータ制御装置11から直接、制御信
号が入力されている。
示している。この実施形態では、スイッチ部31,32
によって全波整流回路が構成されており、スイッチ部3
1はダイオード201U、スイッチング素子191D及
びダイオード201Dにより、スイッチ部32はダイオ
ード202U、スイッチング素子192D及びダイオー
ド202Dによりそれぞれ構成されている。制御回路は
図1と同様に構成され、論理演算素子17から出力され
る制御信号がスイッチ部31内のスイッチング素子19
1Dに入力され、スイッチ部32内のスイッチング素子
192Dにはコンバータ制御装置11から直接、制御信
号が入力されている。
【0037】この実施形態では、回生エネルギーにより
コンデンサ5の端子電圧が設定値を超えた際に、制御装
置11によりスイッチング素子192Dをオフさせる。
そして、ダイオード201Uとスイッチング素子191
Dとの接続点の電圧が、ダイオード202Uとスイッチ
ング素子192Dとの接続点の電圧よりも低い半サイク
ルの期間に、論理演算素子17からスイッチング素子1
91Dに対する制御信号を出力してこれを動作させる。
このため、コンデンサ5、抵抗7、スイッチング素子1
91Dからなる閉回路が形成され、回生エネルギーが抵
抗7によって消費されることになる。
コンデンサ5の端子電圧が設定値を超えた際に、制御装
置11によりスイッチング素子192Dをオフさせる。
そして、ダイオード201Uとスイッチング素子191
Dとの接続点の電圧が、ダイオード202Uとスイッチ
ング素子192Dとの接続点の電圧よりも低い半サイク
ルの期間に、論理演算素子17からスイッチング素子1
91Dに対する制御信号を出力してこれを動作させる。
このため、コンデンサ5、抵抗7、スイッチング素子1
91Dからなる閉回路が形成され、回生エネルギーが抵
抗7によって消費されることになる。
【0038】図5は、請求項5記載の発明の実施形態を
示している。図において、33,34は全波整流回路を
構成するスイッチ部であり、スイッチ部33はダイオー
ド201U,211D,201D及びスイッチング素子
191Dにより構成され、スイッチ部34はダイオード
202U,212D,202D及びスイッチング素子1
92Dにより構成されている。また、ダイオード211
D及びスイッチング素子191Dの接続点とコンデンサ
5の正極との間には抵抗71が接続され、ダイオード2
12D及びスイッチング素子192Dの接続点とコンデ
ンサ5の正極との間には抵抗72が接続されている。
示している。図において、33,34は全波整流回路を
構成するスイッチ部であり、スイッチ部33はダイオー
ド201U,211D,201D及びスイッチング素子
191Dにより構成され、スイッチ部34はダイオード
202U,212D,202D及びスイッチング素子1
92Dにより構成されている。また、ダイオード211
D及びスイッチング素子191Dの接続点とコンデンサ
5の正極との間には抵抗71が接続され、ダイオード2
12D及びスイッチング素子192Dの接続点とコンデ
ンサ5の正極との間には抵抗72が接続されている。
【0039】制御回路の構成は図3と実質的に同一であ
り、論理演算素子171から出力された制御信号がスイ
ッチング素子191Dに入力され、論理演算素子172
から出力された制御信号がスイッチング素子192Dに
入力されている。なお、161,162はオアゲートか
らなる論理演算素子である。
り、論理演算素子171から出力された制御信号がスイ
ッチング素子191Dに入力され、論理演算素子172
から出力された制御信号がスイッチング素子192Dに
入力されている。なお、161,162はオアゲートか
らなる論理演算素子である。
【0040】この実施形態において、回生エネルギーに
よりコンデンサ5の端子電圧が設定値を超えた際に、抵
抗71とスイッチング素子191Dとの接続点の電圧が
ダイオード212Dとスイッチング素子192Dとの接
続点の電圧よりも低い半サイクルの期間では、制御装置
11によりスイッチング素子192Dをオフさせる。そ
して、論理演算素子171からスイッチング素子191
Dに対する制御信号を出力して動作させる。これによ
り、コンデンサ5、抵抗71、スイッチング素子191
Dからなる閉回路が形成され、回生エネルギーが抵抗7
1によって消費される。
よりコンデンサ5の端子電圧が設定値を超えた際に、抵
抗71とスイッチング素子191Dとの接続点の電圧が
ダイオード212Dとスイッチング素子192Dとの接
続点の電圧よりも低い半サイクルの期間では、制御装置
11によりスイッチング素子192Dをオフさせる。そ
して、論理演算素子171からスイッチング素子191
Dに対する制御信号を出力して動作させる。これによ
り、コンデンサ5、抵抗71、スイッチング素子191
Dからなる閉回路が形成され、回生エネルギーが抵抗7
1によって消費される。
【0041】また、抵抗71とスイッチング素子191
Dとの接続点の電圧がダイオード212Dとスイッチン
グ素子192Dとの接続点の電圧よりも高い半サイクル
の期間では、制御装置11によりスイッチング素子19
1Dをオフさせる。そして、論理演算素子172からス
イッチング素子192Dに対する制御信号を出力して動
作させる。これにより、コンデンサ5、抵抗72、スイ
ッチング素子192Dからなる閉回路が形成され、回生
エネルギーが抵抗72によって消費されることになる。
Dとの接続点の電圧がダイオード212Dとスイッチン
グ素子192Dとの接続点の電圧よりも高い半サイクル
の期間では、制御装置11によりスイッチング素子19
1Dをオフさせる。そして、論理演算素子172からス
イッチング素子192Dに対する制御信号を出力して動
作させる。これにより、コンデンサ5、抵抗72、スイ
ッチング素子192Dからなる閉回路が形成され、回生
エネルギーが抵抗72によって消費されることになる。
【0042】次に、図6は請求項6記載の発明の実施形
態を示すものである。この実施形態では、全波整流回路
がスイッチ部35,36により構成されており、スイッ
チ部35はスイッチング素子191U、ダイオード21
1U,201U,201Dにより構成され、スイッチ部
36はスイッチング素子192U、ダイオード212
U,202U,202Dにより構成されている。
態を示すものである。この実施形態では、全波整流回路
がスイッチ部35,36により構成されており、スイッ
チ部35はスイッチング素子191U、ダイオード21
1U,201U,201Dにより構成され、スイッチ部
36はスイッチング素子192U、ダイオード212
U,202U,202Dにより構成されている。
【0043】スイッチング素子191U及びダイオード
211Uの接続点とコンデンサ5の負極との間には抵抗
71が接続され、スイッチング素子192U及びダイオ
ード212Uの接続点とコンデンサ5の負極との間には
抵抗72が接続されている。制御回路は図5と同一の構
成であり、論理演算素子171からの制御信号がスイッ
チング素子191Uに、論理演算素子172からの制御
信号がスイッチング素子192Uに入力されている。
211Uの接続点とコンデンサ5の負極との間には抵抗
71が接続され、スイッチング素子192U及びダイオ
ード212Uの接続点とコンデンサ5の負極との間には
抵抗72が接続されている。制御回路は図5と同一の構
成であり、論理演算素子171からの制御信号がスイッ
チング素子191Uに、論理演算素子172からの制御
信号がスイッチング素子192Uに入力されている。
【0044】その動作は、回生エネルギーによりコンデ
ンサ5の端子電圧が設定値を超えた際に、スイッチング
素子191Uと抵抗71との接続点の電圧がスイッチン
グ素子192Uとダイオード212Uとの接続点の電圧
よりも高い半サイクルの期間では、論理演算素子172
によりスイッチング素子192Uをオフさせる。そし
て、論理演算素子171からスイッチング素子191U
に対する制御信号を出力して動作させる。これにより、
コンデンサ5、スイッチング素子191U、抵抗71か
らなる閉回路が形成され、回生エネルギーが抵抗71に
よって消費される。
ンサ5の端子電圧が設定値を超えた際に、スイッチング
素子191Uと抵抗71との接続点の電圧がスイッチン
グ素子192Uとダイオード212Uとの接続点の電圧
よりも高い半サイクルの期間では、論理演算素子172
によりスイッチング素子192Uをオフさせる。そし
て、論理演算素子171からスイッチング素子191U
に対する制御信号を出力して動作させる。これにより、
コンデンサ5、スイッチング素子191U、抵抗71か
らなる閉回路が形成され、回生エネルギーが抵抗71に
よって消費される。
【0045】また、スイッチング素子191Uと抵抗7
1との接続点の電圧がスイッチング素子192Uとダイ
オード212Uとの接続点の電圧よりも低い半サイクル
の期間では、論理演算素子171によりスイッチング素
子191Uをオフさせる。そして、論理演算素子172
からスイッチング素子192Uに対する制御信号を出力
して動作させる。これにより、コンデンサ5、スイッチ
ング素子192U、抵抗72からなる閉回路が形成さ
れ、回生エネルギーが抵抗72によって消費されること
になる。
1との接続点の電圧がスイッチング素子192Uとダイ
オード212Uとの接続点の電圧よりも低い半サイクル
の期間では、論理演算素子171によりスイッチング素
子191Uをオフさせる。そして、論理演算素子172
からスイッチング素子192Uに対する制御信号を出力
して動作させる。これにより、コンデンサ5、スイッチ
ング素子192U、抵抗72からなる閉回路が形成さ
れ、回生エネルギーが抵抗72によって消費されること
になる。
【0046】次いで、請求項7記載の発明のうち、請求
項1の発明に関する実施形態を説明する。なお、以下の
図7〜図12の実施形態は、上述した回生エネルギーの
処理機能の他に、直流側コンデンサの初期充電により突
入電流を制限する機能を併せ持つものである。
項1の発明に関する実施形態を説明する。なお、以下の
図7〜図12の実施形態は、上述した回生エネルギーの
処理機能の他に、直流側コンデンサの初期充電により突
入電流を制限する機能を併せ持つものである。
【0047】図7の実施形態の主要部は図1と同一であ
り、異なるのは、ダイオード4Uのカソードと抵抗7の
一端(コンデンサ5の正極側)との間に半導体スイッチ
ング素子としてのサイリスタ22が接続され、このサイ
リスタ22が比較器13から出力されるゲート信号によ
って点弧される点である。なお、23はコンバータ制御
装置であり、図1のコンバータ制御装置11、極性検出
器12、単安定マルチ15、論理演算素子16,17を
すべて包含するものに相当し、図7のスイッチング素子
19U,19Dに対する制御信号も図1と同一の方法に
より発生させる。
り、異なるのは、ダイオード4Uのカソードと抵抗7の
一端(コンデンサ5の正極側)との間に半導体スイッチ
ング素子としてのサイリスタ22が接続され、このサイ
リスタ22が比較器13から出力されるゲート信号によ
って点弧される点である。なお、23はコンバータ制御
装置であり、図1のコンバータ制御装置11、極性検出
器12、単安定マルチ15、論理演算素子16,17を
すべて包含するものに相当し、図7のスイッチング素子
19U,19Dに対する制御信号も図1と同一の方法に
より発生させる。
【0048】本実施形態は、コンデンサ5の初期充電に
よって電源投入時の突入電流を抑制する点に特徴があ
る。すなわち、交流電源1の投入時には抵抗7により制
限された電流によりコンデンサ5が初期充電される。こ
のとき、コンデンサ5の端子電圧はレベル設定器14に
よる設定値に達しないため、比較器13からゲート信号
は出力されず、サイリスタ22はオフとなっている。従
って、電源投入時に過大な突入電流がコンデンサ5に流
入する恐れはない。
よって電源投入時の突入電流を抑制する点に特徴があ
る。すなわち、交流電源1の投入時には抵抗7により制
限された電流によりコンデンサ5が初期充電される。こ
のとき、コンデンサ5の端子電圧はレベル設定器14に
よる設定値に達しないため、比較器13からゲート信号
は出力されず、サイリスタ22はオフとなっている。従
って、電源投入時に過大な突入電流がコンデンサ5に流
入する恐れはない。
【0049】負荷6からエネルギーが回生される際に
は、コンデンサ5の端子電圧が上昇して前記設定値を超
えたときに比較器13からゲート信号が出力され、サイ
リスタ22がオンする。これにより、実質的に図1と同
様の回路になり、コンデンサ5に蓄積された回生エネル
ギーが抵抗7によって消費される。この実施形態では、
図1の回路構成にサイリスタ22のみを付加しており、
回生エネルギーを消費させるための抵抗7を突入電流の
制限用にも兼用しているので、部品数の増加を抑え、コ
ストの低減に寄与することができる。
は、コンデンサ5の端子電圧が上昇して前記設定値を超
えたときに比較器13からゲート信号が出力され、サイ
リスタ22がオンする。これにより、実質的に図1と同
様の回路になり、コンデンサ5に蓄積された回生エネル
ギーが抵抗7によって消費される。この実施形態では、
図1の回路構成にサイリスタ22のみを付加しており、
回生エネルギーを消費させるための抵抗7を突入電流の
制限用にも兼用しているので、部品数の増加を抑え、コ
ストの低減に寄与することができる。
【0050】図8は、請求項8記載の発明のうち、請求
項2記載の発明に関する実施形態を示している。この実
施形態の主要部は図2と同一であり、異なるのは、ダイ
オード4Dのアノードと抵抗7の一端(コンデンサ5の
負極側)との間にサイリスタ22を接続し、このサイリ
スタ22を比較器13からのゲート信号によって点弧す
るようにした点である。ここでも、スイッチング素子1
9U,19Dに対する制御信号はコンバータ制御装置2
3により図2と同一の方法で発生させる。
項2記載の発明に関する実施形態を示している。この実
施形態の主要部は図2と同一であり、異なるのは、ダイ
オード4Dのアノードと抵抗7の一端(コンデンサ5の
負極側)との間にサイリスタ22を接続し、このサイリ
スタ22を比較器13からのゲート信号によって点弧す
るようにした点である。ここでも、スイッチング素子1
9U,19Dに対する制御信号はコンバータ制御装置2
3により図2と同一の方法で発生させる。
【0051】次に、図9は請求項7記載の発明のうち、
請求項3記載の発明に関する実施形態を示している。こ
の実施形態の主要部は図3と同一であり、異なるのは、
ダイオード4Uのカソードと抵抗7Uの一端(コンデン
サ5の正極側)との間にサイリスタ22を接続し、この
サイリスタ22を比較器13からのゲート信号によって
点弧するようにした点である。ここでも、スイッチング
素子19U,19Dに対する制御信号はコンバータ制御
装置23により図3と同一の方法で発生させる。
請求項3記載の発明に関する実施形態を示している。こ
の実施形態の主要部は図3と同一であり、異なるのは、
ダイオード4Uのカソードと抵抗7Uの一端(コンデン
サ5の正極側)との間にサイリスタ22を接続し、この
サイリスタ22を比較器13からのゲート信号によって
点弧するようにした点である。ここでも、スイッチング
素子19U,19Dに対する制御信号はコンバータ制御
装置23により図3と同一の方法で発生させる。
【0052】図10は、請求項8記載の発明のうち、請
求項4記載の発明に関する実施形態を示している。この
実施形態の主要部は図4と同一であり、異なるのは、ダ
イオード202Uのカソードと抵抗7の一端(コンデン
サ5の正極側)との間にサイリスタ22を接続し、この
サイリスタ22を比較器13からのゲート信号によって
点弧するようにした点である。ここでも、スイッチング
素子191D,192Dに対する制御信号はコンバータ
制御装置23により図4と同一の方法で発生させる。
求項4記載の発明に関する実施形態を示している。この
実施形態の主要部は図4と同一であり、異なるのは、ダ
イオード202Uのカソードと抵抗7の一端(コンデン
サ5の正極側)との間にサイリスタ22を接続し、この
サイリスタ22を比較器13からのゲート信号によって
点弧するようにした点である。ここでも、スイッチング
素子191D,192Dに対する制御信号はコンバータ
制御装置23により図4と同一の方法で発生させる。
【0053】上述した図8、図9、図10の実施形態に
おいても、抵抗7,7U,7D及びサイリスタ22の作
用は図7と同様であり、それぞれ図2、図3、図4の回
路にサイリスタ22を付加するだけで、突入電流の制限
及び回生エネルギーの消費といった両方の機能を果たす
ことができる。
おいても、抵抗7,7U,7D及びサイリスタ22の作
用は図7と同様であり、それぞれ図2、図3、図4の回
路にサイリスタ22を付加するだけで、突入電流の制限
及び回生エネルギーの消費といった両方の機能を果たす
ことができる。
【0054】次いで、図11は、請求項7記載の発明の
うち、請求項5記載の発明に関する実施形態を示してい
る。この実施形態の主要部は図5と同一であり、異なる
のは、ダイオード202Uのカソードと抵抗71,72
の一端(コンデンサ5の正極側)との間にサイリスタ2
2を接続し、このサイリスタ22を比較器13からのゲ
ート信号によって点弧するようにした点である。ここで
も、スイッチング素子191D,192Dに対する制御
信号はコンバータ制御装置24により図5と同一の方法
で発生させる。なお、コンバータ制御装置24は、図5
におけるコンバータ制御装置11、極性検出器12、単
安定マルチ15、論理演算素子161,162,17
1,172,172,18を包含するものである。
うち、請求項5記載の発明に関する実施形態を示してい
る。この実施形態の主要部は図5と同一であり、異なる
のは、ダイオード202Uのカソードと抵抗71,72
の一端(コンデンサ5の正極側)との間にサイリスタ2
2を接続し、このサイリスタ22を比較器13からのゲ
ート信号によって点弧するようにした点である。ここで
も、スイッチング素子191D,192Dに対する制御
信号はコンバータ制御装置24により図5と同一の方法
で発生させる。なお、コンバータ制御装置24は、図5
におけるコンバータ制御装置11、極性検出器12、単
安定マルチ15、論理演算素子161,162,17
1,172,172,18を包含するものである。
【0055】また、図12は請求項8記載の発明のう
ち、請求項6記載の発明に関する実施形態を示してい
る。この実施形態の主要部は図6と同一であり、異なる
のは、ダイオード202Dのアノードと抵抗71,72
の一端(コンデンサ5の負極側)との間にサイリスタ2
2を接続し、このサイリスタ22を比較器13からのゲ
ート信号によって点弧するようにした点である。ここで
も、スイッチング素子191U,192Uに対する制御
信号はコンバータ制御装置24により図6と同一の方法
で発生させる。
ち、請求項6記載の発明に関する実施形態を示してい
る。この実施形態の主要部は図6と同一であり、異なる
のは、ダイオード202Dのアノードと抵抗71,72
の一端(コンデンサ5の負極側)との間にサイリスタ2
2を接続し、このサイリスタ22を比較器13からのゲ
ート信号によって点弧するようにした点である。ここで
も、スイッチング素子191U,192Uに対する制御
信号はコンバータ制御装置24により図6と同一の方法
で発生させる。
【0056】上述した図11、図12の実施形態におい
ても、抵抗71,72及びサイリスタ22の作用は図7
と同様であり、それぞれ図5、図6の回路にサイリスタ
22を付加するだけで突入電流の制限、回生エネルギー
の消費が可能になる。
ても、抵抗71,72及びサイリスタ22の作用は図7
と同様であり、それぞれ図5、図6の回路にサイリスタ
22を付加するだけで突入電流の制限、回生エネルギー
の消費が可能になる。
【0057】なお、図7〜図12の実施形態において、
サイリスタ22の代わりにIGBTやGTO、トランジ
スタ等の自己消弧形半導体スイッチング素子を用いても
良い。
サイリスタ22の代わりにIGBTやGTO、トランジ
スタ等の自己消弧形半導体スイッチング素子を用いても
良い。
【0058】
【発明の効果】以上詳述したように、請求項1〜請求項
6記載の発明によれば、交流入力電圧を全波整流して得
られる電圧よりも高い直流出力電圧を得るようにしたA
C/DC変換回路において、全波整流回路内の自己消弧
形半導体スイッチング素子を、コンデンサに蓄積された
回生エネルギーを抵抗により消費させるためのスイッチ
ング素子として兼用したため、別個にスイッチング素子
を設ける必要がなく、部品数や装置容積の増加を防いで
コスト及び設置スペースの低減が可能になる。
6記載の発明によれば、交流入力電圧を全波整流して得
られる電圧よりも高い直流出力電圧を得るようにしたA
C/DC変換回路において、全波整流回路内の自己消弧
形半導体スイッチング素子を、コンデンサに蓄積された
回生エネルギーを抵抗により消費させるためのスイッチ
ング素子として兼用したため、別個にスイッチング素子
を設ける必要がなく、部品数や装置容積の増加を防いで
コスト及び設置スペースの低減が可能になる。
【0059】また、請求項7,8記載の発明によれば、
上記効果に加えて、主回路については従来技術と同一の
部品数で回生エネルギーの処理機能とコンデンサの初期
充電による突入電流防止機能とを実現することができ、
この点でもコストパフォーマンスの高いAC/DC変換
回路を実現することができる。
上記効果に加えて、主回路については従来技術と同一の
部品数で回生エネルギーの処理機能とコンデンサの初期
充電による突入電流防止機能とを実現することができ、
この点でもコストパフォーマンスの高いAC/DC変換
回路を実現することができる。
【図1】請求項1記載の発明の実施形態を示す回路図で
ある。
ある。
【図2】請求項2記載の発明の実施形態を示す回路図で
ある。
ある。
【図3】請求項3記載の発明の実施形態を示す回路図で
ある。
ある。
【図4】請求項4記載の発明の実施形態を示す回路図で
ある。
ある。
【図5】請求項5記載の発明の実施形態を示す回路図で
ある。
ある。
【図6】請求項6記載の発明の実施形態を示す回路図で
ある。
ある。
【図7】請求項7記載の発明のうち、請求項1の発明に
関する実施形態を示す回路図である。
関する実施形態を示す回路図である。
【図8】請求項8記載の発明のうち、請求項2の発明に
関する実施形態を示す回路図である。
関する実施形態を示す回路図である。
【図9】請求項7記載の発明のうち、請求項3の発明に
関する実施形態を示す回路図である。
関する実施形態を示す回路図である。
【図10】請求項8記載の発明のうち、請求項4の発明
に関する実施形態を示す回路図である。
に関する実施形態を示す回路図である。
【図11】請求項7記載の発明のうち、請求項5の発明
に関する実施形態を示す回路図である。
に関する実施形態を示す回路図である。
【図12】請求項8記載の発明のうち、請求項6の発明
に関する実施形態を示す回路図である。
に関する実施形態を示す回路図である。
【図13】従来技術における負荷からのエネルギー処理
方法を説明するための回路図である。
方法を説明するための回路図である。
【図14】従来技術における直流側コンデンサの初期充
電方法を説明するための回路図である。
電方法を説明するための回路図である。
1 交流電源 2 交流リアクトル 3,3A,31,32,33,34,35,36 スイ
ッチ部 4 整流部 4U,4D,20U,20D,21U,21D,201
U,202U,201D,202D,211U,212
U,211D,212D ダイオード 5 コンデンサ 6 負荷 7,7U,7D,71,72 抵抗 8 直流電圧検出器 9 入力電流検出器 10 入力電圧検出器 11,23,24 コンバータ制御装置 12 極性検出器 13 比較器 14 レベル設定器 15 モノステーブルマルチバイブレータ(単安定マル
チ) 16,16U,16D,17,17U,17D,18,
161,162,171,172 論理演算素子 19U,19D,191U,192U,191D,19
2D 半導体スイッチング素子 22 サイリスタ
ッチ部 4 整流部 4U,4D,20U,20D,21U,21D,201
U,202U,201D,202D,211U,212
U,211D,212D ダイオード 5 コンデンサ 6 負荷 7,7U,7D,71,72 抵抗 8 直流電圧検出器 9 入力電流検出器 10 入力電圧検出器 11,23,24 コンバータ制御装置 12 極性検出器 13 比較器 14 レベル設定器 15 モノステーブルマルチバイブレータ(単安定マル
チ) 16,16U,16D,17,17U,17D,18,
161,162,171,172 論理演算素子 19U,19D,191U,192U,191D,19
2D 半導体スイッチング素子 22 サイリスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 7/217 H02J 1/00
Claims (9)
- 【請求項1】 交流入力電圧の全波整流電圧よりも高い
直流電圧を出力するAC/DC変換回路であって、全波
整流回路の交流入力側に直列に挿入された交流フィルタ
と直流出力側の正極及び負極間に接続されたコンデンサ
とを備え、かつ、全波整流回路が、自己消弧形半導体ス
イッチング素子を逆並列接続してなる半導体整流素子を
順方向かつ直列に接続して上下アームを形成したスイッ
チ部と、半導体整流素子を順方向かつ直列に接続して上
下アームを形成した整流部とを有し、前記スイッチ部及
び前記整流部の上アームの整流素子のカソードを共通に
して前記正極に接続すると共に、前記スイッチ部及び前
記整流部の下アームの整流素子のアノードを共通にして
前記負極に接続し、前記スイッチ部の整流素子相互の接
続点と前記整流部の整流素子相互の接続点とを交流入力
端子としたAC/DC変換回路において、 前記スイッチ部の整流素子相互の接続点と前記正極との
間に抵抗を接続すると共に、前記下アームのスイッチン
グ素子に対するオン・オフ制御信号を、前記上アームの
スイッチング素子をオフさせた状態で、直流出力電圧が
交流入力電圧よりも高く、かつ、前記抵抗が接続された
一方の交流入力端子電圧が他方の交流入力端子電圧より
も低いときに発生させることを特徴とするAC/DC変
換回路。 - 【請求項2】 交流入力電圧の全波整流電圧よりも高い
直流電圧を出力するAC/DC変換回路であって、全波
整流回路の交流入力側に直列に挿入された交流フィルタ
と直流出力側の正極及び負極間に接続されたコンデンサ
とを備え、かつ、全波整流回路が、自己消弧形半導体ス
イッチング素子を逆並列接続してなる半導体整流素子を
順方向かつ直列に接続して上下アームを形成したスイッ
チ部と、半導体整流素子を順方向かつ直列に接続して上
下アームを形成した整流部とを有し、前記スイッチ部及
び前記整流部の上アームの整流素子のカソードを共通に
して前記正極に接続すると共に、前記スイッチ部及び前
記整流部の下アームの整流素子のアノードを共通にして
前記負極に接続し、前記スイッチ部の整流素子相互の接
続点と前記整流部の整流素子相互の接続点とを交流入力
端子としたAC/DC変換回路において、 前記スイッチ部の整流素子相互の接続点と前記負極との
間に抵抗を接続すると共に、前記上アームのスイッチン
グ素子に対するオン・オフ制御信号を、前記下アームの
スイッチング素子をオフさせた状態で、直流出力電圧が
交流入力電圧よりも高く、かつ、前記抵抗が接続された
一方の交流入力端子電圧が他方の交流入力端子電圧より
も高いときに発生させることを特徴とするAC/DC変
換回路。 - 【請求項3】 交流入力電圧の全波整流電圧よりも高い
直流電圧を出力するAC/DC変換回路であって、全波
整流回路の交流入力側に直列に挿入された交流フィルタ
と直流出力側の正極及び負極間に接続されたコンデンサ
とを備え、かつ、全波整流回路が、自己消弧形半導体ス
イッチング素子と第1の半導体整流素子との直列回路を
逆並列接続してなる第2の半導体整流素子を順方向かつ
直列に接続して上下アームを形成したスイッチ部と、半
導体整流素子を順方向かつ直列に接続して上下アームを
形成した整流部とを有し、前記スイッチ部の上アームの
第2の半導体整流素子及び前記整流部の上アームの整流
素子のカソードを共通にして前記正極に接続すると共
に、前記スイッチ部の下アームの第2の半導体整流素子
及び前記整流部の下アームの整流素子のアノードを共通
にして前記負極に接続し、前記スイッチ部の第2の半導
体整流素子相互の接続点と前記整流部の整流素子相互の
接続点とを交流入力端子としたAC/DC変換回路にお
いて、前記スイッチ部の上アームのスイッチング素子と
第1の半導体整流素子との接続点と前記負極との間に第
1の抵抗を接続し、かつ、前記スイッチ部の下アームの
スイッチング素子と第1の半導体整流素子との接続点と
前記正極との間に第2の抵抗を接続すると共に、 前記下アームのスイッチング素子に対するオン・オフ制
御信号を、上アームのスイッチング素子をオフさせた状
態で、直流出力電圧が交流入力電圧よりも高く、かつ、
前記スイッチ部の第2の半導体整流素子相互の接続点で
ある一方の交流入力端子の電圧が他方の交流入力端子の
電圧よりも低いときに発生させ、前記上アームのスイッ
チング素子に対するオン・オフ制御信号を、下アームの
スイッチング素子をオフさせた状態で、直流出力電圧が
交流入力電圧よりも高く、かつ、前記スイッチ部の第2
の半導体整流素子相互の接続点である一方の交流入力端
子の電圧が他方の交流入力端子の電圧よりも高いときに
発生させることを特徴とするAC/DC変換回路。 - 【請求項4】 交流入力電圧の全波整流電圧よりも高い
直流電圧を出力するAC/DC変換回路であって、全波
整流回路の交流入力側に直列に挿入された交流フィルタ
と直流出力側の正極及び負極間に接続されたコンデンサ
とを備え、かつ、全波整流回路が、半導体整流素子と、
自己消弧形半導体スイッチング素子を逆並列接続してな
る別の半導体整流素子とを順方向かつ直列に接続して上
下アームを各々形成した第1、第2のスイッチ部を有
し、各スイッチ部の上アームの整流素子のカソードを共
通にして前記正極に接続すると共に、各スイッチ部の下
アームの整流素子のアノードを共通にして前記負極に接
続し、第1のスイッチ部の整流素子相互の接続点と第2
のスイッチ部の整流素子相互の接続点とを交流入力端子
としたAC/DC変換回路において、 第1のスイッチ部の整流素子相互の接続点と前記正極と
の間に抵抗を接続すると共に、第1のスイッチ部のスイ
ッチング素子に対するオン・オフ制御信号を、第2のス
イッチ部のスイッチング素子をオフさせた状態で、直流
出力電圧が交流入力電圧よりも高く、かつ、抵抗が接続
された一方の交流入力端子の電圧が他方の交流入力端子
の電圧よりも低いときに発生させることを特徴とするA
C/DC変換回路。 - 【請求項5】 交流入力電圧の全波整流電圧よりも高い
直流電圧を出力するAC/DC変換回路であって、全波
整流回路の交流入力側に直列に挿入された交流フィルタ
と直流出力側の正極及び負極間に接続されたコンデンサ
とを備え、かつ、全波整流回路が、第1の半導体整流素
子と、自己消弧形半導体スイッチング素子と第2の半導
体整流素子との直列回路を逆並列接続してなる第3の半
導体整流素子とを順方向かつ直列に接続して上下アーム
を各々形成した第1、第2のスイッチ部を有し、各スイ
ッチ部の第1の半導体整流素子のカソードを共通にして
前記正極に接続すると共に、各スイッチ部の第3の半導
体整流素子のアノードを共通にして前記負極に接続し、
第1のスイッチ部の第1、第2の半導体整流素子相互の
接続点と第2のスイッチ部の第1、第2の半導体整流素
子相互の接続点とを交流入力端子としたAC/DC変換
回路において、 第1のスイッチ部の第2の半導体整流素子及びスイッチ
ング素子の接続点と前記正極との間に第1の抵抗を接続
し、かつ、第2のスイッチ部の第2の半導体整流素子及
びスイッチング素子の接続点と前記正極との間に第2の
抵抗を接続すると共に、 第1のスイッチ部のスイッチング素子に対するオン・オ
フ制御信号を、第2のスイッチ部のスイッチング素子を
オフさせた状態で、直流出力電圧が交流入力電圧よりも
高く、かつ、第1のスイッチ部のスイッチング素子と第
1の抵抗との接続点の交流入力電圧が第2のスイッチ部
のスイッチング素子と第2の抵抗との接続点の交流入力
電圧よりも低いときに発生させ、第2のスイッチ部のス
イッチング素子に対するオン・オフ制御信号を、第1の
スイッチ部のスイッチング素子をオフさせた状態で、直
流出力電圧が交流入力電圧よりも高く、かつ、第1のス
イッチ部のスイッチング素子と第1の抵抗との接続点の
交流入力電圧が第2のスイッチ部のスイッチング素子と
第2の抵抗との接続点の交流入力電圧よりも高いときに
発生させることを特徴とするAC/DC変換回路。 - 【請求項6】 交流入力電圧の全波整流電圧よりも高い
直流電圧を出力するAC/DC変換回路であって、全波
整流回路の交流入力側に直列に挿入された交流フィルタ
と直流出力側の正極及び負極間に接続されたコンデンサ
とを備え、かつ、全波整流回路が、自己消弧形半導体ス
イッチング素子と第1の半導体整流素子との直列回路を
逆並列接続してなる第2の半導体整流素子と、第3の半
導体整流素子とを順方向かつ直列に接続して上下アーム
を各々形成した第1、第2のスイッチ部を有し、各スイ
ッチ部の第2の半導体整流素子のカソードを共通にして
前記正極に接続すると共に、各スイッチ部の第3の半導
体整流素子のアノードを共通にして前記負極に接続し、
第1のスイッチ部の第1、第3の半導体整流素子相互の
接続点と第2のスイッチ部の第1、第3の半導体整流素
子相互の接続点とを交流入力端子としたAC/DC変換
回路において、 第1のスイッチ部のスイッチング素子及び第1の半導体
整流素子の接続点と前記負極との間に第1の抵抗を接続
し、かつ、第2のスイッチ部のスイッチング素子及び第
1の半導体整流素子の接続点と前記負極との間に第2の
抵抗を接続すると共に、 第1のスイッチ部のスイッチング素子に対するオン・オ
フ制御信号を、第2のスイッチ部のスイッチング素子を
オフさせた状態で、直流出力電圧が交流入力電圧よりも
高く、かつ、第1のスイッチ部のスイッチング素子と第
1の抵抗との接続点の交流入力電圧が第2のスイッチ部
のスイッチング素子と第2の抵抗との接続点の交流入力
電圧よりも低いときに発生させ、第2のスイッチ部のス
イッチング素子に対するオン・オフ制御信号を、第1の
スイッチ部のスイッチング素子をオフさせた状態で、直
流出力電圧が交流入力電圧よりも高く、かつ、第1のス
イッチ部のスイッチング素子と第1の抵抗との接続点の
交流入力電圧が第2のスイッチ部のスイッチング素子と
第2の抵抗との接続点の交流入力電圧よりも高いときに
発生させることを特徴とするAC/DC変換回路。 - 【請求項7】 請求項1,3または5記載のAC/DC
変換回路において、 全波整流回路の上アームを構成する半導体整流素子の共
通接続されたカソードと抵抗の正極側接続点との間に、
半導体スイッチング素子を接続したことを特徴とするA
C/DC変換回路。 - 【請求項8】 請求項2,4または6記載のAC/DC
変換回路において、全波整流回路の下アームを構成する
半導体整流素子の共通接続されたアノードと抵抗の負極
側接続点との間に、半導体スイッチング素子を接続した
ことを特徴とするAC/DC変換回路。 - 【請求項9】 交流入力電圧の全波整流電圧より高い直
流電圧を出力するAC/DC変換回路であって、全波整
流回路と、この全波整流回路の交流入力側に直列に接続
された交流フィルタと、この全波整流回路の直流出力側
に接続されたコンデンサとを備え、全波整流回路はこの
全波整流回路を構成するアームのうち少なくとも2つの
アームに自己消弧形半導体スイッチング素子を有するA
C/DC変換回路において、 前記2つのアームのうち一方のアームの半導体スイッチ
ング素子及び前記コンデンサにより電流閉回路を構成し
得るように抵抗を接続し、回生エネルギーによる前記コ
ンデンサの端子電圧上昇時に、前記2つのアームのうち
他方のアームの半導体スイッチング素子をオフさせると
共に、前記コンデンサの昇圧運転にならない期間、前記
2つのアームのうち一方のアームの半導体スイッチング
素子をオンさせて、前記コンデンサ、前記2つのアーム
のうち一方のアームの半導体スイッチング素子及び前記
抵抗からなる電源閉回路を構成して前記コンデンサを放
電 させることを特徴とするAC/DC変換回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14246396A JP3230434B2 (ja) | 1996-06-05 | 1996-06-05 | Ac/dc変換回路 |
KR1019970022794A KR980006762A (ko) | 1996-06-05 | 1997-06-03 | 교류/직류 변환 회로 |
US08/869,125 US5978243A (en) | 1996-06-05 | 1997-06-04 | Ac/dc converting circuit |
CN97105567A CN1169053A (zh) | 1996-06-05 | 1997-06-05 | 交流/直流转换电路 |
US09/323,568 US6055171A (en) | 1996-06-05 | 1999-06-01 | AC/DC converting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14246396A JP3230434B2 (ja) | 1996-06-05 | 1996-06-05 | Ac/dc変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09327176A JPH09327176A (ja) | 1997-12-16 |
JP3230434B2 true JP3230434B2 (ja) | 2001-11-19 |
Family
ID=15315908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14246396A Expired - Fee Related JP3230434B2 (ja) | 1996-06-05 | 1996-06-05 | Ac/dc変換回路 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5978243A (ja) |
JP (1) | JP3230434B2 (ja) |
KR (1) | KR980006762A (ja) |
CN (1) | CN1169053A (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6346778B1 (en) * | 1998-01-20 | 2002-02-12 | Bytecraft Pty Ltd | AC power converter |
US6549438B2 (en) * | 2001-04-30 | 2003-04-15 | Precision Automation, Inc. | AC-to-DC converter circuit utilizing IGBT's for improved efficiency |
KR100595447B1 (ko) * | 2004-03-26 | 2006-07-03 | 삼성전자주식회사 | Dc-dc 컨버터 및 그 제어방법 |
KR101256001B1 (ko) * | 2004-07-08 | 2013-04-18 | 오끼 덴끼 고오교 가부시끼가이샤 | 액정표시장치의 구동회로 |
TWI275226B (en) * | 2005-10-05 | 2007-03-01 | Ablerex Electronics Co Ltd | Active adjusting device having alternating-current load character |
US8085009B2 (en) | 2007-08-13 | 2011-12-27 | The Powerwise Group, Inc. | IGBT/FET-based energy savings device for reducing a predetermined amount of voltage using pulse width modulation |
US20110182094A1 (en) * | 2007-08-13 | 2011-07-28 | The Powerwise Group, Inc. | System and method to manage power usage |
US8619443B2 (en) | 2010-09-29 | 2013-12-31 | The Powerwise Group, Inc. | System and method to boost voltage |
US8120307B2 (en) | 2007-08-24 | 2012-02-21 | The Powerwise Group, Inc. | System and method for providing constant loading in AC power applications |
US8810190B2 (en) * | 2007-09-14 | 2014-08-19 | The Powerwise Group, Inc. | Motor controller system and method for maximizing energy savings |
US8698447B2 (en) | 2007-09-14 | 2014-04-15 | The Powerwise Group, Inc. | Energy saving system and method for devices with rotating or reciprocating masses |
US8004255B2 (en) * | 2008-08-07 | 2011-08-23 | The Powerwise Group, Inc. | Power supply for IGBT/FET drivers |
TW201031530A (en) * | 2009-02-27 | 2010-09-01 | Walton Advanced Eng Inc | Pen with USB storage device |
US8698446B2 (en) * | 2009-09-08 | 2014-04-15 | The Powerwise Group, Inc. | Method to save energy for devices with rotating or reciprocating masses |
EP2475888B1 (en) * | 2009-09-08 | 2019-04-24 | The Powerwise Group, Inc. | Energy saving system and method for devices with rotating or reciprocating masses |
US8634218B2 (en) * | 2009-10-06 | 2014-01-21 | Power Integrations, Inc. | Monolithic AC/DC converter for generating DC supply voltage |
JP6032393B2 (ja) * | 2012-04-06 | 2016-11-30 | 富士電機株式会社 | 整流回路 |
JP5648017B2 (ja) * | 2012-05-16 | 2015-01-07 | 東芝テック株式会社 | 電力変換装置 |
JP2015061322A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社日本自動車部品総合研究所 | 電力変換装置 |
JP7258614B2 (ja) * | 2019-03-20 | 2023-04-17 | 東芝テック株式会社 | 電力変換装置 |
JP7379131B2 (ja) * | 2019-12-16 | 2023-11-14 | 東芝テック株式会社 | 電力変換装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4193111A (en) * | 1978-06-08 | 1980-03-11 | California Institute Of Technology | Unity power factor converter |
JPH08196077A (ja) * | 1994-11-18 | 1996-07-30 | Toshiba Corp | 電力変換装置及びこれを利用した空気調和装置 |
US5687065A (en) * | 1994-11-28 | 1997-11-11 | Philips Electronics North America Corporation | Pre-regulator with light switch to limit voltage ringing on turn-off |
AUPN558295A0 (en) * | 1995-09-22 | 1995-10-19 | Borle, Lawrence Joseph | Switching regulator, method, and control circuit therefor |
JP3225825B2 (ja) * | 1996-01-12 | 2001-11-05 | 富士電機株式会社 | Ac/dc変換装置 |
-
1996
- 1996-06-05 JP JP14246396A patent/JP3230434B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-03 KR KR1019970022794A patent/KR980006762A/ko not_active Application Discontinuation
- 1997-06-04 US US08/869,125 patent/US5978243A/en not_active Expired - Fee Related
- 1997-06-05 CN CN97105567A patent/CN1169053A/zh active Pending
-
1999
- 1999-06-01 US US09/323,568 patent/US6055171A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5978243A (en) | 1999-11-02 |
CN1169053A (zh) | 1997-12-31 |
KR980006762A (ko) | 1998-03-30 |
US6055171A (en) | 2000-04-25 |
JPH09327176A (ja) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3230434B2 (ja) | Ac/dc変換回路 | |
JP2674341B2 (ja) | 電力変換装置のスナバ回路 | |
JP3263225B2 (ja) | 電源高調波電流の抑制手段 | |
JP3676384B2 (ja) | 発電機用励磁装置 | |
WO2006129152A1 (en) | Active inrush current control using a relay for ac to dc converters | |
JPS6160667B2 (ja) | ||
JP3829846B2 (ja) | 無停電電源装置 | |
JP3412828B2 (ja) | 電力変換装置 | |
JP2801621B2 (ja) | Pwm制御による電源装置 | |
JP7272897B2 (ja) | 充放電制御装置およびそれを備えたバッテリ並びに直流給電システム | |
JPH08168250A (ja) | 電力変換装置 | |
JP3237719B2 (ja) | 電力回生制御装置 | |
JP3369754B2 (ja) | 高入力力率電源回路およびこの電源回路の過電流保護回路 | |
JP2619165B2 (ja) | 電力変換装置 | |
JPH09312973A (ja) | 直流−直流変換装置 | |
JPS586078A (ja) | インバ−タ | |
JP3400728B2 (ja) | チョッパ装置 | |
JP2728682B2 (ja) | 電算機用無停電付電源装置 | |
JP2663535B2 (ja) | アーク加工用電源装置 | |
JP2776559B2 (ja) | 突入電流供給回路 | |
JP3583208B2 (ja) | スイッチング電源 | |
JP2528811B2 (ja) | 電力変換装置 | |
JP2900322B2 (ja) | 電力変換装置における自己消弧素子のスナバ回路 | |
JP2712745B2 (ja) | 半導体素子の保護回路 | |
JP2718857B2 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010814 |
|
LAPS | Cancellation because of no payment of annual fees |