JP3228395B2 - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP3228395B2 JP3228395B2 JP13446895A JP13446895A JP3228395B2 JP 3228395 B2 JP3228395 B2 JP 3228395B2 JP 13446895 A JP13446895 A JP 13446895A JP 13446895 A JP13446895 A JP 13446895A JP 3228395 B2 JP3228395 B2 JP 3228395B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- signal
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ディジタル無線通信
における位相変調用クロック再生回路に関する。
における位相変調用クロック再生回路に関する。
【０００２】
【従来の技術】図５は、π／４シフトＱＰＳＫ変調信号
に対する従来のベースバンドディジタルクロック再生回
路の構成例を示すブロック図である。以下、受信信号サ
ンプル速度が２倍シンボルレートの場合を例にとって説
明する。変調信号位相検出回路１０は、受信π／４シフ
トＱＰＳＫ変調信号Ａ（以下、変調信号Ａと称する）の
変調信号位相を検出する。
に対する従来のベースバンドディジタルクロック再生回
路の構成例を示すブロック図である。以下、受信信号サ
ンプル速度が２倍シンボルレートの場合を例にとって説
明する。変調信号位相検出回路１０は、受信π／４シフ
トＱＰＳＫ変調信号Ａ（以下、変調信号Ａと称する）の
変調信号位相を検出する。
【０００３】以下、図６を参照して、変調信号位相検出
回路１０が行う変調信号位相検出の一例を説明する。ま
ず、変調信号Ａは、変調信号位相検出回路１０において
中間周波信号に変換される（図６（ａ）参照）。そし
て、該中間周波信号は、変調信号位相検出回路１０に内
蔵された帯域フィルタを介して帯域制限された後、振幅
制限される（図６（ｂ）参照）。
回路１０が行う変調信号位相検出の一例を説明する。ま
ず、変調信号Ａは、変調信号位相検出回路１０において
中間周波信号に変換される（図６（ａ）参照）。そし
て、該中間周波信号は、変調信号位相検出回路１０に内
蔵された帯域フィルタを介して帯域制限された後、振幅
制限される（図６（ｂ）参照）。
【０００４】また、変調信号位相検出回路１０には位相
カウンタが設けられており、該位相カウンタは、上記中
間周波信号に同期して、該中間周波信号の搬送波位相を
計数する。図６（ｃ）に、該計数値の変化の様子を示
す。一方、クロック発生回路２６０（図５参照）は、図
６（ｄ）に示すように、シンボルタイミングｔ０におい
て立ち上がる再生クロック信号を変調信号位相検出回路
１０に入力する。変調信号位相検出回路１０は、該シン
ボルタイミングｔ０検出後、中間周波信号の最初の立ち
上がり点ｔ１をとらえ、該立ち上がり点ｔ１における上
記位相カウンタの計数値を、中間周波信号の相対位相
（すなわち、変調信号Ａの位相）として出力する。
カウンタが設けられており、該位相カウンタは、上記中
間周波信号に同期して、該中間周波信号の搬送波位相を
計数する。図６（ｃ）に、該計数値の変化の様子を示
す。一方、クロック発生回路２６０（図５参照）は、図
６（ｄ）に示すように、シンボルタイミングｔ０におい
て立ち上がる再生クロック信号を変調信号位相検出回路
１０に入力する。変調信号位相検出回路１０は、該シン
ボルタイミングｔ０検出後、中間周波信号の最初の立ち
上がり点ｔ１をとらえ、該立ち上がり点ｔ１における上
記位相カウンタの計数値を、中間周波信号の相対位相
（すなわち、変調信号Ａの位相）として出力する。
【０００５】なお、上述した変調信号位相検出技術は、
例えば「富田他，”ディジタル中間周波数復調方式”，
Ｂ−２９９，１９９０年電子情報通信学会秋季全国大
会」に記載されている。また、これに代えて「山本
他，”π／４シフトＱＰＳＫベースバンド遅延検波器の
一検討”，Ｂ−３４２，１９９２年電子情報通信学会春
季全国大会」に記載の技術を用いてもよい。
例えば「富田他，”ディジタル中間周波数復調方式”，
Ｂ−２９９，１９９０年電子情報通信学会秋季全国大
会」に記載されている。また、これに代えて「山本
他，”π／４シフトＱＰＳＫベースバンド遅延検波器の
一検討”，Ｂ−３４２，１９９２年電子情報通信学会春
季全国大会」に記載の技術を用いてもよい。
【０００６】そして、図５に示す変調信号位相検出回路
１０は、クロック信号Ｌ１および該クロック信号Ｌ１よ
りハーフシンボルだけクロック位相差を有するクロック
により、２倍シンボルレートで上記位相信号Ｂを出力す
る。ただし、ここではクロック位相は一様ランダムな値
となる。次に、１シンボル差分回路２１０は、上記信号
Ｂと、該信号Ｂを１シンボル周期遅延した信号との差分
信号Ｃを出力する。さらに、１シンボル差分回路２２０
は、上記１回差分信号Ｃを差分演算し、２回差分信号Ｄ
とする。
１０は、クロック信号Ｌ１および該クロック信号Ｌ１よ
りハーフシンボルだけクロック位相差を有するクロック
により、２倍シンボルレートで上記位相信号Ｂを出力す
る。ただし、ここではクロック位相は一様ランダムな値
となる。次に、１シンボル差分回路２１０は、上記信号
Ｂと、該信号Ｂを１シンボル周期遅延した信号との差分
信号Ｃを出力する。さらに、１シンボル差分回路２２０
は、上記１回差分信号Ｃを差分演算し、２回差分信号Ｄ
とする。
【０００７】シリアルパラレル変換器２３０は、上記２
回差分信号Ｄを直並列変換し、それぞれの値をクロック
位相推定用積分回路２４０，２４１に入力する。クロッ
ク位相推定用積分回路２４０は、シリアルパラレル変換
器２３０からの入力信号を１サンプル毎に符号反転して
積分した後、入力サンプル数で除算し、信号Ｇとして出
力する。同様に、クロック位相推定用積分回路２４１
は、シリアルパラレル変換器２３０からの入力信号を１
サンプル毎に符号反転して積分した後、入力サンプル数
で除算し、信号Ｈとして出力する。
回差分信号Ｄを直並列変換し、それぞれの値をクロック
位相推定用積分回路２４０，２４１に入力する。クロッ
ク位相推定用積分回路２４０は、シリアルパラレル変換
器２３０からの入力信号を１サンプル毎に符号反転して
積分した後、入力サンプル数で除算し、信号Ｇとして出
力する。同様に、クロック位相推定用積分回路２４１
は、シリアルパラレル変換器２３０からの入力信号を１
サンプル毎に符号反転して積分した後、入力サンプル数
で除算し、信号Ｈとして出力する。
【０００８】ＲＯＭ２５０は、上記信号Ｇ，Ｈに基づい
て、クロック位相の推定値を出力する。π／４シフトＱ
ＰＳＫ変調方式において、（１０，０１，１０，０
１．．）系列の交番信号が入力された場合における、上
記信号Ｇ，Ｈの値を図７に示す。なお、図７では、信号
Ｇの絶対値（｜Ｇ｜）と信号Ｈの絶対値（｜Ｈ｜）とを
比較して、最小となる値、すなわちｍｉｎ（｜Ｇ｜，｜
Ｈ｜）を太線で示した。この図に示した太線の部分から
わかるように、上記信号Ｇ，Ｈの組み合わせとクロック
位相とは一対一に対応する。従って、ＲＯＭ２５０に
は、信号Ｇ，Ｈをアドレスとする領域に、該信号Ｇ，Ｈ
に対応するクロック位相を予め書き込んでおくとよい。
て、クロック位相の推定値を出力する。π／４シフトＱ
ＰＳＫ変調方式において、（１０，０１，１０，０
１．．）系列の交番信号が入力された場合における、上
記信号Ｇ，Ｈの値を図７に示す。なお、図７では、信号
Ｇの絶対値（｜Ｇ｜）と信号Ｈの絶対値（｜Ｈ｜）とを
比較して、最小となる値、すなわちｍｉｎ（｜Ｇ｜，｜
Ｈ｜）を太線で示した。この図に示した太線の部分から
わかるように、上記信号Ｇ，Ｈの組み合わせとクロック
位相とは一対一に対応する。従って、ＲＯＭ２５０に
は、信号Ｇ，Ｈをアドレスとする領域に、該信号Ｇ，Ｈ
に対応するクロック位相を予め書き込んでおくとよい。
【０００９】次に、図５に示すクロック発生回路２６０
は、基準信号発生器１１０の出力信号を分周して、それ
ぞれ位相の異なるクロック信号を生成する。そして、ク
ロック発生回路２６０は、該位相の異なるクロック信号
の中から、ＲＯＭ２５０より出力されるクロック位相Ｊ
と同じ位相のクロック信号を選択し、該クロック信号を
再生クロックＬ１として出力する。以上の動作により、
再生クロックＬ１が得られる。
は、基準信号発生器１１０の出力信号を分周して、それ
ぞれ位相の異なるクロック信号を生成する。そして、ク
ロック発生回路２６０は、該位相の異なるクロック信号
の中から、ＲＯＭ２５０より出力されるクロック位相Ｊ
と同じ位相のクロック信号を選択し、該クロック信号を
再生クロックＬ１として出力する。以上の動作により、
再生クロックＬ１が得られる。
【００１０】クロック初期同期以降、受信信号のシンボ
ルレート，基準信号発生器１１０の周波数誤差により、
次第にクロック位相誤差が生じる場合がある。これに対
して、上述したクロック再生回路に、ゼロクロス検出型
クロック位相進み／遅れ検出回路９０、および、ディジ
タルフィルタ１００を付加し、クロック発生回路２６０
において再生されたクロック信号と比較し、クロック位
相の進み／遅れを有するクロック信号を選択し、クロッ
ク同期を保持する。
ルレート，基準信号発生器１１０の周波数誤差により、
次第にクロック位相誤差が生じる場合がある。これに対
して、上述したクロック再生回路に、ゼロクロス検出型
クロック位相進み／遅れ検出回路９０、および、ディジ
タルフィルタ１００を付加し、クロック発生回路２６０
において再生されたクロック信号と比較し、クロック位
相の進み／遅れを有するクロック信号を選択し、クロッ
ク同期を保持する。
【００１１】このとき、ゼロクロス検出型クロック位相
進み／遅れ検出回路９０は、１シンボル差分回路２１０
が出力する１回差分信号Ｃを用いてゼロクロス検出を行
い、クロック位相の識別点からの進み或いは遅れに対応
する信号Ｑを出力する。ここで、１回差分信号Ｃの時間
系列をＣi＝Ｃ（ｉ＊Ｔ／２）とする。ただし、ｉ＝
０，１，２，．．．であり、Ｔはシンボル周期とし、添
字ｉの偶数番目を識別点タイミングとなるべき信号とす
る。
進み／遅れ検出回路９０は、１シンボル差分回路２１０
が出力する１回差分信号Ｃを用いてゼロクロス検出を行
い、クロック位相の識別点からの進み或いは遅れに対応
する信号Ｑを出力する。ここで、１回差分信号Ｃの時間
系列をＣi＝Ｃ（ｉ＊Ｔ／２）とする。ただし、ｉ＝
０，１，２，．．．であり、Ｔはシンボル周期とし、添
字ｉの偶数番目を識別点タイミングとなるべき信号とす
る。
【００１２】まず、次に示す式（１）の関係が成り立つ
ように、信号ＣiおよびＣi+2のゼロクロスを検出する。 Ｃi＊Ｃi+2＜０ ・・・・・・・・・・・・・・・・・・・・・（１） 次に、ゼロクロス検出型クロック位相進み／遅れ検出回
路９０は、信号Ｃiの極性と、信号Ｃi+1の極性（信号Ｃ
i+1は信号ＣiとＣi+2との間の信号）との関係を調べ
る。そして、次に示す式（２）が成り立つ場合には、出
力信号Ｑをクロック位相進みを示す信号として、また、
次に示す式（３）が成り立つ場合には、出力信号Ｑをク
ロック位相遅れを示す信号として出力する。 Ｃi+1＊Ｃi＞０ ・・・・・・・・・・・・・・・・・・・・・（２） Ｃi+1＊Ｃi＜０ ・・・・・・・・・・・・・・・・・・・・・（３）
ように、信号ＣiおよびＣi+2のゼロクロスを検出する。 Ｃi＊Ｃi+2＜０ ・・・・・・・・・・・・・・・・・・・・・（１） 次に、ゼロクロス検出型クロック位相進み／遅れ検出回
路９０は、信号Ｃiの極性と、信号Ｃi+1の極性（信号Ｃ
i+1は信号ＣiとＣi+2との間の信号）との関係を調べ
る。そして、次に示す式（２）が成り立つ場合には、出
力信号Ｑをクロック位相進みを示す信号として、また、
次に示す式（３）が成り立つ場合には、出力信号Ｑをク
ロック位相遅れを示す信号として出力する。 Ｃi+1＊Ｃi＞０ ・・・・・・・・・・・・・・・・・・・・・（２） Ｃi+1＊Ｃi＜０ ・・・・・・・・・・・・・・・・・・・・・（３）
【００１３】上記信号Ｑは、ディジタルフィルタ１００
でフィルタリングされ、クロック修正方向を与える信号
Ｒ１となる。クロック発生回路２６０は、該信号Ｒ１に
基づいて、再生クロックＬ１の位相を修正する。なお、
上述のクロック再生技術は、特許出願「クロック再生回
路，特開平６−２５２９６４」に述べられている。
でフィルタリングされ、クロック修正方向を与える信号
Ｒ１となる。クロック発生回路２６０は、該信号Ｒ１に
基づいて、再生クロックＬ１の位相を修正する。なお、
上述のクロック再生技術は、特許出願「クロック再生回
路，特開平６−２５２９６４」に述べられている。
【００１４】
【発明が解決しようとする課題】ところで、上述した従
来のクロック再生回路においては、複数の遅延波が存在
する周波数選択性フェージング回線においては十分なク
ロック位相推定精度が得られない、という問題があっ
た。周波数選択性フェージング回線においては、遅延波
によって引き起こされる伝送路周波数特性の歪みによ
り、１回差分信号Ｃおよび２回差分信号Ｄの振幅が大き
く変動する。従来の回路では、２回差分信号Ｄの振幅値
をクロック位相推定値に変換する方法を用いるため、上
記振幅変動によりクロック位相推定誤差を生じていた。
来のクロック再生回路においては、複数の遅延波が存在
する周波数選択性フェージング回線においては十分なク
ロック位相推定精度が得られない、という問題があっ
た。周波数選択性フェージング回線においては、遅延波
によって引き起こされる伝送路周波数特性の歪みによ
り、１回差分信号Ｃおよび２回差分信号Ｄの振幅が大き
く変動する。従来の回路では、２回差分信号Ｄの振幅値
をクロック位相推定値に変換する方法を用いるため、上
記振幅変動によりクロック位相推定誤差を生じていた。
【００１５】この発明は、このような背景の下になされ
たもので、短い冗長ビットによりクロック初期位相推定
を行うことができ、かつ、周波数選択性フェージング回
線においても高精度なクロック位相推定特性を有するク
ロック再生回路を提供することを目的とする。
たもので、短い冗長ビットによりクロック初期位相推定
を行うことができ、かつ、周波数選択性フェージング回
線においても高精度なクロック位相推定特性を有するク
ロック再生回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】請求項１記載の発明は、
ディジタル位相変調信号の復調回路において、受信した
ディジタル位相変調信号の位相を検出する変調信号位相
検出手段と、前記変調信号位相検出手段が検出した位相
について、前記ディジタル位相変調信号の１シンボル周
期後に検出される位相との差分演算をｋ（ｋ≧１）回行
い、ｋ回差分値を求めるｋ回差分手段と、前記ｋ回差分
値とコサイン波形との相関値、および、前記ｋ回差分値
とサイン波形との相関値を求めるクロック位相推定用相
関手段と、前記２つの相関値の比の逆正接に基づいて、
前記ディジタル位相変調信号のクロック位相を求めるク
ロック位相推定手段と、前記クロック位相推定手段が求
めたクロック位相と等しい位相のクロック信号を出力す
るクロック発生手段とを具備することを特徴としてい
る。
ディジタル位相変調信号の復調回路において、受信した
ディジタル位相変調信号の位相を検出する変調信号位相
検出手段と、前記変調信号位相検出手段が検出した位相
について、前記ディジタル位相変調信号の１シンボル周
期後に検出される位相との差分演算をｋ（ｋ≧１）回行
い、ｋ回差分値を求めるｋ回差分手段と、前記ｋ回差分
値とコサイン波形との相関値、および、前記ｋ回差分値
とサイン波形との相関値を求めるクロック位相推定用相
関手段と、前記２つの相関値の比の逆正接に基づいて、
前記ディジタル位相変調信号のクロック位相を求めるク
ロック位相推定手段と、前記クロック位相推定手段が求
めたクロック位相と等しい位相のクロック信号を出力す
るクロック発生手段とを具備することを特徴としてい
る。
【００１７】請求項２記載の発明は、請求項１記載のク
ロック再生回路において、前記クロック位相推定用相関
手段は、前記ｋ回差分値を、互いにハーフシンボル周期
位相の異なる２つのｋ回差分値に直並列変換するシリア
ルパラレル変換手段と、前記シリアルパラレル変換手段
が出力する２つのｋ回差分値の符号を、それぞれ交互に
反転する符号交番手段と、前記符号交番手段が出力する
２つのｋ回差分値のそれぞれを所定の区間に渡って積分
した後、それぞれの積分値を該区間の長さで除算して、
前記コサイン波形との相関値、および、前記サイン波形
との相関値として出力する積分手段とから構成されるこ
とを特徴としている。
ロック再生回路において、前記クロック位相推定用相関
手段は、前記ｋ回差分値を、互いにハーフシンボル周期
位相の異なる２つのｋ回差分値に直並列変換するシリア
ルパラレル変換手段と、前記シリアルパラレル変換手段
が出力する２つのｋ回差分値の符号を、それぞれ交互に
反転する符号交番手段と、前記符号交番手段が出力する
２つのｋ回差分値のそれぞれを所定の区間に渡って積分
した後、それぞれの積分値を該区間の長さで除算して、
前記コサイン波形との相関値、および、前記サイン波形
との相関値として出力する積分手段とから構成されるこ
とを特徴としている。
【００１８】請求項３記載の発明は、請求項１または請
求項２記載のクロック再生回路において、前記ｋ回差分
手段が出力するｋ回差分値に基づき、前記クロック発生
手段が出力するクロック信号の位相について、該位相の
進みまたは遅れを検知するゼロクロス検出型クロック位
相進み／遅れ検出回路と、前記ゼロクロス検出型クロッ
ク位相進み／遅れ検出回路の出力信号をフィルタリング
するディジタルフィルタとを具備し、前記クロック発生
手段は、前記ディジタルフィルタの出力値に基づいて、
該クロック発生手段が出力するクロック信号の位相を調
整することを特徴としている。
求項２記載のクロック再生回路において、前記ｋ回差分
手段が出力するｋ回差分値に基づき、前記クロック発生
手段が出力するクロック信号の位相について、該位相の
進みまたは遅れを検知するゼロクロス検出型クロック位
相進み／遅れ検出回路と、前記ゼロクロス検出型クロッ
ク位相進み／遅れ検出回路の出力信号をフィルタリング
するディジタルフィルタとを具備し、前記クロック発生
手段は、前記ディジタルフィルタの出力値に基づいて、
該クロック発生手段が出力するクロック信号の位相を調
整することを特徴としている。
【００１９】
【作用】請求項１記載の発明によれば、ｋ回差分手段
は、変調信号位相検出手段が検出した位相について、デ
ィジタル位相変調信号の１シンボル周期後に検出される
位相との差分演算をｋ（ｋ≧１）回行い、ｋ回差分値を
求める。そして、クロック位相推定用相関手段は、ｋ回
差分値とコサイン波形との相関値、および、ｋ回差分値
とサイン波形との相関値を求める。さらに、クロック位
相推定手段は、２つの相関値の比の逆正接に基づいて、
ディジタル位相変調信号のクロック位相を求める。
は、変調信号位相検出手段が検出した位相について、デ
ィジタル位相変調信号の１シンボル周期後に検出される
位相との差分演算をｋ（ｋ≧１）回行い、ｋ回差分値を
求める。そして、クロック位相推定用相関手段は、ｋ回
差分値とコサイン波形との相関値、および、ｋ回差分値
とサイン波形との相関値を求める。さらに、クロック位
相推定手段は、２つの相関値の比の逆正接に基づいて、
ディジタル位相変調信号のクロック位相を求める。
【００２０】請求項２記載の発明によれば、シリアルパ
ラレル変換手段は、ｋ回差分値を、互いにハーフシンボ
ル周期位相の異なる２つのｋ回差分値に直並列変換す
る。そして、符号交番手段は、シリアルパラレル変換手
段が出力する２つのｋ回差分値の符号を、それぞれ交互
に反転する。さらに、積分手段は、符号交番手段が出力
する２つのｋ回差分値のそれぞれを所定の区間に渡って
積分した後、それぞれの積分値を該区間の長さで除算す
る。
ラレル変換手段は、ｋ回差分値を、互いにハーフシンボ
ル周期位相の異なる２つのｋ回差分値に直並列変換す
る。そして、符号交番手段は、シリアルパラレル変換手
段が出力する２つのｋ回差分値の符号を、それぞれ交互
に反転する。さらに、積分手段は、符号交番手段が出力
する２つのｋ回差分値のそれぞれを所定の区間に渡って
積分した後、それぞれの積分値を該区間の長さで除算す
る。
【００２１】請求項３記載の発明によれば、ゼロクロス
検出型クロック位相進み／遅れ検出回路は、クロック発
生手段が出力するクロック信号の位相について、該位相
の進みまたは遅れを検知する。そして、クロック発生手
段は、該検知結果に基づいて、該クロック発生手段が出
力するクロック信号の位相を調整する。
検出型クロック位相進み／遅れ検出回路は、クロック発
生手段が出力するクロック信号の位相について、該位相
の進みまたは遅れを検知する。そして、クロック発生手
段は、該検知結果に基づいて、該クロック発生手段が出
力するクロック信号の位相を調整する。
【００２２】
§１．第１実施例 以下、図面を参照して、この発明の第１実施例について
説明する。図１はこの発明の一実施例によるクロック再
生回路の構成を示すブロック図である。この図におい
て、図５の各部に対応する部分には同一の符号を付け、
その説明を省略する。以下、受信信号サンプル速度は２
倍シンボルレートであり、ｋ回差分回路には１回差分回
路を用いた場合を例にとって説明する。
説明する。図１はこの発明の一実施例によるクロック再
生回路の構成を示すブロック図である。この図におい
て、図５の各部に対応する部分には同一の符号を付け、
その説明を省略する。以下、受信信号サンプル速度は２
倍シンボルレートであり、ｋ回差分回路には１回差分回
路を用いた場合を例にとって説明する。
【００２３】図１において、１０は変調信号位相検出回
路、２０は１シンボル差分回路であり、これらは従来例
で用いられているものと同じものである。クロック位相
推定用相関回路３０は、コサイン波形発生回路４０、サ
イン波形発生回路４１、乗算回路５０，５１、積分回路
６０，６１から構成される。ＲＯＭ７０の各アドレスに
は、後述する計算式で算出されるクロック位相が予め書
き込まれている。クロック発生回路８０は、入力される
基準クロック信号を、位相の異なるクロック信号に分周
し、その中の１つのクロック信号を選択し、該クロック
信号を再生クロックＬ１として出力する。基準信号発生
器１１０は、Ｎ倍シンボルレートのクロック信号を発生
する。９０はゼロクロス検出型クロック位相進み／遅れ
検出回路、１００はディジタルフィルタであり、これら
は従来例で用いられているものと同じものである。
路、２０は１シンボル差分回路であり、これらは従来例
で用いられているものと同じものである。クロック位相
推定用相関回路３０は、コサイン波形発生回路４０、サ
イン波形発生回路４１、乗算回路５０，５１、積分回路
６０，６１から構成される。ＲＯＭ７０の各アドレスに
は、後述する計算式で算出されるクロック位相が予め書
き込まれている。クロック発生回路８０は、入力される
基準クロック信号を、位相の異なるクロック信号に分周
し、その中の１つのクロック信号を選択し、該クロック
信号を再生クロックＬ１として出力する。基準信号発生
器１１０は、Ｎ倍シンボルレートのクロック信号を発生
する。９０はゼロクロス検出型クロック位相進み／遅れ
検出回路、１００はディジタルフィルタであり、これら
は従来例で用いられているものと同じものである。
【００２４】次に上記構成によるクロック再生回路の動
作を説明する。変調信号位相検出回路１０は、従来の技
術と同じ方法を用いて、変調信号Ａ（受信π／４シフト
ＱＰＳＫ変調信号Ａ）の変調信号位相を検出する。そし
て、変調信号位相検出回路１０は、クロック信号Ｌ１お
よび該クロック信号Ｌ１よりハーフシンボルだけクロッ
ク位相差を有するクロックにより、２倍シンボルレート
で変調位相信号Ｂを出力する。ただし、ここではクロッ
ク位相は一様ランダムな値となる。次に、１シンボル差
分回路２０は、上記信号Ｂと、該信号Ｂを１シンボル周
期遅延した信号との１回差分信号Ｃi＝Ｃ（ｉ＊Ｔ／
２）を求める。なお、ここで、ｉ＝０，１，２，．．．
であり、Ｔはシンボル周期である。
作を説明する。変調信号位相検出回路１０は、従来の技
術と同じ方法を用いて、変調信号Ａ（受信π／４シフト
ＱＰＳＫ変調信号Ａ）の変調信号位相を検出する。そし
て、変調信号位相検出回路１０は、クロック信号Ｌ１お
よび該クロック信号Ｌ１よりハーフシンボルだけクロッ
ク位相差を有するクロックにより、２倍シンボルレート
で変調位相信号Ｂを出力する。ただし、ここではクロッ
ク位相は一様ランダムな値となる。次に、１シンボル差
分回路２０は、上記信号Ｂと、該信号Ｂを１シンボル周
期遅延した信号との１回差分信号Ｃi＝Ｃ（ｉ＊Ｔ／
２）を求める。なお、ここで、ｉ＝０，１，２，．．．
であり、Ｔはシンボル周期である。
【００２５】図２は、π／４シフトＱＰＳＫ変調方式に
おいて、（１０，０１，１０，０１．．）系列の交番信
号が入力された場合における、上記１回差分信号Ｃiの
値を示すグラフである。この図から明らかなように、１
回差分信号Ｃiは、周期が２シンボルの正弦波で近似さ
れる。従ってこの正弦波の位相θを検出することにより
クロック位相が推定可能である。上記正弦波の位相θを
求めるためには、１回差分信号Ｃiと同周期のコサイン
波形との相関値Ｅ、および、１回差分信号Ｃiと同周期
のサイン波形との相関値Ｆを次に示す式（４），（５）
に従って算出し、該値Ｅ，Ｆの比の逆正接を式（６）の
通りに計算すればよい。
おいて、（１０，０１，１０，０１．．）系列の交番信
号が入力された場合における、上記１回差分信号Ｃiの
値を示すグラフである。この図から明らかなように、１
回差分信号Ｃiは、周期が２シンボルの正弦波で近似さ
れる。従ってこの正弦波の位相θを検出することにより
クロック位相が推定可能である。上記正弦波の位相θを
求めるためには、１回差分信号Ｃiと同周期のコサイン
波形との相関値Ｅ、および、１回差分信号Ｃiと同周期
のサイン波形との相関値Ｆを次に示す式（４），（５）
に従って算出し、該値Ｅ，Ｆの比の逆正接を式（６）の
通りに計算すればよい。
【数１】
【数２】 θ＝ｔａｎ-1（Ｆ／Ｅ） ・・・・・・・・・・・・・・・・・・・（６） なお、ここで、Ｍはクロック位相推定演算を行う区間の
長さ（単位：シンボル）を表す。
長さ（単位：シンボル）を表す。
【００２６】そこで、図１に示すクロック位相推定用相
関回路３０は、以下に示す手順により、上記の式
（４），（５）の演算を行う。まず、乗算回路５０は、
上記１回差分信号Ｃiに、コサイン波形発生回路４０か
ら供給されるコサイン値を乗算する。次に、積分回路６
０は、乗算回路５０の乗算結果を積分した後、Ｍで除算
し、該除算結果を信号Ｅとして出力する。同様に、乗算
回路５１は、上記１回差分信号Ｃiに、サイン波形発生
回路４１から供給されるサイン値を乗算する。次に、積
分回路６１は、乗算回路５１の乗算結果を積分した後、
Ｍで除算し、該除算結果を信号Ｆとして出力する。
関回路３０は、以下に示す手順により、上記の式
（４），（５）の演算を行う。まず、乗算回路５０は、
上記１回差分信号Ｃiに、コサイン波形発生回路４０か
ら供給されるコサイン値を乗算する。次に、積分回路６
０は、乗算回路５０の乗算結果を積分した後、Ｍで除算
し、該除算結果を信号Ｅとして出力する。同様に、乗算
回路５１は、上記１回差分信号Ｃiに、サイン波形発生
回路４１から供給されるサイン値を乗算する。次に、積
分回路６１は、乗算回路５１の乗算結果を積分した後、
Ｍで除算し、該除算結果を信号Ｆとして出力する。
【００２７】なお、図２に示すように、１回差分信号Ｃ
iは、キャリア周波数偏差の有無により、その平均値が
変化するが、該変化は上記Ｅ，Ｆの値に影響しない。ま
た、周波数選択性フェージング回線では１回差分信号Ｃ
iの振幅が変動するが、式（６）の演算を行う際に、分
子と分母で該振幅変動は打ち消されるので、クロック位
相の推定結果には影響しない。
iは、キャリア周波数偏差の有無により、その平均値が
変化するが、該変化は上記Ｅ，Ｆの値に影響しない。ま
た、周波数選択性フェージング回線では１回差分信号Ｃ
iの振幅が変動するが、式（６）の演算を行う際に、分
子と分母で該振幅変動は打ち消されるので、クロック位
相の推定結果には影響しない。
【００２８】クロック位相推定用相関回路３０が算出し
た上記の値Ｅ，Ｆは、図１に示すＲＯＭ７０に対して、
アドレスとして入力される。上述したように、ＲＯＭ７
０の各アドレスには、該アドレス値Ｅ，Ｆに対応するク
ロック位相値θが、上記の式（６）に基づき算出されて
書き込まれている。そこで、ＲＯＭ７０は、該アドレス
Ｅ，Ｆに対応するクロック位相値θを信号Ｊとして出力
する。
た上記の値Ｅ，Ｆは、図１に示すＲＯＭ７０に対して、
アドレスとして入力される。上述したように、ＲＯＭ７
０の各アドレスには、該アドレス値Ｅ，Ｆに対応するク
ロック位相値θが、上記の式（６）に基づき算出されて
書き込まれている。そこで、ＲＯＭ７０は、該アドレス
Ｅ，Ｆに対応するクロック位相値θを信号Ｊとして出力
する。
【００２９】クロック発生回路８０は、基準信号発生器
１１０の出力信号を分周して、それぞれ位相の異なるク
ロック信号を生成する。そして、クロック発生回路８０
は、該位相の異なるクロック信号の中から、ＲＯＭ７０
より出力される信号Ｊ（クロック位相θ）と同じ位相の
クロック信号を選択し、該クロック信号を再生クロック
Ｌ１として出力する。以上の動作により、再生クロック
Ｌ１が得られる。また、クロック初期同期以降、受信信
号のシンボルレート，基準信号発生器１１０の周波数誤
差により、クロック位相誤差が生じた場合には、ゼロク
ロス検出型クロック位相進み／遅れ検出回路９０、およ
び、ディジタルフィルタ１００を用いて、従来例と同じ
方法により、クロック同期を保持する。
１１０の出力信号を分周して、それぞれ位相の異なるク
ロック信号を生成する。そして、クロック発生回路８０
は、該位相の異なるクロック信号の中から、ＲＯＭ７０
より出力される信号Ｊ（クロック位相θ）と同じ位相の
クロック信号を選択し、該クロック信号を再生クロック
Ｌ１として出力する。以上の動作により、再生クロック
Ｌ１が得られる。また、クロック初期同期以降、受信信
号のシンボルレート，基準信号発生器１１０の周波数誤
差により、クロック位相誤差が生じた場合には、ゼロク
ロス検出型クロック位相進み／遅れ検出回路９０、およ
び、ディジタルフィルタ１００を用いて、従来例と同じ
方法により、クロック同期を保持する。
【００３０】図３は、実験により求めた、本実施例によ
るクロック再生回路を用いた復調器の符号誤り率特性
と、従来の復調器の符号誤り率特性とを示すグラフであ
る。なお、本実験では、伝送速度は３８４ｋｂｐｓ、変
調方式はπ／４シフトＱＰＳＫ方式、復調方式は同期検
波、フェージングはフェージング周波数１６Ｈｚとし、
遅延時間差５００ｎｓの２波等レベルレイリーフェージ
ングを仮定し、クロック位相推定に用いるシンボル数Ｍ
は１６シンボルとした。図３から、本発明により符号誤
り率特性のエラーフロアが約１／２に改善されることが
わかる。
るクロック再生回路を用いた復調器の符号誤り率特性
と、従来の復調器の符号誤り率特性とを示すグラフであ
る。なお、本実験では、伝送速度は３８４ｋｂｐｓ、変
調方式はπ／４シフトＱＰＳＫ方式、復調方式は同期検
波、フェージングはフェージング周波数１６Ｈｚとし、
遅延時間差５００ｎｓの２波等レベルレイリーフェージ
ングを仮定し、クロック位相推定に用いるシンボル数Ｍ
は１６シンボルとした。図３から、本発明により符号誤
り率特性のエラーフロアが約１／２に改善されることが
わかる。
【００３１】最後に、請求項１記載の発明と本実施例と
の対応関係を説明する。 変調信号位相検出手段……変調信号位相検出回路１０ ｋ回差分手段……１シンボル差分回路２０ クロック位相推定用相関手段……クロック位相推定用相
関回路３０ クロック位相推定手段……ＲＯＭ７０ クロック発生手段……クロック発生回路８０，基準信号
発生器１１０
の対応関係を説明する。 変調信号位相検出手段……変調信号位相検出回路１０ ｋ回差分手段……１シンボル差分回路２０ クロック位相推定用相関手段……クロック位相推定用相
関回路３０ クロック位相推定手段……ＲＯＭ７０ クロック発生手段……クロック発生回路８０，基準信号
発生器１１０
【００３２】§２．第２実施例 次に、この発明の第２実施例について説明する。本実施
例によるクロック再生回路は、図１に示すクロック再生
回路において、クロック位相推定用相関回路３０が、図
４に示すクロック位相推定用相関回路３１に代わったも
のである。なお、本実施例に示すクロック再生回路は、
該回路が２倍シンボルレートで動作する場合のみ、上記
相関値ＥおよびＦを簡易に算出する手段として適用でき
る回路であり、クロック再生回路が２倍シンボルレート
以外のシンボルレートで動作する場合には適用すること
ができない。
例によるクロック再生回路は、図１に示すクロック再生
回路において、クロック位相推定用相関回路３０が、図
４に示すクロック位相推定用相関回路３１に代わったも
のである。なお、本実施例に示すクロック再生回路は、
該回路が２倍シンボルレートで動作する場合のみ、上記
相関値ＥおよびＦを簡易に算出する手段として適用でき
る回路であり、クロック再生回路が２倍シンボルレート
以外のシンボルレートで動作する場合には適用すること
ができない。
【００３３】つまり、回路が２倍シンボルレートで動作
している場合、上記の式（４），（５）における時間ｔ
iはｔi＝０，Ｔ／２，Ｔ，３Ｔ／２，．．．のように変
化する。故に、式（４）におけるｃｏｓ（πｔi／Ｔ）
は、１，０，−１，０，１，．．．と変化し、式（５）
におけるｓｉｎ（πｔi／Ｔ）は、０，１，０，−１，
０，．．．と変化する。このため、上記の式（４），
（５）は、以下に示す式（７），（８）のように変形す
る事ができる。
している場合、上記の式（４），（５）における時間ｔ
iはｔi＝０，Ｔ／２，Ｔ，３Ｔ／２，．．．のように変
化する。故に、式（４）におけるｃｏｓ（πｔi／Ｔ）
は、１，０，−１，０，１，．．．と変化し、式（５）
におけるｓｉｎ（πｔi／Ｔ）は、０，１，０，−１，
０，．．．と変化する。このため、上記の式（４），
（５）は、以下に示す式（７），（８）のように変形す
る事ができる。
【数３】
【数４】 図４に示すクロック位相推定用相関回路３１は、上記の
式（７）および（８）の演算を行う回路である。
式（７）および（８）の演算を行う回路である。
【００３４】次に、上記構成によるクロック再生装置の
動作を説明する。第１実施例と同様に、変調位相検出回
路１０が変調位相信号Ｂを出力し、１シンボル差分回路
２０が、該変調位相信号Ｂに基づいて一回差分信号Ｃを
算出すると、該一回差分信号Ｃはクロック位相推定用相
関回路３１に入力される（図４参照）。そして、一回差
分信号Ｃは、シリアルパラレル変換器４２により直並列
変換された後、符号交番回路５２，５３により２シンボ
ル周期で符号を反転される。次に、積分回路６０，６１
によってそれぞれ積分された後、Ｍで除算されて信号
Ｅ，Ｆが得られる。該信号Ｅ，Ｆは、図１に示すＲＯＭ
７０に入力される。以降の処理は、第１実施例の動作と
同じものであるので、説明を省略する。
動作を説明する。第１実施例と同様に、変調位相検出回
路１０が変調位相信号Ｂを出力し、１シンボル差分回路
２０が、該変調位相信号Ｂに基づいて一回差分信号Ｃを
算出すると、該一回差分信号Ｃはクロック位相推定用相
関回路３１に入力される（図４参照）。そして、一回差
分信号Ｃは、シリアルパラレル変換器４２により直並列
変換された後、符号交番回路５２，５３により２シンボ
ル周期で符号を反転される。次に、積分回路６０，６１
によってそれぞれ積分された後、Ｍで除算されて信号
Ｅ，Ｆが得られる。該信号Ｅ，Ｆは、図１に示すＲＯＭ
７０に入力される。以降の処理は、第１実施例の動作と
同じものであるので、説明を省略する。
【００３５】最後に、請求項２記載の発明と本実施例と
の対応関係を説明する。 クロック位相推定用相関手段……クロック位相推定用相
関回路３１ シリアルパラレル変換手段……シリアルパラレル変換器
４２ 符号交番手段……符号交番回路５２，５３ 積分手段……積分回路６０，６１
の対応関係を説明する。 クロック位相推定用相関手段……クロック位相推定用相
関回路３１ シリアルパラレル変換手段……シリアルパラレル変換器
４２ 符号交番手段……符号交番回路５２，５３ 積分手段……積分回路６０，６１
【００３６】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。たとえば、上
述した実施例においては、π／４シフトＱＰＳＫ変調信
号を例にとって説明したが、同様にＱＰＳＫ方式等、他
の位相変調方式にも適用可能である。
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。たとえば、上
述した実施例においては、π／４シフトＱＰＳＫ変調信
号を例にとって説明したが、同様にＱＰＳＫ方式等、他
の位相変調方式にも適用可能である。
【００３７】
【発明の効果】以上説明したように、本発明のクロック
再生回路によると、クロック位相初期同期時に、コサイ
ン波形およびサイン波形との相関値を用いてクロック位
相の推定を行うので、周波数選択性フェージング回線に
おいても、短時間で精度良くクロック位相初期同期を行
うことができる。また、受信変調信号のキャリア位相周
波数偏差の有無によらず、安定したクロック位相初期同
期を行うことができる。
再生回路によると、クロック位相初期同期時に、コサイ
ン波形およびサイン波形との相関値を用いてクロック位
相の推定を行うので、周波数選択性フェージング回線に
おいても、短時間で精度良くクロック位相初期同期を行
うことができる。また、受信変調信号のキャリア位相周
波数偏差の有無によらず、安定したクロック位相初期同
期を行うことができる。
【図１】この発明の第１実施例によるクロック再生回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】同実施例による１回差分信号Ｃiの値を示すグ
ラフである。
ラフである。
【図３】同実施例によるクロック再生回路を用いた復調
器の符号誤り率特性と、従来の復調器の符号誤り率特性
とを示すグラフである。
器の符号誤り率特性と、従来の復調器の符号誤り率特性
とを示すグラフである。
【図４】この発明の第２実施例によるクロック位相推定
用相関回路３１の構成を示すブロック図である。
用相関回路３１の構成を示すブロック図である。
【図５】従来のクロック再生回路の構成例を示すブロッ
ク図である。
ク図である。
【図６】変調信号位相検出回路１０の位相検出方法を示
す説明図である。
す説明図である。
【図７】従来のクロック再生回路におけるクロック位相
推定規則を示す説明図である。
推定規則を示す説明図である。
１０……変調信号位相検出回路、２０，２１０，２２０
……１シンボル差分回路、３０，３１……クロック位相
推定用相関回路、４０……コサイン波形発生回路、 ４
１……サイン波形発生回路、４２，２３０……シリアル
パラレル変換器、５０，５１……乗算回路、 ５２，５
３……符号交番回路、６０，６１……積分回路、 ７
０，２５０……ＲＯＭ、８０，２６０……クロック発生
回路、９０……ゼロクロス検出型クロック位相進み／遅
れ検出回路、１００……ディジタルフィルタ、 １１０
……基準信号発生器、２４０，２４１……クロック位相
推定用積分回路
……１シンボル差分回路、３０，３１……クロック位相
推定用相関回路、４０……コサイン波形発生回路、 ４
１……サイン波形発生回路、４２，２３０……シリアル
パラレル変換器、５０，５１……乗算回路、 ５２，５
３……符号交番回路、６０，６１……積分回路、 ７
０，２５０……ＲＯＭ、８０，２６０……クロック発生
回路、９０……ゼロクロス検出型クロック位相進み／遅
れ検出回路、１００……ディジタルフィルタ、 １１０
……基準信号発生器、２４０，２４１……クロック位相
推定用積分回路
フロントページの続き (56)参考文献 特開 平６−252964（ＪＰ，Ａ) 特開 平６−252965（ＪＰ，Ａ) 特開 平８−331191（ＪＰ，Ａ) 松本洋一、久保田周治、加藤修三，π ／４シフトＱＰＳＫ変調用クロック再生 回路の一検討，1993年電子情報通信学会 春季大会講演論文集，日本，社団法人電 子情報通信学会，1993年 ３月15日，分 冊２，ｐ．318 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (3)
- 【請求項１】 ディジタル位相変調信号の復調回路にお
いて、 受信したディジタル位相変調信号の位相を検出する変調
信号位相検出手段と、 前記変調信号位相検出手段が検出した位相について、前
記ディジタル位相変調信号の１シンボル周期後に検出さ
れる位相との差分演算をｋ（ｋ≧１）回行い、ｋ回差分
値を求めるｋ回差分手段と、 前記ｋ回差分値とコサイン波形との相関値、および、前
記ｋ回差分値とサイン波形との相関値を求めるクロック
位相推定用相関手段と、 前記２つの相関値の比の逆正接に基づいて、前記ディジ
タル位相変調信号のクロック位相を求めるクロック位相
推定手段と、 前記クロック位相推定手段が求めたクロック位相と等し
い位相のクロック信号を出力するクロック発生手段とを
具備することを特徴とするクロック再生回路。 - 【請求項２】 請求項１記載のクロック再生回路におい
て、 前記クロック位相推定用相関手段は、 前記ｋ回差分値を、互いにハーフシンボル周期位相の異
なる２つのｋ回差分値に直並列変換するシリアルパラレ
ル変換手段と、 前記シリアルパラレル変換手段が出力する２つのｋ回差
分値の符号を、それぞれ交互に反転する符号交番手段
と、 前記符号交番手段が出力する２つのｋ回差分値のそれぞ
れを所定の区間に渡って積分した後、それぞれの積分値
を該区間の長さで除算して、前記コサイン波形との相関
値、および、前記サイン波形との相関値として出力する
積分手段とから構成されることを特徴とするクロック再
生回路。 - 【請求項３】 請求項１または請求項２記載のクロック
再生回路において、 前記ｋ回差分手段が出力するｋ回差分値に基づき、前記
クロック発生手段が出力するクロック信号の位相につい
て、該位相の進みまたは遅れを検知するゼロクロス検出
型クロック位相進み／遅れ検出回路と、 前記ゼロクロス検出型クロック位相進み／遅れ検出回路
の出力信号をフィルタリングするディジタルフィルタと
を具備し、 前記クロック発生手段は、前記ディジタルフィルタの出
力値に基づいて、該クロック発生手段が出力するクロッ
ク信号の位相を調整することを特徴とするクロック再生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13446895A JP3228395B2 (ja) | 1995-05-31 | 1995-05-31 | クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13446895A JP3228395B2 (ja) | 1995-05-31 | 1995-05-31 | クロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08331190A JPH08331190A (ja) | 1996-12-13 |
| JP3228395B2 true JP3228395B2 (ja) | 2001-11-12 |
Family
ID=15129032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13446895A Expired - Lifetime JP3228395B2 (ja) | 1995-05-31 | 1995-05-31 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3228395B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3908033B2 (ja) * | 1999-06-04 | 2007-04-25 | 三菱電機株式会社 | 位相検出装置、これを用いたタイミング再生装置、および、これを用いた復調装置 |
-
1995
- 1995-05-31 JP JP13446895A patent/JP3228395B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 松本洋一、久保田周治、加藤修三，π／４シフトＱＰＳＫ変調用クロック再生回路の一検討，１９９３年電子情報通信学会春季大会講演論文集，日本，社団法人電子情報通信学会，１９９３年 ３月１５日，分冊２，ｐ．３１８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08331190A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| US9729366B2 (en) | Digital radio transmissions | |
| JP3513465B2 (ja) | 無線通信送信機及び無線通信受信機 | |
| US8798125B2 (en) | Phase tracking in communications systems | |
| US6891906B1 (en) | Demodulator, clock recovery circuit, demodulation method and clock recovery method | |
| JP3228395B2 (ja) | クロック再生回路 | |
| Gudovskiy et al. | A novel nondata-aided synchronization algorithm for MSK-type-modulated signals | |
| JP3207900B2 (ja) | 変調伝送における数値信号の搬送周波数値を評価する方法及び装置 | |
| US6874096B1 (en) | Apparatus and method for detecting packet arrival time | |
| JPH09214574A (ja) | データ同期装置の位相検出器およびその動作方法 | |
| JPH1098497A (ja) | 標本化関数波形による相関伝送方式 | |
| JP2003152674A (ja) | 周波数同期方法及びこれを用いたｏｆｄｍ受信装置 | |
| JP2885052B2 (ja) | 自動周波数制御装置 | |
| JP2021082984A (ja) | 自己相関器および受信機 | |
| Tibenderana et al. | Low-complexity high-performance GFSK receiver with carrier frequency offset correction | |
| US20040223567A1 (en) | Clock recovery system | |
| JPH118659A (ja) | クロックタイミング再生方法および回路 | |
| JPH06252965A (ja) | クロック再生回路 | |
| JPH09246917A (ja) | 周波数誤差推定装置 | |
| JP2001177587A (ja) | ディジタル変復調の同期方式 | |
| JP3326651B2 (ja) | バースト信号復調回路 | |
| CN116405354B (zh) | 载波频偏估计方法、装置、芯片及计算机可读存储介质 | |
| JPH08223237A (ja) | ディジタル復調器 | |
| JP2003516038A (ja) | 受信機を直交振幅変調信号に同期させるための方法および構成 | |
| JP2002368648A (ja) | 符号推定装置及び符号推定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |