JP3228395B2 - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP3228395B2 JP3228395B2 JP13446895A JP13446895A JP3228395B2 JP 3228395 B2 JP3228395 B2 JP 3228395B2 JP 13446895 A JP13446895 A JP 13446895A JP 13446895 A JP13446895 A JP 13446895A JP 3228395 B2 JP3228395 B2 JP 3228395B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- signal
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
における位相変調用クロック再生回路に関する。
に対する従来のベースバンドディジタルクロック再生回
路の構成例を示すブロック図である。以下、受信信号サ
ンプル速度が2倍シンボルレートの場合を例にとって説
明する。変調信号位相検出回路10は、受信π/4シフ
トQPSK変調信号A(以下、変調信号Aと称する)の
変調信号位相を検出する。
回路10が行う変調信号位相検出の一例を説明する。ま
ず、変調信号Aは、変調信号位相検出回路10において
中間周波信号に変換される(図6(a)参照)。そし
て、該中間周波信号は、変調信号位相検出回路10に内
蔵された帯域フィルタを介して帯域制限された後、振幅
制限される(図6(b)参照)。
カウンタが設けられており、該位相カウンタは、上記中
間周波信号に同期して、該中間周波信号の搬送波位相を
計数する。図6(c)に、該計数値の変化の様子を示
す。一方、クロック発生回路260(図5参照)は、図
6(d)に示すように、シンボルタイミングt0におい
て立ち上がる再生クロック信号を変調信号位相検出回路
10に入力する。変調信号位相検出回路10は、該シン
ボルタイミングt0検出後、中間周波信号の最初の立ち
上がり点t1をとらえ、該立ち上がり点t1における上
記位相カウンタの計数値を、中間周波信号の相対位相
(すなわち、変調信号Aの位相)として出力する。
例えば「富田他,”ディジタル中間周波数復調方式”,
B−299,1990年電子情報通信学会秋季全国大
会」に記載されている。また、これに代えて「山本
他,”π/4シフトQPSKベースバンド遅延検波器の
一検討”,B−342,1992年電子情報通信学会春
季全国大会」に記載の技術を用いてもよい。
10は、クロック信号L1および該クロック信号L1よ
りハーフシンボルだけクロック位相差を有するクロック
により、2倍シンボルレートで上記位相信号Bを出力す
る。ただし、ここではクロック位相は一様ランダムな値
となる。次に、1シンボル差分回路210は、上記信号
Bと、該信号Bを1シンボル周期遅延した信号との差分
信号Cを出力する。さらに、1シンボル差分回路220
は、上記1回差分信号Cを差分演算し、2回差分信号D
とする。
回差分信号Dを直並列変換し、それぞれの値をクロック
位相推定用積分回路240,241に入力する。クロッ
ク位相推定用積分回路240は、シリアルパラレル変換
器230からの入力信号を1サンプル毎に符号反転して
積分した後、入力サンプル数で除算し、信号Gとして出
力する。同様に、クロック位相推定用積分回路241
は、シリアルパラレル変換器230からの入力信号を1
サンプル毎に符号反転して積分した後、入力サンプル数
で除算し、信号Hとして出力する。
て、クロック位相の推定値を出力する。π/4シフトQ
PSK変調方式において、(10,01,10,0
1..)系列の交番信号が入力された場合における、上
記信号G,Hの値を図7に示す。なお、図7では、信号
Gの絶対値(|G|)と信号Hの絶対値(|H|)とを
比較して、最小となる値、すなわちmin(|G|,|
H|)を太線で示した。この図に示した太線の部分から
わかるように、上記信号G,Hの組み合わせとクロック
位相とは一対一に対応する。従って、ROM250に
は、信号G,Hをアドレスとする領域に、該信号G,H
に対応するクロック位相を予め書き込んでおくとよい。
は、基準信号発生器110の出力信号を分周して、それ
ぞれ位相の異なるクロック信号を生成する。そして、ク
ロック発生回路260は、該位相の異なるクロック信号
の中から、ROM250より出力されるクロック位相J
と同じ位相のクロック信号を選択し、該クロック信号を
再生クロックL1として出力する。以上の動作により、
再生クロックL1が得られる。
ルレート,基準信号発生器110の周波数誤差により、
次第にクロック位相誤差が生じる場合がある。これに対
して、上述したクロック再生回路に、ゼロクロス検出型
クロック位相進み/遅れ検出回路90、および、ディジ
タルフィルタ100を付加し、クロック発生回路260
において再生されたクロック信号と比較し、クロック位
相の進み/遅れを有するクロック信号を選択し、クロッ
ク同期を保持する。
進み/遅れ検出回路90は、1シンボル差分回路210
が出力する1回差分信号Cを用いてゼロクロス検出を行
い、クロック位相の識別点からの進み或いは遅れに対応
する信号Qを出力する。ここで、1回差分信号Cの時間
系列をCi=C(i*T/2)とする。ただし、i=
0,1,2,...であり、Tはシンボル周期とし、添
字iの偶数番目を識別点タイミングとなるべき信号とす
る。
ように、信号CiおよびCi+2のゼロクロスを検出する。 Ci*Ci+2<0 ・・・・・・・・・・・・・・・・・・・・・(1) 次に、ゼロクロス検出型クロック位相進み/遅れ検出回
路90は、信号Ciの極性と、信号Ci+1の極性(信号C
i+1は信号CiとCi+2との間の信号)との関係を調べ
る。そして、次に示す式(2)が成り立つ場合には、出
力信号Qをクロック位相進みを示す信号として、また、
次に示す式(3)が成り立つ場合には、出力信号Qをク
ロック位相遅れを示す信号として出力する。 Ci+1*Ci>0 ・・・・・・・・・・・・・・・・・・・・・(2) Ci+1*Ci<0 ・・・・・・・・・・・・・・・・・・・・・(3)
でフィルタリングされ、クロック修正方向を与える信号
R1となる。クロック発生回路260は、該信号R1に
基づいて、再生クロックL1の位相を修正する。なお、
上述のクロック再生技術は、特許出願「クロック再生回
路,特開平6−252964」に述べられている。
来のクロック再生回路においては、複数の遅延波が存在
する周波数選択性フェージング回線においては十分なク
ロック位相推定精度が得られない、という問題があっ
た。周波数選択性フェージング回線においては、遅延波
によって引き起こされる伝送路周波数特性の歪みによ
り、1回差分信号Cおよび2回差分信号Dの振幅が大き
く変動する。従来の回路では、2回差分信号Dの振幅値
をクロック位相推定値に変換する方法を用いるため、上
記振幅変動によりクロック位相推定誤差を生じていた。
たもので、短い冗長ビットによりクロック初期位相推定
を行うことができ、かつ、周波数選択性フェージング回
線においても高精度なクロック位相推定特性を有するク
ロック再生回路を提供することを目的とする。
ディジタル位相変調信号の復調回路において、受信した
ディジタル位相変調信号の位相を検出する変調信号位相
検出手段と、前記変調信号位相検出手段が検出した位相
について、前記ディジタル位相変調信号の1シンボル周
期後に検出される位相との差分演算をk(k≧1)回行
い、k回差分値を求めるk回差分手段と、前記k回差分
値とコサイン波形との相関値、および、前記k回差分値
とサイン波形との相関値を求めるクロック位相推定用相
関手段と、前記2つの相関値の比の逆正接に基づいて、
前記ディジタル位相変調信号のクロック位相を求めるク
ロック位相推定手段と、前記クロック位相推定手段が求
めたクロック位相と等しい位相のクロック信号を出力す
るクロック発生手段とを具備することを特徴としてい
る。
ロック再生回路において、前記クロック位相推定用相関
手段は、前記k回差分値を、互いにハーフシンボル周期
位相の異なる2つのk回差分値に直並列変換するシリア
ルパラレル変換手段と、前記シリアルパラレル変換手段
が出力する2つのk回差分値の符号を、それぞれ交互に
反転する符号交番手段と、前記符号交番手段が出力する
2つのk回差分値のそれぞれを所定の区間に渡って積分
した後、それぞれの積分値を該区間の長さで除算して、
前記コサイン波形との相関値、および、前記サイン波形
との相関値として出力する積分手段とから構成されるこ
とを特徴としている。
求項2記載のクロック再生回路において、前記k回差分
手段が出力するk回差分値に基づき、前記クロック発生
手段が出力するクロック信号の位相について、該位相の
進みまたは遅れを検知するゼロクロス検出型クロック位
相進み/遅れ検出回路と、前記ゼロクロス検出型クロッ
ク位相進み/遅れ検出回路の出力信号をフィルタリング
するディジタルフィルタとを具備し、前記クロック発生
手段は、前記ディジタルフィルタの出力値に基づいて、
該クロック発生手段が出力するクロック信号の位相を調
整することを特徴としている。
は、変調信号位相検出手段が検出した位相について、デ
ィジタル位相変調信号の1シンボル周期後に検出される
位相との差分演算をk(k≧1)回行い、k回差分値を
求める。そして、クロック位相推定用相関手段は、k回
差分値とコサイン波形との相関値、および、k回差分値
とサイン波形との相関値を求める。さらに、クロック位
相推定手段は、2つの相関値の比の逆正接に基づいて、
ディジタル位相変調信号のクロック位相を求める。
ラレル変換手段は、k回差分値を、互いにハーフシンボ
ル周期位相の異なる2つのk回差分値に直並列変換す
る。そして、符号交番手段は、シリアルパラレル変換手
段が出力する2つのk回差分値の符号を、それぞれ交互
に反転する。さらに、積分手段は、符号交番手段が出力
する2つのk回差分値のそれぞれを所定の区間に渡って
積分した後、それぞれの積分値を該区間の長さで除算す
る。
検出型クロック位相進み/遅れ検出回路は、クロック発
生手段が出力するクロック信号の位相について、該位相
の進みまたは遅れを検知する。そして、クロック発生手
段は、該検知結果に基づいて、該クロック発生手段が出
力するクロック信号の位相を調整する。
説明する。図1はこの発明の一実施例によるクロック再
生回路の構成を示すブロック図である。この図におい
て、図5の各部に対応する部分には同一の符号を付け、
その説明を省略する。以下、受信信号サンプル速度は2
倍シンボルレートであり、k回差分回路には1回差分回
路を用いた場合を例にとって説明する。
路、20は1シンボル差分回路であり、これらは従来例
で用いられているものと同じものである。クロック位相
推定用相関回路30は、コサイン波形発生回路40、サ
イン波形発生回路41、乗算回路50,51、積分回路
60,61から構成される。ROM70の各アドレスに
は、後述する計算式で算出されるクロック位相が予め書
き込まれている。クロック発生回路80は、入力される
基準クロック信号を、位相の異なるクロック信号に分周
し、その中の1つのクロック信号を選択し、該クロック
信号を再生クロックL1として出力する。基準信号発生
器110は、N倍シンボルレートのクロック信号を発生
する。90はゼロクロス検出型クロック位相進み/遅れ
検出回路、100はディジタルフィルタであり、これら
は従来例で用いられているものと同じものである。
作を説明する。変調信号位相検出回路10は、従来の技
術と同じ方法を用いて、変調信号A(受信π/4シフト
QPSK変調信号A)の変調信号位相を検出する。そし
て、変調信号位相検出回路10は、クロック信号L1お
よび該クロック信号L1よりハーフシンボルだけクロッ
ク位相差を有するクロックにより、2倍シンボルレート
で変調位相信号Bを出力する。ただし、ここではクロッ
ク位相は一様ランダムな値となる。次に、1シンボル差
分回路20は、上記信号Bと、該信号Bを1シンボル周
期遅延した信号との1回差分信号Ci=C(i*T/
2)を求める。なお、ここで、i=0,1,2,...
であり、Tはシンボル周期である。
おいて、(10,01,10,01..)系列の交番信
号が入力された場合における、上記1回差分信号Ciの
値を示すグラフである。この図から明らかなように、1
回差分信号Ciは、周期が2シンボルの正弦波で近似さ
れる。従ってこの正弦波の位相θを検出することにより
クロック位相が推定可能である。上記正弦波の位相θを
求めるためには、1回差分信号Ciと同周期のコサイン
波形との相関値E、および、1回差分信号Ciと同周期
のサイン波形との相関値Fを次に示す式(4),(5)
に従って算出し、該値E,Fの比の逆正接を式(6)の
通りに計算すればよい。
長さ(単位:シンボル)を表す。
関回路30は、以下に示す手順により、上記の式
(4),(5)の演算を行う。まず、乗算回路50は、
上記1回差分信号Ciに、コサイン波形発生回路40か
ら供給されるコサイン値を乗算する。次に、積分回路6
0は、乗算回路50の乗算結果を積分した後、Mで除算
し、該除算結果を信号Eとして出力する。同様に、乗算
回路51は、上記1回差分信号Ciに、サイン波形発生
回路41から供給されるサイン値を乗算する。次に、積
分回路61は、乗算回路51の乗算結果を積分した後、
Mで除算し、該除算結果を信号Fとして出力する。
iは、キャリア周波数偏差の有無により、その平均値が
変化するが、該変化は上記E,Fの値に影響しない。ま
た、周波数選択性フェージング回線では1回差分信号C
iの振幅が変動するが、式(6)の演算を行う際に、分
子と分母で該振幅変動は打ち消されるので、クロック位
相の推定結果には影響しない。
た上記の値E,Fは、図1に示すROM70に対して、
アドレスとして入力される。上述したように、ROM7
0の各アドレスには、該アドレス値E,Fに対応するク
ロック位相値θが、上記の式(6)に基づき算出されて
書き込まれている。そこで、ROM70は、該アドレス
E,Fに対応するクロック位相値θを信号Jとして出力
する。
110の出力信号を分周して、それぞれ位相の異なるク
ロック信号を生成する。そして、クロック発生回路80
は、該位相の異なるクロック信号の中から、ROM70
より出力される信号J(クロック位相θ)と同じ位相の
クロック信号を選択し、該クロック信号を再生クロック
L1として出力する。以上の動作により、再生クロック
L1が得られる。また、クロック初期同期以降、受信信
号のシンボルレート,基準信号発生器110の周波数誤
差により、クロック位相誤差が生じた場合には、ゼロク
ロス検出型クロック位相進み/遅れ検出回路90、およ
び、ディジタルフィルタ100を用いて、従来例と同じ
方法により、クロック同期を保持する。
るクロック再生回路を用いた復調器の符号誤り率特性
と、従来の復調器の符号誤り率特性とを示すグラフであ
る。なお、本実験では、伝送速度は384kbps、変
調方式はπ/4シフトQPSK方式、復調方式は同期検
波、フェージングはフェージング周波数16Hzとし、
遅延時間差500nsの2波等レベルレイリーフェージ
ングを仮定し、クロック位相推定に用いるシンボル数M
は16シンボルとした。図3から、本発明により符号誤
り率特性のエラーフロアが約1/2に改善されることが
わかる。
の対応関係を説明する。 変調信号位相検出手段……変調信号位相検出回路10 k回差分手段……1シンボル差分回路20 クロック位相推定用相関手段……クロック位相推定用相
関回路30 クロック位相推定手段……ROM70 クロック発生手段……クロック発生回路80,基準信号
発生器110
例によるクロック再生回路は、図1に示すクロック再生
回路において、クロック位相推定用相関回路30が、図
4に示すクロック位相推定用相関回路31に代わったも
のである。なお、本実施例に示すクロック再生回路は、
該回路が2倍シンボルレートで動作する場合のみ、上記
相関値EおよびFを簡易に算出する手段として適用でき
る回路であり、クロック再生回路が2倍シンボルレート
以外のシンボルレートで動作する場合には適用すること
ができない。
している場合、上記の式(4),(5)における時間t
iはti=0,T/2,T,3T/2,...のように変
化する。故に、式(4)におけるcos(πti/T)
は、1,0,−1,0,1,...と変化し、式(5)
におけるsin(πti/T)は、0,1,0,−1,
0,...と変化する。このため、上記の式(4),
(5)は、以下に示す式(7),(8)のように変形す
る事ができる。
式(7)および(8)の演算を行う回路である。
動作を説明する。第1実施例と同様に、変調位相検出回
路10が変調位相信号Bを出力し、1シンボル差分回路
20が、該変調位相信号Bに基づいて一回差分信号Cを
算出すると、該一回差分信号Cはクロック位相推定用相
関回路31に入力される(図4参照)。そして、一回差
分信号Cは、シリアルパラレル変換器42により直並列
変換された後、符号交番回路52,53により2シンボ
ル周期で符号を反転される。次に、積分回路60,61
によってそれぞれ積分された後、Mで除算されて信号
E,Fが得られる。該信号E,Fは、図1に示すROM
70に入力される。以降の処理は、第1実施例の動作と
同じものであるので、説明を省略する。
の対応関係を説明する。 クロック位相推定用相関手段……クロック位相推定用相
関回路31 シリアルパラレル変換手段……シリアルパラレル変換器
42 符号交番手段……符号交番回路52,53 積分手段……積分回路60,61
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。たとえば、上
述した実施例においては、π/4シフトQPSK変調信
号を例にとって説明したが、同様にQPSK方式等、他
の位相変調方式にも適用可能である。
再生回路によると、クロック位相初期同期時に、コサイ
ン波形およびサイン波形との相関値を用いてクロック位
相の推定を行うので、周波数選択性フェージング回線に
おいても、短時間で精度良くクロック位相初期同期を行
うことができる。また、受信変調信号のキャリア位相周
波数偏差の有無によらず、安定したクロック位相初期同
期を行うことができる。
の構成を示すブロック図である。
ラフである。
器の符号誤り率特性と、従来の復調器の符号誤り率特性
とを示すグラフである。
用相関回路31の構成を示すブロック図である。
ク図である。
す説明図である。
推定規則を示す説明図である。
……1シンボル差分回路、30,31……クロック位相
推定用相関回路、40……コサイン波形発生回路、 4
1……サイン波形発生回路、42,230……シリアル
パラレル変換器、50,51……乗算回路、 52,5
3……符号交番回路、60,61……積分回路、 7
0,250……ROM、80,260……クロック発生
回路、90……ゼロクロス検出型クロック位相進み/遅
れ検出回路、100……ディジタルフィルタ、 110
……基準信号発生器、240,241……クロック位相
推定用積分回路
Claims (3)
- 【請求項1】 ディジタル位相変調信号の復調回路にお
いて、 受信したディジタル位相変調信号の位相を検出する変調
信号位相検出手段と、 前記変調信号位相検出手段が検出した位相について、前
記ディジタル位相変調信号の1シンボル周期後に検出さ
れる位相との差分演算をk(k≧1)回行い、k回差分
値を求めるk回差分手段と、 前記k回差分値とコサイン波形との相関値、および、前
記k回差分値とサイン波形との相関値を求めるクロック
位相推定用相関手段と、 前記2つの相関値の比の逆正接に基づいて、前記ディジ
タル位相変調信号のクロック位相を求めるクロック位相
推定手段と、 前記クロック位相推定手段が求めたクロック位相と等し
い位相のクロック信号を出力するクロック発生手段とを
具備することを特徴とするクロック再生回路。 - 【請求項2】 請求項1記載のクロック再生回路におい
て、 前記クロック位相推定用相関手段は、 前記k回差分値を、互いにハーフシンボル周期位相の異
なる2つのk回差分値に直並列変換するシリアルパラレ
ル変換手段と、 前記シリアルパラレル変換手段が出力する2つのk回差
分値の符号を、それぞれ交互に反転する符号交番手段
と、 前記符号交番手段が出力する2つのk回差分値のそれぞ
れを所定の区間に渡って積分した後、それぞれの積分値
を該区間の長さで除算して、前記コサイン波形との相関
値、および、前記サイン波形との相関値として出力する
積分手段とから構成されることを特徴とするクロック再
生回路。 - 【請求項3】 請求項1または請求項2記載のクロック
再生回路において、 前記k回差分手段が出力するk回差分値に基づき、前記
クロック発生手段が出力するクロック信号の位相につい
て、該位相の進みまたは遅れを検知するゼロクロス検出
型クロック位相進み/遅れ検出回路と、 前記ゼロクロス検出型クロック位相進み/遅れ検出回路
の出力信号をフィルタリングするディジタルフィルタと
を具備し、 前記クロック発生手段は、前記ディジタルフィルタの出
力値に基づいて、該クロック発生手段が出力するクロッ
ク信号の位相を調整することを特徴とするクロック再生
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13446895A JP3228395B2 (ja) | 1995-05-31 | 1995-05-31 | クロック再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13446895A JP3228395B2 (ja) | 1995-05-31 | 1995-05-31 | クロック再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08331190A JPH08331190A (ja) | 1996-12-13 |
JP3228395B2 true JP3228395B2 (ja) | 2001-11-12 |
Family
ID=15129032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13446895A Expired - Lifetime JP3228395B2 (ja) | 1995-05-31 | 1995-05-31 | クロック再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3228395B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3908033B2 (ja) * | 1999-06-04 | 2007-04-25 | 三菱電機株式会社 | 位相検出装置、これを用いたタイミング再生装置、および、これを用いた復調装置 |
-
1995
- 1995-05-31 JP JP13446895A patent/JP3228395B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
松本洋一、久保田周治、加藤修三,π/4シフトQPSK変調用クロック再生回路の一検討,1993年電子情報通信学会春季大会講演論文集,日本,社団法人電子情報通信学会,1993年 3月15日,分冊2,p.318 |
Also Published As
Publication number | Publication date |
---|---|
JPH08331190A (ja) | 1996-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2526931B2 (ja) | Psk信号復調装置 | |
US9729366B2 (en) | Digital radio transmissions | |
JP3513465B2 (ja) | 無線通信送信機及び無線通信受信機 | |
US8798125B2 (en) | Phase tracking in communications systems | |
US6891906B1 (en) | Demodulator, clock recovery circuit, demodulation method and clock recovery method | |
JP3228395B2 (ja) | クロック再生回路 | |
Gudovskiy et al. | A novel nondata-aided synchronization algorithm for MSK-type-modulated signals | |
JP3207900B2 (ja) | 変調伝送における数値信号の搬送周波数値を評価する方法及び装置 | |
US6874096B1 (en) | Apparatus and method for detecting packet arrival time | |
JPH09214574A (ja) | データ同期装置の位相検出器およびその動作方法 | |
JPH1098497A (ja) | 標本化関数波形による相関伝送方式 | |
JP2003152674A (ja) | 周波数同期方法及びこれを用いたofdm受信装置 | |
JP2885052B2 (ja) | 自動周波数制御装置 | |
JP2021082984A (ja) | 自己相関器および受信機 | |
Tibenderana et al. | Low-complexity high-performance GFSK receiver with carrier frequency offset correction | |
US20040223567A1 (en) | Clock recovery system | |
JPH118659A (ja) | クロックタイミング再生方法および回路 | |
JPH06252965A (ja) | クロック再生回路 | |
JPH09246917A (ja) | 周波数誤差推定装置 | |
JP2001177587A (ja) | ディジタル変復調の同期方式 | |
JP3326651B2 (ja) | バースト信号復調回路 | |
CN116405354B (zh) | 载波频偏估计方法、装置、芯片及计算机可读存储介质 | |
JPH08223237A (ja) | ディジタル復調器 | |
JP2003516038A (ja) | 受信機を直交振幅変調信号に同期させるための方法および構成 | |
JP2002368648A (ja) | 符号推定装置及び符号推定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |