JP3226183B2 - 高周波素子用パッケージの同軸線路 - Google Patents

高周波素子用パッケージの同軸線路

Info

Publication number
JP3226183B2
JP3226183B2 JP34129292A JP34129292A JP3226183B2 JP 3226183 B2 JP3226183 B2 JP 3226183B2 JP 34129292 A JP34129292 A JP 34129292A JP 34129292 A JP34129292 A JP 34129292A JP 3226183 B2 JP3226183 B2 JP 3226183B2
Authority
JP
Japan
Prior art keywords
hole
glass
lead
coaxial line
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34129292A
Other languages
English (en)
Other versions
JPH0629451A (ja
Inventor
隆春 宮本
文雄 宮川
洋二 大橋
民雄 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Fujitsu Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP34129292A priority Critical patent/JP3226183B2/ja
Publication of JPH0629451A publication Critical patent/JPH0629451A/ja
Application granted granted Critical
Publication of JP3226183B2 publication Critical patent/JP3226183B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Connections Arranged To Contact A Plurality Of Conductors (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Waveguides (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高周波素子用パッケー
ジのメタルウォールに備える高周波信号を伝える同軸線
路に関する。
【0002】
【従来の技術】上記同軸線路として、従来一般に、図6
に示したような、高周波素子用パッケージのメタルウォ
ール10に開口した透孔20に高周波信号を伝えるリー
ド30を挿通して、そのリード30を透孔20にガラス
40を用いて気密に封着してなる同軸線路がある。
【0003】この同軸線路においては、透孔20の内
径、リード30の外径、ガラス40の誘電率εを種々に
調整して、透孔20に挿通したリード30の特性インピ
ーダンスをコントロールし、そのリード30の特性イン
ピーダンスをリード30を接続する基板50に備えた信
号回路52等の持つ特性インピーダンスにマッチングさ
せている。
【0004】
【発明が解決しようとする課題】しかしながら、この同
軸線路では、透孔20に挿通したリード30周囲がその
全長に亙って高誘電率のガラス40で囲まれた構造をし
ていて、そのリード30に高周波信号を伝えた場合に、
リード30を伝わる高周波信号のガラス40による誘電
体損等の損失が大きく生じて、そのリード30を高周波
信号を伝送損失少なく伝えることができなかった。
【0005】また、透孔20に挿通したリード30の特
性インピーダンスをリード30を接続する基板50に備
えた信号回路52等の持つ特性インピーダンスにマッチ
ングさせようとすると、透孔20の内径を大きく形成し
なければならず、リード30と基板の信号回路52等と
を接続するワイヤ等が長くなってしまった。そして、リ
ード30と基板の信号回路52等との間を高周波信号を
伝送損失少なく伝えることができなかった。
【0006】本発明は、このような課題を解消した、透
孔に挿通したリードを高周波信号を誘電体損等の損失を
少なく抑えて伝えることができると共に、リードを基板
の信号回路等にワイヤ等を介して伝送損失を少なく抑え
て距離短く接続することのできる高周波素子用パッケー
ジの同軸線路(以下、同軸線路という)を提供すること
を目的としている。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明の同軸線路は、高周波素子用パッケージのメ
タルウォールに開口した透孔に高周波信号を伝えるリー
ドを挿通して、そのリードを前記透孔にガラスを用いて
気密に封着してなる高周波素子用パッケージの同軸線路
において、前記透孔内端の内径を透孔外端の内径に比べ
て小径に形成すると共に、その透孔内端内空間から前記
ガラスを排除して、前記透孔内端に挿通したリードを気
体中に晒すことにより、そのリードの特性インピーダン
スをそれに連なる前記透孔外端にガラスを用いて封着し
たリードの持つ特性インピーダンスにマッチングさせ、
さらに、前記透孔内端と透孔外端との境界部に、その境
界部に開口する透孔内端の開口部を覆う封止板であっ
て、前記ガラスに近い誘電率を持つと共に、前記ガラス
より融点の高い誘電体からなる封止板を、リード周囲に
嵌挿した状態で備えたことを特徴としている。
【0008】本発明の同軸線路においては、前記封止板
の外径を、境界部に開口する透孔内端の開口部の内径近
くまで小径に形成して、封止板周囲とそれに対向する透
孔外端内周面との間に、前記ガラスを充填することを好
適としている。
【0009】また、メタルウォール外側面に開口する透
孔外端の開口部に充填した前記ガラス表面に、該ガラス
に近い誘電率を持つと共に、該ガラスより融点の高い誘
電体からなる被覆板を、リード周囲に嵌挿した状態で埋
め込んで、その被覆板により前記透孔外端の開口部に充
填したリード周囲のガラス表面を覆うことを好適として
いる。
【0010】それと共に、前記被覆板の外径を、リード
の外径近くまで小径に形成して、その被覆板周囲とそれ
に対向する透孔外端の開口部内周面との間に、前記ガラ
スを充填することを好適としている。
【0011】
【作用】本発明の同軸線路においては、透孔内端内空間
からリード封着用のガラスを排除して、透孔内端に挿通
したリードを比誘電率が約1の低誘電率の空気等の気体
中に晒している。そのために、その透孔内端に挿通した
リードを伝わる高周波信号の誘電体損等の損失を少なく
抑えて、透孔に挿通したリードを高周波信号を伝送損失
少なく伝えることができる。
【0012】また、本発明の同軸線路においては、透孔
内端の内径を小さく形成して、メタルウォール内側面に
開口する透孔内端の開口部周縁をリードに接近させてい
る。そのために、メタルウォール内側面に基板、素子等
をリードに接近させた状態で搭載できる。そして、リー
ド内端と基板の接続回路、素子の電極等とをワイヤ、リ
ボン等を介して距離短く接続できる。そして、リード内
端と基板の接続回路、素子の電極等との間を高周波信号
を伝送損失少なく伝えることができる。
【0013】また、本発明の同軸線路においては、透孔
内端と透孔外端との境界部に、その境界部に開口する透
孔内端の開口部を覆う封止板であって、ガラスに近い誘
電率を持つと共に、ガラスより融点の高い誘電体からな
る封止板を備えている。そのために、リードを透孔外端
にガラスを用いて封着した際に、境界部に開口する透孔
内端の開口部を封止板により塞いで、その開口部から透
孔内端内周面やそれに対向するリード周囲面にリード封
着用のガラスが流出して付着するのを防止できる。
【0014】それと共に、封止板をガラスより融点の高
い誘電体で形成しているので、リードを透孔外端にガラ
スを用いて封着した際に、封止板が溶けて透孔内端の開
口部が露出するのを防いで、その開口部から透孔内端に
ガラスが流入するのを防止できる。
【0015】さらに、封止板にガラスに近い誘電率を持
つ誘電体からなる封止板を用いているので、封止板を嵌
挿したリードの特性インピーダンスが封止板により大幅
に狂うのを防止できる。
【0016】また、封止板の外径を境界部に開口する透
孔内端の開口部の内径近くまで小径に形成して、封止板
周囲とそれに対向する透孔外端内周面との間にガラスを
充填した本発明の同軸線路にあっては、リード周囲のガ
ラスと異なる誘電率を持つ封止板の一部をガラスに置き
換えて、封止板を嵌挿したリードの特性インピーダンス
が大幅に狂うのを防止できる。
【0017】また、メタルウォール外側面に開口する透
孔外端の開口部に充填したガラス表面に、該ガラスに近
い誘電率を持つと共に、該ガラスより融点の高い誘電体
からなる被覆板を、リード周囲に嵌挿した状態で埋め込
んで、その被覆板で前記透孔外端の開口部に充填したリ
ード周囲のガラス表面を覆った本発明の同軸線路にあっ
ては、透孔外端にリードをガラスを用いて封着した際
に、被覆板により、メタルウォール外側面に開口する透
孔後端の開口部に充填したガラスがリード周囲をその外
方に這い上がってリード周囲を覆うのを防いで、そのた
めにリードの特性インピーダンスが狂うのを防止でき
る。
【0018】それと共に、被覆板にガラスより融点の高
い被覆板を用いているので、リードを透孔外端にガラス
を用いて封着した際に、被覆板が溶けてリード周囲から
無くなる等するのを防いで、被覆板の効果が薄れるのを
防止できる。
【0019】さらに、被覆板にガラスに近い誘電率を持
つ誘電体からなる被覆板を用いているので、被覆板を嵌
挿したリードの特性インピーダンスが、被覆板により大
幅に狂うのを防止できる。
【0020】また、被覆板の外径をリードの外径近くま
で小径に形成して、その被覆板周囲とそれに対向する透
孔外端の開口部内周面との間にガラスを充填した本発明
の同軸線路にあっては、リード周囲のガラスと異なる誘
電率を持つ被覆板の一部をガラスに置き換えて、被覆板
を嵌挿したリードの特性インピーダンスが大幅に狂うの
を防止できる。
【0021】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図1は本発明の同軸線路の好適な実施例を示し、詳
しくはその拡大断面図を示している。以下に、この同軸
線路を説明する。
【0022】図において、10は、高周波素子用パッケ
ージのコバール(鉄−ニッケル−コバルト合金)等から
なるメタルウォールである。
【0023】メタルウォール10には、円形状をした透
孔20をメタルウォール10を貫通して開口している。
【0024】透孔20は、その透孔内端20aの内径
を、透孔20中途部に段差22を持たせて透孔外端20
bの内径に比べて小径に形成している。具体的には、透
孔内端20aの内径を、それより外方の透孔外端20b
の内径の約1/2の大きさに小径に形成している。
【0025】透孔20には、メタルウォール10を通し
てその内外に高周波信号を伝えるコバール等からなる断
面小円形状をしたリード30を挿通している。
【0026】リード30は、透孔外端20bにホウケイ
酸ガラス等のガラス40を用いて気密に封着している。
具体的には、透孔外端20bに充填したガラス40を用
いてリード30を透孔外端20bに隙間なく気密に封着
している。
【0027】透孔外端20b内周面と透孔外端20bに
挿通するリード30周囲面とには、ガラスに濡れやすい
酸化皮膜をそれぞれ形成している。そして、それらの酸
化皮膜を介してリード30周囲を透孔外端20b内周面
にホウケイ酸ガラス等のガラス40を用いて確実に気密
に封着している。
【0028】他方、透孔内端20a内周面と透孔内端2
0aに挿通するリード30周囲面とからは、酸化皮膜を
ラッピング等によりそれぞれ除去して、それらの面にガ
ラスに濡れにくいコバール等からなるメタルウォール1
0とリード30との素地をそれぞれ露出させている。そ
して、リード30周囲を透孔外端20b内周面にガラス
40を用いて封着した際に、透孔内端20aに流入して
透孔内端20a内周面やそれに対向するリード30周囲
面に付着しようとするガラス40をそれらの面に付着さ
せずにそれらの面からはじき返すことができるようにし
ている。そして、透孔内端20a内周面やそれに対向す
るリード30周囲面にガラス40が付着するのを防い
で、そのために透孔内端20aに挿通したリード30の
特性インピーダンスが狂うのを防止している。
【0029】透孔内端20a内空間からは、リード30
封着用のガラス40を排除して、その透孔内端20aに
挿通したリード30を空気等の気体中に晒している。
【0030】透孔外端20bにガラス40を用いて封着
したリード30と透孔内端20aに挿通したリード30
とは、透孔外端20bと透孔内端20aとの内径の比
率、リード30の外径、ガラス40の誘電率εをそれぞ
れ種々に調整して、そのリード30の特性インピーダン
スを、リード30を接続する基板の信号回路52等の持
つ特性インピーダンスにそれぞれマッチングさせてい
る。そして、リード30を高周波信号を伝送損失少なく
効率良く伝えることができるようにしている。
【0031】透孔内端20aとそれより外方の透孔外端
20bとの境界部には、その境界部に開口する透孔内端
の開口部20cを覆う封止板70を備えている。
【0032】封止板70は、ガラス40に近い誘電率を
持つと共に、ガラス40より融点の高い誘電体の例えば
ガラスセラミック、アルミナ入りガラスで形成してい
る。
【0033】ちなみに、ホウケイ酸ガラスの比誘電率は
5であり、ガラスセラミックの比誘電率は4.5〜5.
6であり、アルミナ入りガラスの比誘電率は6.7であ
る。また、ホウケイ酸ガラスの融点は約700〜800
℃であり、ガラスセラミック、アルミナ入りセラミック
の融点はそれぞれ約1000℃ないしそれ以上である。
【0034】封止板70は、円板状をしていて、その外
径を、透孔外端20bの内径より若干小径に形成してい
る。
【0035】封止板70中央には、リード30を挿通し
ている。
【0036】封止板70は、リード30周囲に嵌挿した
状態で、透孔外端20bに挿入して、透孔中途部の段差
面22にあてがっている。そして、透孔中途部の段差面
22とその内側に開口する透孔内端20aの開口部と
を、封止板70で覆っている。
【0037】図1に示した同軸線路は、以上のように構
成していて、この同軸線路によれば、透孔内端20aに
挿通したリード30であって、比誘電率が約1の低誘電
率の空気等の気体中に晒したリード30を伝わる高周波
信号の誘電体損等の損失を少なく抑えて、透孔20に挿
通したリード30を高周波信号を伝送損失少なく伝える
ことができる。それと共に、メタルウォール10内側面
に開口する小径の透孔内端20aの開口部周縁をリード
30に接近させて、そのリード30先端をメタルウォー
ル10内側面にメタライズ層50aを介してはんだ付け
等により接合した基板の信号回路52等にワイヤ等を介
して距離短く接続できる。そして、リード30内端と基
板の信号回路52等との間を高周波信号を伝送損失少な
く伝えることができる。
【0038】また、リード30を透孔外端20bにガラ
ス40を用いて封着した際には、封止板70により、ガ
ラス40が透孔中途部の段差面22内側に開口する透孔
内端の開口部20cを通して透孔内端20aに流出して
その透孔内端20a内周面やそれに対向するリード30
周囲面に付着するのを確実に防止できる。また、ガラス
40に近い誘電率を持つ封止板70を用いているので、
リード30の特性インピーダンスが封止板70により大
幅に狂うのを防止できる。また、ガラス40より融点の
高い封止板70を用いているので、リード30を透孔外
端20bにガラス40を用いて封着した際に、封止板7
0が溶けて透孔内端の開口部20cが露出するのを防い
で、その開口部20cから透孔内端20aにガラス40
が流入して付着するのを防止できる。
【0039】図2は本発明の同軸線路の他の好適な実施
例を示し、詳しくはその拡大断面図を示している。以下
に、この同軸線路を説明する。
【0040】図の同軸線路では、封止板70の外径を、
透孔内端20aと透孔外端20bとの境界部に開口する
透孔内端の開口部20cの内径近くまで小径に形成して
いる。
【0041】封止板70周囲とそれに対向する透孔外端
20b内周面との間には、ガラス40を隙間なく充填し
ている。
【0042】その他は、図1に示した前述同軸線路と同
様に構成していて、この同軸線路においては、リード3
0周囲のガラスと異なる誘電率を持つ封止板70の一部
をガラス40に置き換えて、封止板70を嵌挿したリー
ド30の特性インピーダンスが封止板70により大幅に
狂うのを防止できる。
【0043】図3は本発明の同軸線路のもう一つの好適
な実施例を示し、詳しくはその拡大断面図を示してい
る。以下に、この同軸線路を説明する。
【0044】図の同軸線路では、メタルウォール10外
側面に開口する透孔外端の開口部20dに充填したガラ
ス40表面に、被覆板80を、リード30周囲に嵌挿し
た状態で埋め込んでいる。そして、被覆板80により透
孔外端の開口部20dに充填したリード30周囲のガラ
ス40表面を覆っている。
【0045】被覆板80は、ガラス40に近い誘電率を
持つと共に、ガラス40より融点の高い誘電体の例えば
ガラスセラミック、アルミナ入りセラミックを用いて形
成している。
【0046】被覆板80は、円板状をしていて、その外
径を、透孔外端20bの内径より若干小径に形成してい
る。
【0047】その他は、図1に示した前述同軸線路と同
様に構成していて、この同軸線路においては、リード3
0を透孔外端20bにガラス40を用いて封着した際
に、ガラス40がメタルウォール10外側面に開口する
透孔外端の開口部20dに挿通したリード30周囲をそ
の外方にメニスカス形状を描いて這い上がってリード3
0周囲を覆うのを防止できる。そして、そのリード30
周囲を覆うガラス40により、リード30の特性インピ
ーダンスが狂うのを防止できる。また、被覆板80にガ
ラスより融点の高い誘電体からなる被覆板を用いている
ので、リード30を透孔外端20bにガラス40を用い
て封着した際に、被覆板80が溶けてリード30周囲か
ら無くなる等するのを防いで、被覆板80の効果が薄れ
るのを防止できる。また、被覆板80にガラスに近い誘
電率を持つ誘電体からなる被覆板を用いているので、被
覆板80を嵌挿したリード30の特性インピーダンスが
被覆板80により大幅に狂うのを防止できる。
【0048】図4又は図5は本発明の同軸線路のさらに
もう一つの好適な実施例を示し、詳しくはその拡大断面
図を示している。以下に、この同軸線路を説明する。
【0049】図の同軸線路では、被覆板80の外径を、
リード30の外径近くまで小径に形成している。そし
て、被覆板80周囲とそれに対向する透孔20の開口部
内周面との間に、ガラス40を隙間なく充填している。
【0050】その他は、図1、図2又は図3に示した前
述同軸線路と同様に構成していて、この同軸線路におい
ては、リード30周囲のガラス40と誘電率の異なる被
覆板80の一部をガラス40に置き換えて、リード30
の特性インピーダンスが被覆板80により大幅に狂うの
を防止できる。
【0051】
【発明の効果】以上説明したように、本発明の同軸線路
によれば、透孔内端に挿通したリードを低誘電率の空気
等の気体中に晒して、そのリードを伝わる高周波信号の
誘電体損等の損失を少なく抑えることができる。そし
て、透孔に挿通したリードを高周波信号を伝送損失少な
く効率良く伝えることが可能となる。
【0052】それと共に、メタルウォール内側面に開口
する透孔内端の開口部周縁をリードに近づけて、そのリ
ード先端をメタルウォール内側面に搭載した基板の信号
回路等にワイヤ、リボン等を介して距離短く接続でき
る。そして、リードと基板の信号回路等との間を高周波
信号を伝送損失少なく伝えることが可能となる。
【0053】また、リード封着用のガラスが透孔内端に
流入して透孔内端内周面やそれに対向するリード周囲面
に付着するのを封止板により防いで、そのために透孔内
端に挿通したリードの特性インピーダンスが狂うのを確
実に防止できる。また、リードを透孔内端にガラスを用
いて封着した際に、封止板が溶けて、封止板の効果が失
われ、透孔内端にガラスが流入して付着するのを防止で
きる。また、リードの特性インピーダンスが封止板によ
り大幅に狂うのを防止できる。
【0054】また、封止板の外径を透孔内端の開口部の
内径近くまで小径に形成して、封止板周囲とそれに対向
する透孔外端内周面との間にガラスを充填した本発明の
同軸線路にあっては、封止板の一部をガラスに置き換え
て、封止板を嵌挿したリードの特性インピーダンスが大
幅に狂うのを防止できる。
【0055】また、メタルウォール外側面に開口する透
孔外端の開口部に充填したガラス表面に、該ガラスに近
い誘電率を持つと共に、該ガラスより融点の高い誘電体
からなる被覆板をリード周囲に嵌挿した状態で埋め込ん
で、その被覆板により前記透孔外端の開口部に充填した
リード周囲のガラス表面を覆った本発明の同軸線路にあ
っては、リードを透孔外端にガラスを用いて封着した際
に、被覆板によりガラスがリード周囲を這い上がってリ
ード周囲を覆うのを防ぐことができ、そのためにリード
の特性インピーダンスが狂うのを防止できる。それと共
に、リードを透孔外端にガラスを用いて封着した際に、
被覆板が溶けてリード周囲からなくなる等するのを防い
で、被覆板の効果が薄れるのを防止できる。さらに、リ
ードの特性インピーダンスが被覆板により大幅に狂うの
を防止できる。
【0056】また、被覆板の外径を、リードの外径近く
まで小径に形成して、その被覆板周囲とそれに対向する
透孔外端の開口部内周面との間に、ガラスを充填した本
発明の同軸線路にあっては、被覆板の一部をガラスに置
き換えて、被覆板を嵌挿したリードの特性インピーダン
スが大幅に狂うのを防止できる。
【図面の簡単な説明】
【図1】本発明の同軸線路の拡大断面図である。
【図2】本発明の同軸線路の拡大断面図である。
【図3】本発明の同軸線路の拡大断面図である。
【図4】本発明の同軸線路の拡大断面図である。
【図5】本発明の同軸線路の拡大断面図である。
【図6】従来の同軸線路の拡大断面図である。
【符号の説明】
10 メタルウォール 20 透孔 20a 透孔内端 20b 透孔外端 20c 透孔内端の開口部 20d 透孔外端の開口部 30 リード 40 ガラス 50 基板 52 基板の信号回路 70 封止板 80 被覆板
フロントページの続き (72)発明者 大橋 洋二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 齊藤 民雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−43401(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 301 H01P 5/08

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 高周波素子用パッケージのメタルウォー
    ルに開口した透孔に高周波信号を伝えるリードを挿通し
    て、そのリードを前記透孔にガラスを用いて気密に封着
    してなる高周波素子用パッケージの同軸線路において、
    前記透孔内端の内径を透孔外端の内径に比べて小径に形
    成すると共に、その透孔内端内空間から前記ガラスを排
    除して、前記透孔内端に挿通したリードを気体中に晒
    ことにより、そのリードの特性インピーダンスをそれに
    連なる前記透孔外端にガラスを用いて封着したリードの
    持つ特性インピーダンスにマッチングさせ、さらに、前
    記透孔内端と透孔外端との境界部に、その境界部に開口
    する透孔内端の開口部を覆う封止板であって、前記ガラ
    スに近い誘電率を持つと共に、前記ガラスより融点の高
    い誘電体からなる封止板を、リード周囲に嵌挿した状態
    で備えたことを特徴とする高周波素子用パッケージの同
    軸線路。
  2. 【請求項2】 前記封止板の外径を、境界部に開口する
    透孔内端の開口部の内径近くまで小径に形成して、封止
    板周囲とそれに対向する透孔外端内周面との間に、前記
    ガラスを充填した請求項記載の高周波素子用パッケー
    ジの同軸線路。
  3. 【請求項3】 メタルウォール外側面に開口する透孔外
    端の開口部に充填した前記ガラス表面に、ガラスに近
    い誘電率を持つと共に、該ガラスより融点の高い誘電体
    からなる被覆板を、リード周囲に嵌挿した状態で埋め込
    んで、その被覆板によりリード周囲の前記ガラス表面を
    覆った請求項1又は2記載の高周波素子用パッケージの
    同軸線路。
  4. 【請求項4】 前記被覆板の外径を、リードの外径近く
    まで小径に形成して、前記被覆板周囲とそれに対向する
    透孔外端の開口部内周面との間に、前記ガラスを充填し
    た請求項記載の高周波素子用パッケージの同軸線路。
JP34129292A 1991-11-27 1992-11-27 高周波素子用パッケージの同軸線路 Expired - Fee Related JP3226183B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34129292A JP3226183B2 (ja) 1991-11-27 1992-11-27 高周波素子用パッケージの同軸線路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-339856 1991-11-27
JP33985691 1991-11-27
JP34129292A JP3226183B2 (ja) 1991-11-27 1992-11-27 高周波素子用パッケージの同軸線路

Publications (2)

Publication Number Publication Date
JPH0629451A JPH0629451A (ja) 1994-02-04
JP3226183B2 true JP3226183B2 (ja) 2001-11-05

Family

ID=26576549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34129292A Expired - Fee Related JP3226183B2 (ja) 1991-11-27 1992-11-27 高周波素子用パッケージの同軸線路

Country Status (1)

Country Link
JP (1) JP3226183B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3283692B2 (ja) * 1994-05-17 2002-05-20 住友大阪セメント株式会社 気密絶縁端子
JP3989350B2 (ja) 2002-09-30 2007-10-10 新光電気工業株式会社 ガラス端子
JP4550386B2 (ja) * 2003-03-27 2010-09-22 三菱電機株式会社 光半導体素子用パッケージ
US6765461B1 (en) * 2003-04-30 2004-07-20 Agilent Technologies, Inc. Asymmetric support for high frequency transmission lines
JP2007042757A (ja) * 2005-08-01 2007-02-15 Sony Corp 光デバイスとその製造方法および光通信装置
JP4923542B2 (ja) 2005-11-30 2012-04-25 三菱電機株式会社 光素子用ステムとこれを用いた光半導体装置
KR100865987B1 (ko) * 2007-04-04 2008-11-21 한유시스템 주식회사 조립식 의자용 이동장치의 인출장치
JP5312358B2 (ja) * 2009-04-24 2013-10-09 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5578808B2 (ja) * 2009-05-15 2014-08-27 新光電気工業株式会社 半導体パッケージ
JP6614811B2 (ja) * 2015-05-29 2019-12-04 新光電気工業株式会社 半導体装置用ステム及び半導体装置
WO2019038846A1 (ja) * 2017-08-23 2019-02-28 日本碍子株式会社 光学部品の製造方法及び透明封止部材の製造方法
DE102018120895A1 (de) 2018-08-27 2020-02-27 Schott Ag TO-Gehäuse mit einem Erdanschluss

Also Published As

Publication number Publication date
JPH0629451A (ja) 1994-02-04

Similar Documents

Publication Publication Date Title
JP3226183B2 (ja) 高周波素子用パッケージの同軸線路
US5557074A (en) Coaxial line assembly of a package for a high frequency element
US6318910B1 (en) Method for hermetically sealing optical fiber introducing section and hermetically sealed structure
US4639631A (en) Electrostatically sealed piezoelectric device
JP2648320B2 (ja) ヒューズの製作方法
US20020150375A1 (en) Crimp for providing hermetic seal for optical fiber
US5258575A (en) Ceramic glass integrated circuit package with integral ground and power planes
JP4058172B2 (ja) 光半導体素子収納用パッケージ
JP3131128B2 (ja) 半導体素子収納用パッケージ
JP3989350B2 (ja) ガラス端子
US5917246A (en) Semiconductor package with pocket for sealing material
JP3455100B2 (ja) 半導体素子収納用パッケージ
US5956840A (en) Low cost hermetic sealed microwave module packaging
US5097245A (en) Sub-miniature electrical component, particularly a fuse
JPH05218279A (ja) 高周波パッケージのリード取付構造
JP2750248B2 (ja) 半導体素子収納用パッケージ
JP3049952B2 (ja) 気密封止パッケージへの同軸型気密コネクタ取付け方法
JPH06334077A (ja) 半導体素子収納用パッケージ
JP3898521B2 (ja) 光半導体素子収納用パッケージ
JPS6086852A (ja) 半導体装置
JP3012082B2 (ja) 気密端子
JP2783735B2 (ja) 半導体素子収納用パッケージ
JP2873105B2 (ja) 半導体素子収納用パッケージ
JPH05343117A (ja) 電子部品用ガラス端子
JPH043499Y2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010817

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees