JP3224300B2 - Radio receiver - Google Patents
Radio receiverInfo
- Publication number
- JP3224300B2 JP3224300B2 JP00903493A JP903493A JP3224300B2 JP 3224300 B2 JP3224300 B2 JP 3224300B2 JP 00903493 A JP00903493 A JP 00903493A JP 903493 A JP903493 A JP 903493A JP 3224300 B2 JP3224300 B2 JP 3224300B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- basic clock
- reception
- mhz
- clock frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Noise Elimination (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、受信周波数設定や表
示制御などをマイクロコンピュータから指示するように
したラジオ受信機に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a radio receiver in which setting of reception frequency, display control, and the like are instructed from a microcomputer.
【０００２】[0002]
【従来の技術】シンセサイザチューナを用いて受信周波
数を設定したり、受信バンドを設定したり、あるいは受
信周波数や受信チャネルの表示制御などをマイクロコン
ピュータの指示の下で行なうようにしたラジオ受信機が
ある。2. Description of the Related Art A radio receiver which sets a reception frequency using a synthesizer tuner, sets a reception band, or controls display of a reception frequency and a reception channel under the instruction of a microcomputer is known. is there.
【０００３】これは図７のように構成されている。同図
のラジオ受信機１０において、２０はＰＬＬ回路を内蔵
したチューナ、３０は操作パネル、４０は表示装置、５
０はマイクロコンピュータである。This is configured as shown in FIG. In the radio receiver 10 shown in FIG. 1, reference numeral 20 denotes a tuner having a built-in PLL circuit, 30 denotes an operation panel, 40 denotes a display device,
0 is a microcomputer.
【０００４】受信チャネルの選択などは操作パネル３０
のキーを用いて入力され、その指示内容がマイクロコン
ピュータ５０に取り込まれる。チューナ２０に内蔵され
た受信周波数設定用のＰＬＬに対しては、マイクロコン
ピュータ５０から受信周波数設定のための周波数の指示
が行なわれ、設定された周波数やチャネル番号（例え
ば、ＦＭチャネル）などが表示装置４０に表示される。[0004] The selection of a reception channel and the like are performed by using an operation panel 30.
And the contents of the instruction are taken into the microcomputer 50. For the receiving frequency setting PLL built in the tuner 20, the microcomputer 50 instructs the frequency for setting the receiving frequency, and displays the set frequency and channel number (for example, FM channel). Displayed on device 40.
【０００５】表示装置４０としては液晶などの二次元表
示素子が使用され、受信周波数の表示は、通常図８に示
すように小数点１桁目までが表示される。つまり、×
×．×ＭＨｚのように表示される。As the display device 40, a two-dimensional display element such as a liquid crystal is used, and the display of the reception frequency is usually displayed to the first decimal place as shown in FIG. That is, ×
X. X MHz.
【０００６】マイクロコンピュータ５０に与えられる基
本クロックは図７のように発振素子（セラミック発振素
子など）６０が用いられる。基本クロック周波数Ｆｏと
しては４．０ＭＨｚ程度の高周波クロックが使用される
場合が多い。As a basic clock supplied to the microcomputer 50, an oscillating element (such as a ceramic oscillating element) 60 is used as shown in FIG. In many cases, a high frequency clock of about 4.0 MHz is used as the basic clock frequency Fo.
【０００７】基本クロックは矩形波信号であるから、マ
イクロコンピュータ５０にはこの基本クロックの基本周
波数（基本クロック周波数）の他にその高調波成分が供
給される。この高調波成分がＦＭバンドの受信周波数と
同一若しくは近似した周波数であるとビート妨害が発生
し、ピーというビート音あるいは変調ノイズが発生して
再生音質を劣化させ、これによって快適なラジオ受信を
妨げることが知られている。Since the basic clock is a rectangular wave signal, the microcomputer 50 is supplied with its harmonic components in addition to the basic frequency (basic clock frequency) of the basic clock. If this harmonic component is at or near the same frequency as the FM band reception frequency, beat interference occurs, and a beat sound or modulation noise is generated to degrade the reproduction sound quality, thereby hindering comfortable radio reception. It is known.
【０００８】このようなビート妨害などを避けるための
手段として従来では以下のような手段が採用されてい
る。 （１）マイクロコンピュータ５０や発振素子６０を含め
て制御回路系全体をシールド板で遮蔽する。 （２）制御回路系を極力小さく構成し、チューナ２０な
どに基本クロックの高調波成分が輻射しないようにす
る。 （３）制御回路系とチューナ２０とをできるだけ離すよ
うにレイアウトを考慮する。Conventionally, the following means have been adopted as means for avoiding such beat interference. (1) The entire control circuit system including the microcomputer 50 and the oscillation element 60 is shielded by a shield plate. (2) The control circuit system is configured as small as possible so that the harmonic components of the basic clock do not radiate to the tuner 20 and the like. (3) Consider the layout so that the control circuit system and the tuner 20 are separated as much as possible.
【０００９】[0009]
【発明が解決しようとする課題】しかし、（１）の解決
手段では、シールド板を加工したりしなければならない
のでコストアップとなると共に、制御回路系が大きくな
りスペースファクタが余りよくない。 （２）の解決手段にも限度があり、それを追求するとそ
のための開発コストがかさみ、実用的ではなくなってし
まう。 （３）の手段でも、基本クロックＣＫの高調波成分によ
る影響を完全に回避するためにはそれなりの離間距離を
取らなくてはならないから、小型ラジオ受信機などには
採用できないし、ある程度の距離ではこの不要輻射を十
分に解決できないため、中途半端な解決策となってしま
う。However, in the solution of (1), since the shield plate must be processed, the cost is increased, and the control circuit system is enlarged, so that the space factor is not so good. There is a limit to the solution of (2), and if it is pursued, the development cost for it is increased and it becomes impractical. Even with the means of (3), a certain separation distance must be taken in order to completely avoid the influence of the harmonic component of the basic clock CK. In this case, since this unnecessary radiation cannot be sufficiently solved, it becomes an incomplete solution.
【００１０】このような従来の問題を解決するため本出
願人は先に、基本クロック周波数の高調波成分が受信ラ
ジオ周波数帯に輻射したときにはこの基本クロック周波
数を所定周波数だけシフトさせることを提案した（特願
平４−１２１８９号）。In order to solve such a conventional problem, the present applicant has previously proposed to shift the basic clock frequency by a predetermined frequency when a harmonic component of the basic clock frequency is radiated to the receiving radio frequency band. (Japanese Patent Application No. 4-12189).
【００１１】受信ラジオ周波数帯に輻射したかどうかを
判断するに当たっては、その高調波成分の値（周波数）
が受信局のキャリア周波数に近いかどうかソフト的に判
断し、例えば高調波成分が受信キャリア周波数を中心に
して所定周波数の範囲内に存在するとき輻射があったも
のと判断するようにしている。In determining whether or not radiation has occurred in the reception radio frequency band, the value (frequency) of its harmonic component
Is determined by software as to whether or not is close to the carrier frequency of the receiving station. For example, when a harmonic component exists within a predetermined frequency range around the received carrier frequency, it is determined that radiation has occurred.
【００１２】そのため、受信ラジオ周波数帯への輻射が
あるかどうかの判断が面倒であり、特にこれをソフト的
に行う場合でも、受信周波数の最上位桁から最下位桁ま
で図８の例ではトータル３桁分（ワールドワイドバンド
対応のラジオ受信機であるときには受信帯域は７６．０
〜１０８．０ＭＨｚであるため、トータル４桁分）の判
別処理を行うため、判別処理が非常に面倒であるという
問題があった。For this reason, it is troublesome to judge whether or not there is radiation to the reception radio frequency band. In particular, even when this is performed by software, from the highest order digit to the lowest order digit of the reception frequency, in the example of FIG. 3 digits (the reception band is 76.0 when the radio receiver supports the world wide band)
１０８108.0 MHz, so that there is a problem that the determination process is very troublesome because the determination process is performed for a total of four digits.
【００１３】そこで、この発明はこのような従来の課題
を解決したものであって、受信ラジオ周波数帯への輻射
が起こるかどうかの判断処理を極めて簡単に行うことに
よってソフトの負担を軽減したラジオ受信機を提案する
ものである。The present invention has been made to solve such a conventional problem, and a radio which reduces the load on software by extremely simply performing a process of determining whether or not radiation occurs in a reception radio frequency band. It proposes a receiver.
【００１４】[0014]
【課題を解決するための手段】上述の課題を解決するた
め、この発明においては、内蔵されたマイクロコンピュ
ータによって受信周波数制御、表示制御などを行なうよ
うにしたラジオ受信機において、上記マイクロコンピュ
ータ用の基本クロック源から発生する基本クロック周波
数の高調波成分が受信ラジオ周波数帯へ輻射したときに
上記基本クロック周波数を強制的に所定周波数だけシフ
トさせるに当たり、受信周波数の表示態様を基準にして
その表示受信周波数のうち小数点第１位の値を判別して
基本クロック周波数のシフトが制御されるようになされ
たことを特徴とするものである。In order to solve the above-mentioned problems, the present invention provides a radio receiver in which a built-in microcomputer controls reception frequency, display, and the like. When forcibly shifting the basic clock frequency by a predetermined frequency when a harmonic component of the basic clock frequency generated from the basic clock source radiates to the reception radio frequency band, the display reception of the basic clock frequency is performed based on the display mode of the reception frequency. It is characterized in that the shift of the basic clock frequency is controlled by determining the value of the first decimal place among the frequencies.
【００１５】[0015]
【作用】図１のように、基本クロック源である発振素子
６０から発生する基本クロック周波数の高調波成分が受
信ラジオ周波数帯へ輻射したときには、基本クロック周
波数を強制的に所定周波数だけシフトさせる。As shown in FIG. 1, when a harmonic component of the basic clock frequency generated from the oscillating element 60 as the basic clock source radiates to the receiving radio frequency band, the basic clock frequency is forcibly shifted by a predetermined frequency.
【００１６】そのため、発振素子６０に対してコンデン
サＣａ〜Ｃｃを含む基本クロック周波数シフト用の補正
手段７０が設けられ、不要輻射が発生したときには制御
スイッチ７１がオフして発振素子６０に補正コンデンサ
Ｃｂを加える。これによって、基本クロック周波数が強
制的に所定周波数だけ高くなる。Therefore, a correction means 70 for shifting the basic clock frequency including capacitors Ca to Cc is provided for the oscillation element 60. When unnecessary radiation occurs, the control switch 71 is turned off and the correction capacitor Cb is connected to the oscillation element 60. Add. As a result, the basic clock frequency is forcibly increased by a predetermined frequency.
【００１７】基本クロック周波数が所定周波数だけシフ
トされると、その高調波成分の周波数もその分シフトす
るから、これで受信されたラジオ周波数帯とのビートが
なくなる。When the basic clock frequency is shifted by a predetermined frequency, the frequency of the harmonic component is also shifted by that amount, so that there is no beat with the received radio frequency band.
【００１８】ビートの検出は、表示受信周波数の小数点
第１位の値を検出して行う。具体的には表示受信周波数
の小数点第１位の値が、．８，．９，．０，．１，．２
であるとき、上記基本クロック周波数をシフトさせる。The beat is detected by detecting the value at the first decimal place of the display reception frequency. Specifically, the value of the first digit of the display reception frequency is. 8,. 9,. 0,. 1,. 2
, The basic clock frequency is shifted.
【００１９】[0019]
【実施例】続いて、この発明に係るラジオ受信機の一例
を、図面を参照して詳細に説明する。Next, an example of a radio receiver according to the present invention will be described in detail with reference to the drawings.
【００２０】図１はこの発明に係るラジオ受信機の一例
を示すもので、本例では図７の従来例と同様にシンセサ
イザチューナを備えたラジオ受信機に適用した場合であ
るので、図７と同一構成部分についてはその説明を省略
する。FIG. 1 shows an example of a radio receiver according to the present invention. In this embodiment, a radio receiver having a synthesizer tuner is applied similarly to the conventional example of FIG. The description of the same components will be omitted.
【００２１】この発明では図１に示すように発振素子６
０として本例では周波数シフト幅が大きくとれるセラミ
ック発振素子が使用され、この発振素子６０に対して補
正手段７０が設けられる。この例では３個のコンデンサ
Ｃａ〜Ｃｃと、コンデンサＣｂの両端を短絡制御する制
御スイッチ７１で補正手段７０が構成される。In the present invention, as shown in FIG.
In this example, a ceramic oscillation element having a large frequency shift width is used as 0, and a correction means 70 is provided for this oscillation element 60. In this example, the correction means 70 is composed of three capacitors Ca to Cc and a control switch 71 for short-circuit controlling both ends of the capacitor Cb.
【００２２】制御スイッチ７１は必要時マイクロコンピ
ュータ５０からの制御信号ＳＣに基づいてそのオンオフ
が制御される。The ON / OFF of the control switch 71 is controlled based on a control signal SC from the microcomputer 50 when necessary.
【００２３】発振素子６０に対してコンデンサＣｂが短
絡されている状態のとき、発振素子６０の発振周波数が
基本クロック周波数ＣＫBとなる。これに対して、制御
スイッチ７１がオフして周波数補正用のコンデンサＣｂ
が開放されたときにはその発振周波数は基本クロック周
波数ＣＫBよりも所定周波数だけ高くなる。When the capacitor Cb is short-circuited to the oscillation element 60, the oscillation frequency of the oscillation element 60 becomes the basic clock frequency CKB. On the other hand, the control switch 71 is turned off and the capacitor Cb for frequency correction is turned off.
Is released, its oscillation frequency becomes higher than the basic clock frequency CKB by a predetermined frequency.
【００２４】この新たな周波数ＣＫSがビート発生時の
基本クロック周波数として用いられる。例えば、基本ク
ロック周波数ＣＫBが４．０ＭＨｚであるときにはこれ
を０．５２％程度、周波数に換算するとほぼ２１ＫＨｚ
程度基本クロック周波数をシフトさせれば受信ラジオ周
波数帯とのビート発生がなくなるので、シフト後の基本
クロック周波数ＣＫBとしてはこの例では４．０２１Ｍ
Ｈｚとなる。The new frequency CKS is used as a basic clock frequency when a beat occurs. For example, when the basic clock frequency CKB is 4.0 MHz, this is about 0.52%.
If the basic clock frequency is shifted by about a degree, the occurrence of a beat with the reception radio frequency band is eliminated, so that the shifted basic clock frequency CKB is 4.021 M in this example.
Hz.
【００２５】マイクロコンピュータ５０にはこのような
処理を行なうための制御プログラムが内蔵され、受信局
のキャリア周波数が常時監視されており、ビート発生時
などのときには直ちに周波数シフト処理が実行される。The microcomputer 50 has a built-in control program for performing such processing. The microcomputer 50 constantly monitors the carrier frequency of the receiving station, and immediately executes frequency shift processing when a beat occurs.
【００２６】基本クロック周波数として４．０ＭＨｚを
選んだときにはその高調波成分はＦＭバンド内では、７
６．０，８０．０，・・・１０８．０ＭＨｚとなるか
ら、これらの高調波成分が受信局のキャリア周波数であ
るときはビートが発生する。When 4.0 MHz is selected as the basic clock frequency, its harmonic component is 7 MHz in the FM band.
Since the frequencies are 6.0, 80.0,..., 108.0 MHz, a beat is generated when these harmonic components are the carrier frequency of the receiving station.
【００２７】振動子６０の発振精度にはバラツキがある
から、これら以外の周波数でもビートが発生することが
考えられる。基本クロック周波数の１／２や１／４の周
波数の高調波成分によってもビートを起こすことが考え
られる。Since the oscillation accuracy of the vibrator 60 varies, it is conceivable that beats may be generated at frequencies other than these. It is conceivable that a beat is caused by a harmonic component having a frequency of 1/2 or 1/4 of the basic clock frequency.
【００２８】例えば、基本クロック周波数が±０．００
６ＭＨｚ程度変動するものとすれば、基準値より０．０
０６ＭＨｚ低いときの基本クロック周波数のときには、
７５．９，７９．９，・・・１０７．９ＭＨｚのキャリ
ア周波数でビートが発生する。For example, if the basic clock frequency is ± 0.00
If it fluctuates about 6 MHz, it is 0.0
When the basic clock frequency is lower than 06 MHz,
A beat is generated at a carrier frequency of 75.9, 79.9,..., 107.9 MHz.
【００２９】したがって、基本クロック周波数として
４．０±０．００６ＭＨｚの範囲を考えると、図２に示
すようにビートが発生するおそれのある受信周波数（表
示受信周波数）の小数点第１位（最小位桁）の値は、 ．８，．９，．０，．１，．２ＭＨｚ となる。例えば選局した受信キャリア周波数が７６．８
ＭＨｚや７６．９ＭＨｚであるときは何れもビートが発
生するおそれがある。Therefore, considering the range of 4.0 ± 0.006 MHz as the basic clock frequency, as shown in FIG. 2, the first decimal place (minimum place) of the reception frequency (display reception frequency) at which a beat may occur may occur. Digit) value is. 8,. 9,. 0,. 1,. 2 MHz. For example, if the selected carrier frequency is 76.8.
When the frequency is 7 MHz or 76.9 MHz, a beat may be generated.
【００３０】このときには、基本クロックの周波数がこ
の例では４．０ＭＨｚから４．０２１ＭＨｚにシフトさ
れる。シフト後の周波数では同じ受信局を受信していて
もビートは発生しない。At this time, the frequency of the basic clock is shifted from 4.0 MHz to 4.021 MHz in this example. At the shifted frequency, no beat occurs even if the same receiving station is being received.
【００３１】このことは、逆に同じ基本クロック周波数
４．０ＭＨｚのときビートの発生しないキャリア周波数
としては、図２のように受信周波数の最小位桁が、 ．３，．４，．５，．６，．７ＭＨｚ のときである。This means that when the carrier frequency at which no beat occurs at the same basic clock frequency of 4.0 MHz, the least significant digit of the reception frequency is as shown in FIG. 3,. 4,. 5 ,. 6 ,. 7 MHz.
【００３２】一方、基本クロック周波数が４．０２１Ｍ
Ｈｚであるときは、その周波数ドリフトが±０．００３
ＭＨｚ位あるものとした場合、ビートが発生するおそれ
のある受信周波数（表示受信周波数）の小数点第１位
（最小位桁）の値は、 ．３，．４，．５．，．６，．７ＭＨｚ である。例えば選局した受信キャリア周波数が７６．３
ＭＨｚや７６．７ＭＨｚであるときは何れもビートが発
生するおそれがある。On the other hand, when the basic clock frequency is 4.021M
Hz, the frequency drift is ± 0.003.
When the frequency is on the order of MHz, the value of the first decimal place (minimum digit) of the reception frequency (display reception frequency) at which a beat may occur is: 3,. 4,. 5. ,. 6 ,. 7 MHz. For example, if the selected receiving carrier frequency is 76.3,
When the frequency is 7 MHz or 76.7 MHz, a beat may be generated.
【００３３】このときには、基本クロックの周波数がこ
の例では４．０２１ＭＨｚから元の４．０ＭＨｚに戻さ
れる。シフト後の周波数では同じ受信局を受信していて
もビートは発生しない。At this time, the frequency of the basic clock is returned from 4.021 MHz to the original 4.0 MHz in this example. At the shifted frequency, no beat occurs even if the same receiving station is being received.
【００３４】このことは、逆に同じ基本クロック周波数
４．０２１ＭＨｚのときビートの発生しないキャリア周
波数としては、図２のように受信周波数の最小位桁が、 ．８，．９，．０，．１，．２ＭＨｚ のときである。This means that when the carrier frequency at which no beat occurs at the same basic clock frequency of 4.021 MHz, the least significant digit of the reception frequency is as shown in FIG. 8,. 9,. 0,. 1,. It is at 2 MHz.
【００３５】図３はこの基本クロック周波数のシフト処
理を実行するための制御プログラムの一例を示すもの
で、この制御プログラムが立ち上がると、その初期段階
として基本クロック周波数ＣＫBがメモリされると共
に、ＦＭバンドの選択と選局が実行される（ステップ８
１）。FIG. 3 shows an example of a control program for executing the shift processing of the basic clock frequency. When the control program starts up, the basic clock frequency CKB is stored as an initial stage and the FM band is stored. Is selected and selected (step 8)
1).
【００３６】選局したＦＭ受信局の受信周波数の最小位
桁の値が上述した周波数シフト用の最小位桁であるかを
判断する（ステップ８２）。数値はディジタル的に与え
られているのでその判断は容易である。It is determined whether or not the value of the least significant digit of the received frequency of the selected FM receiving station is the least significant digit for frequency shift described above (step 82). Since the numerical values are given digitally, the judgment is easy.
【００３７】次に、受信周波数の最小位桁が、 ．８，．９，．０，．１，．２ＭＨｚ ではないときは、制御信号ＳＣにより制御スイッチ７１
はオンするので、基本クロック周波数としては、元のま
ま（例えば４．０ＭＨｚ）である（ステップ８３，８
４）。Next, the least significant digit of the reception frequency is: 8,. 9,. 0,. 1,. When the frequency is not 2 MHz, the control signal 71
Is turned on, the basic clock frequency remains unchanged (for example, 4.0 MHz) (steps 83 and 8).
4).
【００３８】これに対して、受信周波数の最小位桁が上
述した数値に一致したときには制御信号ＳＣによって、
制御スイッチ７１がオフして補正コンデンサＣｂが挿入
されるので、発振周波数はＣＫBからＣＫS（例えば、
４．０２１ＭＨｚ）に変わる（ステップ８６）。この周
波数シフト処理によってビート妨害を免れることができ
る。On the other hand, when the least significant digit of the reception frequency matches the above-mentioned numerical value, the control signal SC
Since the control switch 71 is turned off and the correction capacitor Cb is inserted, the oscillation frequency changes from CKB to CKS (for example,
4.021 MHz) (step 86). Beat interference can be avoided by this frequency shift processing.
【００３９】因みに、受信局と基本クロック周波数との
関係が図４Ａ，Ｂであるとき、基本クロックの周波数を
ＣＫBのままにすると、受信周波数と基本クロックの高
調波成分との関係は図４Ｄのように重なり合った状態の
ままになっているが、基本クロック周波数を図４Ｃのよ
うにシフトさせると、受信周波数と基本クロック周波数
との関係は図４Ｅのようになる。When the relationship between the receiving station and the basic clock frequency is as shown in FIGS. 4A and 4B, if the frequency of the basic clock is kept at CKB, the relationship between the receiving frequency and the harmonic component of the basic clock is as shown in FIG. 4D. Thus, when the basic clock frequency is shifted as shown in FIG. 4C, the relationship between the reception frequency and the basic clock frequency becomes as shown in FIG. 4E.
【００４０】さて、上述した基本クロック周波数とその
シフト周波数はあくまでも一例に過ぎないが、基本クロ
ック周波数とそのときのシフト周波数との関係は以下の
ような条件を満足しなければならない。The basic clock frequency and its shift frequency described above are merely examples, but the relationship between the basic clock frequency and the shift frequency at that time must satisfy the following conditions.
【００４１】今、図５のように受信可能な周波数帯域の
うち最低周波数をＢＩ（Ｈz）、最高周波数をＢＦ（Ｈ
z）とし、マイコンにおいて使用される基本クロックの
周波数をＣＫB（Ｈz）とおく。基本クロック周波数ＣＫ
Bは必要時周波数シフトされるが、このときのクロック
周波数をＣＫS（Ｈz）とする。Now, as shown in FIG. 5, the lowest frequency in the receivable frequency band is BI (Hz) and the highest frequency is BF (H
z), and the frequency of the basic clock used in the microcomputer is CKB (Hz). Basic clock frequency CK
B is frequency-shifted when necessary, and the clock frequency at this time is CKS (Hz).
【００４２】基本クロック周波数ＣＫBに関連した周波
数をＦB（Ｈz）とおき、これを基本クロック周波数ＣＫ
Bの大きさに応じて次のように定義する。The frequency related to the basic clock frequency CKB is set to FB (Hz), and this is set to the basic clock frequency CK.
It is defined as follows according to the size of B.
【００４３】[0043]
【数１】 (Equation 1)
【００４４】ここで、round（ ）は（ ）内の数値を
四捨五入して使用することを意味する。Here, round () means that the numerical value in () is rounded and used.
【００４５】１０Hは表示（発振）周波数のうち、小数
点第１位の桁（最小位桁）を表す。例えば、ＦＭバンド
である場合の表示周波数はΔΔ．ΔＭＨzであり、最小
位桁は１００ＫＨzの単位であるから、このときの最小
位桁は１０H（Ｈz）＝１０5（Ｈz）となり、ＦＭバンド
であるならばＨ＝５として与えられる。10 H indicates the first digit of the decimal point (minimum digit) of the display (oscillation) frequency. For example, the display frequency in the case of the FM band is ΔΔ. ΔMHz, and the least significant digit is a unit of 100 KHz. Therefore, the least significant digit at this time is 10 H (Hz) = 10 5 (Hz), and if it is an FM band, it is given as H = 5.
【００４６】次に、周波数帯域ＢＩ，ＢＦから以下のよ
うな整数ｎ1，ｎ2を与える。Next, the following integers n1 and n2 are given from the frequency bands BI and BF.
【００４７】 round（ｎ1＊ＦB）＝ＢＩ ・・・（３） round（ｎ2＊ＦB）＝ＢＦ ・・・（４） ここに、round（ ）も、上述したように（ ）内の数
値は、これを四捨五入して使用する。ｎ1とｎ2はＢＩと
ＢＦに最も近いＦBの倍数として与えられる。Round (n1 * FB) = BI (3) round (n2 * FB) = BF (4) Here, also as described above, the numerical value in parentheses is Use this after rounding. n1 and n2 are given as the multiples of FB closest to BI and BF.
【００４８】例えば、図５のような受信帯域幅（ＢＩ＝
７６．０ＭＨz、ＢＦ＝１０８．０ＭＨz）が与えられて
いるとする。このときＦBとして、ＦB＝１．００５２５
ＭＨzが使用されたときは、（３）式より round（ｎ1＊１．００５２５×１０6）＝７６．０×１０6 ・・・（５） ＢＩに最も近いｎ1は、ｎ1＝７６（∵７６×１．００５
２５×１０6＝７６．４）である。For example, the reception bandwidth (BI =
76.0 MHz, BF = 108.0 MHz). At this time, as FB, FB = 1.000525
When MHz is used, from equation (3), round (n1 * 1.0005 × 10 6 ) = 76.0 × 10 6 (5) n1 closest to BI is n1 = 76 (∵76 × 1.005
25 × 10 6 = 76.4).
【００４９】同様に、（４）式より、 round（ｎ2＊１．００５２５×１０6）＝１０８．０×１０6 ・・・（６） ここで、ＢＦ（＝１０８．０×１０6）に最も近いｎ2
は、ｎ2＝１０７（∵１０７×１．００５２５×１０6＝
１０７．６）である。このように、ＦＭ受信バンドであ
るときは、 ｎ1＝７６、ｎ2＝１０７ ・・・（７） で与えられる。Similarly, from equation (4), round (n 2 * 1.0025 × 10 6 ) = 108.0 × 10 6 (6) where BF (= 108.0 × 10 6 ) Closest n2
Is n2 = 107 (∵107 × 1.0005 × 10 6 =
107.6). Thus, when the frequency band is the FM reception band, n1 = 76, n2 = 107 (7)
【００５０】さて、上述のようにして、ＣＫB，ＢＩ，
ＢＦおよびＨが与えられたときで、表示受信周波数の最
小位桁を用いて基本クロック周波数をシフトできるため
には以下の条件が必要である。Now, as described above, CKB, BI,
When BF and H are given, the following conditions are required to shift the basic clock frequency by using the least significant digit of the display reception frequency.
【００５１】 ｜（ＦB−１０H+1）（ｎ2−ｎ1）｜≦（４−２Ｌ）＊１０H ・・・（８） 但し、０≦Ｌ＜２ （８）式は周波数シフト後の新しい基本クロック周波数
によってもその高調波成分によってビートが発生しない
ようにするための条件であって、（８）式の右辺のＬ
（図６参照）は、ビートが生じないようにするための左
右の安全マージンである。上述したようにビートを起こ
す最小位桁の値はトータル５つあるので、その差（５−
１＝４）が最大シフト幅となる。（８）式は次のように
して導き出せる。[0051] | (FB-10 H + 1 ) (n2-n1) | ≦ (4-2L) * 10 H ··· (8) However, 0 ≦ L <2 (8 ) equation after the frequency shift new This is a condition for preventing a beat from being generated due to the harmonic component even at the basic clock frequency.
(See FIG. 6) are left and right safety margins for preventing a beat from occurring. As described above, since there are a total of five least significant digits that cause a beat, the difference (5-
1 = 4) is the maximum shift width. Equation (8) can be derived as follows.
【００５２】ビートを起こす受信周波数の最小位桁の変
化幅は、 ｜（ｎ2ＦB−ｎ1ＦB）−１０H+1（ｎ2−ｎ1）｜ ・・・（９） であり、しかも、この変化幅は、 （４−２Ｌ）１０H ・・・（１０） よりも小さくなくてはならない。従って、（９）、（１
０）式から ｜（ｎ2ＦB−ｎ1ＦB）−１０H+1（ｎ2−ｎ1）｜≦（４−２Ｌ）１０H ・・・（１１） ∴｜（ＦB−１０H+1）（ｎ2−ｎ1）｜≦（４−２Ｌ）１０H となって、（８）式の条件を導き出すことができる。The change width of the least significant digit of the reception frequency that causes a beat is | (n2FB−n1FB) −10H + 1 (n2−n1) | (9), and the change width is: (4-2L) 10 H ... (10). Therefore, (9), (1)
0) from the equation | (n2FB-n1FB) -10 H + 1 (n2-n1) | ≦ (4-2L) 10 H ··· (11) ∴ | (FB-10 H + 1) (n2-n1) | ≦ (4-2L) 10 H, and the condition of equation (8) can be derived.
【００５３】（８）式は、あくまで基本クロック周波数
ＣＫBをシフトできる可能性を表すものであるから、
（８）式を満たさないときは周波数シフトできないのは
明らかである。これに対し、（８）式を満たすからとい
って全てが周波数をシフトできることにはならない。Equation (8) represents the possibility of shifting the basic clock frequency CKB to the last.
It is clear that the frequency shift cannot be performed when the expression (8) is not satisfied. On the other hand, just satisfying the expression (8) does not mean that all of them can shift the frequency.
【００５４】ビートを起こさない周波数までシフトさせ
るためには、さらに以下のような条件が必要である。こ
こに、周波数をシフト可能な基本クロック周波数ＦBの
最小位桁を基準に表した最大周波数シフト値をΔmaxと
し、同じく現実にシフトした最小位桁を基準に表した周
波数シフト値をΔとしたときには、これらはそれぞれ次
のように表される。In order to shift to a frequency that does not cause a beat, the following conditions are further required. Here, when the maximum frequency shift value expressed based on the least significant digit of the basic clock frequency FB capable of shifting the frequency is defined as Δmax, and the frequency shift value expressed based on the least significant digit actually shifted is defined as Δ , Which are represented as follows.
【００５５】[0055]
【数２】 (Equation 2)
【００５６】そして、現実に選ばれた周波数シフト値Δ
は±Δmaxの範囲内になければならないので、Δは以下
の条件を満足しなければならない。Then, the actually selected frequency shift value Δ
Must be within ± Δmax, Δ must satisfy the following condition:
【００５７】 ｜Δ｜＜｜Δmax｜ ・・・（１６） （９）式を満たし、かつ（１６）式を満たすとき始め
て、その周波数ＦBを基本クロック周波数として使用で
き、必要時にこれをシフトさせて使用することができ
る。シフト後の基本クロック周波数ＣＫSは以下のよう
に与えられる。| Δ | <| Δmax | (16) Only when the expression (9) is satisfied and the expression (16) is satisfied, the frequency FB can be used as the basic clock frequency. Can be used. The shifted basic clock frequency CKS is given as follows.
【００５８】[0058]
【数３】 (Equation 3)
【００５９】（１２）〜（１５）式は次のようにして導
き出すことができる。（８）式から、（ｎ2−ｎ1）≠０
であるので、（８）式の絶対値記号を解けば、Equations (12) to (15) can be derived as follows. From equation (8), (n2-n1) ≠ 0
Therefore, solving the absolute value symbol of the equation (8) gives
【００６０】[0060]
【数４】 (Equation 4)
【００６１】（１９）式の各辺にΔmaxを加えて不等号
を外せば、次のようになる。If Δmax is added to each side of equation (19) to remove the inequality sign, the following is obtained.
【００６２】[0062]
【数５】 (Equation 5)
【００６３】（２０）式より（１２）式が、（２１）式
より（１３）式がそれぞれ得られる。Equation (12) is obtained from equation (20), and equation (13) is obtained from equation (21).
【００６４】図２のようにビートを起こす受信周波数の
最小位桁の数はトータル５つあるから、実際の周波数シ
フト値Δはこれら最小位桁を外した残り５つの最小位桁
の何れかにならなければならない。したがって、As shown in FIG. 2, since there are a total of five least significant digits of the receiving frequency that causes a beat, the actual frequency shift value Δ is one of the remaining five least significant digits excluding these least significant digits. Must be. Therefore,
【００６５】[0065]
【数６】 (Equation 6)
【００６６】となって、（２２式）の右辺第２項がΔの
値（（１４）式と同じ）となる。同様に、Thus, the second term on the right side of (Equation 22) becomes the value of Δ (the same as in (Equation 14)). Similarly,
【００６７】[0067]
【数７】 (Equation 7)
【００６８】となって、（２３）式の右辺第２項がΔの
値（（１５）式と同じ）となる。As a result, the second term on the right side of the equation (23) becomes a value of Δ (same as the equation (15)).
【００６９】続いて、具体例を示す。Next, a specific example will be described.
【００７０】（例１）４．０２１ＭＨzのクロック周波
数をワイドバンドチューナー（７６．０〜１０８．０Ｍ
Ｈz）に使用するとき、そのシフトされた周波数値を求
めてみる。(Example 1) A clock frequency of 4.021 MHz is set to a wide band tuner (76.0 to 108.0 Mhz).
When used for Hz), try to find the shifted frequency value.
【００７１】ＢＩ＝７６．０＊１０6、ＢＦ＝１０８．
０＊１０6、Ｈ＝５、Ｌ＝１ ＣＫB＝４．０２１＊１０6 であることから、 ＣＫB＜６＊１０6 となり、これより（２）式を用いて、 ＦB＝ＣＫB／４＝１．００５２５＊１０6 （３）、（４）式より、 round（ｎ1ＦB）＝７６＊１０6 ∴ｎ1＝７６ round（ｎ2ＦB）＝１０８＊１０6 ∴ｎ2＝１０７ （８）式の左辺にこれらの値を代入すると、 ｜（ＦB−１０H+1）（ｎ2−ｎ1）｜ ＝｜（１．００５２５＊１０6−１０6）（１０７−７６）｜ ＝１．６３＊１０5 Ｌ＝１としたときには、（８）式を満足することになる
から、 ∴１．６３＊１０5＜（４−２）１０5＝２＊１０5 したがって、４．０２１ＭＨｚに選ばれた基本クロック
周波数ＣＫBはその周波数をシフトできる可能性があ
る。BI = 76.0 * 10 6 , BF = 108.
Since 0 * 10 6, H = 5 , L = 1 CKB = 4.021 * 10 is 6, CKB <6 * 10 6, and the using this equation (2), FB = CKB / 4 = 1 .00525 * 10 6 (3), (4) from the equation, round (n1FB) = 76 * 10 6 ∴n1 = 76 round (n2FB) = 108 * 10 6 ∴n2 = 107 (8) left side of equation to these When the value is substituted, | (FB-10H + 1 ) (n2-n1) | = | (1.0005 * 10 < 6 > -10 < 6 >) (107-76) | = 1.63 * 10 < 5 > L = 1 In this case, the expression (8) is satisfied. Therefore, ∴1.63 * 10 5 <(4-2) 10 5 = 2 * 10 5 Therefore, the basic clock frequency CKB selected at 4.021 MHz is May shift frequencies.
【００７２】ＦB＞１０6だから、（１２）式より Δmax＝（１０6−１．００５２５＊１０6） −（４−２）１０5／（１０７−７６） ＝−１１７０２ となって、 Δmax＜０ となる。一方、（１４）式より Δ＝−｛１０6／（７６＋１０７）｝ ＝−５４６４＜｜Δmax｜ ＝１１７０２ の関係、つまり（１６）式を満たすから、 ＣＫB＝４．０２１＊１０6 は周波数シフトできる。そして、 ＣＫB＜６＊１０6 だから、（１８）式より ＣＫS＝４（ＦB＋Δ） ＝４（１．００５２５＊１０6−５４６４） ＝４．０００＊１０6 ＝４．０ＭＨz となる。Since FB> 10 6 , from equation (12), Δmax = (10 6 −1.5025 * 10 6 ) − (4-2) 10 5 / (107−76) = − 11702, and Δmax < It becomes 0. On the other hand, (14) from equation Δ = - {10 6 / ( 76 + 107)} = -5464 <| Δmax | = 11702 relationship, i.e. (16) from satisfying the formula, CKB = 4.021 * 10 6 the frequency shift it can. Then, CKB <6 * 10 6 So, the (18) CKS from the equation = 4 (FB + Δ) = 4 (1.00525 * 10 6 -5464) = 4.000 * 10 6 = 4.0MHz.
【００７３】（例２）ＣＫB＝４．００ＭＨzの場合を考
える。(Example 2) Consider a case where CKB = 4.00 MHz.
【００７４】ＢＩ＝７６．０＊１０6、ＢＦ＝１０８．
０＊１０6、Ｈ＝５、Ｌ＝１ ＣＫB＝４．０００＊１０6→ＣＫB＜６＊１０6 ∴ＦB＝ＣＫB／４＝１．０＊１０6 round（ｎ1ＦB）＝７６＊１０6 ∴ｎ1＝７６ round（ｎ2ＦB）＝１０８＊１０6 ∴ｎ2＝１０８ ｜（ＦB−１０H+1）（ｎ2−ｎ1）｜ ＝｜（１０6−１０6）（１０８−７６）｜ ＝０ ここで、０＜（４−２）１０5＝２＊１０5 ∴ＣＫBはシフトできるかもしれない。BI = 76.0 * 10 6 , BF = 108.
0 * 10 6 , H = 5, L = 1 CKB = 4.00 * 10 6 → CKB <6 * 10 6 {FB = CKB / 4 = 1.0 * 10 6 round (n1FB) = 76 * 10 6 } n1 = 76 round (n2FB) = 108 * 10 6 ∴n2 = 108 | (FB-10 H + 1) (n2-n1) | = | (10 6 -10 6) (108-76) | = 0 , where , 0 <(4-2) 10 5 = 2 * 10 5 ∴CKB may be shiftable.
【００７５】 ＦB＝１０6 →Δmax＝（１０6−ＦB）＋（４−２）１０5／（ｎ2−ｎ1） ＝６２５０ Δmax＞０ →Δ＝｛１０6／（７６＋１０８）｝ ＝５４３５＜｜Δmax｜＝６２５０ ∴ＣＫB＝４．０００＊１０6 はシフトさせることができる。FB = 10 6 → Δmax = (10 6 −FB) + (4-2) 10 5 / (n 2 −n 1) = 6250 Δmax> 0 → Δ = {10 6 / (76 + 108)} = 5435 <| Δmax | = 6250 ∴ CKB = 4.00 * 10 6 can be shifted.
【００７６】 ＣＫB＜６＊１０6 ∴ＣＫS＝４（ＦB＋Δ） ＝４（１．０００＊１０6＋５４３５） ＝４．０２１＊１０6 ＝４．０２１ＭＨz （例３）ＣＫB＝５．０００ＭＨzのときを考える。CKB <6 * 10 6 ∴CKS = 4 (FB + Δ) = 4 (1.000 * 10 6 +5435) = 4.021 * 10 6 = 4.021 MHz (Example 3) When CKB = 5.0 000 MHz Think.
【００７７】ＢＩ＝７６．０＊１０6、ＢＦ＝１０８．
０＊１０6、Ｈ＝５、Ｌ＝１ ＣＫB＝５．０００＊１０6→ＣＫB＜６＊１０6 ∴ＦB＝ＣＫB／４ ＝１．２５＊１０6 round（ｎ1ＦB）＝７６＊１０6 ∴ｎ1＝６１ round（ｎ2ＦB）＝１０８＊１０6 ∴ｎ2＝８６ ｜（ＦB−１０H+1）（ｎ2−ｎ1）｜ ＝｜（１．２５＊１０6−１０6）（８６−６１）｜ ＝６２．５＊１０5 ここで、６２．５＊１０5＞（４−２）１０5＝２＊１０
5 ∴ＣＫBはシフトさせることができない。BI = 76.0 * 10 6 , BF = 108.
0 * 10 6 , H = 5, L = 1 CKB = 5.000 * 10 6 → CKB <6 * 10 6 {FB = CKB / 4 = 1.25 * 10 6 round (n1FB) = 76 * 10 6 } n1 = 61 round (n2FB) = 108 * 10 < 6 > ∴n2 = 86 | (FB-10H + 1 ) (n2-n1) | = | (1.25 * 10 < 6 > -10 < 6 >) (86-61) | = 62.5 * 10 5 where 62.5 * 10 5 > (4-2) 10 5 = 2 * 10
5 ∴CKB cannot be shifted.
【００７８】この他の数値として、例えば基本クロック
周波数として８．０ＭＨｚはシフトできるので、基本ク
ロック周波数として用いることことができる。この他の
数値に付いてはその説明を省略する。As another numerical value, for example, 8.0 MHz can be shifted as the basic clock frequency, so that it can be used as the basic clock frequency. The description of the other numerical values is omitted.
【００７９】[0079]
【発明の効果】以上のように、この発明に係るラジオ受
信機ではビート発生時基本クロック周波数をシフトさせ
るようにすると共に、受信周波数の最小位桁を基準にし
てビート発生の判断を行うようにしたものである。As described above, in the radio receiver according to the present invention, the base clock frequency is shifted when a beat is generated, and the occurrence of a beat is determined based on the least significant digit of the received frequency. It was done.
【００８０】これによれば、受信周波数とのビートが発
生するまえに前もって基本クロックの周波数が自動的に
シフトされるから、ビート妨害や変調ノイズの発生によ
って再生音質が劣化したりするのを未然に防止できる特
徴を有する。According to this, the frequency of the basic clock is automatically shifted before the occurrence of a beat with the reception frequency, so that it is possible to prevent the reproduction sound quality from deteriorating due to the occurrence of beat interference or modulation noise. It has a feature that can be prevented.
【００８１】その際、従来のように電磁シールド用のシ
ールド板で遮蔽したり、制御回路系を小型化する無理な
設計変更をしないでも済むから、この発明を実行すれば
小型化が容易で、コストの安いこの種ラジオ受信機を実
現できる。In this case, since it is not necessary to shield with a shield plate for electromagnetic shielding as in the related art or to make an unreasonable design change to reduce the size of the control circuit system, the size can be easily reduced by implementing the present invention. This kind of low cost radio receiver can be realized.
【００８２】また、ビート発生の判断を受信周波数の最
小位桁だけで行うようにしたからその判断処理が簡単と
なり、ソフト負担を大幅に軽減することができる。Further, since the determination of the occurrence of a beat is made only on the basis of the least significant digit of the reception frequency, the determination process is simplified, and the software load can be greatly reduced.
【図１】この発明に係るラジオ受信機の一例を示す系統
図である。FIG. 1 is a system diagram showing an example of a radio receiver according to the present invention.
【図２】基本クロック周波数とビート発生との関係を示
す図である。FIG. 2 is a diagram showing a relationship between a basic clock frequency and beat generation.
【図３】周波数シフト処理を行なうための制御プログラ
ムの一例を示すフローチャートである。FIG. 3 is a flowchart illustrating an example of a control program for performing a frequency shift process.
【図４】その動作説明に供する波形図である。FIG. 4 is a waveform chart for explaining the operation.
【図５】基本クロック周波数とそのシフト周波数との関
係を示す図である。FIG. 5 is a diagram showing a relationship between a basic clock frequency and its shift frequency.
【図６】基本クロック周波数とそのシフト周波数との関
係を示す図である。FIG. 6 is a diagram showing a relationship between a basic clock frequency and its shift frequency.
【図７】従来のラジオ受信機の一例を示す系統図であ
る。FIG. 7 is a system diagram showing an example of a conventional radio receiver.
【図８】受信周波数表示例を示す図である。FIG. 8 is a diagram illustrating a display example of a reception frequency.
１０ ラジオ受信機 ２０ チューナ ３０ 操作パネル ４０ 表示装置 ５０ マイクロコンピュータ ６０ 基本クロック源（発振素子） ７０ 周波数補正手段 Ｃｂ 周波数補正用コンデンサ ７１ 制御スイッチ Reference Signs List 10 radio receiver 20 tuner 30 operation panel 40 display device 50 microcomputer 60 basic clock source (oscillating element) 70 frequency correction means Cb frequency correction capacitor 71 control switch
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/10 H04B 1/16 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04B 1/10 H04B 1/16
Claims (2)
て受信周波数制御、表示制御などを行なうようにしたラ
ジオ受信機において、 上記マイクロコンピュータ用の基本クロック源から発生
する基本クロック周波数の高調波成分が受信ラジオ周波
数帯へ輻射したときに上記基本クロック周波数を強制的
に所定周波数だけシフトさせるに当たり、 受信周波数の表示態様を基本にしてその表示受信周波数
のうち小数点第１位の値を判別して基本クロック周波数
のシフトが制御されるようになされたことを特徴とする
ラジオ受信機。1. A radio receiver in which reception frequency control, display control, and the like are performed by a built-in microcomputer, wherein a harmonic component of a basic clock frequency generated from a basic clock source for the microcomputer is a reception radio frequency. In forcibly shifting the basic clock frequency by a predetermined frequency when radiated to the band, the value of the first decimal place of the displayed received frequency is determined based on the display mode of the received frequency to determine the basic clock frequency. A radio receiver characterized in that the shift is controlled.
が、．８，．９，．０，．１，．２であるとき、上記基
本クロック周波数をシフトするようにしたことを特徴と
する請求項１記載のラジオ受信機。2. The method according to claim 1, wherein the value of the first digit of the display reception frequency is. 8,. 9,. 0,. 1,. 2. The radio receiver according to claim 1, wherein when the number is 2, the basic clock frequency is shifted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00903493A JP3224300B2 (en) | 1993-01-22 | 1993-01-22 | Radio receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00903493A JP3224300B2 (en) | 1993-01-22 | 1993-01-22 | Radio receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224792A JPH06224792A (en) | 1994-08-12 |
| JP3224300B2 true JP3224300B2 (en) | 2001-10-29 |
Family
ID=11709376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00903493A Expired - Fee Related JP3224300B2 (en) | 1993-01-22 | 1993-01-22 | Radio receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3224300B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080137786A1 (en) * | 2006-12-08 | 2008-06-12 | Waltho Alan E | Adaptively modifying the even harmonic content of clock signals |
| JP2008311896A (en) * | 2007-06-14 | 2008-12-25 | Pioneer Electronic Corp | Electronic equipment and method for determining switching of oscillation frequency or like |
-
1993
- 1993-01-22 JP JP00903493A patent/JP3224300B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06224792A (en) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0786867B1 (en) | Digital method and apparatus for reducing EMI emissions in digitally-clocked systems | |
| JPH1056431A (en) | Method and device for generating clock frequency in radio equipment | |
| JP2008295053A (en) | Multi-tuner receiver | |
| JP3122102B2 (en) | Receiving machine | |
| JP3224300B2 (en) | Radio receiver | |
| EP0909049B1 (en) | Method for controlling the clock frequency of a wireless communication terminal | |
| US5132799A (en) | Frequency synthesizer-type television signal receiving apparatus comprising AFT function and controlling method therefor | |
| JPH05206883A (en) | Radio receiver | |
| JPS62165440A (en) | Radio receiver | |
| KR100335457B1 (en) | Phase-locked loop circuit, deflection correction circuit, and display device | |
| US7164735B2 (en) | Phase-locked loop for synchronization with a subcarrier contained in an intelligence signal | |
| JP4233430B2 (en) | Camera phone | |
| JP3003192B2 (en) | Composite electronic device | |
| JP2006242708A (en) | Electronic timepiece | |
| JP3199933B2 (en) | Tuning circuit | |
| KR20000064590A (en) | Multituner receiver | |
| JP3053838B2 (en) | Video intermediate frequency circuit | |
| JPH05259998A (en) | Receiving device | |
| JPH1051341A (en) | Radio receiver circuit | |
| JPH0736526B2 (en) | Wireless communication device noise reduction method | |
| JPH088739A (en) | Pll synthesizer circuit | |
| JP2790121B2 (en) | Receiving machine | |
| JP2007051939A (en) | Radio-controlled timepiece | |
| JPH10320371A (en) | Control processor | |
| JPH08149385A (en) | Pll frequency synthesizer channel selector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |