JP3223118B2 - Image encoding device, image decoding device, and image encoding / decoding device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、画像データの符号
化および復号化技術に関し、特に、算術符号化方式を採
用した画像符号化装置、画像復号化装置及び、これらを
組み合わせた画像符号化・復号化装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for encoding and decoding image data, and more particularly, to an image encoding apparatus and an image decoding apparatus employing an arithmetic encoding system, and an image encoding / decoding apparatus combining these. The present invention relates to a decoding device.

【０００２】[0002]

【発明の背景】人間の視覚によって認識される画像情報
を、コンピュータ等の機械によって認識可能な状態にす
るために種々の画像符号化・復号化処理が行われる。例
えば、画像情報を電話回線や無線電波等の伝送媒体を介
して伝送する場合、伝送する画像の情報量を少なくする
ために、送信側で伝送すべき画像データの圧縮（符号
化）を行い、受信側では当該圧縮データを伸長（復号
化）するという技術が一般的に利用されている。BACKGROUND OF THE INVENTION Various image encoding / decoding processes are performed to make image information recognized by human vision recognizable by a machine such as a computer. For example, when transmitting image information via a transmission medium such as a telephone line or a radio wave, the transmitting side compresses (encodes) image data to be transmitted in order to reduce the amount of information of the image to be transmitted. On the receiving side, a technique of expanding (decoding) the compressed data is generally used.

【０００３】画像データの符号化方式としては、符号化
の対象となるシンボル系列の出現確率に応じて確率数直
線を区間分割し、分割された区間内の位置を示す二進小
数値をその系列に対する符号とし、符号語を算術演算に
より逐次的に構成していく算術符号化方式がある。算術
符号化方式としては、例えば、「ＩＳＯ／ＩＥＣ １１
５４４」に記述されている方式があり、特にファクシミ
リによる２値画像の送受信等に多く適用される。[0003] As an encoding method for image data, a probability number line is divided into sections according to the appearance probabilities of a symbol series to be encoded, and a binary decimal value indicating a position in the divided section is assigned to the series. There is an arithmetic coding method in which a code word is sequentially formed by an arithmetic operation. As the arithmetic coding method, for example, “ISO / IEC 11
544 ", which is often applied particularly to the transmission and reception of binary images by facsimile.

【０００４】[0004]

【従来技術】図１１は、画像データ変換処理装置の一例
として、適応型算術符号化方式を採用した従来の画像符
号化装置を示す。この画像符号化装置は、入力画像デー
タを２値シンボル列として入力するシンボル系列読み取
り部１００と、シンボル系列読み取り部１００にて読み
取られた２値シンボル列を記憶するシンボル系列記憶部
１０２と、シンボル系列記憶部１０２に記憶されている
２値シンボル列の圧縮を行うために、必要な情報とし
て、圧縮しようとする符号化対象シンボルに最も相関の
深いシンボルパターン（以下、「テンプレート」と称す
る）を２値シンボル列から選択する画像参照シンボル選
択部１０４とを備えている。また、図１２示す内容のデ
ータを記憶する状態番号／優勢シンボル記憶部１０６
と、画像参照シンボル選択部１０４にて取り出された参
照シンボルの内容が示す値（以下、「コンテクスト」あ
るいは「ＣＸ」と記述する）に基づき、符号化対象シン
ボルが状態番号／優勢シンボル記憶部１０６に記憶され
ている推測値（高い確率で出現するシンボル値，優勢シ
ンボル「ＭＰＳ」）と等しいか否かの情報を出力する予
測変換処理部１０８とを更に備えている。2. Description of the Related Art FIG. 11 shows a conventional image coding apparatus employing an adaptive arithmetic coding system as an example of an image data conversion processing apparatus. The image encoding apparatus includes a symbol sequence reading unit 100 that inputs input image data as a binary symbol sequence, a symbol sequence storage unit 102 that stores the binary symbol sequence read by the symbol sequence reading unit 100, In order to compress the binary symbol sequence stored in the sequence storage unit 102, a symbol pattern (hereinafter, referred to as a “template”) having the highest correlation with the encoding target symbol to be compressed is necessary information. And an image reference symbol selection unit 104 for selecting from a binary symbol sequence. A state number / dominant symbol storage unit 106 for storing data having the contents shown in FIG.
The symbol to be coded is stored in the state number / dominant symbol storage section 106 based on the value indicated by the content of the reference symbol extracted by the image reference symbol selection section 104 (hereinafter referred to as “context” or “CX”). And a prediction conversion processing unit 108 that outputs information as to whether or not it is equal to the guess value (symbol value appearing with high probability, dominant symbol “MPS”) stored in.

【０００５】図１１において、符号１１０は、各状態番
号に対して予め定められた劣勢シンボルＬＰＳの確率領
域の大きさ（ＬＳＺ）及び状態番号ＳＴの遷移情報を記
憶した確率推定テーブルである。確率推定テーブル１１
０の内容は、図１３に示す通りである。１１２は、予測
変換処理部１０８の出力と、状態番号／優勢シンボル記
憶部１０６から読み出された状態番号ＳＴとＭＰＳ値
と、確率推定テーブル１１０から読み出された劣勢シン
ボルＬＰＳの出現確率領域幅の値（ＬＳＺ）及び状態遷
移情報を元に、符号化対象シンボルに対して算術符号化
処理を行う算術符号化部である。In FIG. 11, reference numeral 110 denotes a probability estimation table that stores a predetermined probability area size (LSZ) of the inferior symbol LPS for each state number and transition information of the state number ST. Probability estimation table 11
The contents of 0 are as shown in FIG. Reference numeral 112 denotes the output of the predictive conversion processing unit 108, the state number ST and the MPS value read from the state number / dominant symbol storage unit 106, and the appearance probability area width of the inferior symbol LPS read from the probability estimation table 110. Is an arithmetic encoding unit that performs an arithmetic encoding process on a symbol to be encoded based on the value (LSZ) and the state transition information.

【０００６】上記のような装置によて２値算術符号化処
理を行う場合には、まず、２値算術符号化装置全体の初
期化を行う。すなわち、状態番号／優勢シンボル記憶部
１０６に記憶されている状態番号（ＳＴ）および優勢シ
ンボルＭＰＳの値を全てのコンテクストＣＸに対してゼ
ロにセットする。When the binary arithmetic coding process is performed by the above-described device, first, the entire binary arithmetic coding device is initialized. That is, the state number (ST) and the value of the dominant symbol MPS stored in the state number / dominant symbol storage unit 106 are set to zero for all contexts CX.

【０００７】次に、図１４に示す区間レジスタ（Ａレジ
スタ）によって示される確率領域のＭＰＳ領域の幅を１
００００Ｈｅｘにセットし、符号レジスタ（Ｃレジス
タ）によって示される確率領域のＭＰＳ領域の幅Ａの下
界値を０にセットし、符号出力のためのシフト数をカウ
ントするカウンタ（以下、「ＣＴ」と示す）を１１にセ
ットする。次に、画像参照シンボル選択部１０４は、上
述したテンプレートを用い、符号化対象シンボル及び符
号化するためのコンテクストをシンボル系列記憶部１０
２に記憶された２値シンボル列よりロードする。Next, the width of the MPS area of the probability area indicated by the section register (A register) shown in FIG.
0000Hex, sets the lower bound of the width A of the MPS area of the probability area indicated by the code register (C register) to 0, and counts the number of shifts for code output (hereinafter referred to as “CT”). ) Is set to 11. Next, the image reference symbol selection unit 104 uses the above-described template to store the encoding target symbol and the context to be encoded in the symbol sequence storage unit 10.
The loading is performed from the binary symbol sequence stored in 2.

【０００８】次に、２値算術符号化処理を開始する。最
初に、予測変換処理部１０８において、図２１に示す手
順に従い、符号化対象シンボルの値とコンテクストＣＸ
に対応した状態番号／優勢シンボル記憶部１０６に記憶
された優勢シンボルＭＰＳの値（以後「ＭＰＳ（Ｃ
Ｘ）」と示す）とを比較する。符号化対象シンボルの値
とＭＰＳ（ＣＸ）が等しければ符号化対象シンボルは優
勢シンボルＭＰＳということになり、図２３に示す処理
を行う。一方、符号化対象シンボルの値とＭＰＳ（Ｃ
Ｘ）が等しくなければ符号化対象シンボルは劣勢シンボ
ルＬＰＳということになり、図２２に示す処理を行う。Next, a binary arithmetic coding process is started. First, in the prediction conversion processing unit 108, the value of the encoding target symbol and the context CX
, The value of the superior symbol MPS stored in the superior symbol storage unit 106 (hereinafter “MPS (C
X) "). If the value of the encoding target symbol is equal to MPS (CX), the encoding target symbol is determined to be the dominant symbol MPS, and the processing shown in FIG. 23 is performed. On the other hand, the value of the encoding target symbol and MPS (C
If X) is not equal, the encoding target symbol is the inferior symbol LPS, and the processing shown in FIG. 22 is performed.

【０００９】符号化対象シンボルが優勢シンボルＭＰＳ
であった場合、図２３に示すように、２値算術符号化部
１１２においては、コンテクストＣＸの現在の状態をＳ
Ｔ（ＣＸ）、その状態ＳＴ（ＣＸ）において劣勢シンボ
ルＬＰＳに対して割り当てられる領域幅をＬＳＺ（ＳＴ
（ＣＸ））と表現すると、優勢シンボルＭＰＳに対して
割り当てられる領域幅をＡ＝Ａ−ＬＳＺ（ＳＴ（Ｃ
Ｘ））のように算出する（図１５参照）。そして、現在
までに符号化したシンボル列の出現確率に対応した確率
領域幅Ａを、次の符号化対象シンボルに対して期待され
る劣勢シンボルＬＰＳと優勢シンボルＭＰＳの出現推定
確率で分割し、優勢シンボルＭＰＳの出現推定確率が劣
勢シンボルＬＰＳの出現推定確率以上であれば、図１５
における確率領域の優勢シンボルＭＰＳの領域が符号化
対象シンボルに割り当てられる。The symbol to be encoded is the dominant symbol MPS
23, the binary arithmetic coding unit 112 changes the current state of the context CX to S, as shown in FIG.
T (CX), the state width assigned to the inferior symbol LPS in the state ST (CX) is LSZ (STX
(CX)), the area width allocated to the dominant symbol MPS is A = A-LSZ (ST (C (CX))).
X)) (see FIG. 15). Then, the probability region width A corresponding to the appearance probability of the symbol sequence encoded up to now is divided by the estimated occurrence probability of the inferior symbol LPS and the superior symbol MPS expected for the next encoding target symbol, and If the estimated probability of symbol MPS is equal to or greater than the estimated probability of inferior symbol LPS, FIG.
Is assigned to the encoding target symbol.

【００１０】図１５においては、符号化対象シンボルの
出現する確率領域の大きさを示す値はＡ’の値であるた
め、Ａ−ＬＳＺを求めることによって符号化対象シンボ
ルとして優勢シンボルＭＰＳが出現する場合に割り当て
られる確率領域幅を求めることができる。次に、優勢シ
ンボルＭＰＳが出現する場合に割り当てられる確率領域
幅の値を図１６におけるＨａｌｆで示される８０００Ｈ
ｅｘと比較し、８０００Ｈｅｘ以上であれば処理を終了
し、８０００Ｈｅｘ未満であれば正規化処理を行う。In FIG. 15, since the value indicating the size of the probability region in which the symbol to be encoded appears is the value of A ', the dominant symbol MPS appears as the symbol to be encoded by calculating A-LSZ. The probability region width to be assigned in the case can be obtained. Next, the value of the probability region width assigned when the dominant symbol MPS appears is 8000H indicated by Half in FIG.
ex, the process is terminated if it is 8000 Hex or more, and normalization is performed if it is less than 8000 Hex.

【００１１】正規化処理を行う前処理として、図２３に
示すように、符号化対象シンボルとして優勢シンボルＭ
ＰＳが出現した場合に割り当てる確率領域の幅を示すＡ
−ＬＳＺの値と符号化対象シンボルとして劣勢シンボル
ＬＰＳが出現した場合に割り当てる確率領域の幅ＬＳＺ
とを比較し、Ａ−ＬＳＺの値がＬＳＺの値より小さけれ
ば符号化効率の向上を目的として、優勢シンボルＭＰＳ
と劣勢シンボルＬＰＳに割り当てられる確率領域の意味
を入れ換える処理（条件付き交換処理）を行う（図１６
参照）。As a pre-process for performing the normalization process, as shown in FIG.
A indicating the width of the probability region to be allocated when PS appears
The value of LSZ and the width LSZ of a probability region to be allocated when a less-probable symbol LPS appears as a symbol to be encoded
And if the value of A-LSZ is smaller than the value of LSZ, the symbol MPS
And a process (conditional exchange process) for exchanging the meaning of the probability region assigned to the inferior symbol LPS (FIG. 16)
reference).

【００１２】次に、ＳＴ（ＣＸ）で示される値、すなわ
ちコンテクストＣＸに対応した状態番号ＳＴの次の遷移
状態（以下、「ＮＭＰＳ（ＳＴ（ＣＸ））」と表記す
る）を確率推定テーブル１１０より求め、現在のＳＴ
（ＣＸ）の値を更新する処理を行う。この時、符号化対
象シンボルが優勢シンボルＭＰＳの場合に、次の状態に
おける「劣勢シンボルＬＰＳに対して割り当てる確率領
域幅」ＬＳＺは、現在の状態のＬＳＺよりも必ず小さく
なるように確率推定テーブル１１０が設定されている。
例えば、符号化対象シンボルＭＰＳのみが発生した場
合、図１７に示すように、ＬＰＳ領域幅が大きい場合に
は（１），（２），（３）と３回符号化処理を行った時
点で１回の正規化が発生し、１ビットの符号が出力され
ている。一方、図１８に示すように、ＬＰＳ領域幅が小
さい場合には、符号化対象シンボルを６ビット符号化し
た時点で１回正規化が起こり、１ビットの符号が出力さ
れる。すなわち、前者（図１７）の場合には圧縮率３分
の１であり、後者（図１８）の場合には圧縮率が６分の
１となり、連続して優勢シンボルＭＰＳが発生する場合
にはＬＰＳ領域幅が小さい方が圧縮率が良くなる。つま
り、優勢シンボルＭＰＳが生じた場合は、ＬＳＺの値が
小さいほど同じ入力データ量に対して正規化処理を行う
回数が少なく、また、１回の正規化処理によって出力さ
れる符号も少なくなる。Next, the value indicated by ST (CX), that is, the next transition state of the state number ST corresponding to the context CX (hereinafter referred to as “NMPS (ST (CX))”) is stored in the probability estimation table 110. From the current ST
A process of updating the value of (CX) is performed. At this time, when the encoding target symbol is the superior symbol MPS, the “probability region width assigned to the inferior symbol LPS” LSZ in the next state is always smaller than the LSZ in the current state. Is set.
For example, when only the encoding target symbol MPS is generated, as shown in FIG. 17, when the LPS area width is large, (1), (2), and (3) are used when the encoding process is performed three times. One normalization has occurred, and a 1-bit code has been output. On the other hand, as shown in FIG. 18, when the LPS area width is small, normalization occurs once when the encoding target symbol is encoded in 6 bits, and a 1-bit code is output. That is, in the former case (FIG. 17), the compression ratio is 1/3, in the latter case (FIG. 18), the compression ratio is 1/6, and when the dominant symbol MPS occurs continuously, The smaller the LPS area width, the better the compression ratio. That is, when the dominant symbol MPS occurs, the smaller the value of LSZ, the smaller the number of times the normalization processing is performed for the same input data amount, and the smaller the number of codes output by one normalization processing.

【００１３】次に、図１６を参照して正規化処理手順に
ついて説明する。正規化処理では、８０００Ｈｅｘより
小さくなった優勢シンボルＭＰＳの確率領域を、８００
０Ｈｅｘより大きくする処理を行う。すなわち、現在ま
でに符号化されたシンボル列に対して割り当てられた確
率領域の幅を示す区間レジスタ（Ａレジスタ）と、現在
までに符号化されたシンボル列に対して割り当てられた
確率領域を代表する座標を示す符号レジスタ（Ｃレジス
タ）の値を各々のレジスタ中にて最上位ビット方向（Ｍ
ＳＢ方向）へシフトすることにより、各領域と座標を２
倍ずつ拡大する処理を行う。Next, the normalization processing procedure will be described with reference to FIG. In the normalization processing, the probability region of the dominant symbol MPS that is smaller than 8000 Hex is set to 800
A process for making the value larger than 0 Hex is performed. That is, an interval register (A register) indicating the width of the probability region assigned to the symbol sequence encoded to date and the probability region assigned to the symbol sequence encoded to date are represented. The value of the sign register (C register) indicating the coordinate to be set is set in the most significant bit direction (M
(SB direction), each area and coordinates
Perform the process of enlarging by double.

【００１４】８０００Ｈｅｘは、区間レジスタ（Ａレジ
スタ）の採り得る数直線上での最大領域幅の１／２の値
であり、区間レジスタ（Ａレジスタ）の値が１／２より
小さくなった場合に、少なくとも現在までに符号化され
たシンボル列に対して割り当てられた確率領域を代表す
る座標を示す符号レジスタ（Ｃレジスタ）中の最上位の
１ビットの値が数直線上で確定したことを示している。
正規化処理におけるシフト中に、符号レジスタ（Ｃレジ
スタ）の最上位ビットから順に符号が出力される。符号
の出力タイミングは、カウンタＣＴによりカウントされ
ており、出力符号が８ビット蓄積されると、ＣＴがゼロ
になって、当該符号がバイト単位で出力される。8000 Hex is a value of １ ／ of the maximum area width on a number line that can be taken by the section register (A register), and when the value of the section register (A register) becomes smaller than １ ／. Indicates that the value of the most significant 1-bit in the code register (C register) indicating coordinates representative of the probability region assigned to at least the symbol sequence encoded so far has been determined on the number line. ing.
During the shift in the normalization processing, codes are output in order from the most significant bit of the code register (C register). The output timing of the code is counted by the counter CT, and when 8 bits of the output code are accumulated, CT becomes zero and the code is output in byte units.

【００１５】次に、符号化対象シンボルが劣勢シンボル
ＬＰＳであった場合の２値算術符号化処理手順について
図２２を参照して説明する。符号化対象シンボルがＭＰ
Ｓであった場合の処理と異なる点は、確率推定テーブル
１１０に予め定められたスイッチビットと呼ばれるビッ
トを検査する処理があることと、劣勢シンボルＬＰＳが
生じた場合は必ず正規化処理を行う必要があるというこ
と及び、正規化処理に伴うＳＴ（ＣＸ）の値の更新が、
優勢シンボルＭＰＳが生じた場合にはＬＳＺ（ＳＴ（Ｃ
Ｘ））が小さくなる方向へ更新されていくのに対し、劣
勢シンボルＬＰＳが生じた場合にはＬＳＺ（ＳＴ（Ｃ
Ｘ））が大きくなる方向へ更新されることである。Next, a description will be given, with reference to FIG. 22, of a binary arithmetic coding procedure when the symbol to be coded is the inferior symbol LPS. The encoding target symbol is MP
The difference from the processing in the case of S is that the probability estimation table 110 has processing for checking a bit called a predetermined switch bit, and that when the inferior symbol LPS occurs, it is necessary to always perform the normalization processing. And the update of the value of ST (CX) accompanying the normalization process,
When the dominant symbol MPS occurs, LSZ (ST (C
X)) is updated in the direction of decreasing, whereas when the inferior symbol LPS occurs, LSZ (ST (C
X)) is updated in a direction to increase.

【００１６】スイッチビットは、劣勢シンボルＬＰＳが
出現した場合に、状態番号／優勢シンボル記憶部１０６
に記憶された優勢シンボルＭＰＳと劣勢シンボルＬＰＳ
の値を入れ換える処理を行う必要性を判定するものであ
る。優勢シンボルＭＰＳと劣勢シンボルＬＰＳを入れ換
える処理は、符号化効率を高めるために用いられる。す
なわち、符号化装置の初期化処理で状態番号／優勢シン
ボル記憶部１０６に記憶された優勢シンボルＭＰＳの値
は初期値としてゼロにクリアされており、あるコンテク
ストに対する優勢シンボルＭＰＳの値として１が適当で
あった場合、また、２値シンボル列において、ある部位
では優勢シンボルＭＰＳの値として１が適当であり、ま
たある部位では０の値が適当であるというように、優勢
シンボルＭＰＳ値が変化する場合、優勢シンボルＭＰＳ
の値と劣勢シンボルＬＰＳの値とを２値シンボル列の特
性の変化に適応して入れ替えることによって、符号化効
率が向上する。劣勢シンボルＬＰＳが生じた場合に必ず
正規化処理を行うのは、劣勢シンボルＬＰＳの値すなわ
ちＬＳＺ（ＳＴ（ＣＸ））の値は常に８０００Ｈｅｘよ
り小さい値に設定されており、劣勢シンボルＬＰＳが出
現した場合には区間レジスタの値が必ず８０００Ｈｅｘ
よりも小さくなるためである。The switch bit indicates the state number / dominant symbol storage section 106 when the inferior symbol LPS appears.
Symbol MPS and LPS LPS stored in
It is determined whether or not it is necessary to perform the process of replacing the value of. The process of exchanging the superior symbol MPS and the inferior symbol LPS is used to increase the coding efficiency. That is, the value of the dominant symbol MPS stored in the state number / dominant symbol storage unit 106 in the initialization processing of the encoding device has been cleared to zero as an initial value, and 1 is appropriately set as the value of the dominant symbol MPS for a certain context. In the binary symbol sequence, the value of the dominant symbol MPS changes such that 1 is appropriate as the value of the dominant symbol MPS in a certain part, and 0 is appropriate in a certain part. Case, dominant symbol MPS
And the value of the less-probable-symbol LPS are changed according to the change in the characteristics of the binary symbol sequence, thereby improving the coding efficiency. The reason why the normalization process is always performed when the inferior symbol LPS occurs is that the value of the inferior symbol LPS, that is, the value of LSZ (ST (CX)) is always set to a value smaller than 8000Hex, and the inferior symbol LPS appears. In this case, the value of the section register must be 8000 Hex
It is because it becomes smaller than the above.

【００１７】優勢シンボルＭＰＳにより正規化が行われ
た場合には、ＬＳＺ（ＳＴ（ＣＸ））が小さくなる方向
へ状態が更新されていくのに対し、劣勢シンボルＬＰＳ
により正規化が行われた場合にはＬＳＺ（ＳＴ（Ｃ
Ｘ））が大きくなる方向へ状態が更新される理由は以下
の通りである。すなわち、図１９及び図２０に示すよう
に、劣勢シンボルＬＰＳに割り当てられる領域幅が小さ
い場合には、正規化処理におけるレジスタのシフト処
理、すなわち１回の正規化処理において出力される符号
量（シフト動作の回数）が多い。他方、劣勢シンボルＬ
ＰＳの領域幅に割り当てられる領域幅が大きい場合に
は、劣勢シンボルＬＰＳの出現による正規化処理におけ
るレジスタのシフト動作の回数が少なくなる。あるコン
テクストにおいては、劣勢シンボルＬＰＳと判定されて
いたシンボルが出現した場合には、今までの推定確率の
ままでＬＰＳ領域幅を割り当てていると、次に劣勢シン
ボルＬＰＳが出現した場合に符号化効率が低下する。そ
こで、さらに劣勢シンボルＬＰＳが出現しても、多くの
符号を出力しないように、ＬＳＺ（ＳＴ（ＣＸ））が大
きくなる方向へ状態遷移を行う。符号化対象のシンボル
列の特性に途中で変化が生じたような場合、例えば文字
を記述したファクシミリ画像の中に写真画像が含まれて
いたような場合には、劣勢シンボルＬＰＳが頻繁に発生
し、特性の変化に追従するよう状態遷移を追う必要があ
る。こうして、劣勢シンボルＬＰＳに割り当てる確率領
域を、状態遷移により適宜選択することにより、圧縮率
を向上させている。When normalization is performed using the superior symbol MPS, the state is updated in the direction in which LSZ (ST (CX)) decreases, whereas the inferior symbol LPS is updated.
LSZ (ST (C
The reason why the state is updated in the direction of increasing X)) is as follows. That is, as shown in FIGS. 19 and 20, when the area width allocated to the inferior symbol LPS is small, the register shift processing in the normalization processing, that is, the code amount (shift) output in one normalization processing Number of operations). On the other hand, the inferior symbol L
When the area width assigned to the PS area width is large, the number of register shift operations in the normalization processing due to the appearance of the inferior symbol LPS decreases. In a certain context, when a symbol determined to be the inferior symbol LPS appears, if the LPS region width is assigned with the same estimated probability as before, the encoding is performed when the next inferior symbol LPS appears. Efficiency decreases. Therefore, even if a more inferior symbol LPS appears, state transition is performed in a direction to increase LSZ (ST (CX)) so as not to output many codes. In the case where a change occurs in the characteristics of the symbol sequence to be encoded in the middle, for example, when a facsimile image in which a character is described includes a photographic image, the inferior symbol LPS frequently occurs. It is necessary to follow the state transition so as to follow the change in the characteristic. Thus, the compression ratio is improved by appropriately selecting the probability region to be assigned to the inferior symbol LPS according to the state transition.

【００１８】図２４は、上記先行技術における２値算術
符号化装置によって符号化された２値シンボル列を復号
する２値算術復号化装置の構成を示す。図２４におい
て、確率推定テーブル１３０は、コンテクストの各状態
において劣勢シンボルＬＰＳに対してどの程度の確率領
域を割り当てるのが最適か、正規化が発生した場合の状
態遷移先としてはどの状態番号ＳＴが適当かを統計的に
求めて作成されたテーブルであり、図１１に示す符号化
装置の確率推定テーブル１２０と同一である。状態番号
／優勢シンボル記憶部１３２は、符号化装置における状
態番号／優勢シンボル記憶部１０６と同様なフォーマッ
トおよびデータを持つ記憶装置である。シンボル系列記
憶部１３３は、逆予測変換処理部１３６から出力される
復号された２値シンボル列を記憶するようになってい
る。FIG. 24 shows the configuration of a binary arithmetic decoding device for decoding a binary symbol sequence encoded by the binary arithmetic coding device in the prior art. In FIG. 24, the probability estimation table 130 indicates which optimal probability area is to be allocated to the inferior symbol LPS in each state of the context, and which state number ST is a state transition destination when normalization occurs. This is a table created by statistically determining whether it is appropriate or not, and is the same as the probability estimation table 120 of the encoding device shown in FIG. The state number / dominant symbol storage unit 132 is a storage device having the same format and data as the state number / dominant symbol storage unit 106 in the encoding device. The symbol sequence storage unit 133 stores the decoded binary symbol sequence output from the inverse prediction conversion processing unit 136.

【００１９】画像参照シンボル選択部１３４は、シンボ
ル系列記憶部１３３に記憶されている復号された２値シ
ンボル列から、符号化装置と同様のテンプレートに従っ
て参照シンボルを選択する。逆予測変換処理部１３６
は、状態番号／優勢シンボル記憶部１３２から読み出さ
れた優勢シンボルＭＰＳ値と算術復号化部１３８より得
られた復号対象シンボルが、優勢シンボルＭＰＳか劣勢
シンボルＬＰＳかという情報から符号化前の２値シンボ
ル列を出力する。算術復号化部１３８は、符号データ
と、状態番号／優勢シンボル記憶部１３２から読み出し
た状態番号とＭＰＳ値と、確率推定テーブル１３０から
読み出した劣勢シンボルＬＰＳの出現確率領域幅の値お
よび状態遷移情報を元に、復号対象シンボルがそのコン
テクストにおいて優勢シンボルＭＰＳであったか劣勢シ
ンボルＬＰＳであったのかを出力すると共に、状態遷移
を実行して状態番号／優勢シンボル記憶部１３２の更新
を行う。The image reference symbol selection unit 134 selects a reference symbol from the decoded binary symbol sequence stored in the symbol sequence storage unit 133 in accordance with the same template as that of the encoding device. Inverse prediction conversion processing unit 136
Is determined from the information indicating whether the dominant symbol MPS value read from the state number / dominant symbol storage unit 132 and the decoding target symbol obtained by the arithmetic decoding unit 138 are the dominant symbol MPS or the inferior symbol LPS, Output a value symbol sequence. Arithmetic decoding section 138 includes code data, state number and MPS value read from state number / dominant symbol storage section 132, value of occurrence probability area width of inferior symbol LPS read from probability estimation table 130, and state transition information. , Outputs whether the symbol to be decoded is the superior symbol MPS or the inferior symbol LPS in the context, and executes a state transition to update the state number / dominant symbol storage unit 132.

【００２０】次に、上記２値算術復号化装置における２
値算術復号化の処理手順について説明する。まず、２値
算術復号化装置全体の初期化を行うために、状態番号／
優勢シンボル記憶部１３２に記憶されている各コンテク
ストに対する遷移状態及び優勢シンボルＭＰＳの値をす
べてのコンテクストに対してゼロにセットする。次に、
確率領域のＭＰＳ領域の下界値（確率領域の代表座標）
を示す符号レジスタ（Ｃレジスタ）の値をゼロにセット
し、符号をバイト単位で符号レジスタにセットする。そ
の後、符号レジスタを最上位ビット方向（ＭＳＢ方向）
へ８ビットシフトする動作を３度繰り返しすことによっ
て、符号レジスタの初期化を終了する。続いて、優勢シ
ンボルＭＰＳの確率領域を示す区間レジスタ（Ａレジス
タ）に１００００Ｈｅｘ（最大確率領域幅）をセット
し、復号化装置の初期化処理を完了する。Next, in the binary arithmetic decoding device,
The processing procedure of the value arithmetic decoding will be described. First, in order to initialize the entire binary arithmetic decoding device, the state number /
The transition state for each context stored in the superior symbol storage unit 132 and the value of the superior symbol MPS are set to zero for all contexts. next,
Lower bound value of the MPS area of the probability area (representative coordinates of the probability area)
Is set to zero, and the sign is set in the sign register in byte units. After that, the sign register is set in the most significant bit direction (MSB direction).
By repeating the operation of shifting by 8 bits to three times, the initialization of the code register is completed. Subsequently, 10000 Hex (maximum probability area width) is set in the section register (A register) indicating the probability area of the dominant symbol MPS, and the initialization processing of the decoding device is completed.

【００２１】次に、画像参照シンボル選択部１３４にお
いて、符号化装置と同様のテンプレートを用いて参照シ
ンボルを選択して、復号化するためのコンテクストを生
成する。次に、算術復号化部１３８において２値算術復
号化処理を行う際には、画像参照シンボル選択部１３４
より出力された各コンテクストに基づき、そのコンテク
ストに対応した状態番号ＳＴを状態番号／優勢シンボル
記憶部１３２から読み出す。次に、読み出した状態番号
ＳＴに対応する確率領域の幅ＬＳＺを確率推定テーブル
１３０から読み出し、その確率領域の幅ＬＳＺを算術復
号化部１３８へ供給する。算術復号化部１３８では、確
率推定テーブル１３０より供給されたＬＳＺの値を区間
レジスタより減算する。Next, the image reference symbol selection section 134 selects a reference symbol using the same template as that of the encoding apparatus, and generates a context for decoding. Next, when performing the binary arithmetic decoding process in the arithmetic decoding unit 138, the image reference symbol selecting unit 134
Based on each of the contexts output, the state number ST corresponding to the context is read from the state number / dominant symbol storage unit 132. Next, the width LSZ of the probability region corresponding to the read state number ST is read from the probability estimation table 130, and the width LSZ of the probability region is supplied to the arithmetic decoding unit 138. The arithmetic decoding unit 138 subtracts the value of LSZ supplied from the probability estimation table 130 from the section register.

【００２２】次に、上記減算処理後の区間レジスタの値
と符号レジスタのＭＳＢ側１６ビット（ＣＨＩＧＨ）の
内容とを比較する。区間レジスタには、現在までに復号
されたシンボルによって分割されてきた領域幅が、既に
復号されたシンボル分拡大されている。すなわち、区間
レジスタにはシフトされた回数分拡大された値が入って
いる。符号レジスタのＭＳＢ側１６ビット（ＣＨＩＧ
Ｈ）には、符号化するシンボル列に対して割り当てられ
た確率領域を代表する座標情報（下界の座標）のうち、
まだ入力されない符号分を除いた座標の近似値（下界座
標はすべての符号が復号器に入力された段階で完結す
る）から、既に復号されたシンボルに割り当てられた領
域の下界座標を減算した値が区間レジスタと同じ拡大を
与えられて保持されている。その区間レジスタを、次に
復号するシンボルに対する推定領域幅で分割し、ＣＨＩ
ＧＨレジスタがその分割された領域の境界よりも優勢シ
ンボルＭＰＳ側に属しているか、劣勢シンボルＬＰＳ側
に属しているかによって、復号を行う。すなわち、Ａ−
ＬＳＺ（ＳＴ（ＣＸ））とＣＨＩＧＨの大小比較によっ
て復号化処理を行う。Next, the value of the section register after the subtraction processing is compared with the contents of the 16 bits (CHIGH) on the MSB side of the sign register. In the section register, the area width divided by the decoded symbols up to the present is expanded by the already decoded symbols. That is, the value expanded by the number of shifts is stored in the section register. 16 bits on the MSB side of the sign register (CHIG
H) includes, among coordinate information (lower bound coordinates) representative of a probability region assigned to a symbol sequence to be encoded,
A value obtained by subtracting the lower bound coordinate of the area assigned to the already decoded symbol from the approximate value of the coordinate excluding the code not yet input (the lower bound coordinate is completed when all the codes are input to the decoder). Are given the same enlargement as the interval register and are held. The section register is divided by the estimated area width for the next symbol to be decoded, and the CHI
Decoding is performed depending on whether the GH register belongs to the dominant symbol MPS or the inferior symbol LPS from the boundary of the divided area. That is, A-
The decoding process is performed by comparing the magnitude of LSZ (ST (CX)) and CHIGH.

【００２３】復号化対象シンボルが優勢シンボルＭＰＳ
であった場合、区間レジスタの幅が８０００Ｈｅｘ以上
であれば逆予測変換処理部１３６へ処理を継続し、８０
００Ｈｅｘより小さい場合には優勢シンボルＭＰＳの条
件付き交換処理を行った後、正規化処理を行い、逆予測
変換処理部１３６へ処理を継続する。一方、復号化対象
シンボルが劣勢シンボルＬＰＳであった場合、符号化処
理の場合と同様に必ず正規化処理を行い、逆予測変換処
理部１３６へ処理を継続する。The symbol to be decoded is the dominant symbol MPS
If the width of the section register is 8000 Hex or more, the process is continued to the inverse prediction conversion processing unit 136, and
If the value is smaller than 00 Hex, a conditional exchange process of the dominant symbol MPS is performed, a normalization process is performed, and the process continues to the inverse prediction conversion processing unit 136. On the other hand, when the decoding target symbol is the inferior symbol LPS, the normalization process is always performed as in the case of the encoding process, and the process is continued to the inverse prediction conversion processing unit 136.

【００２４】２値算術復号化装置における正規化処理手
順は、図１６に示した２値算術符号化処理時における正
規化処理手順とまったく同一である。符号化／復号化処
理時に関わらず、正規化処理では、区間レジスタおよび
符号レジスタの値をレジスタ中にて最上位ビット方向
（ＭＳＢ方向）へシフトし、８０００Ｈｅｘより小さく
なった区間レジスタ内容を８０００Ｈｅｘより大きく
し、符号レジスタ中の符号が不足したら次の符号を符号
レジスタに読み込んで復号を継続する。The normalization processing procedure in the binary arithmetic decoding device is exactly the same as the normalization processing procedure in the binary arithmetic coding processing shown in FIG. Regardless of the encoding / decoding processing, in the normalization processing, the values of the section register and the sign register are shifted in the most significant bit direction (MSB direction) in the register, and the contents of the section register smaller than 8000 Hex are read from 8000 Hex. If the code in the code register is insufficient, the next code is read into the code register and decoding is continued.

【００２５】次に、逆予測変換処理部１３６の動作につ
いて説明する。画像参照シンボル選択部１３４の出力で
あるコンテクストを用いて、算術復号化部１３８はコン
テクストに対応したＭＰＳ値を状態番号／優勢シンボル
記憶部１３２から取り出して、逆予測変換処理部１３６
に供給する。逆予測変換処理部１３６では、２値算術復
号化部１３８より出力された「復号シンボルが優勢シン
ボルＭＰＳか劣勢シンボルＬＰＳか」を示すＭＰＳ／Ｌ
ＰＳ情報と、状態番号／優勢シンボル記憶部１３２から
供給されたＭＰＳ値とを比較することにより、符号化す
る前のシンボルを求めて出力する。以上のように、情報
源の性質に追随して状態番号／優勢シンボル記憶部１０
６，１３２を書き換えていくことにより、高い符号化効
率による算術符号化・復号化装置の実現が可能となる。Next, the operation of the inverse prediction conversion processing section 136 will be described. Using the context output from the image reference symbol selection unit 134, the arithmetic decoding unit 138 extracts the MPS value corresponding to the context from the state number / dominant symbol storage unit 132, and performs an inverse prediction conversion processing unit 136.
To supply. In the inverse prediction conversion processing section 136, MPS / L output from the binary arithmetic decoding section 138 and indicating whether “the decoded symbol is the superior symbol MPS or the inferior symbol LPS”
By comparing the PS information with the MPS value supplied from the state number / dominant symbol storage unit 132, a symbol before encoding is obtained and output. As described above, the state number / dominant symbol storage unit 10 follows the nature of the information source.
By rewriting 6,132, it is possible to realize an arithmetic coding / decoding device with high coding efficiency.

【００２６】以上のような符号化あるいは復号化装置に
おいては、区間レジスタ（Ａレジスタ）及び符号レジス
タ（Ｃレジスタ）のシフトを伴う再正規化のためのレジ
スタのシフト回数は、値Ａによって定まる。すなわち、
Ａレジスタ及びＣレジスタのシフト回数は、値Ａが４０
００Ｈｅｘ≦Ａ≦７ＦＦＦＨｅｘの場合は１回で、Ａ=
０００１Ｈｅｘの場合は１５回になる。従って、図２５
及び図２６に示すように、再正規化処理に要する時間が
一定とならず、入力画像データ（符号化対象シンボル）
のリアルタイムな同期符号化に適さない。In the encoding or decoding apparatus as described above, the number of shifts of the register for renormalization involving shift of the section register (A register) and the code register (C register) is determined by the value A. That is,
The number of shifts of the A register and the C register is as follows.
One time when 00Hex ≦ A ≦ 7FFFHex, A =
In the case of 0001 Hex, the number is 15 times. Therefore, FIG.
As shown in FIG. 26 and FIG. 26, the time required for the re-normalization processing is not constant, and the input image data (encoding target symbol)
Not suitable for real-time synchronous encoding of.

【００２７】このような不都合を解消するため、特開平
第６−１２１１７２号公報には、区間レジスタ（Ａレジ
スタ）をモニタするモニタ手段と、該モニタ手段のモニ
タ結果に従って区間レジスタ（Ａレジスタ）に格納され
ているデータを一度に複数ビット分シフトするシフト手
段とを備えた画像符号化装置が開示、提案されている。In order to solve such inconvenience, Japanese Patent Laid-Open No. 6-121172 discloses a monitoring means for monitoring a section register (A register) and a means for monitoring the section register (A register) according to the monitoring result of the monitoring means. 2. Description of the Related Art An image encoding apparatus including a shift unit that shifts stored data by a plurality of bits at a time has been disclosed and proposed.

【００２８】[0028]

【発明が解決しようとする課題】上記のような特開平第
６−１２１１７２号公報に開示された画像符号化装置に
よれば、再正規化処理が１クロックサイクル（一定時
間）で行われるようになるが、いくつかの問題点があ
る。According to the image encoding apparatus disclosed in Japanese Patent Application Laid-Open No. 6-121172, the renormalization processing is performed in one clock cycle (constant time). Yes, there are some problems.

【００２９】まず、正規化処理を行うに際して、区間レ
ジスタ（Ａレジスタ）のデータをモニタし、その後でシ
フト動作を行っているため、区間レジスタ（Ａレジス
タ）の内容をモニタする時間が必要になり、正規化処理
自体（シフト動作）に時間がかかってしまう。その結
果、符号化処理の高速化が困難となる。First, when performing the normalization processing, the data in the section register (A register) is monitored, and then the shift operation is performed. Therefore, it is necessary to monitor the contents of the section register (A register). However, it takes time for the normalization process itself (shift operation). As a result, it is difficult to speed up the encoding process.

【００３０】また、再正規化処理に要する時間は１クロ
ックサイクル（一定時間）で済むが、正規化処理による
値Ａのシフト処理による更新（図２２）と、予測変換処
理（図２１の符号化対象シンボルが優秀シンボルと一致
するか否かの判定処理）及び Ａ＜ＬＳＺ（ＳＴ（ＣＸ）） の判定処理（図２２のＳ２、図２１のＳ３）に基づいた
値Ａの選択、すなわち、 Ａ=Ａ−ＬＳＺ（ＳＴ（ＣＸ））かＡ=ＬＳＺ（ＳＴ（Ｃ
Ｘ） の選択を一つのクロックサイクル内に実行することは考
慮されていない。すなわち、あるサイクルで、ある符号
化対象シンボルに対する予測変換処理と、 Ａ＜ＬＳＺ（ＳＴ（ＣＸ）） の判定処理に基づいたＡレジスタのデータ更新を行い、
次のサイクルでその符号化対象シンボルに対する正規化
処理によるＡレジスタのデータ更新を行っている。この
ように、Ａレジスタに対する更新演算処理と正規化処理
が同時に行われていないため、毎クロックごとに符号化
対象シンボルの入力がある場合に、リアルタイムな同期
符号化処理が困難になる。The time required for the re-normalization processing is one clock cycle (constant time). The update of the value A by the normalization processing by the shift processing (FIG. 22) and the prediction conversion processing (the encoding of FIG. 21) are performed. Selection of the value A based on the determination processing of whether or not the target symbol matches the excellent symbol) and the determination processing of A <LSZ (ST (CX)) (S2 in FIG. 22, S3 in FIG. 21), that is, A = A-LSZ (ST (CX)) or A = LSZ (ST (C
X) is not taken into account in one clock cycle. That is, in a certain cycle, the data of the A register is updated based on the predictive conversion process for a certain symbol to be encoded and the determination process of A <LSZ (ST (CX)).
In the next cycle, the data of the A register is updated by normalization processing on the encoding target symbol. As described above, since the update calculation processing and the normalization processing for the A register are not performed at the same time, it is difficult to perform real-time synchronous coding processing when an encoding target symbol is input every clock.

【００３１】一般に、符号化処理においては、Ｃレジス
タの内容をＣ＋Ａに書き換える場合がある（図２２のＳ
３,図２３のＳ４）。この場合、 Ａ−ＬＳＺ（ＳＴ（ＣＸ）） の減算演算（図２２のＳ１、図２３のＳ１）、 Ａ＜０ｘ８０００ の比較判定（図２３のＳ２）、 Ａ＜ＬＳＺ（ＳＴ（ＣＸ）） の比較判定（図２２のＳ２、図２３のＳ３）、そしてＣ
＋Ａの加算演算と、複数の処理ステップを踏んで更新さ
れるため処理時間が長くなる。このため、Ａレジスタの
区間演算とＣレジスタの座標計算を同一クロック内で行
った場合に、クロックの周期が長くなってしまい、符号
化処理の高速化が困難となる。Generally, in the encoding process, the contents of the C register may be rewritten to C + A (S in FIG. 22).
3, S4 in FIG. 23). In this case, subtraction operation of A-LSZ (ST (CX)) (S1 in FIG. 22, S1 in FIG. 23), comparison determination of A <0x8000 (S2 in FIG. 23), and A <LSZ (ST (CX)) Comparison judgment (S2 in FIG. 22, S3 in FIG. 23), and C
The processing time is long because the update is performed through the addition operation of + A and a plurality of processing steps. For this reason, when the section operation of the A register and the coordinate calculation of the C register are performed within the same clock, the clock cycle becomes long, and it becomes difficult to speed up the encoding process.

【００３２】本発明は上記のような状況に鑑みてなされ
たものであり、符号化処理の高速化を図り得る画像符号
化装置を提供することを第１の目的とする。また、復号
化処理の高速化を図り得る画像復号化装置を提供するこ
とを第２の目的とする。The present invention has been made in view of the above situation, and it is a first object of the present invention to provide an image coding apparatus which can speed up the coding process. It is a second object of the present invention to provide an image decoding device which can speed up the decoding process.

【００３３】また、入力画像データのリアルタイムな同
期符号化が可能な符号化装置を提供することを第３の目
的とする。It is a third object of the present invention to provide an encoding apparatus capable of real-time synchronous encoding of input image data.

【００３４】[0034]

【課題を解決するための手段、作用及び効果】上記課題
を解決するために、本発明の第１の態様に係る画像符号
化装置は、画像データの符号化に用いる複数ビットの区
間データを格納する区間レジスタ（２５０）と；区間レ
ジスタ（２５０）の更新演算を行う演算手段（２０８，
２５２，２５４，２５５，２５６他）と；画像データが
一定の状態（ＬＰＳ）の場合の区間レジスタ（２５０）
のシフト量（Ｓｈｉｆｔ＿ＬＳＺ）を予め算出する算出
手段（２７４）と；演算手段（２０８，２５２，２５
４，２５５，２５６他）と算出手段（２７４）の出力に
基づいて区間レジスタ（２５０）のシフト量を決定する
シフト量決定手段（２５８）と；シフト量決定手段（２
５８）によって求められたシフト量を保持するシフト量
レジスタ（２５９）と；シフト量レジスタ（２５９）に
保持されているシフト量に基づいて、区間レジスタ（２
５０）が格納しているデータを一度に複数ビットシフト
するシフト手段（２５１）とを備えている。In order to solve the above problems, an image encoding apparatus according to a first aspect of the present invention stores a plurality of bits of section data used for encoding image data. A section register (250) to be updated; and operation means (208,
252, 254, 255, 256, etc.); section register (250) when image data is in a fixed state (LPS)
Calculating means (274) for calculating in advance the shift amount (Shift_LSZ) of the data; and calculating means (208, 252, 25)
Shift amount determining means (258) for determining the shift amount of the section register (250) based on the output of the calculating means (274);
58) and a section register (2) based on the shift amount stored in the shift amount register (259).
And a shift means (251) for shifting the data stored in (50) a plurality of bits at a time.

【００３５】また、上記第１の態様を更に具体的に示し
た本発明の画像符号化装置は、画像データの符号化に用
いる複数ビットの区間データを格納する区間レジスタ
（２５０）と；入力画像データを所定の推測値（ＭＰ
Ｓ）と比較する予測手段（２０８）と；予測手段（２０
８）による比較の結果に基づき、入力画像データと推測
値（ＭＰＳ）が一致した場合に割り当てられる確率数直
線上の領域区間を算出する第１の算出手段（２５２）
と；入力画像データと推測値（ＭＰＳ）が一致した場合
に割り当てられる確率数直線上の領域区間と所定の基準
値（０ｘ８０００）との大小関係を判定する判定手段
（２５６）と；入力画像データと推測値（ＭＰＳ）が一
致した場合に割り当てられる確率数直線上の領域区間
（Ａ−ＬＳＺ）と、入力画像データと推測値（ＭＰＳ）
が不一致の場合に割り当てられる確率数直線上の領域区
間（ＬＳＺ）との大小関係を比較する比較手段（２５
４，２５５）と；入力画像が推測値（ＭＰＳ）と異なる
場合の区間レジスタ（Ａレジスタ）のシフト量（ｓｈｉ
ｆｔ＿ＬＳＺ）を予め算出する第２の算出手段（２７
４）と；予測手段（２０８）と、第１の算出手段（２５
２）と、判定手段（２５６）と、比較手段（２５４，２
５５）と、第２の算出手段（２７４）の出力に基づいて
区間レジスタ（２５０）のシフト量を決定するシフト量
決定手段（２５８）と；シフト量決定手段（２５８）に
よって求められたシフト量を保持する第１のシフト量レ
ジスタ（２５９）と；第１のシフト量レジスタ（２５
９）に保持されたシフト量に基づいて、区間レジスタ
（２５０）が格納しているデータを一度に複数ビットシ
フトする第１のシフト手段（２５１）とを備えている。An image coding apparatus according to the present invention, which more specifically illustrates the first aspect, includes an interval register (250) for storing a plurality of bits of interval data used for encoding image data; The data is converted to a predetermined guess (MP
S) and a prediction means (208) for comparing with the prediction means (20)
8) first calculating means (252) for calculating an area section on a probability number line to be assigned when the input image data and the estimated value (MPS) match based on the result of the comparison according to 8).
Determining means (256) for determining a magnitude relationship between an area section on a probability number line assigned when the input image data and the estimated value (MPS) coincide with each other and a predetermined reference value (0x8000); Area (A-LSZ) on the probability number line assigned when the estimated value (MPS) matches the input image data and the estimated value (MPS)
Means (25) for comparing the magnitude relation with the area section (LSZ) on the probability number line assigned when the values do not match.
4, 255); shift amount (shi) of the section register (A register) when the input image is different from the estimated value (MPS).
ft_LSZ) (27)
4); a prediction unit (208); and a first calculation unit (25).
2), determination means (256), and comparison means (254, 2)
55); shift amount determining means (258) for determining the shift amount of the section register (250) based on the output of the second calculating means (274); shift amount obtained by the shift amount determining means (258) A first shift amount register (259) that holds
A first shift means (251) for shifting the data stored in the section register (250) by a plurality of bits at a time based on the shift amount held in 9).

【００３６】上記本発明の第１の態様に係る画像符号化
装置によって符号化された符号データを元の画像データ
に復元する本発明の第２の態様に係る復号化装置は、画
像データの復号化に用いる複数ビットの区間データを格
納する区間レジスタと；区間レジスタの更新演算を行う
演算手段と；画像データが一定の状態の場合の区間レジ
スタのシフト量を予め算出する算出手段と；演算手段と
算出手段の出力に基づいて区間レジスタのシフト量を決
定するシフト量決定手段と；シフト量決定手段によって
求められたシフト量を保持するシフト量レジスタと；シ
フト量レジスタに保持されているシフト量に基づいて、
区間レジスタが格納しているデータを一度に複数ビット
シフトするシフト手段とを備えている。The decoding apparatus according to the second aspect of the present invention for restoring the code data encoded by the image encoding apparatus according to the first aspect of the present invention to the original image data, Section register for storing a plurality of bits of section data used for conversion; calculating means for updating the section register; calculating means for calculating a shift amount of the section register in advance when image data is constant; Shift amount determining means for determining a shift amount of the section register based on the output of the calculating means; a shift amount register holding the shift amount obtained by the shift amount determining means; a shift amount held in the shift amount register On the basis of the,
Shift means for shifting the data stored in the section register by a plurality of bits at a time.

【００３７】更に、本発明の第３の態様は、本発明の第
１の態様に係る画像符号化装置と第２の態様に係る復号
化装置を組み合わせて構成される画像符号化・復号化装
置である。Further, a third aspect of the present invention is an image encoding / decoding apparatus configured by combining the image encoding apparatus according to the first aspect of the present invention and the decoding apparatus according to the second aspect. It is.

【００３８】最初に、本発明の基本的な作用（原理）に
ついて説明する。符号化処理において、入力画像データ
がが予測値（ＭＰＳ）と一致しなかった場合（図２２参
照）を考える。Ａ＜ＬＳＺ（ＳＴ（ＣＸ））ではない場
合（パス１）、Ａ=ＬＳＺ（ＳＴ（ＣＸ））となるが、
この場合の正規化処理時のシフト量は図２６に示すよう
にＬＳＺの大きさで決まる。従って、図２６に示すよう
な入出力関係（入力：ＬＳＺ，出力：シフト数）を持つ
シフト数算出手段を持たせればよい。図２２において、
Ａ＜ＬＳＺ（ＳＴ（ＣＸ））である場合（パス２）、正
規化処理時のシフト量は１または２である。なぜなら、
図２２において、Ａ＜ＬＳＺ（ＳＴ（ＣＸ））の時、図
２２のＳ１の右辺中のＡの値をＡ’とすると、以下の式
（１），（２），（３）が成り立つ。 Ａ’≧０ｘ８０００ ・・・・・（１） Ａ’−ＬＳＺ（ＳＴ（ＣＸ））＜ＬＳＺ（ＳＴ（ＣＸ））・・・・・（２） ＬＳＺ（ＳＴ（ＣＸ））≦０ｘ５Ｂ１２ ・・・・・（３） （図１３より）First, the basic operation (principle) of the present invention will be described. Consider a case where the input image data does not match the predicted value (MPS) in the encoding process (see FIG. 22). If A <LSZ (ST (CX)) is not satisfied (pass 1), A = LSZ (ST (CX)).
In this case, the shift amount during the normalization processing is determined by the size of LSZ as shown in FIG. Therefore, a shift number calculating means having an input / output relationship (input: LSZ, output: shift number) as shown in FIG. 26 may be provided. In FIG.
When A <LSZ (ST (CX)) (pass 2), the shift amount in the normalization process is 1 or 2. Because
In FIG. 22, when A <LSZ (ST (CX)), if the value of A in the right side of S1 in FIG. 22 is A ′, the following equations (1), (2), and (3) hold. A ′ ≧ 0x8000 (1) A′−LSZ (ST (CX)) <LSZ (ST (CX)) (2) LSZ (ST (CX)) ≦ 0x5B12・ ・ (3) (From Fig. 13)

【００３９】また、上記式（１）と式（３）より、以下
の式（４）が成り立つ。 ０ｘ５Ｂ１２≧Ａ’−ＬＳＺ（ＳＴ（ＣＸ））≧０Ｘ２４ＥＥ ・・（４）From the above equations (1) and (3), the following equation (4) holds. 0x5B12 ≧ A′-LSZ (ST (CX)) ≧ 0X24EE (4)

【００４０】上記式（４）より、図２２において、Ａ＜
ＬＳＺ（ＳＴ（ＣＸ））である場合、正規化処理時のシ
フト量は１又は２となる。従って、図２２において、Ａ
−ＬＳＺ（ＳＴ（ＣＸ））の最上位ビットの次の下位ビ
ットを見れば、この場合のシフト量が分かる。すなわ
ち、そのビットが１ならばシフト量は１ビット、０なら
ばシフト量は２ビットとなる。From the above equation (4), in FIG.
In the case of LSZ (ST (CX)), the shift amount in the normalization processing is 1 or 2. Therefore, in FIG.
The shift amount in this case can be known by looking at the lower bit next to the most significant bit of -LSZ (ST (CX)). That is, if the bit is 1, the shift amount is 1 bit, and if the bit is 0, the shift amount is 2 bits.

【００４１】次に、符号化対象シンボルが予測値と一致
した場合（図２３参照）を考える。図２３において、Ｓ
１の右辺中のＡの値をＡ’とすると、Ａ−ＬＳＺ（ＳＴ
（ＣＸ））≧０ｘ８０００の場合は、正規化は行われず
シフト量は０となる。Next, consider the case where the encoding target symbol matches the predicted value (see FIG. 23). In FIG. 23, S
Assuming that the value of A in the right side of 1 is A ', A-LSZ (ST
If (CX)) ≧ 0x8000, normalization is not performed and the shift amount is 0.

【００４２】また、以下の式（５），（６），（７）の
全てを満たす場合（パス２）には、シフト量は１とな
る。 Ａ’≧０ｘ８０００ ・・・・・（５） Ａ’−ＬＳＺ（ＳＴ（ＣＸ））＜０ｘ８０００ ・・・・・（６） Ａ’−ＬＳＺ（ＳＴ（ＣＸ））≧ＬＳＺ（ＳＴ（ＣＸ））・・・・・（７）When all of the following equations (5), (6) and (7) are satisfied (pass 2), the shift amount is 1. A ′ ≧ 0x8000 (5) A′−LSZ (ST (CX)) <0 × 8000 (6) A′−LSZ (ST (CX)) ≧ LSZ (ST (CX))・ ・ ・ ・ ・ (7)

【００４３】ここで、式（５）より以下の式（８）が成
り立つ。 Ａ’／２≧０ｘ４０００ ・・・・・（８）Here, the following equation (8) is established from the equation (5). A '/ 2 ≧ 0x4000 (8)

【００４４】また、式（７）より以下の式（９）が成り
立つ。 Ａ’／２≧ＬＳＺ（ＳＴ（ＣＸ）） ・・・・・（９）From equation (7), the following equation (9) holds. A '/ 2 ≧ LSZ (ST (CX)) (9)

【００４５】更に、式（８）及び式（９）より、以下の
式（１０）が成り立つ。 Ａ’≧０ｘ４０００＋ＬＳＺ（ＳＴ（ＣＸ）） ・・・・・（１０）Further, from equations (8) and (9), the following equation (10) holds. A ′ ≧ 0x4000 + LSZ (ST (CX)) (10)

【００４６】以上をまとめると、以下の式（１１）とな
る。 ０ｘ８０００＞Ａ’−ＬＳＺ［ＳＴ［ＣＸ］］≧０ｘ４０００ ・・（１１）The above is summarized as the following equation (11). 0x8000>A'-LSZ [ST [CX]] ≧ 0x4000 (11)

【００４７】式（１１）より、（５），（６），（７）
の全てを満たす場合には、シフト量は１となる。From equation (11), (5), (6), (7)
Is satisfied, the shift amount is 1.

【００４８】また、以下の式（１２），（１３），（１
４）の全てを満たす場合（パス３）にも、正規化処理時
のシフト量は１となる。 Ａ’≧０ｘ８０００ ・・・・・（１２） Ａ’−ＬＳＺ（ＳＴ（ＣＸ））＜０ｘ８０００ ・・・・・（１３） Ａ’−ＬＳＺ（ＳＴ（ＣＸ））＜ＬＳＺ（ＳＴ（ＣＸ））・・・・（１４）The following equations (12), (13) and (1)
Also when all of the conditions 4) are satisfied (pass 3), the shift amount at the time of the normalization processing is 1. A '≧ 0x8000 (12) A'-LSZ (ST (CX)) <0x8000 (13) A'-LSZ (ST (CX)) <LSZ (ST (CX)) ... (14)

【００４９】上記式（１２）より、以下の式（１５）が
成り立つ。 Ａ’／２≧０ｘ４０００ ・・・・・（１５）From the above equation (12), the following equation (15) is established. A '/ 2 ≧ 0x4000 (15)

【００５０】また、式（１４）より、以下の式（１６）
が成り立つ。 Ａ’／２＜ＬＳＺ（ＳＴ（ＣＸ）） ・・・・・（１６）From equation (14), the following equation (16) is obtained.
Holds. A '/ 2 <LSZ (ST (CX)) (16)

【００５１】更に、式（１５）と式（１６）式より、以
下の式（１７）が成り立つ。 ＬＳＺ（ＳＴ（ＣＸ））＞０ｘ４０００ ・・・・・（１７）Further, from the expressions (15) and (16), the following expression (17) is established. LSZ (ST (CX))> 0x4000 (17)

【００５２】その結果、式（１７）及びＬＳＺ（ＳＴ
（ＣＸ））が０ｘ８０００より小さいということより分
かるように、式（１２），（１３），（１４）の全てを
満たす場合には、正規化処理時のシフト量は１となる。As a result, equation (17) and LSZ (ST
As can be seen from the fact that (CX)) is smaller than 0x8000, when all of the expressions (12), (13), and (14) are satisfied, the shift amount in the normalization processing is 1.

【００５３】以上のように、結局のところ、入力画像デ
ータが予測値（ＭＰＳ）と一致した場合には、Ａ’−Ｌ
ＳＺ（ＳＴ（ＣＸ））と一定値０ｘ８０００との大小関
係を調べればシフト量が決まる。As described above, after all, when the input image data matches the predicted value (MPS), A′−L
The amount of shift is determined by examining the magnitude relationship between SZ (ST (CX)) and the constant value 0x8000.

【００５４】以上説明したように、本発明では、区間レ
ジスタ（２５０）のデータをモニタすることなく１つの
クロックでバレルシフト動作を実現している。すなわ
ち、区間レジスタ（２５０）のデータとしてＬＳＺが選
択された場合のバレルシフト数をＬＳＺの値から算出手
段（２７４）によって算出している。そして、例えば、
図２２のパス１を通る場合、バレルシフト数として算出
手段（２７４）で算出されたバレルシフト数を選択して
シフト量レジスタ（２５９）に保持する。図２２のバス
２を通る場合は、図２２のＳ１のＡ−ＬＳＺの最上位ビ
ットの次の下位ビットの値から決まるバレルシフト数
（１又は２）を選択してシフト量レジスタ（２５９）に
保持する。図２３にパス１を通る場合には、正規化を行
わないため、バレルシフト数として値０をシフト量レジ
スタ（２５９）に保持する。図２３のパス２又は３を通
る場合には、バレルシフト数として値１をシフト量レジ
スタ（２５９）に保持する。このように、全てのパター
ンに対応したバレルシフト数がシフト量レジスタ（２５
９）に保持されているため、１つのクロックサイクルの
最初に即座にバレルシフト動作を行うことができ、従来
に比べて正規化処理動作の高速化が図れるというメリッ
トがある。また、その結果、符号化処理の速度が向上す
る。As described above, in the present invention, the barrel shift operation is realized by one clock without monitoring the data of the section register (250). That is, the number of barrel shifts when LSZ is selected as the data of the section register (250) is calculated from the value of LSZ by the calculating means (274). And, for example,
When passing through the path 1 in FIG. 22, the barrel shift number calculated by the calculating means (274) is selected as the barrel shift number and held in the shift amount register (259). When passing through the bus 2 in FIG. 22, the barrel shift number (1 or 2) determined from the value of the next lower bit of the most significant bit of the A-LSZ of S1 in FIG. 22 is selected and stored in the shift amount register (259). Hold. When passing through the path 1 in FIG. 23, the value 0 is held in the shift amount register (259) as the barrel shift number because normalization is not performed. When passing the path 2 or 3 in FIG. 23, the value 1 is held in the shift amount register (259) as the barrel shift number. As described above, the barrel shift numbers corresponding to all the patterns are stored in the shift amount register (25).
9), the barrel shift operation can be performed immediately at the beginning of one clock cycle, and there is an advantage that the normalization processing operation can be speeded up as compared with the conventional case. As a result, the speed of the encoding process is improved.

【００５５】本発明において、第１のシフト手段（２５
１）の出力を第１の算出手段（２５２）の入力とするこ
とができる。この場合、区間レジスタ（２５０）に対す
る正規化処理と区間演算（Ａ−ＬＳＺ）を１つのクロッ
クサイクル内で行うことができ、一定のクロックで区間
レジスタ（２５０）に対する処理が実行される。その結
果、画像データ入力に対してリアルタイムな同期符号化
が可能となる。In the present invention, the first shift means (25
The output of 1) can be used as the input of the first calculating means (252). In this case, the normalization process and the interval operation (A-LSZ) for the interval register (250) can be performed within one clock cycle, and the process for the interval register (250) is executed with a constant clock. As a result, real-time synchronous coding can be performed on image data input.

【００５６】また、望ましくは、確率数直線を分割して
得られた区間内の位置を示す値を保持する符号レジスタ
（２６３）と；第１の算出手段（２５２）の出力を保持
する算出結果レジスタ（２６０）と；算出結果レジスタ
（２６０）の出力を入力として、符号レジスタ（２６
３）の更新値を算出する第３の算出手段（２６５）と；
第１のシフト手段（２５１）に入力されているシフト量
を保持する第２のシフト量レジスタ（２６１）と；第２
のシフト量レジスタ（２６１）に保持されているシフト
量に基づいて符号レジスタ（２６３）に格納されている
データを一度に複数ビットシフトする第２のシフト手段
（２６４）とを更に備える。そして、第２のシフト手段
（２６４）によって符号レジスタ（２６３）から排出さ
れたデータを符号出力とする。Preferably, a code register (263) for holding a value indicating a position in a section obtained by dividing the probability number line; and a calculation result for holding an output of the first calculation means (252) A register (260); an output of the calculation result register (260) as an input, and a code register (26).
Third calculating means (265) for calculating the updated value of 3);
A second shift amount register (261) for holding the shift amount input to the first shift means (251);
And a second shift means (264) for shifting data stored in the code register (263) by a plurality of bits at a time based on the shift amount held in the shift amount register (261). The data output from the code register (263) by the second shift means (264) is used as a code output.

【００５７】この場合、区間レジスタ（２５０）に対す
る区間演算（Ａ−ＬＳＺ）と、符号レジスタ（２６３）
に対する座標計算（Ｃ＋（Ａ−ＬＳＺ））とを別々のク
ロックサイクルで行えるようになり、クロックの周期を
短くすることができる。その結果、符号化処理が高速化
する。In this case, the section operation (A-LSZ) for the section register (250) and the sign register (263)
And (C + (A-LSZ)) can be performed in separate clock cycles, and the clock cycle can be shortened. As a result, the encoding process speeds up.

【００５８】本発明は、また、符号出力を行うときに、
当該符号出力の一部に対して所定の変換処理を施す変換
処理手段（２６９）を更に備え、変換処理手段（２６
９）の出力を第３の算出手段（２６５）の入力としても
良い。これにより、符号レジスタ（２６３）に対する正
規化処理と座標計算（Ｃ＋（Ａ−ＬＳＺ））を１つのク
ロックサイクル内で行うことができ、一定の時間で符号
レジスタ（２６３）に対する処理が実行される。その結
果、画像データ入力に対してリアルタイムな同期符号化
が可能となる。According to the present invention, when code output is performed,
A conversion processing unit (269) for performing a predetermined conversion process on a part of the code output;
The output of 9) may be used as the input of the third calculating means (265). Thus, the normalization process and the coordinate calculation (C + (A-LSZ)) for the code register (263) can be performed within one clock cycle, and the process for the code register (263) is executed in a fixed time. . As a result, real-time synchronous coding can be performed on image data input.

【００５９】本発明は、また、上述した比較手段（２５
５，２５４）としては、少なくとも、入力画像データと
推測値（ＭＰＳ）が不一致の場合に割り当てられる確率
数直線上の領域区間（ＬＳＺ）を１ビットシフトするこ
とにより２倍にするシフト処理部（２５４）と；前記入
力画像データの出現確率の領域区間データとシフト処理
部（２５４）の出力データとを比較する比較器（２５
５）とを含む構成とすることができる。このような構成
を採ることにより、区間レジスタ（２５０）に保持され
ているデータとシフト処理部（２５４）の出力データと
を直接比較することにより、入力画像データが推測値
（ＭＰＳ）と一致する場合に割り当てる区間（Ａ−ＬＳ
Ｚ）を算出する減算器の部分を省略することができる。
その結果、入力画像データが推測値（ＭＰＳ）と一致す
る場合に割り当てる区間（Ａ−ＬＳＺ）と、一致しない
場合に割り当てられる区間（ＬＳＺ）との比較に要する
時間を半分近くに短縮することができ、符号化処理の高
速化を図ることができる。The present invention also relates to the comparison means (25
5,254), at least the shift processing unit (LSZ) that doubles the area section (LSZ) on the probability number line assigned by 1 bit when the input image data does not match the estimated value (MPS). 254); and a comparator (25) for comparing the area section data of the appearance probability of the input image data with the output data of the shift processing unit (254).
5). With this configuration, the input image data matches the estimated value (MPS) by directly comparing the data held in the section register (250) with the output data of the shift processing unit (254). Section to be assigned to the case (A-LS
The part of the subtractor for calculating Z) can be omitted.
As a result, it is possible to reduce the time required for comparing the section (A-LSZ) allocated when the input image data matches the estimated value (MPS) with the section (LSZ) allocated when the input image data does not match to almost half. It is possible to speed up the encoding process.

【００６０】[0060]

【発明の実施の形態】以下、本発明の実施の形態につい
て実施例を用いて説明する。なお、基本的な算術符号化
及び復号化方式については、上述した従来技術と同様で
あるため、実施例内においては重複した説明は省略し、
特徴的な部分を中心に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to examples. Note that the basic arithmetic coding and decoding schemes are the same as those of the above-described conventional technology, and thus, duplicated descriptions are omitted in the embodiments,
The description focuses on the characteristic parts.

【００６１】[0061]

【実施例】本実施例は、２値画像を適応型算術符号化方
式によって符号化する符号化装置に本発明の技術的思想
を適用したものであり、その構成を図１に示す。本実施
例の画像符号化装置は、入力画像データを２値シンボル
列として入力するシンボル系列読み取り部２００と、シ
ンボル系列読み取り部２００にて読み取られた２値シン
ボル列を記憶するシンボル系列記憶部２０２と、シンボ
ル系列記憶部２０２に記憶されている２値シンボル列の
圧縮を行うために、必要な情報として、圧縮しようとす
る符号化対象シンボルに最も相関の深いシンボルパター
ン（以下、「テンプレート」と称する）を２値シンボル
列から選択する画像参照シンボル選択部２０４とを備え
ている。また、図１２に示す内容のデータを記憶する状
態番号／優勢シンボル記憶部２０６と、画像参照シンボ
ル選択部２０４にて取り出された参照シンボルの内容が
示す値（以下、「コンテクスト」あるいは「ＣＸ」と記
述する）に基づき、符号化対象シンボルが状態番号／優
勢シンボル記憶部２０６に記憶されている推測値（高い
確率で出現するシンボル値，優勢シンボル「ＭＰＳ」）
と等しいか否かの情報を出力する予測変換処理部２０８
とを更に備えている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In this embodiment, the technical idea of the present invention is applied to a coding apparatus for coding a binary image by an adaptive arithmetic coding system, and the configuration is shown in FIG. The image encoding apparatus according to the present embodiment includes a symbol sequence reading unit 200 that inputs input image data as a binary symbol sequence, and a symbol sequence storage unit 202 that stores the binary symbol sequence read by the symbol sequence reading unit 200. In order to compress the binary symbol string stored in the symbol sequence storage unit 202, symbol information (hereinafter, referred to as “template”) having the highest correlation with the encoding target symbol to be compressed is necessary information. ) Is selected from the binary symbol sequence. Further, a state number / dominant symbol storage unit 206 for storing data having the contents shown in FIG. 12 and a value (hereinafter, “context” or “CX”) indicated by the contents of the reference symbol extracted by the image reference symbol selection unit 204 The symbol to be encoded is stored in the state number / dominant symbol storage unit 206 based on the estimated value (the symbol value that appears with a high probability, the superior symbol “MPS”).
Predictive conversion processing unit 208 that outputs information as to whether or not it is equal to
And further provided.

【００６２】図１において、符号２１０は、各状態番号
に対して予め定められた劣勢シンボルＬＰＳの確率領域
の大きさ（ＬＳＺ）及び状態番号ＳＴの遷移情報を記憶
した確率推定テーブルである。確率推定テーブル２１０
の内容は、図１３に示す通りである。In FIG. 1, reference numeral 210 denotes a probability estimation table that stores the size (LSZ) of the probability region of the inferior symbol LPS and the transition information of the state number ST that are predetermined for each state number. Probability estimation table 210
Are as shown in FIG.

【００６３】符号２１２は、予測変換処理部２０８の出
力と、状態番号／優勢シンボル記憶部２０６から読み出
された状態番号ＳＴとＭＰＳ値と、確率推定テーブル２
１０から読み出された劣勢シンボルＬＰＳの出現確率領
域幅の値（ＬＳＺ）及び状態遷移情報を元に、符号化対
象シンボルに対して算術符号化処理を行う算術符号化部
である。Reference numeral 212 denotes the output of the predictive conversion processing unit 208, the state number ST and MPS value read from the state number / dominant symbol storage unit 206, and the probability estimation table 2
An arithmetic encoding unit that performs an arithmetic encoding process on the encoding target symbol based on the value (LSZ) of the appearance probability area width of the inferior symbol LPS read from 10 and the state transition information.

【００６４】上記のような装置によて２値算術符号化処
理を行う場合には、まず、２値算術符号化装置全体の初
期化を行う。すなわち、状態番号／優勢シンボル記憶部
２０６に記憶されている状態番号（ＳＴ）および優勢シ
ンボルＭＰＳの値を全てのコンテクストＣＸに対してゼ
ロにセットする。When the binary arithmetic coding process is performed by the above-described device, first, the entire binary arithmetic coding device is initialized. That is, the values of the state number (ST) and the dominant symbol MPS stored in the state number / dominant symbol storage unit 206 are set to zero for all contexts CX.

【００６５】次に、図１４に示す区間レジスタ（Ａレジ
スタ）によって示される確率領域のＭＰＳ領域の幅を１
００００Ｈｅｘにセットし、符号レジスタ（Ｃレジス
タ）によって示される確率領域のＭＰＳ領域の幅Ａの下
界値を０にセットし、符号出力のためのシフト数をカウ
ントするカウンタ（以下、「ＣＴ」と示す）を所定の値
にセットする。次に、画像参照シンボル選択部２０４
は、上述したテンプレートを用い、符号化対象シンボル
及び符号化するためのコンテクストをシンボル系列記憶
部２０２に記憶された２値シンボル列よりロードする。Next, the width of the MPS area of the probability area indicated by the section register (A register) shown in FIG.
0000Hex, sets the lower bound of the width A of the MPS area of the probability area indicated by the code register (C register) to 0, and counts the number of shifts for code output (hereinafter referred to as “CT”). ) Is set to a predetermined value. Next, the image reference symbol selection unit 204
Loads the symbol to be encoded and the context to be encoded from the binary symbol sequence stored in the symbol sequence storage unit 202 using the above-described template.

【００６６】次に、２値算術符号化処理を開始する。最
初に、予測変換処理部２０８において、図２１に示す手
順に従い、符号化対象シンボルの値とコンテクストＣＸ
に対応した状態番号／優勢シンボル記憶部２０６に記憶
された優勢シンボルＭＰＳの値（以後「ＭＰＳ（Ｃ
Ｘ）」と示す）とを比較する。符号化対象シンボルの値
とＭＰＳ（ＣＸ）が等しければ符号化対象シンボルは優
勢シンボルＭＰＳということになり、図２３に示す処理
を行う。一方、符号化対象シンボルの値とＭＰＳ（Ｃ
Ｘ）が等しくなければ符号化対象シンボルは劣勢シンボ
ルＬＰＳということになり、図２２に示す処理を行う。Next, the binary arithmetic coding process is started. First, in the predictive conversion processing unit 208, the value of the encoding target symbol and the context CX are set according to the procedure shown in FIG.
, The value of the superior symbol MPS stored in the superior symbol storage unit 206 (hereinafter “MPS (C
X) "). If the value of the encoding target symbol is equal to MPS (CX), the encoding target symbol is determined to be the dominant symbol MPS, and the processing shown in FIG. 23 is performed. On the other hand, the value of the encoding target symbol and MPS (C
If X) is not equal, the encoding target symbol is the inferior symbol LPS, and the processing shown in FIG. 22 is performed.

【００６７】符号化対象シンボルが優勢シンボルＭＰＳ
であった場合、図２３に示すように、２値算術符号化部
２１２においては、コンテクストＣＸの現在の状態をＳ
Ｔ（ＣＸ）、その状態ＳＴ（ＣＸ）において劣勢シンボ
ルＬＰＳに対して割り当てられる領域幅をＬＳＺ（ＳＴ
（ＣＸ））と表現すると、区間レジスタ（Ａレジスタ）
の内容をＡ＝Ａ−ＬＳＺ（ＳＴ（ＣＸ））のように処理
する（図１５参照）。また、現在までに符号化したシン
ボル列の出現確率に対応した確率領域幅Ａを、次の符号
化対象シンボルに対して期待される劣勢シンボルＬＰＳ
と優勢シンボルＭＰＳの出現推定確率で分割し、画像の
符号化対象シンボル（画素）ＰＩＸが優勢シンボルＭＰ
Ｓであれば、図１５における確率領域の優勢シンボルＭ
ＰＳの領域が符号化対象シンボルに割り当てられる。The symbol to be encoded is the dominant symbol MPS
23, the binary arithmetic coding unit 212 changes the current state of the context CX to S, as shown in FIG.
T (CX), the state width assigned to the inferior symbol LPS in the state ST (CX) is LSZ (STX
(CX)), the section register (A register)
Is processed as A = A-LSZ (ST (CX)) (see FIG. 15). Further, the probability region width A corresponding to the appearance probability of the symbol sequence encoded up to now is set to the expected symbol LPS expected for the next symbol to be encoded.
And the symbol to be coded (pixel) PIX of the image is divided by the presumed symbol MPS
If S, the dominant symbol M in the probability region in FIG.
The PS area is allocated to the encoding target symbol.

【００６８】図１５においては、符号化対象シンボルの
出現する確率領域の大きさを示す値はＡ’の値であるた
め、Ａ−ＬＳＺを求めることによって符号化対象シンボ
ルとして優勢シンボルＭＰＳが出現する場合に割り当て
られる確率領域幅を求めることができる。次に、求めた
区間レジスタ（Ａレジスタ）の値を図１６におけるＨａ
ｌｆで示される８０００Ｈｅｘと比較し、８０００Ｈｅ
ｘ以上であれば処理を終了し、８０００Ｈｅｘ未満であ
れば正規化処理を行う。In FIG. 15, since the value indicating the size of the probability region in which the symbol to be encoded appears is the value of A ', the dominant symbol MPS appears as the symbol to be encoded by calculating A-LSZ. The probability region width to be assigned in the case can be obtained. Next, the obtained value of the section register (A register) is converted to Ha in FIG.
8000 Hex compared to 8000 Hex
If the value is equal to or more than x, the process is terminated.

【００６９】図４は、算術符号化部２１２内に設けられ
た本発明の符号化器の構成を示す。図４において、２５
０は情報源のシンボル系列の生起確率領域区間を格納す
る１６ビットの区間レジスタ（Ａレジスタ）であり、２
５１はＡレジスタ２５０のビットシフトのためのバレル
シフタである。バレルシフタ２５１は、Ａレジスタ２５
０に格納されたデータを一度に複数ビットシフトするよ
うに構成されている。２５２は、１６ビットの減算器で
あり、バレルシフタ２５１の出力と、確率推定テーブル
２１０より供給される劣勢シンボル出現確率領域の推定
値（ＬＳＺ）とを入力とし、優勢シンボル（ＭＰＳ）が
出現する場合に割り当てる情報源の生起確率領域区間
（Ａ−ＬＳＺ）を算出する。２５３は、減算器２５２の
出力か確率推定テーブル２１０より供給される劣勢シン
ボル出現確率領域の推定値ＬＳＺの一方を選択する選択
器であり、当該選択器２５３の出力はＡレジスタ２５０
に保持される。FIG. 4 shows the configuration of the encoder of the present invention provided in arithmetic coding section 212. In FIG. 4, 25
0 is a 16-bit section register (A register) for storing the occurrence probability area section of the symbol sequence of the information source;
Reference numeral 51 denotes a barrel shifter for bit shifting of the A register 250. The barrel shifter 251 includes the A register 25
The data stored in 0 is shifted by a plurality of bits at a time. Reference numeral 252 denotes a 16-bit subtractor, which receives as input the output of the barrel shifter 251 and the estimated value (LSZ) of the inferior symbol appearance probability area supplied from the probability estimation table 210, and in which a superior symbol (MPS) appears. Calculates the occurrence probability area section (A-LSZ) of the information source to be assigned to. A selector 253 selects one of the output of the subtractor 252 and the estimated value LSZ of the inferior symbol appearance probability area supplied from the probability estimation table 210. The output of the selector 253 is the A register 250.
Is held.

【００７０】２５４は、確率推定テーブル２１０より供
給される劣勢シンボル出現確率領域の推定値（ＬＳＺ）
を左に１ビットシフトして、２倍の値にするシフト処理
部である。図５に当該シフト処理部の構成を示す。２５
５は、シフト処理部２５４の出力とバレルシフタ２５１
の出力を入力とし、それら値の大きさを比較する比較器
である。この比較器２５５は、優勢シンボル（ＭＰＳ）
が出現する場合に割り当てる情報源のシンボル系列の生
起確率領域区間（Ａ−ＬＳＺ）と劣勢シンボル（ＬＰ
Ｓ）が出現する場合に割り当てる情報源のシンボル系列
の生起確率領域区間（ＬＳＺ）を比較する役割を担う。Reference numeral 254 denotes an estimated value (LSZ) of the inferior symbol appearance probability area supplied from the probability estimation table 210.
Is shifted to the left by one bit to obtain a double value. FIG. 5 shows the configuration of the shift processing unit. 25
5 is the output of the shift processing unit 254 and the barrel shifter 251
Is a comparator which receives the outputs of the above as inputs and compares the magnitudes of these values. This comparator 255 provides a dominant symbol (MPS)
Appears, the occurrence probability area section (A-LSZ) of the symbol sequence of the information source to be allocated and the inferior symbol (LP)
S) plays a role in comparing the occurrence probability area sections (LSZ) of the symbol sequence of the information source to be allocated when S appears.

【００７１】２５６は、減算器２５２の出力値を一定値
０ｘ８０００と比較判定する判定器である。２５７は、
予測変換処理部２０８より供給される予測誤差信号と比
較器２５５の比較結果とに基づいて選択器２５３の選択
信号を発生する選択信号生成器である。ここで、符号化
対象シンボルと予測値（ＭＰＳ）が一致し、Ａ−ＬＳＺ
＜ＬＳＺの場合には選択器２５３はＬＳＺを選択し、符
号化対象シンボルと予測値（ＭＰＳ）が一致し、Ａ−Ｌ
ＳＺ≧ＬＳＺの場合には選択器２５３は減算器２５２の
出力を選択するようになっている。一方、符号化対象シ
ンボルと予測値（ＭＰＳ）が一致せず、Ａ−ＬＳＺ＜Ｌ
ＳＺの場合には選択器２５３は減算器２５２の出力を選
択し、符号化対象シンボルと予測値（ＭＰＳ）が一致せ
ず、Ａ−ＬＳＺ≧ＬＳＺの場合には選択器２５３はＬＳ
Ｚを選択する。Reference numeral 256 denotes a decision unit for comparing and judging the output value of the subtracter 252 with a constant value 0x8000. 257 is
The selection signal generator generates a selection signal of the selector 253 based on the prediction error signal supplied from the prediction conversion processing unit 208 and the comparison result of the comparator 255. Here, the encoding target symbol matches the predicted value (MPS), and A-LSZ
In the case of <LSZ, the selector 253 selects LSZ, the symbol to be coded matches the predicted value (MPS), and A-L
When SZ ≧ LSZ, the selector 253 selects the output of the subtractor 252. On the other hand, the encoding target symbol and the prediction value (MPS) do not match, and A-LSZ <L
In the case of SZ, the selector 253 selects the output of the subtractor 252. When the encoding target symbol does not match the predicted value (MPS), and when A-LSZ ≧ LSZ, the selector 253 selects the LS
Select Z.

【００７２】２７４は、確率推定テーブル２１０の出力
ＬＳＺを入力とし、ＬＳＺに対し図２６のようなシフト
数を算出するプライオリティエンコーダであり、図２に
その構成を示す。また、図３はプライオリティエンコー
ダ２７４の入力ＬＳＺと出力ｓｈｉｆｔ＿ＬＳＺの関係
を示す真理値表を示す。なお、図３において２進数で示
す入力値ＬＳＺのうち「ｘ」は０又は１を表すものとす
る。図２及び図３より解るように、本実施例のプライオ
リティエンコーダ２７４は、確率推定テーブル２１０か
ら供給される入力ＬＳＺの最上位の「１」の位置を検出
し、その位置に対応した４ｂｉｔの出力信号（ｓｈｉｆ
ｔ＿ＬＳＺ）を生成する。Reference numeral 274 denotes a priority encoder which receives the output LSZ of the probability estimation table 210 and calculates the number of shifts as shown in FIG. 26 for the LSZ. FIG. 2 shows the configuration of the priority encoder. FIG. 3 is a truth table showing the relationship between the input LSZ of the priority encoder 274 and the output shift_LSZ. Note that “x” in the input value LSZ represented by a binary number in FIG. 3 represents 0 or 1. 2 and 3, the priority encoder 274 according to the present embodiment detects the position of the highest-order “1” of the input LSZ supplied from the probability estimation table 210, and outputs a 4-bit corresponding to the position. Signal (sif
t_LSZ).

【００７３】２５８は、予測変換処理部２０８より供給
される予測誤差信号と、減算器２５２の出力の１５番目
のビット（ＭＳＢは１６番目）と、判定器２５６の判定
結果と、比較器２５５の比較結果とに基づいてＡレジス
タ２５０のシフト量を決定するシフト量決定部である。
シフト量決定部２５８は、符号化対象シンボルと予測値
（ＭＰＳ）が一致し、Ａ−ＬＳＺ≧０ｘ８０００の場合
にはシフト量０、符号化対象シンボルと予測値（ＭＰ
Ｓ）が一致し、Ａ−ＬＳＺ＜０ｘ８０００の場合にはシ
フト量１を出力する。一方、符号化対象シンボルと予測
値（ＭＰＳ）が一致せず、Ａ−ＬＳＺ＜ＬＳＺ（図２２
のパス２）であり、減算器２５２の１５番目のビットが
１の時はシフト量１、符号化対象シンボルと予測値（Ｍ
ＰＳ）が一致せず、Ａ−ＬＳＺ＜ＬＳＺ（図２２のパス
２）であり、減算器２５２の１５番目のビットが０の時
はシフト量２、符号化対象シンボルと予測値（ＭＰＳ）
が一致せず Ａ−ＬＳＺ≧ＬＳＺ（図２２のパス１）の
場合は、プライオリティエンコーダ２７４から供給され
るＳｈｉｆｔ＿ＬＳＺをシフト量として出力する。Reference numeral 258 denotes a prediction error signal supplied from the prediction conversion processing unit 208, the fifteenth bit (MSB is the 16th) of the output of the subtractor 252, the determination result of the determiner 256, The shift amount determining unit determines the shift amount of the A register 250 based on the comparison result.
The shift amount determination unit 258 determines that the shift amount is 0, the encoding target symbol and the prediction value (MPS) match when the encoding target symbol and the prediction value (MPS) match, and A-LSZ ≧ 0x8000.
S) coincide with each other, and when A-LSZ <0x8000, the shift amount 1 is output. On the other hand, the encoding target symbol does not match the predicted value (MPS), and A-LSZ <LSZ (FIG. 22).
When the 15th bit of the subtractor 252 is 1, the shift amount is 1, the encoding target symbol and the prediction value (M
PS) do not match, A-LSZ <LSZ (pass 2 in FIG. 22), and when the 15th bit of the subtractor 252 is 0, the shift amount is 2, the encoding target symbol and the prediction value (MPS)
If A-LSZ ≧ LSZ (pass 1 in FIG. 22), Shift_LSZ supplied from the priority encoder 274 is output as the shift amount.

【００７４】２５９は、前記シフト量決定手段２５８の
出力を格納するシフト量レジスタであり、当該シフト量
レジスタ２５９の出力はバレルシフタ２５１に接続され
ている。２６０，２６１，２６２はレジスタであり、レ
ジスタ２６０は減算器２５２の出力を保持し、レジスタ
２６１はシフト量レジスタ２５９の出力を保持し、２６
２は選択信号生成器２５７の出力を保持する。２６３
は、符号データを格納する符号レジスタ（Ｃレジスタ）
であり、選択器２６６の出力信号が供給される。２６４
は、レジスタ２６１が保持しているシフト量分だけＣレ
ジスタ２６３の出力をシフトするバレルシフタである。Reference numeral 259 denotes a shift amount register for storing the output of the shift amount determining means 258, and the output of the shift amount register 259 is connected to the barrel shifter 251. 260, 261 and 262 are registers, the register 260 holds the output of the subtractor 252, the register 261 holds the output of the shift amount register 259,
2 holds the output of the selection signal generator 257. 263
Is a code register (C register) that stores code data
And the output signal of the selector 266 is supplied. 264
Is a barrel shifter that shifts the output of the C register 263 by the shift amount held by the register 261.

【００７５】２６５は、レジスタ２６０の出力とバレル
シフタ２６４の出力を入力とする座標計算用の加算器で
ある。２６６は、加算器２６５の出力またはクリア処理
部２６９の出力の一方を選択する選択器であり、選択信
号生成器２５７の出力を保持するレジスタ２６２の出力
として供給される選択信号に基づいて動作する。２６７
は、ＣＴ（カウント）値を保持するためのＣＴレジスタ
であり、ＣＴ値の更新値はＣＴレジスタ２６７が保持し
ている値とシフト量レジスタ２６１の保持している値で
決まる。その関係を図６に示す。２６８は、図６に示し
たＣＴ更新処理を行うＣＴ更新処理符号出力制御部であ
る。符号出力時には、図７及び図８に示すように、符号
として取り出されるバレルシフタ２６４の出力の一部を
０にクリアする必要がある。ＣＴ更新処理符号出力制御
部２６８は、このような場合に、クリアすべきバレルシ
フタ２６４の出力ビットをクリア処理部２６９に知らせ
る機能を有する。ＣＴ更新処理符号出力制御部２６８
は、更に、バレルシフタ２６４の出力から符号として取
り出すデータ位置を選択器２７０に知らせる。Reference numeral 265 denotes an adder for coordinate calculation which receives the output of the register 260 and the output of the barrel shifter 264 as inputs. A selector 266 selects one of the output of the adder 265 and the output of the clear processing unit 269, and operates based on a selection signal supplied as an output of the register 262 holding the output of the selection signal generator 257. . 267
Is a CT register for holding a CT (count) value, and the updated value of the CT value is determined by the value held by the CT register 267 and the value held by the shift amount register 261. FIG. 6 shows the relationship. Reference numeral 268 denotes a CT update processing code output control unit that performs the CT update processing shown in FIG. At the time of code output, as shown in FIGS. 7 and 8, a part of the output of the barrel shifter 264 extracted as a code needs to be cleared to zero. In such a case, the CT update processing code output control unit 268 has a function of notifying the clear processing unit 269 of an output bit of the barrel shifter 264 to be cleared. CT update code output control unit 268
Informs the selector 270 of the data position to be extracted as a code from the output of the barrel shifter 264.

【００７６】２６９は、ＣＴ更新処理符号出力制御部２
６８からの信号に基づいて、クリアすべきバレルシフタ
２６４の出力ビットをクリアするクリア処理部である。
２７０は、ＣＴ更新処理符号出力制御部２６８からの信
号に基づいて、バレルシフタ２６４の出力から符号とし
てのデータ取り出す選択器である。２７１は、選択器２
７０の出力を保持する出力符号レジスタである。また、
２７２は桁上がり制御部であり、符号出力部２７３から
最終的に符号化された符号データが出力されるようにな
っている。Reference numeral 269 denotes a CT update processing code output control unit 2
A clear processing unit that clears the output bit of the barrel shifter 264 to be cleared based on the signal from 68.
A selector 270 extracts data as a code from the output of the barrel shifter 264 based on a signal from the CT update code output controller 268. 271 is a selector 2
70 is an output code register that holds the output of 70. Also,
Reference numeral 272 denotes a carry control unit, from which a code output unit 273 outputs finally encoded code data.

【００７７】図７は、符号レジスタ（Ｃレジスタ）２６
３のシフト数が１０で、ＣＴレジスタ２６７のカウント
値（ＣＴ値）が６の場合のシフト処理動作を示す。ま
た、図８は、符号レジスタ（Ｃレジスタ）２６３のシフ
ト数が１５で、ＣＴレジスタ２６７のカウント値（ＣＴ
値）が１の場合のシフト処理動作を示す。なお、符号出
力（ＢＹＴＥＯＵＴ）がある場合、バレルシフタ２６４
の出力データから符号データを取り出し、その部分をク
リア処理部２６９において０にクリアする。符号データ
の取り出しビット位置は固定的なものではなく、バレル
シフタ２６４によるシフト数とＣＴレジスタ２６７のカ
ウント値（ＣＴ値）によって決まる。FIG. 7 shows a code register (C register) 26.
The shift processing operation when the shift number of 3 is 10 and the count value (CT value) of the CT register 267 is 6 is shown. FIG. 8 shows that the shift number of the code register (C register) 263 is 15 and the count value (CT
(Shift) when the value is 1. When there is a sign output (BYTEOUT), the barrel shifter 264
The code data is extracted from the output data of (1), and that portion is cleared to 0 by the clear processing unit 269. The extraction bit position of the code data is not fixed, but is determined by the number of shifts by the barrel shifter 264 and the count value (CT value) of the CT register 267.

【００７８】上記のような本実施例においては、Ａレジ
スタ２５０のデータをモニタすることなく１つのクロッ
クでバレルシフト動作を実現している。すなわち、Ａレ
ジスタ２５０のデータとしてＬＳＺが選択された場合の
バレルシフト数を予めプライオリティエンコーダ２７４
で算出している。そして、例えば、図２２のパス１を通
る場合、確率推定テーブル２１０から読み出されたＬＳ
Ｚを入力とし、予めバレルシフト数を算出しているプラ
イオリティエンコーダ２７４の出力 （ｓｈｉｆ
ｔ＿ＬＳＺ）を選択してシフト量レジスタ２５９に保持
する。図２２のバス２を通る場合は、図２２のＳ１のＡ
−ＬＳＺの最上位ビットの次の下位ビットの値から決ま
るバレルシフト数（１又は２）を選択してシフト量レジ
スタ２５９に保持する。図２３にパス１を通る場合に
は、正規化を行わないため、バレルシフト数として値０
をシフト量レジスタ２５９に保持する。図２３のパス２
又は３を通る場合には、バレルシフト数として値１をシ
フト量レジスタ２５９に保持する。このように、全ての
パターンに対応したバレルシフト数がシフト量レジスタ
２５９に保持されているため、１つのクロックサイクル
の最初に即座にバレルシフト動作を行うことができ、従
来に比べて正規化処理動作の高速化が図れるというメリ
ットがある。また、その結果、符号化処理の速度が向上
する。In this embodiment as described above, the barrel shift operation is realized by one clock without monitoring the data of the A register 250. That is, the number of barrel shifts when LSZ is selected as the data of the A register 250 is determined in advance by the priority encoder 274.
It is calculated by Then, for example, when passing through the path 1 in FIG.
The output of the priority encoder 274 which receives Z as an input and calculates the barrel shift number in advance (sif
t_LSZ) is selected and held in the shift amount register 259. When passing through the bus 2 in FIG. 22, A1 in S1 in FIG.
-The number of barrel shifts (1 or 2) determined from the value of the lower bit next to the most significant bit of the LSZ is selected and held in the shift amount register 259. In the case of passing the path 1 in FIG. 23, since the normalization is not performed, the value 0 is set as the barrel shift number.
Is held in the shift amount register 259. Pass 2 in FIG.
Or, when passing through 3, the value 1 is held in the shift amount register 259 as the barrel shift number. As described above, since the barrel shift numbers corresponding to all the patterns are held in the shift amount register 259, the barrel shift operation can be performed immediately at the beginning of one clock cycle. There is an advantage that the operation can be speeded up. As a result, the speed of the encoding process is improved.

【００７９】図９は、区間レジスタ（Ａレジスタ）２５
０に対する区間演算と正規化処理（シフト動作）及び、
符号レジスタ（Ｃレジスタ）２６３に対する座標計算と
正規化処理（シフト動作）の様子を示す。本実施例にお
いては、正規化の際のシフト数に関係なくＡレジスタ２
５０に対する区間演算と正規化処理（シフト動作）を１
クロックで行う。また、同様に、正規化の際のシフト数
に関係なくＣレジスタ２６３に対する座標計算と正規化
処理（シフト動作）を１クロックで行う。なお、符号化
対象シンボルは、システムクロックの３クロック毎に入
力するものとする。FIG. 9 shows a section register (A register) 25.
Interval operation and normalization process (shift operation) for 0,
The coordinate calculation and normalization processing (shift operation) for the code register (C register) 263 are shown. In this embodiment, the A register 2 is used regardless of the number of shifts at the time of normalization.
Interval calculation and normalization processing (shift operation) for 50
Perform with clock. Similarly, regardless of the number of shifts during normalization, coordinate calculation and normalization processing (shift operation) for the C register 263 are performed in one clock. It is assumed that the encoding target symbol is input every three system clocks.

【００８０】図９において、１番目のクロックでは状態
番号／優勢シンボル記憶部２０６から、コンテクスト＃
１に対応する状態番号（ＳＴ）と予測値（ＭＰＳ）とを
読み出す。２番目のクロックでは、算術符号化部２１２
においてコンテクスト＃１に対する区間演算を行う。次
に、３番目のクロックでは、２番目のクロックでの区間
演算の結果をＡレジスタ２５０に保持すると共に、当該
保持した値に基づいて状態番号／優勢シンボル記憶部２
０６のデータを更新する。３番目のクロックでは、更
に、コンテクスト＃１に対する座標計算を行う。In FIG. 9, in the first clock, the context #
The state number (ST) and predicted value (MPS) corresponding to 1 are read. In the second clock, the arithmetic encoder 212
Perform an interval operation on context # 1. Next, in the third clock, the result of the interval operation in the second clock is stored in the A register 250, and the state number / dominant symbol storage unit 2 is stored based on the stored value.
06 data is updated. In the third clock, the coordinate calculation for context # 1 is further performed.

【００８１】４番目のクロックでは、３番目のクロック
でのコンテクスト＃１に対する座標計算結果をＣレジス
タ２６３に保持する。４番目のクロックでは、更に、状
態番号／優勢シンボル記憶部２０６からコンテクスト＃
２に対応する状態番号（ＳＴ）と予測値（ＭＰＳ）を読
み出す。５番目のクロックでは、状態番号／優勢シンボ
ル記憶部２０６から読み出した情報（ＳＴ，ＭＰＳ）に
基づいて、コンテクスト＃２に対する区間演算を行う。
６番目のクロックでは、５番目のクロックでの区間演算
結果（コンテクスト＃２に対する結果）をＡレジスタ２
５０に保持する。６番目のクロックでは、更に、状態番
号／優勢シンボル記憶部２０６に対して、コンテクスト
＃２に対応する状態番号（ＳＴ）及び予測値（ＭＰＳ）
の更新を行う。In the fourth clock, the coordinate calculation result for context # 1 in the third clock is held in the C register 263. In the fourth clock, the state # / dominant symbol storage unit 206 further stores a context #
The state number (ST) and the predicted value (MPS) corresponding to 2 are read. In the fifth clock, interval calculation for context # 2 is performed based on the information (ST, MPS) read from the state number / dominant symbol storage unit 206.
In the sixth clock, the result of the section operation at the fifth clock (result for context # 2) is stored in A register 2
Hold at 50. At the sixth clock, the state number (ST) and the predicted value (MPS) corresponding to the context # 2 are further stored in the state number / dominant symbol storage unit 206.
Update.

【００８２】７番目のクロックでは、６番目のクロック
でのコンテクスト＃２に対する座標計算結果をＣレジス
タ２６３に保持する。７番目のクロックでは、更に、コ
ンテクスト＃３に対応する状態番号（ＳＴ）及び予測値
（ＭＰＳ）を状態番号／優勢シンボル記憶部２０６から
読み出す。８番目のクロックでは、Ａレジスタ２５０の
出力を２ビット左（上位側）にシフトし、その値と、７
番目のクロックで状態番号／優勢シンボル記憶部２０６
から読み出されたデータに基づいて、コンテクスト＃３
に対する区間演算を行う。At the seventh clock, the coordinate calculation result for context # 2 at the sixth clock is held in the C register 263. At the seventh clock, the state number (ST) and predicted value (MPS) corresponding to context # 3 are further read from state number / dominant symbol storage section 206. In the eighth clock, the output of the A register 250 is shifted to the left (upper side) by two bits,
State number / dominant symbol storage unit 206 at the second clock
Context # 3 based on the data read from
Interval calculation is performed.

【００８３】９番目のクロックでは、８番目のクロック
における区間演算結果をＡレジスタ２５０に保持する。
また、当該区間演算結果に基づいて、状態番号／優勢シ
ンボル記憶部２０６におけるコンテクスト＃３に対応す
るデータ（ＳＴ，ＭＰＳ）を更新する。更に、Ｃレジス
タ２６３が保持しているコンテクスト＃２の座標データ
を左（上位側）に２ビットシフトすると共に、コンテク
スト＃３に対する座標計算を行う。At the ninth clock, the result of the section operation at the eighth clock is held in the A register 250.
Further, based on the section calculation result, data (ST, MPS) corresponding to context # 3 in state number / dominant symbol storage section 206 is updated. Further, the coordinate data of the context # 2 held by the C register 263 is shifted to the left (upper side) by 2 bits, and the coordinates of the context # 3 are calculated.

【００８４】以上のように、本実施例においては、正規
化の際のシフト数の大小に関係なく、一つのコンテクス
トに対して一定のクロックレート（３クロック）で符号
化処理を行うことができる。すなわち、バレルシフタ２
５１の出力を減算器２５２の入力としているため、Ａレ
ジスタ２５０に対する正規化処理と区間演算（Ａ−ＬＳ
Ｚ）を１つのクロックサイクル内で行うことができる。As described above, in the present embodiment, the encoding process can be performed on one context at a constant clock rate (3 clocks) regardless of the magnitude of the number of shifts at the time of normalization. . That is, barrel shifter 2
51 is used as the input of the subtractor 252, the normalization process and the interval calculation (A-LS
Z) can be performed within one clock cycle.

【００８５】また、減算器２５２の演算結果を保持する
レジスタ２６０の出力をＣレジスタ２６３の座標値を求
める加算器２６５の入力としているため、Ａレジスタ２
５０に対する区間演算（Ａ−ＬＳＺ）と、Ｃレジスタ２
６３に対する座標計算（Ｃ＋（Ａ−ＬＳＺ））とを別々
のクロックサイクルで行え、クロックの周期を短くする
ことができる。Since the output of the register 260 holding the operation result of the subtracter 252 is used as the input of the adder 265 for obtaining the coordinate value of the C register 263, the A register 2
Interval calculation (A-LSZ) for C.50 and C register 2
The coordinate calculation (C + (A-LSZ)) for 63 can be performed in separate clock cycles, and the clock cycle can be shortened.

【００８６】また、クリア処理部２６９の出力を加算器
２６５の入力としているため、Ｃレジスタ２６３に対す
る正規化処理と座標計算（Ｃ＋（Ａ−ＬＳＺ））を１つ
のクロックサイクル内で行うことができ、一定の時間で
Ｃレジスタ２６３に対する処理が実行される。Since the output of the clear processing unit 269 is used as the input of the adder 265, the normalization process and the coordinate calculation (C + (A-LSZ)) for the C register 263 can be performed within one clock cycle. , A process for the C register 263 is executed in a fixed time.

【００８７】更に、上記実施例の画像符号化装置は、符
号化対象シンボルが劣勢シンボル（ＬＰＳ）の場合に割
り当てられる確率数直線上の領域区間（ＬＳＺ）を１ビ
ットシフトするシフト処理部２５４と、入力画像データ
の出現確率領域区間データとシフト処理部２５４の出力
データとを比較する比較器２５５とを設けているため、
Ａレジスタ２５０に保持されているデータとシフト処理
部２５４の出力データとを直接比較することにより、減
算器の部分を省略することができる。その結果、符号化
対象シンボルが優勢シンボルＭＰＳの場合に割り当てる
区間 （Ａ−ＬＳＺ）と、劣勢シンボルＬＰＳの場
合に割り当てられる区間（ＬＳＺ）との比較に要する時
間を従来の半分近くに短縮することができる。Further, the image coding apparatus of the above embodiment has a shift processing section 254 for shifting the area section (LSZ) on the probability number line assigned by 1 bit when the coding target symbol is the inferior symbol (LPS). And a comparator 255 for comparing the appearance probability area section data of the input image data with the output data of the shift processing unit 254,
By directly comparing the data held in the A register 250 with the output data of the shift processing unit 254, the subtractor can be omitted. As a result, the time required for comparing the section (A-LSZ) allocated when the encoding target symbol is the superior symbol MPS and the section (LSZ) allocated when the encoding target symbol is the lower symbol LPS is reduced to almost half of the related art. Can be.

【００８８】図１０は、上記実施例の２値算術符号化装
置によって符号化された２値シンボル列を復号する２値
算術復号化装置の構成を示す。図１０において、確率推
定テーブル３１０は、コンテクストの各状態において劣
勢シンボルＬＰＳに対してどの程度の確率領域を割り当
てるのが最適か、正規化が発生した場合の状態遷移先と
してはどの状態番号ＳＴが適当かを統計的に求めて作成
されたテーブルであり、図１に示す符号化装置の確率推
定テーブル２１０と同一である。状態番号／優勢シンボ
ル記憶部３０６は、符号化装置における状態番号／優勢
シンボル記憶部２０６と同様なフォーマットおよびデー
タを持つ記憶装置である。シンボル系列記憶部３０２
は、逆予測変換処理部３０８から出力される復号された
２値シンボル列を記憶するようになっている。FIG. 10 shows a configuration of a binary arithmetic decoding device for decoding a binary symbol sequence encoded by the binary arithmetic coding device of the above embodiment. In FIG. 10, the probability estimation table 310 indicates the optimal amount of the probability region to be assigned to the inferior symbol LPS in each state of the context, and the state number ST as the state transition destination when normalization occurs. This is a table created by statistically determining whether it is appropriate or not, and is the same as the probability estimation table 210 of the encoding device shown in FIG. The state number / dominant symbol storage unit 306 is a storage device having the same format and data as the state number / dominant symbol storage unit 206 in the encoding device. Symbol sequence storage unit 302
Stores the decoded binary symbol sequence output from the inverse prediction conversion processing unit 308.

【００８９】画像参照シンボル選択部３０４は、シンボ
ル系列記憶部３０２に記憶されている復号された２値シ
ンボル列から、符号化装置と同様のテンプレートに従っ
て参照シンボルを選択する。逆予測変換処理部３０８
は、状態番号／優勢シンボル記憶部３０６から読み出さ
れた優勢シンボルＭＰＳ値と算術復号化部３１２より得
られた復号対象シンボルが、優勢シンボルＭＰＳか劣勢
シンボルＬＰＳかという情報から符号化前の２値シンボ
ル列を出力する。算術復号化部３１２は、符号データ
と、状態番号／優勢シンボル記憶部３０６から読み出し
た状態番号とＭＰＳ値と、確率推定テーブル３１０から
読み出した劣勢シンボルＬＰＳの出現確率領域幅の値お
よび状態遷移情報を元に、復号対象シンボルがそのコン
テクストにおいて優勢シンボルＭＰＳであったか劣勢シ
ンボルＬＰＳであったのかを出力すると共に、状態遷移
を実行して状態番号／優勢シンボル記憶部３０６の更新
を行う。The image reference symbol selection section 304 selects a reference symbol from the decoded binary symbol sequence stored in the symbol sequence storage section 302 according to the same template as that of the coding apparatus. Inverse prediction conversion processing unit 308
Is determined from the information indicating whether the dominant symbol MPS value read from the state number / dominant symbol storage unit 306 and the decoding target symbol obtained from the arithmetic decoding unit 312 are the dominant symbol MPS or the inferior symbol LPS, Output a value symbol sequence. Arithmetic decoding section 312 includes code data, state number and MPS value read from state number / dominant symbol storage section 306, value of occurrence probability area width of inferior symbol LPS read from probability estimation table 310, and state transition information , Outputs whether the decoding target symbol is the superior symbol MPS or the inferior symbol LPS in the context, and executes the state transition to update the state number / dominant symbol storage unit 306.

【００９０】次に、上記２値算術復号化装置における２
値算術復号化の処理手順について説明する。なお、算術
符号化方式と復号化方式の対称性により、復号化装置の
ほとんどの動作は符号化装置のそれと同一であるため、
重複した説明は極力省略するものとする。まず、２値算
術復号化装置全体の初期化を行うために、状態番号／優
勢シンボル記憶部３０６に記憶されている各コンテクス
トに対する遷移状態及び優勢シンボルＭＰＳの値をすべ
てのコンテクストに対してゼロにセットする。次に、確
率領域のＭＰＳ領域の下界値（確率領域の代表座標）を
示す符号レジスタ（Ｃレジスタ）の値をゼロにセット
し、符号をバイト単位で符号レジスタにセットする。そ
の後、符号レジスタを最上位ビット方向（ＭＳＢ方向）
へ８ビットシフトする動作を３度繰り返すことによっ
て、符号レジスタの初期化を終了する。続いて、優勢シ
ンボルＭＰＳの確率領域を示す区間レジスタ（Ａレジス
タ）に１００００Ｈｅｘ（最大確率領域幅）をセット
し、復号化装置の初期化処理を完了する。Next, in the above binary arithmetic decoding device,
The processing procedure of the value arithmetic decoding will be described. Note that most operations of the decoding device are the same as those of the encoding device due to the symmetry between the arithmetic coding method and the decoding method.
Duplicate description will be omitted as much as possible. First, in order to initialize the entire binary arithmetic decoding device, the transition state for each context stored in the state number / dominant symbol storage unit 306 and the value of the superior symbol MPS are set to zero for all contexts. set. Next, the value of a code register (C register) indicating the lower bound value (representative coordinates of the probability region) of the MPS region of the probability region is set to zero, and the code is set in the code register in byte units. After that, the sign register is set in the most significant bit direction (MSB direction).
The operation of shifting by 8 bits is repeated three times, thereby completing the initialization of the code register. Subsequently, 10000 Hex (maximum probability area width) is set in the section register (A register) indicating the probability area of the dominant symbol MPS, and the initialization processing of the decoding device is completed.

【００９１】次に、画像参照シンボル選択部３０４にお
いて、符号化装置と同様のテンプレートを用いて参照シ
ンボルを選択して、復号化するためのコンテクストを生
成する。次に、算術復号化部３１２において２値算術復
号化処理を行う際には、画像参照シンボル選択部３０４
より出力された各コンテクストに基づき、そのコンテク
ストに対応した状態番号ＳＴを状態番号／優勢シンボル
記憶部３０６から読み出す。次に、読み出した状態番号
ＳＴに対応する確率領域の幅ＬＳＺを確率推定テーブル
３１０から読み出し、その確率領域の幅ＬＳＺを算術復
号化部３１２へ供給する。算術復号化部３１２では、確
率推定テーブル３１０より供給されたＬＳＺの値を区間
レジスタより減算する。以後は、上述した符号化装置と
の対称性により、同一の動作によって符号データの復号
化を行う。Next, the image reference symbol selection unit 304 selects a reference symbol using the same template as that of the encoding device, and generates a context for decoding. Next, when performing the binary arithmetic decoding process in the arithmetic decoding unit 312, the image reference symbol selecting unit 304
Based on each of the output contexts, the state number ST corresponding to the context is read from the state number / dominant symbol storage unit 306. Next, the width LSZ of the probability region corresponding to the read state number ST is read from the probability estimation table 310, and the width LSZ of the probability region is supplied to the arithmetic decoding unit 312. The arithmetic decoding unit 312 subtracts the value of LSZ supplied from the probability estimation table 310 from the section register. Thereafter, decoding of encoded data is performed by the same operation due to the symmetry with the above-described encoding device.

【００９２】次に、逆予測変換処理部３１２は、画像参
照シンボル選択部３０４の出力であるコンテクストに対
応したＭＰＳ値を状態番号／優勢シンボル記憶部３０６
から取り出して、逆予測変換処理部３０８に供給する。
逆予測変換処理部３０８では、２値算術復号化部３１２
より出力された「復号シンボルが優勢シンボルＭＰＳか
劣勢シンボルＬＰＳか」を示すＭＰＳ／ＬＰＳ情報と、
状態番号／優勢シンボル記憶部３０６から供給されたＭ
ＰＳ値とを比較することにより、符号化する前のシンボ
ルを求めて出力する。Next, the inverse prediction conversion processing section 312 stores the MPS value corresponding to the context output from the image reference symbol selection section 304 in the state number / dominant symbol storage section 306.
And supplies it to the inverse prediction conversion processing unit 308.
In the inverse prediction conversion processing unit 308, a binary arithmetic decoding unit 312
MPS / LPS information indicating whether the decoded symbol is the superior symbol MPS or the inferior symbol LPS,
M supplied from state number / dominant symbol storage section 306
By comparing with a PS value, a symbol before encoding is obtained and output.

【００９３】以上、本発明の実施例について説明した
が、本発明はこれらの実施例に限定されるものではな
く、特許請求の範囲に示された本発明の技術的思想とし
ての要旨を逸脱しない範囲で種々の変更が可能である。Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments and does not depart from the gist of the technical idea of the present invention shown in the claims. Various changes are possible within the scope.

【００９４】[0094]

【発明の効果】以上説明したように本発明によれば、符
号化及び復号化処理の高速化を図ることができるという
効果がある。As described above, according to the present invention, there is an effect that the encoding and decoding processing can be speeded up.

【図面の簡単な説明】[Brief description of the drawings]

【図１】図１は、本発明の実施例にかかる適応算術型符
号化装置の構成を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of an adaptive arithmetic coding device according to an embodiment of the present invention.

【図２】図２は、実施例の要部であるプライオリティエ
ンコーダの構成を示す説明図である。FIG. 2 is an explanatory diagram illustrating a configuration of a priority encoder that is a main part of the embodiment;

【図３】図３は、図２に示すプライオリティエンコーダ
の動作を説明するために使用される真理値表である。FIG. 3 is a truth table used to explain the operation of the priority encoder shown in FIG. 2;

【図４】図４は、実施例の要部である算術符号化部の構
成を示すブロック図である。FIG. 4 is a block diagram illustrating a configuration of an arithmetic coding unit that is a main part of the embodiment;

【図５】図５は、図４に示す構成の一部（シフト処理
部）の構成を示す説明図（配線図）である。FIG. 5 is an explanatory diagram (wiring diagram) showing a configuration of a part (shift processing unit) of the configuration shown in FIG. 4;

【図６】図６は、実施例の動作を説明するために使用さ
れる表である。FIG. 6 is a table used to explain the operation of the embodiment.

【図７】図７は、実施例の動作を説明するために使用さ
れる説明図である。FIG. 7 is an explanatory diagram used to explain the operation of the embodiment;

【図８】図８は、実施例の動作を説明するために使用さ
れる説明図である。FIG. 8 is an explanatory diagram used to explain the operation of the embodiment;

【図９】図９は、実施例の動作を示すタイミングチャー
トである。FIG. 9 is a timing chart illustrating the operation of the embodiment.

【図１０】図１０は、本発明の他の実施例に係る画像復
号化装置の構成を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration of an image decoding apparatus according to another embodiment of the present invention.

【図１１】図１１は、従来の適応型算術符号化装置の構
成を示すブロック図である。FIG. 11 is a block diagram showing a configuration of a conventional adaptive arithmetic coding device.

【図１２】図１２は、図１１に示す従来の適応型算術符
号化装置の状態番号／優勢シンボル記憶部の記憶データ
の内容を示す説明図である。FIG. 12 is an explanatory diagram showing the contents of data stored in a state number / dominant symbol storage section of the conventional adaptive arithmetic coding device shown in FIG. 11;

【図１３】図１３は、算術符号化装置（復号化装置）に
おける確率推定テーブル内容を示す説明図である。FIG. 13 is an explanatory diagram showing the contents of a probability estimation table in an arithmetic coding device (decoding device).

【図１４】図１４は、従来の算術符号化装置（復号化装
置）及び実施例の算術符号化装置（復号化装置）に用い
られる区間レジスタおよび符号レジスタの内容を示す説
明図である。FIG. 14 is an explanatory diagram showing contents of a section register and a code register used in a conventional arithmetic coding device (decoding device) and the arithmetic coding device (decoding device) of the embodiment.

【図１５】図１５は、算術符号化装置（復号化装置）に
おける確率領域減算処理の概念を示す説明図である。FIG. 15 is an explanatory diagram illustrating a concept of a probability region subtraction process in an arithmetic coding device (decoding device).

【図１６】図１６は、算術符号化装置（復号化装置）に
おける条件付き交換処理及び正規化処理の概念を示す説
明図である。FIG. 16 is an explanatory diagram showing the concept of conditional exchange processing and normalization processing in an arithmetic coding device (decoding device).

【図１７】図１７は、算術符号化装置（復号化装置）に
おいて、ＭＰＳ（優勢シンボル）が連続して発生した場
合におけるＬＰＳ（劣勢シンボル）の領域幅ＬＳＺが比
較的大きい場合の減算処理及び正規化処理の概念を示す
説明図である。FIG. 17 is a diagram illustrating a subtraction process performed when an area width LSZ of an LPS (inferior symbol) is relatively large when an MPS (dominant symbol) is continuously generated in an arithmetic encoding device (decoding device); FIG. 4 is an explanatory diagram illustrating a concept of a normalization process.

【図１８】図１８は、算術符号化装置（復号化装置）に
おいて、ＭＰＳ（優勢シンボル）が連続して発生した場
合におけるＬＰＳ（劣勢シンボル）の領域幅ＬＳＺが比
較的小さい場合の減算処理及び正規化処理の概念を示す
説明図である。FIG. 18 is a diagram illustrating a subtraction process performed when an area width LSZ of an LPS (inferior symbol) is relatively small when an MPS (dominant symbol) is continuously generated in an arithmetic encoding device (decoding device); FIG. 4 is an explanatory diagram illustrating a concept of a normalization process.

【図１９】図１９は、算術符号化装置（復号化装置）に
おいて、ＬＰＳ（劣勢シンボル）が連続して発生した場
合におけるＬＰＳ（劣勢シンボル）の領域幅ＬＳＺが比
較的大きい場合の減算処理及び正規化処理の概念を示す
説明図である。FIG. 19 is a diagram illustrating a subtraction process performed when an area width LSZ of an LPS (inferior symbol) is relatively large when an LPS (inferior symbol) continuously occurs in the arithmetic encoding device (decoding device). FIG. 4 is an explanatory diagram illustrating a concept of a normalization process.

【図２０】図２０は、算術符号化装置（復号化装置）に
おいて、ＬＰＳ（劣勢シンボル）が連続して発生した場
合におけるＬＰＳ（劣勢シンボル）の領域幅ＬＳＺが比
較的小さい場合の減算処理及び正規化処理の概念を示す
説明図である。FIG. 20 is a diagram illustrating a subtraction process performed when the region width LSZ of an LPS (inferior symbol) is relatively small in a case where an LPS (inferior symbol) continuously occurs in the arithmetic encoding device (decoding device). FIG. 4 is an explanatory diagram illustrating a concept of a normalization process.

【図２１】図２１は、算術符号化処理の手順の一部を示
すフローチャートである。FIG. 21 is a flowchart illustrating a part of the procedure of an arithmetic encoding process.

【図２２】図２２は、算術符号化処理の手順の一部を示
すフローチャートである。FIG. 22 is a flowchart illustrating a part of a procedure of an arithmetic coding process.

【図２３】図２３は、算術符号化処理の手順の一部を示
すフローチャートである。FIG. 23 is a flowchart illustrating a part of a procedure of an arithmetic coding process.

【図２４】図２４は、従来の適応型算術復号化装置の構
成を示すブロック図である。FIG. 24 is a block diagram showing a configuration of a conventional adaptive arithmetic decoding device.

【図２５】図２５は、従来の算術符号化装置の動作を示
すタイミングチャートである。FIG. 25 is a timing chart showing the operation of the conventional arithmetic coding device.

【図２６】図２６は、ＬＰＳ（劣勢シンボル）の領域幅
ＬＳＺと正規化処理における区間レジスタ（符号レジス
タ）のシフト数との関係を示す表である。FIG. 26 is a table illustrating a relationship between an area width LSZ of an LPS (inferior symbol) and a shift number of a section register (code register) in the normalization processing;

【符号の説明】[Explanation of symbols]

２０８・・・予測変換処理部 ２１０・・・確率推定テーブル ２１２・・・算術符号化部 ２５０・・・区間レジスタ（Ａレジスタ） ２５１,２６４・・・バレルシフタ ２５２・・・減算器 ２５４・・・シフト処理部 ２５５・・・比較器 ２５６・・・判定器 ２５８・・・シフト量決定部 ２５９・・・シフト量レジスタ ２６０，２６１・・・レジスタ ２６３・・・符号レジスタ（Ｃレジスタ） ２６５・・・加算器 ２７４・・・プライオリティエンコーダ 208: prediction conversion processing unit 210: probability estimation table 212: arithmetic coding unit 250: interval register (A register) 251, 264: barrel shifter 252: subtractor 254 ... Shift processing unit 255 comparator 256 decision unit 258 shift amount determination unit 259 shift amount registers 260 and 261 registers 263 code register (C register) 265・ Adder 274 ・ ・ ・ Priority encoder

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/41 - 1/419 H03M 7/40 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. ⁷ , DB name) H04N 1/41-1/419 H03M 7/40

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】入力画像データの出現確率に応じて確率数
直線を区間分割し、分割された区間内の位置を示す値を
その画像データに対する符号とする算術符号化方式を採
用した画像符号化装置において、 前記画像データの符号化に用いる複数ビットの区間デー
タを格納する区間レジスタと； 前記区間レジスタの更新演算を行う演算手段と；前記入力画像データを所定の推測値と比較する予測手段
と； 前記入力画像が前記推測値と異なる場合の確率領域の大
きさを予め記憶した記憶手段と； 前記記憶手段から出力された前記確率領域の大きさに基
づき、前記入力画像が前記推測値と異なる場合の前記区
間レジスタのシフト量を予め算出する算出手段と； 前記演算手段と前記算出手段の出力に基づいて前記区間
レジスタのシフト量を決定するシフト量決定手段と； 前記シフト量決定手段によって求められたシフト量を保
持するシフト量レジスタと； 前記シフト量レジスタに保持されているシフト量に基づ
いて、前記区間レジスタが格納しているデータを一度に
複数ビットシフトするシフト手段とを備えたことを特徴
とする画像符号化装置。An image coding system adopting an arithmetic coding system in which a probability number line is divided into sections in accordance with the appearance probability of input image data, and a value indicating a position in the divided section is a code for the image data. In the apparatus, an interval register for storing a plurality of bits of interval data used for encoding the image data; an operation unit for performing an update operation of the interval register; a prediction unit for comparing the input image data with a predetermined estimated value
And a large probability region when the input image is different from the estimated value.
Storage means for storing the magnitude in advance; based on the size of the probability region output from the storage means
Where the input image is different from the estimated value.
Calculating means for calculating a shift amount of the interval register in advance; shift amount determining means for determining a shift amount of the section register based on outputs of the calculating means and the calculating means; shift obtained by the shift amount determining means A shift amount register for holding the amount; and a shift means for shifting the data stored in the section register by a plurality of bits at a time based on the shift amount held in the shift amount register. Image encoding device. 【請求項２】入力画像データの出現確率に応じて確率数
直線を区間分割し、分割された区間内の位置を示す値を
その画像データに対する符号とする算術符号化方式を採
用した画像符号化装置において、 前記画像データの符号化に用いる複数ビットの区間デー
タを格納する区間レジスタと； 前記入力画像データを所定の推測値と比較する予測手段
と； 前記予測手段による比較の結果に基づき、前記入力画像
データと前記推測値が一致した場合に割り当てられる前
記確率数直線上の第１の領域区間を算出する第１の算出
手段と； 前記第１の領域区間と所定の基準値との大小関係を判定
する判定手段と； 前記第１の領域区間と、前記入力画像データと前記推測
値が不一致の場合に割り当てられる前記確率数直線上の
第２の領域区間との大小関係を比較する比較手段と；前記第２の領域区間を予め記憶した記憶手段と； 前記記憶手段から出力された前記第２の領域区間に基づ
き、 前記入力画像が前記推測値と異なる場合の前記区間
レジスタのシフト量を予め算出する第２の算出手段と； 前記予測手段の出力と、前記第１の算出手段から出力さ
れる前記第１の領域区間と、前記判定手段の出力と、前
記比較手段の出力と、前記第２の算出手段から出力され
るシフト量とに基づいて前記区間レジスタのシフト量を
決定するシフト量決定手段と； 前記シフト量決定手段によって求められたシフト量を保
持する第１のシフト量レジスタと； 前記第１のシフト量レジスタに保持されたシフト量に基
づいて、前記区間レジスタが格納しているデータを一度
に複数ビットシフトする第１のシフト手段とを備えたこ
とを特徴とする画像符号化装置。2. An image coding system employing an arithmetic coding system in which a probability number line is divided into sections in accordance with the appearance probabilities of input image data, and a value indicating a position in the divided section is used as a code for the image data. In the apparatus, an interval register for storing interval data of a plurality of bits used for encoding the image data; a prediction unit for comparing the input image data with a predetermined guess value; based on a result of the comparison by the prediction unit, the magnitude relation between the first region segment and a predetermined reference value; first calculating means and for calculating a first area section on the probability number line is assigned if the estimated value and the input image data matches Determining means for determining whether the first region section and the input image data and the guess value are different from each other on the probability number line
Based on the output from said memory means second region segment; comparing means and for comparing the magnitude relation between the second region segment; the second pre-stored memory means area section and
Come, the second calculation means and for pre-calculating a shift amount of said interval register when the input image is different from the estimated value; is outputted from an output of said predicting means, said first calculation means
Said first region section which is the output of the determination means, an output of the comparing means, output from said second calculating means
Shift amount determining means for determining a shift amount of the section register based on a shift amount to be shifted ; a first shift amount register for holding the shift amount obtained by the shift amount determining means; An image encoding apparatus comprising: a first shift unit that shifts data stored in the section register by a plurality of bits at a time based on a shift amount held in the register. 【請求項３】前記第１のシフト手段の出力が前記第１の
算出手段の入力となっていることを特徴とする請求項２
に記載の画像符号化装置。3. An apparatus according to claim 2, wherein an output of said first shift means is an input of said first calculation means.
An image encoding device according to claim 1. 【請求項４】前記確率数直線を分割して得られた区間内
の位置を示す値を保持する符号レジスタと； 前記第１の算出手段から出力される前記第１の領域区間
を保持する算出結果レジスタと； 前記算出結果レジスタの出力を入力として、前記符号レ
ジスタの更新値を算出する第３の算出手段と； 前記第１のシフト手段に入力されているシフト量を保持
する第２のシフト量レジスタと； 前記第２のシフト量レジスタに保持されているシフト量
に基づいて前記符号レジスタに格納されているデータを
一度に複数ビットシフトする第２のシフト手段とを更に
備え、 前記第２のシフト手段によって前記符号レジスタから排
出されたデータを符号出力とすることを特徴とする請求
項２又は３に記載の画像符号化装置。4. A code register for holding a value indicating a position in a section obtained by dividing the probability number line; and a first area section output from the first calculating means.
A third calculation unit that receives an output of the calculation result register as an input and calculates an updated value of the code register; and stores a shift amount input to the first shift unit. A second shift amount register; and a second shift means for shifting data stored in the code register by a plurality of bits at a time based on the shift amount held in the second shift amount register. 4. The image encoding apparatus according to claim 2, wherein data output from said code register by said second shift means is output as a code. 【請求項５】前記符号出力を行うときに、当該符号出力
の一部をクリアするクリア処理部を更に備え、 前記変換処理手段の出力を前記第３の算出手段の入力と
することを特徴とする請求項４に記載の画像符号化装
置。5. When performing the code output, the code output
The image coding apparatus according to claim 4, further comprising a clear processing unit that clears a part of the image processing unit, wherein an output of the conversion processing unit is used as an input of the third calculation unit. 【請求項６】前記比較手段は、少なくとも、前記入力画
像データと前記推測値が不一致の場合に割り当てられる
前記確率数直線上の領域区間を１ビットシフトすること
により２倍にするシフト処理部と； 前記入力画像データの出現確率の領域区間データと前記
シフト処理部の出力データとを比較する比較器とを含む
ことを特徴とする請求項２、３、４又は５に記載の画像
符号化装置。6. A shift processing unit for at least doubling a region section on the probability number line assigned when the input image data and the guess value do not coincide with each other by one bit. The image encoding apparatus according to claim 2, further comprising: a comparator for comparing region section data of the appearance probability of the input image data with output data of the shift processing unit. . 【請求項７】請求項１に記載の画像符号化装置によって
符号化された符号データを元の画像データに復元する復
号化装置において、 前記画像データの復号化に用いる複数ビットの区間デー
タを格納する区間レジスタと； 前記区間レジスタの更新演算を行う演算手段と；前記画像データを所定の推測値と比較する予測手段と； 前記画像データが前記推測値と異なる場合の確率領域の
大きさを予め記憶した記憶手段と； 前記記憶手段から出力された前記確率領域の大きさに基
づき、前記画像データ が前記推測値と異なる場合の前記
区間レジスタのシフト量を予め算出する算出手段と； 前記演算手段と前記算出手段の出力に基づいて前記区間
レジスタのシフト量を決定するシフト量決定手段と； 前記シフト量決定手段によって求められたシフト量を保
持するシフト量レジスタと； 前記シフト量レジスタに保持されているシフト量に基づ
いて、前記区間レジスタが格納しているデータを一度に
複数ビットシフトするシフト手段とを備えたことを特徴
とする画像復号化装置。7. A decoding device for restoring coded data coded by the image coding device according to claim 1 to original image data, wherein a plurality of bits of section data used for decoding the image data are stored. An operation register for performing an update operation of the interval register; a prediction device for comparing the image data with a predetermined guess value; and a probability region when the image data is different from the guess value.
Storage means for storing the size in advance; based on the size of the probability region output from the storage means
The image data is different from the estimated value.
Calculating means for calculating the shift amount of the section register in advance; shift amount determining means for determining the shift amount of the section register based on the output of the calculating means and the calculating means; shift obtained by the shift amount determining means A shift amount register for holding the amount; and a shift means for shifting the data stored in the section register by a plurality of bits at a time based on the shift amount held in the shift amount register. Image decoding device. 【請求項８】請求項１に記載の画像符号化装置と、請求
項７に記載の画像復号化装置を備えたことを特徴とする
画像符号化・復号化装置。8. An image encoding / decoding device comprising the image encoding device according to claim 1 and the image decoding device according to claim 7. 【請求項９】前記算出手段は、プライオリティーエンコ
ーダであることを特徴とする請求項１に記載の画像符号
化装置。9. The image coding apparatus according to claim 1, wherein said calculating means is a priority encoder. 【請求項１０】前記プライオリティーエンコーダは、前
記入力画像が前記推測値と異なる場合の確率領域の大き
さの最上位の「１」の位置を検出し、その位置に対応し
た前記区間レジスタのシフト量を生成することを特徴と
する請求項９に記載の画像符号化装置。10. The priority encoder detects a position of the most significant "1" of the size of the probability region when the input image is different from the estimated value, and shifts the section register corresponding to the position. The image encoding device according to claim 9, wherein the amount is generated. 【請求項１１】前記第２の算出手段は、プライオリティ
ーエンコーダであることを特徴とする請求項２，３，
４，５又は６に記載の画像符号化装置。11. The apparatus according to claim 2, wherein said second calculating means is a priority encoder.
7. The image encoding device according to 4, 5, or 6. 【請求項１２】前記プライオリティーエンコーダは、前
記入力画像が前記推測値と異なる場合の前記確率数直線
上の第２の領域区間の最上位の「１」の位置を検出し、
その位置に対応した前記区間レジスタのシフト量を生成
することを特徴とする請求項１１に記載の画像符号化装
置。12. The priority encoder detects a position of an uppermost “1” of a second area section on the probability number line when the input image is different from the estimated value,
12. The image encoding apparatus according to claim 11, wherein a shift amount of the section register corresponding to the position is generated.