JP3223080B2 - Power failure detection device - Google Patents
Power failure detection deviceInfo
- Publication number
- JP3223080B2 JP3223080B2 JP22717995A JP22717995A JP3223080B2 JP 3223080 B2 JP3223080 B2 JP 3223080B2 JP 22717995 A JP22717995 A JP 22717995A JP 22717995 A JP22717995 A JP 22717995A JP 3223080 B2 JP3223080 B2 JP 3223080B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- waveform
- power supply
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電力変換装置に使
用される商用電源の停電検出装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for detecting a power failure of a commercial power supply used in a power converter.
【０００２】[0002]
【従来の技術】商用電源に接続して使用する電力変換装
置は、入力の商用電源の停電時には、これをセンシング
する停電検出装置によって異常動作を保護する機能を備
えている。電力変換装置にはＵＰＳ、インバータ、整流
器等の電源装置や、商用電源系統に流れる高調波電流を
補償するアクティブフィルタなどがある。ここでは、停
電時に高速での対応を必要とするアクティブフィルタを
例にとって説明する。2. Description of the Related Art A power converter used by connecting to a commercial power supply has a function of protecting an abnormal operation by a power failure detecting device for sensing the power failure of the input commercial power supply. The power conversion device includes a power supply device such as a UPS, an inverter, and a rectifier, and an active filter that compensates for a harmonic current flowing in a commercial power supply system. Here, an active filter that requires a high-speed response to a power failure will be described as an example.
【０００３】アクティブフィルタは、商用電源に存在す
る高調波電流を検出し、それとは逆位相の電流を電源系
統に注入して高調波電流をキャンセルする機能を持つ。
商用電源が停電した場合に、アクティブフィルタを動作
させていると、電源系統の異常電流を検出し、これを補
償する電流を流し続けるので、電源系統のインピーダン
ス及び停電時の位相によっては、アクティブフィルタの
最大出力電流を越え破壊に至ることもある。この為、電
源系統が停電した場合には、速やかにアクティブフィル
タの動作を停止させることが重要となる。ここで問題に
なるのは、商用電源の停電を検出する回路の動作遅れで
ある。An active filter has a function of detecting a harmonic current existing in a commercial power supply and injecting a current having an opposite phase to the power supply system to cancel the harmonic current.
If the active filter is activated when the commercial power supply fails, an abnormal current in the power supply system is detected, and a current that compensates for the abnormal current continues to flow.Therefore, depending on the impedance of the power supply system and the phase at the time of the power failure, the active filter May exceed the maximum output current of the device and cause destruction. Therefore, it is important to immediately stop the operation of the active filter when the power supply system is out of power. The problem here is the operation delay of the circuit for detecting the power failure of the commercial power supply.
【０００４】従来、電力変換装置等に使用されている単
相の電圧低下検出回路を図６及び図７によって説明す
る。電源電圧１５ａは整流回路１６によって整流されて
１６ａとなり、平滑回路１７によって平滑されて、１７
ａとなり、比較回路は平滑回路の出力と検出基準電圧
（直流電圧）１９ａとが比較される。平滑回路出力１７
ａが検出基準電圧１９ａを下回ると比較回路１８より信
号２０ａが出力され電源電圧の低下と判定する。整流回
路の出力１６ａはリップルが多く含まれているので検出
基準電圧と精度よく比較するためには、十分に平滑しな
ければならない。この平滑回路の効果を高めると異常時
の電圧値の検出精度は高まるが、一方、検出に要する時
間（遅れ時間）は長くなる。という欠点があった。Conventionally, a single-phase voltage drop detection circuit used in a power converter or the like will be described with reference to FIGS. 6 and 7. FIG. The power supply voltage 15a is rectified by the rectifier circuit 16 to 16a, smoothed by the smoothing circuit 17,
a, and the comparison circuit compares the output of the smoothing circuit with the detection reference voltage (DC voltage) 19a. Smoothing circuit output 17
When a is lower than the detection reference voltage 19a, the comparison circuit 18 outputs a signal 20a, and determines that the power supply voltage has dropped. Since the output 16a of the rectifier circuit contains a large amount of ripple, it must be sufficiently smoothed in order to accurately compare with the detection reference voltage. If the effect of the smoothing circuit is enhanced, the detection accuracy of the voltage value at the time of abnormality increases, but the time required for detection (delay time) increases. There was a disadvantage.
【０００５】[0005]
【発明が解決しようとする課題】本発明は、上記の欠点
を改善するために提案されたもので、その目的は、検出
遅れの少ない、つまり、高速の停電検出装置を得る事に
ある。SUMMARY OF THE INVENTION The present invention has been proposed to improve the above-mentioned drawbacks, and an object of the present invention is to provide a high-speed power failure detection device with a small detection delay.
【０００６】[0006]
【課題を解決するための手段】本発明の特徴とする点
は、電源電圧の信号と、前記電源電圧に同期した基準波
形の信号とが加えられる波形比較回路と、前記波形比較
回路からの信号が与えられ、入力される波形相互の比較
では、その差は正負両方に現われるので、全波整流した
波形に相当する出力をうる絶対値回路と、前記絶対値回
路からの信号と、検出基準電圧とが与えられる比較回路
とを備え、前記比較回路から電源電圧の停電検出信号を
うる停電検出装置にある。A feature of the present invention is that a waveform comparison circuit to which a power supply voltage signal and a reference waveform signal synchronized with the power supply voltage are added, and a signal from the waveform comparison circuit. In the comparison between the input waveforms, the difference appears in both positive and negative, so that an absolute value circuit that obtains an output corresponding to a full-wave rectified waveform, a signal from the absolute value circuit, and a detection reference voltage And a comparison circuit provided with the comparison circuit, wherein the comparison circuit provides a detection signal of a power supply voltage failure from the comparison circuit.
【０００７】さらに本発明は、正弦波波形が与えられる
矩形波作成回路と、前記矩形波作成回路からの信号が与
えられ、商用電源周波数の整数倍のパルスを発生するＰ
ＬＬ回路と、前記ＰＬＬ回路からの出力が与えられるカ
ウンタ回路と、前記カウンタ回路からの出力が与えられ
る、かつ正弦波に関するデジタル情報を予め書き込んだ
メモリと、ＰＬＬの出力のパルスによってメモリから読
みだしたデジタル情報を正弦波のアナログ情報に変換す
るＤ／Ａコンバータとを備える停電検出装置を特徴とす
る。Further, according to the present invention, there is provided a rectangular wave generating circuit to which a sine wave waveform is applied, and a P which receives a signal from the rectangular wave generating circuit and generates a pulse having an integral multiple of the commercial power supply frequency.
An LL circuit, a counter circuit to which an output from the PLL circuit is applied, a memory to which an output from the counter circuit is applied, and digital information on a sine wave written in advance, and a memory read by a pulse output from the PLL. And a D / A converter for converting the converted digital information into sine wave analog information.
【０００８】従来の停電検出装置の欠点である検出時間
の遅れは、装置の構成に平滑回路を必要としている事に
ある。本発明は平滑回路を使わずに検出装置を構成する
ものである。具体的には停電の判断の基準となる信号と
して商用電源に同期した正弦波電圧を使う。これによっ
て正弦波交流電圧の瞬時値を対象として電源電圧が正常
な範囲を逸脱しているか否かを瞬時に、つまり高速に判
断できる。本発明によれば、電源電圧が停電し、電源電
圧波形と電源電圧に同期した基準波形の差が検出基準電
圧を越えた場合、つまり、商用電源電圧が停電等で異常
になった場合、瞬時に検出できる。The disadvantage of the conventional power failure detection device, which is a delay in the detection time, is that the device requires a smoothing circuit. The present invention constitutes a detecting device without using a smoothing circuit. Specifically, a sine wave voltage synchronized with a commercial power supply is used as a signal serving as a reference for determining a power failure. This makes it possible to judge instantaneously, that is, at a high speed, whether or not the power supply voltage deviates from the normal range with respect to the instantaneous value of the sine wave AC voltage. According to the present invention, when the power supply voltage fails and the difference between the power supply voltage waveform and the reference waveform synchronized with the power supply voltage exceeds the detection reference voltage, that is, when the commercial power supply voltage becomes abnormal due to a power failure or the like, the instantaneous Can be detected.
【０００９】[0009]
【発明の実施の形態】本発明の特徴とする点は、電源電
圧の信号と、前記電源電圧に同期した基準波形の信号と
が加えられる波形比較回路と、前記波形比較回路からの
信号が与えられ、入力される波形相互の比較では、その
差は正負両方に現われるので、全波整流した波形に相当
する出力をうる絶対値回路と、前記絶対値回路からの信
号と、検出基準電圧とが与えられる比較回路とを備え、
前記比較回路から電源電圧の停電検出信号をうる停電検
出装置にある。DESCRIPTION OF THE PREFERRED EMBODIMENTS A feature of the present invention is that a waveform comparison circuit to which a power supply voltage signal and a reference waveform signal synchronized with the power supply voltage are added, and a signal from the waveform comparison circuit are provided. In the comparison between the input waveforms, the difference appears in both positive and negative, so that the absolute value circuit that obtains an output corresponding to the full-wave rectified waveform, the signal from the absolute value circuit, and the detection reference voltage And a comparison circuit provided.
In the power failure detection device, a power failure detection signal of a power supply voltage is obtained from the comparison circuit.
【００１０】[0010]
【実施例】図１は本発明の停電検出装置を単相回路に適
用した実施例を示す。図２は各部の波形を示す。図１に
おいて１は電源電圧（商用電源）を示し、２は基準波形
作成回路で基準波形作成回路は、電源電圧１に同期した
基準正弦波電圧を生成する回路である。波形比較回路
は、電源電圧波形１ａと基準波形作成回路２の出力であ
る基準正弦波とを比較し、その差を出力する。４は絶対
値回路で、任意の波形同士の比較では、その差は正負両
方に現れるので、絶対値回路で変換し、全波整流した波
形に相当する出力を作る。比較回路５で絶対値回路から
の信号と検出基準電圧６（直流電圧）が比較される。絶
対値回路４の出力が検出基準電圧６を越えると比較回路
が停電検出信号を出力し系統電圧の低下を知ることがで
きる。FIG. 1 shows an embodiment in which the power failure detection device of the present invention is applied to a single-phase circuit. FIG. 2 shows the waveform of each part. In FIG. 1, reference numeral 1 denotes a power supply voltage (commercial power supply), 2 denotes a reference waveform generation circuit, and the reference waveform generation circuit generates a reference sine wave voltage synchronized with the power supply voltage 1. The waveform comparison circuit compares the power supply voltage waveform 1a with the reference sine wave output from the reference waveform creation circuit 2, and outputs the difference. Numeral 4 denotes an absolute value circuit. When comparing arbitrary waveforms, the difference appears in both positive and negative, so that the output is converted by the absolute value circuit to produce an output corresponding to a full-wave rectified waveform. The comparison circuit 5 compares the signal from the absolute value circuit with the detection reference voltage 6 (DC voltage). When the output of the absolute value circuit 4 exceeds the detection reference voltage 6, the comparison circuit outputs a power failure detection signal, and it is possible to know that the system voltage has dropped.
【００１１】図２において１ａは電源電圧１の波形を示
す。２ａは基準波形作成回路の電圧波形を示す。３ａは
波形比較回路からの出力波形を示す。４ａは絶対値回路
からの出力波形を示す。６ａは検出基準電圧波形を示
す。５ａは比較回路５からの出力波形を示す。In FIG. 2, reference numeral 1a denotes a waveform of the power supply voltage 1. 2a shows a voltage waveform of the reference waveform creation circuit. 3a shows an output waveform from the waveform comparison circuit. 4a shows an output waveform from the absolute value circuit. 6a shows a detection reference voltage waveform. 5a shows an output waveform from the comparison circuit 5.
【００１２】次に動作について説明する。定常状態で
は、電源電圧波形１ａと基準電圧波形２ａは一致してお
り差が生じないので、波形比較回路の出力はゼロレベル
にある。１ａと２ａに差があっても正常なレベルの範囲
であればその差は小さい。従って絶対値回路の出力４ａ
もない。よって検出基準電圧６ａに達しないため、比較
回路の停電検出信号の出力はゼロレベルにある。停電後
は、電源電圧波形が０になるので波形比較をすると基準
電圧波形との差３ａが大きくでる。絶対値に変換された
信号４ａは比較回路５で検出基準電圧６と比較され停電
検出信号５ａが生じる。比較回路での比較は、従来方式
と異なり平滑の必要がないので検出基準電圧を越えた場
合には、直ちに停電検出信号が出力される。Next, the operation will be described. In the steady state, the power supply voltage waveform 1a and the reference voltage waveform 2a match and there is no difference, so the output of the waveform comparison circuit is at zero level. Even if there is a difference between 1a and 2a, the difference is small within a normal level range. Therefore, the output 4a of the absolute value circuit
Nor. Therefore, since the voltage does not reach the detection reference voltage 6a, the output of the power failure detection signal of the comparison circuit is at the zero level. After the power failure, the power supply voltage waveform becomes 0, so that when the waveforms are compared, the difference 3a from the reference voltage waveform is large. The signal 4a converted into the absolute value is compared with the detection reference voltage 6 by the comparison circuit 5 to generate the power failure detection signal 5a. Since the comparison by the comparison circuit does not require smoothing unlike the conventional method, a power failure detection signal is output immediately when the detection reference voltage is exceeded.
【００１３】次に本発明の停電検出装置に用いられる基
準波形作成回路の詳細図について、図３及び図４を用い
て説明する。図３において、７は電源電圧で周波数６０
Ｈｚとしている。８は矩形波作成回路、９はＰＬＬ回路
である。１１はリセットパルス作成回路、１２はカウン
タ、１３はＲＯＭ（メモリ）、１４はＤ／Ａ変換器であ
る。次に各部について説明する。 （イ） 矩形波作成回路８について 電源電圧波形（正弦波）を、これに同期した周波数の等
しい矩形波に変換する。 （ロ） ＰＬＬ回路９について 入力の矩形波８ａのハイレベルのパルス幅の１／１０２
４の幅のパルスを作成する。入力の矩形波８ａの周波数
の変化及び位相の変化が追従可能範囲内であれば、入力
の矩形波８ａの１周期の間に１０２４パルス出力するよ
うに制御する。周波数や位相がずれた場合にも、パルス
同士の間隔を調節して１周期の間に１０２４パルス出力
するように制御し、入力の変化に追従する。即ち、商用
電源の電圧波形の変化に応じて、１周期の間に１０２４
パルス出力するように制御する。 （ハ） リセットパルス作成回路１１について 周波数が極端に変わってしまった場合、位相の変化が激
しくＰＬＬ回路で追従できない場合、ノイズその他で１
周期の間が１０２４パルスにならなかった場合などに、
１周期ごとにカウンタをリセット出来るように矩形波の
立ち上がりに同期させてリセットパルスを作成する。 （ニ） カウンタ１２について リセットパルスが入力されるごとに自己の値をクリア
し、ＰＬＬ回路から送られてくるパルスをカウントし
て、その総パルス数を０から１０２３までの２進数に変
換して出力する。リセットパルスが入力されない場合で
も１０２４パルス数えると自動的に自己の値をクリアし
て、再び０からカウントを開始する。この値によってＲ
ＯＭのアドレスを決定する。 （ホ） ＲＯＭ１３について ＲＯＭ（メモリ）には正弦波のｙ軸の値が格納されてい
る。カウンタから２進数が出力される度に、その２進数
のアドレスに格納されている正弦波のデータを出力す
る。 （ヘ） Ｄ／Ａ変換器１４について ＲＯＭから送られてくる正弦波のデータをＤ／Ａ変換し
アナログの正弦波を出力する。Next, a detailed diagram of a reference waveform generating circuit used in the power failure detecting device of the present invention will be described with reference to FIGS. In FIG. 3, reference numeral 7 denotes a power supply voltage having a frequency of 60.
Hz. Reference numeral 8 denotes a rectangular wave generation circuit, and 9 denotes a PLL circuit. 11 is a reset pulse generating circuit, 12 is a counter, 13 is a ROM (memory), and 14 is a D / A converter. Next, each part will be described. (A) Regarding the rectangular wave generating circuit 8 The power supply voltage waveform (sine wave) is converted into a rectangular wave having the same frequency synchronized with the power supply voltage waveform. (B) PLL circuit 9 1/102 of the high-level pulse width of input rectangular wave 8a
A pulse of width 4 is created. If the change in the frequency and the change in the phase of the input rectangular wave 8a are within the followable range, control is performed so that 1024 pulses are output during one cycle of the input rectangular wave 8a. Even when the frequency or phase is shifted, the interval between the pulses is adjusted so that 1024 pulses are output during one cycle, and the change in the input is followed. That is, according to the change in the voltage waveform of the commercial power supply, 1024
Control to output a pulse. (C) Regarding the reset pulse generation circuit 11 When the frequency has changed extremely, the phase has changed so much that the PLL circuit cannot follow up,
For example, when the period does not become 1024 pulses,
A reset pulse is generated in synchronization with the rise of the rectangular wave so that the counter can be reset every cycle. (D) Counter 12 Each time a reset pulse is input, its own value is cleared, the number of pulses sent from the PLL circuit is counted, and the total number of pulses is converted into a binary number from 0 to 1023. Output. Even if a reset pulse is not input, the self value is automatically cleared when 1024 pulses are counted, and counting is restarted from 0 again. By this value, R
Determine the address of the OM. (E) ROM 13 The ROM (memory) stores the value of the y-axis of the sine wave. Each time a binary number is output from the counter, the sine wave data stored at the binary address is output. (F) D / A converter 14 The sine wave data sent from the ROM is D / A converted and an analog sine wave is output.
【００１４】図４に各部の波形を示す。７ａは電源電圧
の波形、８ａは矩形波作成回路からの出力波形、１１ａ
はリセットパルス、９ａはＰＬＬ回路からの出力波形、
１４ａはＤ／Ａからの出力波形を示す。次に信号の流れ
について説明する。定常状態では、電源電圧７ａは正弦
波であり矩形波作成回路は、これに同期した周波数と位
相の等しい矩形波を出力する。リセットパルス作成回路
１１は、カウンタをクリアするために、矩形波１周期毎
に８ａの立ち上がりに同期したごく短い幅のパルスを作
成して出力する。ＰＬＬ回路９は、矩形波のハイレベル
のパルス幅の１／１０２４の幅のパルスを作成し、入力
矩形波８ａの周波数及び位相に変化があった場合でも、
追従可能範囲内では、１周期の間に１０２４パルス出力
するように制御する。カウンタ１２は、リセットパルス
で自己の保持している値をクリアした後、ＰＬＬ回路か
ら送られてくるパルスをカウントし、０から１０２３ま
で値の２進数に変換する。ＲＯＭ１３では、２進数に対
応して順次に正弦波のデータが読み出され、Ｄ／Ａ変換
されて電源電圧に同期した基準正弦波が作成される。FIG. 4 shows the waveform of each part. 7a is a power supply voltage waveform, 8a is an output waveform from a rectangular wave generation circuit, 11a
Is a reset pulse, 9a is an output waveform from the PLL circuit,
14a shows an output waveform from the D / A. Next, the signal flow will be described. In the steady state, the power supply voltage 7a is a sine wave, and the rectangular wave generating circuit outputs a rectangular wave having the same frequency and phase in synchronization with the sine wave. The reset pulse generation circuit 11 generates and outputs a pulse of a very short width synchronized with the rising edge of 8a every one cycle of the rectangular wave in order to clear the counter. The PLL circuit 9 creates a pulse having a width of 1/1024 of the high-level pulse width of the rectangular wave, and even if the frequency and phase of the input rectangular wave 8a change,
Within the followable range, control is performed so that 1024 pulses are output during one cycle. After clearing the value held by the counter 12 with the reset pulse, the counter 12 counts the pulse sent from the PLL circuit and converts it into a binary number from 0 to 1023. In the ROM 13, sine wave data is sequentially read out corresponding to a binary number, and D / A converted to create a reference sine wave synchronized with the power supply voltage.
【００１５】停電が発生すると正弦波７ａはゼロレベル
になり、これに応じて矩形波作成回路の出力８ａもゼロ
レベルになる。リセットパルス１１ａは矩形波８ａの立
ち上がりに応じて作成されるので停電後は出力されなく
なる。ＰＬＬ回路は追従可能範囲内でパルスの間隔を調
節し追従しようとするが、停電の電圧変化に比べると変
化速度が非常に遅いので、停電後でもしばらくの間は
（停電を検出するような短い間は）基準正弦波として使
用できる。When a power failure occurs, the sine wave 7a goes to zero level, and the output 8a of the rectangular wave generating circuit also goes to zero level. Since the reset pulse 11a is generated in response to the rise of the rectangular wave 8a, it is not output after a power failure. The PLL circuit attempts to follow the pulse by adjusting the pulse interval within the following range. In between) can be used as reference sine wave.
【００１６】図５に絶対値回路の実施例を示す。主とし
て反転増幅器ＩＣ１，ＩＣ２と抵抗とから構成されてい
る。ここに、ＩＮは入力側、ＯＵＴは出力側、Ｒ１〜Ｒ
８は抵抗で、 ｖｃｃはＩＣ１，２を動作させるための正の電源電圧 ｖｅｅはＩＣ１，２を動作させるための負の電源電圧 ｃｏｍはこの回路におけるＯ（ｖ） ｏｆｓｔはＩＣ１のオフセットを補正できるように設け
た入力を示す。次に動作について説明する。信号はＩＮ
に入力する。もし、入力が正の場合ａ点は負になるので
ダイオードＤ１が導通しＩＣ１は反転増幅器、ＩＣ２も
反転増幅器として動作しＯＵＴには正の出力が得られ
る。また、入力が負の時にはａ点は正になるのでダイオ
ードＤ２が導通しＩＣ１は非反転増幅器、１Ｃ２は非反
転増幅器として動作しＯＵＴには正の出力が得られる。
以上により、入力が正、負どちらの場合でも出力ＯＵＴ
は正の出力になり入力の絶対値が得られる。FIG. 5 shows an embodiment of the absolute value circuit. It is mainly composed of inverting amplifiers IC1 and IC2 and a resistor. Here, IN is the input side, OUT is the output side, and R1 to R
8 is a resistor, vcc is a positive power supply voltage for operating ICs 1 and 2, vee is a negative power supply voltage for operating ICs 1 and 2, and com is O (v) of this circuit. Offst can correct the offset of IC1. Input provided as follows. Next, the operation will be described. The signal is IN
To enter. If the input is positive, the point a becomes negative, the diode D1 conducts, IC1 operates as an inverting amplifier, and IC2 also operates as an inverting amplifier, and a positive output is obtained at OUT. When the input is negative, the point a becomes positive, so that the diode D2 conducts, IC1 operates as a non-inverting amplifier, and 1C2 operates as a non-inverting amplifier, and a positive output is obtained at OUT.
As described above, regardless of whether the input is positive or negative, the output OUT
Becomes a positive output and the absolute value of the input is obtained.
【００１７】[0017]
【発明の効果】以上のように、本発明によれば電源電圧
が停電し、電源電圧波形と電源電圧に同期した基準波形
の差が検出基準電圧を越えると、直ちに停電検出信号が
出力される。すなわち、電源電圧波形の乱れから直ちに
電源異常を判定することができるので、過電流等による
装置の破壊から保護することができる。三相回路に適用
する場合は、各相ごとに停電検出装置を設置して使う。As described above, according to the present invention, when the power supply voltage is interrupted and the difference between the power supply voltage waveform and the reference waveform synchronized with the power supply voltage exceeds the detection reference voltage, a power failure detection signal is output immediately. . That is, the abnormality of the power supply can be immediately determined from the disturbance of the power supply voltage waveform, so that it is possible to protect the apparatus from destruction due to an overcurrent or the like. When applying to a three-phase circuit, install and use a power failure detection device for each phase.
【図１】本発明の停電検出装置の実施例を示す。FIG. 1 shows an embodiment of a power failure detection device of the present invention.
【図２】波形を示し、１ａ〜５ａは各部の波形を示す。FIG. 2 shows waveforms, and 1a to 5a show waveforms of respective parts.
【図３】本発明に用いられる基準波形作成回路を示す。FIG. 3 shows a reference waveform creation circuit used in the present invention.
【図４】波形を示し、７ａ〜１４ａは各部の波形を示
す。FIG. 4 shows waveforms, and 7a to 14a show waveforms of respective parts.
【図５】絶対値回路を示す。FIG. 5 shows an absolute value circuit.
【図６】従来の停電検出装置を示す。FIG. 6 shows a conventional power failure detection device.
【図７】波形を示し、１５ａ〜２０ａは各部の波形を示
す。FIG. 7 shows waveforms, and 15a to 20a show waveforms of respective parts.
１ 電源電圧 １ａ 電源電圧の波形 ２ 基準波形作成回路 ２ａ 基準波形作成回路の出力波形 ３ 波形比較回路 ３ａ 波形比較回路の出力波形 ４ 絶対値回路 ４ａ 絶対値回路の出力波形 ５ 比較回路 ５ａ 比較回路からの出力波形 ６ 検出基準電圧 ６ａ 検出基準電圧の波形 ７ 電源電圧 ７ａ 電源電圧の波形 ８ 矩形波作成回路 ８ａ 矩形波作成回路の出力波形 ９ ＰＬＬ回路 ９ａ ＰＬＬ回路からの出力波形 １１ リセットパルス作成回路 １１ａ リセットパルス １２ カウンタ １３ ＲＯＭ １４ Ｄ／Ａ回路 １４ａ Ｄ／Ａ回路からの出力波形 １５ 電源電圧 １５ａ 電源電圧の波形 １６ 整流回路 １６ａ 整流回路からの波形 １７ 平滑回路 １７ａ 平滑回路からの波形 １８ 比較回路 １９ 検出基準電圧 １９ａ 検出基準電圧の波形 ２０ 停止信号 ２０ａ 停止信号の波形 1 power supply voltage 1a power supply voltage waveform 2 reference waveform creation circuit 2a output waveform of reference waveform creation circuit 3 waveform comparison circuit 3a output waveform of waveform comparison circuit 4 absolute value circuit 4a output waveform of absolute value circuit 5 comparison circuit 5a from comparison circuit 6 Detection reference voltage 6a Detection reference voltage waveform 7 Power supply voltage 7a Power supply voltage waveform 8 Rectangular wave generation circuit 8a Output waveform of rectangular wave generation circuit 9 PLL circuit 9a Output waveform from PLL circuit 11 Reset pulse generation circuit 11a Reset pulse 12 counter 13 ROM 14 D / A circuit 14a output waveform from D / A circuit 15 power supply voltage 15a power supply voltage waveform 16 rectifier circuit 16a waveform from rectifier circuit 17 smoothing circuit 17a waveform from smoothing circuit 18 comparison circuit 19 Detection reference voltage 19a Detection reference voltage waveform 20 Stop signal 20 Waveform of the stop signal
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 19/165 G01R 29/00 H02J 3/38 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) G01R 19/165 G01R 29/00 H02J 3/38
Claims (2)
した基準波形の信号とが加えられる波形比較回路と、前
記波形比較回路からの信号が与えられ、入力される波形
相互の比較では、その差は正負両方に現われるので、全
波整流した波形に相当する出力をうる絶対値回路と、前
記絶対値回路からの信号と、検出基準電圧とが与えられ
る比較回路とを備え、前記比較回路から電源電圧の停電
検出信号をうることを特徴とする停電検出装置。1. A waveform comparison circuit to which a signal of a power supply voltage and a signal of a reference waveform synchronized with the power supply voltage are added, and a signal from the waveform comparison circuit is provided. Since the difference appears on both the positive and negative sides, the comparison circuit includes an absolute value circuit that obtains an output corresponding to a full-wave rectified waveform, a comparison circuit that receives a signal from the absolute value circuit, and a detection reference voltage. A power failure detection signal of a power supply voltage from the power failure detection device.
と、前記矩形波作成回路からの信号が与えられ、商用電
源周波数の整数倍のパルスを発生するＰＬＬ回路と、前
記ＰＬＬ回路からの出力が与えられるカウンタ回路と、
前記カウンタ回路からの出力が与えられ、かつ正弦波に
関するデジタル情報を予め書き込んだメモリと、ＰＬＬ
回路の出力のパルスによってメモリから読みだしたデジ
タル情報を正弦波のアナログ情報に変換するＤ／Ａコン
バータとを備えることを特徴とする請求項１記載の停電
検出装置。2. A rectangular wave generating circuit to which a sine wave waveform is applied, a PLL circuit to which a signal from the rectangular wave generating circuit is applied to generate a pulse of an integral multiple of a commercial power supply frequency, and an output from the PLL circuit And a counter circuit given by
A memory to which an output from the counter circuit is given and in which digital information relating to a sine wave is written in advance;
2. The power failure detection device according to claim 1, further comprising a D / A converter that converts digital information read from the memory into sine wave analog information by a pulse output from the circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22717995A JP3223080B2 (en) | 1995-08-11 | 1995-08-11 | Power failure detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22717995A JP3223080B2 (en) | 1995-08-11 | 1995-08-11 | Power failure detection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0954122A JPH0954122A (en) | 1997-02-25 |
| JP3223080B2 true JP3223080B2 (en) | 2001-10-29 |
Family
ID=16856734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22717995A Expired - Fee Related JP3223080B2 (en) | 1995-08-11 | 1995-08-11 | Power failure detection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3223080B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4085853B2 (en) * | 2003-03-18 | 2008-05-14 | 松下電器産業株式会社 | Electronics |
| JP4775181B2 (en) * | 2006-08-30 | 2011-09-21 | オムロン株式会社 | Isolated operation detection device, isolated operation detection method thereof, and power conditioner incorporating the isolated operation detection device |
| JP5056835B2 (en) | 2009-11-26 | 2012-10-24 | ブラザー工業株式会社 | Heating apparatus and image forming apparatus |
| KR102602161B1 (en) * | 2021-03-26 | 2023-11-14 | 이지콘주식회사 | A Energy Supply System for Fire: FES |
-
1995
- 1995-08-11 JP JP22717995A patent/JP3223080B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0954122A (en) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927955B2 (en) | Apparatus and method of detecting ground fault in power conversion system | |
| JP2807579B2 (en) | Rectifier operable in at least two different AC supply voltage ranges | |
| KR930007048A (en) | Power conversion method and apparatus for parallel connection of different types of AC power supplies with different capacities to common bus | |
| JP3223080B2 (en) | Power failure detection device | |
| CN113644655A (en) | AC/DC power supply equipment, power supply method and device and storage medium | |
| JP2001112262A (en) | Power source with power converter and method for controlling the same | |
| KR20150020569A (en) | Early power failure detection circuit | |
| JPH0212672B2 (en) | ||
| JP2001037252A (en) | Method of generating sine-wave for controlling power factor compensation | |
| JP3350665B2 (en) | Brushless DC motor position detection method | |
| JPH02164277A (en) | Control circuit of voltage type inverter | |
| JPS61189468A (en) | Power failure detector | |
| JPH09289780A (en) | Failure monitor device for power converter | |
| JP2000116186A (en) | Ac servomotor controller and phase interruption detecting circuit | |
| KR100581095B1 (en) | Apparatus to detect phase of input power for Pulse Width Modulation converters | |
| JP2774886B2 (en) | Switching regulator | |
| JP3400141B2 (en) | Voltage drop detection trigger generator | |
| JPH0650782Y2 (en) | Power failure detection circuit | |
| JPS61280773A (en) | Pulse-width control type inverter | |
| JP2697964B2 (en) | Motor drive | |
| JP2674864B2 (en) | Switching power supply | |
| JPS61295825A (en) | Instantaneous failure detector for multi-phase ac power source | |
| JP2000338150A (en) | Watthour meter | |
| JPH0412670A (en) | Stabilized ac/dc conversion power supply | |
| KR940012766A (en) | Dead time compensation circuit of voltage inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |