JP3221987B2 - 遅延時間変調効果装置 - Google Patents
遅延時間変調効果装置Info
- Publication number
- JP3221987B2 JP3221987B2 JP22032993A JP22032993A JP3221987B2 JP 3221987 B2 JP3221987 B2 JP 3221987B2 JP 22032993 A JP22032993 A JP 22032993A JP 22032993 A JP22032993 A JP 22032993A JP 3221987 B2 JP3221987 B2 JP 3221987B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- read
- write address
- write
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/02—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
- G10H1/04—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos by additional modulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【0001】
【産業上の利用分野】この発明は、例えば、電子楽器等
の発生楽音に遅延時間変調を付与する装置に用いて好適
な遅延時間変調効果装置に関する。
の発生楽音に遅延時間変調を付与する装置に用いて好適
な遅延時間変調効果装置に関する。
【0002】
【従来の技術】最近の電子楽器では、様々な楽音パラメ
ータをリアルタイムにコントロールすることが行なわれ
ている。この際にコントロールの方法としては、例えば
ホィール、ペダルなどの楽器自身に備えられる操作子を
用いる方法のほかに、MIDI(Misical Instrument D
igital Interface)におけるコントロールチェンジな
ど、外部からの情報を用いる方法もある。また、LFO
(Low Frequency Oscillator:低周波発振器)の出力信
号を用いてコントロールする方法も知られている。さら
に、最近では、これらのコントロールのための情報を組
み合わせ複雑な変調情報にしてコントロールを行ない、
より豊かな表情を演奏につけることができるようになっ
ている。このような技術については、例えば、特開平3
−126090号公報や、特開平4−138499号公
報に記載されている技術がある。
ータをリアルタイムにコントロールすることが行なわれ
ている。この際にコントロールの方法としては、例えば
ホィール、ペダルなどの楽器自身に備えられる操作子を
用いる方法のほかに、MIDI(Misical Instrument D
igital Interface)におけるコントロールチェンジな
ど、外部からの情報を用いる方法もある。また、LFO
(Low Frequency Oscillator:低周波発振器)の出力信
号を用いてコントロールする方法も知られている。さら
に、最近では、これらのコントロールのための情報を組
み合わせ複雑な変調情報にしてコントロールを行ない、
より豊かな表情を演奏につけることができるようになっ
ている。このような技術については、例えば、特開平3
−126090号公報や、特開平4−138499号公
報に記載されている技術がある。
【0003】また、特開昭58−108583号公報に
記載の効果回路を用いて、コーラスやシンフォニックな
どの遅延時間変調を行ないピッチの変化を得るような場
合において、複数のコントロール源をもつ変調情報を用
いると読出アドレスが書込アドレスを追い越す恐れがあ
る。読出アドレスが書込アドレスを追い越すと、読出信
号が不連続となるためノイズが発生する。このノイズの
発生を抑えるために従来では、予め変調信号のとりうる
最大値(振幅)にあわせてオフセット、または変調係数
を設定していた。
記載の効果回路を用いて、コーラスやシンフォニックな
どの遅延時間変調を行ないピッチの変化を得るような場
合において、複数のコントロール源をもつ変調情報を用
いると読出アドレスが書込アドレスを追い越す恐れがあ
る。読出アドレスが書込アドレスを追い越すと、読出信
号が不連続となるためノイズが発生する。このノイズの
発生を抑えるために従来では、予め変調信号のとりうる
最大値(振幅)にあわせてオフセット、または変調係数
を設定していた。
【0004】
【発明が解決しようとする課題】しかしながら、最大振
幅にあわせてオフセットを決めると、常用域でのディレ
イが大きくなって原音との位相ズレが問題となる。ま
た、最大振幅にあわせて変調係数を設定すると、常用域
での変調信号の振幅が指令値に対して小さくなってしま
う恐れがある。そのためコントローラの変化範囲を制限
したり、変調度を制限して最大振幅を制限していた。こ
の発明は上述した問題に鑑みてなされたもので、その目
的とするところは、コントローラの数や変調の深さを制
限することのない、かつ変調信号をコントロールしても
破綻しないで遅延時間変調を行なうことが可能な遅延時
間変調効果装置を提供することにある。
幅にあわせてオフセットを決めると、常用域でのディレ
イが大きくなって原音との位相ズレが問題となる。ま
た、最大振幅にあわせて変調係数を設定すると、常用域
での変調信号の振幅が指令値に対して小さくなってしま
う恐れがある。そのためコントローラの変化範囲を制限
したり、変調度を制限して最大振幅を制限していた。こ
の発明は上述した問題に鑑みてなされたもので、その目
的とするところは、コントローラの数や変調の深さを制
限することのない、かつ変調信号をコントロールしても
破綻しないで遅延時間変調を行なうことが可能な遅延時
間変調効果装置を提供することにある。
【0005】
【課題を解決するための手段】この発明は上述した問題
を解決するために、請求項1に記載の発明にあっては、
量子化された楽音信号を記憶する記憶手段(17)と、
所定速度で変化するとともに、前記記憶手段の記憶容量
に対応する範囲内で循環する書込アドレスを発生する書
込アドレス発生手段(16)と、所望の変調効果に対応
して時間変化する変調アドレスを発生する変調アドレス
発生手段(12)と、前記書込アドレスと前記変調アド
レスとを演算して、読出アドレスとして出力する演算手
段(34)と、前記書込アドレスにて前記楽音信号を前
記記憶手段に書き込む一方、該楽音信号を読出アドレス
にて前記記憶手段から読み出す書込・読出手段(16)
と、前記読出アドレスが前記書込アドレスに追い越さ
れ、前記記憶手段に記憶されている前記読出アドレスに
対応する楽音信号が前記書込アドレスによって更新され
る場合(β,ηの期間)には、前記読出アドレスを、前
記書込アドレスから前記記憶容量に対応する範囲で循環
する1周期前未満に記憶された楽音信号を読み出すアド
レスとするアドレス制限手段(34)とを具備すること
により読み出される楽音信号の時間関係が連続すること
を特徴としている。また、請求項2に記載の発明にあっ
ては、請求項1に記載の発明において、前記アドレス制
限手段(34)は、前記読出アドレスが前記書込アドレ
スに追い越される場合(β,ηの期間)には、前記書込
アドレスから前記記憶容量に対応する範囲で循環する1
周期前未満であって、前記書込アドレスによって次のタ
イミングにおいて更新される楽音信号を読み出すアドレ
スを読出アドレスとすることにより読み出される楽音信
号の時間関係が連続することを特徴としている。また、
請求項3に記載の発明にあっては、請求項1又は2に記
載の発明において、前記アドレス制限手段(34)は、
さらに、前記読出アドレスが前記書込アドレスに追い越
されない場合(β,η以外の期間)には、前記書込アド
レス以前の、読み出される楽音信号の時間関係が連続す
る前記変調効果に対応して時間変化する変調アドレスに
応じたアドレスを読出アドレスとすることにより読み出
される楽音信号の時間関係が連続することを特徴として
いる。
を解決するために、請求項1に記載の発明にあっては、
量子化された楽音信号を記憶する記憶手段(17)と、
所定速度で変化するとともに、前記記憶手段の記憶容量
に対応する範囲内で循環する書込アドレスを発生する書
込アドレス発生手段(16)と、所望の変調効果に対応
して時間変化する変調アドレスを発生する変調アドレス
発生手段(12)と、前記書込アドレスと前記変調アド
レスとを演算して、読出アドレスとして出力する演算手
段(34)と、前記書込アドレスにて前記楽音信号を前
記記憶手段に書き込む一方、該楽音信号を読出アドレス
にて前記記憶手段から読み出す書込・読出手段(16)
と、前記読出アドレスが前記書込アドレスに追い越さ
れ、前記記憶手段に記憶されている前記読出アドレスに
対応する楽音信号が前記書込アドレスによって更新され
る場合(β,ηの期間)には、前記読出アドレスを、前
記書込アドレスから前記記憶容量に対応する範囲で循環
する1周期前未満に記憶された楽音信号を読み出すアド
レスとするアドレス制限手段(34)とを具備すること
により読み出される楽音信号の時間関係が連続すること
を特徴としている。また、請求項2に記載の発明にあっ
ては、請求項1に記載の発明において、前記アドレス制
限手段(34)は、前記読出アドレスが前記書込アドレ
スに追い越される場合(β,ηの期間)には、前記書込
アドレスから前記記憶容量に対応する範囲で循環する1
周期前未満であって、前記書込アドレスによって次のタ
イミングにおいて更新される楽音信号を読み出すアドレ
スを読出アドレスとすることにより読み出される楽音信
号の時間関係が連続することを特徴としている。また、
請求項3に記載の発明にあっては、請求項1又は2に記
載の発明において、前記アドレス制限手段(34)は、
さらに、前記読出アドレスが前記書込アドレスに追い越
されない場合(β,η以外の期間)には、前記書込アド
レス以前の、読み出される楽音信号の時間関係が連続す
る前記変調効果に対応して時間変化する変調アドレスに
応じたアドレスを読出アドレスとすることにより読み出
される楽音信号の時間関係が連続することを特徴として
いる。
【0006】また、請求項4に記載の発明にあっては、
量子化された楽音信号を記憶する記憶手段(17)と、
所定速度で変化するとともに、前記記憶手段の記憶容量
に対応する範囲内で循環する書込アドレスを発生する書
込アドレス発生手段(16)と、操作者の操作に応じた
連続的な操作量をリアルタイムに出力する変調効果制御
操作子(12)と、所望の変調効果に対応して時間変化
する変調信号と前記変調効果制御操作子が出力する操作
量に応じた変調アドレスを発生する変調アドレス発生手
段(12)と、前記書込アドレスと前記変調アドレスと
を演算して、読出アドレスとして出力する演算手段(3
4)と、前記書込アドレスにて前記楽音信号を前記記憶
手段に書き込む一方、該楽音信号を読出アドレスにて前
記記憶手段から読み出す書込・読出手段(16)と、前
記読出アドレスが前記書込アドレスを追い越し、前記記
憶手段に記憶されている前記読出アドレスに対応する楽
音信号が前記書込アドレスによって更新されていない場
合(ε,κの期間)には、前記読出アドレスを、前記書
込アドレスから前記記憶容量に対応する範囲で循環する
1周期前以後に記憶された楽音信号を読み出すアドレス
とするアドレス制限手段(34)とを具備することによ
り読み出される楽音信号の時間関係が連続することを特
徴としている。また、請求項5に記載の発明にあって
は、請求項1乃至4の何れかに記載の発明において、前
記アドレス制限手段(34)は、前記読出アドレスが前
記書込アドレスを追い越す場合(ε,κの期間)には、
前記書込アドレスを読出アドレスとすることにより読み
出される楽音信号の時間関係が連続することを特徴とし
ている。また、請求項6に記載の発明にあっては、請求
項1乃至5の何れかに記載の発明において、前記読出ア
ドレスが前記書込アドレスに追い越される場合(β,η
の期間)及び前記読出アドレスが前記書込アドレスを追
い越す場合(ε,κの期間)には、その旨を操作者に表
示する表示手段(19)を備えることを特徴としてい
る。
量子化された楽音信号を記憶する記憶手段(17)と、
所定速度で変化するとともに、前記記憶手段の記憶容量
に対応する範囲内で循環する書込アドレスを発生する書
込アドレス発生手段(16)と、操作者の操作に応じた
連続的な操作量をリアルタイムに出力する変調効果制御
操作子(12)と、所望の変調効果に対応して時間変化
する変調信号と前記変調効果制御操作子が出力する操作
量に応じた変調アドレスを発生する変調アドレス発生手
段(12)と、前記書込アドレスと前記変調アドレスと
を演算して、読出アドレスとして出力する演算手段(3
4)と、前記書込アドレスにて前記楽音信号を前記記憶
手段に書き込む一方、該楽音信号を読出アドレスにて前
記記憶手段から読み出す書込・読出手段(16)と、前
記読出アドレスが前記書込アドレスを追い越し、前記記
憶手段に記憶されている前記読出アドレスに対応する楽
音信号が前記書込アドレスによって更新されていない場
合(ε,κの期間)には、前記読出アドレスを、前記書
込アドレスから前記記憶容量に対応する範囲で循環する
1周期前以後に記憶された楽音信号を読み出すアドレス
とするアドレス制限手段(34)とを具備することによ
り読み出される楽音信号の時間関係が連続することを特
徴としている。また、請求項5に記載の発明にあって
は、請求項1乃至4の何れかに記載の発明において、前
記アドレス制限手段(34)は、前記読出アドレスが前
記書込アドレスを追い越す場合(ε,κの期間)には、
前記書込アドレスを読出アドレスとすることにより読み
出される楽音信号の時間関係が連続することを特徴とし
ている。また、請求項6に記載の発明にあっては、請求
項1乃至5の何れかに記載の発明において、前記読出ア
ドレスが前記書込アドレスに追い越される場合(β,η
の期間)及び前記読出アドレスが前記書込アドレスを追
い越す場合(ε,κの期間)には、その旨を操作者に表
示する表示手段(19)を備えることを特徴としてい
る。
【0007】
【作用】請求項1に記載の発明によれば、読出アドレス
は、書込アドレスに対して変調効果に対応する変調アド
レスだけ遅れることになる。この際に、読出アドレスが
書込アドレスに追い越され、記憶手段に記憶されている
読出アドレスに対応する楽音信号が書込アドレスによっ
て更新される場合には、アドレス制限手段によって、読
出アドレスが、書込アドレスから上記記憶容量に対応す
る範囲で循環する1周期前未満に記憶された楽音信号を
読み出すアドレスに制限されるので、書込アドレスに追
い越されることなく、書込アドレスに追従することにな
る。また、請求項2に記載の発明によれば、読出アドレ
スが書込アドレスに追い越される場合、読出アドレス
は、書込アドレスから記憶容量に対応する範囲で循環す
る1周期前未満であって、書込アドレスによって次のタ
イミングにおいて更新される楽音信号を読み出すアドレ
ス,すなわち最長遅延時間を示すアドレスとなる。ま
た、請求項3に記載の発明によれば、請求項1に記載の
発明と同じく、読出アドレスが書込アドレスに追い越さ
れ、記憶手段に記憶されている読出アドレスに対応する
楽音信号が書込アドレスによって更新される場合には、
読出アドレスが、書込アドレスから上記記憶容量に対応
する範囲で循環する1周期前未満に記憶された楽音信号
を読み出すアドレスに制限される。これに加え、読出ア
ドレスが書込アドレスに追い越されない場合には、アド
レス制限手段によって、読出アドレスが、書込アドレス
以前の、読み出される楽音信号の時間関係が連続する変
調効果に対応して時間変化する変調アドレスに応じたア
ドレスに制限される。したがって読出アドレスは、書込
アドレスを追い越すことなく、かつ、書込アドレスに追
い越されることなく、書込アドレスに追従することにな
る。また、請求項4に記載の発明によれば、操作者によ
る操作に応じた連続的な操作量がリアルタイムに出力さ
れ、この操作量と所望の変調効果に対応して時間変化す
る変調信号に応じた変調アドレスが発生する。そして読
出アドレスは、書込アドレスに対して変調効果に対応す
る変調アドレスだけ遅れることになる。この際に、読出
アドレスが書込アドレスを追い越し、上記記憶手段に記
憶されている 読出アドレスに対応する楽音信号が書込ア
ドレスによって更新されていない場合には、アドレス制
限手段によって、読出アドレスが、書込アドレスから上
記記憶手段の記憶容量に対応する範囲で循環する1周期
前以後に記憶された楽音信号を読み出すアドレスに制限
されるので、書込アドレスを追い越すことなく、書込ア
ドレスに追従することになる。また、請求項5に記載の
発明によれば、読出アドレスが書込アドレスを追い越す
場合、読出アドレスは書込アドレスと同じ,すなわち遅
延時間ゼロを示すアドレスとなる。また、請求項6に記
載の発明によれば、遅延効果変調における過変調状態を
表示手段により知ることができるので、操作者は所望と
する変調効果を減じる等の対処をすることができる。
は、書込アドレスに対して変調効果に対応する変調アド
レスだけ遅れることになる。この際に、読出アドレスが
書込アドレスに追い越され、記憶手段に記憶されている
読出アドレスに対応する楽音信号が書込アドレスによっ
て更新される場合には、アドレス制限手段によって、読
出アドレスが、書込アドレスから上記記憶容量に対応す
る範囲で循環する1周期前未満に記憶された楽音信号を
読み出すアドレスに制限されるので、書込アドレスに追
い越されることなく、書込アドレスに追従することにな
る。また、請求項2に記載の発明によれば、読出アドレ
スが書込アドレスに追い越される場合、読出アドレス
は、書込アドレスから記憶容量に対応する範囲で循環す
る1周期前未満であって、書込アドレスによって次のタ
イミングにおいて更新される楽音信号を読み出すアドレ
ス,すなわち最長遅延時間を示すアドレスとなる。ま
た、請求項3に記載の発明によれば、請求項1に記載の
発明と同じく、読出アドレスが書込アドレスに追い越さ
れ、記憶手段に記憶されている読出アドレスに対応する
楽音信号が書込アドレスによって更新される場合には、
読出アドレスが、書込アドレスから上記記憶容量に対応
する範囲で循環する1周期前未満に記憶された楽音信号
を読み出すアドレスに制限される。これに加え、読出ア
ドレスが書込アドレスに追い越されない場合には、アド
レス制限手段によって、読出アドレスが、書込アドレス
以前の、読み出される楽音信号の時間関係が連続する変
調効果に対応して時間変化する変調アドレスに応じたア
ドレスに制限される。したがって読出アドレスは、書込
アドレスを追い越すことなく、かつ、書込アドレスに追
い越されることなく、書込アドレスに追従することにな
る。また、請求項4に記載の発明によれば、操作者によ
る操作に応じた連続的な操作量がリアルタイムに出力さ
れ、この操作量と所望の変調効果に対応して時間変化す
る変調信号に応じた変調アドレスが発生する。そして読
出アドレスは、書込アドレスに対して変調効果に対応す
る変調アドレスだけ遅れることになる。この際に、読出
アドレスが書込アドレスを追い越し、上記記憶手段に記
憶されている 読出アドレスに対応する楽音信号が書込ア
ドレスによって更新されていない場合には、アドレス制
限手段によって、読出アドレスが、書込アドレスから上
記記憶手段の記憶容量に対応する範囲で循環する1周期
前以後に記憶された楽音信号を読み出すアドレスに制限
されるので、書込アドレスを追い越すことなく、書込ア
ドレスに追従することになる。また、請求項5に記載の
発明によれば、読出アドレスが書込アドレスを追い越す
場合、読出アドレスは書込アドレスと同じ,すなわち遅
延時間ゼロを示すアドレスとなる。また、請求項6に記
載の発明によれば、遅延効果変調における過変調状態を
表示手段により知ることができるので、操作者は所望と
する変調効果を減じる等の対処をすることができる。
【0008】
【実施例】以下、図面を参照してこの発明による一実施
例について説明する。
例について説明する。
【0009】<A:電子楽器の構成>図1は、この発明
を適用した電子楽器の一実施例の構成を示すブロック図
である。この図において、10は制御回路であり、マイ
クロプロセッサや、その制御プログラムを記憶するRO
M、各種データを一時記憶するためのメモリ、サンプリ
ングクロックφを供給するタイマ、例えば、低周波正弦
波の波形データを発生するLFO等から構成されてい
る。11は鍵盤回路であり、鍵盤(図示せず)における
各キーの押鍵・離鍵状態を検出し、その検出情報を制御
回路10に供給する。
を適用した電子楽器の一実施例の構成を示すブロック図
である。この図において、10は制御回路であり、マイ
クロプロセッサや、その制御プログラムを記憶するRO
M、各種データを一時記憶するためのメモリ、サンプリ
ングクロックφを供給するタイマ、例えば、低周波正弦
波の波形データを発生するLFO等から構成されてい
る。11は鍵盤回路であり、鍵盤(図示せず)における
各キーの押鍵・離鍵状態を検出し、その検出情報を制御
回路10に供給する。
【0010】12は各種操作子群である。この各種操作
子群12は、n(nは正整数)個の操作子121,1
22,123,……,12nから成り、これら操作子の各
々は、ペダルやホイール等であり、可動部(図示せず)
を有する。演奏者がこれら可動部を個々に操作すること
によって、各操作子では該操作量に応じた信号がそれぞ
れ出力され、これら信号が、それぞれ操作子I/F(イ
ンターフェイス)13を介して制御回路10に供給され
るようになっている。そして、制御回路10では、これ
ら操作量に応じた信号とLFOの出力信号とを所望の演
算で組み合わせることによって、変調データMODが求
められる。この変調データMODの演算の一例を図2に
示す。この例では、LFOの出力信号と操作子121 の
出力信号とを加算し、さらに、この加算結果と操作子1
22 の出力信号とを乗算する構成となっている。なお、
LFOおよび操作子群12の出力信号は任意に選択でき
るようになっており、その演算・組み合わせも、ソフト
ウェア的に任意のものとすることができる。これによっ
て、多彩な変調データMODを得ることできるようにな
っている。
子群12は、n(nは正整数)個の操作子121,1
22,123,……,12nから成り、これら操作子の各
々は、ペダルやホイール等であり、可動部(図示せず)
を有する。演奏者がこれら可動部を個々に操作すること
によって、各操作子では該操作量に応じた信号がそれぞ
れ出力され、これら信号が、それぞれ操作子I/F(イ
ンターフェイス)13を介して制御回路10に供給され
るようになっている。そして、制御回路10では、これ
ら操作量に応じた信号とLFOの出力信号とを所望の演
算で組み合わせることによって、変調データMODが求
められる。この変調データMODの演算の一例を図2に
示す。この例では、LFOの出力信号と操作子121 の
出力信号とを加算し、さらに、この加算結果と操作子1
22 の出力信号とを乗算する構成となっている。なお、
LFOおよび操作子群12の出力信号は任意に選択でき
るようになっており、その演算・組み合わせも、ソフト
ウェア的に任意のものとすることができる。これによっ
て、多彩な変調データMODを得ることできるようにな
っている。
【0011】再び図1に戻ると、14は、MIDI規格
に準拠したMIDI・I/Fであり、他の電子楽器やシ
ーケンサ等とのデータ授受が行なわれる。なお、MID
I・I/F14を介して接続された外部機器からのデー
タを遅延時間変調の変調係数として用いる場合において
は、該データも、各操作子121〜12nによる出力信号
と同様に扱われるようになっている。
に準拠したMIDI・I/Fであり、他の電子楽器やシ
ーケンサ等とのデータ授受が行なわれる。なお、MID
I・I/F14を介して接続された外部機器からのデー
タを遅延時間変調の変調係数として用いる場合において
は、該データも、各操作子121〜12nによる出力信号
と同様に扱われるようになっている。
【0012】15は音源回路であり、制御回路10によ
る制御のもとに量子化した楽音信号を生成する。16は
アドレス発生回路であり、RAM17への書込アドレス
WPと読出アドレスRPとをサンプリングクロックφに
したがって発生させるとともに、過変調状態を示す状態
信号LTを出力する。なお、このアドレス発生回路16
の詳細構成については後述する。RAM17には、サン
プリングクロックφの1周期の前半期間においてアクテ
ィブ(負論理の場合”L”)となるライト・イネーブル
信号(図示しない)が供給される。すなわち、RAM1
7では、サンプリングクロックφの1周期の前半期間に
おいて楽音信号が書込アドレスWPにて書き込まれる一
方、該楽音信号がサンプリングクロック1周期の後半期
間において読出アドレスRPにて読み出されるようにな
っている。
る制御のもとに量子化した楽音信号を生成する。16は
アドレス発生回路であり、RAM17への書込アドレス
WPと読出アドレスRPとをサンプリングクロックφに
したがって発生させるとともに、過変調状態を示す状態
信号LTを出力する。なお、このアドレス発生回路16
の詳細構成については後述する。RAM17には、サン
プリングクロックφの1周期の前半期間においてアクテ
ィブ(負論理の場合”L”)となるライト・イネーブル
信号(図示しない)が供給される。すなわち、RAM1
7では、サンプリングクロックφの1周期の前半期間に
おいて楽音信号が書込アドレスWPにて書き込まれる一
方、該楽音信号がサンプリングクロック1周期の後半期
間において読出アドレスRPにて読み出されるようにな
っている。
【0013】18はDAC( Digital to Analog Conve
rter)であり、RAM17から読み出された楽音信号を
アナログ信号に変換する。そして、アンプやスピーカ等
から成るサウンドシステムSSが、該アナログ信号をこ
の電子楽器の発生楽音として出力する。また、19はL
ED(発光ダイオード)であり、その点灯/消灯がLE
D・I/F20を介して制御回路10によって制御さ
れ、遅延時間変調における過変調状態であるか否かを演
奏者に知らせるようになっている。
rter)であり、RAM17から読み出された楽音信号を
アナログ信号に変換する。そして、アンプやスピーカ等
から成るサウンドシステムSSが、該アナログ信号をこ
の電子楽器の発生楽音として出力する。また、19はL
ED(発光ダイオード)であり、その点灯/消灯がLE
D・I/F20を介して制御回路10によって制御さ
れ、遅延時間変調における過変調状態であるか否かを演
奏者に知らせるようになっている。
【0014】A−1:アドレス発生回路16の構成 次に、図1におけるアドレス発生回路16の構成につい
て説明する。図3は、このアドレス発生回路16の構成
を示すブロック図である。この図に示すように、アドレ
ス発生回路16には、サンプリングクロックφおよび変
調データMODが、制御回路10(図1参照)から供給
されている。減算カウンタ31は、サンプリングクロッ
クφにしたがって「1」ずつディクリメントし、その計
数結果をRAM17(図1参照)に書込アドレスWPと
して供給する。なお、この電子楽器におけるRAM17
のアドレス範囲は「0」〜「FFFF」(以降、「」内
は16進表示とする)とし、「0」までカウントダウン
がなされたら、再び「FFFF」からカウントダウンが
行なわれるようになっている。
て説明する。図3は、このアドレス発生回路16の構成
を示すブロック図である。この図に示すように、アドレ
ス発生回路16には、サンプリングクロックφおよび変
調データMODが、制御回路10(図1参照)から供給
されている。減算カウンタ31は、サンプリングクロッ
クφにしたがって「1」ずつディクリメントし、その計
数結果をRAM17(図1参照)に書込アドレスWPと
して供給する。なお、この電子楽器におけるRAM17
のアドレス範囲は「0」〜「FFFF」(以降、「」内
は16進表示とする)とし、「0」までカウントダウン
がなされたら、再び「FFFF」からカウントダウンが
行なわれるようになっている。
【0015】一方、減算器32は、書込アドレスWPを
「1」だけ減算し、この減算結果を最終アドレスODP
として出力する。また、全加算器(FA:フル・アダ
ー)33は、書込アドレスWPに「7FFF」を加算
し、該加算結果をオフセット・アドレスOFPとして出
力する。ただし、その加算結果が「FFFF」を越える
ならば、その超過分が該加算結果として出力されるよう
になっている。
「1」だけ減算し、この減算結果を最終アドレスODP
として出力する。また、全加算器(FA:フル・アダ
ー)33は、書込アドレスWPに「7FFF」を加算
し、該加算結果をオフセット・アドレスOFPとして出
力する。ただし、その加算結果が「FFFF」を越える
ならば、その超過分が該加算結果として出力されるよう
になっている。
【0016】アドレス・リミット回路34は、書込アド
レスWP、最終アドレスODP、オフセット・アドレス
OFPおよび変調データMODに基づいて、RAM17
から楽音信号を読み出すための読出アドレスRPを生成
するとともに、過変調状態か否かの状態信号LTを制御
回路10に供給する。
レスWP、最終アドレスODP、オフセット・アドレス
OFPおよび変調データMODに基づいて、RAM17
から楽音信号を読み出すための読出アドレスRPを生成
するとともに、過変調状態か否かの状態信号LTを制御
回路10に供給する。
【0017】 A−2:アドレス・リミット回路34の詳細構成 このアドレス・リミット回路34は、オフセット・アド
レスOFPと変調効果を示す変調データMODとの和
を、書込アドレスWPと最終アドレスODPとの範囲内
に収まるように制御し、これを読出アドレスRPとして
供給するものである。そこで、このアドレス・リミット
回路34の詳細構成について図4を参照して説明する。
レスOFPと変調効果を示す変調データMODとの和
を、書込アドレスWPと最終アドレスODPとの範囲内
に収まるように制御し、これを読出アドレスRPとして
供給するものである。そこで、このアドレス・リミット
回路34の詳細構成について図4を参照して説明する。
【0018】この図に示すように、書込アドレスWP
は、比較器41の入力端Aおよびセレクタ42の入力端
Bに供給されており、また、最終アドレスODPは、比
較器43の入力端Aおよびセレクタ42の入力端Aに供
給されている。一方、オフセット・アドレスOFPは、
比較器41の入力端B、比較器43の入力端B、および
加算器51の一方の入力端に供給されている。加算器5
1の他方の入力端には、変調データMODが供給されて
いる。
は、比較器41の入力端Aおよびセレクタ42の入力端
Bに供給されており、また、最終アドレスODPは、比
較器43の入力端Aおよびセレクタ42の入力端Aに供
給されている。一方、オフセット・アドレスOFPは、
比較器41の入力端B、比較器43の入力端B、および
加算器51の一方の入力端に供給されている。加算器5
1の他方の入力端には、変調データMODが供給されて
いる。
【0019】ここで、比較器41,43の各々は、その
入力端A,Bに供給される値の大小を比較するものであ
る。すなわち、比較器41は、 書込アドレスWP >オフセット・アドレスOFP である場合に、”H”となる比較結果を出力し、比較器
43は、 オフセット・アドレスOFP<最終アドレスODP である場合に、”H”となる比較結果を出力する。
入力端A,Bに供給される値の大小を比較するものであ
る。すなわち、比較器41は、 書込アドレスWP >オフセット・アドレスOFP である場合に、”H”となる比較結果を出力し、比較器
43は、 オフセット・アドレスOFP<最終アドレスODP である場合に、”H”となる比較結果を出力する。
【0020】また、セレクタ42は、その入力端Sに供
給される制御信号が”H”である場合にその入力端Bを
選択する一方、制御信号が”L”である場合に入力端A
を選択するものであり、その選択結果を出力端Yを介し
て、比較器44の入力端Aおよびセレクタ45の入力端
Bに供給する。
給される制御信号が”H”である場合にその入力端Bを
選択する一方、制御信号が”L”である場合に入力端A
を選択するものであり、その選択結果を出力端Yを介し
て、比較器44の入力端Aおよびセレクタ45の入力端
Bに供給する。
【0021】ここで、セレクタ42への制御信号は、変
調データMODの正負を示す最上位のビットSIGNで
ある。すなわち、セレクタ42は、変調データMODの
値が負である場合においては、ビットSIGNが”H”
となるので、書込アドレスWPを出力する一方、変調デ
ータMODの値がゼロあるいは正である場合において
は、ビットSIGNが”L”となるので、最終アドレス
ODPを出力するようになっている。
調データMODの正負を示す最上位のビットSIGNで
ある。すなわち、セレクタ42は、変調データMODの
値が負である場合においては、ビットSIGNが”H”
となるので、書込アドレスWPを出力する一方、変調デ
ータMODの値がゼロあるいは正である場合において
は、ビットSIGNが”L”となるので、最終アドレス
ODPを出力するようになっている。
【0022】一方、加算器51による加算結果、すなわ
ち、オフセット・アドレスOFPと変調データMODと
の和は、比較器46の入力端A、セレクタ47の入力端
A、および加算器52の一方の入力端に供給されてい
る。比較器46の入力端Bには、RAM17(図1参
照)の最大アドレス値に対応する「FFFF」が供給さ
れる。比較器46は、「FFFF」と加算器51の加算
結果との値の大小を比較するものであり、 加算器51の加算結果>「FFFF」 である場合に、”H”となる比較結果を出力する。すな
わち、比較器46では、オフセット・アドレスOFPと
変調データMODとの和が、RAM17の最大アドレス
値を越えているか否かが判別される。
ち、オフセット・アドレスOFPと変調データMODと
の和は、比較器46の入力端A、セレクタ47の入力端
A、および加算器52の一方の入力端に供給されてい
る。比較器46の入力端Bには、RAM17(図1参
照)の最大アドレス値に対応する「FFFF」が供給さ
れる。比較器46は、「FFFF」と加算器51の加算
結果との値の大小を比較するものであり、 加算器51の加算結果>「FFFF」 である場合に、”H”となる比較結果を出力する。すな
わち、比較器46では、オフセット・アドレスOFPと
変調データMODとの和が、RAM17の最大アドレス
値を越えているか否かが判別される。
【0023】また、セレクタ48は、その入力端Sに供
給されている制御信号が”H”である場合に入力端Bを
選択する一方、制御信号が”L”である場合に入力端A
を選択するものであり、その選択結果を出力端Yを介し
て加算器52の他方の入力端に供給する。ここで、セレ
クタ48への制御信号は、セレクタ42と同様に、ビッ
トSIGNである。したがって、セレクタ48は、変調
データMODの値が負である場合には「+10000」
を出力する一方、変調データMODがゼロあるいは正で
ある場合には「−10000」を出力するようになって
いる。
給されている制御信号が”H”である場合に入力端Bを
選択する一方、制御信号が”L”である場合に入力端A
を選択するものであり、その選択結果を出力端Yを介し
て加算器52の他方の入力端に供給する。ここで、セレ
クタ48への制御信号は、セレクタ42と同様に、ビッ
トSIGNである。したがって、セレクタ48は、変調
データMODの値が負である場合には「+10000」
を出力する一方、変調データMODがゼロあるいは正で
ある場合には「−10000」を出力するようになって
いる。
【0024】次に、加算器52による加算結果、すなわ
ち、加算器51による加算結果とセレクタ48による選
択結果との和は、セレクタ47の入力端Bに供給され
る。セレクタ47では、その選択結果がオア・ゲート6
1の出力信号のレベルに応じて切り換えられる。すなわ
ち、セレクタ47は、オア・ゲート61の出力信号のレ
ベルが”H”である場合には加算器52による加算結果
を出力する一方、オア・ゲート61の出力信号のレベル
が”L”である場合には、オフセット・アドレスと変調
データMODとの和を出力して、比較器44の入力端B
およびセレクタ45の入力端Aに供給するようになって
いる。
ち、加算器51による加算結果とセレクタ48による選
択結果との和は、セレクタ47の入力端Bに供給され
る。セレクタ47では、その選択結果がオア・ゲート6
1の出力信号のレベルに応じて切り換えられる。すなわ
ち、セレクタ47は、オア・ゲート61の出力信号のレ
ベルが”H”である場合には加算器52による加算結果
を出力する一方、オア・ゲート61の出力信号のレベル
が”L”である場合には、オフセット・アドレスと変調
データMODとの和を出力して、比較器44の入力端B
およびセレクタ45の入力端Aに供給するようになって
いる。
【0025】ここで、セレクタ47の制御信号、すなわ
ち、オア・ゲート61の出力信号について説明する。オ
ア・ゲート61の各入力端には、アンド・ゲート62,
63の各出力信号がそれぞれ供給されている。このうち
のアンド・ゲート62の一方の入力端には、比較器41
の比較結果が供給される一方、他方の入力端には、加算
器51の加算結果における(正負を示す)最上位ビット
SIGN’が供給されている。また、アンド・ゲート6
3の一方の入力端には、比較器43による比較結果が供
給される一方、他方の入力端には、比較器46の比較結
果が供給されている。
ち、オア・ゲート61の出力信号について説明する。オ
ア・ゲート61の各入力端には、アンド・ゲート62,
63の各出力信号がそれぞれ供給されている。このうち
のアンド・ゲート62の一方の入力端には、比較器41
の比較結果が供給される一方、他方の入力端には、加算
器51の加算結果における(正負を示す)最上位ビット
SIGN’が供給されている。また、アンド・ゲート6
3の一方の入力端には、比較器43による比較結果が供
給される一方、他方の入力端には、比較器46の比較結
果が供給されている。
【0026】このような構成によって、セレクタ47へ
の制御信号(オア・ゲート63の出力信号)が”H”の
レベル状態となり、セレクタ47において入力端Bが選
択されるのは、次の場合である。アンド・ゲート62の
出力信号が、”H”となる場合、すなわち、 書込アドレスWP>オフセット・アドレスOFP ……
(P) であって、 オフセット・アドレスOFP+変調データMOD<0 の場合、あるいはアンド・ゲート63の出力信号が、”
H”となる場合、すなわち、 最終アドレスODP<オフセット・アドレスOFP …
…(Q) であって、 オフセット・アドレスOFP+変調データMOD>「F
FFF」 の場合である。なお、後述するように、オフセット・ア
ドレスOFPは、書込アドレスWPに「7FFF」だけ
加算したものであるので、アンド・ゲート62,63の
出力信号が同時に”H”となることはない。
の制御信号(オア・ゲート63の出力信号)が”H”の
レベル状態となり、セレクタ47において入力端Bが選
択されるのは、次の場合である。アンド・ゲート62の
出力信号が、”H”となる場合、すなわち、 書込アドレスWP>オフセット・アドレスOFP ……
(P) であって、 オフセット・アドレスOFP+変調データMOD<0 の場合、あるいはアンド・ゲート63の出力信号が、”
H”となる場合、すなわち、 最終アドレスODP<オフセット・アドレスOFP …
…(Q) であって、 オフセット・アドレスOFP+変調データMOD>「F
FFF」 の場合である。なお、後述するように、オフセット・ア
ドレスOFPは、書込アドレスWPに「7FFF」だけ
加算したものであるので、アンド・ゲート62,63の
出力信号が同時に”H”となることはない。
【0027】次に、比較器44は、セレクタ42,47
による各選択結果の値の大小を比較して、 セレクタ42の選択結果≦セレクタ47の選択結果 である場合に、”H”となる比較結果を出力するもので
ある。
による各選択結果の値の大小を比較して、 セレクタ42の選択結果≦セレクタ47の選択結果 である場合に、”H”となる比較結果を出力するもので
ある。
【0028】一方、セレクタ45は、その入力端Sに供
給されている制御信号LT(後述する)が”H”である
場合には、入力端B(セレクタ42による選択結果)を
選択する一方、制御信号LTが”L”である場合には、
入力端A(セレクタ47の選択結果)を選択するもので
あり、この選択結果を出力端Yを介して読出アドレスR
PとしてRAM17(図1参照)に供給する。
給されている制御信号LT(後述する)が”H”である
場合には、入力端B(セレクタ42による選択結果)を
選択する一方、制御信号LTが”L”である場合には、
入力端A(セレクタ47の選択結果)を選択するもので
あり、この選択結果を出力端Yを介して読出アドレスR
PとしてRAM17(図1参照)に供給する。
【0029】ここで、セレクタ45への制御信号、すな
わち、アンド・ゲート64の出力信号である状態信号L
Tについて説明する。アンド・ゲート64の一方の入力
端には、ノア・ゲート65の出力信号が供給される一
方、同他方の入力端には、エクスクルーシブ・オア(排
他的論理和)・ゲート66の出力信号が供給されてい
る。
わち、アンド・ゲート64の出力信号である状態信号L
Tについて説明する。アンド・ゲート64の一方の入力
端には、ノア・ゲート65の出力信号が供給される一
方、同他方の入力端には、エクスクルーシブ・オア(排
他的論理和)・ゲート66の出力信号が供給されてい
る。
【0030】エクスクルーシブ・オア・ゲート66の一
方の入力端には、比較器44による比較結果が供給され
る一方、同他方の入力端には、変調データMODの正負
符号を示すビットSIGNが供給されている。一方、ノ
ア・ゲート65の各入力端には、アンド・ゲート67,
68の各出力信号がそれぞれ供給されている。このうち
のアンド・ゲート67では、その第1入力端に比較器4
1の比較結果が供給され、同第2入力端には、加算器5
1の加算結果における(値の正負を示す)ビットSIG
N’が反転されて供給され、また、同第3入力端には、
変調データMODの正負符号を示すビットSIGNが供
給されている。一方、アンド・ゲート68では、その第
1入力端には比較器43の比較結果が供給され、同第2
入力端には比較器46の比較結果が反転されて供給さ
れ、また、同第3入力端には変調データMODの正負符
号を示すビットSIGNが反転されて供給されている。
方の入力端には、比較器44による比較結果が供給され
る一方、同他方の入力端には、変調データMODの正負
符号を示すビットSIGNが供給されている。一方、ノ
ア・ゲート65の各入力端には、アンド・ゲート67,
68の各出力信号がそれぞれ供給されている。このうち
のアンド・ゲート67では、その第1入力端に比較器4
1の比較結果が供給され、同第2入力端には、加算器5
1の加算結果における(値の正負を示す)ビットSIG
N’が反転されて供給され、また、同第3入力端には、
変調データMODの正負符号を示すビットSIGNが供
給されている。一方、アンド・ゲート68では、その第
1入力端には比較器43の比較結果が供給され、同第2
入力端には比較器46の比較結果が反転されて供給さ
れ、また、同第3入力端には変調データMODの正負符
号を示すビットSIGNが反転されて供給されている。
【0031】このような構成によって、状態信号LT
が”H”のレベル状態となり、セレクタ45において入
力端Bが選択されるのは、次の場合である。すなわち、 ノア・ゲート65による出力信号のレベルが”H”の場合 ……(1) であって、 エクスクルーシブ・オア・ゲート66のレベルが”H”の場合 ……(2) である。
が”H”のレベル状態となり、セレクタ45において入
力端Bが選択されるのは、次の場合である。すなわち、 ノア・ゲート65による出力信号のレベルが”H”の場合 ……(1) であって、 エクスクルーシブ・オア・ゲート66のレベルが”H”の場合 ……(2) である。
【0032】ここで、(2)の場合とは、エクスクルー
シブ・オア・ゲート66に供給される信号のうち、いず
れか一方のみが”H”となる場合である。すなわち、変
調データMOD≧0(ビットSIGNが”L”)であっ
て、比較器44の比較結果が”H”の場合、あるいは、
変調データMOD<0(ビットSIGNが”H”)であ
って、比較器44の比較結果が”L”の場合、の二通り
である。また、(1)の場合とは、ノア・ゲート65に
供給される各入力信号となるアンド・ゲート67,68
の各出力信号が、ともに”L”となる場合である。
シブ・オア・ゲート66に供給される信号のうち、いず
れか一方のみが”H”となる場合である。すなわち、変
調データMOD≧0(ビットSIGNが”L”)であっ
て、比較器44の比較結果が”H”の場合、あるいは、
変調データMOD<0(ビットSIGNが”H”)であ
って、比較器44の比較結果が”L”の場合、の二通り
である。また、(1)の場合とは、ノア・ゲート65に
供給される各入力信号となるアンド・ゲート67,68
の各出力信号が、ともに”L”となる場合である。
【0033】<B:実施例の全体動作>次に、上述した
構成による電子楽器の動作について説明する。 B−1:メインルーチンの動作 はじめに、この電子楽器に電源が投入されると、図5に
示すメインルーチンが起動される。なお、このルーチン
は、制御回路10内のCPUにおいて実行される。ま
ず、ステップSa1において、制御回路10内のメモリ
に設定される各種レジスタ、フラグ等のセット、リセッ
ト等の初期設定処理が行なわれる。例えば、この初期設
定処理では、前回電源遮断直前の状態を再現するような
データのセットが行なわれる。この初期設定処理が終了
すると、処理は次のステップSa2に進む。
構成による電子楽器の動作について説明する。 B−1:メインルーチンの動作 はじめに、この電子楽器に電源が投入されると、図5に
示すメインルーチンが起動される。なお、このルーチン
は、制御回路10内のCPUにおいて実行される。ま
ず、ステップSa1において、制御回路10内のメモリ
に設定される各種レジスタ、フラグ等のセット、リセッ
ト等の初期設定処理が行なわれる。例えば、この初期設
定処理では、前回電源遮断直前の状態を再現するような
データのセットが行なわれる。この初期設定処理が終了
すると、処理は次のステップSa2に進む。
【0034】次のステップSa2では鍵処理が実行され
る。この鍵処理では、まず、鍵盤(図示省略)における
各キーの押離状態が走査されて、該走査結果が制御回路
10内のメモリに記憶されるとともに、該走査結果と前
回走査結果との比較がなされて、状態変化が検出された
キーについての処理が行なわれる。例えば、押鍵された
キーが検出されたならば、次に説明するキーオン処理が
実行される一方、離鍵されたならばキーが検出されたな
らば、そのキーに対応して発生した楽音の消音を指示す
るキーオフ処理が実行されるようになっている。
る。この鍵処理では、まず、鍵盤(図示省略)における
各キーの押離状態が走査されて、該走査結果が制御回路
10内のメモリに記憶されるとともに、該走査結果と前
回走査結果との比較がなされて、状態変化が検出された
キーについての処理が行なわれる。例えば、押鍵された
キーが検出されたならば、次に説明するキーオン処理が
実行される一方、離鍵されたならばキーが検出されたな
らば、そのキーに対応して発生した楽音の消音を指示す
るキーオフ処理が実行されるようになっている。
【0035】キーオン処理とは、この電子楽器において
鍵盤のキーが押下されると、押鍵されたキーに対応する
情報が鍵盤回路11により生成され、制御回路10に供
給される。そして、制御回路10は、押鍵されたキーに
対応する情報と、図示せぬ設定部により設定されている
音色の情報とが音源回路15に供給される。これによっ
て、押鍵されたキーと設定されている音色とに対応する
楽音信号が、音源回路15において生成されて、RAM
17に供給されるようになっている。
鍵盤のキーが押下されると、押鍵されたキーに対応する
情報が鍵盤回路11により生成され、制御回路10に供
給される。そして、制御回路10は、押鍵されたキーに
対応する情報と、図示せぬ設定部により設定されている
音色の情報とが音源回路15に供給される。これによっ
て、押鍵されたキーと設定されている音色とに対応する
楽音信号が、音源回路15において生成されて、RAM
17に供給されるようになっている。
【0036】なお、音源回路15が時分割駆動によって
複数チャンネルで動作可能な場合においては、キーの押
鍵によって、まず、制御回路10は、音源回路15にお
いて発音割当の可能な空きチャンネル、すなわち、発音
待機の状態となっているチャンネルを順次サーチし、空
きチャンネルが存在する場合には、該チャンネルに対し
て楽音信号を発生するように割当てる一方、空きチャン
ネルが存在しない場合には、発音が最も進んでいるチャ
ンネルを選択し、これを強制的に空きチャンネルとし
て、該チャンネルに対して楽音信号を発生するように割
当てる。そして、制御回路10は、音源回路15におい
て割当てたチャンネルに、押鍵されたキーに対応する情
報と、設定されている音色の情報とを供給する。これに
よって、複数のキーが押鍵された場合でも、押鍵された
キーと設定されている音色とに対応する楽音信号が、音
源回路15において割当てられたチャンネルでそれぞれ
生成されるようになっている。この場合、各チャンネル
において生成された各楽音信号は、図示せぬアキュムレ
ータによってサンプリングクロックφの周期毎に累算さ
れて、RAM17に供給されるようになっている。
複数チャンネルで動作可能な場合においては、キーの押
鍵によって、まず、制御回路10は、音源回路15にお
いて発音割当の可能な空きチャンネル、すなわち、発音
待機の状態となっているチャンネルを順次サーチし、空
きチャンネルが存在する場合には、該チャンネルに対し
て楽音信号を発生するように割当てる一方、空きチャン
ネルが存在しない場合には、発音が最も進んでいるチャ
ンネルを選択し、これを強制的に空きチャンネルとし
て、該チャンネルに対して楽音信号を発生するように割
当てる。そして、制御回路10は、音源回路15におい
て割当てたチャンネルに、押鍵されたキーに対応する情
報と、設定されている音色の情報とを供給する。これに
よって、複数のキーが押鍵された場合でも、押鍵された
キーと設定されている音色とに対応する楽音信号が、音
源回路15において割当てられたチャンネルでそれぞれ
生成されるようになっている。この場合、各チャンネル
において生成された各楽音信号は、図示せぬアキュムレ
ータによってサンプリングクロックφの周期毎に累算さ
れて、RAM17に供給されるようになっている。
【0037】そして、ステップSa2の鍵処理によって
生成された楽音信号は、RAM17において、書込アド
レスWPにて一旦書き込まれた後に、読出アドレスRP
にて読み出されて、DAC17に供給される。DAC1
7に供給された楽音信号は、アナログ信号に変換され、
サウンドシステム18によって発音される。すなわち、
音源回路15による楽音信号は、所定の遅延時間変調が
付与されて発音される。
生成された楽音信号は、RAM17において、書込アド
レスWPにて一旦書き込まれた後に、読出アドレスRP
にて読み出されて、DAC17に供給される。DAC1
7に供給された楽音信号は、アナログ信号に変換され、
サウンドシステム18によって発音される。すなわち、
音源回路15による楽音信号は、所定の遅延時間変調が
付与されて発音される。
【0038】次に、ステップSa3では、過変調状態監
視処理が、アドレス発生回路16(図4におけるアドレ
ス・リミット回路34)から出力される状態信号LTの
レベルに応じて行なわれる。なお、この処理の詳細につ
いては後述する。
視処理が、アドレス発生回路16(図4におけるアドレ
ス・リミット回路34)から出力される状態信号LTの
レベルに応じて行なわれる。なお、この処理の詳細につ
いては後述する。
【0039】そして、ステップSa4では、その他の処
理が行なわれ、例えば、この電子楽器におけるパネル
(図示しない)の設定状態に応じたデータが、制御回路
10内のメモリに、対応して設定されるレジスタに書き
込まれる。また、このステップSa4では、変調データ
M0Dを求める演算もなされる。すなわち、このステッ
プでは、パネルによって、操作子121〜12n、および
LFOの出力波形が選択されるとともに、演算の方法が
設定される。これにより、制御回路10内では所望の演
算アルゴリズムが構築されて、変調データMODが算出
され、アドレス発生回路16に供給されるようになって
いる。
理が行なわれ、例えば、この電子楽器におけるパネル
(図示しない)の設定状態に応じたデータが、制御回路
10内のメモリに、対応して設定されるレジスタに書き
込まれる。また、このステップSa4では、変調データ
M0Dを求める演算もなされる。すなわち、このステッ
プでは、パネルによって、操作子121〜12n、および
LFOの出力波形が選択されるとともに、演算の方法が
設定される。これにより、制御回路10内では所望の演
算アルゴリズムが構築されて、変調データMODが算出
され、アドレス発生回路16に供給されるようになって
いる。
【0040】そして、この処理が終了すると、処理は上
述したステップSa2に戻り、以後電源が遮断されるま
で、ステップSa2〜Sa4のループが繰り返し実行さ
れる。このようにメインルーチンでは、鍵処理と、過変
調監視処理と、その他の処理とがループによって繰り返
し行なわれるので、特に、変調データMODにおいて
は、LFOの出力信号とともに操作子の設定状態にした
がってリアルタイムに変化するようになっている。
述したステップSa2に戻り、以後電源が遮断されるま
で、ステップSa2〜Sa4のループが繰り返し実行さ
れる。このようにメインルーチンでは、鍵処理と、過変
調監視処理と、その他の処理とがループによって繰り返
し行なわれるので、特に、変調データMODにおいて
は、LFOの出力信号とともに操作子の設定状態にした
がってリアルタイムに変化するようになっている。
【0041】B−1−1:過変調状態監視ルーチン 図5に示すメインルーチンにおける処理がステップSa
3に至ると、図6に示す過変調監視処理が実行される。
まず、この処理が起動されると、ステップSb1におい
て状態信号LTが”H”であるか否かが判別される。状
態信号LTが”L”である場合とは、オフセット・アド
レスOFPと変調データMODとの和(あるいは、その
和におけるアドレス範囲の超過分)が、そのまま読出ア
ドレスRPとして供給される場合である。したがって、
この場合には、なんら処理を行なう必要がないので、こ
の処理は直ちに終了する。
3に至ると、図6に示す過変調監視処理が実行される。
まず、この処理が起動されると、ステップSb1におい
て状態信号LTが”H”であるか否かが判別される。状
態信号LTが”L”である場合とは、オフセット・アド
レスOFPと変調データMODとの和(あるいは、その
和におけるアドレス範囲の超過分)が、そのまま読出ア
ドレスRPとして供給される場合である。したがって、
この場合には、なんら処理を行なう必要がないので、こ
の処理は直ちに終了する。
【0042】一方、状態信号LTが”H”の場合とは、
後述するように、変調データMODの値が過大である場
合なので、その旨を知らせるべく、ステップSb2にお
いて、制御回路10は、LED20を一定時間だけ点灯
させる。これは、例えば、適当なレジスタに所望の数値
を書き込み、この過変調状態監視ルーチンが起動する毎
にこの数値をデクリメントさせ、該数値が「0」より大
の場合にLED20を点灯させる、という処理によって
可能である。このステップSa2の処理が終了すると、
この過変調状態監視ルーチンが終了して、処理はメイン
ルーチン(図5参照)に戻る。
後述するように、変調データMODの値が過大である場
合なので、その旨を知らせるべく、ステップSb2にお
いて、制御回路10は、LED20を一定時間だけ点灯
させる。これは、例えば、適当なレジスタに所望の数値
を書き込み、この過変調状態監視ルーチンが起動する毎
にこの数値をデクリメントさせ、該数値が「0」より大
の場合にLED20を点灯させる、という処理によって
可能である。このステップSa2の処理が終了すると、
この過変調状態監視ルーチンが終了して、処理はメイン
ルーチン(図5参照)に戻る。
【0043】このように、過変調状態監視ルーチンで
は、状態信号LTが”H”となった場合に、過変調状態
を表示する処理が行なわれ、演奏者に注意が促されるよ
うになっている。
は、状態信号LTが”H”となった場合に、過変調状態
を表示する処理が行なわれ、演奏者に注意が促されるよ
うになっている。
【0044】各部の動作 次に、この電子楽器の各部、特に、遅延時間変調を行な
う各部の動作について説明する。
う各部の動作について説明する。
【0045】アドレス発生回路16の動作 まず、図3に示したアドレス発生回路16の動作につい
て、図7を参照して説明する。図7は、このアドレス発
生回路16による各アドレスの時間に対する変化の様子
を示す。なお、この図において、説明の便宜上、時間軸
の単位をサンプリングクロックφの周期として16進に
て表記してあり、時間「0」における書込アドレスWP
の初期値を「FFFF」としている。
て、図7を参照して説明する。図7は、このアドレス発
生回路16による各アドレスの時間に対する変化の様子
を示す。なお、この図において、説明の便宜上、時間軸
の単位をサンプリングクロックφの周期として16進に
て表記してあり、時間「0」における書込アドレスWP
の初期値を「FFFF」としている。
【0046】書込アドレスWPは、サンプリングクロッ
クφにしたがってカウントダウンされるので、サンプリ
ングクロックφの「FFFF」周期経過すると、値
「0」までカウントされる。書込アドレスWPは、次の
サンプリングクロックφの「10000」周期目におい
て値「FFFF」から再びカウントダウンされ、以降こ
の動作が繰り返される。したがって、書込アドレスWP
は、経過時間に対して値「FFFF」から「0」へ常に
循環することになる。
クφにしたがってカウントダウンされるので、サンプリ
ングクロックφの「FFFF」周期経過すると、値
「0」までカウントされる。書込アドレスWPは、次の
サンプリングクロックφの「10000」周期目におい
て値「FFFF」から再びカウントダウンされ、以降こ
の動作が繰り返される。したがって、書込アドレスWP
は、経過時間に対して値「FFFF」から「0」へ常に
循環することになる。
【0047】最終アドレスODPは、書込アドレスWP
に対して値「1」だけ時間的に先行してカウントダウン
される。逆に言えば、最終アドレスODPは、書込アド
レスWPに対して、RAM17(図1参照)の最大アド
レスに対応する値「FFFF」だけ遅延することにな
る。楽音信号を書込アドレスWPにて書き込み、該楽音
信号を最終アドレスODPから読み出すことによって、
楽音信号の最大遅延時間を得ることができる。反対に、
楽音信号をサンプリングクロックφの前半期間において
書込アドレスWPにて書き込み、該楽音信号を同一サン
プリングクロックφの後半期間において書込アドレスW
Pと同一アドレスから読み出すことによって、遅延時間
をゼロとすることができる。したがって、書込アドレス
WPに対する読出アドレスRPは、該書込アドレスWP
に対して「0」から「FFFF」までの範囲の値をとり
うる。また、オフセット・アドレスOFPは、書込アド
レスWPに対してサンプリングクロックφの「7FF
F」周期分だけの差を保ってカウントダウンされるの
で、見掛け上、書込アドレスWPの循環に対して中点を
維持することになる。
に対して値「1」だけ時間的に先行してカウントダウン
される。逆に言えば、最終アドレスODPは、書込アド
レスWPに対して、RAM17(図1参照)の最大アド
レスに対応する値「FFFF」だけ遅延することにな
る。楽音信号を書込アドレスWPにて書き込み、該楽音
信号を最終アドレスODPから読み出すことによって、
楽音信号の最大遅延時間を得ることができる。反対に、
楽音信号をサンプリングクロックφの前半期間において
書込アドレスWPにて書き込み、該楽音信号を同一サン
プリングクロックφの後半期間において書込アドレスW
Pと同一アドレスから読み出すことによって、遅延時間
をゼロとすることができる。したがって、書込アドレス
WPに対する読出アドレスRPは、該書込アドレスWP
に対して「0」から「FFFF」までの範囲の値をとり
うる。また、オフセット・アドレスOFPは、書込アド
レスWPに対してサンプリングクロックφの「7FF
F」周期分だけの差を保ってカウントダウンされるの
で、見掛け上、書込アドレスWPの循環に対して中点を
維持することになる。
【0048】さて、書込アドレスWPは、サンプリング
クロックφのカウント結果にしたがって、図7に示すよ
うに変化して、 FFFF≧WP ≧0 の範囲をとり、最終アドレスODP、およびオフセット
・アドレスOFPは、 ODP=WP−1 OFP=WP+7FFF なので、書込アドレスWPが、 FFFF≧WP>8000 の場合(以下、領域Pという)において、最終アドレス
ODP、およびオフセット・アドレスOFPは、 FFFE≧ODP>7FFF 7FFE≧OFP>0 となる。したがって、書込アドレスWPが領域Pに存す
る場合、 WP >ODP ODP>OFP となるので、比較器41,43の各比較結果は、それぞ
れ、”H”,”L”となる。
クロックφのカウント結果にしたがって、図7に示すよ
うに変化して、 FFFF≧WP ≧0 の範囲をとり、最終アドレスODP、およびオフセット
・アドレスOFPは、 ODP=WP−1 OFP=WP+7FFF なので、書込アドレスWPが、 FFFF≧WP>8000 の場合(以下、領域Pという)において、最終アドレス
ODP、およびオフセット・アドレスOFPは、 FFFE≧ODP>7FFF 7FFE≧OFP>0 となる。したがって、書込アドレスWPが領域Pに存す
る場合、 WP >ODP ODP>OFP となるので、比較器41,43の各比較結果は、それぞ
れ、”H”,”L”となる。
【0049】また、書込アドレスWPが、 8000≧WP>0 の場合(以下、領域Qという)において、最終アドレス
ODP、およびオフセット・アドレスOFPは、 7FFF≧ODP≧0 FFFF≧OFP>7FFF となる。したがって、書込アドレスWPが領域Qに存す
る場合、 WP ≦ODP ODP<OFP となるので、比較器41,43の各比較結果は、それぞ
れ、”L”,”H”となる。
ODP、およびオフセット・アドレスOFPは、 7FFF≧ODP≧0 FFFF≧OFP>7FFF となる。したがって、書込アドレスWPが領域Qに存す
る場合、 WP ≦ODP ODP<OFP となるので、比較器41,43の各比較結果は、それぞ
れ、”L”,”H”となる。
【0050】ところで、書込アドレスWPが、 WP=0 の場合(以下、領域Q’という) ODP=FFFF OFP=7FFF となるので、比較器41,43の各比較結果は、それぞ
れ、”L”,”L”となる。
れ、”L”,”L”となる。
【0051】ここで、図7に示す場合(時間「0」に対
する書込アドレスWPの値が「FFFF」とした場合)
において、領域P,QおよびQ’に対応する時間は、次
の通りである。 領域P : 「 0」〜「 7FFF」 領域Q : 「 8000」〜「 FFFE」 領域Q’: 「 FFFF」 領域P : 「10000」〜「17FFF」 領域Q : 「18000」〜「1FFFE」 領域Q’: 「1FFFF」 …… と以降同様に時間的に繰り返される。
する書込アドレスWPの値が「FFFF」とした場合)
において、領域P,QおよびQ’に対応する時間は、次
の通りである。 領域P : 「 0」〜「 7FFF」 領域Q : 「 8000」〜「 FFFE」 領域Q’: 「 FFFF」 領域P : 「10000」〜「17FFF」 領域Q : 「18000」〜「1FFFE」 領域Q’: 「1FFFF」 …… と以降同様に時間的に繰り返される。
【0052】アドレス・リミット回路34の動作 変調データMODは、LFOからの出力信号および各操
作子121〜12nの操作量に応じた信号によって生成さ
れるが、説明の便宜上、変調データMODとして、その
変動幅が「FFFF」を越え、その周期が「7FFF」
とサンプリングクロックφの周期との積より小さい正弦
波の波形データが用いられた場合について説明する。変
調データMODは、加算器51においてオフセット・ア
ドレスOFPと加算されるので、見掛け上、オフセット
・アドレスOFPに対して相対変化する。すなわち、変
調データMODとオフセット・アドレスOFPとの和
は、書込アドレスWPが領域Pに存する場合においては
図8(a)に示すように変化し、また、領域Qにおいて
は図9(a)に示すように変化する。そこで、このアド
レス・リミット回路34の動作を、まず、領域P,Qに
分け、次に、各領域において変調データMODが正負と
なった場合について詳細に説明し、最後に、領域Q’
(WP=「0000」)の場合について説明する。
作子121〜12nの操作量に応じた信号によって生成さ
れるが、説明の便宜上、変調データMODとして、その
変動幅が「FFFF」を越え、その周期が「7FFF」
とサンプリングクロックφの周期との積より小さい正弦
波の波形データが用いられた場合について説明する。変
調データMODは、加算器51においてオフセット・ア
ドレスOFPと加算されるので、見掛け上、オフセット
・アドレスOFPに対して相対変化する。すなわち、変
調データMODとオフセット・アドレスOFPとの和
は、書込アドレスWPが領域Pに存する場合においては
図8(a)に示すように変化し、また、領域Qにおいて
は図9(a)に示すように変化する。そこで、このアド
レス・リミット回路34の動作を、まず、領域P,Qに
分け、次に、各領域において変調データMODが正負と
なった場合について詳細に説明し、最後に、領域Q’
(WP=「0000」)の場合について説明する。
【0053】領域Pの場合 書込アドレスWPが領域Pに存する場合、前述のよう
に、比較器41による比較結果が”H”となる一方、比
較器43の比較結果が”L”となるので、アンド・ゲー
ト63,68の各出力信号は、それぞれ”L”となる。
次に、変調データMODの正負に応じた動作について説
明する。
に、比較器41による比較結果が”H”となる一方、比
較器43の比較結果が”L”となるので、アンド・ゲー
ト63,68の各出力信号は、それぞれ”L”となる。
次に、変調データMODの正負に応じた動作について説
明する。
【0054】 変調データMOD≧0 の場合 (α,β) 変調データMODの値がゼロあるいは正の場合とは、図
8(a)におけるα,βの期間に相当する。この場合に
おいて、ビットSIGNは”L”となる。これによっ
て、セレクタ42では入力端Aが選択され、最終アドレ
スODPが比較器44の入力端Aおよび比較器45の入
力端Bに供給される。また、この場合、オフセット・ア
ドレスOFPの取り得る範囲(「0」〜「FFFF」)
を考慮すると、 オフセット・アドレスOFP+変調データMOD≧0 となるので、ビットSIGN’もまた、”L”となる。
これによってアンド・ゲート62の出力信号が”L”と
なる。すでにアンド・ゲート63の出力信号が”L”で
あるので、オア・ゲート61の出力信号が”L”となる
結果、セレクタ47においては入力端Aが選択され、オ
フセット・アドレスOFPと変調データMODとの和
が、比較器44の入力端Bおよび比較器45の入力端A
に供給される。
8(a)におけるα,βの期間に相当する。この場合に
おいて、ビットSIGNは”L”となる。これによっ
て、セレクタ42では入力端Aが選択され、最終アドレ
スODPが比較器44の入力端Aおよび比較器45の入
力端Bに供給される。また、この場合、オフセット・ア
ドレスOFPの取り得る範囲(「0」〜「FFFF」)
を考慮すると、 オフセット・アドレスOFP+変調データMOD≧0 となるので、ビットSIGN’もまた、”L”となる。
これによってアンド・ゲート62の出力信号が”L”と
なる。すでにアンド・ゲート63の出力信号が”L”で
あるので、オア・ゲート61の出力信号が”L”となる
結果、セレクタ47においては入力端Aが選択され、オ
フセット・アドレスOFPと変調データMODとの和
が、比較器44の入力端Bおよび比較器45の入力端A
に供給される。
【0055】一方、ビットSIGNが”L”となること
により、アンド・ゲート67の出力信号は”L”とな
る。すでにアンド・ゲート68の出力信号は”L”なの
で、ノア・ゲート65の出力信号は”H”となる。エク
スクルーシブ・オア・ゲート66の他方の入力端に供給
されるビットSIGNは”L”であり、アンド・ゲート
64の一方に供給されるノア・ゲート65の出力信号
は”H”であるので、状態信号LTのレベルは、比較器
44の比較結果に依存することになる。
により、アンド・ゲート67の出力信号は”L”とな
る。すでにアンド・ゲート68の出力信号は”L”なの
で、ノア・ゲート65の出力信号は”H”となる。エク
スクルーシブ・オア・ゲート66の他方の入力端に供給
されるビットSIGNは”L”であり、アンド・ゲート
64の一方に供給されるノア・ゲート65の出力信号
は”H”であるので、状態信号LTのレベルは、比較器
44の比較結果に依存することになる。
【0056】すなわち、比較器44の入力端Aに供給さ
れている最終アドレスODPと、同入力端Bに供給され
ているオフセット・アドレスOFP+変調データMOD
の和との大小関係により、状態信号LTのレベルと読出
アドレスRPとが決定される。そこで、この大小関係に
ついて説明する。
れている最終アドレスODPと、同入力端Bに供給され
ているオフセット・アドレスOFP+変調データMOD
の和との大小関係により、状態信号LTのレベルと読出
アドレスRPとが決定される。そこで、この大小関係に
ついて説明する。
【0057】ODP>OFP+MOD (α)の場合 最終アドレスODP>オフセット・アドレスOFP+変
調データMOD の場合(図8、αの期間)には、比較器44の比較結果
は”L”となるので、状態信号LTは、”L”となり、
セレクタ45では入力端Aが選択される。この結果、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
調データMOD の場合(図8、αの期間)には、比較器44の比較結果
は”L”となるので、状態信号LTは、”L”となり、
セレクタ45では入力端Aが選択される。この結果、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
【0058】ODP≦OFP+MOD (β)の場合 最終アドレスODP≦オフセット・アドレスOFP+変
調データMOD の場合(図8、βの期間)には、比較器44の比較結果
は”H”となるので、状態信号LTは、”H”となり、
セレクタ45では入力端Bが選択される。この結果、 読出アドレスRP=最終アドレスODP となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
調データMOD の場合(図8、βの期間)には、比較器44の比較結果
は”H”となるので、状態信号LTは、”H”となり、
セレクタ45では入力端Bが選択される。この結果、 読出アドレスRP=最終アドレスODP となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
【0059】このβの期間とは、読出アドレスRPの減
少速度が小さいために、楽音信号を書き込む書込アドレ
スWPが、読出アドレスRPを追い越す場合である。し
かしながら、この実施例では、βの期間においては、読
出アドレスRPは、読出アドレスRPは、最長遅延時間
を示す最終アドレスODPに切り換えられるので、読み
出される楽音信号が不連続となるのが防止される。
少速度が小さいために、楽音信号を書き込む書込アドレ
スWPが、読出アドレスRPを追い越す場合である。し
かしながら、この実施例では、βの期間においては、読
出アドレスRPは、読出アドレスRPは、最長遅延時間
を示す最終アドレスODPに切り換えられるので、読み
出される楽音信号が不連続となるのが防止される。
【0060】 変調データMOD<0 の場合 (γ,δ,ε)の場合 次に、書込アドレスWPが領域Pに存在する場合であっ
て、変調データMODの値が負の場合について説明す
る。変調データMODの値が負の場合とは、図8(a)
におけるγ,δおよびεの期間に相当する。この場合に
おいて、ビットSIGNは”H”となる。これによっ
て、セレクタ42では入力端Bが選択されるので、書込
アドレスWPが比較器44の入力端Aおよび比較器45
の入力端Bに供給される。
て、変調データMODの値が負の場合について説明す
る。変調データMODの値が負の場合とは、図8(a)
におけるγ,δおよびεの期間に相当する。この場合に
おいて、ビットSIGNは”H”となる。これによっ
て、セレクタ42では入力端Bが選択されるので、書込
アドレスWPが比較器44の入力端Aおよび比較器45
の入力端Bに供給される。
【0061】また、セレクタ47における入力端の選択
は、オフセット・アドレスOFPと変調データMODと
の和の正負に依存する。これは、アンド・ゲート63の
出力信号はすでに”L”であり、さらに、アンド・ゲー
ト62の一方の入力端に供給されている信号(比較器4
1の比較結果)はすでに”H”であるので、オア・ゲー
ト61の出力レベルが、ビットSIGN’のみに依存す
るためである。同様に、ノア・ゲート65による出力レ
ベル、すなわち、アンド・ゲート64の一方の入力端へ
の信号のレベルも、オフセット・アドレスOFPと変調
データMODとの和の正負に依存する。これは、アンド
・ゲート68の出力信号はすでに”L”であり、さら
に、アンド・ゲート67の第1および第3入力端に供給
される信号が”H”であることに起因する。そこで、さ
らに、オフセット・アドレスOFPと変調データMOD
との和の正負に応じた動作について説明する。
は、オフセット・アドレスOFPと変調データMODと
の和の正負に依存する。これは、アンド・ゲート63の
出力信号はすでに”L”であり、さらに、アンド・ゲー
ト62の一方の入力端に供給されている信号(比較器4
1の比較結果)はすでに”H”であるので、オア・ゲー
ト61の出力レベルが、ビットSIGN’のみに依存す
るためである。同様に、ノア・ゲート65による出力レ
ベル、すなわち、アンド・ゲート64の一方の入力端へ
の信号のレベルも、オフセット・アドレスOFPと変調
データMODとの和の正負に依存する。これは、アンド
・ゲート68の出力信号はすでに”L”であり、さら
に、アンド・ゲート67の第1および第3入力端に供給
される信号が”H”であることに起因する。そこで、さ
らに、オフセット・アドレスOFPと変調データMOD
との和の正負に応じた動作について説明する。
【0062】 OFP+MOD≧0 の場合 (γ)の場合 まず、オフセット・アドレスOFPと変調データMOD
との和がゼロあるい正である場合(図8、γの期間)に
ついて説明する。この場合、ビットSIGN’は”L”
となる。これによって、アンド・ゲート62の出力信号
は”L”となる。したがって、オア・ゲート61の出力
信号は、”L”となり、セレクタ47では入力端Aが選
択されるので、オフセット・アドレスOFPと変調デー
タMODとの和が、セレクタ45の入力端Aに供給され
る。また、ビットSIGN’が”L”になることによっ
て、アンド・ゲート67の出力信号が”H”となる。し
たがって、ノア・ゲート65による出力信号は、”L”
となるので、比較器44による比較結果にかかわらず、
セレクタ45では入力端Aが選択される。この結果、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
との和がゼロあるい正である場合(図8、γの期間)に
ついて説明する。この場合、ビットSIGN’は”L”
となる。これによって、アンド・ゲート62の出力信号
は”L”となる。したがって、オア・ゲート61の出力
信号は、”L”となり、セレクタ47では入力端Aが選
択されるので、オフセット・アドレスOFPと変調デー
タMODとの和が、セレクタ45の入力端Aに供給され
る。また、ビットSIGN’が”L”になることによっ
て、アンド・ゲート67の出力信号が”H”となる。し
たがって、ノア・ゲート65による出力信号は、”L”
となるので、比較器44による比較結果にかかわらず、
セレクタ45では入力端Aが選択される。この結果、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
【0063】OFP+MOD<0 (δ,ε)の場合 次に、オフセット・アドレスOFPと変調データMOD
との和が負である場合について説明する。この場合、ビ
ットSIGN’は”H”となる。これによって、アンド
・ゲート62の出力信号は”H”となる。したがって、
オア・ゲート61の出力信号は、”H”となるので、セ
レクタ47では入力端Bが選択される。一方、ビットS
IGNは”H”なので、セレクタ48では入力端Bが選
択されて、「+10000」が加算器52の他方の入力
端に供給される。したがって、比較器44の入力端Bお
よびセレクタ45の入力端Aには、セレクタの入力端B
を介して、 オフセット・アドレスOFP+変調データMOD+「+
10000」 なる和データが供給される。
との和が負である場合について説明する。この場合、ビ
ットSIGN’は”H”となる。これによって、アンド
・ゲート62の出力信号は”H”となる。したがって、
オア・ゲート61の出力信号は、”H”となるので、セ
レクタ47では入力端Bが選択される。一方、ビットS
IGNは”H”なので、セレクタ48では入力端Bが選
択されて、「+10000」が加算器52の他方の入力
端に供給される。したがって、比較器44の入力端Bお
よびセレクタ45の入力端Aには、セレクタの入力端B
を介して、 オフセット・アドレスOFP+変調データMOD+「+
10000」 なる和データが供給される。
【0064】また、ビットSIGN’が”H”となるこ
とによって、アンド・ゲート67による出力信号は”
L”となるので、ノア・ゲート65の出力信号は”H”
となる。一方、エクスクルーシブ・オア・ゲートの他方
の入力端に供給されるビットSIGNは”H”であるの
で、状態信号LTのレベルは、比較器44の比較結果に
依存することになる。すなわち、比較器44の入力端A
に供給されている書込アドレスWPと、同入力端Bに供
給される上記和データとの大小関係により、状態信号L
Tのレベルが決まり、セレクタ45から出力される読出
アドレスRPが決定する。そこで、さらにこの大小関係
について説明する。
とによって、アンド・ゲート67による出力信号は”
L”となるので、ノア・ゲート65の出力信号は”H”
となる。一方、エクスクルーシブ・オア・ゲートの他方
の入力端に供給されるビットSIGNは”H”であるの
で、状態信号LTのレベルは、比較器44の比較結果に
依存することになる。すなわち、比較器44の入力端A
に供給されている書込アドレスWPと、同入力端Bに供
給される上記和データとの大小関係により、状態信号L
Tのレベルが決まり、セレクタ45から出力される読出
アドレスRPが決定する。そこで、さらにこの大小関係
について説明する。
【0065】 WP≦OFP+MOD+「10000」 (δ)の場合 書込アドレスWP≦オフセット・アドレスOFP+変調
データMOD+「10000」 の場合、すなわち、図8(a)において、曲線:OFP
+MODが、直線:WP−「10000」以上となる場
合(であって、「0」より小の場合、すなわち、δの期
間)には、比較器44の比較結果は”H”となるので、
状態信号LTは、”L”となり、セレクタ45では入力
端Aが選択される。この結果、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD+「10000」 となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
データMOD+「10000」 の場合、すなわち、図8(a)において、曲線:OFP
+MODが、直線:WP−「10000」以上となる場
合(であって、「0」より小の場合、すなわち、δの期
間)には、比較器44の比較結果は”H”となるので、
状態信号LTは、”L”となり、セレクタ45では入力
端Aが選択される。この結果、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD+「10000」 となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
【0066】 WP>OFP+MOD+「10000」 (ε)の場合 書込アドレスWP>オフセット・アドレスOFP+変調
データMOD+「10000」 の場合、すなわち、図8(a)において、曲線:OFP
+MODが、直線:WP−「10000」より小となる
場合(すなわち、εの期間)には、比較器44の比較結
果は”L”となるので、状態信号LTは、”H”とな
り、セレクタ45では入力端Bが選択される。この結
果、 読出アドレスRP=書込アドレスWP となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
データMOD+「10000」 の場合、すなわち、図8(a)において、曲線:OFP
+MODが、直線:WP−「10000」より小となる
場合(すなわち、εの期間)には、比較器44の比較結
果は”L”となるので、状態信号LTは、”H”とな
り、セレクタ45では入力端Bが選択される。この結
果、 読出アドレスRP=書込アドレスWP となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
【0067】このεの期間とは、読出アドレスRPの減
少速度が大きいために、読出アドレスRPが、楽音信号
を書き込む書込アドレスWPに対して、追い越す場合で
ある。しかしながら、この実施例では、εの期間におい
ては、読出アドレスRPは、遅延時間ゼロを示す書込ア
ドレスWPに切り換えられるので、読み出される楽音信
号が不連続となるのが防止される。
少速度が大きいために、読出アドレスRPが、楽音信号
を書き込む書込アドレスWPに対して、追い越す場合で
ある。しかしながら、この実施例では、εの期間におい
ては、読出アドレスRPは、遅延時間ゼロを示す書込ア
ドレスWPに切り換えられるので、読み出される楽音信
号が不連続となるのが防止される。
【0068】図8(b)に同図(a)に対応する読出ア
ドレスRPの変化の様子を示す。α〜εの各期間に対応
する読出アドレスRPの値についてまとめると、図11
に示すようになる。
ドレスRPの変化の様子を示す。α〜εの各期間に対応
する読出アドレスRPの値についてまとめると、図11
に示すようになる。
【0069】領域Qの場合 次に、書込アドレスWPが領域Qに存在する場合につい
て説明する。この場合、前述のように、比較器41,4
3の各比較結果は、それぞれ、”L”,”H”となるの
で、アンド・ゲート62,67の各出力信号は、それぞ
れ”L”となる。次に、変調データMODの正負に応じ
た動作について説明する。
て説明する。この場合、前述のように、比較器41,4
3の各比較結果は、それぞれ、”L”,”H”となるの
で、アンド・ゲート62,67の各出力信号は、それぞ
れ”L”となる。次に、変調データMODの正負に応じ
た動作について説明する。
【0070】 変調データMOD≧0 (ζ,η,θ)の場合 変調データMODの値がゼロあるいは正の場合とは、図
9(a)におけるζ,ηおよびθの期間に相当する。こ
の場合において、ビットSIGNは”L”となる。これ
によって、セレクタ42では入力端Aが選択されるの
で、最終アドレスODPが比較器44の入力端Aおよび
比較器45の入力端Bに供給される。
9(a)におけるζ,ηおよびθの期間に相当する。こ
の場合において、ビットSIGNは”L”となる。これ
によって、セレクタ42では入力端Aが選択されるの
で、最終アドレスODPが比較器44の入力端Aおよび
比較器45の入力端Bに供給される。
【0071】また、セレクタ47における入力端の選択
は、比較器46の比較結果に依存する。すなわちこれ
は、アンド・ゲート62の出力信号はすでに”L”であ
り、さらに、アンド・ゲート63の一方の入力端に供給
されている信号(比較器43の比較結果)もすでに”
H”であるためである。同様に、ノア・ゲート65によ
る出力信号のレベル、すなわち、アンド・ゲート64の
一方の入力端へ供給される信号のレベルも、比較器46
の比較結果に依存する。これは、オア・ゲート67の出
力信号はすでに”L”であり、さらに、アンド・ゲート
68の第1および第3入力端に供給される信号が”H”
であることに起因する。そこで、さらに、比較器46の
比較結果に応じた動作について説明する。
は、比較器46の比較結果に依存する。すなわちこれ
は、アンド・ゲート62の出力信号はすでに”L”であ
り、さらに、アンド・ゲート63の一方の入力端に供給
されている信号(比較器43の比較結果)もすでに”
H”であるためである。同様に、ノア・ゲート65によ
る出力信号のレベル、すなわち、アンド・ゲート64の
一方の入力端へ供給される信号のレベルも、比較器46
の比較結果に依存する。これは、オア・ゲート67の出
力信号はすでに”L”であり、さらに、アンド・ゲート
68の第1および第3入力端に供給される信号が”H”
であることに起因する。そこで、さらに、比較器46の
比較結果に応じた動作について説明する。
【0072】 OFP+MOD>「FFFF」 (ζ,η)の場合 まず、比較器46の比較結果が”H”となる場合につい
て説明する。比較器46では、 オフセット・アドレスOFP+変調データMOD>「F
FFF」 の場合には、その比較結果が”H”となる。比較器46
の比較結果が”H”となることによって、アンド・ゲー
ト63の出力信号は”H”となる。したがって、オア・
ゲート61の出力信号は、”H”となるので、セレクタ
47では入力端Bが選択される。一方、ビットSIGN
が”L”なので、セレクタ48では入力端Aが選択され
て、「−10000」が加算器52の一方の入力端に供
給される。したがって、比較器44の入力端Bおよびセ
レクタ45の入力端Aには、セレクタ47の入力端Bを
介して、 オフセット・アドレスOFP+変調データMOD+「−
10000」 なる差データが供給される。この差データは、RAM1
7(図1参照)のアドレス範囲の超過分に相当する。
て説明する。比較器46では、 オフセット・アドレスOFP+変調データMOD>「F
FFF」 の場合には、その比較結果が”H”となる。比較器46
の比較結果が”H”となることによって、アンド・ゲー
ト63の出力信号は”H”となる。したがって、オア・
ゲート61の出力信号は、”H”となるので、セレクタ
47では入力端Bが選択される。一方、ビットSIGN
が”L”なので、セレクタ48では入力端Aが選択され
て、「−10000」が加算器52の一方の入力端に供
給される。したがって、比較器44の入力端Bおよびセ
レクタ45の入力端Aには、セレクタ47の入力端Bを
介して、 オフセット・アドレスOFP+変調データMOD+「−
10000」 なる差データが供給される。この差データは、RAM1
7(図1参照)のアドレス範囲の超過分に相当する。
【0073】また、比較器46の比較結果が”H”とな
ることによって、アンド・ゲート68による出力信号
は”L”となるので、ノア・ゲート65の出力信号は”
H”となる。一方、エクスクルーシブ・オア・ゲート6
6の他方の入力端に供給されるビットSIGNは”L”
であるので、状態信号LTのレベルは、比較器44の比
較結果に依存することになる。すなわち、比較器44の
入力端Aに供給されている最終アドレスODPと、同入
力端Bに供給される上記差データとの大小関係により、
状態信号LTのレベルが決まり、セレクタ45から出力
される読出アドレスRPが決まる。そこでさらに、この
大小関係について説明する。
ることによって、アンド・ゲート68による出力信号
は”L”となるので、ノア・ゲート65の出力信号は”
H”となる。一方、エクスクルーシブ・オア・ゲート6
6の他方の入力端に供給されるビットSIGNは”L”
であるので、状態信号LTのレベルは、比較器44の比
較結果に依存することになる。すなわち、比較器44の
入力端Aに供給されている最終アドレスODPと、同入
力端Bに供給される上記差データとの大小関係により、
状態信号LTのレベルが決まり、セレクタ45から出力
される読出アドレスRPが決まる。そこでさらに、この
大小関係について説明する。
【0074】 ODP>OFP+MOD−「10000」(ζ)の場合 最終アドレスODP>オフセット・アドレスOFP+変
調データMOD−「10000」 の場合、すなわち、図9(a)において、曲線:OFP
+MODが、直線:ODP+「10000」より小とな
る場合(であって、「FFFF」より大の場合、すなわ
ち、ζの期間)には、比較器44の比較結果は”L”と
なるので、状態信号LTは、”L”となり、セレクタ4
5では入力端Aが選択される。この結果、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD−「10000」 となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
調データMOD−「10000」 の場合、すなわち、図9(a)において、曲線:OFP
+MODが、直線:ODP+「10000」より小とな
る場合(であって、「FFFF」より大の場合、すなわ
ち、ζの期間)には、比較器44の比較結果は”L”と
なるので、状態信号LTは、”L”となり、セレクタ4
5では入力端Aが選択される。この結果、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD−「10000」 となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
【0075】ODP≦OFP+MOD+「10000」
(η)の場合 最終アドレスODP>オフセット・アドレスOFP+変
調データMOD−「10000」 の場合、すなわち、図9(a)において、曲線:OFP
+MODが、直線:ODP+「10000」以上となる
場合(すなわち、ηの期間)には、比較器44の比較結
果は”H”となるので、状態信号LTは、”H”とな
り、セレクタ45では入力端Bが選択される。この結
果、 読出アドレスRP=最終アドレスODP となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
(η)の場合 最終アドレスODP>オフセット・アドレスOFP+変
調データMOD−「10000」 の場合、すなわち、図9(a)において、曲線:OFP
+MODが、直線:ODP+「10000」以上となる
場合(すなわち、ηの期間)には、比較器44の比較結
果は”H”となるので、状態信号LTは、”H”とな
り、セレクタ45では入力端Bが選択される。この結
果、 読出アドレスRP=最終アドレスODP となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
【0076】このηの期間とは、上述したβの期間と同
様に、読出アドレスRPの減少速度が小さいために、楽
音信号を書き込む書込アドレスWPが、読出アドレスR
Pを追い越す場合である。この実施例では、ηの期間に
おいては、読出アドレスRPは、読出アドレスRPは、
最長遅延時間を示す最終アドレスODPに切り換えられ
るので、読み出される楽音信号が不連続となるのが防止
される。
様に、読出アドレスRPの減少速度が小さいために、楽
音信号を書き込む書込アドレスWPが、読出アドレスR
Pを追い越す場合である。この実施例では、ηの期間に
おいては、読出アドレスRPは、読出アドレスRPは、
最長遅延時間を示す最終アドレスODPに切り換えられ
るので、読み出される楽音信号が不連続となるのが防止
される。
【0077】 OFP+MOD≦「FFFF」 (θ)の場合 次に、比較器46の比較結果が”L”となる場合につい
て説明する。比較器46では、 オフセット・アドレスOFP+変調データMOD≦「F
FFF」 の場合(かつ、変調データMOD≧0の場合、すなわち
図9、θの期間)には、その比較結果が”L”となる。
比較器46の比較結果が”L”となることによって、
(ここでは、ODP<OFP、MOD≧0の場合を考え
ているので)アンド・ゲート63の出力信号は”L”と
なる。したがって、オア・ゲート61の出力信号は、”
L”となり、セレクタ47では入力端Aが選択される。
これにより、オフセット・アドレスOFPと変調データ
MODとの和が、セレクタ47の入力端Aを介して、セ
レクタ45の入力端Aに供給される。また、比較器46
の比較結果が”L”になることによって、アンド・ゲー
ト68の出力信号が”H”となる。したがって、ノア・
ゲート65による出力信号は、”L”となるので、比較
器44による比較結果にかかわらず、セレクタ45では
入力端Aが選択される。この結果、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
て説明する。比較器46では、 オフセット・アドレスOFP+変調データMOD≦「F
FFF」 の場合(かつ、変調データMOD≧0の場合、すなわち
図9、θの期間)には、その比較結果が”L”となる。
比較器46の比較結果が”L”となることによって、
(ここでは、ODP<OFP、MOD≧0の場合を考え
ているので)アンド・ゲート63の出力信号は”L”と
なる。したがって、オア・ゲート61の出力信号は、”
L”となり、セレクタ47では入力端Aが選択される。
これにより、オフセット・アドレスOFPと変調データ
MODとの和が、セレクタ47の入力端Aを介して、セ
レクタ45の入力端Aに供給される。また、比較器46
の比較結果が”L”になることによって、アンド・ゲー
ト68の出力信号が”H”となる。したがって、ノア・
ゲート65による出力信号は、”L”となるので、比較
器44による比較結果にかかわらず、セレクタ45では
入力端Aが選択される。この結果、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
【0078】変調データMOD<0 (ι,κ)の場合 次に、書込アドレスWPがQ領域に存在する場合であっ
て、変調データMODの値が負の場合について説明す
る。変調データMODの値が負の場合とは、図9(a)
におけるι,κの期間に相当する。この場合において、
ビットSIGNは”H”となる。これによって、セレク
タ42では入力端Bが選択され、書込アドレスWPが比
較器44の入力端Aおよびセレクタ45の入力端Bに供
給される。また、この場合、オフセット・アドレスOF
Pの取り得る範囲(「0」〜「FFFF」)を考慮する
と、 オフセット・アドレスOFP+変調データMOD≦「F
FFF」 となるので、比較器46の比較結果は”L”となる。こ
れによってアンド・ゲート63の出力信号が”L”とな
る。すでにアンド・ゲート62の出力信号が”L”であ
るので、オア・ゲート61の出力信号が”L”となる結
果、セレクタ47においては入力端Aが選択され、オフ
セット・アドレスOFPと変調データMODとの和が、
比較器44の入力端Bおよび比較器45の入力端Aに供
給される。
て、変調データMODの値が負の場合について説明す
る。変調データMODの値が負の場合とは、図9(a)
におけるι,κの期間に相当する。この場合において、
ビットSIGNは”H”となる。これによって、セレク
タ42では入力端Bが選択され、書込アドレスWPが比
較器44の入力端Aおよびセレクタ45の入力端Bに供
給される。また、この場合、オフセット・アドレスOF
Pの取り得る範囲(「0」〜「FFFF」)を考慮する
と、 オフセット・アドレスOFP+変調データMOD≦「F
FFF」 となるので、比較器46の比較結果は”L”となる。こ
れによってアンド・ゲート63の出力信号が”L”とな
る。すでにアンド・ゲート62の出力信号が”L”であ
るので、オア・ゲート61の出力信号が”L”となる結
果、セレクタ47においては入力端Aが選択され、オフ
セット・アドレスOFPと変調データMODとの和が、
比較器44の入力端Bおよび比較器45の入力端Aに供
給される。
【0079】一方、ビットSIGNが”H”となること
により、アンド・ゲート68の出力信号は”L”とな
る。すでにアンド・ゲート67の出力信号は”L”なの
で、ノア・ゲート65の出力信号は”H”となる。とこ
ろで、エクスクルーシブ・オア・ゲート66の他方の入
力端に供給されるビットSIGNは”H”であり、アン
ド・ゲート64の一方に供給されているノア・ゲート6
5の出力信号は”H”であるので、状態信号LTのレベ
ルは、比較器44の比較結果に依存することになる。
により、アンド・ゲート68の出力信号は”L”とな
る。すでにアンド・ゲート67の出力信号は”L”なの
で、ノア・ゲート65の出力信号は”H”となる。とこ
ろで、エクスクルーシブ・オア・ゲート66の他方の入
力端に供給されるビットSIGNは”H”であり、アン
ド・ゲート64の一方に供給されているノア・ゲート6
5の出力信号は”H”であるので、状態信号LTのレベ
ルは、比較器44の比較結果に依存することになる。
【0080】すなわち、比較器44の入力端Aに供給さ
れている書込アドレスWPと、同入力端Bに供給されて
いるオフセット・アドレスOFP+変調データMODの
和との大小関係により、状態信号LTのレベルと読出ア
ドレスRPとが決定される。そこでさらに、この大小関
係について説明する。
れている書込アドレスWPと、同入力端Bに供給されて
いるオフセット・アドレスOFP+変調データMODの
和との大小関係により、状態信号LTのレベルと読出ア
ドレスRPとが決定される。そこでさらに、この大小関
係について説明する。
【0081】WP≦OFP+MOD (ι)の場合 書込アドレスWP≦オフセット・アドレスOFP+変調
データMOD の場合(図9、ιの期間)には、比較器44の比較結果
は”H”となるので、状態信号LTは、”L”となり、
セレクタ45では入力端Aが選択される。この結果、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
データMOD の場合(図9、ιの期間)には、比較器44の比較結果
は”H”となるので、状態信号LTは、”L”となり、
セレクタ45では入力端Aが選択される。この結果、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
【0082】WP>OFP+MOD (κ)の場合 書込アドレスWP>オフセット・アドレスOFP+変調
データMOD の場合(図9、κの期間)には、比較器44の比較結果
は”L”となるので、状態信号LTは、”H”となり、
セレクタ45では入力端Bが選択される。この結果、 読出アドレスRP=書込アドレスWP となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
データMOD の場合(図9、κの期間)には、比較器44の比較結果
は”L”となるので、状態信号LTは、”H”となり、
セレクタ45では入力端Bが選択される。この結果、 読出アドレスRP=書込アドレスWP となる。そして、該アドレスRPに対応して楽音信号が
RAM17(図1参照)から読み出される。
【0083】このκの期間とは、上述したεの期間と同
様に、読出アドレスRPの減少速度が大きいために、読
出アドレスRPが、楽音信号を書き込む書込アドレスW
Pに対して、追い越す場合である。この実施例では、κ
の期間においては、読出アドレスRPは、遅延時間ゼロ
を示す書込アドレスWPに切り換えられるので、この場
合においても読み出される楽音信号が不連続となるのが
防止される。
様に、読出アドレスRPの減少速度が大きいために、読
出アドレスRPが、楽音信号を書き込む書込アドレスW
Pに対して、追い越す場合である。この実施例では、κ
の期間においては、読出アドレスRPは、遅延時間ゼロ
を示す書込アドレスWPに切り換えられるので、この場
合においても読み出される楽音信号が不連続となるのが
防止される。
【0084】図9(b)に同図(a)に対応する読出ア
ドレスRPの変化の様子を示す。ζ〜κの各期間に対応
する読出アドレスRPの値についてまとめると、図12
に示すようになる。
ドレスRPの変化の様子を示す。ζ〜κの各期間に対応
する読出アドレスRPの値についてまとめると、図12
に示すようになる。
【0085】領域Qの例外的領域(WP=「000
0」、ODP=「FFFF」) サンプリングクロックφによって、書込アドレスWPの
値が「0000」となった場合、最終アドレスの値は
「FFFF」となり、オフセット・アドレスOFPの値
は「7FFF」となる(図10参照)。すなわち、比較
器41,43の比較結果は、ともに”L”となる。これ
により、アンド・ゲート62,63の出力がともに”
L”となる結果、オア・ゲート61の出力はL”となる
ので、セレクタ47では入力端Aが選択され、オフセッ
ト・アドレスOFPと変調データMODとの和が、比較
器44の入力端Bおよび比較器45の入力端Aに供給さ
れる。さらに、アンド・ゲート67,68の出力がとも
に”L”となるので、ノア・ゲート65の出力は”H”
となる。したがって、状態信号LTは、エクスクルーシ
ブ・オア・ゲート66の出力に依存することになる。す
なわち、状態信号LTは、エクスクルーシブ・オア・ゲ
ート66の出力が”L”の場合には、”L”となる一
方、同ゲートの出力が”H”の場合には、”H”とな
る。そこで、エクスクルーシブ・オア・ゲート66の出
力を決定する変調データMODの、正負に応じた動作に
ついて説明する。
0」、ODP=「FFFF」) サンプリングクロックφによって、書込アドレスWPの
値が「0000」となった場合、最終アドレスの値は
「FFFF」となり、オフセット・アドレスOFPの値
は「7FFF」となる(図10参照)。すなわち、比較
器41,43の比較結果は、ともに”L”となる。これ
により、アンド・ゲート62,63の出力がともに”
L”となる結果、オア・ゲート61の出力はL”となる
ので、セレクタ47では入力端Aが選択され、オフセッ
ト・アドレスOFPと変調データMODとの和が、比較
器44の入力端Bおよび比較器45の入力端Aに供給さ
れる。さらに、アンド・ゲート67,68の出力がとも
に”L”となるので、ノア・ゲート65の出力は”H”
となる。したがって、状態信号LTは、エクスクルーシ
ブ・オア・ゲート66の出力に依存することになる。す
なわち、状態信号LTは、エクスクルーシブ・オア・ゲ
ート66の出力が”L”の場合には、”L”となる一
方、同ゲートの出力が”H”の場合には、”H”とな
る。そこで、エクスクルーシブ・オア・ゲート66の出
力を決定する変調データMODの、正負に応じた動作に
ついて説明する。
【0086】変調データMOD≧0 の場合 変調データMODの値がゼロあるいは正の場合には、ビ
ットSIGNは”L”となるので、状態信号LTは、比
較器44の判別結果が”H”となった場合に”H”とな
る。このとき、セレクタ42では入力端Aが選択され、
最終アドレスODPが比較器44の入力端A(および比
較器45の入力端B)に供給される。
ットSIGNは”L”となるので、状態信号LTは、比
較器44の判別結果が”H”となった場合に”H”とな
る。このとき、セレクタ42では入力端Aが選択され、
最終アドレスODPが比較器44の入力端A(および比
較器45の入力端B)に供給される。
【0087】したがって、状態信号LTは、次の場合
に”H”となる。すなわち、比較器44において、 最終アドレスODP≦オフセット・アドレスOFP+変
調データMOD と判別された場合である。この場合に、セレクタ45で
は入力端Bが選択されので、 読出アドレスRP=最終アドレスODP となる。
に”H”となる。すなわち、比較器44において、 最終アドレスODP≦オフセット・アドレスOFP+変
調データMOD と判別された場合である。この場合に、セレクタ45で
は入力端Bが選択されので、 読出アドレスRP=最終アドレスODP となる。
【0088】一方、状態信号LTは、次の場合に”L”
となる。すなわち、比較器44において、 最終アドレスODP>オフセット・アドレスOFP+変
調データMOD と判別された場合である。この場合に、セレクタ45で
は入力端Aが選択されので、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD となる。
となる。すなわち、比較器44において、 最終アドレスODP>オフセット・アドレスOFP+変
調データMOD と判別された場合である。この場合に、セレクタ45で
は入力端Aが選択されので、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD となる。
【0089】変調データMOD<0 の場合 変調データMODの値が負の場合には、ビットSIGN
は”H”となるので、状態信号LTは、比較器44の判
別結果が”L”となった場合に”H”となる。このと
き、セレクタ42では入力端Bが選択され、書込アドレ
スWPが比較器44の入力端A(および比較器45の入
力端B)に供給される。
は”H”となるので、状態信号LTは、比較器44の判
別結果が”L”となった場合に”H”となる。このと
き、セレクタ42では入力端Bが選択され、書込アドレ
スWPが比較器44の入力端A(および比較器45の入
力端B)に供給される。
【0090】したがって、状態信号LTは、次の場合
に”H”となる。すなわち、比較器44において、 書込アドレスWP>オフセット・アドレスOFP+変調
データMOD と判別された場合である。この場合に、セレクタ45で
は入力端Bが選択されるので、 読出アドレスRP=書込アドレスWP となる。
に”H”となる。すなわち、比較器44において、 書込アドレスWP>オフセット・アドレスOFP+変調
データMOD と判別された場合である。この場合に、セレクタ45で
は入力端Bが選択されるので、 読出アドレスRP=書込アドレスWP となる。
【0091】一方、状態信号LTは、次の場合に”L”
となる。すなわち、比較器44において、 書込アドレスWP>オフセット・アドレスOFP+変調
データMOD と判別された場合である。この場合に、セレクタ45で
は入力端Aが選択されので、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD となる。
となる。すなわち、比較器44において、 書込アドレスWP>オフセット・アドレスOFP+変調
データMOD と判別された場合である。この場合に、セレクタ45で
は入力端Aが選択されので、 読出アドレスRP=オフセット・アドレスOFP+変調
データMOD となる。
【0092】したがって、書込アドレスWPの値が「0
000」である場合、読出アドレスRPは次のようにな
る。 WP(=「0000」)<OFP+MOD<ODP(=
「FFFF」)の場合 RP=OFP+MOD OFP+MOD≧ODP(=「FFFF」) RP=ODP OFP+MOD≦WP (=「0000」) RP=WP
000」である場合、読出アドレスRPは次のようにな
る。 WP(=「0000」)<OFP+MOD<ODP(=
「FFFF」)の場合 RP=OFP+MOD OFP+MOD≧ODP(=「FFFF」) RP=ODP OFP+MOD≦WP (=「0000」) RP=WP
【0093】この実施例は、本来、読出アドレスとなる
べき、変調データMODとオフセット・アドレスOFP
との和を、アドレス・リミット回路34によって、書込
アドレスWPから最終アドレスODPまでの値に制限し
ている。したがって、変調データMODが、各操作子1
21〜12nの操作量に基づく信号とLFOの出力信号と
を所定の演算から求められて任意データとなったとして
も、書込アドレスWPおよびオフセット・アドレスOF
Pのカウント状態に応じて、読出アドレスRPは、書込
アドレスWPから最終アドレスODPまでの値に制限さ
れるようになっている。これによって、データの不連続
性に起因するノイズの発生を、操作子の数やその感度を
意識することなく、防止することができる。また、過変
調状態となっても、LED19の点灯によってその旨を
表示するので、演奏者は、変調度を下げる等の対処を行
なうことができるという利点もある。
べき、変調データMODとオフセット・アドレスOFP
との和を、アドレス・リミット回路34によって、書込
アドレスWPから最終アドレスODPまでの値に制限し
ている。したがって、変調データMODが、各操作子1
21〜12nの操作量に基づく信号とLFOの出力信号と
を所定の演算から求められて任意データとなったとして
も、書込アドレスWPおよびオフセット・アドレスOF
Pのカウント状態に応じて、読出アドレスRPは、書込
アドレスWPから最終アドレスODPまでの値に制限さ
れるようになっている。これによって、データの不連続
性に起因するノイズの発生を、操作子の数やその感度を
意識することなく、防止することができる。また、過変
調状態となっても、LED19の点灯によってその旨を
表示するので、演奏者は、変調度を下げる等の対処を行
なうことができるという利点もある。
【0094】なお、上述した実施例では、説明のため、
変調データMODとして正弦波を用いた。しかしなが
ら、アドレス・リミット回路34の比較動作におけるす
べての場合を含有するようにしたので、変調データMO
Dに正弦波以外のいかなるデータを用いてもいずれかの
場合に適合する。
変調データMODとして正弦波を用いた。しかしなが
ら、アドレス・リミット回路34の比較動作におけるす
べての場合を含有するようにしたので、変調データMO
Dに正弦波以外のいかなるデータを用いてもいずれかの
場合に適合する。
【0095】また、上述した実施例では、RAM17の
最大アドレスを「FFFF」としたが、本願発明はこれ
にとらわれない。例えば、RAM17の最大アドレスを
一般的に「MAX」とした場合には、図4に示すアドレ
ス・リミット回路34において、比較器46の入力端B
に供給する値を「MAX」、セレクタ48の入力端Aに
供給する値を(−「MAX」−「1」)、同セレクタの
入力端Bに供給する値を(「MAX」+1)にそれぞれ
設定すれば良い。この場合、全加算器33(図3参照)
へ供給する加算値を最大アドレスの半分となるようにし
て、オフセット値を決めれば、なお良い。
最大アドレスを「FFFF」としたが、本願発明はこれ
にとらわれない。例えば、RAM17の最大アドレスを
一般的に「MAX」とした場合には、図4に示すアドレ
ス・リミット回路34において、比較器46の入力端B
に供給する値を「MAX」、セレクタ48の入力端Aに
供給する値を(−「MAX」−「1」)、同セレクタの
入力端Bに供給する値を(「MAX」+1)にそれぞれ
設定すれば良い。この場合、全加算器33(図3参照)
へ供給する加算値を最大アドレスの半分となるようにし
て、オフセット値を決めれば、なお良い。
【0096】また、上述した電子楽器では、過変調状態
となった場合、すなわち、状態信号LTが”H”となっ
た場合において、LED19が点灯して、その旨を演奏
者に知らせるだけの構成となっていたが、例えば、この
場合において変調データMODに「1」より小の係数を
乗じて、ゲインを小さくする構成としても良い。
となった場合、すなわち、状態信号LTが”H”となっ
た場合において、LED19が点灯して、その旨を演奏
者に知らせるだけの構成となっていたが、例えば、この
場合において変調データMODに「1」より小の係数を
乗じて、ゲインを小さくする構成としても良い。
【0097】また、上述した実施例では、オフセット・
アドレスOFPの値をRAM17のアドレス範囲の中点
となるように設定したが、可変となるように構成しても
良い。この場合においても、オフセット・アドレスOF
Pの値にかかわらず、状態信号LTは有効となる。
アドレスOFPの値をRAM17のアドレス範囲の中点
となるように設定したが、可変となるように構成しても
良い。この場合においても、オフセット・アドレスOF
Pの値にかかわらず、状態信号LTは有効となる。
【0098】
【発明の効果】以上説明したこの発明によれば、読出ア
ドレスは、書込アドレスに対して変調効果に対応する変
調アドレスだけ遅れることになる。この際に、読出アド
レスが書込アドレスに追い越され、記憶手段に記憶され
ている読出アドレスに対応する楽音信号が書込アドレス
によって更新される場合には、アドレス制限手段によっ
て、読出アドレスが、書込アドレスから上記記憶容量に
対応する範囲で循環する1周期前未満に記憶された楽音
信号を読み出すアドレスに制限されるので、書込アドレ
スに追い越されることなく、書込アドレスに追従するこ
とになる(請求項1)。また、読出アドレスが書込アド
レスに追い越されない場合には、アドレス制限手段によ
って、読出アドレスが、書込アドレス以前の、読み出さ
れる楽音信号の時間関係が連続する変調効果に対応して
時間変化する変調アドレスに応じたアドレスに制限され
るので、書込アドレスを追い越すことなく、書込アドレ
スに追従することになる(請求項3)。また、読出アド
レスが書込アドレスを追い越し、記憶手段に記憶されて
いる読出アドレスに対応する楽音信号が書込アドレスに
よって更新されていない場合には、読出アドレスが、書
込アドレスから記憶容量に対応する範囲で循環する1周
期前以後に記憶された楽音信号を読み出すアドレスに制
限されるので、書込アドレスを追い越すことなく、書込
アドレスに追従することになる(請求項4)。したがっ
て、過変調状態においても、データの非連続性に起因す
るノイズの発生を防止することが可能となる。また、遅
延効果変調における過変調状態を表示手段により知るこ
とができるので、操作者は所望とする変調効果を減じる
等の対処をすることができる(請求項6)。
ドレスは、書込アドレスに対して変調効果に対応する変
調アドレスだけ遅れることになる。この際に、読出アド
レスが書込アドレスに追い越され、記憶手段に記憶され
ている読出アドレスに対応する楽音信号が書込アドレス
によって更新される場合には、アドレス制限手段によっ
て、読出アドレスが、書込アドレスから上記記憶容量に
対応する範囲で循環する1周期前未満に記憶された楽音
信号を読み出すアドレスに制限されるので、書込アドレ
スに追い越されることなく、書込アドレスに追従するこ
とになる(請求項1)。また、読出アドレスが書込アド
レスに追い越されない場合には、アドレス制限手段によ
って、読出アドレスが、書込アドレス以前の、読み出さ
れる楽音信号の時間関係が連続する変調効果に対応して
時間変化する変調アドレスに応じたアドレスに制限され
るので、書込アドレスを追い越すことなく、書込アドレ
スに追従することになる(請求項3)。また、読出アド
レスが書込アドレスを追い越し、記憶手段に記憶されて
いる読出アドレスに対応する楽音信号が書込アドレスに
よって更新されていない場合には、読出アドレスが、書
込アドレスから記憶容量に対応する範囲で循環する1周
期前以後に記憶された楽音信号を読み出すアドレスに制
限されるので、書込アドレスを追い越すことなく、書込
アドレスに追従することになる(請求項4)。したがっ
て、過変調状態においても、データの非連続性に起因す
るノイズの発生を防止することが可能となる。また、遅
延効果変調における過変調状態を表示手段により知るこ
とができるので、操作者は所望とする変調効果を減じる
等の対処をすることができる(請求項6)。
【図1】 この発明の一実施例を用いた電子楽器の構成
を示すブロック図である。
を示すブロック図である。
【図2】 図1における各種操作子群12の詳細構成を
示すブロック図である。
示すブロック図である。
【図3】 図1におけるアドレス発生回路16の構成を
示すブロック図である。
示すブロック図である。
【図4】 図3におけるアドレス・リミット回路34の
詳細構成を示すブロック図である。
詳細構成を示すブロック図である。
【図5】 この電子楽器におけるメインルーチンの動作
を示すフローチャートである。
を示すフローチャートである。
【図6】 この電子楽器における過変調監視処理の動作
を示すフローチャートである。
を示すフローチャートである。
【図7】 アドレス発生回路16による各アドレス値の
時間に対する変化を示す図である。
時間に対する変化を示す図である。
【図8】 (a)は、書込アドレスWP>オフセット・
アドレスOFPにおける各アドレス値の発生状況の一例
を示す図であり、(b)は、同(a)における各アドレ
ス値をアドレス・リミット回路34に適用した場合の読
出アドレスRPを示す図である。
アドレスOFPにおける各アドレス値の発生状況の一例
を示す図であり、(b)は、同(a)における各アドレ
ス値をアドレス・リミット回路34に適用した場合の読
出アドレスRPを示す図である。
【図9】 (a)は、最終アドレスODP<オフセット
・アドレスOFPにおける各アドレス値の発生状況の一
例を示す図であり、(b)は、同図(a)における各ア
ドレス値をアドレス・リミット回路34に適用した場合
の読出アドレスRPを示す図である。
・アドレスOFPにおける各アドレス値の発生状況の一
例を示す図であり、(b)は、同図(a)における各ア
ドレス値をアドレス・リミット回路34に適用した場合
の読出アドレスRPを示す図である。
【図10】 書込アドレスWP=「0000」の場合に
おける、アドレス・リミット回路34の動作を説明する
ための図である。
おける、アドレス・リミット回路34の動作を説明する
ための図である。
【図11】 書込アドレスWP>オフセット・アドレス
OFPにおける、読出アドレスRPの値を示す図であ
る。
OFPにおける、読出アドレスRPの値を示す図であ
る。
【図12】 最終アドレス<オフセット・アドレスOF
Pにおける、読出アドレスRPの値を示す図である。
Pにおける、読出アドレスRPの値を示す図である。
10……制御回路(変調アドレス発生手段、書込・読出
手段)、17……RAM(記憶手段)、19……LED
(表示手段)、31……減算カウンタ(書込アドレス発
生手段)、34……アドレス・リミット回路(演算手
段、アドレス制限手段)、WP……書込アドレス、OF
P+MOD(読出アドレス)、RP……読出アドレス
(制限された読出アドレス)
手段)、17……RAM(記憶手段)、19……LED
(表示手段)、31……減算カウンタ(書込アドレス発
生手段)、34……アドレス・リミット回路(演算手
段、アドレス制限手段)、WP……書込アドレス、OF
P+MOD(読出アドレス)、RP……読出アドレス
(制限された読出アドレス)
Claims (6)
- 【請求項1】 量子化された楽音信号を記憶する記憶手
段と、 所定速度で変化するとともに、前記記憶手段の記憶容量
に対応する範囲内で循環する書込アドレスを発生する書
込アドレス発生手段と、 所望の変調効果に対応して時間変化する変調アドレスを
発生する変調アドレス発生手段と、 前記書込アドレスと前記変調アドレスとを演算して、読
出アドレスとして出力する演算手段と、前 記書込アドレスにて前記楽音信号を前記記憶手段に書
き込む一方、該楽音信号を読出アドレスにて前記記憶手
段から読み出す書込・読出手段と、 前記読出アドレスが前記書込アドレスに追い越され、前
記記憶手段に記憶されている前記読出アドレスに対応す
る楽音信号が前記書込アドレスによって更新される場合
には、前記読出アドレスを、前記書込アドレスから前記
記憶容量に対応する範囲で循環する1周期前未満に記憶
された楽音信号を読み出すアドレスとするアドレス制限
手段とを具備することにより読み出される楽音信号の時
間関係が連続することを特徴とする遅延時間変調効果装
置。 - 【請求項2】 前記アドレス制限手段は、 前記読出アドレスが前記書込アドレスに追い越される場
合には、前記書込アドレスから前記記憶容量に対応する
範囲で循環する1周期前未満であって、前記書込アドレ
スによって次のタイミングにおいて更新される楽音信号
を読み出すアドレスを読出アドレスとすることにより読
み出される楽音信号の時間関係が連続することを特徴と
する請求項1に記載の遅延時間変調効果装置。 - 【請求項3】 前記アドレス制限手段は、さらに、 前記読出アドレスが前記書込アドレスに追い越されない
場合には、前記書込アドレス以前の、読み出される楽音
信号の時間関係が連続する前記変調効果に対応して時間
変化する変調アドレスに応じたアドレスを読出アドレス
とすることにより読み出される楽音信号の時間関係が連
続することを特徴とする請求項1又は2に記載の遅延時
間変調効果装置。 - 【請求項4】 量子化された楽音信号を記憶する記憶手
段と、 所定速度で変化するとともに、前記記憶手段の記憶容量
に対応する範囲内で循環する書込アドレスを発生する書
込アドレス発生手段と、 操作者の操作に応じた連続的な操作量をリアルタイムに
出力する変調効果制御操作子と、 所望の変調効果に対応して時間変化する変調信号と前記
変調効果制御操作子が出力する操作量に応じた変調アド
レスを発生する変調アドレス発生手段と、 前記書込アドレスと前記変調アドレスとを演算して、読
出アドレスとして出力する演算手段と、前 記書込アドレスにて前記楽音信号を前記記憶手段に書
き込む一方、該楽音信号を読出アドレスにて前記記憶手
段から読み出す書込・読出手段と、 前記読出アドレスが前記書込アドレスを追い越し、前記
記憶手段に記憶されている前記読出アドレスに対応する
楽音信号が前記書込アドレスによって更新されていない
場合には、前記読出アドレスを、前記書込アドレスから
前記記憶容量に対応する範囲で循環する1周期前以後に
記憶された楽音信号を読み出すアドレスとするアドレス
制限手段とを具備することにより読み出される楽音信号
の時間関係が連続することを特徴とする遅延時間変調効
果装置。 - 【請求項5】 前記アドレス制限手段は、 前記読出アドレスが前記書込アドレスを追い越す場合に
は、前記書込アドレスを読出アドレスとすることにより
読み出される楽音信号の時間関係が連続することを特徴
とする請求項1乃至4の何れかに記載の遅延時間変調効
果装置。 - 【請求項6】 前記読出アドレスが前記書込アドレスに
追い越される場合及び前記読出アドレスが前記書込アド
レスを追い越す場合には、その旨を操作者に表示する表
示手段を備えることを特徴とする請求項1乃至5の何れ
かに記載の遅延時間変調効果装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22032993A JP3221987B2 (ja) | 1993-09-03 | 1993-09-03 | 遅延時間変調効果装置 |
US08/300,377 US5559300A (en) | 1993-09-03 | 1994-09-02 | Delay time modulation effecting apparatus for processing musical tone signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22032993A JP3221987B2 (ja) | 1993-09-03 | 1993-09-03 | 遅延時間変調効果装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0772860A JPH0772860A (ja) | 1995-03-17 |
JP3221987B2 true JP3221987B2 (ja) | 2001-10-22 |
Family
ID=16749443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22032993A Expired - Fee Related JP3221987B2 (ja) | 1993-09-03 | 1993-09-03 | 遅延時間変調効果装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5559300A (ja) |
JP (1) | JP3221987B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG65729A1 (en) * | 1997-01-31 | 1999-06-22 | Yamaha Corp | Tone generating device and method using a time stretch/compression control technique |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58108583A (ja) * | 1981-12-23 | 1983-06-28 | ヤマハ株式会社 | 電子楽器の変調効果装置 |
JP2569832B2 (ja) * | 1989-10-11 | 1997-01-08 | ヤマハ株式会社 | 電子楽器 |
US5243658A (en) * | 1990-08-10 | 1993-09-07 | Casio Computer Co., Ltd. | Modulation effect adding apparatus |
JPH04138499A (ja) * | 1990-09-28 | 1992-05-12 | Yamaha Corp | 電子楽器 |
-
1993
- 1993-09-03 JP JP22032993A patent/JP3221987B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-02 US US08/300,377 patent/US5559300A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0772860A (ja) | 1995-03-17 |
US5559300A (en) | 1996-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5340938A (en) | Tone generation apparatus with selective assignment of one of tone generation processing modes to tone generation channels | |
US4785706A (en) | Apparatus for generating a musical tone signal with tone color variations independent of tone pitch | |
US9040800B2 (en) | Musical tone signal generating apparatus | |
JPH03282498A (ja) | 楽音発生装置 | |
US4562763A (en) | Waveform information generating system | |
JP3221987B2 (ja) | 遅延時間変調効果装置 | |
US4526080A (en) | Automatic rhythm performing apparatus | |
US4227433A (en) | Electronic musical instruments | |
JP2671690B2 (ja) | 電子楽器 | |
JP3091343B2 (ja) | 電子楽器 | |
JP2802714B2 (ja) | 電子楽器 | |
JP2768241B2 (ja) | 信号処理装置 | |
JP2640560B2 (ja) | エンベロープ信号発生装置 | |
JP2957842B2 (ja) | 電子楽器 | |
JP2859073B2 (ja) | 電子楽器 | |
JP3201553B2 (ja) | 電子楽器 | |
JP2003280650A (ja) | 変調波形発生装置 | |
JP2912110B2 (ja) | サイン合成方式およびこれによる楽音波形発生装置ならびに電子楽器 | |
JP2970570B2 (ja) | 楽音発生装置 | |
JP2797140B2 (ja) | 楽音波形発生装置 | |
JPS6352399B2 (ja) | ||
JP2546464B2 (ja) | 電子楽器 | |
US5932826A (en) | Effect adder circuit with a coefficient smoothing circuit for an electronic musical instrument | |
JP2727439B2 (ja) | 楽音発生装置 | |
JP2678970B2 (ja) | 楽音発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |