JP3221794B2 - Line ident circuit for chroma signal processing - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、ＰＡＬ方式映像信号を
取り扱うクロマ信号処理用ラインアイデント回路に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line signal circuit for chroma signal processing which handles a PAL video signal.

【０００２】[0002]

【従来の技術】近年、ＰＡＬ方式映像信号の処理におい
て、入力信号を内部発振器を用いて復調する際の位相合
わせをクロマ信号処理用ラインアイデント回路で行うよ
うになってきた。2. Description of the Related Art In recent years, in processing a PAL video signal, the phase adjustment when demodulating an input signal using an internal oscillator has been performed by a chroma signal processing line identity circuit.

【０００３】以下、従来のクロマ信号処理用ラインアイ
デント回路について説明する。A conventional line signal circuit for chroma signal processing will be described below.

【０００４】まず、ＰＡＬ方式の映像信号を復調するた
めのシステムを説明する。First, a system for demodulating a PAL video signal will be described.

【０００５】ＰＡＬ方式の映像信号では、Ｒ−Ｙ信号が
１Ｈ(水平走査)ごとに位相を反転するため、復調するた
めの内部発振器からの信号も１Ｈごとに反転させる必要
がある。また、Ｒ−Ｙ信号と内部発振器からの信号が１
Ｈずれた場合には、内部発振器からの信号の反転を１Ｈ
の間止めて位相を合わせる必要がある。In the video signal of the PAL system, since the RY signal inverts the phase every 1H (horizontal scanning), the signal from the internal oscillator for demodulation also needs to be inverted every 1H. Also, if the RY signal and the signal from the internal oscillator are 1
In the case of H shift, the signal from the internal oscillator is inverted by 1H
It is necessary to stop during and adjust the phase.

【０００６】図３はＲ−Ｙ信号を復調するためのシステ
ムブロック図を示すものである。図３において、１は入
力信号からＲ−Ｙ信号成分のみを取り出した信号の入
力、２は入力信号のバースト信号周波数と同一周波数に
制御される発振器、３はＢ−Ｙ信号成分のバースト信号
の位相を０°とすると90°の位相で発振している信号ラ
イン、４はＢ−Ｙ信号成分のバースト信号の位相を０°
とすると−90°の位相で発振している信号ライン、５は
１Ｈごとに前記信号ライン３と信号ライン４を切り換え
ながら出力する位相切換えフリップフロップ、６は前記
位相切換えフリップフロップ５からの出力信号、７は入
力１からの信号を出力信号６で同期検波するカラーキラ
ー回路、８は、前記カラーキラー回路７の判別結果を出
力し、前記入力１からの信号と出力信号６の位相が等し
ければＨＩ(ハイ)、等しくなければＬＯ(ロー)となるカ
ラーキラー出力端子、９は前記カラーキラー回路７から
の電流を充電あるいは放電するコンデンサ、10は、前記
カラーキラー出力端子８がＬＯレベルのある点に達する
と前記位相切換えフリップフロップ５にリセットをか
け、同時に前記カラーキラー出力端子８をＨＩとＬＯの
中間レベルまで引き上げるクロマ信号処理用ラインアイ
デント回路、11は前記クロマ信号処理用ラインアイデン
ト回路10から前記位相切換えフリップフロップ５へのリ
セット信号、12は前記入力１からの信号を出力信号６で
復調する復調器、13は前記復調器12で復調されたＲ−Ｙ
復調出力である。FIG. 3 shows a system block diagram for demodulating an RY signal. In FIG. 3, 1 is an input of a signal obtained by extracting only the RY signal component from the input signal, 2 is an oscillator controlled to the same frequency as the burst signal frequency of the input signal, and 3 is a burst signal of the BY signal component. Assuming that the phase is 0 °, the signal line 4 oscillates at a phase of 90 ° and the phase of the burst signal of the BY signal component is 0 °.
As a result, a signal line oscillating at a phase of -90 °, a phase switching flip-flop 5 for switching the signal line 3 and the signal line 4 every 1H and outputting the signal, and a signal 6 output from the phase switching flip-flop 5 , 7 is a color killer circuit that synchronously detects the signal from the input 1 with the output signal 6, 8 outputs the determination result of the color killer circuit 7, and if the signal from the input 1 and the output signal 6 have the same phase A color killer output terminal which becomes HI (high), and if it is not equal, becomes LO (low), 9 is a capacitor for charging or discharging the current from the color killer circuit 7, and 10 is a color killer output terminal 8 having an LO level. When the point is reached, the phase switching flip-flop 5 is reset, and at the same time, the color killer output terminal 8 is raised to an intermediate level between HI and LO. A chroma signal processing line identity circuit, 11 is a reset signal from the chroma signal processing line identity circuit 10 to the phase switching flip-flop 5, and 12 is a demodulation for demodulating a signal from the input 1 with an output signal 6. , The RY demodulated by the demodulator 12
Demodulated output.

【０００７】以上のように構成された図３の動作を図４
のカラーキラー出力端子電圧と位相切換えフリップフロ
ップ５へのリセット信号11とによるカラーキラー出力端
子電圧引き上げの動作状態図を用いて説明する。The operation of FIG. 3 configured as described above is shown in FIG.
A description will be given with reference to an operation state diagram of raising the color killer output terminal voltage by the color killer output terminal voltage and the reset signal 11 to the phase switching flip-flop 5.

【０００８】いま、発振器２から出力される90°の位相
の信号ライン３と−90°の位相の信号ライン４は、位相
切換えフリップフロップ５により１Ｈごとに切り換えら
れて出力信号６として出力される。この出力信号６と入
力１から入力されたＲ−Ｙ信号成分の信号の位相が一致
していて充分な振幅を持っていれば、カラーキラー回路
７からコンデンサ９に電流が流出するため、カラーキラ
ー出力端子８の電圧はカラーキラー回路７で決められた
図４のクリップ電圧Ｖdまで上昇する。The signal line 3 having a phase of 90 ° and the signal line 4 having a phase of -90 ° output from the oscillator 2 are switched by the phase switching flip-flop 5 every 1H and output as an output signal 6. . If the output signal 6 and the signal of the RY signal component inputted from the input 1 are in phase and have a sufficient amplitude, a current flows out from the color killer circuit 7 to the capacitor 9, so that the color killer The voltage at the output terminal 8 rises to the clip voltage Vd of FIG.

【０００９】このとき、カラーキラー出力端子８がカラ
ーキラースレッシュレベルであるＶa以上のときは、ク
ロマ信号処理用ラインアイデント回路10から位相切換え
フリップフロップ５へのリセット信号11は出力されない
で、この位相関係が維持される。At this time, when the color killer output terminal 8 is higher than the color killer threshold level Va, the reset signal 11 from the chroma signal processing line identity circuit 10 to the phase switching flip-flop 5 is not output. The phase relationship is maintained.

【００１０】次に、この状態のとき、復調器12に入力さ
れる入力１からの信号と出力信号６によりＲ−Ｙ信号成
分のＲ−Ｙ復調出力13が出力される。また、出力信号６
と入力１から入力されたＲ−Ｙ信号成分の信号の位相が
反転された関係(図４の位相ずれ発生点Ｐ)ならば、カラ
ーキラー回路７にコンデンサ９から電流が流入するた
め、カラーキラー出力端子８の電圧は下降し、Ｖcの電
圧に達すると、クロマ信号処理用ラインアイデント回路
10から位相切換えフリップフロップ５にリセット信号11
が出力され、同時にカラーキラー出力端子８の電圧をＶ
bまで引き上げる。Next, in this state, the RY demodulation output 13 of the RY signal component is output from the signal from the input 1 and the output signal 6 input to the demodulator 12. The output signal 6
If the relationship is such that the phase of the signal of the RY signal component input from the input 1 is inverted (the phase shift occurrence point P in FIG. 4), a current flows from the capacitor 9 into the color killer circuit 7, so that the color killer When the voltage of the output terminal 8 falls and reaches the voltage of Vc, a line signal circuit for chroma signal processing is provided.
Reset signal 11 to phase switching flip-flop 5 from 10
Is output, and at the same time, the voltage of the color killer output terminal 8 is
Raise to b.

【００１１】位相切換えフリップフロップ５はリセット
信号11が出力されている間、信号ラインの切り換えを止
めるため、１回、信号ラインの切り換えをとばすことに
なる。この結果、出力信号６と入力１から入力されたＲ
−Ｙ信号成分の信号の位相が一致し、カラーキラー回路
７によりカラーキラー出力端子８の電圧はＶa以上に引
き上げられる。Since the phase switching flip-flop 5 stops switching the signal line while the reset signal 11 is being output, the switching of the signal line is skipped once. As a result, the output signal 6 and the R input from the input 1 are output.
The phase of the signal of the -Y signal component matches, and the voltage of the color killer output terminal 8 is raised to Va or more by the color killer circuit 7.

【００１２】図５は前記図３に用いられる従来のクロマ
信号処理用ラインアイデント回路10の一構成例図を示
す。図５において、14，15，16，17，18は電源、19，20
は電流源、21，22，23，24，25，26，27は抵抗、28，2
9，30はＰＮＰトランジスタで、トランジスタ28，29、
抵抗22，23および電流源19で差動増幅回路を構成してい
る。31，32，33，34はＮＰＮトランジスタ、前記トラン
ジスタ30，31，32、抵抗26，27および電流源20でカラー
キラー出力端子電圧の電圧引き上げ回路を構成してい
る。35はコンデンサで、図３のコンデンサ９に相当す
る。36はカラーキラー出力端子で、図３のカラーキラー
出力端子８に相当する。37はカラーキラー回路で、図３
のカラーキラー回路７に相当する。38は位相切換えフリ
ップフロップ５へのリセット信号で、図３のリセット信
号11に相当する。FIG. 5 shows an example of the configuration of the conventional line signal circuit 10 for chroma signal processing used in FIG. In FIG. 5, 14, 15, 16, 17, and 18 are power supplies, and 19 and 20 are shown.
Is a current source, 21, 22, 23, 24, 25, 26, 27 are resistors, 28, 2
9 and 30 are PNP transistors, transistors 28 and 29,
The resistors 22 and 23 and the current source 19 constitute a differential amplifier circuit. 31, 32, 33, and 34 constitute an NPN transistor, the transistors 30, 31, and 32, the resistors 26 and 27, and the current source 20, and constitute a voltage raising circuit for a color killer output terminal voltage. A capacitor 35 corresponds to the capacitor 9 in FIG. Reference numeral 36 denotes a color killer output terminal, which corresponds to the color killer output terminal 8 in FIG. 37 is a color killer circuit.
Of the color killer circuit 7. Reference numeral 38 denotes a reset signal to the phase switching flip-flop 5, which corresponds to the reset signal 11 in FIG.

【００１３】以上のように構成された図５のクロマ信号
処理用ラインアイデント回路の動作を図６のカラーキラ
ー出力端子電圧Ｖ₃₆と位相切換えフリップフロップ５へ
のリセット信号38とによるカラーキラー出力端子電圧Ｖ
₃₆の引き上げの動作状態図を用いて説明する。[0013] than the reset signal 38 of the operation of the chroma signal processing line Ai dent circuit of Figure 5 configured to the color killer output terminal voltage V ₃₆ and the phase switching flip-flop 5 of Figure 6, as the color killer output by Terminal voltage V
_This will be described with reference to the operation state diagram of the lifting of ₃₆ .

【００１４】まず、図３における入力１から入力された
Ｒ−Ｙ信号成分の信号を取り出した入力１の信号と発振
器２からの出力信号６の位相が一致している場合の動作
を説明する。この場合、カラーキラー回路37から電流が
流出するため、コンデンサ35に電荷が充電される。通
常、電源16はＶbと同じ電圧とし、抵抗24の値によりカ
ラーキラー感度が決まる。電源17の電圧をＶ₁₇とし、ト
ランジスタ30のベース・エミッタ間電圧をＶ_BE30とする
と、カラーキラー出力端子36の電圧は、Ｖ₁₇＋Ｖ_BE30ま
で上昇し、定常状態となる。電源15の電圧をＶ₁₅とする
と、First, the operation in the case where the phase of the signal of the input 1 obtained by extracting the signal of the RY signal component input from the input 1 and the output signal 6 from the oscillator 2 in FIG. 3 will be described. In this case, since current flows out of the color killer circuit 37, the capacitor 35 is charged. Normally, the power supply 16 is set to the same voltage as Vb, and the value of the resistor 24 determines the color killer sensitivity. Assuming that the voltage of the power supply 17 is V ₁₇ and the voltage between the base and the emitter of the transistor 30 is V _BE30 , the voltage of the color killer output terminal 36 rises to V ₁₇ + V _BE30 , and becomes a steady state. When the voltage of the power source 15 and V _15,

【００１５】[0015]

【数１】Ｖ₁₇＋Ｖ_BE30＞Ｖ₁₅ と設定しているため、トランジスタ28，29等で構成した
差動増幅回路のトランジスタ28のコレクタには電流源19
からの電流が流れ、トランジスタ29のコレクタには流れ
ない。位相切換えフリップフロップ５へのリセット信号
38はＬＯ時にリセット信号となり、ＨＩ時にはリセット
はかからない。Since V ₁₇ + V _BE30 > V ₁₅ is set, the current source 19 is connected to the collector of the transistor 28 of the differential amplifier circuit composed of the transistors 28 and 29 and the like.
, And does not flow to the collector of the transistor 29. Reset signal to phase switching flip-flop 5
Reference numeral 38 indicates a reset signal at the time of LO, and no reset is applied at the time of HI.

【００１６】この場合、トランジスタ33のベースはＬＯ
で、位相切換えフリップフロップ５へのリセット信号38
はＨＩのため、位相切換えフリップフロップ５にはリセ
ットはかからず、入力１からの信号と出力信号６の位相
は変化しない。また、トランジスタ34のベースはＨＩと
なるため、トランジスタ34の飽和状態のコレクタ・エミ
ッタ間電圧をＶ_S34、電源18の電圧をＶ₁₈、抵抗26，27
の抵抗値をＲ₂₆，Ｒ₂₇、トランシ゛スタ32のベース・エミッタ間
電圧をＶ_BE32とすると、トランジスタ32のエミッタ電圧
Ｖ_E32は、In this case, the base of the transistor 33 is LO
The reset signal 38 to the phase switching flip-flop 5
Since HI is HI, the phase switching flip-flop 5 is not reset, and the phases of the signal from the input 1 and the output signal 6 do not change. Further, since the base of the transistor 34 becomes HI, the collector-emitter voltage of the saturated state of the transistor 34 is V _S34 , the voltage of the power supply 18 is V ₁₈ , and the resistors 26 and 27
If the resistance value of the transistor 32 is R ₂₆ and R ₂₇ and the base-emitter voltage of the transistor 32 is V _BE32 , the emitter voltage V _E32 of the transistor 32 is

【００１７】[0017]

【数２】Ｖ_E32＝(Ｖ₁₈−Ｖ_S34)×Ｒ₂₇／(Ｒ₂₆＋Ｒ₂₇)＋
Ｖ_S34−Ｖ_BE32 となり、トランジスタ31に電流が流れはじめるベース・
エミッタ間電圧をＶ_BE0とすると、V _E32 = (V ₁₈ −V _S34 ) × R ₂₇ / (R ₂₆ + R ₂₇ ) +
V _S34 −V _BE32 , the base at which current begins to flow through transistor 31
If the voltage between the emitters is V _BE0 ,

【００１８】[0018]

【数３】Ｖ_BE0＞Ｖ_E32−(Ｖ₁₇＋Ｖ_BE30) の関係が成立するようにＶ₁₈，Ｒ₂₆，Ｒ₂₇を設定してい
るため、カラーキラー出力端子36はＶ₁₇＋Ｖ_BE30の電圧
を維持する。以上が入力１からの信号と出力信号６の位
相が一致している場合の動作である。## _EQU3 ## Since V ₁₈ , R ₂₆ and R ₂₇ are set so as to satisfy the relationship of V _BE0 > V _E32 − (V ₁₇ + V _BE30 ), the color killer output terminal 36 is at the voltage of V ₁₇ + V _BE30 . To maintain. The above is the operation when the phase of the signal from the input 1 and the phase of the output signal 6 match.

【００１９】次に、入力１からの信号と出力信号６の位
相が反転している場合(図６の位相ずれ発生点Ｐ)の動作
を説明する。この場合、カラーキラー回路37に電流が引
き込まれるため、コンデンサ35の電荷は放電し、カラー
キラー出力端子電圧Ｖ₃₆は下降していく。そして、Ｖ₃₆
がＶ₁₅と等しくなるあたりで、電流源19からの電流がト
ランジスタ29にも流れ始め、トランジスタ33のベースは
ＨＩ、位相切換えフリップフロップ５へのリセット信号
38はＬＯになり、位相切換えフリップフロップ５にはリ
セットがかかり、反転を中止する。またＶ₃₆が下降して
いって、ほぼ同時に、Next, the operation when the phase of the signal from the input 1 and the phase of the output signal 6 are inverted (the phase shift occurrence point P in FIG. 6) will be described. In this case, since the current is drawn in the color killer circuit 37, the charge of the capacitor 35 is discharged, the color killer output terminal voltage V ₃₆ descends. And V ₃₆
Around but equal the V _15, starting current from the current source 19 is also flows through the transistor 29, the base of the transistor 33 is HI, the reset signal to the phase switching flip-flop 5
38 becomes LO, the phase switching flip-flop 5 is reset, and the inversion is stopped. Also, _V36 is falling, almost at the same time,

【００２０】[0020]

【数４】Ｖ₁₅＞Ｖ₃₆ となると、トランジスタ28には電流が流れなくなり、ト
ランジスタ34のベースはＬＯとなり、トランジスタ32の
エミッタ電圧Ｖ′_E32は、When V ₁₅ > V ₃₆ , no current flows through the transistor 28, the base of the transistor 34 becomes LO, and the emitter voltage V ′ _E32 of the transistor 32 becomes

【００２１】[0021]

【数５】Ｖ′_E32＝Ｖ₁₈−Ｖ_BE32 となる。ただし、ｈ_FE＝∞とする。トランジスタ31のベ
ース・エミッタ間電圧をＶ_BE31とすると、The [number 5] _{V 'E32 = V 18 -V BE32} . Here, h _FE = ∞. _Assuming that the base-emitter voltage of the transistor 31 is V _BE31 ,

【００２２】[0022]

【数６】Ｖ′_E32−Ｖ_BE31＝Ｖb となるようにＶ₁₈を設定している。ＶbはＶ₁₅とカラー
キラーのスレッシュレベルＶaのほぼ中間点とする。Has set the V ₁₈ in such a way that [6] V _'E32 -V _BE31 = Vb. Vb is substantially midpoint threshold level Va of V ₁₅ and color killer.

【００２３】このようにＶ₃₆は、Ｖ₁₅より低くなるとト
ランジスタ31のエミッタによりＶbまで引き上げられ、
位相切換えフリップフロップ５へのリセット信号38はＨ
Ｉとなり、リセットは中止される。このような動作によ
りＶ₃₆が下降していくと、位相切換えフリップフロップ
５にリセットがかかり、入力１からの信号と出力信号６
の位相は一致し、ほぼ同時にＶ₃₆をＶbまで引き上げ、
リセットを中止することができるようになっている。As described above, when V ₃₆ becomes lower than V ₁₅ , it is raised to Vb by the emitter of the transistor 31,
The reset signal 38 to the phase switching flip-flop 5 is H
It becomes I, and the reset is stopped. When V ₃₆ decreases by such an operation, the phase switching flip-flop 5 is reset, and the signal from the input 1 and the output signal 6 are reset.
The phase of the match, pulled up at about the same time V ₃₆ to Vb,
The reset can be canceled.

【００２４】[0024]

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、トランジスタ28，29、抵抗22，23および
電流源19でなる差動増幅回路の片側の出力から位相切換
えフリップフロップ５へのリセット信号ライン(トラン
ジスタ29のコレクタ)を取り出し、この位相切換えフリ
ップフロップへのリセット信号ラインを取り出したのと
異なるもう一方の信号ライン(トランジスタ28のコレク
タ)を取り出し、カラーキラー出力端子電圧Ｖ₃₆の引き
上げの入力としているため、次のような２通りの誤動作
が起こる可能性がある。However, in the above-mentioned conventional configuration, the reset signal from the output of one side of the differential amplifier circuit including the transistors 28 and 29, the resistors 22 and 23 and the current source 19 to the phase switching flip-flop 5 is provided. line removed (the collector of the transistor 29), the phase switching reset signal line differs as the fetched other signal lines to the flip-flop (collector of transistor 28) is taken out, the raising of the color killer output terminal voltage V ₃₆ Because of the input, the following two types of malfunctions may occur.

【００２５】１つは、カラーキラー回路37が電流を流入
時、すなわちカラーキラー出力端子電圧Ｖ₃₆が下降する
とき、タイミングとして、まず位相切換えフリップフロ
ップ５にリセットがかかり、さらにカラーキラー出力端
子電圧Ｖ₃₆が下降してから、カラーキラー出力端子電圧
の引き上げが行われるが、実際には、位相切換えフリッ
プフロップにリセットがかかると、カラーキラー回路へ
の電流の流入は止まるため、カラーキラー出力端子電圧
は、位相切換えフリップフロップにリセットがかかり始
める付近で動かなくなる。このため、位相切換えフリッ
プフロップにリセットがかかりっぱなしで、カラーキラ
ー出力端子電圧を引き上げないというカラーキラー出力
端子電圧が存在してしまう。[0025] one, when introducing the color killer circuit 37 is current, i.e. when the color killer output terminal voltage V ₃₆ is lowered, as the timing, first, is reset to the phase switching flip-flop 5, further color killer output terminal voltage from the V ₃₆ is lowered, but raising the color killer output terminal voltage is performed, in practice, when the reset phase switching flip-flop such, since the stops flowing of current to the color killer circuit, the color killer output terminal The voltage stalls near the beginning of resetting the phase switching flip-flop. For this reason, there is a color killer output terminal voltage that keeps resetting the phase switching flip-flop and does not raise the color killer output terminal voltage.

【００２６】もう１つは、上記の誤動作を避けるため、
カラーキラー出力端子電圧の引き上げを開始するカラー
キラー出力端子電圧を、もう少し上のレベルに設定した
場合で位相切換えフリップフロップにリセットがかから
ないカラーキラー出力端子電圧で、カラーキラー出力端
子電圧の引き上げが行われる。The other is to avoid the above malfunction,
Start raising the color killer output terminal voltage When the color killer output terminal voltage is set to a slightly higher level, the color killer output terminal voltage is raised with the color killer output terminal voltage that does not reset the phase switching flip-flop. Will be

【００２７】本発明は、上記従来の問題点を解決するも
のであり、位相切換えフリップフロップへのリセットが
かかった後、必ずカラーキラー出力端子電圧を引き上げ
られるようにして誤動作を防止することを目的とする。An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to prevent a malfunction by always raising a color killer output terminal voltage after a reset is applied to a phase switching flip-flop. And

【００２８】[0028]

【課題を解決するための手段】この目的を達成するため
に、本発明のクロマ信号処理用ラインアイデント回路
は、差動増幅回路の同じ出力から位相切換えフリップフ
ロップへのリセット信号ラインとカラーキラー出力端子
電圧の引き上げの入力ラインを取り出し、また、カラー
キラー出力端子電圧の引き上げを位相切換えフリップフ
ロップへのリセットに比べ遅延させる構成にしている。In order to achieve this object, a chroma signal processing line identity circuit according to the present invention comprises a reset signal line from the same output of a differential amplifier circuit to a phase switching flip-flop and a color killer. The input line for raising the output terminal voltage is taken out, and the raising of the color killer output terminal voltage is delayed compared to the reset to the phase switching flip-flop.

【００２９】[0029]

【作用】本発明はこの構成により、カラーキラー出力端
子電圧が下降時、位相切換えフリップフロップにリセッ
トがかかった後は、必ずカラーキラー出力端子電圧が引
き上げられ、入力信号のＲ−Ｙ信号成分とこのＲ−Ｙ信
号成分を復調するための発振器の位相を一致させること
ができる。According to the present invention, when the color killer output terminal voltage falls, the color killer output terminal voltage is always raised after the phase switching flip-flop is reset, and the RY signal component of the input signal is The phase of the oscillator for demodulating the RY signal component can be matched.

【００３０】[0030]

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.

【００３１】図１は本発明の一実施例におけるクロマ信
号処理用ラインアイデント回路の構成例図である。図１
において、前記従来例の図５と同じ構成要素には同じ符
号を付し、その説明を省略する。図中、39，40，41，4
2，43，44，45は抵抗、46，47，48はＮＰＮトランジス
タ、49，50はＰＮＰトランジスタ、51はコンデンサ、5
2，53は電流源である。FIG. 1 is a diagram showing a configuration example of a line signal circuit for chroma signal processing according to an embodiment of the present invention. FIG.
In the figure, the same components as those in FIG. 5 of the conventional example are denoted by the same reference numerals, and description thereof will be omitted. In the figure, 39, 40, 41, 4
2, 43, 44 and 45 are resistors, 46, 47 and 48 are NPN transistors, 49 and 50 are PNP transistors, 51 is a capacitor, 5
2, 53 are current sources.

【００３２】図１に示すように、トランジスタ28，29、
抵抗22，23および電流源19で構成される差動増幅回路の
同じ出力(トランジスタ29のコレクタ)から、位相切換え
フリップフロップ５へのリセット信号38のラインと、ト
ランジスタ30〜32、抵抗26，27および電流源20で構成さ
れるカラーキラー出力端子電圧の電圧引き上げ回路の入
力ラインを取り出し、その入力ラインの途中にトランジ
スタ47〜50および抵抗41，42，43，44等で構成される遅
延回路を設けたものである。As shown in FIG. 1, transistors 28, 29,
From the same output (collector of the transistor 29) of the differential amplifier circuit composed of the resistors 22 and 23 and the current source 19, the reset signal 38 line to the phase switching flip-flop 5, the transistors 30 to 32, and the resistors 26 and 27 And the input line of the voltage raising circuit of the color killer output terminal voltage composed of the current source 20 is taken out, and a delay circuit composed of transistors 47 to 50 and resistors 41, 42, 43, and 44 is provided in the middle of the input line. It is provided.

【００３３】このように構成された図１の動作を、図２
のカラーキラー出力端子電圧Ｖ₃₆と位相切換えフリップ
フロップへのリセット信号38とによるカラーキラー出力
端子電圧の引き上げの動作状態を説明する図を用いて説
明する。The operation of FIG. 1 configured as described above is shown in FIG.
It will be described with reference to FIG explaining the reset signal 38 to the color killer output terminal voltage V ₃₆ and the phase switching flip-flop and of the operating state of raising the color killer output terminal voltage due.

【００３４】まず、図３における入力１から入力された
Ｒ−Ｙ信号成分の信号を取り出した入力１の信号と発振
器２からの出力信号６の位相が一致している場合の動作
を説明する。この場合、カラーキラー回路37から電流が
流出するため、コンデンサ35に電荷が充電される。電源
17の電圧をＶ₁₇とし、トランジスタ30のベース・エミッ
タ間電圧をＶ_BE30とすると、カラーキラー出力端子36の
電圧Ｖ₃₆は、Ｖ₁₇＋Ｖ_BE30まで上昇し、定常状態とな
る。電源15の電圧をＶ₁₅とすると、First, the operation in the case where the phase of the signal of the input 1 obtained by extracting the signal of the RY signal component input from the input 1 and the output signal 6 from the oscillator 2 in FIG. 3 will be described. In this case, since current flows out of the color killer circuit 37, the capacitor 35 is charged. Power supply
A voltage of 17 and V _17, when the base-emitter voltage of the transistor 30 and V _BE30, a voltage V ₃₆ of the color killer output terminal 36 rises to V ₁₇ + V _BE30, a steady state. When the voltage of the power source 15 and V _15,

【００３５】[0035]

【数７】Ｖ₁₇＋Ｖ_BE30＞Ｖ₁₅ と設定しているため、トランジスタ29のコレクタには電
流は流れない。このため、トランジスタ33のベースはＬ
Ｏとなり、位相切換えフリップフロップ５へのリセット
信号38はＨＩとなる。位相切換えフリップフロップ５へ
のリセット信号38はＬＯ時にリセットがかかるため、こ
の場合、リセットはかからない。Since V ₁₇ + V _BE30 > V ₁₅ is set, no current flows through the collector of the transistor 29. Therefore, the base of the transistor 33 is L
O, and the reset signal 38 to the phase switching flip-flop 5 becomes HI. Since the reset signal 38 to the phase switching flip-flop 5 is reset at the time of LO, the reset is not applied in this case.

【００３６】また、トランジスタ46のベースはＬＯ、ト
ランジスタ48のベースはＨＩ、トランジスタ50のベース
はＬＯ，トランジスタ47のベースはＬＯ、トランジスタ
34のベースはＨＩとなり、トランジスタ34の飽和状態の
コレクタ・エミッタ間電圧をＶ_S34、電源18の電圧をＶ
₁₈、抵抗26，27の抵抗値をＲ₂₆，Ｒ₂₇、トランジスタ32
のベース・エミッタ間電圧をＶ_BE32とすると、トランジ
スタ32のエミッタ電圧Ｖ_E32は、The base of the transistor 46 is LO, the base of the transistor 48 is HI, the base of the transistor 50 is LO, the base of the transistor 47 is LO,
The base of the transistor 34 becomes HI, the collector-emitter voltage of the transistor 34 in the saturated state is V _S34 , and the voltage of the power supply 18 is V
₁₈ , the resistance values of the resistors ₂₆ and ₂₇ are R ₂₆ and R ₂₇ , and the transistor 32
_Assuming that the base-emitter voltage of the transistor 32 is V _BE32 , the emitter voltage V _E32 of the transistor 32 is

【００３７】[0037]

【数８】Ｖ_E32＝(Ｖ₁₈−Ｖ_S34)×Ｒ₂₇／(Ｒ₂₆＋Ｒ₂₇)＋
Ｖ_S34−Ｖ_BE32 となり、トランジスタ31に電流が流れ始めるベース・エ
ミッタ間電圧をＶ_BE0とすると、V _E32 = (V ₁₈ −V _S34 ) × R ₂₇ / (R ₂₆ + R ₂₇ ) +
V _S34 −V _BE32 , and when the base-emitter voltage at which current starts to flow through the transistor 31 is V _BE0 ,

【００３８】[0038]

【数９】Ｖ_BE0＞Ｖ_E32−(Ｖ₁₇＋Ｖ_BE30) の関係が成立するようにＶ₁₈，Ｒ₂₆，Ｒ₂₇を設定してい
るため、カラーキラー出力端子36はＶ₁₇＋Ｖ_BE30の電圧
を維持する。以上が入力１の信号と出力信号６の位相が
一致している場合の動作である。## _EQU9 ## Since V ₁₈ , R ₂₆ and R ₂₇ are set so that the relationship of V _BE0 > V _E32 − (V ₁₇ + V _BE30 ) is established, the color killer output terminal 36 is at the voltage of V ₁₇ + V _BE30 . To maintain. The above is the operation when the phase of the signal of the input 1 and the phase of the output signal 6 match.

【００３９】次に、入力１の信号と出力信号６の位相の
位相が反転している場合の動作を説明する。この場合、
カラーキラー回路37に電流が引き込まれるため、コンデ
ンサ35の電荷は放電し、カラーキラー出力端子電圧Ｖ₃₆
は下降していく。そして、Ｖ₃₆がＶ₁₅と等しくなるあた
りで、電流源19からの電流がトランジスタ29にも流れ始
め、トランジスタ33とトランジスタ46のベースがＨＩと
なる。このとき、トランジスタ33のコレクタの負荷と抵
抗40、または抵抗21と抵抗39、またはトランジスタ33と
トランジスタ46のエミッタサイズを調整することによ
り、トランジスタ33に比べトランジスタ46の方が少し早
く導通するか、同時に導通するようにする。トランジス
タ46のコレクタがＬＯになると、トランジスタ48のベー
スはＬＯになる。コンデンサ51の容量をＣ₅₁、トランジ
スタ48の飽和状態のコレクタ・エミッタ間電圧を
Ｖ_S48、電流源53の電流量をＩ₅₃、電源14の電圧を
Ｖ₁₄、抵抗41，42の抵抗値をＲ₄₁，Ｒ₄₂、トランジスタ
34のベース・エミッタ間電圧をＶ_BE34とすると、トラン
ジスタ48のベースがＨＩからＬＯに切り換わる前のＨＩ
時のトランジスタ49のベース電圧Ｖ_B49は、Next, the operation when the phase of the signal of the input 1 and the phase of the output signal 6 are inverted will be described. in this case,
Since the current is drawn into the color killer circuit 37, the charge of the capacitor 35 is discharged, and the color killer output terminal voltage V ₃₆
Goes down. Then, when V ₃₆ becomes equal to V ₁₅ , the current from the current source 19 starts flowing to the transistor 29, and the bases of the transistors 33 and 46 become HI. At this time, by adjusting the load of the collector of the transistor 33 and the resistor 40, or the resistor 21 and the resistor 39, or the emitter size of the transistor 33 and the transistor 46, the transistor 46 conducts slightly faster than the transistor 33, At the same time, conduction is performed. When the collector of transistor 46 goes low, the base of transistor 48 goes low. The capacitance of the capacitor 51 is C ₅₁ , the collector-emitter voltage of the transistor 48 in the saturated state is V _S48 , the current amount of the current source 53 is I ₅₃ , the voltage of the power supply 14 is V ₁₄ , and the resistance of the resistors 41 and 42 is R. ₄₁ , _R42 , transistor
_Assuming that the base-emitter voltage of the transistor 34 is V _BE34 , HI before the base of the transistor 48 switches from HI to LO
The base voltage V _B49 of the transistor 49 at the time is

【００４０】[0040]

【数１０】Ｖ_B49＝(Ｖ₁₄−Ｖ_BE34)×Ｒ₄₂／(Ｒ₄₁＋
Ｒ₄₂)＋Ｖ_BE34 であり、トランジスタ48のベースがＨＩからＬＯに切り
換わったときから、トランジスタ50のベース電圧Ｖ_B50
がトランジスタ49のベース電圧Ｖ_B49と同じ電圧になる
時間をｔ₀とすると、## _EQU10 ## V _B49 = (V ₁₄ −V _BE34 ) × R ₄₂ / (R ₄₁ +
R ₄₂ ) + V _BE34 , and when the base of the transistor 48 _switches from HI to LO, the base voltage V _{B50 of the} transistor 50
_Assuming that a time when the voltage becomes the same as the base voltage V _B49 of the transistor 49 is t ₀ ,

【００４１】[0041]

【数１１】Ｖ_B49＝Ｖ_S48＋ｔ₀×Ｉ₅₃／Ｃ₅₁ 式を変形すると、[Equation 11] V _B49 = V _S48 + t ₀ × I ₅₃ / C ₅₁

【００４２】[0042]

【数１２】ｔ₀＝(Ｖ_B49−Ｖ_S48)×Ｃ₅₁／Ｉ₅₃ となる。故に、トランジスタ48のベースがＨＩからＬＯ
に切り換わると、ｔ₀の時間、遅延された後、トランジ
スタ34のベースはＨＩからＬＯになり、トランジスタ32
のエミッタ電圧Ｖ′_E32は、T ₀ = (V _B49 -V _S48 ) × C ₅₁ / I ₅₃ Therefore, the base of the transistor 48 is changed from HI to LO.
After a delay of t ₀ , the base of the transistor 34 changes from HI to LO and the transistor 32
The emitter voltage V ′ _E32 of

【００４３】[0043]

【数１３】Ｖ′_E32＝Ｖ₁₈−Ｖ_BE32 となる。トランジスタ31のベース・エミッタ間電圧をＶ
_BE31とすると、The [number 13] _{V 'E32 = V 18 -V BE32} . V base-emitter voltage of transistor 31
_BE31

【００４４】[0044]

【数１４】Ｖ′_E32−Ｖ_BE31＝Ｖb となるようにＶ₁₈を設定している。ＶbはＶ₁₅とカラー
キラーのスレッシュレベルＶaのほぼ中間点とする。こ
のようにＶ₃₆がＶ₁₅より低くなると、まずトランジスタ
46が導通し、それと同時、または少し遅れてトランジス
タ33が導通する。そしてトランジスタ46が導通して時間
ｔ₀の後、カラーキラー出力端子電圧Ｖ₃₆はトランジス
タ31のエミッタによりＶbまで引き上げられ、位相切換
えフリップフロップ５へのリセットは中止される。ただ
し、トランジスタ46が導通してからトランジスタ33が導
通するまでの時間をｔxとすると、Has set the V ₁₈ in such a way that [number 14] V _'E32 -V _BE31 = Vb. Vb is substantially midpoint threshold level Va of V ₁₅ and color killer. With such V ₃₆ is lower than V _15, first transistor
46 conducts, and at the same time or a little later, transistor 33 conducts. And after a time the transistor 46 is rendered conductive t _0, the color killer output terminal voltage V ₃₆ is pulled up to Vb by the emitter of the transistor 31, the reset to the phase switching flip-flop 5 is stopped. However, assuming that the time from when the transistor 46 becomes conductive to when the transistor 33 becomes conductive is tx,

【００４５】[0045]

【数１５】ｔ₀＞ｔx でなければならない。[Number 15] t _0> must be tx.

【００４６】以上のように本実施例によれば、カラーキ
ラー出力端子電圧Ｖ₃₆が下降していくと、位相切換えフ
リップフロップ５にリセットがかかり、時間(ｔ₀−ｔx)
後にカラーキラー出力端子電圧はＶbまで引き上げられ
るため、入力１の信号と出力信号６の位相を誤動作なく
一致させることができる。[0046] According to this embodiment, as described above, when the color killer output terminal voltage V ₃₆ is gradually lowered, it is reset to the phase switching flip-flop 5, the time (t ₀ -tx)
Since the color killer output terminal voltage is raised to Vb later, the phase of the input 1 signal and the output signal 6 can be matched without malfunction.

【００４７】[0047]

【発明の効果】以上説明したように、本発明は、位相切
換えフリップフロップへのリセット信号ラインとカラー
キラー出力端子電圧の引き上げの入力を差動増幅回路の
同一箇所から取り出し、位相切換えフリップフロップに
リセットをかけた後、少し時間を遅らせてから確実にカ
ラーキラー出力端子電圧を引き上げ、リセットを解除す
る構成になっているため、カラーキラー出力端子電圧と
して、位相切換えフリップフロップへリセットをかけた
状態で、カラーキラー出力端子電圧の引き上げを行わな
いとか、位相切換えフリップフロップへリセットをかけ
ずにカラーキラー出力端子電圧を引き上げるといったこ
とが起こる電圧は存在しないようにすることができるも
のである。As described above, according to the present invention, the reset signal line to the phase switching flip-flop and the input for raising the voltage of the color killer output terminal voltage are taken out from the same portion of the differential amplifier circuit, and the phase switching flip-flop is supplied to the phase switching flip-flop. After a reset, the color killer output terminal voltage is raised after a short delay, and the reset is released, so the color switch output terminal voltage is reset to the phase switching flip-flop. Thus, it is possible to eliminate a voltage that does not raise the color killer output terminal voltage or raises the color killer output terminal voltage without resetting the phase switching flip-flop.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例におけるクロマ信号処理用ラ
インアイデント回路の構成例図である。FIG. 1 is a configuration example of a chroma signal processing line identity circuit according to an embodiment of the present invention.

【図２】本発明のクロマ信号処理用ラインアイデント回
路を説明する図１のカラーキラー出力端子電圧と位相切
換えフリップフロップへのリセット信号とによるカラー
キラー出力端子電圧の引き上げの動作状態を説明する図
である。FIG. 2 illustrates an operation state of raising a color killer output terminal voltage by a color killer output terminal voltage and a reset signal to a phase switching flip-flop in FIG. 1 for explaining a chroma signal processing line identity circuit of the present invention. FIG.

【図３】Ｒ−Ｙ信号を復調するためのシステムブロック
図である。FIG. 3 is a system block diagram for demodulating an RY signal.

【図４】図３のカラーキラー出力端子電圧と位相切換え
フリップフロップへのリセット信号とによるカラーキラ
ー出力端子電圧の引き上げの動作状態を説明する図であ
る。FIG. 4 is a diagram illustrating an operation state of raising the color killer output terminal voltage by the color killer output terminal voltage of FIG. 3 and a reset signal to a phase switching flip-flop.

【図５】従来のクロマ信号処理用ラインアイデント回路
の一構成例図である。FIG. 5 is a configuration example diagram of a conventional line signal circuit for chroma signal processing.

【図６】図５のカラーキラー出力端子電圧と位相切換え
フリップフロップへのリセット信号とによるカラーキラ
ー出力端子電圧の引き上げの動作状態を説明する図であ
る。6 is a diagram illustrating an operation state of raising the color killer output terminal voltage by the color killer output terminal voltage of FIG. 5 and a reset signal to a phase switching flip-flop.

【符号の説明】[Explanation of symbols]

１…入力信号からＲ−Ｙ信号成分のみを取り出した信号
の入力、 ２…入力信号のバースト信号周波数と同一周
波数に制御される発振器、 ３…Ｂ−Ｙ信号成分のバー
スト信号の位相を０°とすると90°の位相で発振してい
る信号ライン、４…Ｂ−Ｙ信号成分のバースト信号の位
相を０°とすると−90°の位相で発振している信号ライ
ン、 ５…１Ｈごとに信号ライン３と信号ライン４を切
り換えながら出力する位相切換えフリップフロップ、
６…位相切換えフリップフロップ５の出力信号、 ７，
37…カラーキラー回路、 ８，36…カラーキラー出力端
子、 ９，35，51…コンデンサ、 10…クロマ信号処理
用ラインアイデント回路、11，38…位相切換えフリップ
フロップ５へのリセット信号、 12…復調器、 13…Ｒ
−Ｙ復調出力、 14〜18…電源、 19，20，52，53…電
流源、 21〜27，39〜45…抵抗、 28〜30，49，50…Ｐ
ＮＰトランジスタ、 31〜34，46〜48…ＮＰＮトランジ
スタ。1 ... Input of a signal obtained by extracting only the RY signal component from the input signal; 2 ... Oscillator controlled to the same frequency as the burst signal frequency of the input signal; 3 ... Phase the phase of the burst signal of the BY signal component to 0 ° , A signal line oscillating at a phase of 90 °, a signal line oscillating at a phase of −90 ° when a phase of a burst signal of 4... A phase switching flip-flop that outputs while switching between line 3 and signal line 4,
6, the output signal of the phase switching flip-flop 5,
37 ... color killer circuit, 8, 36 ... color killer output terminal, 9, 35, 51 ... capacitor, 10 ... line identity circuit for chroma signal processing, 11, 38 ... reset signal to phase switching flip-flop 5, 12 ... Demodulator, 13 ... R
-Y demodulation output, 14-18: power supply, 19, 20, 52, 53: current source, 21-27, 39-45: resistance, 28-30, 49, 50 ... P
NP transistors, 31 to 34, 46 to 48 ... NPN transistors.

フロントページの続き (56)参考文献 特開 昭62−296691（ＪＰ，Ａ) 特開 昭62−47289（ＪＰ，Ａ) 特開 昭62−15992（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 9/00 - 9/78 H04N 11/00 - 11/22 Continuation of the front page (56) References JP-A-62-296691 (JP, A) JP-A-62-47289 (JP, A) JP-A-62-15992 (JP, A) (58) Fields investigated (Int) .Cl. ⁷ , DB name) H04N 9/00-9/78 H04N 11/00-11/22

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 カラーキラー回路のカラーキラー出力端
子電圧を一方の入力とし、ＤＣ電圧を他方の入力とする
差動増幅回路と、前記差動増幅回路の同じ出力ラインを
入力ラインとする前記カラーキラー回路のカラーキラー
出力端子電圧の電圧引き上げ回路と、前記カラーキラー
出力端子電圧の電圧引き上げ回路によるカラーキラー出
力端子電圧の引き上げを、位相切換えフリップフロップ
へのリセットに比べ遅延させる遅延回路とよりなること
を特徴とするクロマ信号処理用ラインアイデント回路。1. A differential amplifier circuit having a color killer output terminal voltage of a color killer circuit as one input and a DC voltage as the other input, and the color amplifier having the same output line of the differential amplifier circuit as an input line. A voltage raising circuit for a color killer output terminal voltage of the killer circuit, and a delay circuit for delaying the raising of the color killer output terminal voltage by the voltage raising circuit for the color killer output terminal voltage as compared with resetting to a phase switching flip-flop. A line identification circuit for chroma signal processing.