JP3221579B2 - PLL circuit using voltage controlled oscillator - Google Patents
PLL circuit using voltage controlled oscillatorInfo
- Publication number
- JP3221579B2 JP3221579B2 JP23520492A JP23520492A JP3221579B2 JP 3221579 B2 JP3221579 B2 JP 3221579B2 JP 23520492 A JP23520492 A JP 23520492A JP 23520492 A JP23520492 A JP 23520492A JP 3221579 B2 JP3221579 B2 JP 3221579B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- controlled oscillator
- output
- circuit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明は、通信機に用いられる電
圧制御発振器（ＶＣＯ）を用いたＰＬＬ回路に関し、特
に、周囲の温度変化に対する発振周波数の変動を抑える
温度補償型電圧制御発振器を用いたＰＬＬ回路に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL circuit using a voltage controlled oscillator (VCO) used for a communication device, and more particularly, to a temperature compensated voltage controlled oscillator for suppressing fluctuation of an oscillation frequency due to a change in ambient temperature . Related to the PLL circuit .
【０００２】[0002]
【従来の技術】図３は従来の電圧制御発振器の回路例図
である。図において、１は発振周波数を制御するための
リアクタンス回路であり、外部から与えられる周波数制
御電圧ＶF により可変容量ダイオード１１の静電容量を
変える。２はコイルまたは誘電体共振器などの発振素子
である。３はトランジスタＱ1 を用いたコルピッツ形発
振回路を構成するための帰還用キャパシタンス回路であ
る。４はバッファ段の増幅回路である。この回路の発振
周波数ｆ0 は、ｆ0 ＝１／（２π√（ＬＣ））で表され
る。但し、Ｌはリアクタンス回路１と発振素子２との等
価インダクタンスであり、Ｃはキャパシタンス回路３の
等価容量である。このようなＶＣＯの場合、周囲の温度
変化に対して発振周波数がｆ0 からｆ0' になったとす
るとｆ0 ' は次式のように示される。2. Description of the Related Art FIG. 3 is a circuit diagram of a conventional voltage controlled oscillator. In FIG, 1 is a reactance circuit for controlling the oscillation frequency, varying the capacitance of the variable capacitance diode 11 by a frequency control voltage V F applied externally. Reference numeral 2 denotes an oscillation element such as a coil or a dielectric resonator. 3 is a feedback capacitance circuit for constituting the Colpitts oscillation circuit using the transistor Q 1. Reference numeral 4 denotes a buffer stage amplifier circuit. The oscillation frequency f 0 of this circuit is represented by f 0 = 1 / (2π√ (LC)). Here, L is the equivalent inductance of the reactance circuit 1 and the oscillation element 2, and C is the equivalent capacitance of the capacitance circuit 3. For such VCO, 'f 0 When now' is the oscillation frequency with respect to temperature changes in ambient f 0 from f 0 is represented by the following equation.
【０００３】[0003]
【数１】 但し、ΔＬ，ΔＣ：温度変化時のＬ，Ｃの変化量このよ
うな電圧制御発振器を設計する場合、発振周波数の可変
幅を所望の値より広くして使用温度変化に対応した発振
周波数の変化量を見込んだ回路設計が行われている。こ
の場合、発振素子２の温度特性を考慮してコンデンサＣ
A ，ＣBの温度係数が選定される。(Equation 1) However, ΔL, ΔC: the amount of change of L and C at the time of temperature change When such a voltage controlled oscillator is designed, the variable width of the oscillation frequency is made wider than a desired value, and the change of the oscillation frequency corresponding to the use temperature change. A circuit design that takes into account the amount is being made. In this case, considering the temperature characteristics of the oscillation element 2, the capacitor C
A, the temperature coefficient of C B is selected.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、このよ
うな電圧制御発振器に対して、通信機の周波数帯が高く
なり、従来より高い発振周波数、例えば４００ＭＨｚ帯
で小形化が要求され、発振素子２として、その基本振動
を利用することのできるＳＡＷ（弾性表面波）共振器、
特にラブ波形ＳＡＷ共振器の適用が検討され始めた。こ
のラブ波形ＳＡＷ共振器は広帯域フィルタとしては実用
段階に達しているが、高精度が要求される発振器の発振
素子としては周波数温度係数が大きく、約−１１０ｐｐ
ｍ／℃であるため、図３に示した従来の発振回路に用い
た場合、所定の温度範囲、例えば−３０℃〜＋８５℃に
おいて、発振回路のコンデンサＣA ，ＣB に温度係数の
大きい温度補償用コンデンサを用いても所望の周波数偏
差に収まらないという問題点がある。そのため、通信機
などに使用されるＰＬＬ（位相同期ループ）形ディジタ
ル周波数シンセサイザに適用した場合には、周囲温度に
よって周波数のロックが不可能となる場合があるため、
実用できない段階である。本発明の目的は、従来の問題
点を解決し、周波数温度係数の大きい発振素子を用いて
も発振周波数変化量が所望の偏差内に収まるようにした
電圧制御発振器を用いたＰＬＬ回路を提供することにあ
る。However, for such a voltage controlled oscillator, the frequency band of the communication device has become higher, and it has been required to reduce the size at a higher oscillation frequency than the conventional one, for example, the 400 MHz band. , A SAW (surface acoustic wave) resonator capable of utilizing its fundamental vibration,
In particular, the application of a love waveform SAW resonator has begun to be studied. Although this love waveform SAW resonator has reached the practical stage as a broadband filter, it has a large frequency temperature coefficient as an oscillation element of an oscillator requiring high accuracy, and has a frequency of about -110 pp.
Since a m / ° C., when used in the conventional oscillation circuit shown in FIG. 3, the predetermined temperature range, for example at -30 ℃ ~ + 85 ℃, large temperature of the capacitor C A, the temperature coefficient C B of the oscillator circuit There is a problem that even if a compensation capacitor is used, it does not fall within a desired frequency deviation. Therefore, when applied to a PLL (Phase Locked Loop) type digital frequency synthesizer used for a communication device or the like, the frequency may not be locked depending on the ambient temperature.
It is at a stage where it cannot be used. SUMMARY OF THE INVENTION It is an object of the present invention to provide a PLL circuit using a voltage controlled oscillator which solves the conventional problems and makes the oscillation frequency variation within a desired deviation even when using an oscillation element having a large frequency temperature coefficient. It is in.
【０００５】[0005]
【課題を解決するための手段】本発明の電圧制御発振器
を用いたＰＬＬ回路は、電圧制御発振器の出力を分周し
基準発振器の分周信号と位相比較器で比較しその出力を
ＬＰＦを通して前記電圧制御発振器の周波数制御電圧と
するように構成された電圧制御発振器を用いたＰＬＬ回
路であって、 前記電圧制御発振器には、該電圧制御発振
器を構成するトランジスタのベースに接続された発振素
子に並列接続された第１の可変容量ダイオードの静電容
量を前記周波数制御電圧によって変化させる第１のリア
クタンス回路と、さらに前記発振素子に並列接続された
第２の可変容量ダイオードの静電容量を温度制御電圧に
よって変化させる第２のリアクタンス回路とが設けら
れ、 前記位相比較器から出力される前記ＰＬＬ回路のＰ
ＬＬループがロック状態かアンロック状態かを示すロッ
ク検出信号を監視し予め定めた時間間隔でその判定結果
を互いに相異なる２値の電圧値で出力するＣＰＵと、 該
ＣＰＵの出力に対応した出力を前記温度制御電圧として
前記第２のリアクタンス回路に与える温度制御電圧供給
部とが備えられ、 前記ＣＰＵは、前記ロック検出信号が
ロック状態を示すとき前記２値の電圧値のうちの一方の
電圧値を出力し、前記判定結果毎に、該判定結果がロッ
ク状態の ときはその時まで保持している電圧値をそのま
ま保持し、該判定結果がアンロック状態のときはその時
まで保持していた電圧値を前記２値の電圧値のうちの他
方の電圧値に切替えて出力する動作を行い、前記ＰＬＬ
ループのロック状態が保たれるように構成されたことを
特徴とするものである。 SUMMARY OF THE INVENTION A voltage controlled oscillator according to the present invention
PLL circuit divides the output of the voltage controlled oscillator
Compare the divided signal of the reference oscillator with the phase comparator and compare the output.
A frequency control voltage of the voltage controlled oscillator through an LPF;
PLL using a voltage-controlled oscillator configured to
A voltage-controlled oscillator,
Oscillator connected to the base of the transistor that composes the
Capacitance of the first variable capacitance diode connected in parallel with the capacitor
A first rear for changing an amount by the frequency control voltage.
And a parallel connection to the oscillation element.
Capacitance of second variable capacitance diode to temperature control voltage
Therefore, a second reactance circuit for changing the voltage is provided.
And the P of the PLL circuit output from the phase comparator.
Lock indicating whether the LL loop is locked or unlocked.
Monitor the clock detection signal and determine the result at predetermined time intervals.
A CPU for outputting at a voltage value of mutually different binary, said
An output corresponding to the output of the CPU is used as the temperature control voltage.
Supplying a temperature control voltage to the second reactance circuit
And the CPU detects that the lock detection signal is
When indicating the lock state, one of the two voltage values
A voltage value is output, and for each determination result, the determination result is locked.
In the locked state, the voltage value held up to that point is kept as it is.
If the judgment result is unlocked,
Voltage value held until the other of the two voltage values.
Operation of switching to the other voltage value and outputting
That the loop is configured to remain locked
It is a feature.
【０００６】[0006]
【実施例】図１は本発明の要部をなすＶＣＯの実施例を
示す回路図である。図において、１，３，４は図３の従
来回路と同じである。２は発振素子としてのＳＡＷ共振
器である。５は本発明によって付加したリアクタンス回
路であり、直流の温度制御電圧ＶT を与えて可変容量ダ
イオード５１の容量を変化させる。５２はインダクタン
スまたは抵抗であり、可変容量ダイオード５１の容量変
化を設定するための素子である。この温度制御電圧ＶT
の値は、予め測定した発振周波数温度特性から温度変化
に対する発振周波数の変化を求め、その周波数変化を補
正する電圧値が選定される。FIG. 1 is a circuit diagram showing an embodiment of a VCO which is a main part of the present invention. In the figure, 1, 3 and 4 are the same as the conventional circuit of FIG. Reference numeral 2 denotes a SAW resonator as an oscillation element. 5 is a reactance circuit that is added by the present invention, changing the capacitance of the variable capacitance diode 51 supplying a temperature control voltage V T of the DC. Reference numeral 52 denotes an inductance or a resistance, which is an element for setting a change in capacitance of the variable capacitance diode 51. This temperature control voltage V T
Is determined from the previously measured oscillation frequency temperature characteristic, a change in the oscillation frequency with respect to the temperature change is determined, and a voltage value for correcting the change in the frequency is selected.
【０００７】図２は本発明の電圧制御発振器（ＶＣＯ）
用いたＰＬＬ回路のブロック図である。図において、２
１は基準発振器、２２は分周器、２３は位相比較器、２
４はローパスフィルタ（ＬＰＦ）、２５は本発明による
ＶＣＯ、２６は分周器、２７はＣＰＵ（中央演算処理
部）、２８は温度制御電圧供給部である。ＰＬＬループ
の位相比較器２３は常にＣＰＵ２７に対してロック検出
（ＬＤ：Ｌｏｃｋ Ｄｅｔｅｃｔ）信号を出力してお
り、ＣＰＵ２７はＰＬＬループがロック状態かアンロッ
ク状態かを常に監視している。このＣＰＵ２７はディジ
タル回路であるから、予め定めた時間間隔でロック検出
信号がロック状態かアンロック状態かを判定し、その判
定結果を出力する。例えば、ロック検出信号がロック状
態のときＣＰＵ２７はＨレベル（又はＬレベル、以下、
括弧の外は外同士、内は内同士がそれぞれ対応する）を
保持して出力しているとすると、ＣＰＵ２７がアンロッ
ク状態を検知したとき、温度制御電圧供給部２８に送る
判定結果の信号 を現在保持しているＨレベル（又はＬレ
ベル）からその逆のＬレベル（又はＨレベル）に切替え
て出力しＶＣＯ２５に対する温度制御電圧ＶT とする。
従って、ＣＰＵ２７は次のアンロック状態を検知するま
ではロック状態を検知しても切替えたＬレベル（又はＨ
レベル）をそのまま保持し、次の判定でアンロック状態
を検知したときは上記と同じように逆のレベル、すなわ
ち、Ｈレベル（又はＬレベル）に切替える動作を行う。 FIG. 2 shows a voltage controlled oscillator (VCO) of the present invention.
FIG. 3 is a block diagram of a PLL circuit used . In the figure, 2
1 is a reference oscillator, 22 is a frequency divider, 23 is a phase comparator, 2
4 is a low-pass filter (LPF), 25 is a VCO according to the present invention, 26 is a frequency divider, 27 is a CPU (central processing unit), and 28 is a temperature control voltage supply unit. The phase comparator 23 of the PLL loop always outputs a lock detection (LD: Lock Detect) signal to the CPU 27, and the CPU 27 constantly monitors whether the PLL loop is locked or unlocked. This CPU 27
Lock detection at a predetermined time interval
Determines whether the signal is locked or unlocked, and determines
Output the fixed result. For example, if the lock detection signal is locked
In the state, the CPU 27 outputs the H level (or the L level, hereinafter,
The outside of the parentheses corresponds to the outside and the inside corresponds to the inside)
If the output is held and output, the CPU 27
When the power supply state is detected, it is sent to the temperature control voltage supply unit 28.
The H level (or L level) currently holding the signal of the determination result
Switch from L level to L level (or H level)
A temperature control voltage V T for Te outputs VCO 25.
Accordingly, the CPU 27 detects the locked state until the next unlocked state is detected, and the switched L level (or H level) is detected.
Level), and unlocked by the next judgment
When the level is detected, the level is reversed as above.
That is, an operation of switching to H level (or L level) is performed.
【０００８】図４は図１の発振部の交流等価回路であ
り、ＣX は本発明により付加した温度補償用リアクタン
ス回路５の等価容量である。Ｌは発振周波数制御用リア
クタンス回路１と発振素子２の等価インダクタンス、Ｃ
A ，ＣB はトランジスタＱ1 のベースと接地間のコンデ
ンサである。図４の交流等価回路の発振周波数ｆ0 は次
式で示される。FIG. 4 is an AC equivalent circuit of the oscillating unit shown in FIG. 1, and CX is an equivalent capacitance of the reactance circuit 5 for temperature compensation added according to the present invention. L is the equivalent inductance of the oscillation frequency control reactance circuit 1 and the oscillation element 2, C
A, C B is the capacitor between ground and the base of the transistor Q 1. The oscillation frequency f 0 of the AC equivalent circuit of FIG.
【０００９】[0009]
【数２】 従って、本発明で付加した温度補償用リアクタンス回路
５の等価容量ＣX の値を、主として発振素子２の等価イ
ンダクタンスＬの温度変化量ΔＬを打ち消すような温度
制御電圧を印加してΔＣX だけ変化させればよい。図５
は発振周波数ｆ0 の温度特性例図であり、実線は温度補
償リアクタンス回路５を付加しない従来の場合、点線は
付加した本発明の場合を示し、明らかに効果があること
を示している。(Equation 2) Accordingly, the value of the equivalent capacitance C X of the temperature compensation reactance circuit 5 added in the present invention is changed by ΔC X mainly by applying a temperature control voltage that cancels out the temperature change ΔL of the equivalent inductance L of the oscillation element 2. It should be done. FIG.
Is a graph showing an example of the temperature characteristic of the oscillation frequency f 0 , where the solid line indicates the conventional case without the temperature compensation reactance circuit 5, and the dotted line indicates the case of the present invention with the addition, and clearly shows the effect.
【００１０】[0010]
【発明の効果】以上説明したように、本発明を実施する
ことにより、温度変化に対して発振周波数の補償が充分
果たせるため、温度変化量を見込んだ回路設計が不要と
なり、高精度の電圧制御発振回路を用いたＰＬＬ回路を
実用化することができる。As described above, by practicing the present invention, the oscillation frequency can be sufficiently compensated for the temperature change, so that it is not necessary to design the circuit in consideration of the amount of the temperature change, and it is possible to control the voltage with high accuracy. A PLL circuit using an oscillation circuit can be put to practical use.
【図１】本発明の要部をなすＶＣＯの実施例を示す回路
図である。FIG. 1 is a circuit diagram showing an embodiment of a VCO forming a main part of the present invention.
【図２】本発明の実施例を示すＰＬＬ回路例図である。FIG. 2 is a PLL circuit example diagram showing an embodiment of the present invention.
【図３】従来のＶＣＯの回路例図である。FIG. 3 is a circuit example diagram of a conventional VCO .
【図４】本発明の発振部の交流等価回路である。FIG. 4 is an AC equivalent circuit of an oscillation unit according to the present invention.
【図５】本発明の発振周波数温度特性例図である。FIG. 5 is an example diagram of oscillation frequency temperature characteristics of the present invention.
１ 周波数制御用リアクタンス回路 ２ 発振素子 ３ キャパシタンス回路 ４ バッファ増幅段 ５ 温度補償用リアクタンス回路 １１ 可変容量ダイオード ２１ 基準発振器 ２２ 分周器 ２３ 位相比較器 ２４ ＬＰＦ ２５ ＶＣＯ ２６ 分周器 ２７ ＣＰＵ ２８ 温度制御電圧供給部 ５１ 可変容量ダイオード ５２ インダクタンスまたは抵抗 REFERENCE SIGNS LIST 1 Frequency control reactance circuit 2 Oscillator 3 Capacitance circuit 4 Buffer amplification stage 5 Temperature compensation reactance circuit 11 Variable capacitance diode 21 Reference oscillator 22 Divider 23 Phase comparator 24 LPF 25 VCO 26 Divider 27 CPU 28 Temperature control Voltage supply unit 51 Variable capacitance diode 52 Inductance or resistance
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 1/00 - 7/14 H03B 5/00 - 5/42 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) H03L 1/00-7/14 H03B 5/00-5/42
Claims (1)
器の分周信号と位相比較器で比較しその出力をＬＰＦを
通して前記電圧制御発振器の周波数制御電圧とするよう
に構成された電圧制御発振器を用いたＰＬＬ回路であっ
て、 前記電圧制御発振器には、該電圧制御発振器を構成する
トランジスタのベースに接続された発振素子に並列接続
された第１の可変容量ダイオードの静電容量を前記周波
数制御電圧によって変化させる第１のリアクタンス回路
と、さらに前記発振素子に並列接続された第２の可変容
量ダイオードの静電容量を温度制御電圧によって変化さ
せる第２のリアクタンス回路とが設けられ、 前記位相比較器から出力される前記ＰＬＬ回路のＰＬＬ
ループがロック状態かアンロック状態かを示すロック検
出信号を監視し予め定めた時間間隔でその判定結果を互
いに相異なる２値の電圧値で出力するＣＰＵと、 該ＣＰＵの出力に対応した出力を前記温度制御電圧とし
て前記第２のリアクタンス回路に与える温度制御電圧供
給部とが備えられ、 前記ＣＰＵは、前記ロック検出信号がロック状態を示す
とき前記２値の電圧値のうちの一方の電圧値を出力し、
前記判定結果毎に、該判定結果がロック状態のときはそ
の時まで保持している電圧値をそのまま保持し、該判定
結果がアンロック状態のときはその時まで保持していた
電圧値を前記２値の電圧値のうちの他方の電圧値に切替
えて出力する動作を行い、前記ＰＬＬループのロック状
態が保たれるように構成されたことを特徴とする電圧制
御発振器を用いたＰＬＬ回路。 An output of a voltage controlled oscillator is divided to generate a reference oscillation.
And the output of the LPF
Through the frequency control voltage of the voltage controlled oscillator.
PLL circuit using a voltage-controlled oscillator configured in
Thus, the voltage controlled oscillator constitutes the voltage controlled oscillator.
Connected in parallel to the oscillation element connected to the base of the transistor
The capacitance of the first variable capacitance diode obtained is
First reactance circuit changed by numerical control voltage
And a second variable capacitor connected in parallel to the oscillation element.
The capacitance of the diode is changed by the temperature control voltage.
And a second reactance circuit for controlling the output of the phase comparator.
Lock detection that indicates whether the loop is locked or unlocked
Monitor the output signal and exchange the results at predetermined time intervals.
A CPU that outputs two different voltage values, and an output corresponding to the output of the CPU is used as the temperature control voltage.
To supply a temperature control voltage to the second reactance circuit.
And the CPU indicates that the lock detection signal indicates a locked state.
When outputting one of the two voltage values,
For each determination result, if the determination result is in the locked state,
The voltage value held until the time of
If the result is unlocked, it was held until that time
Switch the voltage value to the other of the two voltage values
Output operation, and lock the PLL loop.
Voltage control characterized by being maintained in a state
A PLL circuit using a control oscillator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23520492A JP3221579B2 (en) | 1992-08-12 | 1992-08-12 | PLL circuit using voltage controlled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23520492A JP3221579B2 (en) | 1992-08-12 | 1992-08-12 | PLL circuit using voltage controlled oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661846A JPH0661846A (en) | 1994-03-04 |
| JP3221579B2 true JP3221579B2 (en) | 2001-10-22 |
Family
ID=16982626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23520492A Expired - Fee Related JP3221579B2 (en) | 1992-08-12 | 1992-08-12 | PLL circuit using voltage controlled oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221579B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3358619B2 (en) * | 1999-12-06 | 2002-12-24 | セイコーエプソン株式会社 | Temperature compensated oscillator, method of controlling temperature compensated oscillator, and wireless communication device |
| JP4306458B2 (en) | 2003-03-20 | 2009-08-05 | セイコーエプソン株式会社 | Voltage controlled oscillator, clock converter and electronic device |
| EP1542354B1 (en) * | 2003-12-09 | 2021-02-03 | Synergy Microwave Corporation | Integrated ultra low noise microwave wideband push-push vco |
-
1992
- 1992-08-12 JP JP23520492A patent/JP3221579B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0661846A (en) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898345A (en) | Oscillator circuit with first and second frequency control elements | |
| JP4384036B2 (en) | Method and apparatus for injection locking of voltage controlled oscillators using direct digital tuning | |
| GB2293066A (en) | VCO circuit and PLL circuit thereof | |
| JP2626432B2 (en) | Oscillation circuit | |
| US6940359B2 (en) | PLL frequency synthesizer using charge pump | |
| US6091309A (en) | Tunable low noise oscillator using delay lines and ring mode trap filter | |
| JP3221579B2 (en) | PLL circuit using voltage controlled oscillator | |
| JP2689328B2 (en) | Voltage controlled oscillator | |
| JPH1176941A (en) | Adaptive type automatic tuning device | |
| JPH0846427A (en) | Voltage controlled crystal oscillator | |
| JP2001016039A (en) | Variable frequency oscillation circuit | |
| JP3466944B2 (en) | Voltage controlled crystal oscillator | |
| JP6191071B2 (en) | Frequency control circuit, oscillation circuit, and oscillator | |
| JP2897661B2 (en) | Voltage controlled SAW oscillator | |
| JPH10242845A (en) | Pll circuit | |
| JP3254844B2 (en) | Oscillator | |
| JP3242080B2 (en) | Oscillator circuit | |
| JPH03280605A (en) | Variable frequency oscillator | |
| JP2000077939A (en) | Programmable quartz oscillator | |
| JPH07162299A (en) | Phase locked loop device, oscillator and signal processor | |
| JPH066597Y2 (en) | FM modulation circuit | |
| JPH10247820A (en) | Vco circuit and pll circuit using the same | |
| JP2004096470A (en) | Phase-locked loop circuit | |
| JPH09116429A (en) | Oscillation frequency adjustment device for vco | |
| JPS62290214A (en) | Phase locked oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |