JP3219838B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3219838B2 JP3219838B2 JP11890492A JP11890492A JP3219838B2 JP 3219838 B2 JP3219838 B2 JP 3219838B2 JP 11890492 A JP11890492 A JP 11890492A JP 11890492 A JP11890492 A JP 11890492A JP 3219838 B2 JP3219838 B2 JP 3219838B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- silicon
- pattern
- teos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造方法
に係り、特に層間絶縁膜の平坦化に関するものである。
に係り、特に層間絶縁膜の平坦化に関するものである。
【０００２】
【従来の技術】従来、このような分野における技術とし
ては、例えば、以下に示すようなものがあった。
ては、例えば、以下に示すようなものがあった。
【０００３】図３は従来の半導体素子の製造方法におけ
る層間絶縁膜の平坦化の一例を示す工程断面図である。
る層間絶縁膜の平坦化の一例を示す工程断面図である。
【０００４】この図において、１０は半導体基板、１１
はその半導体基板１０上に形成される第１層金属配線、
１２はプラズマＣＶＤシリコン酸化膜（以下、Ｐ−Ｓｉ
Ｏ）、１３はＯ3 −ＴＥＯＳ（オゾン−テトラ・エチル
・オルソ・シリケート）を用いた常圧ＣＶＤシリコン酸
化膜（以下、Ｏ3 −ＴＥＯＳ・ＮＳＧ）、１４は第２層
金属配線である。
はその半導体基板１０上に形成される第１層金属配線、
１２はプラズマＣＶＤシリコン酸化膜（以下、Ｐ−Ｓｉ
Ｏ）、１３はＯ3 −ＴＥＯＳ（オゾン−テトラ・エチル
・オルソ・シリケート）を用いた常圧ＣＶＤシリコン酸
化膜（以下、Ｏ3 −ＴＥＯＳ・ＮＳＧ）、１４は第２層
金属配線である。
【０００５】まず、図３（ａ）に示すように、半導体基
板１０上に５０００Åの第１層金属配線１１を形成す
る。
板１０上に５０００Åの第１層金属配線１１を形成す
る。
【０００６】次に、図３（ｂ）に示すように、Ｐ−Ｓｉ
Ｏ１２を２０００Å形成し、続いてＯ3 −ＴＥＯＳ・Ｎ
ＳＧ１３を段差被覆性の良い、高Ｏ3 濃度条件で８００
０Å程度形成する。
Ｏ１２を２０００Å形成し、続いてＯ3 −ＴＥＯＳ・Ｎ
ＳＧ１３を段差被覆性の良い、高Ｏ3 濃度条件で８００
０Å程度形成する。
【０００７】次に、図３（ｂ）に示すように、第２層金
属配線１４を形成する。
属配線１４を形成する。
【０００８】この従来技術を、Ｏ3 −ＴＥＯＳ・ＮＳＧ
プロセスと呼ぶ。
プロセスと呼ぶ。
【０００９】図４に従来の他の半導体素子の製造方法に
おける層間絶縁膜の平坦化の一例を示す工程断面図であ
る。
おける層間絶縁膜の平坦化の一例を示す工程断面図であ
る。
【００１０】この図において、２０は半導体基板、２１
は第１層金属配線、２２はＰ−ＳｉＯ、２３はＳＯＧ、
２４はＰ−ＳｉＯ、２５は第２層金属配線である。
は第１層金属配線、２２はＰ−ＳｉＯ、２３はＳＯＧ、
２４はＰ−ＳｉＯ、２５は第２層金属配線である。
【００１１】まず、図４（ａ）に示すように、半導体基
板２０上に５０００Åの第１層金属配線２１を形成した
後に、Ｐ−ＳｉＯ２２を３０００Å形成する。
板２０上に５０００Åの第１層金属配線２１を形成した
後に、Ｐ−ＳｉＯ２２を３０００Å形成する。
【００１２】次に、図４（ｂ）に示すように、ＳＯＧ２
３を２０００Åコートする。
３を２０００Åコートする。
【００１３】次に、図４（ｃ）に示すように、Ｐ−Ｓｉ
Ｏ２４を３０００Å形成する。
Ｏ２４を３０００Å形成する。
【００１４】最後に、図４（ｄ）に示すように、第２層
金属配線２５を形成する。
金属配線２５を形成する。
【００１５】この従来技術を、ＳＯＧプロセスと呼ぶ。
【００１６】図５は従来の更なる他の半導体素子の製造
方法における層間絶縁膜の平坦化の一例を示す工程断面
図である。
方法における層間絶縁膜の平坦化の一例を示す工程断面
図である。
【００１７】この図において、３０は半導体基板、３１
は第１層金属配線、３２はＰ−ＳｉＯあるいはＯ3 −Ｔ
ＥＯＳ・ＮＳＧ、３３は犠牲膜（ＳＯＧあるいはレジス
ト）、３４は第２層金属配線であるまず、図５（ａ）に
示すように、第１層金属配線（５０００Å）３１、Ｐ−
ＳｉＯあるいはＯ3 −ＴＥＯＳ・ＮＳＧ（１５０００
Å）３２を形成する。
は第１層金属配線、３２はＰ−ＳｉＯあるいはＯ3 −Ｔ
ＥＯＳ・ＮＳＧ、３３は犠牲膜（ＳＯＧあるいはレジス
ト）、３４は第２層金属配線であるまず、図５（ａ）に
示すように、第１層金属配線（５０００Å）３１、Ｐ−
ＳｉＯあるいはＯ3 −ＴＥＯＳ・ＮＳＧ（１５０００
Å）３２を形成する。
【００１８】続いて、図５（ｂ）に示すように、第２犠
牲膜３３を５０００Å形成する。
牲膜３３を５０００Å形成する。
【００１９】次に、図５（ｃ）に示すように、全面エッ
チバックを１００００Åする。
チバックを１００００Åする。
【００２０】最後に、図５（ｄ）に示すように、第２層
金属配線３４を形成する。
金属配線３４を形成する。
【００２１】この従来技術をエッチバックプロセスと呼
ぶ。
ぶ。
【００２２】
【発明が解決しようとする課題】しかしながら、以上述
べた従来の技術においては、いずれの方法であっても、
第１層配線のパターンとパターンのスリット部あるいは
パターン部とパターンなし部における平坦度が完全でな
く、第２層配線形式においてもその段差が反映され、配
線の微細化が進んでくると、 （１）段差部で第２層配線のカバレージが悪くなり、断
線に至ってしまう。
べた従来の技術においては、いずれの方法であっても、
第１層配線のパターンとパターンのスリット部あるいは
パターン部とパターンなし部における平坦度が完全でな
く、第２層配線形式においてもその段差が反映され、配
線の微細化が進んでくると、 （１）段差部で第２層配線のカバレージが悪くなり、断
線に至ってしまう。
【００２３】（２）ホトリソ工程において、焦点深度に
差が生じる。 という問題が起こり、配線の微細化の阻害要因となった
り、配線の信頼性が低下したりして、技術的に満足でき
る層間絶縁膜の平坦化ができなかった。
差が生じる。 という問題が起こり、配線の微細化の阻害要因となった
り、配線の信頼性が低下したりして、技術的に満足でき
る層間絶縁膜の平坦化ができなかった。
【００２４】本発明は、以上述べた層間絶縁膜の形成に
おいて、完全に平坦な形状が得られず、微細化の阻害要
因となったり、信頼性が低下するといった問題を除去す
るため、第１層配線形成後に、下地によって成長速度及
びエッチング速度が変化するＯ3 −ＴＥＯＳ・ＮＳＧを
用いて、完全に平坦な層間絶縁膜を形成することができ
る半導体素子の製造方法を提供することを目的とする。
おいて、完全に平坦な形状が得られず、微細化の阻害要
因となったり、信頼性が低下するといった問題を除去す
るため、第１層配線形成後に、下地によって成長速度及
びエッチング速度が変化するＯ3 −ＴＥＯＳ・ＮＳＧを
用いて、完全に平坦な層間絶縁膜を形成することができ
る半導体素子の製造方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体素子の製造方法において、ボロン
とリンが添加された第１シリコン酸化膜を準備する工程
と、第１配線パターン、及び前記第１シリコン酸化膜と
組成が異なり、かつ、リンが添加された第２シリコン酸
化膜とから成る積層構造を前記第１シリコン酸化膜上に
形成する工程であって、前記第２シリコン酸化膜が前記
第１配線パターン上に配置される前記積層構造を形成す
る工程と、前記第２シリコン酸化膜上を含む前記第１シ
リコン酸化膜上にオゾン及びＴＥＯＳ（テトラ・エチル
・オルソ・シリケート）を用いてＣＶＤ法により第３シ
リコン酸化膜を堆積し、前記第２シリコン酸化膜上方の
前記第３シリコン酸化膜に前記第１配線パターン及び前
記第２シリコン酸化膜の形状を反映した段差を形成する
工程と、エッチバック法により前記第３シリコン酸化膜
の膜厚を前記段差が除去されるまで減じることにより、
前記第１及び第２シリコン酸化膜を覆う前記第３シリコ
ン酸化膜の上面を実質的に平坦にする工程と、平坦にさ
れた前記第３シリコン酸化膜上に第２配線パターンを形
成する工程とを備えるようにしたものである。
成するために、半導体素子の製造方法において、ボロン
とリンが添加された第１シリコン酸化膜を準備する工程
と、第１配線パターン、及び前記第１シリコン酸化膜と
組成が異なり、かつ、リンが添加された第２シリコン酸
化膜とから成る積層構造を前記第１シリコン酸化膜上に
形成する工程であって、前記第２シリコン酸化膜が前記
第１配線パターン上に配置される前記積層構造を形成す
る工程と、前記第２シリコン酸化膜上を含む前記第１シ
リコン酸化膜上にオゾン及びＴＥＯＳ（テトラ・エチル
・オルソ・シリケート）を用いてＣＶＤ法により第３シ
リコン酸化膜を堆積し、前記第２シリコン酸化膜上方の
前記第３シリコン酸化膜に前記第１配線パターン及び前
記第２シリコン酸化膜の形状を反映した段差を形成する
工程と、エッチバック法により前記第３シリコン酸化膜
の膜厚を前記段差が除去されるまで減じることにより、
前記第１及び第２シリコン酸化膜を覆う前記第３シリコ
ン酸化膜の上面を実質的に平坦にする工程と、平坦にさ
れた前記第３シリコン酸化膜上に第２配線パターンを形
成する工程とを備えるようにしたものである。
【００２６】
【作用】本発明によれば、上記のように、半導体素子の
製造方法における層間絶縁膜の平坦化を図るために、Ｏ
3 −ＴＥＯＳ・ＮＳＧが下地の種類によって成長速度が
変化することを利用したものである。つまり、配線パタ
ーンのある場所とない場所で、Ｏ3 −ＴＥＯＳ・ＮＳＧ
の成長速度を変え、Ｏ3 −ＴＥＯＳ・ＮＳＧの成長を制
御して完全平坦化を行なうことができる。
製造方法における層間絶縁膜の平坦化を図るために、Ｏ
3 −ＴＥＯＳ・ＮＳＧが下地の種類によって成長速度が
変化することを利用したものである。つまり、配線パタ
ーンのある場所とない場所で、Ｏ3 −ＴＥＯＳ・ＮＳＧ
の成長速度を変え、Ｏ3 −ＴＥＯＳ・ＮＳＧの成長を制
御して完全平坦化を行なうことができる。
【００２７】また、前記第２の下地膜に段差が残る場合
には、全面エッチバックによって、前記第１の下地膜上
のエッチング速度を前記基板上のエッチング速度よりも
大きくして、前記第２の下地膜の平坦化を行なうことが
できる。
には、全面エッチバックによって、前記第１の下地膜上
のエッチング速度を前記基板上のエッチング速度よりも
大きくして、前記第２の下地膜の平坦化を行なうことが
できる。
【００２８】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。
がら詳細に説明する。
【００２９】図１は本発明の実施例を示す半導体素子の
製造工程断面図である。
製造工程断面図である。
【００３０】この図において、１は下地基板となるボロ
ンとリンを添加したシリコン酸化膜（以下、ＢＰＳＧ：
Ｂｏｒｏ・Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ・Ｇｌａ
ｓｓと呼ぶ）、２は第１層金属配線、３はリンを添加し
たＣＶＤ酸化膜（以下、ＰＳＧ：Ｐｈｏｓｐｈｏ−Ｓｉ
ｌｉｃａｔｅ・Ｇｌａｓｓと呼ぶ）、４はＯ3 とＴＥＯ
Ｓを用いた常圧ＣＶＤシリコン酸化膜（以下、Ｏ3 −Ｔ
ＥＯＳ・ＮＳＧと呼ぶ）、５は第２層金属配線である。
ンとリンを添加したシリコン酸化膜（以下、ＢＰＳＧ：
Ｂｏｒｏ・Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ・Ｇｌａ
ｓｓと呼ぶ）、２は第１層金属配線、３はリンを添加し
たＣＶＤ酸化膜（以下、ＰＳＧ：Ｐｈｏｓｐｈｏ−Ｓｉ
ｌｉｃａｔｅ・Ｇｌａｓｓと呼ぶ）、４はＯ3 とＴＥＯ
Ｓを用いた常圧ＣＶＤシリコン酸化膜（以下、Ｏ3 −Ｔ
ＥＯＳ・ＮＳＧと呼ぶ）、５は第２層金属配線である。
【００３１】以下、この図を用いて製造方法について説
明する。
明する。
【００３２】まず、図１（ａ）に示すように、ＢＰＳＧ
１上に第１層金属配線２を５０００Å堆積させ、その
後、プラズマＣＶＤあるいは常圧ＣＶＤにて、ＰＳＧ３
を１０００Å堆積させる。
１上に第１層金属配線２を５０００Å堆積させ、その
後、プラズマＣＶＤあるいは常圧ＣＶＤにて、ＰＳＧ３
を１０００Å堆積させる。
【００３３】続いて、図１（ｂ）に示すように、通常の
ホトリソ・パターニングにて所望の配線を形成する。
ホトリソ・パターニングにて所望の配線を形成する。
【００３４】次に、Ｏ3 −ＴＥＯＳ・ＮＳＧを形成する
が、Ｏ3 −ＴＥＯＳ・ＮＳＧは下地によってその成長速
度が変化することが知られており、ＢＰＳＧ１上とＰＳ
Ｇ３上では略１：（２／３）である。
が、Ｏ3 −ＴＥＯＳ・ＮＳＧは下地によってその成長速
度が変化することが知られており、ＢＰＳＧ１上とＰＳ
Ｇ３上では略１：（２／３）である。
【００３５】そこで、図１（ｃ）に示すように、Ｏ3 −
ＴＥＯＳ・ＮＳＧ４をＢＰＳＧ１上で１８０００Å成長
させれば、ＰＳＧ３上では１２０００Å成長し、その下
地の段差（ＰＳＧ＋金属配線＝６０００Å）を含めれ
ば、完全に平坦となる。
ＴＥＯＳ・ＮＳＧ４をＢＰＳＧ１上で１８０００Å成長
させれば、ＰＳＧ３上では１２０００Å成長し、その下
地の段差（ＰＳＧ＋金属配線＝６０００Å）を含めれ
ば、完全に平坦となる。
【００３６】続いて、図１（ｄ）に示すように、第２層
金属配線５を形成する。
金属配線５を形成する。
【００３７】すなわち、Ｏ3 −ＴＥＯＳ・ＮＳＧのパタ
ーンなし上の成長速度と、パターン上の成長速度の比
を、１：ａ、パターンの厚さをｂとすれば、完全平坦と
なるパターンなし上の膜厚ｘは、 ｘ＝ｂ／１−ａ で決定される。
ーンなし上の成長速度と、パターン上の成長速度の比
を、１：ａ、パターンの厚さをｂとすれば、完全平坦と
なるパターンなし上の膜厚ｘは、 ｘ＝ｂ／１−ａ で決定される。
【００３８】ここで、層間絶縁膜をもっと薄くしたい場
合（パターン上のＯ3 −ＴＥＯＳ・ＮＳＧを５０００
Å）は、全面エッチバックを併用して行なえばよい。た
だし、Ｏ3 −ＴＥＯＳ・ＮＳＧは下地によって、そのエ
ッチング速度が変化することが知られており、ＢＰＳＧ
上とＰＳＧ上では略１：１．５である。
合（パターン上のＯ3 −ＴＥＯＳ・ＮＳＧを５０００
Å）は、全面エッチバックを併用して行なえばよい。た
だし、Ｏ3 −ＴＥＯＳ・ＮＳＧは下地によって、そのエ
ッチング速度が変化することが知られており、ＢＰＳＧ
上とＰＳＧ上では略１：１．５である。
【００３９】すなわち、図１（ｂ）に続いて、Ｏ3 −Ｔ
ＥＯＳ・ＮＳＧ４をＢＰＳＧ１上で１３８００Å成長さ
せると、ＰＳＧ３上では９２００Å成長し、図２（ａ）
に示すような段差が残る。この後、全面エッチバックを
ＢＰＳＧ１上で２８００Å行なうと、ＰＳＧ３上では４
２００Åエッチングされて、ＢＰＳＧ１上でＯ3 −ＴＥ
ＯＳ・ＮＳＧ１１０００Å残して完全に平坦となる。
ＥＯＳ・ＮＳＧ４をＢＰＳＧ１上で１３８００Å成長さ
せると、ＰＳＧ３上では９２００Å成長し、図２（ａ）
に示すような段差が残る。この後、全面エッチバックを
ＢＰＳＧ１上で２８００Å行なうと、ＰＳＧ３上では４
２００Åエッチングされて、ＢＰＳＧ１上でＯ3 −ＴＥ
ＯＳ・ＮＳＧ１１０００Å残して完全に平坦となる。
【００４０】続いて、図２（ｂ）に示すように、第２層
金属配線５を形成する。すなわち、Ｏ3 −ＴＥＯＳ・Ｎ
ＳＧの成長速度をパターンなし上：パターン上の場合、
１：ａとし、エッチング速度をパターンなし上：パター
ン上の場合、１：ｃとし、パターンの厚さをｂ、エッチ
バック後のＯ3 −ＴＥＯＳ・ＮＳＧの膜厚をｄとすれ
ば、完全平坦となるＯ3 −ＴＥＯＳ・ＮＳＧのパターン
なし上での成長膜厚及びエッチング量は、 （ａ−１）ｘ＋ｂ＝（ｃ−１）ｙ ａｘ−ｃｙ＝ｄ の式で与えられる。
金属配線５を形成する。すなわち、Ｏ3 −ＴＥＯＳ・Ｎ
ＳＧの成長速度をパターンなし上：パターン上の場合、
１：ａとし、エッチング速度をパターンなし上：パター
ン上の場合、１：ｃとし、パターンの厚さをｂ、エッチ
バック後のＯ3 −ＴＥＯＳ・ＮＳＧの膜厚をｄとすれ
ば、完全平坦となるＯ3 −ＴＥＯＳ・ＮＳＧのパターン
なし上での成長膜厚及びエッチング量は、 （ａ−１）ｘ＋ｂ＝（ｃ−１）ｙ ａｘ−ｃｙ＝ｄ の式で与えられる。
【００４１】上記したように、平坦化すべき膜に段差が
残る場合には、Ｏ3 −ＴＥＯＳ・ＮＳＧは下地によっ
て、そのエッチング速度が変化する点に着目して、完全
平坦化を図ることができる。
残る場合には、Ｏ3 −ＴＥＯＳ・ＮＳＧは下地によっ
て、そのエッチング速度が変化する点に着目して、完全
平坦化を図ることができる。
【００４２】なお、上記実施例においては、金属配線の
層間絶縁膜について述べたが、他工程においても適用で
きることは言うまでもない。
層間絶縁膜について述べたが、他工程においても適用で
きることは言うまでもない。
【００４３】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
Ｏ3 −ＴＥＯＳ・ＮＳＧの下地による成長速度及びエッ
チング速度の変化を利用して、パターン上とパターンな
し上の下地を任意に設定することによって、層間絶縁膜
の完全平坦化を図ることができるので、層間絶縁膜の上
層のカバレージに影響しない。また、ホトリソ工程が容
易になるといった効果が期待でき、半導体素子の微細化
及び信頼性向上を図ることができる。
Ｏ3 −ＴＥＯＳ・ＮＳＧの下地による成長速度及びエッ
チング速度の変化を利用して、パターン上とパターンな
し上の下地を任意に設定することによって、層間絶縁膜
の完全平坦化を図ることができるので、層間絶縁膜の上
層のカバレージに影響しない。また、ホトリソ工程が容
易になるといった効果が期待でき、半導体素子の微細化
及び信頼性向上を図ることができる。
【図１】本発明の実施例を示す半導体素子の製造工程断
面図である。
面図である。
【図２】本発明の他の実施例を示す半導体素子の製造工
程断面図である。
程断面図である。
【図３】従来の半導体素子の製造方法における層間絶縁
膜の平坦化の一例を示す工程断面図である。
膜の平坦化の一例を示す工程断面図である。
【図４】従来の他の半導体素子の製造方法における層間
絶縁膜の平坦化の一例を示す工程断面図である。
絶縁膜の平坦化の一例を示す工程断面図である。
【図５】従来の更なる他の半導体素子の製造方法におけ
る層間絶縁膜の平坦化の一例を示す工程断面図である。
る層間絶縁膜の平坦化の一例を示す工程断面図である。
１ ＢＰＳＧ ２ 第１層金属配線 ３ ＰＳＧ ４ Ｏ3 −ＴＥＯＳ・ＮＳＧ ５ 第２層金属配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (1)
- 【請求項１】（ａ）ボロンとリンが添加された第１シリ
コン酸化膜を準備する工程と、 （ｂ）第１配線パターン、及び前記第１シリコン酸化膜
と組成が異なり、かつ、リンが添加された第２シリコン
酸化膜とから成る積層構造を前記第１シリコン酸化膜上
に形成する工程であって、前記第２シリコン酸化膜が前
記第１配線パターン上に配置される前記積層構造を形成
する工程と、 （ｃ）前記第２シリコン酸化膜上を含む前記第１シリコ
ン酸化膜上にオゾン及びＴＥＯＳ（テトラ・エチル・オ
ルソ・シリケート）を用いてＣＶＤ法により第３シリコ
ン酸化膜を堆積し、前記第２シリコン酸化膜上方の前記
第３シリコン酸化膜に前記第１配線パターン及び前記第
２シリコン酸化膜の形状を反映した段差を形成する工程
と、 （ｄ）エッチバック法により前記第３シリコン酸化膜の
膜厚を前記段差が除去されるまで減じることにより、前
記第１及び第２シリコン酸化膜を覆う前記第３シリコン
酸化膜の上面を実質的に平坦にする工程と、 （ｅ）平坦にされた前記第３シリコン酸化膜上に第２配
線パターンを形成する工程とを備えたことを特徴とする
半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11890492A JP3219838B2 (ja) | 1992-05-12 | 1992-05-12 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11890492A JP3219838B2 (ja) | 1992-05-12 | 1992-05-12 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315324A JPH05315324A (ja) | 1993-11-26 |
| JP3219838B2 true JP3219838B2 (ja) | 2001-10-15 |
Family
ID=14748049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11890492A Expired - Fee Related JP3219838B2 (ja) | 1992-05-12 | 1992-05-12 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3219838B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342243B1 (en) | 1997-10-16 | 2002-01-29 | Ajinomoto Co., Inc. | Method of fattening up a ruminant |
| US9198883B1 (en) | 2011-07-15 | 2015-12-01 | Nusirt Sciences, Inc. | Compositions and methods for modulating metabolic pathways |
| US9408410B2 (en) | 2012-03-08 | 2016-08-09 | Nusirt Sciences, Inc. | Compositions, methods, and kits for regulating energy metabolism |
| US9707213B2 (en) | 2013-03-15 | 2017-07-18 | Nusirt Sciences, Inc. | Compositions, methods and kits for reducing lipid levels |
| US9724319B2 (en) | 2014-02-27 | 2017-08-08 | Nusirt Sciences, Inc. | Compositions and methods for the reduction or prevention of hepatic steatosis |
| US9943517B2 (en) | 2012-11-13 | 2018-04-17 | Nusirt Sciences, Inc. | Compositions and methods for increasing energy metabolism |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8049884B2 (en) | 2006-10-06 | 2011-11-01 | Shimadzu Corporation | Spectrophotometer |
-
1992
- 1992-05-12 JP JP11890492A patent/JP3219838B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342243B1 (en) | 1997-10-16 | 2002-01-29 | Ajinomoto Co., Inc. | Method of fattening up a ruminant |
| US9855235B2 (en) | 2011-07-15 | 2018-01-02 | Nusirt Sciences, Inc. | Compositions and methods for modulating metabolic pathways |
| US9682053B2 (en) | 2011-07-15 | 2017-06-20 | Nusirt Sciences, Inc. | Compositions and methods for modulating metabolic pathways |
| US9198883B1 (en) | 2011-07-15 | 2015-12-01 | Nusirt Sciences, Inc. | Compositions and methods for modulating metabolic pathways |
| US9351967B2 (en) | 2011-07-15 | 2016-05-31 | Nusirt Sciences, Inc. | Compositions and methods for modulating metabolic pathways |
| US10383837B2 (en) | 2011-07-15 | 2019-08-20 | Nusirt Sciences, Inc. | Compositions and methods for modulating metabolic pathways |
| US10076507B1 (en) | 2011-07-15 | 2018-09-18 | Nusirt Sciences, Inc. | Compositions and methods for modulating metabolic pathways |
| US9408410B2 (en) | 2012-03-08 | 2016-08-09 | Nusirt Sciences, Inc. | Compositions, methods, and kits for regulating energy metabolism |
| US9713609B2 (en) | 2012-03-08 | 2017-07-25 | Nusirt Sciences, Inc. | Compositions, methods, and kits for regulating energy metabolism |
| US9901573B2 (en) | 2012-03-08 | 2018-02-27 | Nusirt Sciences, Inc. | Compositions, methods, and kits for regulating energy metabolism |
| US9943517B2 (en) | 2012-11-13 | 2018-04-17 | Nusirt Sciences, Inc. | Compositions and methods for increasing energy metabolism |
| US10646489B2 (en) | 2012-11-13 | 2020-05-12 | Nusirt Sciences, Inc. | Compositions and methods for increasing energy metabolism |
| US9707213B2 (en) | 2013-03-15 | 2017-07-18 | Nusirt Sciences, Inc. | Compositions, methods and kits for reducing lipid levels |
| US9895357B2 (en) | 2013-03-15 | 2018-02-20 | Nusirt Sciences, Inc. | Compositions, methods and kits for reducing lipid levels |
| US9724319B2 (en) | 2014-02-27 | 2017-08-08 | Nusirt Sciences, Inc. | Compositions and methods for the reduction or prevention of hepatic steatosis |
| US9872844B2 (en) | 2014-02-27 | 2018-01-23 | Nusirt Sciences, Inc. | Compositions and methods for the reduction or prevention of hepatic steatosis |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05315324A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923993A (en) | Method for fabricating dishing free shallow isolation trenches | |
| US5827778A (en) | Method of manufacturing a semiconductor device using a silicon fluoride oxide film | |
| JP2973905B2 (ja) | 半導体装置の製造方法 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH0777219B2 (ja) | 半導体装置における金属層間絶縁膜の形成方法 | |
| JPH0779132B2 (ja) | トレンチ素子分離膜製造方法 | |
| JP3382467B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3219838B2 (ja) | 半導体素子の製造方法 | |
| US5714038A (en) | Method for forming contact hole of semiconductor device | |
| JPH0758104A (ja) | 半導体装置の製造方法 | |
| JP2628339B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| EP0664559B1 (en) | Process for planarizing surface of a semiconductor device | |
| JP3271203B2 (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2001110769A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| US7001692B2 (en) | Method of forming a mask having nitride film | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| JP2914047B2 (ja) | 半導体装置の製造方法 | |
| JPH0574950A (ja) | 半導体装置の製造方法 | |
| JP2899895B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010731 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |