JP3215055B2 - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JP3215055B2 JP3215055B2 JP26729196A JP26729196A JP3215055B2 JP 3215055 B2 JP3215055 B2 JP 3215055B2 JP 26729196 A JP26729196 A JP 26729196A JP 26729196 A JP26729196 A JP 26729196A JP 3215055 B2 JP3215055 B2 JP 3215055B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gain
- base
- input current
- feedback resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
きさに応じてこの入力電流を電圧に変換し、かつ増幅し
て出力する増幅装置に係り、特に光通信用の前置増幅器
に関する。
した情報装置が増えてきている。この情報装置における
受光側の光受信器には光信号を電気信号(電流)に変換
する受光素子が設けられている。この受光素子が受ける
光量は、微弱であり、さらに、装置の小型、軽量化、お
よび低消費電力化に伴って弱くなる傾向にある。光受信
器において、この受光素子からの微弱な出力を増幅する
ため、前置増幅器が受光素子の後段に設けられている。
前置増幅器は、受光素子からの出力信号を電流の大きさ
に応じた電圧として出力する電流/電圧変換器である。
一般に、前置増幅器には、低雑音、広いダイナミックレ
ンジ、広帯域、高利得等の特性が要求されている。
ンス型の増幅器がある。この前置増幅器において、前置
増幅器からの出力信号Voutは、たとえば、前置増幅器へ
の入力信号となる電流をIin 、前置増幅器の利得を示
す、初段のトランジスタのベース−次段のトランジスタ
のエミッタ間に配する抵抗値をRfとすると、
入力される電流を電圧に変換している。
置は一定の光の強さで受信側の装置に光を出射する。し
かしながら、たとえば、情報装置の伝送距離が短いと
き、受信側の装置は強い光を受けることになる。これに
より、受信側の光受信器の受光素子は大きな電流を発生
させて、この受光素子の後段に設けられた前置増幅器に
は、この受光素子から大電流が供給される。このような
入力電流が前置増幅器に入力されても、前置増幅器から
の出力電圧が正確な出力となるようにするため、初段の
トランジスタが飽和動作しないようにしなければならな
い。このためには式(1) から明かなように、利得、すな
わち抵抗値Rfを小さくするとよいことが知られている。
このように利得が低く抑えられ、かつ入力電流が小さい
とき、前置増幅器からの出力電圧は小さくなる。
体から、たとえば、入力電流の大きさにかかわらずほぼ
一定レベル以上の雑音が放出されている。このため、上
述したように出力電圧が小さいとき、相対的に出力信号
に対する雑音のレベルは増加してしまう。また、このよ
うな前置増幅器における出力信号の振幅の減少は、前置
増幅器の周辺回路で生じた雑音(特に、熱雑音)の影響
も大きく受けることになる。これは前置増幅器が入力電
流の低い側での出力信号のS/N 比を劣化させてしまうこ
とを意味している。大電流領域からの入力信号の増幅を
満足なものとなるように利得が設定されると、小さな入
力電流領域から得られる出力信号の信号品質が悪くなっ
て使えなくなってしまうことから、結果的に、この前置
増幅器における使用可能なダイナミックレンジは狭くな
ってしまう。
し、入力電流の大きさにかかわらず、ダイナミックレン
ジを広く、かつ高利得でより高品位に増幅された信号が
得られる増幅装置を提供することを目的とする。
決するために、入力電流の大きさに応じてこの入力電流
を電圧に変換し、かつ増幅して出力する増幅装置であっ
て、この装置は、入力電流が供給される第1のトランジ
スタと、この第1のトランジスタのコレクタと接続され
た第2のトランジスタと、第1のトランジスタのコレク
タと電源の間に設けられたコレクタ抵抗と、第1のトラ
ンジスタのベースに負帰還をかける第1の帰還抵抗とを
備え、第1のトランジスタのコレクタと第2のトランジ
スタのベースとが接続され、この装置はさらに、第2の
トランジスタのベースに並列接続され入力電流の大きさ
に応じて利得の大きさを調整する利得調整手段を有し、
第1の帰還抵抗は、利得調整手段と第1のトランジスタ
とのベースの間に接続され、この装置はさらに、第1の
帰還抵抗に並列に接続された第2の帰還抵抗を有するこ
とを特徴とする。
ジスタ、第2のトランジスタ、利得調整手段および第1
の帰還抵抗と第2の帰還抵抗を並列に接続するように構
成し、第1のトランジスタのコレクタと第2のトランジ
スタのベースを接続し第2のトランジスタのベースと並
列接続した利得調整手段は入力電流に応じて利得の大き
さが変化して選択されるような設定になっている。これ
により、この利得調整手段は、たとえば、入力電流が小
さいとき、少なくとも大きな利得とし、入力電流が大き
いとき、利得を小さくするように選択して、増幅装置か
ら出力される出力電圧の大きさを調整している。この調
整によって、この増幅装置は出力電圧が雑音に埋もれな
いようにし、かつ第1のトランジスタを飽和動作させる
ことのないように動作させることができるようになり、
入力される電流範囲にわたって雑音の影響が抑えられた
高品位な出力電圧が得られる。結果として、この増幅装
置は入力電流範囲に対応した出力電圧の広いダイナミッ
クレンジを有することができる。
るための第3のトランジスタおよび第4のトランジスタ
を有し、第3のトランジスタのエミッタおよび第4のト
ランジスタのエミッタ同士に一端側の接地された定電流
源の他端側が接続された差動増幅手段と、差動増幅手段
の第3のトランジスタに縦接続された第5のトランジス
タと、差動増幅手段の第4のトランジスタに縦接続され
た第6のトランジスタと、第3のトランジスタのベース
に出力を印加する第7のトランジスタとを備え、第1お
よび第2の帰還抵抗の一端側が第1のトランジスタのベ
ースに接続されるとともに、第1の帰還抵抗の他端側が
第5のトランジスタの出力および第7のトランジスタの
ベースに接続され、第2の帰還抵抗の他端側が第6のト
ランジスタの出力に接続され、第4のトランジスタのベ
ースには基準電圧が印加されるように構成することが好
ましい。
手段はこの利得調整手段における差動増幅手段の動作に
応じて入力電流の範囲を3つの電流領域に分けて利得を
選択的に設定し調整している。各領域の利得は、差動増
幅手段のオン/オフ状態および第5と第6のトランジス
タのインピーダンス状態の変化に伴って第1の帰還抵抗
と第2の帰還抵抗の値に基づく関係により決められる。
各帰還抵抗の値は入力電流の各領域での利得が適切にな
るように選ぶことが好ましい。すなわち、たとえば入力
電流の小さい領域では利得を大きく、入力電流の大きい
領域では利得を小さく設定するとよい。
トランジスタと第2のトランジスタの間に多段接続し、
各段の利得調整手段毎に設けられた2つの帰還抵抗を第
1のトランジスタのべースと接続させるように構成して
もよい。この構成によれば、入力電流の対応可能な範囲
を広げ、これに応じて出力電圧のダイナミックレンジを
広げることができる。また、各利得調整手段で分けられ
る入力電流範囲を狭く、かつ細かく設定し、多段に構成
すれば単に1段だけで構成するより入力電流に対して確
度よく増幅された出力電圧として出力させる増幅装置の
提供が可能になる。
よる増幅装置の実施例を詳細に説明する。
の構成を示す回路図である。本発明における増幅装置
は、たとえば、光通信用の光受信器の前置増幅器に用い
られる。本実施例では増幅装置をこの前置増幅器として
適用した場合について説明する。この前置増幅器は入力
信号として供給される電流に比例した電圧を出力する電
流/電圧変換の機能を有している。この機能をもたらす
回路には、いわゆる、トランスインピーダンス型増幅回
路が挙げられる。トランジスタ回路の一例を示すと、こ
の回路の基本的な構成には、2つのトランジスタTr1, T
r2と、コレクタ抵抗R1と、帰還抵抗Rf1 と、エミッタ・
フォロワ用のエミッタ抵抗R4とが含まれている。トラン
ジスタTr2 はエミッタ・フォロワ動作させることにより
出力インピーダンスを低くしている。
インピーダンス型増幅回路の構成にさらに、入力電流の
大きさに応じて利得の大きさを調整する利得調整部13
と、利得調整部13の調整に対応した利得を生成させるた
め新たに設けられた帰還抵抗Rf2 とを有している。
に示す前置増幅器には、光電変換するフォトダイオード
PDから入力電流が入力端子11を介してトランジスタTr1
のベースに供給されている。トランジスタTr1 は、本実
施例ではNPN 型トランジスタであり、そのトランジスタ
Tr1 のベース側に帰還抵抗Rf1 の一端側が接続されてい
る。同じくNPN 型のトランジスタTr2 は、このトランジ
スタTr1 のコレクタ側と接続されている。コレクタ抵抗
R1は、トランジスタTr1 のコレクタ側と電源端子12の間
に設けられている。帰還抵抗Rf1 は、トランジスタTr1
のベース側に負帰還をかける。さらに、トランジスタTr
1 のコレクタ側とトランジスタTr2 のベースとが接続さ
れ、利得調整部13は、このトランジスタTr2 のベースに
並列接続して配設され、入力電流の大きさに応じて利得
の大きさを調整する。別な帰還抵抗Rf2 は、この利得調
整部13とトランジスタTr1 のベース側との間に接続され
た帰還抵抗Rf1 に並列に接続されている。
流源13a の他端側にNPN 型のトランジスタTr3 のエミッ
タおよびNPN 型のトランジスタTr4 のエミッタがそれぞ
れ抵抗R3, R4を介して接続された差動増幅回路13A と、
差動増幅回路13A のトランジスタTr3 に縦接続されたNP
N 型のトランジスタTr5 と、差動増幅回路13A のトラン
ジスタTr4 に縦接続されたNPN 型のトランジスタTr6
と、トランジスタTr3 のベースにエミッタ・フォロワ出
力を印加するNPN 型のトランジスタTr7 とで構成されて
いる。この差動増幅器13A のトランジスタTr4 のベース
側には、基準電圧BVを印加する基準電源Vrefが接続され
ている。
抗Rf1, Rf2は、前述したように、一端側同士がトランジ
スタTr1 のベース側に接続されている。また、帰還抵抗
Rf1の他端側はトランジスタTr5 のエミッタおよびトラ
ンジスタTr7 のベースとに接続され、一方、帰還抵抗R
f2 の他端側はトランジスタTr6 のエミッタに接続され
ている。
明する。トランジスタTr1 のエミッタ−接地間には、信
号電圧を大きく変化させることなく、信号ラインの直流
電位を変移させるレベルシフトダイオードDnが設けられ
ている。レベルシフトダイオードDnは、カソード側を接
地側に向けて複数個縦接続させている。レベルシフトダ
イオードDnは直流電位の変移量を考慮してツェナーダイ
オードのアノード側を接地側に向けて配するようにして
もよい。このレベルシフトダイオードDnは出力電圧に対
するオフセット電圧を設定している。したがって、この
オフセット電圧は出力電圧のダイナミックレンジの下限
値を規定している。また、トランジスタTr2, Tr7のエミ
ッタ側には、それぞれエミッタ抵抗R4, R5の一端側が接
続されている。エミッタ抵抗R4, R5の他端側はともに接
地されている。前置増幅器10は、片電源で動作可能な回
路で、電源端子12は、それぞれフォトダイオードPDのカ
ソード、コレクタ抵抗R1の一端側、およびトランジスタ
Tr2, Tr5, Tr6 のコレクタに接続されている。
を参照しながら簡単に説明する。ここで、レベルシフト
ダイオードDnによる出力電圧に対するオフセット電圧は
無視して入力される電流に対する出力電圧について示
す。この前置増幅器10において帰還抵抗Rf1, Rf2の大き
さは、Rf1 ≫ Rf2という関係にあるよう設定されてい
る。フォトダイオードPDに光が入射すると、フォトダイ
オードPDは入射光の強さに応じて光を電流に変換する。
い、たとえばゼロから電流I1の範囲にあるとき、先ず、
利得調整部13のトランジスタTr7 がオン状態になる。ト
ランジスタTr7 は差動増幅回路13A の動作を開始させる
スイッチング素子として機能している。このトランジス
タTr7 のオンにより、差動増幅回路13A のトランジスタ
Tr3 がオン状態になる。このとき、トランジスタTr3 に
縦接続しているトランジスタTr5 は低インピーダンスに
なっている。一方、トランジスタTr4 はまだオフ状態に
あり、トランジスタTr4 に縦接続しているトランジスタ
Tr6 は高インピーダンスになっている。この状況におい
て負帰還効果により入力電流Iin に等しい電流が帰還抵
抗Rf1 だけを流れるようになる。したがって、入力電流
Iin が0<Iin<I1の範囲において、利得調整部13の動作に
よる利得(トランスインピーダンス利得Zt)は、Rf1 と
なる(図2(a) を参照)。したがって、出力電圧V
outは、入力電流Iin と利得Ztに利得調整部13によって
選択されたRf1 を代入すると、
対値で表わすと、図2(b) の入力電流Iin が0<Iin<I1の
範囲で出力電圧は右上りに傾きの大きな直線で表わされ
る。
(I1<Iin) 、トランジスタTr3, Tr4がともにオン状態に
なる。このときトランジスタTr1 のベースに向かって入
力電流Iin に等しい電流が帰還抵抗Rf1, Rf2を流れる。
したがって、並列接続した帰還抵抗Rf1, Rf2の負帰還効
果によりトランスインピーダンス利得ZtはRf1 ‖Rf2、
すなわち、Rf1Rf2/(Rf1+Rf2)となる。また、出力電圧V
outはトランジスタTr4のベースに印加される基準電圧V
refと同じ電圧になる。この出力電圧は両トランジスタ
がオン状態が続く電流値I2まで一定な出力振幅となる
(図2(b) を参照)。
入力されると(I2<Iin)、利得調整部13のトランジスタ
Tr3 のベース電圧がVrefより小さくなる。これによりト
ランジスタTr3 は動作がオフ状態となり、トランジスタ
Tr5 は高インピーダンスになる。一方、このときトラン
ジスタTr4 はオン状態のままで、縦接続しているトラン
ジスタTr6 は低インピーダンスになる。トランジスタTr
1 のベースに向かって入力電流Iin に等しい電流が帰還
抵抗Rf2 だけを流れる。したがって、この入力電流Iin
が流れる帰還抵抗Rf2 の負帰還効果により、利得調整部
13の選択した利得、すなわち、トランスインピーダンス
利得ZtはRf2 になる。このように利得がRf2 と小さい
(Rf1 ≫ Rf2の関係にある)ので、図2から明らかなよ
うに出力電圧Voutの傾きは入力電流の範囲が0<Iin<I1で
の出力電圧の傾きRf1 より小さい。しかしながら、入力
電流Iin が大きいため図2に示すように出力電圧Voutの
絶対値は大きな値として得られている。
れる電流範囲すべてに対応して電圧変換していた回路構
成の場合に比べて、入力電流が小さい範囲(Iin<I1)で
あっても、利得調整部13は利得Rf1 を選択することにな
り大きな出力電圧が得られるので、出力電圧は前置増幅
器10で発生する雑音に対して高いS/N 比にすることがで
きる。使用可能な入力電流の下限を下げることにより、
出力信号のダイナミックレンジを下側に広げることがで
きる。また、入力電流の大きい範囲(I2<Iin)では、ト
ランジスタTr1 が飽和しないように利得調整部13は利得
をRf2 と小さい値となるように選択することができる。
このため、大きな入力電流が入力されても適切な出力信
号が得られ、出力信号のダイナミックレンジの上限側に
対しても広げることができる。
切な利得が選択されることにより、入力電流の入力範囲
を広げるとともに、この入力電流に対する出力電圧のダ
イナミックレンジも広げられ、かつ出力される信号のS/
N 比も向上させることができる。この前置増幅器10は高
品位な信号出力が可能になる。
の回路構成および図4の動作を説明するグラフを参照し
ながら説明する。この場合の前置増幅器10はトランジス
タTr1 とトランジスタTr2 の間にn 個の利得調整部131,
132,・・・,13nを縦接続させている(n は自然数)。各利
得調整部131, 132,・・・,13nの各回路素子には図1に示し
た利得調整部13の回路素子と共通する素子が用いられて
いる。各段の回路素子の符号は共通する回路素子に同じ
符号と段数を表わす添字で表わしている。各段の利得調
整部131, 132,・・・,13nの構成で異なる点について説明す
る。たとえば、各段のトランジスタTr41, Tr42,・・・,Tr4
n (図示せず) のベースに印加される基準電源BV1, B
V2,・・・, BVn (図示せず) は、それぞれ基準電圧Vref1,
Vref2,・・・,Vrefn (図示せず) に設定されている。この
基準電圧の大きさはVref1< Vref2<・・・,Vrefnの順に大き
くなるようになっている。また、各利得調整部131, 13
2,・・・,13nに対し2つの帰還抵抗(Rf11 とRf21), (Rf12
とRf22),・・・,(Rf1n とRf2n)(図示せず)がそれぞれ並列
接続されている。各段の帰還抵抗の大きさは、Rf11≫R
f21, Rf21=Rf12≫Rf22,・・・という関係を保つように設
定されている。
抵抗の組が縦接続された前置増幅器10の動作は、図4に
示すように各段を経て入力電流Iin の増加につれてトラ
ンスインピーダンス利得Ztが徐々に減少する傾向がある
(図4(a) を参照)。一方、入力電流Iin が増加するに
つれて出力電圧Voutは、各段を経るごとに徐々に増加す
る(図4(b) を参照)。さらに詳述すると、一般的にあ
る段で利得調整部の差動増幅回路に用いられるトランジ
スタがともにオン状態になる入力電流Iin が供給される
とき、入力電流Iin の増加とともにトランスインピーダ
ンス利得Ztは、並列接続された帰還抵抗の効果により減
少する。このとき出力電圧Voutはこの段で設定されてい
る基準電圧と同じになり、一定レベルの電圧が出力され
る。図4(b) においてたとえば、電流値I1-I2, I3-I4,
I5-I6, I7-I8,・・・という区間に対する出力電圧Voutはそ
れぞれVref1, Vref2, Vref3, Vref4,・・・である。差動増
幅回路内のトランジスタがこれ以外の状態にあるとき、
詳述しないが差動増幅回路内のトランジスタの状態に応
じてトランスインピーダンス利得Ztは各段に設定されて
いる帰還抵抗のいずれか一方の値をとって、出力電圧V
outを右上りに増加させる。
ばゼロから電流値I1までの範囲を電圧に変換する場合、
前述した実施例と同様に初段の利得調整部131 による帰
還抵抗の効果を発揮する帰還抵抗の値Rf11を特に大きな
値に設定しておくことが好ましい。これにより、前置増
幅器10の雑音および回路の周囲に熱雑音等が発生しても
信号の小さい入力信号をトランスインピーダンス利得Zt
倍に十分に増幅することができ、出力信号のS/N 比を向
上させることができる。以下の各段に対して設ける帰還
抵抗は図3のトランジスタTr1 が飽和しないように注意
を払いながらその帰還抵抗の値を設定するとよい。
抗の組をそれぞれ設定することにより、前置増幅器10は
出力電圧Voutのダイナミックレンジを広げ、かつ前述の
実施例よりも入力信号に対する出力信号を滑らかな関係
として取り扱うことができ、より確度の高い出力を得る
ことができる。
型のトランジスタを使用したが、これに限定されるもの
でなく、PNP 型のトランジスタや電界効果トランジスタ
(FET )等で構成してもよく、これら実施例と同様の効
果を得ることができる。また、本実施例では、受光素子
としてフォトダイオードPDと前置増幅器10との組合せに
よる構成例について説明したが、本発明は本実施例に限
定されるものでなく、増幅装置と組み合わせた構成に適
用することができる。この他の適用例としては、外部高
電圧発生回路を付加しフォトダイオードPDの代わりにア
バランシェフォトダイオードAPD を用いた増幅装置との
組み合わせがある。この組合せにより、超高感度、かつ
ダイナミックレンジの広い光受信器およびこの光受信器
を用いた光受信システムを構成することもできる。
応じた利得が利得調整手段の動作で選択され、この選択
に応じた並列接続した帰還抵抗の値を利得として用い、
入力電流と設定に応じた利得との積として出力電圧が得
られることにより、入力電流に対して調整された出力電
圧が得られる。また、たとえば、入力電流が小さい領域
では、大きな利得を用い、入力電流の大きい領域では小
さな利得を用いることにより、この増幅装置からの出力
信号をダイナミックレンジが広く、かつS/N 比の高い出
力信号にすることができる。
回路図である。
ランスインピーダンスおよび出力電圧の関係を示すグラ
フである。
路図である。
ランスインピーダンスおよび出力電圧の関係を示すグラ
フである。
Claims (3)
- 【請求項1】 入力電流の大きさに応じて該入力電流を
電圧に変換し、かつ増幅して出力する増幅装置であっ
て、該装置は、 前記入力電流が供給される第1のトランジスタと、 該第1のトランジスタのコレクタと接続された第2のト
ランジスタと、 前記第1のトランジスタのコレクタと電源の間に設けら
れたコレクタ抵抗と、 前記第1のトランジスタのベースに負帰還をかける第1
の帰還抵抗とを備え、 前記第1のトランジスタのコレクタと前記第2のトラン
ジスタのベースとが接続され、該装置はさらに、前記第
2のトランジスタのベースに並列接続され前記入力電流
の大きさに応じて利得の大きさを調整する利得調整手段
を有し、 前記第1の帰還抵抗は、前記利得調整手段と前記第1の
トランジスタとのベースの間に接続され、該装置はさら
に、前記第1の帰還抵抗に並列に接続された第2の帰還
抵抗を有することを特徴とする増幅装置。 - 【請求項2】 請求項1に記載の増幅装置において、前
記利得調整手段は、 交互に増幅させるための第3のトランジスタおよび第4
のトランジスタを有し、前記第3のトランジスタのエミ
ッタおよび前記第4のトランジスタのエミッタ同士に一
端側の接地された定電流源の他端側が接続された差動増
幅手段と、 該差動増幅手段の前記第3のトランジスタに縦接続され
た第5のトランジスタと、 前記差動増幅手段の前記第4のトランジスタに縦接続さ
れた第6のトランジスタと、 前記第3のトランジスタのベースに出力を印加する第7
のトランジスタとを備え、 前記第1および前記第2の帰還抵抗の一端側が前記第1
のトランジスタのベースに接続されるとともに、前記第
1の帰還抵抗の他端側が前記第5のトランジスタの出力
および前記第7のトランジスタのベースに接続され、前
記第2の帰還抵抗の他端側が前記第6のトランジスタの
出力に接続され、前記第4のトランジスタのベースには
基準電圧が印加されていることを特徴とする増幅装置。 - 【請求項3】 請求項1に記載の増幅装置において、前
記利得調整手段が前記第1のトランジスタと前記第2の
トランジスタの間に多段接続され、各段の前記利得調整
手段毎に設けられた2つの帰還抵抗が前記第1のトラン
ジスタのべースと並列接続されていることを特徴とする
増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26729196A JP3215055B2 (ja) | 1996-10-08 | 1996-10-08 | 増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26729196A JP3215055B2 (ja) | 1996-10-08 | 1996-10-08 | 増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10117124A JPH10117124A (ja) | 1998-05-06 |
JP3215055B2 true JP3215055B2 (ja) | 2001-10-02 |
Family
ID=17442795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26729196A Expired - Fee Related JP3215055B2 (ja) | 1996-10-08 | 1996-10-08 | 増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3215055B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004007085A (ja) | 2002-05-30 | 2004-01-08 | Nec Corp | 帰還増幅器 |
JP6107103B2 (ja) | 2012-12-11 | 2017-04-05 | 富士通株式会社 | 増幅器および光受信器 |
-
1996
- 1996-10-08 JP JP26729196A patent/JP3215055B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10117124A (ja) | 1998-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4744881B2 (ja) | バイアス制御を伴う電力増幅器 | |
KR102454811B1 (ko) | 옵셋 제거 기능이 개선된 엔벨로프-추적 전류 바이어스 회로 및 파워 증폭 장치 | |
JP3418654B2 (ja) | プリアンプ | |
AU679791B2 (en) | Transimpedance amplifier circuit with feedback and load resistor variable circuits | |
US6359517B1 (en) | Photodiode transimpedance circuit | |
US6304145B1 (en) | Large signal amplifier gain compensation circuit | |
US7408141B2 (en) | Light-receiving amplifier circuit and optical pick-up device using the same | |
US7057423B2 (en) | Current-voltage transforming circuit employing limiter circuit | |
JP4497480B2 (ja) | 光受信回路 | |
JP3215055B2 (ja) | 増幅装置 | |
JP2019036817A (ja) | トランスインピーダンス増幅回路、及び利得可変増幅器 | |
JP3123708B2 (ja) | 光受信フロントエンドアンプ | |
JP4613495B2 (ja) | 前置増幅器 | |
US6980052B1 (en) | Low-voltage pre-distortion circuit for linear-in-dB variable-gain cells | |
JP2908288B2 (ja) | 電流帰還バイアス増幅回路 | |
JP4597589B2 (ja) | 光受信器 | |
US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
JP4271364B2 (ja) | 受光増幅回路 | |
JP2974057B2 (ja) | 対数if増幅回路 | |
JPH0685556A (ja) | 増幅器 | |
JPH09246878A (ja) | 電流電圧変換増幅回路 | |
JPH06140843A (ja) | 光受信回路 | |
JPH0644197Y2 (ja) | 光受信器 | |
JPH0644196Y2 (ja) | 光受信器 | |
JP2008236506A (ja) | 増幅装置及び光受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010710 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |