JP3213493B2 - Noise removal circuit - Google Patents
Noise removal circuitInfo
- Publication number
- JP3213493B2 JP3213493B2 JP29534794A JP29534794A JP3213493B2 JP 3213493 B2 JP3213493 B2 JP 3213493B2 JP 29534794 A JP29534794 A JP 29534794A JP 29534794 A JP29534794 A JP 29534794A JP 3213493 B2 JP3213493 B2 JP 3213493B2
- Authority
- JP
- Japan
- Prior art keywords
- noise
- signal
- circuit
- gate
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、パルス性のノイズを除
去するノイズ除去回路に関し、特に、ＦＭステレオコン
ポジット信号中のノイズを除去するノイズ除去回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a noise elimination circuit for eliminating pulse noise, and more particularly to a noise elimination circuit for eliminating noise in an FM stereo composite signal.
【０００２】[0002]
【従来の技術】一般に、車載用のＦＭラジオ受信機にお
いて、自動車から発生するイグニッションノイズ等のパ
ルス性ノイズがＦＭステレオコンポジット信号に混入す
ると、再生信号から大きな雑音が発生する等、音質の低
下が起こるという問題があった。その為、図２の如き、
ＦＭステレオコンポジット信号中から前記パルス性のノ
イズを除去するノイズ除去回路が提案されている。2. Description of the Related Art Generally, when pulse noise such as ignition noise generated from an automobile is mixed into an FM stereo composite signal in a vehicle-mounted FM radio receiver, sound quality is deteriorated such as generation of large noise from a reproduced signal. There was a problem that would happen. Therefore, as shown in FIG.
There has been proposed a noise elimination circuit for eliminating the pulse noise from the FM stereo composite signal.
【０００３】図２において、前段回路（図示せず）でＦ
ＭＩＦ信号を検波して得られるＦＭステレオコンポジッ
ト信号は、入力端子（１）を介して、遅延回路（２）及
びＨＰＦ（ハイパスフィルタ）（３）に印加される。Ｆ
Ｍコンポジット信号中に含まれるパルス性のノイズは、
ＨＰＦ（３）を通過する。その後、ノイズ検出回路
（４）で所定レベル以上のノイズか否かが検出される。
所定レベル以上のノイズを検出して発生するノイズ検出
回路（４）の出力信号は、単安定マルチバイブレータ
（５）に印加され、単安定マルチバイブレータ（５）か
ら所定幅のゲート信号が発生する。そして、前記ゲート
信号に応じて、ゲート回路（６）がオフ状態となり、パ
イロットキャンセル信号が遮断される。また、遅延回路
（２）において、ＦＭステレオコンポジット信号が、Ｈ
ＰＦ（３）、ノイズ検出回路（４）及び単安定マルチバ
イブレータ（５）での処理時間に等しい時間だけ遅延さ
れる。そして、ノイズを含むＦＭステレオコンポジット
信号は、引き算回路（７）の（＋）及び（−）端子に等
しく印加され、引き算されるため、引き算回路（７）の
出力端にノイズが発生しない。その時、引き算回路
（７）の（＋）及び（−）端子の間にコンデンサー
（８）の両端電圧は、ゲート回路（６）がオフする直前
の引き算回路（７）の入力信号レベルを保持しているの
で、前記コンデンサー（８）の両端電圧に応じた出力信
号のみが、引き算回路（７）の出力端に発生する。[0003] In FIG. 2, the F (first stage) circuit (not shown)
An FM stereo composite signal obtained by detecting the MIF signal is applied to a delay circuit (2) and an HPF (high-pass filter) (3) via an input terminal (1). F
The pulse noise contained in the M composite signal is
Pass through HPF (3). Thereafter, the noise detection circuit (4) detects whether or not the noise is higher than a predetermined level.
An output signal of the noise detection circuit (4) generated by detecting noise of a predetermined level or more is applied to a monostable multivibrator (5), and a gate signal of a predetermined width is generated from the monostable multivibrator (5). Then, in response to the gate signal, the gate circuit (6) is turned off, and the pilot cancel signal is cut off. In the delay circuit (2), the FM stereo composite signal is
It is delayed by a time equal to the processing time in the PF (3), the noise detection circuit (4) and the monostable multivibrator (5). The FM stereo composite signal containing noise is equally applied to the (+) and (-) terminals of the subtraction circuit (7) and subtracted, so that no noise is generated at the output terminal of the subtraction circuit (7). At that time, the voltage across the capacitor (8) between the (+) and (-) terminals of the subtraction circuit (7) holds the input signal level of the subtraction circuit (7) immediately before the gate circuit (6) turns off. Therefore, only an output signal corresponding to the voltage between both ends of the capacitor (8) is generated at the output terminal of the subtraction circuit (7).
【０００４】[0004]
【発明が解決しようとする課題】ところで、図２の従来
例において、前記ゲート信号のパルス幅は、単安定マル
チバイブレータ（５）を構成するＣＲ時定数回路の時定
数で設定される。しかして、ゲート信号のパルス幅を狭
くすると、ノイズを十分に除去できず、前記パルス幅を
広くすると、オーディオ信号の欠落が多くなるので、前
記パルス幅は適切に設定しなければならない。By the way, in the conventional example shown in FIG. 2, the pulse width of the gate signal is set by the time constant of the CR time constant circuit constituting the monostable multivibrator (5). However, if the pulse width of the gate signal is narrowed, noise cannot be sufficiently removed, and if the pulse width is widened, the lack of audio signals increases, so the pulse width must be set appropriately.
【０００５】しかしながら、ゲート信号のパルス幅を適
切に設定し、イグニッションノイズ等単発的（発生周期
が長く、１つ１つのパルス幅は狭い）に発生するノイズ
を除去するようにしても、連続的に発生するノイズ、例
えばワイパーノイズに対しては、取り残しが生じ、結果
として耳障りな雑音が発生するという問題があった。
尚、単安定マルチバイブレータ（５）に代えて、ピーク
ホールド回路を用いると、連続的に発生するノイズに対
応可能となるが、ノイズのレベルに応じてゲート信号の
パルス幅が変化し、設定どおりのノイズ除去時間が得ら
れないという問題がある。[0005] However, even if the pulse width of the gate signal is appropriately set and noises such as ignition noise which occur sporadically (having a long generation cycle and a narrow pulse width for each pulse) are removed, continuous noise can be obtained. , For example, the wiper noise is left behind, and as a result, unpleasant noise occurs.
If a peak hold circuit is used instead of the monostable multivibrator (5), it is possible to cope with noise that occurs continuously. However, the pulse width of the gate signal changes according to the level of the noise, and as set. There is a problem that the noise removal time cannot be obtained.
【０００６】[0006]
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたものであり、入力信号のノイズを検出するノ
イズ検出回路と、該ノイズ検出回路の出力信号に応じ
て、所定幅のゲート信号を発生し、前記ゲート信号の発
生期間中に前記ノイズ検出回路から次の出力信号が印加
されると、その時点から所定時間だけゲート信号を発生
するゲート信号発生回路と、前記ゲート信号に応じて、
入力信号中のノイズをキャンセルするキャンセル回路と
を備えたことを特徴とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has a noise detection circuit for detecting noise of an input signal and a predetermined width in accordance with an output signal of the noise detection circuit. A gate signal generating circuit that generates a gate signal for a predetermined time from the time when the next output signal is applied from the noise detection circuit during the generation period of the gate signal; In response to the,
A cancel circuit for canceling noise in the input signal.
【０００７】また、前記ゲート信号発生回路は、基準信
号をカウントし、所定数をカウントすると出力信号を発
生するカウンタと、前記ノイズ検出回路の出力信号に応
じてセットされ、前記カウンタの出力信号によってリセ
ットされるＲ−Ｓフリップフロップとから成り、前記カ
ウンタが前記ノイズ検出回路の出力信号及び前記Ｒ−Ｓ
フリップフロップのＱ出力に応じてリセットされること
を特徴とする。The gate signal generation circuit counts a reference signal and generates an output signal when a predetermined number is counted. The gate signal generation circuit is set in accordance with an output signal of the noise detection circuit. An RS flip-flop to be reset, wherein the counter outputs the output signal of the noise detection circuit and the RS
It is characterized by being reset in response to the Q output of the flip-flop.
【０００８】さらに、前記所定時間を２０μＳとするこ
とを特徴とする。Further, the above-mentioned predetermined time is set to 20 μS.
【０００９】[0009]
【作用】本発明に依れば、入力信号中に含まれるノイズ
がノイズ検出回路で検出され、ノイズ検出回路の出力信
号に応じてゲート信号がゲート信号発生回路から所定幅
だけ発生する。前記ゲート信号が発生している期間中、
ノイズ検出回路の次の出力信号がゲート信号発生回路に
印加されると、ノイズ検出回路の出力信号が印加された
時点から所定時間だけゲート信号が発生する。よって、
ノイズの発生期間に応じてノイズのゲート時間を可変す
ることにより、パルス性のノイズに対しても、また、連
続的なパルスに対しても、確実にノイズを除去できる。According to the present invention, noise contained in an input signal is detected by a noise detection circuit, and a gate signal is generated from a gate signal generation circuit by a predetermined width in accordance with an output signal of the noise detection circuit. During the period when the gate signal is generated,
When the next output signal of the noise detection circuit is applied to the gate signal generation circuit, a gate signal is generated for a predetermined time from the time when the output signal of the noise detection circuit is applied. Therefore,
By varying the gate time of the noise in accordance with the noise generation period, the noise can be reliably removed both for pulse noise and for continuous pulses.
【００１０】[0010]
【実施例】図１は本発明の一実施例を示す図であり、
（９）は入力信号となるＦＭステレオコンポジット信号
を遅延させる遅延回路、（１０）はＦＭステレオコンポ
ジット信号中のパルス性のノイズを通過させるＨＰＦ、
（１１）はＨＰＦ（１０）の所定レベル以上の出力信号
を検出するノイズ検出回路、（１２）はノイズ検出回路
（１１）の出力信号によりリセットされるカウンタ、
（１３）はノイズ検出回路（１１）の出力信号に応じて
セットされ、カウンタ（１２）の出力信号に応じてリセ
ットされるＲ−Ｓフリップフロップ、（１４）はＲ−Ｓ
フリップフロップ（１３）のＱ出力に応じて動作するゲ
ート回路、（１５）は（−）端子に遅延回路（９）の出
力信号が印加される引き算回路、（１６）は引き算回路
（１６）の（＋）及び（−）端子の間に接続されるコン
デンサーである。FIG. 1 shows an embodiment of the present invention.
(9) a delay circuit for delaying an FM stereo composite signal as an input signal, (10) an HPF for passing pulse noise in the FM stereo composite signal,
(11) a noise detection circuit for detecting an output signal of a predetermined level or more of the HPF (10), (12) a counter reset by an output signal of the noise detection circuit (11),
(13) is an RS flip-flop that is set according to the output signal of the noise detection circuit (11) and is reset according to the output signal of the counter (12), and (14) is an RS flip-flop.
A gate circuit that operates according to the Q output of the flip-flop (13), (15) is a subtraction circuit to which the output signal of the delay circuit (9) is applied to the (-) terminal, and (16) is a subtraction circuit of the subtraction circuit (16). This is a capacitor connected between the (+) and (-) terminals.
【００１１】図１において、入力信号であるＦＭステレ
オコンポジット信号が入力端子（１７）に印加される。
前記ＦＭステレオコンポジット信号中にノイズが含まれ
ていない場合、ＨＰＦ（１０）から出力信号が発生せ
ず、ノイズ検出回路（１１）から出力信号は発生しな
い。その為、Ｒ−Ｓフリップフロップ（１３）はリセッ
ト状態にあり、Ｒ−Ｓフリップフロップ（１３）のＱ出
力端子から出力信号は発生しない。よって、ゲート回路
（１４）はオン状態、即ち、図示の状態となり、パイロ
ットキャンセル信号が前記ゲート回路（１４）を介して
引き算回路（１５）の（−）端子に印加される。また、
ＦＭステレオコンポジット信号は、遅延回路（９）に印
加され、ＨＰＦ（１０）乃至Ｒ−Ｓフリップフロップ
（１３）で処理される時間と同一の時間だけ遅延され
る。遅延回路（９）の出力信号は、引き算回路（１５）
の（＋）端子に印加され、パイロットキャンセル信号と
引き算される。パイロットキャンセル信号は、ＦＭステ
レオコンポジット信号中のパイロット信号を再生して得
られるもので、パイロット信号と同一の周波数、レベル
及び位相を有している。その為、ＦＭステレオコンポジ
ット信号中のパイロット信号がキャンセルされ、引き算
回路（１５）の出力端からパイロット信号が除去された
ステレオコンポジット信号が発生する。In FIG. 1, an FM stereo composite signal as an input signal is applied to an input terminal (17).
When no noise is included in the FM stereo composite signal, no output signal is generated from the HPF (10) and no output signal is generated from the noise detection circuit (11). Therefore, the RS flip-flop (13) is in a reset state, and no output signal is generated from the Q output terminal of the RS flip-flop (13). Accordingly, the gate circuit (14) is turned on, that is, the state shown in the figure, and the pilot cancel signal is applied to the (-) terminal of the subtraction circuit (15) via the gate circuit (14). Also,
The FM stereo composite signal is applied to the delay circuit (9) and is delayed by the same time as the time processed by the HPF (10) to the RS flip-flop (13). The output signal of the delay circuit (9) is applied to a subtraction circuit (15)
(+) Terminal and is subtracted from the pilot cancel signal. The pilot cancel signal is obtained by reproducing the pilot signal in the FM stereo composite signal, and has the same frequency, level and phase as the pilot signal. Therefore, the pilot signal in the FM stereo composite signal is canceled, and a stereo composite signal from which the pilot signal has been removed is generated from the output terminal of the subtraction circuit (15).
【００１２】ここで、ＦＭステレオコンポジット信号中
にノイズが含まれていると、前記ノイズはＨＰＦ（１
０）を通過した後、ノイズ検出回路（１１）に印加され
る。ノイズ検出回路（１１）において、所定レベル以上
のノイズが検出されると、出力信号が発生し、Ｒ−Ｓフ
リップフロップ（１３）のセット端子に印加される。ノ
イズ検出回路（１１）の出力信号により、Ｒ−Ｓフリッ
プフロップ（１３）はセットされ、Ｑ端子から出力信号
が発生する。Ｒ−Ｓフリップフロップの（１３）の出力
信号に応じて、ゲート回路（１４）はオフ状態、即ち、
図示と逆の状態になり、パイロットキャンセル信号は引
き算回路（１４）に印加されなくなる。Here, if noise is included in the FM stereo composite signal, the noise becomes HPF (1
After passing through 0), it is applied to the noise detection circuit (11). When noise of a predetermined level or more is detected in the noise detection circuit (11), an output signal is generated and applied to the set terminal of the RS flip-flop (13). The RS flip-flop (13) is set by the output signal of the noise detection circuit (11), and an output signal is generated from the Q terminal. According to the output signal of (13) of the RS flip-flop, the gate circuit (14) is turned off, that is,
The state is reversed from that shown in the figure, and the pilot cancel signal is not applied to the subtraction circuit (14).
【００１３】一方、Ｒ−Ｓフリップフロップ（１３）の
出力信号は、カウンタ（１２）のリセット端子に印加さ
れ、前記カウンタ（１２）は基準信号を計数し始める。
カウンタ（１２）が所定数だけ計数すると、カウンタ
（１２）から出力信号が発生し、Ｒ−Ｓフリップフロッ
プ（１３）のリセット端子に印加される。その為、Ｒ−
Ｓフリップフロップ（１３）のＱ端子から出力信号が発
生しなくなり、ゲート回路（１４）はオン状態になる。On the other hand, the output signal of the RS flip-flop (13) is applied to the reset terminal of the counter (12), and the counter (12) starts counting the reference signal.
When the counter (12) counts by a predetermined number, an output signal is generated from the counter (12) and applied to the reset terminal of the RS flip-flop (13). Therefore, R-
No output signal is generated from the Q terminal of the S flip-flop (13), and the gate circuit (14) is turned on.
【００１４】ゲート回路（１４）がオフしている間、ノ
イズを含むＦＭステレオコンポジット信号は、引き算回
路（１５）の（＋）及び（−）端子に等しく印加され、
引き算されるため、引き算回路（１５）の出力端にノイ
ズ及びＦＭステレオコンポジット信号が発生しない。そ
の時、引き算回路（１５）の（＋）及び（−）端子の間
にコンデンサー（１６）の両端電圧は、ゲート回路（１
４）がオフする直前の引き算回路（１５）の入力信号レ
ベルを保持しているので、ゲート回路（１４）のオフ期
間中、前記コンデンサー（８）の両端電圧に応じた出力
信号のみが、引き算回路（７）の出力端に発生する。While the gate circuit (14) is off, the noisy FM stereo composite signal is applied equally to the (+) and (-) terminals of the subtraction circuit (15),
Since the subtraction is performed, noise and an FM stereo composite signal are not generated at the output terminal of the subtraction circuit (15). At that time, the voltage across the capacitor (16) between the (+) and (-) terminals of the subtraction circuit (15) is applied to the gate circuit (1).
Since the input signal level of the subtraction circuit (15) immediately before turning off of 4) is held, only the output signal corresponding to the voltage between both ends of the capacitor (8) is subtracted during the off period of the gate circuit (14). It occurs at the output of the circuit (7).
【００１５】ところで、最初のノイズによりカウンタ
（１２）が計数状態にある間に、次のノイズがノイズ検
出回路（１１）で検出されると、ノイズ検出回路（１
１）の出力信号に応じて、カウンタ（１２）がリセット
される。リセットされたカウンタ（１２）は初めから計
数しなおす。その為、ゲート回路（１４）はオフ状態を
維持し、次のノイズが検出されてから所定時間だけゲー
ト回路（１４）はオフされる。When the next noise is detected by the noise detection circuit (11) while the counter (12) is in the counting state due to the first noise, the noise detection circuit (1).
The counter (12) is reset according to the output signal of 1). The reset counter (12) starts counting again from the beginning. Therefore, the gate circuit (14) is kept off, and the gate circuit (14) is turned off for a predetermined time after the next noise is detected.
【００１６】即ち、図３（ａ）の如きノイズが発生した
場合、ゲート回路（１４）に印加されるゲート信号は、
図３（ｂ）の如く、ノイズの発生から所定時間の間だけ
発生する。また、図３（ｃ）の如くカウンタ（１２）の
計数中にノイズが検出された場合、図３（ｄ）の如く、
ゲート信号は最初のノイズにより発生し、所定時間中
に次のノイズが発生すると、その発生時点からカウンタ
（１２）は計数しなおす。順次、カウンタ（１２）の計
数中にノイズが発生し、その都度カウンタ（１２）は計
数しなおす。その間、ゲート信号は発生し続ける。そし
て、最後のノイズが発生してから所定時間が経過する
と、ゲート信号の発生が停止される。That is, when noise as shown in FIG. 3A occurs, the gate signal applied to the gate circuit (14) is
As shown in FIG. 3B, the noise occurs only for a predetermined time after the occurrence of noise. When noise is detected during counting by the counter (12) as shown in FIG. 3C, as shown in FIG.
The gate signal is generated by the first noise, and when the next noise occurs during a predetermined time, the counter (12) starts counting again from the time of the occurrence. Noise is sequentially generated during counting of the counter (12), and each time the counter (12) starts counting again. Meanwhile, the gate signal continues to be generated. Then, when a predetermined time has elapsed since the last noise occurred, the generation of the gate signal is stopped.
【００１７】よって、パルス性のノイズがＦＭステレオ
コンポジット信号に含まれると、ゲート回路（１４）の
ゲート時間は短くなり、連続性のノイズが含まれると、
ゲート回路（１４）のゲート時間は長くなり、ノイズに
応じてゲート時間が可変される。また、基準信号の周波
数を４５６ＫＨｚ、カウンタ（１２）のカウント値が
「９」になると、カウンタ（１２）から出力信号を発生
させるようにすると、カウンタ（１２）が計数を開始し
てから約２０μＳ後に出力信号が発生する。このように
カウンタ（１２）を設定すれば、サ行音のような周波数
の高いオーディオ信号に過変調に起因したノイズが発生
しても、歪率を大きく悪化させることなく、ノイズ除去
が行われる。即ち、第４図（ａ）の如く、約１０ＫＨｚ
のオーディオ信号に過変調に起因するノイズが発生した
場合、ゲート信号は図４（ｂ）のように発生する。そし
て、前記ゲート信号に応じて、前記オーディオ信号中の
ノイズを除去すると、引き算回路（１５）から図４
（ｃ）の如き出力信号が発生する。図４（ｃ）より、出
力信号の歪率を大きく変化させることなく、過変調に起
因するノイズを除去することができる。Therefore, when pulse noise is included in the FM stereo composite signal, the gate time of the gate circuit (14) is shortened.
The gate time of the gate circuit (14) becomes longer, and the gate time is varied according to noise. When the frequency of the reference signal is 456 KHz and the count value of the counter (12) is “9”, an output signal is generated from the counter (12). Later, an output signal is generated. By setting the counter (12) in this way, even if noise due to overmodulation occurs in an audio signal having a high frequency such as a sub-sound, the noise is removed without greatly deteriorating the distortion factor. . That is, as shown in FIG.
In the case where noise due to overmodulation occurs in the audio signal, a gate signal is generated as shown in FIG. Then, when noise in the audio signal is removed in accordance with the gate signal, a subtraction circuit (15) outputs the signal shown in FIG.
An output signal as shown in (c) is generated. From FIG. 4C, it is possible to remove noise due to overmodulation without greatly changing the distortion rate of the output signal.
【００１８】[0018]
【発明の効果】従って、本発明によれば、パルス性のノ
イズがＦＭステレオコンポジット信号に含まれると、ゲ
ート回路のゲート時間は短くなり、連続性のノイズが含
まれると、ゲート回路のゲート時間は長くなる。このよ
うにノイズに応じてゲート時間が可変することにより、
歪率を悪化させることなく確実にノイズを除去すること
ができる。Thus, according to the present invention, when pulse noise is included in the FM stereo composite signal, the gate time of the gate circuit is shortened. When continuity noise is included, the gate time of the gate circuit is reduced. Becomes longer. By changing the gate time according to the noise in this way,
Noise can be reliably removed without deteriorating the distortion factor.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図２】従来例を示すブロック図である。FIG. 2 is a block diagram showing a conventional example.
【図３】図２の信号波形を示す特性図である。FIG. 3 is a characteristic diagram showing a signal waveform of FIG. 2;
【図４】図１の信号波形を示す特性図である。FIG. 4 is a characteristic diagram showing a signal waveform of FIG. 1;
９ 遅延回路 １０ ハイパスフィルタ １１ ノイズ検出回路 １２ カウンタ １３ Ｒ−Ｓフリップフロップ １４ ゲート回路 １５ 引き算回路 １６ コンデンサー Reference Signs List 9 delay circuit 10 high-pass filter 11 noise detection circuit 12 counter 13 RS flip-flop 14 gate circuit 15 subtraction circuit 16 capacitor
Claims (3)
路と、 該ノイズ検出回路の出力信号に応じて、所定幅のゲート
信号を発生し、前記ゲート信号の発生期間中に前記ノイ
ズ検出回路から次の出力信号が印加されると、その時点
から所定時間だけゲート信号を発生するゲート信号発生
回路と、 前記ゲート信号に応じて、入力信号中のノイズをキャン
セルするキャンセル回路とを備えたことを特徴とするノ
イズ除去回路。1. A noise detection circuit for detecting noise of an input signal, a gate signal having a predetermined width is generated in accordance with an output signal of the noise detection circuit, and the noise detection circuit generates a gate signal during a period of generation of the gate signal. When a next output signal is applied, a gate signal generation circuit that generates a gate signal for a predetermined time from that point in time, and a cancel circuit that cancels noise in the input signal according to the gate signal are provided. Characteristic noise removal circuit.
号を発生するカウンタと、前記ノイズ検出回路の出力信
号に応じてセットされ、前記カウンタの出力信号によっ
てリセットされるＲ−Ｓフリップフロップとから成り、
前記カウンタが前記ノイズ検出回路の出力信号及び前記
Ｒ−ＳフリップフロップのＱ出力に応じてリセットされ
ることを特徴とする請求項１記載のノイズ除去回路。2. The gate signal generating circuit counts a reference signal and generates an output signal when a predetermined number is counted. The gate signal generating circuit is set in accordance with an output signal of the noise detection circuit. An RS flip-flop to be reset,
2. The noise elimination circuit according to claim 1, wherein the counter is reset in accordance with an output signal of the noise detection circuit and a Q output of the RS flip-flop.
とする請求項１記載のノイズ除去回路。3. The noise elimination circuit according to claim 1, wherein said predetermined time is 20 μS.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29534794A JP3213493B2 (en) | 1994-11-29 | 1994-11-29 | Noise removal circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29534794A JP3213493B2 (en) | 1994-11-29 | 1994-11-29 | Noise removal circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08163064A JPH08163064A (en) | 1996-06-21 |
| JP3213493B2 true JP3213493B2 (en) | 2001-10-02 |
Family
ID=17819439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29534794A Expired - Fee Related JP3213493B2 (en) | 1994-11-29 | 1994-11-29 | Noise removal circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3213493B2 (en) |
-
1994
- 1994-11-29 JP JP29534794A patent/JP3213493B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08163064A (en) | 1996-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3368879B2 (en) | Multipath noise elimination device, audio output device, and FM receiver | |
| JP3473511B2 (en) | Multipath noise elimination device, audio output device, and FM receiver | |
| JP3773817B2 (en) | Noise canceller | |
| JPH04134928A (en) | Noise elimination circuit | |
| US20020055346A1 (en) | Noise removal apparatus and an FM receiver | |
| JP3213493B2 (en) | Noise removal circuit | |
| JPS6035837A (en) | Reducing device of impulsive noise | |
| EP1548950B1 (en) | Noise removal device | |
| JP3641497B2 (en) | Circuit device for eliminating ignition noise from multiplexed signals | |
| JP2708153B2 (en) | Receiving machine | |
| JPH1075190A (en) | Noise-removing device for fm radio receiver | |
| JP2001016171A (en) | Noise removing circuit | |
| JP3479369B2 (en) | Receiver with noise removal function | |
| JP2602342B2 (en) | Switching noise eliminator | |
| JPS5934732A (en) | Eliminating circuit of impulsive noise | |
| JPH0879110A (en) | Receiver | |
| JPH0725901Y2 (en) | FM audio signal reproduction device | |
| JPH0318375B2 (en) | ||
| JP3123896B2 (en) | Radio receiver | |
| JP2993120B2 (en) | Method and apparatus for canceling random FM noise | |
| JPH03238929A (en) | Noise canceller | |
| JP3086602B2 (en) | Noise removal circuit | |
| JPH0422586Y2 (en) | ||
| JPH06112853A (en) | Noise canceller | |
| JPS6110327A (en) | Pulse noise eliminating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |