JP3213074B2 - Multilayer printed wiring board - Google Patents
Multilayer printed wiring boardInfo
- Publication number
- JP3213074B2 JP3213074B2 JP26392392A JP26392392A JP3213074B2 JP 3213074 B2 JP3213074 B2 JP 3213074B2 JP 26392392 A JP26392392 A JP 26392392A JP 26392392 A JP26392392 A JP 26392392A JP 3213074 B2 JP3213074 B2 JP 3213074B2
- Authority
- JP
- Japan
- Prior art keywords
- inner layer
- hole
- wiring board
- printed wiring
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、多層プリント配線板に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board.
【０００２】[0002]
【従来の技術】従来より、絶縁層を介して内層のパター
ンと外層のパターンとが形成された多層プリント配線板
が知られている。通常、これらのパターンは配線板を貫
通するめっきスルーホール等によって接続されている。2. Description of the Related Art Conventionally, there has been known a multilayer printed wiring board in which an inner layer pattern and an outer layer pattern are formed via an insulating layer. Usually, these patterns are connected by plating through holes or the like penetrating the wiring board.
【０００３】しかし、絶縁基板に前記めっきスルーホー
ル用の穴を形成する場合、ドリルと樹脂との摩擦熱によ
って、絶縁基板の内壁面にスミアが生じる場合がある。
このようなスミアは、めっきスルーホールの接続信頼性
を低下させる原因となるため、一般にはめっきを行う前
にデスミア処理によって除去される。そして、このよう
な処理には、いわゆるデスミア液（過マンガン酸水溶液
やクロム酸水溶液等の酸化性の液）が用いられている。However, when the holes for the plated through holes are formed in the insulating substrate, smear may be generated on the inner wall surface of the insulating substrate due to frictional heat between the drill and the resin.
Since such smear causes a decrease in the connection reliability of the plated through hole, it is generally removed by desmearing before plating. In such a treatment, a so-called desmear liquid (oxidizing liquid such as a permanganic acid aqueous solution or a chromic acid aqueous solution) is used.
【０００４】[0004]
【発明が解決しようとする課題】ところで、近年におい
ては内層の導体パターンを無電解メッキのみによって形
成する、いわゆるフルアディティブ法が提案されてお
り、図４（ａ）及び（ｂ）にはこの方法による多層プリ
ント配線板２０の一例が示されている。In recent years, a so-called full additive method has been proposed in which an inner conductor pattern is formed only by electroless plating, and FIGS. 4A and 4B show this method. 1 shows an example of a multilayer printed wiring board 20.
【０００５】フルアディティブ法では、先ず絶縁基板２
２上に接着剤層２３及び永久レジスト２４が形成され、
前記永久レジスト２４の非形成部分に無電解メッキによ
って内層パターン２５ａ，２５ｂが形成される。図４
（ａ）に示すように、前記内層パターン２５ａは後にめ
っきスルーホールＴに対して導通層となる。一方、内層
パターン２５ｂはめっきスルーホールＴに対して非導通
層となる。この内層板２１の表裏面にはプリプレグ２６
がラミネートされ、次いでこの多層プリント配線板２０
には、後工程においてめっきスルーホールＴとなる穴２
８が透設される。In the full additive method, first, the insulating substrate 2
2, an adhesive layer 23 and a permanent resist 24 are formed,
Inner layer patterns 25a and 25b are formed on the non-formed portions of the permanent resist 24 by electroless plating. FIG.
As shown in (a), the inner layer pattern 25a later becomes a conductive layer for the plated through hole T. On the other hand, the inner layer pattern 25b becomes a non-conductive layer with respect to the plated through hole T. A prepreg 26 is provided on the front and back surfaces of the inner layer plate 21.
Are laminated, and then the multilayer printed wiring board 20
Has a hole 2 which becomes a plated through hole T in a later step.
8 is transparently provided.
【０００６】しかしながら、アクリル樹脂を含む永久レ
ジスト２４は、一般に絶縁基板２２やプリプレグ２６を
形成するエポキシ樹脂等と比較して耐デスミア液に劣る
という特徴がある。従って、ここでデスミア処理を行う
と、永久レジスト２４が膨潤したり割れたりする等の問
題が生じる。よって、めっきスルーホールＴを形成した
としても、割れた部分にめっき液が滲み込み易くなる。[0006] However, the permanent resist 24 containing an acrylic resin is generally inferior in desmear resistance to an epoxy resin or the like forming the insulating substrate 22 or the prepreg 26. Therefore, if the desmear treatment is performed here, problems such as swelling and cracking of the permanent resist 24 occur. Therefore, even if the plating through hole T is formed, the plating solution easily permeates into the cracked portion.
【０００７】そして、このような多層プリント配線板２
０がヒートサイクルに遭遇すると、めっきスルーホール
Ｔ部分にクラックが発生し、めっきスルーホールＴの信
頼性が悪くなる。また、前記めっきスルーホールＴの内
壁が大きく裂けて、ブローホールとなった場合には、信
頼性は更に悪化してしまう。[0007] Such a multilayer printed wiring board 2
When 0 encounters a heat cycle, cracks occur in the plated through hole T portion, and the reliability of the plated through hole T is deteriorated. Further, when the inner wall of the plated through hole T is greatly torn and becomes a blow hole, the reliability is further deteriorated.
【０００８】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、デスミア処理を経て製造された場
合であってもクラックやブローホールが発生し難く、め
っきスルーホールの信頼性にも優れた多層プリント配線
板を提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to prevent cracks and blowholes from occurring even when manufactured through desmear treatment, and to improve the reliability of plated through holes. Another object of the present invention is to provide an excellent multilayer printed wiring board.
【０００９】[0009]
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、内層のうち少なくとも一層のパター
ンをフルアディティブ法によって形成し、前記内層のパ
ターンの形成時に用いた前記内層を構成する絶縁基板と
比較して耐デスミア液性の低いめっきレジストを残した
ままで積層して穴あけし、当該穴内表面にデスミア処理
が施され、前記内層のパターンと外層のパターンとを接
続するめっきスルーホールを形成した多層プリント配線
板において、フルアディティブ法により形成された前記
内層を貫通する前記めっきスルーホールのうちこの層と
非導通のめっきスルーホールの周囲に、前記めっきレジ
ストよりも耐デスミア液性の高い物質からなるランドを
設けている。In order to solve the above-mentioned problems, according to the present invention, at least one pattern of the inner layer is formed by a full additive method, and the inner layer used in forming the pattern of the inner layer is formed. Insulating substrate
Laminate and drill holes while leaving plating resist with low desmear resistance, and desmear treatment on the inner surface of the holes
Is applied, in a multilayer printed wiring board in which a plated through hole for connecting the pattern of the inner layer and the pattern of the outer layer is formed, in the plated through hole which penetrates the inner layer formed by a full additive method, this layer and the A land made of a substance having higher desmear liquid resistance than the plating resist is provided around the conductive plating through hole.
【００１０】また、内層のパターンをフルアディティブ
法にて形成する際、同時に前記ランドの形成を行うこと
が望ましい。[0010] When the pattern of the inner layer is formed by the full additive method, it is desirable to form the land at the same time.
【００１１】[0011]
【作用】この構成によると、デスミア液に強いランドが
永久レジスト側へのデスミア液の侵入を阻止するため、
処理中にデスミア液が永久レジストに直接触れることは
ない。従って、多層プリント配線板がデスミア処理を経
て製造された場合であっても、永久レジストが変質する
ことはなく、クラックやブローホールが発生し難くな
る。According to this structure, the land resistant to the desmear liquid prevents the desmear liquid from entering the permanent resist.
The desmear solution does not directly touch the permanent resist during processing. Therefore, even when the multilayer printed wiring board is manufactured through the desmear process, the permanent resist is not deteriorated, and cracks and blow holes are less likely to occur.
【００１２】また、内層のパターンをフルアディティブ
法にて形成する際に同時にランドの形成を行う理由は、
工程の簡略化及び製造時間の短縮化を図ることができ、
好適だからである。The reason why the lands are formed at the same time when the pattern of the inner layer is formed by the full additive method is as follows.
The process can be simplified and the manufacturing time can be reduced,
This is because it is suitable.
【００１３】[0013]
【実施例】以下、本発明を内層及び外層を共にフルアデ
ィティブ法にて製造した多層プリント配線板（４層板）
１２に具体化した。その一実施例を図１〜図３に基づき
詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A multilayer printed wiring board (four-layer board) according to the present invention, in which both an inner layer and an outer layer are manufactured by a full additive method.
FIG. One embodiment will be described in detail with reference to FIGS.
【００１４】本実施例では、先ず常法に従って内層のパ
ターン５ａ，５ｂ，５ｃを備える内層板１を製造した
（図１参照）。即ち、ガラスエポキシ製の絶縁基板２の
表裏両面に接着剤層３を形成した後、その接着剤層３上
の所定箇所にめっきレジストとしての永久レジスト４
ａ，４ｂを形成した。前者４ａは後に形成されるめっき
スルーホールＴに対して導通層の永久レジストである。
一方、後者４ｂは後に形成されるめっきスルーホールＴ
に対して非導通層の永久レジストである。In this embodiment, an inner layer plate 1 having inner layer patterns 5a, 5b and 5c was first manufactured according to a conventional method (see FIG. 1). That is, after an adhesive layer 3 is formed on both front and back surfaces of an insulating substrate 2 made of glass epoxy, a permanent resist 4 as a plating resist is formed on a predetermined portion of the adhesive layer 3.
a and 4b were formed. The former 4a is a permanent resist of a conductive layer for a plating through hole T to be formed later.
On the other hand, the latter 4b is a plated through hole T formed later.
Is a non-conductive layer permanent resist.
【００１５】このとき後者４ｂにあっては、後にめっき
スルーホールＴ貫通部の周囲において内層のランドＬと
なるべき円形状の内層のパターン５ｃを形成するための
部分には、永久レジストが形成されていない。この内層
のパターン５ｃの周囲には、同一層内の他のパターン５
ｂとの接続を避けるために、円形状の永久レジスト４ｂ
が配置されている。このように、各めっきスルーホール
Ｔに対して非導通層となる層には、内層のパターン５ｃ
が円形状となるように永久レジスト４ａ，４ｂが形成さ
れる。なお、前記各永久レジスト４ａ，４ｂはアクリル
をエポキシ変成させたものであり、各永久レジスト４
ａ，４ｂの過マンガン酸に対する溶解量はエポキシより
も大きい。At this time, in the latter 4b, a permanent resist is formed in a portion for forming a circular inner layer pattern 5c to be an inner layer land L around the plated through hole T penetrating portion later. Not. Around this inner layer pattern 5c, another pattern 5 in the same layer
b to avoid connection with the permanent resist 4b
Is arranged. As described above, the layer serving as the non-conductive layer for each plated through hole T is provided with the inner layer pattern 5c.
Are formed in a circular shape so that permanent resists 4a and 4b are formed. Each of the permanent resists 4a and 4b is obtained by modifying acryl with epoxy.
The amounts of a and 4b dissolved in permanganate are larger than those of epoxy.
【００１６】次いで、化学銅めっきによって銅を析出さ
せることにより、前記永久レジスト４ａ，４ｂの非形成
部分に内層のパターン５ａ，５ｂ，５ｃを形成した。５
ａは後に形成されるめっきスルーホールＴに対して導通
層の内層のパターンである。一方、５ｂは後に形成され
るめっきスルーホールＴに対して非導通層の内層のパタ
ーンである。そして、内層のパターン５ｃの中心部は最
終的には穴あけ時に除去され、残された内層のパターン
５ｃの周辺部分は内層のランドＬとなる。また、前記内
層のランドＬは化学銅めっきによって析出された銅であ
り、耐デスミア液性を有している。なお、前記内層のラ
ンドＬは他の内層のパターン５ａ，５ｂが形成される際
に同時に形成される。Next, by depositing copper by chemical copper plating, inner layer patterns 5a, 5b and 5c were formed in portions where the permanent resists 4a and 4b were not formed. 5
a is a pattern of the inner layer of the conductive layer for the plated through hole T to be formed later. On the other hand, 5b is a pattern of an inner layer of a non-conductive layer with respect to a plated through hole T to be formed later. The central portion of the inner layer pattern 5c is finally removed at the time of drilling, and the peripheral portion of the remaining inner layer pattern 5c becomes the inner layer land L. The land L of the inner layer is copper deposited by chemical copper plating and has desmear liquid resistance. The land L of the inner layer is formed at the same time when the patterns 5a and 5b of the other inner layers are formed.
【００１７】続いて、得られた内層板１を強アルカリ液
等によって黒化処理し、内層のパターン５ａ，５ｂ，５
ｃの銅の表面を酸化させた。そして、前記内層板１の表
裏両面に０．１mm厚のプリプレグ６をそれぞれ２枚ラミ
ネートした。その際、成形圧を２０kgf/cm2 に設定し
た。Subsequently, the obtained inner layer plate 1 is subjected to a blackening treatment with a strong alkaline solution or the like to form inner layer patterns 5a, 5b, 5
The copper surface of c was oxidized. Then, two prepregs 6 each having a thickness of 0.1 mm were laminated on both the front and back surfaces of the inner layer plate 1. At that time, the molding pressure was set to 20 kgf / cm 2 .
【００１８】更に、プリプレグ６の外面に接着剤を塗布
して硬化させると共に、その表面をクロム酸水溶液で粗
化して、厚さ２５μｍの接着剤層７を形成した。次い
で、図２に示すように内層板１に、めっきスルーホール
Ｔとなる穴８をドリルを用いて透設した。前記穴８の内
径Ｄ2 は０．３５mmとし、内層板２あたり穴８の透設数
は１００００穴程度とした。なお、各めっきスルーホー
ルＴにおける内層の非接続層にはランドＬが形成される
ため、永久レジスト４ａ，４ｂはめっきスルーホールＴ
の内壁面に露出することはない。Further, an adhesive was applied to the outer surface of the prepreg 6 and cured, and the surface was roughened with a chromic acid aqueous solution to form an adhesive layer 7 having a thickness of 25 μm. Next, as shown in FIG. 2, a hole 8 serving as a plated through hole T was formed through the inner plate 1 by using a drill. The inner diameter D2 of the hole 8 was 0.35 mm, and the number of holes 8 per inner plate 2 was about 10,000. Since the land L is formed in the inner non-connection layer in each plating through hole T, the permanent resists 4a and 4b are
It will not be exposed on the inner wall surface.
【００１９】ここで、過マンガン酸を用いてデスミア処
理を施し、前記穴８の内壁面に形成されたスミアを除去
した。更に、接着剤層７上に外層の永久レジスト９を形
成した後、再び化学銅めっきを行い、穴８の内壁面及び
永久レジスト９を形成しなかった接着剤層７の外面に銅
を析出させた。この銅めっきにより、めっきスルーホー
ルＴと外層のパターン１０とを形成した。このとき、め
っきスルーホールＴの開口部分には、同時に外層のラン
ド１１が形成される。以上の諸工程により、内層のパタ
ーン５ａ，５ｂと外層のパターン１０とがめっきスルー
ホールＴで接続された多層プリント配線板１２を製造し
た（図３(a) 参照）。Here, a desmear treatment was performed using permanganic acid to remove the smear formed on the inner wall surface of the hole 8. Further, after forming the outer layer permanent resist 9 on the adhesive layer 7, chemical copper plating is performed again, and copper is deposited on the inner wall surface of the hole 8 and the outer surface of the adhesive layer 7 where the permanent resist 9 is not formed. Was. By this copper plating, a plated through hole T and an outer layer pattern 10 were formed. At this time, the land 11 of the outer layer is simultaneously formed in the opening of the plating through hole T. Through the above steps, a multilayer printed wiring board 12 in which the inner layer patterns 5a and 5b and the outer layer pattern 10 were connected by the plated through holes T was manufactured (see FIG. 3A).
【００２０】尚、前記絶縁基板２の厚さは１．０mmであ
り、接着剤層３の厚さは２５μｍである。また、内層及
び外層の永久レジスト４ａ，４ｂ，９の厚さは共に４０
μｍであり、内層及び外層のパターン５ａ，５ｂ，１０
の厚さも共に３５μｍである。The thickness of the insulating substrate 2 is 1.0 mm, and the thickness of the adhesive layer 3 is 25 μm. The thickness of the inner and outer layer permanent resists 4a, 4b, 9 is 40
μm, and the patterns 5a, 5b, 10 of the inner and outer layers
Are also 35 μm in thickness.
【００２１】そして、図３（ｂ）に示すように、本実施
例ではめっきスルーホールＴの仕上がり径Ｄ1 は、約
０．３mmとなる。また、内層のランドＬの外径Ｄ3 は
０．７mmであり、内層の永久レジスト４の外径（クリア
ランス径）Ｄ4 は１．７mmである。Ｄ4 とＤ3 とは、絶
縁ギャップを確保するために、その差が約１．０mmにな
るように設計されている。Then, as shown in FIG. 3B, in this embodiment, the finished diameter D1 of the plated through hole T is about 0.3 mm. The outer diameter D3 of the inner layer land L is 0.7 mm, and the outer diameter (clearance diameter) D4 of the inner layer permanent resist 4 is 1.7 mm. D4 and D3 are designed to have a difference of about 1.0 mm in order to secure an insulating gap.
【００２２】一方、基本的には前記実施例と同様のフル
アディティブ法に従い、別の多層プリント配線板を製造
した。但し、前記実施例の配線板１２とは異なり、この
配線板の内層の永久レジストには、内層のランドは形成
されていない。従って、めっきスルーホールとなる穴を
あけた場合、穴の内壁面側に内層の永久レジストが露出
した状態となる。このような多層プリント配線板を実施
例に対する比較例とした（前図４(a) ，(b) 参照）。On the other hand, another multilayer printed wiring board was manufactured basically according to the full additive method similar to that of the above embodiment. However, unlike the wiring board 12 of the above-described embodiment, the inner layer land is not formed in the permanent resist of the inner layer of this wiring board. Accordingly, when a hole serving as a plating through hole is formed, a permanent resist in the inner layer is exposed on the inner wall surface side of the hole. Such a multilayer printed wiring board was used as a comparative example with respect to the embodiment (see FIGS. 4 (a) and 4 (b)).
【００２３】実施例及び比較例の多層プリント配線板の
特性を比較するために、ＪＩＳ Ｃ５０２４の手法に従
って、ヒートサイクル試験を行った。本試験では、先ず
各々の配線板を２６０℃のホットオイルに１０秒間浸漬
した後に常温で放置した。次に、各配線板を２５℃で１
５秒保持した後に、それらを再びホットオイルに浸漬し
た。そして、このサイクルを３０回行った後に、各配線
板のめっきスルーホールを調査した。In order to compare the characteristics of the multilayer printed wiring boards of the example and the comparative example, a heat cycle test was performed according to the method of JIS C5024. In this test, each wiring board was first immersed in 260 ° C. hot oil for 10 seconds and then left at room temperature. Next, each wiring board was heated at 25 ° C. for 1 hour.
After holding for 5 seconds, they were immersed again in hot oil. After performing this cycle 30 times, plating through holes of each wiring board were examined.
【００２４】めっきスルーホールを各々１００個ずつ調
査した結果、実施例では当該部分に特に異常は認められ
なかった。このように、実施例ではめっきスルーホール
Ｔに高い信頼性を確保することができた。これは、内層
のランドＬが内層の永久レジスト４側へのデスミア液の
侵入を阻止したことにより、永久レジスト４の変質が回
避されたことに起因している。As a result of investigating 100 plated through holes, no abnormalities were found in the portions in the examples. Thus, in the example, high reliability was able to be secured in the plated through hole T. This is because deterioration of the permanent resist 4 was avoided by the land L of the inner layer preventing the desmear liquid from entering the permanent resist 4 side of the inner layer.
【００２５】一方、比較例では約８割のめっきスルーホ
ールにおいて、クラックやブローホール等の異常が認め
られた。尚、本発明は上記実施例のみに限定されること
はなく、例えば、多層プリント配線板１２の積層数を６
層や８層等にするなど、その構成を変更することが可能
である。また、クリアランス径などを前記実施例とは異
なる値に変更することも勿論可能である。On the other hand, in the comparative example, abnormalities such as cracks and blow holes were observed in about 80% of the plated through holes. Note that the present invention is not limited to only the above-described embodiment.
It is possible to change the configuration, such as a layer or eight layers. Further, it is of course possible to change the clearance diameter and the like to values different from those in the above-described embodiment.
【００２６】更に、耐デスミア液性を有する物質として
化学銅めっき層を選択した前記実施例に代え、それとは
異なる金属を選択しても良い。また、ここでの内層のラ
ンドＬは導通を目的とするものでないため、前記物質と
して必ずしも金属を選択する必要はない。従って、デス
ミア液に強いガラスエポキシ等の樹脂等を用いることも
可能である。Further, instead of the above-described embodiment in which the chemical copper plating layer is selected as the substance having desmear liquid resistance, a different metal may be selected. Further, since the land L of the inner layer is not intended for conduction, it is not always necessary to select a metal as the substance. Therefore, it is also possible to use a resin such as glass epoxy which is strong against the desmear liquid.
【００２７】[0027]
【発明の効果】以上詳述したように、本発明の多層プリ
ント配線板によれば、デスミア処理を経て製造しても、
クラックやブローホールが発生しないため、めっきスル
ーホールに高い信頼性を確保することができるという優
れた効果を奏する。As described in detail above, according to the multilayer printed wiring board of the present invention, even if it is manufactured through desmear processing,
Since cracks and blow holes are not generated, an excellent effect that high reliability can be ensured in the plated through hole is achieved.
【図１】実施例の多層プリント配線板を製造する工程を
示す部分正断面図である。FIG. 1 is a partial front sectional view showing a step of manufacturing a multilayer printed wiring board according to an embodiment.
【図２】実施例の多層プリント配線板を製造する工程を
示す部分正断面図である。FIG. 2 is a partial front sectional view showing a step of manufacturing the multilayer printed wiring board of the example.
【図３】（ａ）は実施例の多層プリント配線板の部分正
断面図、（ｂ）はそのＡ−Ａ線における断面図である。FIG. 3A is a partial front sectional view of a multilayer printed wiring board according to an embodiment, and FIG. 3B is a sectional view taken along line AA.
【図４】（ａ）は従来タイプの多層プリント配線板の部
分正断面図、（ｂ）はそのＢ−Ｂ線における断面図であ
る。FIG. 4 (a) is a partial front sectional view of a conventional type multilayer printed wiring board, and FIG. 4 (b) is a sectional view taken along line BB.
５ａ，５ｂ，５ｃ 内層のパターン、１０ 外層のパタ
ーン、１２ 多層プリント配線板、Ｔ めっきスルーホ
ール、４ａ，４ｂ 内層のめっきレジストとしての永久
レジスト、Ｌ 内層のランド。5a, 5b, 5c Inner layer pattern, 10 outer layer pattern, 12 multilayer printed wiring board, T plating through hole, 4a, 4b Inner layer plating resist permanent resist, L inner layer land.
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H05K 3/18 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H05K 3/46 H05K 3/18
Claims (2)
ルアディティブ法によって形成し、前記内層のパターン
の形成時に用いた前記内層を構成する絶縁基板と比較し
て耐デスミア液性の低いめっきレジストを残したままで
積層して穴あけし、当該穴内表面にデスミア処理が施さ
れ、前記内層のパターンと外層のパターンとを接続する
めっきスルーホールを形成した多層プリント配線板にお
いて、 フルアディティブ法により形成された前記内層を貫通す
る前記めっきスルーホールのうちこの層と非導通のめっ
きスルーホールの周囲に、前記めっきレジストよりも耐
デスミア液性の高い物質からなるランドを設けたことを
特徴とする多層プリント配線板。At least one pattern of an inner layer is formed by a full additive method and compared with an insulating substrate constituting the inner layer used at the time of forming the pattern of the inner layer.
Drilling is performed while leaving the plating resist with low resistance to desmear liquid, and the surface of the hole is desmeared.
In the multilayer printed wiring board formed with a plated through hole that connects the pattern of the inner layer and the pattern of the outer layer, in the plated through hole that penetrates the inner layer formed by a full additive method, non-conduction with this layer is performed. A multilayer printed wiring board, wherein a land made of a substance having higher desmear resistance than the plating resist is provided around the plating through hole.
にて形成する際、同時に前記ランドの形成を行うことを
特徴とする請求項１に記載の多層プリント配線板。2. The multilayer printed wiring board according to claim 1, wherein the lands are formed simultaneously when the pattern of the inner layer is formed by a full additive method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26392392A JP3213074B2 (en) | 1992-10-01 | 1992-10-01 | Multilayer printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26392392A JP3213074B2 (en) | 1992-10-01 | 1992-10-01 | Multilayer printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120667A JPH06120667A (en) | 1994-04-28 |
| JP3213074B2 true JP3213074B2 (en) | 2001-09-25 |
Family
ID=17396150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26392392A Expired - Lifetime JP3213074B2 (en) | 1992-10-01 | 1992-10-01 | Multilayer printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3213074B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4328485B2 (en) | 2002-01-18 | 2009-09-09 | 日本電気株式会社 | Circuit board and electronic equipment |
| CN113608509B (en) * | 2021-07-29 | 2022-08-12 | 龙南骏亚精密电路有限公司 | Online extensible Internet of things platform based on circuit board production line |
-
1992
- 1992-10-01 JP JP26392392A patent/JP3213074B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06120667A (en) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548767B1 (en) | Multi-layer printed circuit board having via holes formed from both sides thereof | |
| JP3213074B2 (en) | Multilayer printed wiring board | |
| JPH1187931A (en) | Manufacture of printed circuit board | |
| JPH06314883A (en) | Multilayer printed wiring board and manufacture thereof | |
| JP4045120B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| GB2362037A (en) | Printed circuit board manufacture | |
| JPS62186594A (en) | Multilayer printed wiring board and manufacture of the same | |
| JP3217563B2 (en) | Manufacturing method of printed wiring board | |
| JP2005044914A (en) | Printed wiring board and manufacturing method therefor | |
| EP0488299B1 (en) | Method of manufacturing a multi-layered wiring board | |
| JP3288290B2 (en) | Multilayer printed wiring board | |
| JP2001267748A (en) | Multi-layered printed wiring board and its manufacturing method | |
| JP3223854B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPS6338878B2 (en) | ||
| JPH04354180A (en) | Manufacture of multilayer printed wiring board | |
| JPH06302959A (en) | Manufacture of multilayer printed wiring board | |
| JPH0818228A (en) | Manufacture of multi-layer printed board | |
| JP2521187B2 (en) | Method for manufacturing multilayer wiring board | |
| JP3984092B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP2003304067A (en) | Multilayer printed wiring board and its manufacturing method | |
| JP2001007527A (en) | Manufacture of buildup printed wiring board | |
| JP3065766B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPS59200492A (en) | Method of producing multilayer printed circuit board | |
| JP3817291B2 (en) | Printed wiring board | |
| JPH0870183A (en) | Manufacture of multilayer printed-wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100719 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110719 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130719 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130719 |