JP3209249B2

JP3209249B2 - 電源装置

Info

Publication number: JP3209249B2
Application number: JP18790193A
Authority: JP
Inventors: 英彦杉本; 靖之森島
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1993-07-29
Filing date: 1993-07-29
Publication date: 2001-09-17
Anticipated expiration: 2016-09-17
Also published as: US5583752A; JPH0746834A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は電源装置に関し、特
に、指令信号に応答した電圧を発生するような電源装置
に関する。

【０００２】

【従来の技術】一般的な電源装置は指令電圧ｖ_rに対し
て、出力電圧ｖ₀が高速かつ安定に追随するように設計
する必要がある。

【０００３】図１０はそのようなスイッチング電源装置
の電気回路図である。図１０において、制御器１には、
指令電圧ｖ_rが与えられるとともに、出力電圧ｖ₀がフ
ィードバック入力される。制御器１は指令電圧ｖ_rと出
力電圧ｖ₀との差としての制御信号ｕを電力変換器２内
の比較器２１の比較入力に与える。比較器２１の基準入
力には、三角波発生器２２から三角波信号が与えられ
る。比較器２１は制御信号と三角波信号とを比較し、制
御信号ｕのレベルに対応したパルス幅を有するパルス信
号をゲート駆動回路２３に与える。

【０００４】ゲート駆動回路２３は、パワーＭＯＳ電界
効果トランジスタ２４のゲートに駆動パルスを与える。
パワーＭＯＳ電界効果トランジスタ２４のドレインはト
ランス２５の１次コイルを介して直流電源の正極側に接
続され、パワーＭＯＳ電界効果トランジスタ２４のソー
スと直流電源４の負極側は接地される。パワーＭＯＳ電
界効果トランジスタ２４は、そのゲートに与えられた駆
動パルスに応じて、オン，オフし、トランス２５の２次
コイルに昇圧（または降圧）されたパルス電圧を出力さ
せる。このパルス電圧は整流ダイオード２６，２７を介
してコイルＬとコンデンサＣとからなるフィルタ５によ
って平滑されて直流となり、その直流電圧が負荷３に供
給される。

【０００５】図１０に示したスイッチング電源装置は、
図１１に示すブロック線図で表すことができる。図１１
において、図１０のフィルタ５と負荷３は次の第（１）
式で表される。

【０００６】

【数１２】

【０００７】この第（１）式より、ζ＜１である場合に
は、分母を実数で因数分解することができない。この場
合、フィルタ５と負荷３のボード線図は図１２に示すよ
うに、周波数が大きくなるにつれてゲインが大きくなる
のに位相が遅れるという部分が生ずる。

【０００８】このように、ゲインが大きくなるのに位相
が遅れることによる不安定に成りやすい部分を打消すた
めに、位相補償器を設けてゲインが小さくなるのに位相
が進むという部分を持たせる必要がある。

【０００９】図１３は従来の位相補償器を設けたスイッ
チング電源装置の電気回路図である。この図１３に示し
たスイッチング電源装置は、出力電圧ｖ₀を位相補償帰
還要素６を介して増幅器７にフィードバックし、これと
指令電圧ｖ_rとの差を増幅し、その増幅出力を比較器２
１で三角波発生器２２からの三角波信号と比較するよう
にしたものであり、それ以外の構成は図１０と同じであ
る。位相補償帰還要素６は抵抗Ｒ１１とコンデンサＣ１
１との並列回路と、接地された抵抗Ｒ１２とによって構
成され、抵抗Ｒ１１とコンデンサＣ１１の並列回路と抵
抗Ｒ１２の接続点の電圧が増幅器７に入力される。

【００１０】一方、この図１３では指令電圧ｖ_rから出
力電圧ｖ₀を見た伝達関数が次の第（２）式で表される

【００１１】

【数１３】

【００１２】この伝達関数は指令追従性を表すが、この
関係は複雑であるという問題点を含んでいる。

【００１３】

【発明が解決しようとする課題】図１３に示したスイッ
チング電源装置のブロック線図は、図１４に示すように
なる。図１４において、位相補償帰還要素６は、第
（３）式で表される。

【００１４】

【数１４】

【００１５】この図１３に示した位相補償帰還要素６
は、位相を進めようとするとゲインも大きくなってしま
い、前述のζ＜１の条件下では安定な動作が望めない。

【００１６】それゆえに、この発明の主たる目的は、ボ
ード線図において周波数が大きくなるにしたがい、ゲイ
ンが小さくなっても安定に動作する電源装置を提供する
ことである。

【００１７】この発明の他の目的は、制御器の一部を、
式で示した伝達関数で表される構成とすることにより、
安定性や応答性の向上を図る電源装置を提供することで
ある。

【００１８】

【課題を解決するための手段】請求項１に係る発明は、
直流電源（４）からの直流電圧を制御して所定の直流電
圧に変換して出力電圧として負荷（３）に供給するため
の電力変換器（２）と、電力変換器（２）と負荷（３）
との間に接続されるＬＣフィルタ（５）と、出力電圧が
指令電圧に追随するように電力変換器（２）を制御する
ための制御器（１０、３０）とを備えた電源装置におい
て、制御器（１０、３０）は、指令電圧から出力電圧を
減算する減算手段と、減算手段の出力を電力変換器
（２）に与える伝達関数Ａ

【００１９】

【数１５】

【００２０】（ただし、ａ₀、ｂ₀、ｂ₁、ｂ₂は係数）を実現する構成を含む。請求項３に係る発明は、直流電
源（４）からの直流電圧を制御して所定の直流電圧に変
換して出力電圧として負荷（３）に供給するための電力
変換器（２）と、電力変換器（２）と負荷（３）との間
に接続されるＬＣフィルタ（５）と、出力電圧が指令電
圧に追随するように電力変換器（２）を制御するための
制御器（１０、３０）とを備えた電源装置において、制
御器（１０、３０）は、第１および第２の入力を有し、
第１の入力としての指令電圧に対して、伝達関数Ｂ

【００２１】

【数１６】

【００２２】（ただし、ｂ ₀ 、ｂ ₁ 、ｂ ₂ 、ｃ ₀ 、ｃ ₁ 、ｌは係数）を実現する構成と、伝達関数Ｂを実現する構成の出力か
ら第２の入力の電圧値を減算する減算手段と、減算手段
の出力を電力変換器（２）に与える伝達関数Ｃ

【００２３】

【数１７】

【００２４】（ただし、ａ₀、ｂ₀、ｂ₁、ｂ₂は係数）を実現する構成、を含むことを特徴とする。請求項５に
係る発明は、直流電源（４）からの直流電圧を制御して
所定の直流電圧に変換して出力電圧として負荷（３）に
供給するための電力変換器（２）と、電力変換器（２）
と負荷（３）との間に接続されるＬＣフィルタ（５）
と、出力電圧が指令電圧に追随するように電力変換器
（２）を制御するための制御器（１０、３０）とを備え
た電源装置において、制御器（１０、３０）は、第１お
よび第２の入力を有し、第１の入力としての指令電圧に
対して、伝達関数Ｄ

【００２５】

【数１８】

【００２６】（ただし、ａ₀、ｃ₀、ｃ₁、ｌは係数）を実現する構成と、第２の入力である電圧に対して、伝
達関数Ｅ

【００２７】

【数１９】

【００２８】（ただし、ａ₀、ｂ₀、ｂ₁、ｂ₂は係数）を実現する構成と、伝達関数Ｄを実現する構成の出力か
ら伝達関数Ｅを実現する構成の出力を減算してその出力
を電力変換器（２）に与える減算手段、を含むことを特
徴とする。

【００２９】請求項７に係る発明は、直流電源（４）か
らの直流電圧を制御して所定の直流電圧に変換して出力
電圧として負荷（３）に供給するための電力変換器
（２）と、電力変換器（２）と負荷（３）との間に接続
されるＬＣフィルタ（５）と、出力電圧が指令電圧に追
随するように電力変換器（２）を制御するための制御器
（１０、３０）とを備えた電源装置において、制御器
（１０、３０）は、第１および第２の入力を有し、第１
の入力としての電圧値に対して、伝達関数Ｆ

【００３０】

【数２０】

【００３１】（ただし、ｂ₀、ｂ₁、ｂ₂、ｃ₀、ｃ₁、ｌ
は係数）を実現する構成と、この伝達関数Ｆを実現する構成の出
力を第２の入力としての指令電圧から減算する減算手段
と、減算手段の出力を電力変換器（２）に与える伝達関
数Ｇ

【００３２】

【数２１】

【００３３】（ただし、ａ₀、ｃ₀、ｃ₁、ｌは係数）を実現する構成、を含むことを特徴とする。請求項９に
係る発明は、直流電源（４）からの直流電圧を制御して
所定の直流電圧に変換して出力電圧として負荷（３）に
供給するための電力変換器（２）と、電力変換器（２）
と負荷（３）との間に接続されるＬＣフィルタ（５）
と、出力電圧が指令電圧に追随するように電力変換器
（２）を制御するための制御器（１０、３０）とを備え
た電源装置において、制御器（１０、３０）は、第１お
よび第２の入力を有し、第１の入力としての指令電圧か
ら第２の入力としての電圧値を減算する減算手段と、減
算手段の出力を入力とする、伝達関数Ｈ

【００３４】

【数２２】

【００３５】（ただし、ａ₀、ｂ₀、ｃ₀、ｃ₁は係数）を実現する構成と、第２の入力である電圧値を入力とす
る伝達関数Ｉ

【００３６】

【数２３】

【００３７】（ただし、ａ ₀ 、ｂ ₀ 、ｂ ₁ 、ｂ ₂ 、ｃ ₀ 、ｃ ₁ は係数）を実現する構成を含み、伝達関数Ｈを実現する構成の出
力から伝達関数Ｉを実現する構成の出力を減算してその
出力を電力変換器（２）に与える別の減算手段、を含む
ことを特徴とする。

【００３８】請求項１０に係る発明は、直流電源（４）
からの直流電圧を制御して所定の直流電圧に変換して出
力電圧として負荷（３）に供給するための電力変換器
（２）と、電力変換器（２）と負荷（３）との間に接続
されるＬＣフィルタ（５）と、出力電圧が指令電圧に追
随するように電力変換器（２）を制御するための制御器
（１０、３０）とを備えた電源装置において、制御器
（１０、３０）は、第１および第２の入力を有し、第１
の入力としての指令電圧を入力とする、伝達関数Ｊ

【００３９】

【数２４】

【００４０】（ただし、ａ₀、ｂ₀、ｂ₁、ｂ₂、ｃ₀、ｃ₁は係数）を実現する構成と、指令電圧から第２の入力として与え
られる電圧値を減算する減算手段と、減算手段の出力を
入力とする、伝達関数Ｋ

【００４１】

【数２５】

【００４２】（ただし、ａ₀、ｂ₀、ｂ₁、ｂ₂は係数）を実現する構成を含み、伝達関数Ｊを実現する構成の出
力と伝達関数Ｋを実現する構成の出力とを加算してその
出力を電力変換器（２）に与える加算手段、を含むこと
を特徴とする。

【００４３】請求項３、５、７、９、１０に係る発明
は、各伝達関数Ｂ、Ｄ、Ｆ、Ｇ、Ｈ、Ｉ、Ｊに含まれる
係数ｃ₁およびｃ₀で表される式ｓ²＋ｃ₁ ｓ＋ｃ₀が指令
電圧の入力から出力電圧値を見た伝達関数において、消
去されるように、各伝達関数Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、
Ｈ、Ｉ、Ｊ、Ｋを決定する。

【００４４】請求項２、４、６、８、１１に係る発明
は、各伝達関数Ａ、Ｃ、Ｅ、Ｆ、Ｋに含まれる式ｂ₂ ｓ
²＋ｂ₁ ｓ＋ｂ₀を０とおいたときの根が複素数とされ
る。

【００４５】

【作用】この発明に係る電源装置は、電源からの電圧を
制御して負荷に供給するための電力変換器と、電力変換
器と負荷との間に接続されるフィルタと、電力変換器を
制御するための制御器とを含み、出力電圧ｖ₀から比較
器に入る信号ｕを見た制御器の伝達関数を

【００４６】

【数２６】

【００４７】の形にし、その分子の根を複素数とするこ
とにより、ある周波数領域で位相を進めつつゲインを下
げるという機能を実現し、より安定で応答性の良好な制
御器を実現する。また、指令電圧ｖ_rから出力電圧ｖ₀を
見た伝達関数が

【００４８】

【数２７】

【００４９】になるように制御器の一部を設計し、指令
追従性が良好な制御器を実現する。

【００５０】

【実施例】この発明は、電源の安定性と指令追従性の改
善という２つの機能を果たすが、まず前者に関する実施
例を説明する。

【００５１】図１はこの発明の一実施例の電気回路図で
ある。図１において、制御器１０以外の構成は前述の図
１０と同じである。制御器１０は増幅器１１〜１４と抵
抗Ｒ１〜Ｒ１２とコンデンサＣ１，Ｃ２を含む。増幅器
１１の一方入力端には指令電圧ｖ_rが抵抗Ｒ３を介して
与えられ、増幅器１１の他方入力端には出力電圧ｖ₀が
Ｒ１を介して与えられる。増幅器１１の一方入力端と出
力端との間には抵抗Ｒ４が接続され、増幅器１１の他方
入力端は抵抗Ｒ２を介して接地される。増幅器１１の出
力は抵抗Ｒ５を介して増幅器１２の一方入力端に与えら
れるとともに、抵抗Ｒ９を介して増幅器１３の一方入力
端に与えられる。増幅器１２，１３の各他方入力端は接
地される。増幅器１２の一方入力端と出力端との間には
抵抗Ｒ６とコンデンサＣ１の直列回路が接続され、増幅
器１３の一方入力端と出力端との間には抵抗Ｒ１０とコ
ンデンサＣ２の並列回路が接続される。増幅器１２の出
力は抵抗Ｒ７を介して増幅器１４の一方入力端に与えら
れ、増幅器１３の出力端は抵抗Ｒ１１を介して増幅器１
４の他方入力端に接続される。さらに、増幅器１４の他
方入力端は抵抗Ｒ１２を介して接地される。増幅器１４
の一方入力端と出力端との間には抵抗Ｒ８が接続され、
増幅器１４の出力は比較器２１の比較入力端に接続され
る。

【００５２】なお、図１において、Ｒ１＝Ｒ２＝Ｒ３＝
Ｒ４＝Ｒ７＝Ｒ８＝Ｒ１１＝Ｒ１２とすると、ａ₀，ｂ
₀，ｂ₁，ｂ₂は次式で表される。

【００５３】

【数２８】

【００５４】図２は図１に示した実施例のブロック線図
である。図２において、制御器１０は指令電圧ｖｒから
出力電圧ｖ０を減算した差を、次の第（４）式

【００５５】

【数２９】

【００５６】を伝達関数Ａとする構成に入力し、その出
力を電力変換器２に与える。図３は図１に示した制御器
１０のボード線図である。制御器１０を図１に示すよう
に構成し、その伝達関数を第（４）式で表される形にす
ることによって、図３に示すように、ある周波数ｆ₁ に
おいて位相を進めつつゲインを下げるという機能を実現
できる。その結果、より安定で応答性の良好な制御系の
設計が可能になる。ちなみに、このとき、指令電圧ｖ_r
から出力電圧ｖ₀ を見た伝達関数は、

【００５７】

【数３０】

【００５８】で表され、この式は次式のように変形でき
る。

【００５９】

【数３１】

【００６０】ここで、ｄ₁，ｄ₀，ｃ₁，ｃ₀はａ₀，
ｂ₀，ｂ₁，ｂ₂で自由に調整できるので、極配置を自
由に選ぶことができ、安定性と応答性の良好な制御系を
実現できる。

【００６１】次に、電源の安定性と指令追従性の改善に
関する実施例を示すが、特に指令追従性をより改善した
ものである。説明の関係上、ブロック線図から説明を始
める。図４はその実施例のブロック線図である。

【００６２】図４において、前記伝達関数Ｂ

【００６３】

【数３２】

【００６４】を実現する構成を前置することにより、指
令電圧ｖ_rから出力電圧ｖ₀を見た伝達関数は、

【００６５】

【数３３】

【００６６】と簡単化できる。これによって指令追従性
を安定性を損なうことなく良好に設計することが可能に
なる。

【００６７】図５〜図８はこの発明のさらに他の実施例
のブロック線図である。図５において、制御器１０は指
令電圧ｖ_r を、次の第（５）式を伝達関数Ｄとし、これ
を実現する構成に入力する。

【００６８】

【数３４】

【００６９】さらに、出力電圧ｖ₀ を、次の第（６）式
を伝達関数Ｅとし、これを実現する構成に入力し、

【００７０】

【数３５】

【００７１】伝達関数Ｄを実現する構成の出力から伝達
関数Ｅを実現する構成の出力を減算して電力変換器２に
与える。次に、図６に示したブロック線図について説明
する。図６において、制御器１０は出力電圧ｖ₀ を、次
の第（７）式を伝達関数Ｆとし、これを実現する構成に
入力する。

【００７２】

【数３６】

【００７３】そして、指令電圧ｖ_r から伝達関数Ｆを実
現する構成の出力を減算したその差に対して、前述の第
（５）式を伝達関数Ｇとし、この伝達関数Ｇを実現する
構成の出力を電力変換器２に与える。

【００７４】次に、図７に示したブロック線図について
説明する。図７において、制御器１０は指令電圧ｖ_r か
ら出力電圧Ｖ₀ を減算した電圧を、第（８）式を伝達関
数Ｈとし、これを実現する構成に入力する。

【００７５】

【数３７】

【００７６】また、出力電圧ｖ₀ を、第（９）式を伝達
関数Ｉとし、これを実現する構成に入力する。

【００７７】

【数３８】

【００７８】そして、伝達関数Ｈを実現する構成の出力
から伝達関数Ｉを実現する構成の出力を減算した差を電
力変換器２に与える。次に、図８のブロック線図につい
て説明する。図８において、制御器１０は指令電圧ｖ_r
を、次の第（１０）式を伝達関数Ｊとし、これを実現す
る構成に入力する。

【００７９】

【数３９】

【００８０】指令電圧ｖ_r から出力電圧ｖ₀ を減算した
差を、前述の第（６）式を伝達関数Ｋとし、これを実現
する構成に入力し、伝達関数Ｊを実現する構成の出力と
伝達関数Ｋを実現する構成の出力との和を電力変換器２
に与える。

【００８１】図９は図８に示したブロック線図の一回路
例である。図９において、以下の点を除いて図１と同じ
である。すなわち、制御器３０には図１に示した制御器
１０の構成に、さらに位相補償帰還要素１５が接続され
る。すなわち、指令電圧ｖ_rは抵抗Ｒ１３とコンデンサ
Ｃ３との並列回路を介して増幅器１６の一方入力端に与
えられる。増幅器１６の他方入力端と出力端との間には
抵抗Ｒ１４とコンデンサＣ４との並列回路が接続され
る。増幅器１６の他方入力端は接地され、出力端は抵抗
Ｒ１５を介して増幅器１４の他方入力端に接続される。
図９に示した位相補償帰還要素１５が図８の伝達関数Ｊ
を実現した構成であり、制御器３０のそれ以外の部分が
図８の伝達関数Ｋを実現した構成である。

【００８２】なお、図９においてＲ１＝Ｒ２＝Ｒ３＝Ｒ
４＝Ｒ７＝Ｒ８＝Ｒ１１＝Ｒ１２，Ｃ２＝Ｃ４，Ｒ１０
＝Ｒ１４とした場合、ａ₀，ｂ₁，ｂ₂は次式で表され
る。

【００８３】

【数４０】

【００８４】

【発明の効果】以上のように、この発明によれば、ある
周波数領域で位相を進めつつ、ゲインを下げるという機
能を持った制御器を実現できるため、内部パラメータの
変動や入出力変動に対して安定になり、入出力のダイナ
ミックな変動に対しても応答性を良好にでき、出力電圧
を指令電圧に対して高速に追随させることができる。

【図面の簡単な説明】

【図１】この発明の一実施例の電気回路図である。

【図２】図１に示した実施例のブロック線図である。

【図３】図１に示した実施例のボード線図である。

【図４】この発明の他の実施例のブロック線図である。

【図５】この発明のさらに他の実施例のブロック線図で
ある。

【図６】この発明のその他の実施例のブロック線図であ
る。

【図７】この発明のさらにその他の実施例のブロック線
図である。

【図８】この発明のさらにその他の実施例のブロック線
図である。

【図９】図８に示したブロック線図の一回路例である。

【図１０】従来の電源装置の電気回路図である。

【図１１】図１０に示した電源装置のブロック線図であ
る。

【図１２】図１０に示した電源装置のボード線図であ
る。

【図１３】従来の電源装置の他の例を示す電気回路図で
ある。

【図１４】図１３に示した電源装置のブロック線図であ
る。

【符号の説明】

３負荷４電源５フィルタ１０，３０制御器１１〜１４，１６増幅器１５位相補償帰還要素２１比較器２２三角波発生器２３ゲート駆動回路２４パワーＭＯＳ電界効果トランジスタ２５トランス２６，２７ダイオード

Claims

(57)【特許請求の範囲】

【請求項１】直流電源（４）からの直流電圧を制御し
て所定の直流電圧に変換して出力電圧として負荷（３）
に供給するための電力変換器（２）と、前記電力変換器
（２）と前記負荷（３）との間に接続されるＬＣフィル
タ（５）と、前記出力電圧が指令電圧に追随するように
前記電力変換器（２）を制御するための制御器（１０、
３０）とを備えた電源装置において、前記制御器（１０、３０）は、前記指令電圧から前記出
力電圧を減算する減算手段と、該減算手段の出力を前記
電力変換器（２）に与える伝達関数Ａ【数１】（ただし、ａ₀、ｂ₀、ｂ₁、ｂ₂は係数）を実現する構
成、を含むことを特徴とする、電源装置。
【請求項２】前記伝達関数Ａに含まれる係数ｂ₀、
ｂ₁、ｂ₂が式ｂ₂ ｓ² ＋ｂ₁ｓ＋ｂ₀ を０とおいたとき
の根が複素数となる値を取ることを特徴とする、請求項
１の電源装置。
【請求項３】直流電源（４）からの直流電圧を制御し
て所定の直流電圧に変換して出力電圧として負荷（３）
に供給するための電力変換器（２）と、前記電力変換器
（２）と前記負荷（３）との間に接続されるＬＣフィル
タ（５）と、前記出力電圧が指令電圧に追随するように
前記電力変換器（２）を制御するための制御器（１０、
３０）とを備えた電源装置において、前記制御器（１
０、３０）は、第１および第２の入力を有し、前記第１
の入力としての指令電圧に対して、伝達関数Ｂ【数２】（ただし、ｂ₀、ｂ₁、ｂ₂、ｃ₀、ｃ₁、ｌは係数）を実
現する構成と、前記伝達関数Ｂを実現する構成の出力から前記第２の入
力の電圧値を減算する減算手段と、該減算手段の出力を
前記電力変換器（２）に与える伝達関数Ｃ【数３】（ただし、ａ₀、ｂ₀、ｂ₁、ｂ₂は係数）を実現する構
成、を含むとともに、前記伝達関数Ｂに含まれる係数ｃ ₁ およびｃ ₀ で表される
式ｓ ² ＋ｃ ₁ ｓ＋ｃ ₀ が前記指令電圧の入力から出力の
電圧値を見た伝達関数において消去されるように、前記
伝達関数Ｂ，Ｃを決定することを特徴とする、電源装
置。
【請求項４】前記伝達関数Ｃに含まれる係数ｂ ₀ 、
ｂ ₁ 、ｂ ₂ が式ｂ ₂ ｓ ² ＋ｂ ₁ ｓ＋ｂ ₀ を０とおいたと
きの根が複素数となる値をとることを特徴とする、請求
項３の電源装置。
【請求項５】直流電源（４）からの直流電圧を制御し
て所定の直流電圧に変換して出力電圧として負荷（３）
に供給するための電力変換器（２）と、前記電力変換器
（２）と前記負荷（３）との間に接続されるＬＣフィル
タ（５）と、前記出力電圧が指令電圧に追随するように
前記電力変換器（２）を制御するための制御器（１０、
３０）とを備えた電源装置において、前記制御器（１０、３０）は、第１および第２の入力を
有し、前記第１の入力としての指令電圧に対して、伝達
関数Ｄ【数４】（ただし、ａ ₀ 、ｃ ₀ 、ｃ ₁ 、ｌは係数）を実現する構成
と、前記第２の入力である前記電圧に対して、伝達関数
Ｅ【数５】（ただし、ａ ₀ 、ｂ ₀ 、ｂ ₁ 、ｂ ₂ は係数）を実現する構成
と、前記伝達関数Ｄを実現する構成の出力から前記伝達関数
Ｅを実現する構成の出力を減算してその出力を前記電力
変換器（２）に与える減算手段、を含むとともに、前記伝達関数Ｄに含まれる係数ｃ ₁ およびｃ ₀ で表される
式ｓ ² ＋ｃ ₁ ｓ＋ｃ ₀ が前記指令電圧の入力から前記出
力電圧値を見た伝達関数において消去されるように、前
記伝達関数Ｄ，Ｅを決定することを特徴とする、電源装
置。
【請求項６】前記伝達関数Ｅに含まれる係数ｂ ₀ 、
ｂ ₁ 、ｂ ₂ が式ｂ ₂ ｓ ² ＋ｂ ₁ ｓ＋ｂ ₀ を０とおいたとき
の根が複素数となる値を取ることを特徴とする、請求項
５の電源装置。
【請求項７】直流電源（４）からの直流電圧を制御し
て所定の直流電圧に変換して出力電圧として負荷（３）
に供給するための電力変換器（２）と、前記電力変換器
（２）と前記負荷（３）との間に接続されるＬＣフィル
タ（５）と、前記出力電圧が指令電圧に追随するように
前記電力変換器（２）を制御するための制御器（１０、
３０）とを備えた電源装置において、前記制御器（１０、３０）は、第１および第２の入力を
有し、前記第１の入力としての電圧値に対して、伝達関
数Ｆ【数６】（ただし、ｂ ₀ 、ｂ ₁ 、ｂ ₂ 、ｃ ₀ 、ｃ ₁ 、ｌは係数）を実
現する構成と、この伝達関数Ｆを実現する構成の出力を
前記第２の入力としての指令電圧から減算する減算手段
と、該減算手段の出力を前記電力変換器（２）に与える
伝達関数Ｇ【数７】（ただし、ａ ₀ 、ｃ ₀ 、ｃ ₁ 、ｌは係数）を実現する構
成、を含むとともに、前記伝達関数ＦおよびＧに含まれる係数ｃ ₁ およびｃ ₀
で表される式ｓ ² ＋ｃ ₁ ｓ＋ｃ ₀ が前記指令電圧の入力
から前記出力電圧値を見た伝達関数において消去される
ように前記伝達関数ＦおよびＧを決定することを特徴と
する、電源装置。
【請求項８】前記伝達関数Ｆに含まれる係数ｂ₀、
ｂ₁、ｂ₂が式ｂ₂ ｓ² ＋ｂ₁ｓ＋ｂ₀ を０とおいたとき
の根が複素数となる値をとることを特徴とする、請求項
７の電源装置。
【請求項９】直流電源（４）からの直流電圧を制御し
て所定の直流電圧に変換して出力電圧として負荷（３）
に供給するための電力変換器（２）と、前記電力変換器
（２）と前記負荷（３）との間に接続されるＬＣフィル
タ（５）と、前記出力電圧が指令電圧に追随するように
前記電力変換器（２）を制御するための制御器（１０、
３０）とを備えた電源装置において、前記制御器（１０、３０）は、第１および第２の入力を
有し、前記第１の入力としての電圧値から第２の入力と
しての電圧値を減算する減算手段と、該減算手段の出力
を入力とする、伝達関数Ｈ【数８】（ただし、ａ ₀ 、ｂ ₀ 、ｃ ₀ 、ｃ ₁ は係数）を実現する構成
と、前記第２の入力である電圧値を入力とする伝達関数
Ｉ【数９】（ただし、ａ ₀ 、ｂ ₀ 、ｂ ₁ 、ｂ ₂ 、ｃ ₀ 、ｃ ₁ は係数）を実
現する構成を含み、前記伝達関数Ｈを実現する構成の出
力から前記伝達関数Ｉを実現する構成の出力を減算して
その出力を前記電力変換器（２）に与える別の減算手
段、を含むとともに、前記伝達関数ＨおよびＩに含まれる係数ｃ ₁ およびｃ ₀
で表される式ｓ ² ＋ｃ ₁ ｓ＋ｃ ₀ が前記指令電圧の入力
から出力電圧値を見た伝達関数において消去されるよう
に前記伝達関数ＨおよびＩを決定することを特徴とす
る、電源装置。
【請求項１０】直流電源（４）からの直流電圧を制御
して所定の直流電圧に変換して出力電圧として負荷
（３）に供給するための電力変換器（２）と、前記電力
変換器（２）と前記負荷（３）との間に接続されるＬＣ
フィルタ（５）と、前記出力電圧が指令電圧に追随する
ように前記電力変換器（２）を制御するための制御器
（１０、３０）とを備えた電源装置において、前記制御器（１０、３０）は、第１および第２の入力を
有し、前記第１の入力としての指令電圧を入力とする、
伝達関数Ｊ【数１０】（ただし、ａ ₀ 、ｂ ₀ 、ｂ ₁ 、ｂ ₂ 、ｃ ₀ 、ｃ ₁ は係数）を実
現する構成と、前記指令電圧から前記第２の入力として
与えられる電圧値を減算する減算手段と、該減算手段の
出力を入力とする、伝達関数Ｋ【数１１】（ただし、ａ ₀ 、ｂ ₀ 、ｂ ₁ 、ｂ ₂ は係数）を実現する構成
を含み、前記伝達関数Ｊを実現する構成の出力と前記伝
達関数Ｋを実現する構成の出力とを加算してその出力を
前記電力変換器（２）に与える加算手段、を含むととも
に、前記伝達関数Ｊに含まれる係数ｃ ₁ およびｃ ₀ で表され
る式ｓ ² ＋ｃ ₁ ｓ＋ｃ ₀ が前記指令電圧の入力から前記
出力電圧値を見た伝達関数において消去されるように、
前記伝達関数ＪおよびＫを決定することを特徴とする、
電源装置。
【請求項１１】前記伝達関数Ｋに含まれる係数ｂ₀、
ｂ₁、ｂ₂が式ｂ₂ ｓ² ＋ｂ₁ ｓ＋ｂ₀ を０とおいたとき
の根が複素数となる値を取ることを特徴とする、請求項
１０の電源装置。