JP3209051B2 - Radar equipment - Google Patents
Radar equipmentInfo
- Publication number
- JP3209051B2 JP3209051B2 JP19332595A JP19332595A JP3209051B2 JP 3209051 B2 JP3209051 B2 JP 3209051B2 JP 19332595 A JP19332595 A JP 19332595A JP 19332595 A JP19332595 A JP 19332595A JP 3209051 B2 JP3209051 B2 JP 3209051B2
- Authority
- JP
- Japan
- Prior art keywords
- bank
- wave
- converter
- fourier transform
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
- G01S13/06—Systems determining position data of a target
- G01S13/08—Systems for measuring distance only
- G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
- G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
- G01S13/345—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal using triangular modulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/35—Details of non-pulse systems
- G01S7/352—Receivers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/35—Details of non-pulse systems
- G01S7/352—Receivers
- G01S7/356—Receivers involving particularities of FFT processing
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マルチターゲット
の測距に適したＦＭ−ＣＷ方式のレーダ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an FM-CW type radar apparatus suitable for multi-target ranging.
【０００２】[0002]
【従来の技術】自動車用レーダ装置は、１９６０年代よ
り研究されているが、１９７０年以降は、マイクロ波や
ミリ波を用いた各種レーダ装置が開発されており、近年
の傾向として使用周波数が６０ＧＨｚ以上のミリ波帯に
集中してきている。これは、ミリ波が短波長であってビ
ーム幅を狭くすることができ、不要反射による誤動作や
干渉問題を低減できるなどの利点が有するからであり、
電波式がレーザビーム式のように天候に左右されない点
もその背景にある。非常に近接した連続波（ＣＷ）の２
波を同時に送信する２周波ＣＷ方式を改良したＦＭ−Ｃ
Ｗ方式は、高速応答性に優れかつ距離と相対速度が同時
に計測でき、しかも大型車の後方に小型車が重なった場
合のような複数目標（マルチターゲット）の識別性に優
れるため、衝突防止レーダ装置として将来性が期待され
ている。2. Description of the Related Art Radar systems for automobiles have been studied since the 1960's. Since 1970, various types of radar systems using microwaves and millimeter waves have been developed. It has been concentrated on the above millimeter wave band. This is because the millimeter wave has a short wavelength and the beam width can be narrowed, and there are advantages that the malfunction and interference problem due to unnecessary reflection can be reduced.
The background is that the radio wave type is not affected by the weather unlike the laser beam type. Very close continuous wave (CW) 2
FM-C with improved dual-frequency CW method for transmitting waves simultaneously
The W system is excellent in high-speed response, can measure distance and relative speed at the same time, and is excellent in discriminating a plurality of targets (multi-target) such as when a small car overlaps a large car. The future is expected.
【０００３】図５に示すＦＭ−ＣＷ方式のレーダ装置
は、送信波を三角波又はそれに近い波形でＦＭ変調し、
目標物で反射してきた反射波を送信波と合成し、合成波
に含まれるビート周波数から目標物までの距離の関数で
ある距離周波数と目標物との相対速度の関数である速度
周波数とを計測するものである。送信器２において三角
波又はそれに近い波形でＦＭ変調して生成された送信波
は、方向性結合器３を経由し、送信アンテナ４から目標
物に向けて放射される。目標物で反射されて戻る反射波
は、受信アンテナ５にて捕捉され、方向性結合器３を経
由してミキサ回路６に送り込まれる。ミキサ回路６は、
送信波と反射波を合成してビート（うなり）を発生す
る。ビート成分は数ｍＶと微弱であるため、一旦アンプ
回路７ａにて増幅し、しかるのち低域濾波回路７にて不
要帯域成分を除去し、続くＡＤ変換器８にてサンプリン
グしてメモリＭに書き込む。メモリＭに書き込まれたデ
ータは、ＤＳＰ（Digital Signal Processor）回路９に
よる高速フーリエ（ＦＦＴ）変換に供される。高速フー
リエ変換によってスペクトラムの振幅と位相情報に分け
た周波数の同定が行われ、導出された目標物までの距離
及び目標物との相対速度がＣＰＵ１０に与えられる。こ
こで、 ｆｏ：送信周波数 Δｆ：ＦＭ変調幅 Ｔｍ：変調繰返周期 ｆｂ：送受信ビート周波数 Ｃ ：光速 Ｔ ：目標物までの電波の往復時間 ｒ ：目標物までの距離 ｖ ：目標物との相対速度 としたときに、目標物との相対速度が零のとき、すなわ
ちｖ＝０のときは、図６（Ａ）〜（Ｃ）に示したよう
に、ビート周波数ｆｂは、 ｆｂ＝４Δｆ・ｒ／Ｃ・Ｔｍ で与えられる。The FM-CW radar apparatus shown in FIG. 5 FM-modulates a transmission wave with a triangular wave or a waveform close to the triangular wave.
The reflected wave reflected by the target is combined with the transmitted wave, and the distance frequency, which is a function of the distance from the beat frequency included in the combined wave to the target, and the velocity frequency, which is a function of the relative speed of the target, are measured. Is what you do. A transmission wave generated by performing FM modulation with a triangular wave or a waveform close thereto in the transmitter 2 passes through the directional coupler 3 and is radiated from the transmission antenna 4 toward a target. The reflected wave reflected back from the target is captured by the receiving antenna 5 and sent to the mixer circuit 6 via the directional coupler 3. The mixer circuit 6
A beat is generated by combining the transmitted wave and the reflected wave. Since the beat component is as weak as several mV, it is once amplified by the amplifier circuit 7a, then the unnecessary band component is removed by the low-pass filter circuit 7, then sampled by the AD converter 8 and written into the memory M. . The data written in the memory M is subjected to fast Fourier transform (FFT) by a DSP (Digital Signal Processor) circuit 9. The frequency divided into the amplitude and the phase information of the spectrum is identified by the fast Fourier transform, and the derived distance to the target and the relative speed with respect to the target are given to the CPU 10. Here, fo: transmission frequency Δf: FM modulation width Tm: modulation repetition period fb: transmission / reception beat frequency C: light speed T: round trip time of radio waves to the target r: distance to the target v: relative to the target When the relative speed with respect to the target is zero, that is, when v = 0, the beat frequency fb is expressed as fb = 4Δf · r, as shown in FIGS. / C · Tm.
【０００４】これに対し、目標物との相対速度ｖが存在
するときは、図６（Ｄ）〜（Ｆ）に示したように、ビー
ト周波数ｆｂは、 ｆｂ＝［４Δｆ・ｒ／Ｃ・Ｔｍ］±［２ｆｏ・ｖ／Ｃ］ で与えられる。この場合、４Δｆ・ｒ／Ｃ・Ｔｍは、目
標物までの距離ｒの関数であって距離周波数ｆｒと呼ば
れ、また２ｆｏ・ｖ／Ｃは、目標物との相対速度の関数
であって速度周波数ｆｄと呼ばれる。従って、ビート周
波数ｆｂの平均値が距離周波数ｆｒに相当し、この距離
周波数ｆｒからの変動分が速度周波数ｆｄに相当するこ
とが判る。On the other hand, when there is a relative speed v with respect to the target, as shown in FIGS. 6D to 6F, the beat frequency fb is given by: fb = [4Δf · r / C · Tm ] ± [2fo · v / C]. In this case, 4Δf · r / C · Tm is a function of the distance r to the target and is called a distance frequency fr, and 2fo · v / C is a function of the relative speed with the target and the speed Called frequency fd. Therefore, it can be seen that the average value of the beat frequency fb corresponds to the distance frequency fr, and the variation from this distance frequency fr corresponds to the speed frequency fd.
【０００５】[0005]
【発明が解決しようとする課題】従来のＦＭ−ＣＷ方式
のレーダ装置１は、送信波と反射波を方向性結合器３に
おいて合成したときな発生するビートを、ＤＳＰ回路９
において周波数分析して目標物までの距離ｒの関数であ
る距離周波数ｆｒ（＝４Δｆ・ｒ／Ｃ・Ｔｍ）と、目標
物との相対速度の関数である速度周波数ｆｄ（＝２ｆｏ
・ｖ／Ｃ）とを導出する構成であり、スペクトラムの振
幅と位相情報に分けて行われる周波数同定の成否は、高
速フーリエ変換に負うところ大である。しかしながら、
このＦＦＴ演算には、積和演算等を多用して膨大なデー
タを処理する必要があり、この膨大なデータ処理を読み
書きしている最中にメモリＭに対してＡＤ変換器８の変
換出力を書き込むことは不可能であった。このため、Ｄ
ＳＰ回路９による高速フーリエ変換に伴う処理データの
読み書きとＡＤ変換器８の出力データの書き込みとに単
一のメモリＭを共用する従来のレーダ装置１は、高速フ
ーリエ変換に伴う処理データの読み書きとＡＤ変換器８
の出力データの書き込みとを時分割せざるを得ず、図７
に示したように、ＡＤ変換器８の出力データをメモリＭ
に書き込んでいる最中は高速フーリエ変換を休止し、ま
た高速フーリエ変換中はＡＤ変換を休止するようにして
いた。従って、せっかく連続処理が可能なＡＤ変換器８
やＤＳＰ回路９を用いながらも、ＡＤ変換とＦＦＴ演算
とを時分割で交互に行うが故に、データ処理能力を十分
に活用し切れないものであった。The conventional FM-CW radar device 1 uses a DSP circuit 9 to generate a beat generated when a transmitted wave and a reflected wave are combined in a directional coupler 3.
The distance frequency fr (= 4Δf · r / C · Tm), which is a function of the distance r to the target by frequency analysis, and the speed frequency fd (= 2fo, which is a function of the relative speed with respect to the target)
V / C), and the success or failure of frequency identification performed separately on the amplitude and phase information of the spectrum largely depends on the fast Fourier transform. However,
In this FFT operation, it is necessary to process a large amount of data by using a large number of product-sum operations and the like. The conversion output of the AD converter 8 is output to the memory M during reading and writing of the huge amount of data processing. It was impossible to write. Therefore, D
The conventional radar device 1 that shares a single memory M for reading and writing of processing data associated with the fast Fourier transform by the SP circuit 9 and writing of output data of the AD converter 8 is capable of reading and writing the processing data associated with the fast Fourier transform. AD converter 8
7 has to be time-shared with writing of the output data of FIG.
As shown in the figure, the output data of the AD converter 8 is stored in the memory M
The fast Fourier transform is halted while writing in the, and the A / D conversion is halted during the fast Fourier transform. Therefore, the AD converter 8 capable of continuous processing
Although the AD conversion and the FFT operation are alternately performed in a time-sharing manner while using the DSP circuit 9, the data processing capability cannot be fully utilized.
【０００６】特に、車両前方の視野（１８０度）を例え
ば幾つかの方位に分割し、各方位ごとに測距チャンネル
を割り当て、追尾制御用或いは衝突防止用に複数の目標
物を他と混同せずに識別（マルチターゲット測距）する
場合に、追尾制御や衝突回避に必要なアクセル系或いは
ブレーキ系の１制御周期が全チャンネルを一括して例え
ば５０ｍｓと制約されるなかで、この制御周期をチャン
ネル数で除算して与えられる１サイクルタイムもチャン
ネル数が増えるほど狭められるために、データ処理に無
駄を抱える従来のレーダ装置１は、ターゲット（目標
物）数にも自ずと制約を受けざるを得ない等の課題があ
った。In particular, the field of view (180 degrees) in front of the vehicle is divided into, for example, several directions, a ranging channel is assigned to each direction, and a plurality of targets are confused with others for tracking control or collision prevention. In the case of performing identification (multi-target ranging) without performing any operation, one control cycle of the accelerator system or the brake system required for tracking control and collision avoidance is limited to 50 ms collectively for all channels. Since the one cycle time given by dividing by the number of channels is narrowed as the number of channels increases, the conventional radar device 1 having waste in data processing is naturally limited by the number of targets (targets). There were no issues.
【０００７】[0007]
【課題を解決するための手段】本発明は、上記課題を解
決したものであり、送信波を三角波又はそれに近い波形
でＦＭ変調し、目標物で反射してきた反射波を送信波と
合成し、合成波に含まれるビート周波数から目標物まで
の距離の関数である距離周波数と目標物との相対速度の
関数である速度周波数とを計測するレーダ装置におい
て、前記合成波をサンプリングするＡＤ変換器と、該Ａ
Ｄ変換器が出力するデータを交互に格納する一対のバン
クメモリと、該一対のバンクメモリの一方のバンクメモ
リとの間で処理データを読み書きしながら高速フーリエ
変換を行うＤＳＰ回路と、該ＤＳＰ回路による高速フー
リエ変換の演算周期に同期し、前記一対のバンクメモリ
の読み書きを切り替え制御し、一方のバンクメモリがＡ
Ｄ変換器の出力を書き込んでいるときに、他方のバンク
メモリにＤＳＰ回路の処理データを読み書きさせるＣＰ
Ｕとを備え、前記ＣＰＵは、前記一対のバンクメモリに
対してはバンク切り替え信号を供給し、さらに前記ＤＳ
Ｐ回路に対しては演算指示信号を供給し、前記ＤＳＰ回
路は、前記演算指示信号がアクティブになると、前記一
対のバンクメモリの内、前記バンク切り替え信号で指定
されたいずれかのバンクメモリから読み出されるデータ
を高速フーリエ変換し、この処理結果を該バンクメモリ
に格納しつつ演算を継続し、該演算が終了した時点で、
前記ＣＰＵへ演算終了信号を供給し、前記演算指示信号
がノンアクティブになるのを待ち、該演算指示信号がノ
ンアクティブになると、前記バンクメモリに格納してお
いた高速フーリエ変換結果を前記ＣＰＵに転送すること
を特徴とするものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and FM-modulates a transmission wave with a triangular wave or a waveform close thereto, synthesizes a reflected wave reflected by a target with the transmitted wave, An A / D converter that samples the synthesized wave in a radar device that measures a distance frequency that is a function of the distance from the beat frequency included in the synthesized wave to the target and a speed frequency that is a function of the relative speed of the target. , The A
A pair of bank memories for alternately storing data output from the D converter, a DSP circuit for performing fast Fourier transform while reading and writing processing data between one of the pair of bank memories, and the DSP circuit Synchronizes with the operation cycle of the fast Fourier transform by switching the read / write of the pair of bank memories, and one of the bank memories
When the output of the D converter is being written, the other bank memory is used to read and write the processing data of the DSP circuit.
U, and the CPU stores the pair of bank memories
A bank switching signal is supplied to the
An operation instruction signal is supplied to the P circuit, and the DSP circuit
When the operation instruction signal becomes active, the road
Designated by the bank switching signal among the paired bank memories
Data read from any of the selected bank memories
Is subjected to fast Fourier transform, and the processing result is stored in the bank memory.
The operation is continued while being stored in
Supplying an operation end signal to the CPU;
Waits until it becomes inactive, and the operation instruction signal
When it becomes inactive, it is stored in the bank memory.
And transferring the fast Fourier transform result to the CPU .
【０００８】また、本発明は、前記一対のバンクメモリ
に、前記ＣＰＵから変換指令を受けて前記ＡＤ変換器の
出力の書き込みを直接制御するＤＭＡコントローラが接
続してあることを特徴とするものである。Further, the present invention is characterized in that a DMA controller which receives a conversion command from the CPU and directly controls writing of the output of the AD converter is connected to the pair of bank memories. is there.
【０００９】[0009]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１ないし図４を参照して説明する。図１は、本発
明のレーダ装置の一実施形態を示すブロック構成図、図
２は、図１に示したメモリバンクの書き込みと読み出し
の各動作シーケンスを説明するための図、図３は、図１
に示したＣＰＵの動作を説明するためのフローチャー
ト、図４は、図１に示したＤＳＰ回路の動作を説明する
ためのフローチャートである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a block diagram showing an embodiment of a radar device according to the present invention. FIG. 1
FIG. 4 is a flowchart for explaining the operation of the CPU shown in FIG. 1, and FIG. 4 is a flowchart for explaining the operation of the DSP circuit shown in FIG.
【００１０】図１に示したレーダ装置１１は、従来のメ
モリＭを互いに並列の一対のバンクメモリＭ１，Ｍ２の
２バンク構成とし、一方のバンクメモリＭ１がＡＤ変換
出力を書き込んでいる最中に、他方のバンクメモリＭ２
が保持するデータをＤＳＰ回路９に読み出して高速フー
リエ変換に供する構成としてある。また、バンクメモリ
Ｍ１又はＭ２に対するＡＤ変換器８の出力データの書き
込みは、ＣＰＵ１２から変換指令を受けたＤＭＡ（Dire
ct Memory Access）コントローラ１３が直接制御するよ
う構成してある。In the radar device 11 shown in FIG. 1, a conventional memory M has a two-bank configuration consisting of a pair of bank memories M1 and M2 which are parallel to each other, and while one bank memory M1 is writing an AD conversion output. , The other bank memory M2
Is read out to the DSP circuit 9 and subjected to fast Fourier transform. Writing of output data of the AD converter 8 to the bank memory M1 or M2 is performed by using a DMA (Dire
ct Memory Access) controller 13 is directly controlled.
【００１１】ＣＰＵ１２は、ＤＭＡコントローラ１３に
対して変換開始信号を供給する外に、バンクメモリＭ
１，Ｍ２に対してはバンク切り替え信号を供給し、さら
にＤＳＰ回路９に対しては演算指示信号を供給する。ま
た、ＣＰＵ１２へは、ＤＳＰ回路９から演算終了信号が
供給される。In addition to supplying a conversion start signal to the DMA controller 13, the CPU 12
1, a bank switching signal is supplied to M2, and an operation instruction signal is supplied to the DSP circuit 9. The CPU 12 is supplied with an operation end signal from the DSP circuit 9.
【００１２】測距に先立ち、ＣＰＵ１２は、まず図３に
示すステップ（１０１）において初期化を行う。次に、
ステップ（１０２）においてＤＳＰ回路９に接続すべき
バンクメモリＭ１又はＭ２を指定するバンク番号ＢＫを
「１」にセットする。続く判断ステップ（１０３）は、
バンク番号ＢＫを判断するための判断ステップであり、
ここではＢＫ＝１であるか否かが判断される。ただし、
初回はステップ（１０２）において、無条件にＢＫ＝１
に設定されているため、ここではＤＳＰ回路９に対して
バンクメモリＭ１の格納データが読み出され、ＡＤ変換
器８の出力がバンクメモリＭ２に書き込まれる。Prior to distance measurement, the CPU 12 first performs initialization in step (101) shown in FIG. next,
In step (102), the bank number BK designating the bank memory M1 or M2 to be connected to the DSP circuit 9 is set to "1". The following judgment step (103)
This is a determination step for determining the bank number BK,
Here, it is determined whether or not BK = 1. However,
In the first time, in step (102), BK = 1 unconditionally
In this case, the data stored in the bank memory M1 is read from the DSP circuit 9 and the output of the AD converter 8 is written to the bank memory M2.
【００１３】こうして、バンクメモリＭ１，Ｍ２の指定
が終わると、ＣＰＵ１２はステップ（１０６）におい
て、演算指示信号をアクティブとし、さらに続くステッ
プ（１０７）において変換開始信号をアクティブとす
る。このため、演算指示信号を受けたＤＳＰ回路９は高
速フーリエ変換を開始し、変換開始信号を受けたＡＤ変
換器８はＡＤ変換を開始する。ＤＳＰ回路９は、積和演
算に伴う処理データをバンクメモリＭ１との間で読み書
きしながら高速フーリエ変換を行う。この間、ＣＰＵ１
２は、ＤＳＰ回路９が高速フーリエ変換の終了時点で出
力する演算終了信号を監視する。ＤＳＰ回路９が出力す
る演算終了信号がアクティブになると、判断ステップ
（１０８）に続くステップ（１０９）において、演算指
示信号と変換開始信号をともにノンアクティブとする。
これにより、ＤＳＰ回路９は高速フーリエ変換を停止
し、ＡＤ変換器８はＡＤ変換を停止する。変換停止に続
くステップ（１１０）において、ＣＰＵ１２は、ＤＳＰ
回路９によって行われた高速フーリエ変換処理結果をデ
ータ転送させ、続くステップ（１１１）において目標物
の方向と距離を図示しないディスプレイ等に画面表示す
る。最後に、これのでの高速フーリエ変換とＡＤ変換を
規定していたバンク番号を切り替えるため、ステップ
（１１２）において、バンク番号ＢＫどうしの排他的論
理和をとり、これを次回のバンク番号に指定してステッ
プ（１０３）に復帰する。After the designation of the bank memories M1 and M2 is completed, the CPU 12 activates the operation instruction signal in step (106), and activates the conversion start signal in the subsequent step (107). Therefore, the DSP circuit 9 that has received the operation instruction signal starts fast Fourier transform, and the AD converter 8 that has received the conversion start signal starts AD conversion. The DSP circuit 9 performs a fast Fourier transform while reading and writing processing data associated with the product-sum operation with the bank memory M1. During this time, CPU1
2 monitors the operation end signal output by the DSP circuit 9 at the end of the fast Fourier transform. When the operation end signal output by the DSP circuit 9 becomes active, in a step (109) following the determination step (108), both the operation instruction signal and the conversion start signal are made non-active.
As a result, the DSP circuit 9 stops the fast Fourier transform, and the AD converter 8 stops the AD conversion. In step (110) following the stop of the conversion, the CPU 12
The result of the fast Fourier transform process performed by the circuit 9 is transmitted as data, and in the following step (111), the direction and distance of the target are displayed on a display or the like (not shown). Lastly, in order to switch the bank number that defines the fast Fourier transform and the A / D conversion, in step (112), the exclusive OR of the bank numbers BK is calculated, and this is designated as the next bank number. To return to step (103).
【００１４】この場合、初回の処理フローではバンク番
号は「１」に指定されていたため、同じバンク番号どう
しの排他的論理和により次回の処理フローにおけるバン
ク番号は「０」に切り替わる。このため、判断ステップ
（１０３）に続くステップとして、今度はステップ（１
０５）が選択される。その結果、第２回目の処理フロー
では、ＤＳＰ回路９に対してはバンクメモリＭ２が割り
当てられ、ＡＤ変換器８の出力データに対してはバンク
メモリＭ１が割り当てられる。すなわち、バンクメモリ
Ｍ１，Ｍ２の役割が前回と逆転し、演算指示信号を受け
たＤＳＰ回路９がバンクメモリＭ２の出力を高速フーリ
エ変換し、変換開始信号を受けたＡＤ変換器８がＡＤ変
換出力をバンクメモリＭ１に書き込む。従って、バンク
メモリＭ１，Ｍ２の役割は、ステップ（１０４）から
（１１２）までの処理周期をもって交互に切り替えら
れ、図２に示したように、両バンクメモリＭ１，Ｍ２と
も途中休止することなく連続的に読み書きを継続し、高
効率信号処理に寄与することができる。In this case, since the bank number is designated as "1" in the first processing flow, the bank number in the next processing flow is switched to "0" by the exclusive OR of the same bank numbers. Therefore, as a step following the judgment step (103), this time, step (1)
05) is selected. As a result, in the second processing flow, the bank memory M2 is allocated to the DSP circuit 9, and the bank memory M1 is allocated to the output data of the AD converter 8. That is, the roles of the bank memories M1 and M2 are reversed from the previous time, the DSP circuit 9 which has received the operation instruction signal performs the fast Fourier transform on the output of the bank memory M2, and the AD converter 8 which has received the conversion start signal outputs Is written to the bank memory M1. Therefore, the roles of the bank memories M1 and M2 are alternately switched with the processing cycle from steps (104) to (112), and as shown in FIG. Reading and writing can be continuously performed, which can contribute to high-efficiency signal processing.
【００１５】なお、ＣＰＵ１２からの演算指示信号を受
けて動作するＤＳＰ回路９は、図４に示したフローチャ
ートに従って動作する。まず、同図のステップ（２０
１）において初期化された後、続くステップ（２０２）
において、ＣＰＵ１２が発する演算指示信号がアクティ
ブであるか否かを判断する。演算指示信号がアクティブ
になったことが判ると、指定されたメモリバンクＭ１又
はＭ２から読み出されるデータを高速フーリエ変換し、
処理結果をメモリバンクＭ１又はＭ２に格納しつつ演算
を継続する。所要の演算が終了した時点で、ＤＳＰ回路
９からＣＰＵ１２に対して演算終了信号が供給され、Ｃ
ＰＵ１２が発する演算指示信号がノンアクティブになる
のを待つ。ＣＰＵ１２が演算指示信号をノンアクティブ
とすると、判断ステップ（２０５）の判断結果を受け、
メモリＭ１又はＭ２に格納しておいた高速フーリエ変換
結果をＣＰＵ１２に転送し、ステップ（２０２）に復帰
し、以下同様の処理動作を繰り返す。The DSP circuit 9 which operates in response to an operation instruction signal from the CPU 12 operates according to the flowchart shown in FIG. First, step (20) in FIG.
After initialization in 1), the following step (202)
, It is determined whether or not the calculation instruction signal issued by the CPU 12 is active. When it is determined that the operation instruction signal has become active, the data read from the specified memory bank M1 or M2 is subjected to fast Fourier transform,
The calculation is continued while storing the processing result in the memory bank M1 or M2. At the time when the required calculation is completed, a calculation completion signal is supplied from the DSP circuit 9 to the CPU 12,
It waits until the operation instruction signal issued by the PU 12 becomes inactive. When the CPU 12 sets the operation instruction signal to non-active, the judgment result of the judgment step (205) is
The result of the fast Fourier transform stored in the memory M1 or M2 is transferred to the CPU 12, the process returns to step (202), and the same processing operation is repeated thereafter.
【００１６】このように、上記レーダ装置１１によれ
ば、三角波又はそれに近い波形でＦＭ変調した送信波と
目標物で反射してきた反射波と送信波とを合成して得ら
れるビートを、ＡＤ変換器８にてサンプリングして一方
のバンクメモリＭ１又はＭ２に書き込むとともに、他方
のバンクメモリＭ２又はＭ１とＤＳＰ回路９とで高速フ
ーリエ変換によるデータ処理を行うようにしたから、デ
ータのＡＤ変換と高速フーリエ変換によるデータ処理と
を途中で途切れることなく同時平行的かつ連続的に可能
である。このため、データのＡＤ変換と高速フーリエ変
換によるデータ処理とを単一のメモリＭを利用して時分
割で行っていた従来のレーダ装置と比較したときに、処
理効率を２倍に高めることができる。従って、複数の目
標物の距離と方位を計測するマルチターゲットレーダ装
置として構成した場合に、チャンネル数に反比例して目
標物ごとに許容される計測時間が狭められるなかで、従
来の２倍の数の目標物を計測対象とすることができ、悪
天候に災いされやすいレーザ方式測距装置にないミリ波
の特性を生かした測距装置として、特に車載用に好適な
レーダ装置を提供することができる。As described above, according to the radar apparatus 11, the beat obtained by synthesizing the transmission wave FM-modulated with the triangular wave or a waveform close to the triangular wave, the reflection wave reflected from the target, and the transmission wave is subjected to AD conversion. The sampler 8 samples the data and writes it to one bank memory M1 or M2, and the other bank memory M2 or M1 and the DSP circuit 9 perform data processing by fast Fourier transform. The data processing by the Fourier transform can be simultaneously performed in parallel and continuously without interruption. For this reason, the processing efficiency can be doubled when compared with a conventional radar device that performs data AD conversion and fast Fourier transform data processing in a time-division manner using a single memory M. it can. Therefore, in the case of a multi-target radar apparatus configured to measure the distances and azimuths of a plurality of targets, the measurement time allowed for each target is reduced in inverse proportion to the number of channels. It is possible to provide a radar device particularly suitable for in-vehicle use as a distance measuring device that makes use of the characteristics of millimeter waves that are not available in a laser type distance measuring device that is easily damaged by bad weather because the target object can be measured. .
【００１７】また、一対のバンクメモリＭ１，Ｍ２に、
ＣＰＵ１２から変換指令を受けてＡＤ変換器８の出力の
書き込みを直接制御するＤＭＡコントローラ１３を接続
したので、ＣＰＵ１２はＤＭＡコントローラに変換指令
を発した後は、ＡＤ変換器８とバンクメモリＭ１又はＭ
２との間で行われるＡＤ変換出力の書き込みに関する一
切の制御から解放され、これにより測距データに基づい
て行われる追尾制御或いは追突防止制御等に時間を割く
ことができ、ＣＰＵ１２の効率的な運用が可能になる。Further, a pair of bank memories M1 and M2 are
Since the DMA controller 13 which receives the conversion command from the CPU 12 and directly controls the writing of the output of the AD converter 8 is connected, the CPU 12 issues the conversion command to the DMA controller, and thereafter the AD converter 8 and the bank memory M1 or M
2 is released from any control related to the writing of the A / D conversion output performed between the CPU 12 and the CPU 2. This allows time to be spent on the tracking control or the collision prevention control performed based on the distance measurement data. Operation becomes possible.
【００１８】[0018]
【発明の効果】以上説明したように、本発明によれば、
三角波又はそれに近い波形でＦＭ変調した送信波と目標
物で反射してきた反射波とを合成して得られるビート
を、ＡＤ変換器にてサンプリングして一方のバンクメモ
リに書き込むとともに、他方のバンクメモリとＤＳＰ回
路とで高速フーリエ変換によるデータ処理を行うもので
あり、ＣＰＵは、一対のバンクメモリに対してはバンク
切り替え信号を供給し、さらにＤＳＰ回路に対しては演
算指示信号を供給し、ＤＳＰ回路は、演算指示信号がア
クティブになると、一対のバンクメモリの内、バンク切
り替え信号で指定されたいずれかのバンクメモリから読
み出されるデータを高速フーリエ変換し、この処理結果
を該バンクメモリに格納しつつ演算を継続し、該演算が
終了した時点で、ＣＰＵへ演算終了信号を供給し、演算
指示信号がノンアクティブになるのを待ち、該演算指示
信号がノンアクティブになると、バンクメモリに格納し
ておいた高速フーリエ変換結果をＣＰＵに転送するよう
にしたから、データのＡＤ変換と高速フーリエ変換によ
るデータ処理とを途中で途切れることなく同時平行的か
つ連続的に可能であり、データのＡＤ変換と高速フーリ
エ変換によるデータ処理とを単一のメモリを利用して時
分割で行っていた従来のレーダ装置と比較して、処理効
率を２倍に高めることができ、従って複数の目標物の距
離と方位を計測するマルチターゲットレーダ装置として
構成する場合に、チャンネル数に反比例して目標物ごと
に許容される計測時間が狭められるなかで、従来の２倍
の数の目標物を計測対象とすることができ、悪天候に災
いされやすいレーザ方式測距装置にないミリ波の特性を
生かした測距装置として、特に車載用に好適なレーダ装
置を提供することができる等の優れた効果を奏する。As described above, according to the present invention,
A beat obtained by synthesizing a transmission wave FM-modulated with a triangular wave or a waveform close thereto and a reflected wave reflected from a target is sampled by an AD converter and written into one bank memory, and the other bank memory is used. performs data processing by the fast Fourier transform and the DSP circuit
The CPU has a bank for a pair of bank memories.
A switching signal is supplied, and the DSP circuit
The DSP circuit supplies an operation instruction signal.
Is activated, the bank is disconnected from the pair of bank memories.
Read from any of the bank memories specified by the
Fast Fourier transform of the found data
Is continued in the bank memory while the computation is
At the end of the operation, an operation end signal is supplied to the CPU to execute the operation.
Wait for the instruction signal to become inactive, and
When the signal becomes inactive, it is stored in the bank memory.
The results of the fast Fourier transform are transferred to the CPU, so that the data AD conversion and the data processing by the fast Fourier transform can be performed simultaneously in parallel and continuously without interruption. The processing efficiency can be doubled as compared with the conventional radar device which performs the data processing by the fast Fourier transform in a time-division manner using a single memory. In the case of configuring as a multi-target radar device that measures the azimuth and azimuth, twice as many targets as the conventional target are measured while the allowable measurement time for each target is narrowed in inverse proportion to the number of channels. To provide a radar device particularly suitable for in-vehicle use as a distance measuring device that can take advantage of the characteristics of millimeter waves that is not available in a laser type distance measuring device that is easily damaged by bad weather An excellent effect such as can be.
【００１９】また、本発明は、一対のバンクメモリに、
ＣＰＵから変換指令を受けてＡＤ変換器の出力の書き込
みを直接制御するＤＭＡコントローラを接続したので、
ＣＰＵはＤＭＡコントローラに変換指令を発した後は、
ＡＤ変換器とバンクメモリとの間で行われるＡＤ変換出
力の書き込みに関する一切の制御から解放され、これに
より測距データに基づいて行われる追尾制御或いは追突
防止制御等に時間を割くことができ、ＣＰＵの効率的な
運用が可能になる等の効果を奏する。Further, according to the present invention, in a pair of bank memories,
Since a DMA controller that receives the conversion command from the CPU and directly controls the writing of the output of the AD converter is connected,
After issuing the conversion command to the DMA controller, the CPU
It is released from any control related to writing of the A / D conversion output performed between the A / D converter and the bank memory, so that time can be devoted to the tracking control or the collision prevention control performed based on the distance measurement data. There are effects such as efficient operation of the CPU.
【図１】本発明のレーダ装置の一実施形態を示すブロッ
ク構成図である。FIG. 1 is a block diagram showing an embodiment of a radar apparatus according to the present invention.
【図２】図１に示したバンクメモリの書き込みと読み出
しの各動作シーケンスを説明するための図である。FIG. 2 is a diagram for explaining each operation sequence of writing and reading of the bank memory shown in FIG. 1;
【図３】図１に示したＣＰＵの動作を説明するためのフ
ローチャートである。FIG. 3 is a flowchart for explaining the operation of the CPU shown in FIG. 1;
【図４】図１に示したＤＳＰ回路の動作を説明するため
のフローチャートである。FIG. 4 is a flowchart for explaining the operation of the DSP circuit shown in FIG. 1;
【図５】従来のレーダ装置の一例を示すブロック構成図
である。FIG. 5 is a block diagram showing an example of a conventional radar device.
【図６】ＦＭ−ＣＷ方式レーダ装置の測距原理を説明す
るための図である。FIG. 6 is a diagram for explaining the principle of ranging of an FM-CW radar apparatus.
【図７】図５に示したメモリバンクの書き込みと読み出
しの各動作シーケンスを説明するための図である。FIG. 7 is a diagram for describing each operation sequence of writing and reading of the memory bank shown in FIG. 5;
２ 送信器 ３ 方向性結合器 ４ 送信アンテナ ５ 受信アンテナ ６ ミキサ回路 ７ 低域濾波回路 ８ ＡＤ変換器 ９ ＤＳＰ回路 １１ レーダ装置 １２ ＣＰＵ １３ ＤＭＡコントローラ Ｍ１，Ｍ２ バンクメモリ Reference Signs List 2 transmitter 3 directional coupler 4 transmission antenna 5 reception antenna 6 mixer circuit 7 low-pass filter circuit 8 AD converter 9 DSP circuit 11 radar device 12 CPU 13 DMA controller M1, M2 bank memory
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−151852（ＪＰ，Ａ) 特開 昭63−114369（ＪＰ，Ａ) 特開 昭54−93931（ＪＰ，Ａ) 特開 昭52−137942（ＪＰ，Ａ) 特開 平７−110373（ＪＰ，Ａ) 特開 平６−347545（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01S 7/00 - 7/42 G01S 13/00 - 13/95 G06F 5/06 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-7-151852 (JP, A) JP-A-63-114369 (JP, A) JP-A-54-93931 (JP, A) JP-A 52-151 137942 (JP, A) JP-A-7-110373 (JP, A) JP-A-6-347545 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G01S 7/00-7 / 42 G01S 13/00-13/95 G06F 5/06
Claims (2)
Ｍ変調し、目標物で反射してきた反射波を送信波と合成
し、合成波に含まれるビート周波数から目標物までの距
離の関数である距離周波数と目標物との相対速度の関数
である速度周波数とを計測するレーダ装置において、 前記合成波をサンプリングするＡＤ変換器と、 該ＡＤ変換器が出力するデータを交互に格納する一対の
バンクメモリと、 該一対のバンクメモリの一方のバンクメモリとの間で処
理データを読み書きしながら高速フーリエ変換を行うＤ
ＳＰ回路と、 該ＤＳＰ回路による高速フーリエ変換の演算周期に同期
し、前記一対のバンクメモリの読み書きを切り替え制御
し、一方のバンクメモリがＡＤ変換器の出力を書き込ん
でいるときに、他方のバンクメモリにＤＳＰ回路の処理
データを読み書きさせるＣＰＵとを備え、 前記ＣＰＵは、 前記一対のバンクメモリに対してはバンク切り替え信号
を供給し、さらに前記ＤＳＰ回路に対しては演算指示信
号を供給し、 前記ＤＳＰ回路は、 前記演算指示信号がアクティブになると、前記一対のバ
ンクメモリの内、前記バンク切り替え信号で指定された
いずれかのバンクメモリから読み出されるデータを高速
フーリエ変換し、この処理結果を該バンクメモリに格納
しつつ演算を継続し、該演算が終了した時点で、前記Ｃ
ＰＵへ演算終了信号を供給し、前記演算指示信号がノン
アクティブになるのを待ち、該演算指示信号がノンアク
ティブになると、前記バンクメモリに格納しておいた高
速フーリエ変換結果を前記ＣＰＵに転送する ことを特徴
とするレーダ装置。1. A transmission wave having a triangular wave or a waveform close to the triangular wave,
The M wave is modulated, and the reflected wave reflected by the target is combined with the transmission wave, and the velocity is a function of the relative frequency between the target and the distance frequency, which is a function of the distance from the beat frequency included in the composite wave to the target. In a radar device for measuring a frequency, an AD converter for sampling the synthesized wave, a pair of bank memories for alternately storing data output by the AD converter, and one bank memory of the pair of bank memories Performs fast Fourier transform while reading and writing processing data between
An SP circuit, and controlling the switching between reading and writing of the pair of bank memories in synchronization with the operation cycle of the fast Fourier transform by the DSP circuit, and when one bank memory is writing the output of the AD converter, A CPU for causing a memory to read and write processing data of a DSP circuit , wherein the CPU transmits a bank switching signal to the pair of bank memories.
And an operation instruction signal to the DSP circuit.
The DSP circuit supplies a signal when the operation instruction signal is activated.
Of the link memories specified by the bank switching signal
High-speed data read from any bank memory
Fourier transform and store the processing result in the bank memory
The calculation is continued while the calculation is completed.
Supply the operation end signal to the PU, and make the operation instruction signal non-
Wait until it becomes active and the operation instruction signal becomes non-active.
Is activated, the high stored in the bank memory is
A radar apparatus for transferring a fast Fourier transform result to the CPU .
から変換指令を受けて前記ＡＤ変換器の出力の書き込み
を直接制御するＤＭＡコントローラが接続してあること
を特徴とする請求項１記載のレーダ装置。2. The method according to claim 1, wherein the pair of bank memories includes the CPU.
2. The radar device according to claim 1, further comprising a DMA controller connected to the converter for directly controlling the writing of the output of the AD converter in response to a conversion command from the controller.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19332595A JP3209051B2 (en) | 1995-07-28 | 1995-07-28 | Radar equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19332595A JP3209051B2 (en) | 1995-07-28 | 1995-07-28 | Radar equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0943343A JPH0943343A (en) | 1997-02-14 |
| JP3209051B2 true JP3209051B2 (en) | 2001-09-17 |
Family
ID=16306033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19332595A Expired - Fee Related JP3209051B2 (en) | 1995-07-28 | 1995-07-28 | Radar equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3209051B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016208975A1 (en) * | 2015-06-25 | 2016-12-29 | 주식회사 디에스텍 | Vibration measuring device for calculating frequency in real time |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063211A (en) * | 1999-12-22 | 2001-07-09 | 송재인 | Apparatus for discriminating distance error of radar |
| JP4420743B2 (en) * | 2004-05-31 | 2010-02-24 | 富士通テン株式会社 | FM-CW radar equipment |
| JP5103816B2 (en) * | 2006-07-27 | 2012-12-19 | 株式会社デンソー | Signal processing device |
| JP4976443B2 (en) * | 2009-03-27 | 2012-07-18 | 古河電気工業株式会社 | Pulse radar equipment |
| JP2015119211A (en) * | 2013-12-16 | 2015-06-25 | 日本電信電話株式会社 | Information terminal device |
| KR102303236B1 (en) * | 2014-11-20 | 2021-09-16 | 현대모비스 주식회사 | FRCW radar system and the operating method |
| DE102015104776B4 (en) * | 2015-03-27 | 2023-08-31 | Infineon Technologies Ag | Method and device for processing radar signals |
| DE102019128073A1 (en) * | 2019-10-17 | 2021-04-22 | Infineon Technologies Ag | Processing of radar signals |
-
1995
- 1995-07-28 JP JP19332595A patent/JP3209051B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016208975A1 (en) * | 2015-06-25 | 2016-12-29 | 주식회사 디에스텍 | Vibration measuring device for calculating frequency in real time |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0943343A (en) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1602937B1 (en) | FMCW radar | |
| JP2768439B2 (en) | FM-CW type multi-beam radar device | |
| US5625362A (en) | Radar equipment and method for its operation | |
| US7652616B2 (en) | Target object detection system | |
| US20070152872A1 (en) | Reducing undesirable coupling of signal(s) between two or more signal paths in a radar system | |
| JP3209051B2 (en) | Radar equipment | |
| JP5630034B2 (en) | Radar apparatus and target detection method | |
| US20070152869A1 (en) | Multichannel processing of signals in a radar system | |
| US20070152874A1 (en) | Reducing undesirable coupling of signal(s) between two or more signal paths in a radar system | |
| JPH09152477A (en) | Fmcw radar device | |
| CN103364777A (en) | Radar apparatus, on-board radar system, and program | |
| US20180128917A1 (en) | Object detection in multiple radars | |
| US10345439B2 (en) | Object detection in multiple radars | |
| JPH0587915A (en) | Doppler-radar speed sensor | |
| JPH03154888A (en) | Fm-cw radar device | |
| JP2759576B2 (en) | FM radar equipment | |
| US10605892B2 (en) | System and method for pseudo randomized chirp scheduling for interference avoidance | |
| WO2022027320A1 (en) | Radar signal-based transmitting method and device | |
| KR20220000363A (en) | Method for operating a radar sensor in a motor vehicle | |
| US5014063A (en) | Integrated altimeter and doppler velocity sensor arrangement | |
| US20190086509A1 (en) | Synchronization of multiple radars start up time for interference mitigation | |
| US11709261B2 (en) | Radar device for vehicle, controlling method of radar device and radar system for vehicle | |
| US11802960B2 (en) | Phase correcting apparatus and method of transmission signal of vehicle radar, and vehicle radar apparatus with the same | |
| US10466346B2 (en) | Method and apparatus for continuous tracking in a multi-radar system | |
| JP2002071793A (en) | Radar device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010612 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |