JP3208823B2 - Print timing signal control circuit for serial printer - Google Patents
Print timing signal control circuit for serial printerInfo
- Publication number
- JP3208823B2 JP3208823B2 JP6488192A JP6488192A JP3208823B2 JP 3208823 B2 JP3208823 B2 JP 3208823B2 JP 6488192 A JP6488192 A JP 6488192A JP 6488192 A JP6488192 A JP 6488192A JP 3208823 B2 JP3208823 B2 JP 3208823B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- energization
- wire
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、シリアルプリンタの印
字タイミング信号制御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a print timing signal control circuit for a serial printer.
【0002】[0002]
【従来の技術】電磁エネルギーを利用し印字ワイヤを記
録紙に衝突させ、その衝撃力により記録を行うシリアル
インパクトプリンタは、コストパフォーマンスが優れて
おり広く市場に普及している。しかし、多数のワイヤピ
ンを同時に印字用紙面に衝突させることにより、印字時
の騒音が大きいといった問題があり、それを解決する技
術として特開昭56−144170号が開示されてい
る。図6及び図7は、特開昭56−144170号を説
明するものであり、図6(a)または(b)に示す様に
仮想垂直印字位置に対しθだけ傾けワイヤを配置し、図
7に示す遅延回路51〜54を介し通電信号をずらし、
時系列に供給することで図6(c)または(d)のよう
に仮想垂直位置に印字を行わせるものである。それによ
り、同時に多数ワイヤが動作することをさけ低騒音を実
現していた。2. Description of the Related Art A serial impact printer that uses electromagnetic energy to collide a printing wire with a recording paper and performs recording by the impact force is excellent in cost performance and widely used in the market. However, there is a problem that a large number of wire pins collide with the printing paper surface at the same time, resulting in a large noise at the time of printing. JP-A-56-144170 discloses a technique for solving the problem. FIG. 6 and FIG. 7 explain JP-A-56-144170. As shown in FIG. 6A or FIG. The energization signal is shifted through delay circuits 51 to 54 shown in
By supplying in chronological order, printing is performed at a virtual vertical position as shown in FIG. 6C or 6D. Thereby, low noise has been realized by avoiding simultaneous operation of many wires.
【0003】[0003]
【発明が解決しようとする課題】しかし従来例の遅延時
間回路による印字タイミング信号制御回路では、印字周
期内に仮想垂直位置の印字を完了してしまうことが必要
であり、高速での印字を優先させると遅延時間を十分と
れず各ワイヤの駆動が重なり、騒音を十分に低くするこ
とができない。また斜め配置の印字ヘッドの取り付け角
度θが図5に示すようにθに対してΔθだけ機械的にバ
ラついた場合、θ相当分の遅延量を設定しただけでは不
十分であるといった問題があった。However, in the conventional print timing signal control circuit using a delay time circuit, it is necessary to complete the printing of the virtual vertical position within the printing cycle, and high-speed printing is prioritized. If this is done, the delay time cannot be sufficient, and the driving of each wire overlaps, and the noise cannot be reduced sufficiently. Further, when the mounting angle θ of the obliquely arranged print head mechanically varies by Δθ with respect to θ as shown in FIG. 5, there is a problem that setting the delay amount corresponding to θ is not sufficient. Was.
【0004】本発明はこの様な問題に鑑みなされたもの
であって、その目的とするところは、高速印字時におい
ても遅延時間を十分とれ各ワイヤの駆動に重なりがなく
駆動できる回路を提供するとともに、印字ヘッド取り付
け時のばらつきをも吸収できる駆動回路を提供すること
にある。The present invention has been made in view of such a problem, and an object of the present invention is to provide a circuit which can take a sufficient delay time even at the time of high-speed printing and can drive each wire without overlapping. It is another object of the present invention to provide a drive circuit capable of absorbing variations at the time of attaching a print head.
【0005】[0005]
【課題を解決するための手段】本発明は、仮想垂直印字
位置に対し傾けてワイヤを配設した印字ヘッドを搭載
し、該傾き量に応じて時系列に各ワイヤを駆動し、もっ
て仮想垂直印字位置に印字を行うシリアルプリンタであ
って、前記仮想垂直印字位置に印字を行うためにすべて
のワイヤが順次駆動されることで定まる1期間中に、N
回(Nは2以上)生成される基本印字タイミング信号に
同期してワイヤ駆動のための通電を開始し、所定時間だ
け通電を行ってから該通電を終了する通電時間信号を、
前記基本印字タイミング信号毎に都度発生させること
で、前記1期間中にN回の前記通電時間信号を生成する
通電時間信号生成手段と、前記ワイヤ駆動のための各通
電開始タイミングを、前記ワイヤの傾き量に応じた遅延
時間に応じて順次遅延させていく通電開始遅延部と、同
通電終了タイミングを該遅延時間に応じて順次遅延させ
ていく通電終了遅延部とを有し、前記通電時間信号生成
手段により生成される通電時間信号を各ワイヤについて
順次遅延させていく遅延手段とを有し、前記遅延手段を
N個用意することで、前記1期間中にN回発生される基
本印字タイミング信号の都度、通電時間信号を順次遅延
させて生成し、ワイヤを駆動することが可能である。According to the present invention, there is provided a print head having wires arranged at an angle with respect to a virtual vertical printing position, and driving each of the wires in a time series according to the amount of the tilt. A serial printer for performing printing at a printing position, wherein N is determined during one period determined by sequentially driving all wires to perform printing at the virtual vertical printing position.
The energization for the wire drive is started in synchronization with the basic print timing signal generated N times (N is 2 or more).
An energization time signal generation unit that generates the N energization time signals during the one period by generating the energization time signal for each of the basic print timing signals, and an energization start timing for driving the wire, An energization start delay unit that sequentially delays the energization start timing according to the delay time according to the delay amount; and an energization end delay unit that sequentially delays the energization end timing according to the delay time. Delay means for sequentially delaying the energization time signal generated by the generation means for each wire, and by providing N delay means, a basic print timing signal generated N times during the one period In each case, the energization time signal can be sequentially delayed and generated to drive the wire.
【0006】[0006]
【作用】本発明のインパクトプリンタの印字タイミング
信号制御回路によれば、印字行方向に対する印字ヘッド
のワイヤ列の斜め設置角度により各ワイヤの駆動開始時
点をずらした遅延制御ができるため、印字品質を低下さ
せずに同時に印字するワイヤ数を減らした低騒音印字が
なされる。According to the print timing signal control circuit of the impact printer of the present invention, it is possible to perform the delay control in which the drive start time of each wire is shifted by the oblique installation angle of the wire array of the print head with respect to the print line direction, so that the print quality is improved. Low noise printing is performed without reducing the number of wires to be printed at the same time.
【0007】[0007]
【実施例】以下、本発明を実施例にしたがって説明す
る。図3は、本発明のインパクトプリンタの外観図であ
る。71はヘッド、76はインクリボン、72はプラテ
ンであり、図示していない印字用紙をプルトラクタ73
あるいは74に装着して印字がなされる。75のレリー
スレバーは、単票紙等の用紙に印字する際にトラクタに
よる紙送りをプラテン72と図示していない紙送りロー
ラーの摩擦力で送る方式に切り替える為に装備されてい
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to embodiments. FIG. 3 is an external view of the impact printer of the present invention. Reference numeral 71 denotes a head, reference numeral 76 denotes an ink ribbon, reference numeral 72 denotes a platen.
Alternatively, printing is performed by attaching the printer to the printer 74. The release lever 75 is provided to switch the paper feed by the tractor to the paper feed by the frictional force of the platen 72 and a paper feed roller (not shown) when printing on paper such as cut sheet paper.
【0008】図1に本発明の実施例の回路ブロック図を
示す。印字データは高速の印字に対応するため印字タイ
ミング毎に印字データに応じて印字データNレジスタ1
と印字データHレジスタ2の2つに交互に格納される。
3は印字モードに応じて各ワイヤの印字タイミング信号
の遅延量データを記憶する遅延量レジスタで、印字モー
ドに応じた基本遅延量レジスタ42と、印字ヘッドの取
り付け角度θに対する印字ヘッドのバラつき角度Δθに
対応した補正時間を記憶する補正量レジスタ43を加算
器44で加算した結果を記憶している。30は図示せぬ
外部の制御回路から印字モードに応じて出力される基本
印字タイミング信号PTSに同期して、印字ヘッドの通
電時間を決める通電時間信号HPW1とHPW2を生成
する通電時間生成回路である。尚、通電信号HPW1と
HPW2は基本印字タイミング信号PTSに対し交互に
出力され、通電信号HPW1は印字データNレジスタ1
のデータに対する通電信号で、通電信号HPW2は印字
データHレジスタ2のデータに対する通電信号である。
これは、後述するが、高速印字時においても遅延時間を
十分とれ各ワイヤの駆動に重なりがなく駆動できるよう
にする為のものである。FIG. 1 shows a circuit block diagram of an embodiment of the present invention. The print data corresponds to the print data at each print timing in order to correspond to high-speed printing.
And the print data H register 2 are stored alternately.
Reference numeral 3 denotes a delay amount register for storing delay amount data of a print timing signal of each wire in accordance with the print mode, a basic delay amount register 42 in accordance with the print mode, and a variation angle Δθ of the print head with respect to the mounting angle θ of the print head. The result of the addition by the adder 44 to the correction amount register 43 for storing the correction time corresponding to. Reference numeral 30 denotes an energization time generation circuit that generates energization time signals HPW1 and HPW2 that determine the energization time of the print head in synchronization with a basic print timing signal PTS output from an external control circuit (not shown) according to the print mode. . The energizing signals HPW1 and HPW2 are output alternately with respect to the basic print timing signal PTS.
The energizing signal HPW2 is an energizing signal for the data of the print data H register 2.
As will be described later, this is to ensure a sufficient delay time even at the time of high-speed printing so that each wire can be driven without overlapping.
【0009】6は通電開始時刻を遅らせる為の遅延時間
を生成する8ビットカウンタで通電時間信号HPW1の
立ち下がりエッジにより、遅延量レジスタ3の値をカウ
ント値とし設定し、基準クロック信号CLOCKで減算
動作を開始する。減算結果カウント値が0となると出力
信号を発し、遅延量レジスタ3よりカウント値を再設定
しカウント動作を繰り返す。つまり、8ビットカウンタ
6からの出力信号は遅延量レジスタ3で設定した時間ご
とに出力される。該出力信号をクロックとし、4ビット
カウンタ10は制御レジスタからの信号に基づき加算あ
るいは減算動作を行う。4ビットカウンタ10の出力
は、10進デコーダ14でデコードされ、遅延時間間隔
で切り替わる9個の出力Y0C〜Y8Cにより、印字デ
ータNレジスタ1のデータをビットごと時系列にフィリ
ップフロップ18〜20に記憶(FS1〜FS9)し、
各印字ワイヤの駆動を開始する。10進デコーダ14の
出力Y9Cは、4ビットカウンタ10のカウント値を初
期設定するとともに通電開始信号HPW1の立ち下がり
エッジが入力されるまで8ビットカウンタ6の動作を停
止する信号となっている。Reference numeral 6 denotes an 8-bit counter for generating a delay time for delaying the energization start time. The value of the delay amount register 3 is set as a count value at the falling edge of the energization time signal HPW1, and is subtracted by the reference clock signal CLOCK. Start operation. When the count value of the subtraction result becomes 0, an output signal is generated, the count value is reset from the delay amount register 3, and the count operation is repeated. That is, the output signal from the 8-bit counter 6 is output at every time set by the delay amount register 3. Using the output signal as a clock, the 4-bit counter 10 performs an addition or subtraction operation based on a signal from the control register. The output of the 4-bit counter 10 is decoded by the decimal decoder 14, and the data of the print data N register 1 is stored in the flop-flops 18 to 20 in a time series for each bit by nine outputs Y0C to Y8C which are switched at a delay time interval. (FS1 to FS9),
The drive of each print wire is started. The output Y9C of the decimal decoder 14 is a signal that initializes the count value of the 4-bit counter 10 and stops the operation of the 8-bit counter 6 until the falling edge of the energization start signal HPW1 is input.
【0010】7は通電終了時刻を遅らせる為の遅延時間
を生成する8ビットカウンタで通電時間信号HPW1の
立ち上がり信号により、遅延量レジスタ3の値をカウン
ト値とし設定し、基準クロック信号CLOCKで減算動
作を開始する。減算結果カウント値が0となると出力信
号を発し、遅延量レジスタ3よりカウント値を再設定し
カウント動作を繰り返す。つまり、8ビットカウンタ7
からの出力信号は遅延量レジスタ3で設定した時間ごと
に出力される。該出力信号をクロックとし、4ビットカ
ウンタ11は制御レジスタからの信号に基づき加算ある
いは減算動作をする。4ビットカウンタ11の出力は、
10進デコーダ15でデコードされ、遅延時間間隔で切
り替わる9個の出力Y0R〜Y8Rにより、時系列にフ
ィリップフロップ18〜20をリセットし各印字ワイヤ
の駆動を停止する。10進デコーダ14の出力Y9R
は、4ビットカウンタ11のカウント値を初期設定する
とともに通電開始信号HPW1が立ち上がりエッジが入
力されるまで8ビットカウンタ7の動作を停止する信号
となっている。Reference numeral 7 denotes an 8-bit counter for generating a delay time for delaying the energization end time, sets the value of the delay amount register 3 as a count value by a rising signal of the energization time signal HPW1, and performs a subtraction operation by the reference clock signal CLOCK. To start. When the count value of the subtraction result becomes 0, an output signal is generated, the count value is reset from the delay amount register 3, and the count operation is repeated. That is, the 8-bit counter 7
Is output at every time set by the delay amount register 3. Using the output signal as a clock, the 4-bit counter 11 performs an addition or subtraction operation based on a signal from the control register. The output of the 4-bit counter 11 is
Nine outputs Y0R to Y8R, which are decoded by the decimal decoder 15 and switched at delay time intervals, reset the flip-flops 18 to 20 in time series and stop driving of each print wire. Output Y9R of decimal decoder 14
Is a signal that initializes the count value of the 4-bit counter 11 and stops the operation of the 8-bit counter 7 until the energization start signal HPW1 receives a rising edge.
【0011】通電開始信号HPW2に対する動作も全く
同様であり、印字データHレジスタ2のデータは、遅延
量レジスタ3で設定された遅延時間量でビットごと時系
列にフィリップフロップ21〜23に記憶(HS1〜H
S9)され、通電時間の間保持されリセットされる構成
となっている。The operation for the energization start signal HPW2 is exactly the same, and the data of the print data H register 2 is stored in the flip-flops 21 to 23 in bit sequence in a time series with the delay time amount set in the delay amount register 3 (HS1). ~ H
S9), and is held and reset during the energization time.
【0012】尚、FS1とHS1、FS2とHS2、・
・・、FS9とHS9は、各々論理和がとられワイヤ#
1〜#9の駆動信号HD1〜HD9となり、図4に示す
駆動回路に入力され各ワイヤを駆動する。尚、図4にお
いて、Q1はワイヤを駆動するトランジスタで、ツェナ
ーダイオードZD1とダイオードD1はトランジスタQ
1のオフ時に発生する逆起電力を吸収する回路を構成す
るものである。FS1 and HS1, FS2 and HS2,.
.., FS9 and HS9 are ORed and wire #
Drive signals HD1 to HD9 of # 1 to # 9 are input to the drive circuit shown in FIG. 4 to drive each wire. In FIG. 4, Q1 is a transistor for driving a wire, and Zener diode ZD1 and diode D1 are transistors Q1.
1 constitutes a circuit for absorbing the back electromotive force generated when the switch 1 is off.
【0013】次にこの様に構成した装置の動作を図2の
タイミングチャートを基に説明する。Next, the operation of the above-configured apparatus will be described with reference to the timing chart of FIG.
【0014】図2は、図5に示す印字ヘッド背面側から
印字用紙に向かう方向に対して右にθ傾いたヘッドを矢
印の方向に走査させる場合の制御を説明している。この
場合、制御レジスタ4には、図示せぬ制御回路から4ビ
ットアップダウンカウンタ10〜13に加算動作を行う
信号が入力されており、カウント初期値は−1となって
いる。印字データNレジスタ1に印字データを書き込み
印字基本タイミング信号PTSを入力すると、同時に通
電時間生成回路30から通電時間信号HPW1が出力さ
れ、該通電時間信号HPW1の立ち下がりエッジにより
8ビットカウンタ6で遅延時間tdの計時管理が開始さ
れる。遅延時間tdが経過すると8ビットカウンタ6か
ら4ビットアップダウンカウンタ10をカウントアップ
する信号が出力され、カウント値は0となる。すると1
0進デコーダ14の出力信号YOCが出力され、印字デ
ータNレジスタ1に記憶されているワイヤ#1のデータ
をフィリップフロップ18にFS1とし記憶する。更に
遅延時間tdが経過すると8ビットカウンタ6から4ビ
ットアップダウンカウンタ10をカウントアップする信
号が出力され、カウント値は1となる。すると10進デ
コーダ14の出力信号Y1Cが出力され、印字データN
レジスタ1に記憶されているワイヤ#2のデータをフィ
リップフロップ19にFS2とし記憶する。このように
遅延時間td間隔で時系列にワイヤ#3〜#9のデータ
も記憶されていく。ワイヤ#9のデータをFS9とし記
憶後、遅延時間tdが経過すると4ビットアップダウン
カウンタ10のカウント値は9となり10進デコーダ1
4の出力信号Y9Cが出力され、8ビットカウンタ6の
遅延時間tdの計時管理を停止させるとともに4ビット
アップダウンカウンタ10のカウント値を初期値の−1
に再設定する。FIG. 2 illustrates the control in the case where the head tilted to the right by θ with respect to the direction toward the print paper from the back side of the print head shown in FIG. In this case, a signal for performing an addition operation to the 4-bit up / down counters 10 to 13 from a control circuit (not shown) is input to the control register 4, and the initial count value is -1. When the print data is written to the print data N register 1 and the print basic timing signal PTS is input, the power-on time signal HPW1 is output from the power-on time generation circuit 30 at the same time. The time management of the time td is started. When the delay time td has elapsed, a signal for counting up the 4-bit up / down counter 10 is output from the 8-bit counter 6 and the count value becomes 0. Then 1
The output signal YOC of the 0-ary decoder 14 is output, and the data of the wire # 1 stored in the print data N register 1 is stored in the flip-flop 18 as FS1. When the delay time td further elapses, a signal for counting up the 4-bit up / down counter 10 is output from the 8-bit counter 6, and the count value becomes 1. Then, the output signal Y1C of the decimal decoder 14 is output, and the print data N
The data of the wire # 2 stored in the register 1 is stored in the flip-flop 19 as FS2. In this manner, the data of the wires # 3 to # 9 are also stored in a time series at the delay time td intervals. After the data of wire # 9 is stored as FS9, when the delay time td elapses, the count value of the 4-bit up / down counter 10 becomes 9 and the decimal decoder 1
The output signal Y9C of 4 is output, the time management of the delay time td of the 8-bit counter 6 is stopped, and the count value of the 4-bit up / down counter 10 is reduced to the initial value of -1.
Reset to.
【0015】通電時間信号HPW1が立ち上がると、今
度は8ビットカウンタ7で遅延時間tdの計時管理が開
始される。遅延時間tdが経過すると8ビットカウンタ
7から4ビットアップダウンカウンタ11をカウントア
ップする信号が出力され、カウント値は0となる。する
と10進デコーダ15の出力信号YORが出力され、フ
ィリップフロップ18に記憶されたワイヤ#1の印字デ
ータFS1をクリアする。更に遅延時間tdが経過する
と8ビットカウンタ7から4ビットアップダウンカウン
タ11をカウントアップする信号が出力され、カウント
値は1となる。すると10進デコーダ15の出力信号Y
1Rが出力され、フィリップフロップ19に記憶された
ワイヤ#2の印字データFS2をクリアする。このよう
に遅延時間td間隔で時系列にワイヤ#3〜#9の印字
データもクリアされていく。ワイヤ#9の印字データF
S9をクリア後、遅延時間tdが経過すると4ビットア
ップダウンカウンタ11のカウント値は9となり10進
デコーダ15の出力信号Y9Cが出力され、8ビットカ
ウンタ7の遅延時間tdの計時管理を停止させるととも
に4ビットアップダウンカウンタ11のカウント値を初
期値の−1に再設定する。次の印字データの書き込み
は、印字データHレジスタ2に対し行う。これは、印字
基本タイミング信号PTSの入力に対し、今度は通電時
間信号HPW2が出力される為である。動作は全く同様
でありワイヤ#1〜#9の印字データは、遅延時間td
の間隔で時系列にHS1〜HS9として記憶されてい
く。When the power-on time signal HPW1 rises, the 8-bit counter 7 starts time management of the delay time td. When the delay time td has elapsed, a signal for counting up the 4-bit up / down counter 11 is output from the 8-bit counter 7 and the count value becomes 0. Then, the output signal YOR of the decimal decoder 15 is output, and the print data FS1 of the wire # 1 stored in the flip-flop 18 is cleared. When the delay time td further elapses, a signal for counting up the 4-bit up / down counter 11 is output from the 8-bit counter 7, and the count value becomes 1. Then, the output signal Y of the decimal decoder 15
1R is output, and the print data FS2 of wire # 2 stored in the flip-flop 19 is cleared. In this way, the print data of the wires # 3 to # 9 is also cleared in time series at the delay time td intervals. Print data F of wire # 9
When the delay time td elapses after S9 is cleared, the count value of the 4-bit up / down counter 11 becomes 9, the output signal Y9C of the decimal decoder 15 is output, and the time management of the delay time td of the 8-bit counter 7 is stopped. The count value of the 4-bit up / down counter 11 is reset to the initial value of -1. The writing of the next print data is performed to the print data H register 2. This is because the energization time signal HPW2 is output in response to the input of the print basic timing signal PTS. The operation is exactly the same, and the print data of the wires # 1 to # 9 is the delay time td
Are stored in a time series as HS1 to HS9.
【0016】この様に通電時間信号HPW1、HPW2
を交互に出力することにより通電時間と遅延時間の積算
値は最大基本印字タイミング周期の2倍迄許容でき、高
速印字においても十分な遅延が可能となる。As described above, the energization time signals HPW1, HPW2
Are alternately output, the integrated value of the power-on time and the delay time can be allowed up to twice the maximum basic printing timing cycle, and a sufficient delay can be achieved even in high-speed printing.
【0017】[0017]
【発明の効果】本発明のインパクトプリンタの印字タイ
ミング信号制御回路によれば、印字行方向に対して印字
ヘッドを斜めに配置した印字機構のインパクトプリンタ
を高速印字させても、各ワイヤの印字タイミング信号を
印字行方向に対する印字ヘッドの設置角度のバラつきの
補正も含めて十分な遅延をもたせ制御できるため、同時
に印字するワイヤ数を減らすことができ、印字品質を低
下させず低騒音化が可能となる。According to the print timing signal control circuit of the impact printer of the present invention, even if the impact printer of the printing mechanism in which the print head is arranged obliquely with respect to the print line direction performs high-speed printing, the print timing of each wire can be controlled. Signals can be controlled with a sufficient delay, including correction for variations in the installation angle of the print head with respect to the print line direction, so the number of wires to be printed at the same time can be reduced and noise can be reduced without lowering print quality. Become.
【図1】本発明の実施例の回路ブロック図。FIG. 1 is a circuit block diagram of an embodiment of the present invention.
【図2】本発明の実施例の制御タイミング信号図。FIG. 2 is a control timing signal diagram according to the embodiment of the present invention.
【図3】本発明の実施例のインパクトプリンタの外観
図。FIG. 3 is an external view of the impact printer according to the embodiment of the present invention.
【図4】本発明に実施例のソレノイド駆動回路図。FIG. 4 is a diagram of a solenoid drive circuit according to an embodiment of the present invention.
【図5】本発明の実施例のインパクトワイヤ配置図。FIG. 5 is an impact wire layout diagram of the embodiment of the present invention.
【図6】従来例のインパクトワイヤ配置図。FIG. 6 is a layout diagram of a conventional impact wire.
【図7】従来例の制御方法の説明図。FIG. 7 is an explanatory diagram of a control method of a conventional example.
1 印字データNレジスタ 2 印字データHレジスタ 3 遅延量レジスタ 4 制御レジスタ 6〜9 8ビットカウンタ 10〜13 4ビットアップダウンカウンタ 14〜17 10進デコーダ 18〜23 フリップフロップ 42 基本遅延量レジスタ 43 補正量レジスタ 44 加算器 REFERENCE SIGNS LIST 1 print data N register 2 print data H register 3 delay amount register 4 control register 6 to 9 8 bit counter 10 to 13 4 bit up / down counter 14 to 17 decimal decoder 18 to 23 flip-flop 42 basic delay amount register 43 correction amount Register 44 adder
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) B41J 2/255 B41J 2/51 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) B41J 2/255 B41J 2/51
Claims (4)
配設した印字ヘッドを搭載し、該傾き量に応じて時系列
に各ワイヤを駆動し、もって仮想垂直印字位置に印字を
行うシリアルプリンタであって、 前記仮想垂直印字位置に印字を行うためにすべてのワイ
ヤが順次駆動されることで定まる1期間中に、N回(N
は2以上)生成される基本印字タイミング信号に同期し
てワイヤ駆動のための通電を開始し、所定時間だけ通電
を行ってから該通電を終了する通電時間信号を、前記基
本印字タイミング信号毎に都度発生させることで、前記
1期間中にN回の前記通電時間信号を生成する通電時間
信号生成手段と、 前記ワイヤ駆動のための各通電開始タイミングを、前記
ワイヤの傾き量に応じた遅延時間に応じて順次遅延させ
ていく通電開始遅延部と、同通電終了タイミングを該遅
延時間に応じて順次遅延させていく通電終了遅延部とを
有し、前記通電時間信号生成手段により生成される通電
時間信号を各ワイヤについて順次遅延させていく遅延手
段と、 を有し、前記遅延手段をN個用意することで、前記1期
間中にN回発生される基本印字タイミング信号の都度、
通電時間信号を順次遅延させて生成し、ワイヤを駆動す
ることが可能であるシリアルプリンタ。1. A serial printer for mounting a print head having wires arranged at an angle to a virtual vertical print position, driving each wire in a time series according to the amount of tilt, and printing at the virtual vertical print position. In one period determined by sequentially driving all the wires in order to perform printing at the virtual vertical printing position, N times (N
The energization for the wire drive is started in synchronization with the generated basic print timing signal, and the energization time signal for terminating the energization after performing the energization for a predetermined time is provided for each of the basic print timing signals. An energization time signal generating means for generating the energization time signal N times during the one period by generating the energization time signal each time; and setting the energization start timing for driving the wire to a delay time corresponding to the amount of inclination of the wire. And an energization end delay unit for sequentially delaying the energization end timing in accordance with the delay time, wherein the energization generated by the energization time signal generation means is provided. A delay means for sequentially delaying a time signal for each wire, and by providing N pieces of the delay means, a basic print timing signal generated N times during the one period Each time,
A serial printer that can generate the energization time signal by sequentially delaying it and drive the wire.
っており、前記遅延手段は該印字モードに応じて異なる
遅延時間を設定する請求項1記載のシリアルプリンタ。2. The serial printer according to claim 1, wherein said delay time differs according to a print mode, and said delay means sets a different delay time according to said print mode.
を基に、印字ヘッド取り付け時に生じる前記ワイヤ配列
の傾き量のずれ分を補正して遅延時間を設定する請求項
1記載のシリアルプリンタ。3. The serial printer according to claim 1, wherein said delay means sets a delay time by correcting a deviation of the inclination amount of said wire arrangement generated at the time of attaching the print head based on the inclination amount of said print head. .
1に記載のシリアルプリンタ。4. The serial printer according to claim 1, wherein said N is 2.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6488192A JP3208823B2 (en) | 1992-03-23 | 1992-03-23 | Print timing signal control circuit for serial printer |
US08/033,037 US5385414A (en) | 1992-03-23 | 1993-03-18 | Printing head and its drive timing control circuit for impact printer |
EP93104525A EP0562477B1 (en) | 1992-03-23 | 1993-03-19 | Printing head and its drive timing control circuit for impact printer |
DE69310975T DE69310975T2 (en) | 1992-03-23 | 1993-03-19 | Printhead and its timing circuit for impact printers |
HK98102224A HK1003110A1 (en) | 1992-03-23 | 1998-03-17 | Printing head and its drive timing control circuit for impact printer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6488192A JP3208823B2 (en) | 1992-03-23 | 1992-03-23 | Print timing signal control circuit for serial printer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05261976A JPH05261976A (en) | 1993-10-12 |
JP3208823B2 true JP3208823B2 (en) | 2001-09-17 |
Family
ID=13270900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6488192A Expired - Lifetime JP3208823B2 (en) | 1992-03-23 | 1992-03-23 | Print timing signal control circuit for serial printer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3208823B2 (en) |
-
1992
- 1992-03-23 JP JP6488192A patent/JP3208823B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05261976A (en) | 1993-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0121718B2 (en) | ||
JPS58119883A (en) | Controller for striking timing of printing hammer | |
JP3208823B2 (en) | Print timing signal control circuit for serial printer | |
JPS6349634B2 (en) | ||
JPS59150768A (en) | Method for driving line thermal head | |
JP3097711B2 (en) | Impact dot printer | |
JPS59396B2 (en) | Dot matrix type serial printer | |
JP3441905B2 (en) | Recording apparatus and control method thereof | |
JPS6330154B2 (en) | ||
JP3132733B2 (en) | Driving method of dot print head | |
JP3273731B2 (en) | Printer | |
JPS5832933Y2 (en) | Half dot print control device | |
JPH0825300B2 (en) | Image forming device | |
JP3100782B2 (en) | Drive control device for dot print head | |
JPH03293171A (en) | Method for controlling printing of perfecting dot matrix printer | |
JPS6220035B2 (en) | ||
JPS596238B2 (en) | electronic typewriter | |
JP3139166B2 (en) | Thermal head drive circuit | |
JPS60214157A (en) | Printer | |
JPH01304967A (en) | Bar code printing system | |
JP2869256B2 (en) | Driving method of dot print head | |
JPH0325115B2 (en) | ||
JPS60183163A (en) | Variable control of character pitch for dot printer | |
JPS59215878A (en) | Printing-controlling method | |
JPS59395B2 (en) | Dot matrix type serial printer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100713 |