JP3208312B2 - テーパ導波路及びその製造方法 - Google Patents
テーパ導波路及びその製造方法Info
- Publication number
- JP3208312B2 JP3208312B2 JP31291995A JP31291995A JP3208312B2 JP 3208312 B2 JP3208312 B2 JP 3208312B2 JP 31291995 A JP31291995 A JP 31291995A JP 31291995 A JP31291995 A JP 31291995A JP 3208312 B2 JP3208312 B2 JP 3208312B2
- Authority
- JP
- Japan
- Prior art keywords
- tapered
- dielectric layer
- layer
- waveguide
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、光集積回路素子に
おけるテーパ導波路及びその製造方法に関するものであ
る。
おけるテーパ導波路及びその製造方法に関するものであ
る。
【0002】
【従来の技術】近年、光学部品の小型化・集積化が進め
られ、サブミクロンオーダーの微細加工技術も確立され
てきた。通常の成膜やエッチングによる製造方法では、
その速度をできるだけ均一にし、成膜厚さやエッチング
深さを均一にする、つまり基板と平行な面での加工を行
い、その面内での分布を抑えるのが一般的であるが、場
合によっては意図的にそれらの速度に分布をもたせ、テ
ーパ状の構造を加工することがある。
られ、サブミクロンオーダーの微細加工技術も確立され
てきた。通常の成膜やエッチングによる製造方法では、
その速度をできるだけ均一にし、成膜厚さやエッチング
深さを均一にする、つまり基板と平行な面での加工を行
い、その面内での分布を抑えるのが一般的であるが、場
合によっては意図的にそれらの速度に分布をもたせ、テ
ーパ状の構造を加工することがある。
【0003】光導波路中のテーパ形状部分(テーパ導波
路)には、上記のような加工方法が応用されているが、
テーパ導波路はその厚さ方向へ損失なく光を曲げたり、
実効屈折率の異なる領域の境界を損失なく横切らせたり
する場合に利用される重要な構造である。
路)には、上記のような加工方法が応用されているが、
テーパ導波路はその厚さ方向へ損失なく光を曲げたり、
実効屈折率の異なる領域の境界を損失なく横切らせたり
する場合に利用される重要な構造である。
【0004】テーパ導波路においてそのテーパ形状は、
ドライまたはウェットエッチング、イオンミリング、切
削などの加工法や、あるいは公知の成膜技術であるスパ
ッタ法、蒸着法、CVD法などにおいて一部を遮蔽する
ことにより、その遮蔽部への粒子の回り込みを利用する
シャドウマスク法により作製される。ここではエッチン
グ法とシャドウマスク法について図を用いて説明する。
ドライまたはウェットエッチング、イオンミリング、切
削などの加工法や、あるいは公知の成膜技術であるスパ
ッタ法、蒸着法、CVD法などにおいて一部を遮蔽する
ことにより、その遮蔽部への粒子の回り込みを利用する
シャドウマスク法により作製される。ここではエッチン
グ法とシャドウマスク法について図を用いて説明する。
【0005】図7は、特開平4−55802号公報に開
示されている、エッチングによるテーパ形状作製工程を
示したものである。Si基板51上に熱酸化SiO2 膜
52があり、この上にエッチング速度を制御できる第2
のSiO2 膜53、さらにその上にはフォトレジスト5
4がパターニングされている。熱酸化SiO2 膜52は
光導波路のバッファ層として機能する。適当なエッチャ
ントによってこれらのSiO2 膜のエッチングを行う
と、第2のSiO2 膜53は熱酸化SiO2 膜52より
エッチング速度が大きいため、先にエッチングされてい
く。ところが、この下の熱酸化SiO2 膜52は比較的
エッチング速度が小さいため徐々にエッチングが進行
し、エッチャントに触れた時間に比例してエッチングさ
れることになる。従って、図7(F)のごとくSiO2
膜52のうちフォトレジスト54に覆われていない部分
は大きく、その内側は小さくエッチングされるようにな
り、結果的に図7(H)に示すようなテーパ形状部55
が得られる。56は、これらの構造の上に積層される光
導波路である。
示されている、エッチングによるテーパ形状作製工程を
示したものである。Si基板51上に熱酸化SiO2 膜
52があり、この上にエッチング速度を制御できる第2
のSiO2 膜53、さらにその上にはフォトレジスト5
4がパターニングされている。熱酸化SiO2 膜52は
光導波路のバッファ層として機能する。適当なエッチャ
ントによってこれらのSiO2 膜のエッチングを行う
と、第2のSiO2 膜53は熱酸化SiO2 膜52より
エッチング速度が大きいため、先にエッチングされてい
く。ところが、この下の熱酸化SiO2 膜52は比較的
エッチング速度が小さいため徐々にエッチングが進行
し、エッチャントに触れた時間に比例してエッチングさ
れることになる。従って、図7(F)のごとくSiO2
膜52のうちフォトレジスト54に覆われていない部分
は大きく、その内側は小さくエッチングされるようにな
り、結果的に図7(H)に示すようなテーパ形状部55
が得られる。56は、これらの構造の上に積層される光
導波路である。
【0006】図8は、Journal of Lightwave Technolog
y(Vol.8,No.4,pp587-593,April 1990)に開示されたシ
ャドウマスク法の原理を示すものである。金属製のマス
ク61が、スペーサ62によって基板63からある間隔
を保って配置されている。この状態で上方から成膜を行
うと、マスク61の陰になる部分に成膜粒子が回り込む
ことによって膜厚に分布ができ、図示するようなテーパ
状の構造部分64が得られる。テーパの形状は、マスク
61の断面形状やマスク〜基板距離、成膜粒子源の大き
さと基板からの距離などによって決まるが、基本的には
成膜粒子の飛来方向が下方だけでなく斜めのものがある
ために、マスク61の陰が不鮮明になることに起因す
る。
y(Vol.8,No.4,pp587-593,April 1990)に開示されたシ
ャドウマスク法の原理を示すものである。金属製のマス
ク61が、スペーサ62によって基板63からある間隔
を保って配置されている。この状態で上方から成膜を行
うと、マスク61の陰になる部分に成膜粒子が回り込む
ことによって膜厚に分布ができ、図示するようなテーパ
状の構造部分64が得られる。テーパの形状は、マスク
61の断面形状やマスク〜基板距離、成膜粒子源の大き
さと基板からの距離などによって決まるが、基本的には
成膜粒子の飛来方向が下方だけでなく斜めのものがある
ために、マスク61の陰が不鮮明になることに起因す
る。
【0007】シャドウマスク法の応用として、特開平7
−134216号に開示された図9に示す作製方法も知
られている。フォトレジストパターン71の形成された
基板72は、成膜装置の成膜粒子源75と試料テーブル
76との間に立て掛けられるように位置されている。こ
のように立て掛けることで、冷却されている試料テーブ
ル76から基板72が離れてしまうため、熱伝導性のよ
い金属製の治具74で基板72はセットする。成膜中
は、成膜粒子79は基板72上のフォトレジストパター
ン71に対して斜め方向から飛来し、フォトレジストの
ない基板表面に、陰に相当する膜厚分布をもちながら積
層されていく。成膜後はリフトオフと呼ばれる操作を行
う。具体的には、フォトレジストが可溶なアセトンなど
の溶剤でフォトレジストパターン71とその上に積層し
た不要な膜78を除去し、目的のテーパ形状端をもつ膜
77を得る。
−134216号に開示された図9に示す作製方法も知
られている。フォトレジストパターン71の形成された
基板72は、成膜装置の成膜粒子源75と試料テーブル
76との間に立て掛けられるように位置されている。こ
のように立て掛けることで、冷却されている試料テーブ
ル76から基板72が離れてしまうため、熱伝導性のよ
い金属製の治具74で基板72はセットする。成膜中
は、成膜粒子79は基板72上のフォトレジストパター
ン71に対して斜め方向から飛来し、フォトレジストの
ない基板表面に、陰に相当する膜厚分布をもちながら積
層されていく。成膜後はリフトオフと呼ばれる操作を行
う。具体的には、フォトレジストが可溶なアセトンなど
の溶剤でフォトレジストパターン71とその上に積層し
た不要な膜78を除去し、目的のテーパ形状端をもつ膜
77を得る。
【0008】
【発明が解決しようとする課題】蒸着、スパッタリン
グ、CVD等の堆積成膜法によって積層する膜は、熱酸
化法を用いる場合に比べて材料が広く選択できるという
利点がある。しかしながら、これらの材料によって形成
した膜は、例えば熱酸化法によるSiO2 膜に比べると
粒界が発生しやすく、一般的に表面が粗く多孔質であ
り、さらにエッチングによりテーパ面は加工前の表面に
比べて表面粗度が増大するため、この方法で作製したテ
ーパ導波路の光学的損失は、熱酸化SiO2膜の場合に
比べて大きくなるという問題点があり、材料が限定され
ているのが現状であった。また、エッチング速度を制御
するために使用したSiO2 膜の除去工程の際、テーパ
部分にそれぞれの材料のエッチングレートの違いによる
段差が生じてしまい、これもまたテーパ導波路の光学的
損失に大きく影響していた。
グ、CVD等の堆積成膜法によって積層する膜は、熱酸
化法を用いる場合に比べて材料が広く選択できるという
利点がある。しかしながら、これらの材料によって形成
した膜は、例えば熱酸化法によるSiO2 膜に比べると
粒界が発生しやすく、一般的に表面が粗く多孔質であ
り、さらにエッチングによりテーパ面は加工前の表面に
比べて表面粗度が増大するため、この方法で作製したテ
ーパ導波路の光学的損失は、熱酸化SiO2膜の場合に
比べて大きくなるという問題点があり、材料が限定され
ているのが現状であった。また、エッチング速度を制御
するために使用したSiO2 膜の除去工程の際、テーパ
部分にそれぞれの材料のエッチングレートの違いによる
段差が生じてしまい、これもまたテーパ導波路の光学的
損失に大きく影響していた。
【0009】さらにエッチングによるテーパの加工にお
いては、エッチャント中のイオンが基板に侵入したりエ
ッチング自体が基板にまで及んだりして、基板に与える
これらの影響が素子特性の変動を引き起こすことがあっ
た。
いては、エッチャント中のイオンが基板に侵入したりエ
ッチング自体が基板にまで及んだりして、基板に与える
これらの影響が素子特性の変動を引き起こすことがあっ
た。
【0010】シャドウマスク法によって得られるテーパ
は、マスクやギャップが1mm程度であることからテー
パ長が数mmとなり、素子の小型化、集積化の妨げにな
っていた。さらにこの方法で用いるシャドウマスクの取
り付けと取り外し、洗浄などの作業のため量産が困難で
あるという問題点があった。
は、マスクやギャップが1mm程度であることからテー
パ長が数mmとなり、素子の小型化、集積化の妨げにな
っていた。さらにこの方法で用いるシャドウマスクの取
り付けと取り外し、洗浄などの作業のため量産が困難で
あるという問題点があった。
【0011】斜め方向からの成膜を応用した場合には、
素子内での成膜材料の膜厚分布や屈折率分布がしばしば
問題点となっていた。
素子内での成膜材料の膜厚分布や屈折率分布がしばしば
問題点となっていた。
【0012】これらの問題点に鑑み本発明では、表面粗
度の増大が少なく段差を有しないテーパ導波路、及びテ
ーパ材料の選択が広いという利点をいかしつつ、エッチ
ングによるテーパ加工により表面粗度が増大することな
く、段差も残ることのないテーパ導波路の製造方法、さ
らにはテーパ加工の際の半導体基板へのダメージがなく
大量生産に適したテーパ導波路の製造方法を提供するこ
とを目的としている。
度の増大が少なく段差を有しないテーパ導波路、及びテ
ーパ材料の選択が広いという利点をいかしつつ、エッチ
ングによるテーパ加工により表面粗度が増大することな
く、段差も残ることのないテーパ導波路の製造方法、さ
らにはテーパ加工の際の半導体基板へのダメージがなく
大量生産に適したテーパ導波路の製造方法を提供するこ
とを目的としている。
【0013】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、半導体基板上にテーパ形状部分を有す
る誘電体層を介して光導波路層を設けるとともに、テー
パ端の基板部分に光検出器を設けたテーパ導波路の製造
方法において、前記誘電体層を堆積により成膜する工程
と、成膜した誘電体層の一部をエッチングによりテーパ
形状に加工する工程と、エッジの研摩ダレを作って該エ
ッチング表面を研磨することにより、表面が滑らかでか
つ傾斜の緩やかなテーパ形状部分とする工程と、該誘電
体層上に光導波路層を積層する工程と、を有することを
特徴とする。
め、本発明では、半導体基板上にテーパ形状部分を有す
る誘電体層を介して光導波路層を設けるとともに、テー
パ端の基板部分に光検出器を設けたテーパ導波路の製造
方法において、前記誘電体層を堆積により成膜する工程
と、成膜した誘電体層の一部をエッチングによりテーパ
形状に加工する工程と、エッジの研摩ダレを作って該エ
ッチング表面を研磨することにより、表面が滑らかでか
つ傾斜の緩やかなテーパ形状部分とする工程と、該誘電
体層上に光導波路層を積層する工程と、を有することを
特徴とする。
【0014】また、本発明では、半導体基板上にテーパ
形状部分を有する誘電体層を介して光導波路層を設ける
とともに、テーパ端の基板部分に光検出器を設けたテー
パ導波路の製造方法において、前記誘電体層を堆積によ
り成膜する工程と、成膜した誘電体層の一部をエッチン
グによりテーパ形状に加工する工程と、該加工した誘電
体層上にSOGを充填する工程と、該SOGを研磨する
ことにより表面が滑らかでかつ傾斜の緩やかなテーパ形
状部分とする工程と、該誘電体層上に光導波路層を積層
する工程と、を有することを特徴とする。また、本発明
では、半導体基板上にテーパ形状部分を有する誘電体層
を介して光導波路層を設けるとともに、テーパ端の基板
部分に光検出器を設けたテーパ導波路の製造方法におい
て、前記誘電体層を堆積により成膜する工程と、成膜し
た誘電体層の一部をエッチングによりテーパ形状に加工
する工程と、該加工した誘電体層上にSOGを充填する
工程と、エッジの研摩ダレを作って該SOGを研磨する
ことにより、表面が滑らかでかつ傾斜の緩やかなテーパ
形状部分とする工程と、該誘電体層上に光導波路層を積
層する工程と、を有することを特徴とする。
形状部分を有する誘電体層を介して光導波路層を設ける
とともに、テーパ端の基板部分に光検出器を設けたテー
パ導波路の製造方法において、前記誘電体層を堆積によ
り成膜する工程と、成膜した誘電体層の一部をエッチン
グによりテーパ形状に加工する工程と、該加工した誘電
体層上にSOGを充填する工程と、該SOGを研磨する
ことにより表面が滑らかでかつ傾斜の緩やかなテーパ形
状部分とする工程と、該誘電体層上に光導波路層を積層
する工程と、を有することを特徴とする。また、本発明
では、半導体基板上にテーパ形状部分を有する誘電体層
を介して光導波路層を設けるとともに、テーパ端の基板
部分に光検出器を設けたテーパ導波路の製造方法におい
て、前記誘電体層を堆積により成膜する工程と、成膜し
た誘電体層の一部をエッチングによりテーパ形状に加工
する工程と、該加工した誘電体層上にSOGを充填する
工程と、エッジの研摩ダレを作って該SOGを研磨する
ことにより、表面が滑らかでかつ傾斜の緩やかなテーパ
形状部分とする工程と、該誘電体層上に光導波路層を積
層する工程と、を有することを特徴とする。
【0015】また、本発明では、半導体基板上にテーパ
形状部分を有する誘電体層を介して光導波路層を設ける
とともに、テーパ端の基板部分に光検出器を設けたテー
パ導波路の製造方法において、前記誘電体層を堆積によ
り成膜する工程と、成膜した誘電体層の一部をエッチン
グによりテーパ形状に加工する工程と、該エッチング工
程におけるマスク材料を研磨により除去するとともに、
エッジの研摩ダレを作って前記誘電体層表面を研磨する
ことにより、表面が滑らかでかつ傾斜の緩やかなテーパ
形状とする工程と、該誘電体層上に光導波路層を積層す
る工程と、を有することを特徴とする。
形状部分を有する誘電体層を介して光導波路層を設ける
とともに、テーパ端の基板部分に光検出器を設けたテー
パ導波路の製造方法において、前記誘電体層を堆積によ
り成膜する工程と、成膜した誘電体層の一部をエッチン
グによりテーパ形状に加工する工程と、該エッチング工
程におけるマスク材料を研磨により除去するとともに、
エッジの研摩ダレを作って前記誘電体層表面を研磨する
ことにより、表面が滑らかでかつ傾斜の緩やかなテーパ
形状とする工程と、該誘電体層上に光導波路層を積層す
る工程と、を有することを特徴とする。
【0016】さらに、前記研摩工程における研摩布とし
て、軟質材を用いることを特徴とする。また、前記研磨
工程における研磨布として、軟質のポリシングクロスま
たはスエードを用いることを特徴とする。
て、軟質材を用いることを特徴とする。また、前記研磨
工程における研磨布として、軟質のポリシングクロスま
たはスエードを用いることを特徴とする。
【0017】また、前記基板及び光検出器と誘電体層と
の間に、エッチング処理のストップ層としての保護膜を
設けたことを特徴とし、前記保護膜がLPCVD窒化ケ
イ素膜またはこれを含む積層体、あるいはCVDSiO
2膜またはこれを含む積層体により構成されていること
を特徴とする。
の間に、エッチング処理のストップ層としての保護膜を
設けたことを特徴とし、前記保護膜がLPCVD窒化ケ
イ素膜またはこれを含む積層体、あるいはCVDSiO
2膜またはこれを含む積層体により構成されていること
を特徴とする。
【0018】また、本発明では、半導体基板上にテーパ
形状部分を有する誘電体層を介して光導波路層を設ける
とともに、テーパ端の基板部分に光検出器を設けたテー
パ導波路において、前記誘電体層は、エッジの研摩ダレ
を作って研摩した、表面が滑らかでかつ傾斜の緩やかな
テーパ形状を有することを特徴とする。
形状部分を有する誘電体層を介して光導波路層を設ける
とともに、テーパ端の基板部分に光検出器を設けたテー
パ導波路において、前記誘電体層は、エッジの研摩ダレ
を作って研摩した、表面が滑らかでかつ傾斜の緩やかな
テーパ形状を有することを特徴とする。
【0019】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。
実施の形態について説明する。
【0020】図1は第1の実施の形態について、そのプ
ロセスを表す断面図である。図1(a)に示すように、
基板11上には光導波路のバッファ層として機能する誘
電体層12がパターニングされており、一部には段差1
3が生じている。この段差は、例えば誘電体層12上に
フォトレジストをパターニングし、これをマスクとして
エッチング加工することにより生じる。誘電体層12の
表面は、層の厚さや成膜方法によってはその表面粗度が
導波路の伝搬損失に影響を与えるほど大きくなることが
あるため、滑らかであることが望ましい。エッチングに
よって加工された段差13は、誘電体層12の表面より
も一般的に表面粗度は大きくなっている。
ロセスを表す断面図である。図1(a)に示すように、
基板11上には光導波路のバッファ層として機能する誘
電体層12がパターニングされており、一部には段差1
3が生じている。この段差は、例えば誘電体層12上に
フォトレジストをパターニングし、これをマスクとして
エッチング加工することにより生じる。誘電体層12の
表面は、層の厚さや成膜方法によってはその表面粗度が
導波路の伝搬損失に影響を与えるほど大きくなることが
あるため、滑らかであることが望ましい。エッチングに
よって加工された段差13は、誘電体層12の表面より
も一般的に表面粗度は大きくなっている。
【0021】続いて表面の研磨加工を行う。膜の材料や
積層状態によって研磨の条件は異なるが、一例を以下に
示す。
積層状態によって研磨の条件は異なるが、一例を以下に
示す。
【0022】 基板 : 4”シリコンウェハ 誘電体層 : PSG(Phospho-Silicate Glass) 厚さ
2.3μm 研磨剤 : 0.5μm径ダイヤモンドスラリー 研磨布 : マルトー社製軟質ポリシングクロス 誘電体層の材料としては、これまで多孔質で表面が粗い
膜となるためあえて使われることのなかったPSGやB
PSG(Boron-doped Phosho-Silicate Glass)を用い
ることができる。誘電体層としてこれらの材料を用いる
ことにより、膜応力を緩和して積層部分でのクラックの
発生を抑えたり、素子特性の安定化を図ることができ
る。
2.3μm 研磨剤 : 0.5μm径ダイヤモンドスラリー 研磨布 : マルトー社製軟質ポリシングクロス 誘電体層の材料としては、これまで多孔質で表面が粗い
膜となるためあえて使われることのなかったPSGやB
PSG(Boron-doped Phosho-Silicate Glass)を用い
ることができる。誘電体層としてこれらの材料を用いる
ことにより、膜応力を緩和して積層部分でのクラックの
発生を抑えたり、素子特性の安定化を図ることができ
る。
【0023】研磨布としては、ポリシングクロスやスエ
ード等の軟質材を用いる。これらの軟質材を用いること
によりエッジの研磨ダレを意図的に作ることができ、こ
れを利用することで所望のテーパ導波路を得る。
ード等の軟質材を用いる。これらの軟質材を用いること
によりエッジの研磨ダレを意図的に作ることができ、こ
れを利用することで所望のテーパ導波路を得る。
【0024】この研磨の工程により、段差13は図1
(b)に示すような緩やかなテーパ14となり、加えて
誘電体層12の表面も十分滑らかになる。
(b)に示すような緩やかなテーパ14となり、加えて
誘電体層12の表面も十分滑らかになる。
【0025】図2は表面粗さ計で測定したテーパの形状
である。図2(a)は研磨前のテーパ、図2(b)は研
磨後の緩やかなテーパ(先端部分)の測定結果を表して
おり、それぞれ図1のプロセスに対応する。図2によれ
ば、厚さ約2μmのPSGバッファ層に、テーパ長約5
0μmの緩やかなテーパが加工されていることがわか
る。また、この研磨によりPSG層の表面粗度は、PV
(Peak to Valley)値で研磨前の80nmから5nm程
度(テーパ先端から200μm離れた研磨表面で測定)
にまで改善されており、光導波路のバッファ層として十
分な滑らかさとなっている。
である。図2(a)は研磨前のテーパ、図2(b)は研
磨後の緩やかなテーパ(先端部分)の測定結果を表して
おり、それぞれ図1のプロセスに対応する。図2によれ
ば、厚さ約2μmのPSGバッファ層に、テーパ長約5
0μmの緩やかなテーパが加工されていることがわか
る。また、この研磨によりPSG層の表面粗度は、PV
(Peak to Valley)値で研磨前の80nmから5nm程
度(テーパ先端から200μm離れた研磨表面で測定)
にまで改善されており、光導波路のバッファ層として十
分な滑らかさとなっている。
【0026】次に、図1(c)に示すように光導波路1
5を積層する。光導波路層は、誘電体層21よりも屈折
率の高い材料、例えば厚さ0.6μmのコーニング社製
#7059ガラス膜(N=1.56)からなる。
5を積層する。光導波路層は、誘電体層21よりも屈折
率の高い材料、例えば厚さ0.6μmのコーニング社製
#7059ガラス膜(N=1.56)からなる。
【0027】以上のプロセスを経ることにより、ゆるや
かな傾斜のテーパ形状を有するテーパ導波路が得られ
る。テーパ端の基板部分(ここでの基板は半導体材料)
には光検出器19が形成され、光導波路を伝搬してきた
光がこのテーパ導波路によって光検出器の受光部に導か
れ、光信号が電気信号に変換される、いわゆる導波路型
光検出器を構成している。
かな傾斜のテーパ形状を有するテーパ導波路が得られ
る。テーパ端の基板部分(ここでの基板は半導体材料)
には光検出器19が形成され、光導波路を伝搬してきた
光がこのテーパ導波路によって光検出器の受光部に導か
れ、光信号が電気信号に変換される、いわゆる導波路型
光検出器を構成している。
【0028】基板11については、特にバッファ層とし
て機能する光学特性をもった材料あるいはその複合体か
らなる誘電体基板、例えば石英ガラス基板を使用すれ
ば、実効屈折率の異なる2つの光導波路を結合するテー
パ導波路が作製できる。
て機能する光学特性をもった材料あるいはその複合体か
らなる誘電体基板、例えば石英ガラス基板を使用すれ
ば、実効屈折率の異なる2つの光導波路を結合するテー
パ導波路が作製できる。
【0029】図3は、その構造を利用した屈折型モード
スプリッタを示すものであり、図9(a)はこのモード
スプリッタの構成を表す断面図、図3(b)は原理を表
す平面図である。成膜材料と厚さとの組み合わせによ
り、各領域での実効屈折率を変えることができる。この
例では図3(a)に示すように、誘電体基板91、例え
ば石英ガラス基板よりも屈折率の大きい誘電体層92、
例えばTiO2 膜を積層することにより、実効屈折率の
大きな領域Aを形成している。伝搬光は緩やかなテーパ
94で接続されたこの境界部分を通過(領域B→領域
A、領域A→領域B)する際に屈折され、図3(b)に
示すようにモード間の屈折角の違いにより光路が分離
(分離角θ)されることになる。光導波路95中を伝搬
する光(進行方向は図中左から右)はこの表面が滑らか
で、傾斜の緩やかなテーパ導波路によって、構造の異な
る境界を損失なく伝わることができる。
スプリッタを示すものであり、図9(a)はこのモード
スプリッタの構成を表す断面図、図3(b)は原理を表
す平面図である。成膜材料と厚さとの組み合わせによ
り、各領域での実効屈折率を変えることができる。この
例では図3(a)に示すように、誘電体基板91、例え
ば石英ガラス基板よりも屈折率の大きい誘電体層92、
例えばTiO2 膜を積層することにより、実効屈折率の
大きな領域Aを形成している。伝搬光は緩やかなテーパ
94で接続されたこの境界部分を通過(領域B→領域
A、領域A→領域B)する際に屈折され、図3(b)に
示すようにモード間の屈折角の違いにより光路が分離
(分離角θ)されることになる。光導波路95中を伝搬
する光(進行方向は図中左から右)はこの表面が滑らか
で、傾斜の緩やかなテーパ導波路によって、構造の異な
る境界を損失なく伝わることができる。
【0030】第2の実施の形態について、図4を用いて
説明する。
説明する。
【0031】本実施の形態においては図4(a)に示す
ように、基板21上でパターニングされた段差を有する
誘電体層22上に、SOG(Spin On Glass)26をコ
ーティングする。このコーティングにより、段差をかな
り緩やかなテーパとしている。このSOGが、特に導波
路のバッファ層として機能するような光学特性をもつ必
要があることは言うまでもない。
ように、基板21上でパターニングされた段差を有する
誘電体層22上に、SOG(Spin On Glass)26をコ
ーティングする。このコーティングにより、段差をかな
り緩やかなテーパとしている。このSOGが、特に導波
路のバッファ層として機能するような光学特性をもつ必
要があることは言うまでもない。
【0032】このまま光導波路を積層すればテーパ導波
路が得られるが、導波路型光検出器においては光検出器
29の受光部上のバッファ層としてはたらくSOG26
が基板側への光の結合を妨げるので、バッファ層を研磨
により除去する。研磨では、エッチングによる除去とは
異なり表面が荒れることはない。
路が得られるが、導波路型光検出器においては光検出器
29の受光部上のバッファ層としてはたらくSOG26
が基板側への光の結合を妨げるので、バッファ層を研磨
により除去する。研磨では、エッチングによる除去とは
異なり表面が荒れることはない。
【0033】研磨加工を施すと、図4(b)に示すよう
にさらに緩やかなテーパ24が得られる。そして図4
(c)に示すように光導波路を積層することで、傾斜の
緩やかなテーパ形状を有するテーパ導波路が得られる。
光導波路層は、例えば厚さ0.6μmのコーニング社製
#7059ガラスからなっている。
にさらに緩やかなテーパ24が得られる。そして図4
(c)に示すように光導波路を積層することで、傾斜の
緩やかなテーパ形状を有するテーパ導波路が得られる。
光導波路層は、例えば厚さ0.6μmのコーニング社製
#7059ガラスからなっている。
【0034】以上のプロセスを経ることにより、傾斜の
緩やかなテーパ形状を有するテーパ導波路が得られる。
テーパ端の基板(ここでは半導体材料)部分には、光検
出器29が形成され、光導波路を伝搬してきた光がこの
テーパ導波路によって光検出器29の受光部に導かれ光
信号が電気信号に変換される、いわゆる導波路型光検出
器を構成している。
緩やかなテーパ形状を有するテーパ導波路が得られる。
テーパ端の基板(ここでは半導体材料)部分には、光検
出器29が形成され、光導波路を伝搬してきた光がこの
テーパ導波路によって光検出器29の受光部に導かれ光
信号が電気信号に変換される、いわゆる導波路型光検出
器を構成している。
【0035】第3の実施の形態について、図5を用いて
説明する。従来例で説明した図7に示す方法でテーパの
加工を行うと、図5(a)のようにエッチングレート制
御材料37が誘電体層32の表面に残ってしまう。この
部分のエッチングレート制御材料は、従来はウェットエ
ッチングを短時間行うなどして除去していたが、この実
施例では直接研磨加工を施す。研磨加工により、図5
(b)に示すようにエッチングレート制御材料37は除
去され、加えてテーパ加工のエッチングの際に荒れたテ
ーパ面も滑らかなものにすることができる。実際にはエ
ッチングレート制御材料を短時間のウェットエッチング
により除去し、その後で研磨加工を行うことも可能であ
るが、この場合にはテーパ面にエッチングによる段差が
ついたり、基板31までエッチングされるおそれがあ
る。
説明する。従来例で説明した図7に示す方法でテーパの
加工を行うと、図5(a)のようにエッチングレート制
御材料37が誘電体層32の表面に残ってしまう。この
部分のエッチングレート制御材料は、従来はウェットエ
ッチングを短時間行うなどして除去していたが、この実
施例では直接研磨加工を施す。研磨加工により、図5
(b)に示すようにエッチングレート制御材料37は除
去され、加えてテーパ加工のエッチングの際に荒れたテ
ーパ面も滑らかなものにすることができる。実際にはエ
ッチングレート制御材料を短時間のウェットエッチング
により除去し、その後で研磨加工を行うことも可能であ
るが、この場合にはテーパ面にエッチングによる段差が
ついたり、基板31までエッチングされるおそれがあ
る。
【0036】続いてこれに光導波路を積層することで、
図5(c)に示すようなテーパ導波路が作製できる。光
導波路層は、例えば厚さ0.6μmのコーニング社製#
7059ガラスからなっている。
図5(c)に示すようなテーパ導波路が作製できる。光
導波路層は、例えば厚さ0.6μmのコーニング社製#
7059ガラスからなっている。
【0037】以上のプロセスを経ることにより、傾斜の
緩やかなテーパ形状を有するテーパ導波路が得られる。
テーパ端の基板(ここでは半導体材料)部分には、光検
出器39が形成され、光導波路を伝搬してきた光がこの
テーパ導波路によって光検出器39の受光部に導かれ光
信号が電気信号に変換される、いわゆる導波路型光検出
器を構成している。
緩やかなテーパ形状を有するテーパ導波路が得られる。
テーパ端の基板(ここでは半導体材料)部分には、光検
出器39が形成され、光導波路を伝搬してきた光がこの
テーパ導波路によって光検出器39の受光部に導かれ光
信号が電気信号に変換される、いわゆる導波路型光検出
器を構成している。
【0038】基板31については、特にバッファ層とし
て機能するような光学特性をもった材料あるいはその複
合体からなる誘電体基板、例えば石英ガラス基板を使用
すれば、実効屈折率の異なる2つの光導波路を結合する
テーパ導波路が作製できる。その応用例の構成と原理
は、図3で説明したものと同じなので、ここでは省略す
る。
て機能するような光学特性をもった材料あるいはその複
合体からなる誘電体基板、例えば石英ガラス基板を使用
すれば、実効屈折率の異なる2つの光導波路を結合する
テーパ導波路が作製できる。その応用例の構成と原理
は、図3で説明したものと同じなので、ここでは省略す
る。
【0039】第4の実施の形態について図6を用いて説
明する。
明する。
【0040】導波路型光検出器のように、基板に半導体
素子が形成されている場合には、滑らかなテーパ形状を
形成するためのエッチングや研磨により半導体基板中の
素子がダメージを受けてしまうことがある。そこで本実
施の形態では、図6に示すように、エッチングや研磨の
ダメージから半導体素子を保護するための保護膜48を
半導体基板40と誘電体層42の間にあらかじめ積層す
る。半導体プロセスを考慮すれば、この保護膜としては
LPCVD窒化ケイ素膜、もしくはこれを含む積層体が
最も適している。
素子が形成されている場合には、滑らかなテーパ形状を
形成するためのエッチングや研磨により半導体基板中の
素子がダメージを受けてしまうことがある。そこで本実
施の形態では、図6に示すように、エッチングや研磨の
ダメージから半導体素子を保護するための保護膜48を
半導体基板40と誘電体層42の間にあらかじめ積層す
る。半導体プロセスを考慮すれば、この保護膜としては
LPCVD窒化ケイ素膜、もしくはこれを含む積層体が
最も適している。
【0041】図6(a)に示すように、エッチングレー
ト制御材料47を利用してテーパ44を加工する際、保
護膜48のエッチングレートはバッファ層のエッチング
レートよりも十分小さいため、この層を越えて基板にま
でエッチングが進行することがなく、半導体基板40は
エッチャントによる影響を受けない。
ト制御材料47を利用してテーパ44を加工する際、保
護膜48のエッチングレートはバッファ層のエッチング
レートよりも十分小さいため、この層を越えて基板にま
でエッチングが進行することがなく、半導体基板40は
エッチャントによる影響を受けない。
【0042】続いて短時間エッチングを行いエッチング
レート制御材料の除去を行う。このときのエッチングに
対しても、保護膜48が有効に機能するため、エッチン
グレート制御材料の除去を行っている間に、半導体基板
40がエッチャントにより侵される心配はない。この
際、テーパ部分42も同じ時間エッチングされるので、
誘電体層42には図6(b)に示すような段差が残る。
この段差をなくし、かつテーパ面を滑らかにするため、
ここで研磨処理を施す。研磨によって、図6(c)に示
すような緩やかなテーパ44が得られる。このときの研
磨に対しても、保護膜48は有効に機能し、半導体基板
40は研磨剤の影響を受けない。
レート制御材料の除去を行う。このときのエッチングに
対しても、保護膜48が有効に機能するため、エッチン
グレート制御材料の除去を行っている間に、半導体基板
40がエッチャントにより侵される心配はない。この
際、テーパ部分42も同じ時間エッチングされるので、
誘電体層42には図6(b)に示すような段差が残る。
この段差をなくし、かつテーパ面を滑らかにするため、
ここで研磨処理を施す。研磨によって、図6(c)に示
すような緩やかなテーパ44が得られる。このときの研
磨に対しても、保護膜48は有効に機能し、半導体基板
40は研磨剤の影響を受けない。
【0043】最後に図6(d)に示すように光導波路4
5を積層する。光導波路層は、例えば厚さ0.6μmの
コーニング社製#7059ガラスからなっている。
5を積層する。光導波路層は、例えば厚さ0.6μmの
コーニング社製#7059ガラスからなっている。
【0044】以上のプロセスを経ることにより、傾斜の
緩やかなテーパ形状を有するテーパ導波路が得られる。
テーパ端の基板部分には光検出器49が形成され、光導
波路45を伝搬してきた光がこのテーパ導波路によって
光検出器49の受光部に導かれ、光信号が電気信号に変
換される、いわゆる導波路型光検出器を構成している。
緩やかなテーパ形状を有するテーパ導波路が得られる。
テーパ端の基板部分には光検出器49が形成され、光導
波路45を伝搬してきた光がこのテーパ導波路によって
光検出器49の受光部に導かれ、光信号が電気信号に変
換される、いわゆる導波路型光検出器を構成している。
【0045】基板がバッファ層としての機能を有する場
合、例えばガラス基板などの場合には、基板自体に上述
のテーパ加工に対する耐性があれば、保護膜の必要は特
にない。しかし、耐性に問題のある基板で保護膜を用い
る場合には、その保護膜はバッファ層として機能するよ
うな光学特性を有する必要がある。このような性質をも
ち、上記の加工にも耐え、半導体プロセスで使用されて
いる材料としては、CVDSiO2 膜(場合によっては
熱アニール処理も含む)もしくはこれを含む積層体が最
も適している。
合、例えばガラス基板などの場合には、基板自体に上述
のテーパ加工に対する耐性があれば、保護膜の必要は特
にない。しかし、耐性に問題のある基板で保護膜を用い
る場合には、その保護膜はバッファ層として機能するよ
うな光学特性を有する必要がある。このような性質をも
ち、上記の加工にも耐え、半導体プロセスで使用されて
いる材料としては、CVDSiO2 膜(場合によっては
熱アニール処理も含む)もしくはこれを含む積層体が最
も適している。
【0046】
【発明の効果】本発明のテーパ導波路の製造方法によれ
ば、バッファ層に生じた段差部分をエッジの研摩ダレを
作って研磨して緩やかにし、これに光導波路を積層する
ため、バッファ層の段差部分を前もって緩やかなテーパ
形状に厳密に加工する必要がなくなり、歩留まりが向上
してコストダウンが図られる。また、堆積成膜法も利用
できることから、テーパ材料の選択が広がり、さまざま
なデバイスとの一体化が可能となる。特に、テーパ材料
としてPSG、BPSGを用いることにより膜応力が緩
和され、これが積層された部分でのクラック発生及び半
導体素子の特性変化などの問題を防ぐことができ、素子
作製効率と歩留まりの向上を図ることができて、信頼性
が向上する。加えてエッチングなどの加工により、表面
粗度が大きくなっても研磨によって滑らかにすることが
できるため、光学的損失が問題とならず、素子の高特性
化と信頼性向上につながる。
ば、バッファ層に生じた段差部分をエッジの研摩ダレを
作って研磨して緩やかにし、これに光導波路を積層する
ため、バッファ層の段差部分を前もって緩やかなテーパ
形状に厳密に加工する必要がなくなり、歩留まりが向上
してコストダウンが図られる。また、堆積成膜法も利用
できることから、テーパ材料の選択が広がり、さまざま
なデバイスとの一体化が可能となる。特に、テーパ材料
としてPSG、BPSGを用いることにより膜応力が緩
和され、これが積層された部分でのクラック発生及び半
導体素子の特性変化などの問題を防ぐことができ、素子
作製効率と歩留まりの向上を図ることができて、信頼性
が向上する。加えてエッチングなどの加工により、表面
粗度が大きくなっても研磨によって滑らかにすることが
できるため、光学的損失が問題とならず、素子の高特性
化と信頼性向上につながる。
【0047】また、バッファ層に生じた段差部分にSO
Gを充填してより緩やかなものとし、これに研磨加工を
施すことでテーパ先端での形状変化を抑え、その後に光
導波路を積層することにより、より光学的損失の小さい
テーパ導波路が作製されるので、素子の高特性化が図ら
れる。
Gを充填してより緩やかなものとし、これに研磨加工を
施すことでテーパ先端での形状変化を抑え、その後に光
導波路を積層することにより、より光学的損失の小さい
テーパ導波路が作製されるので、素子の高特性化が図ら
れる。
【0048】バッファ層にテーパを加工する際に使用さ
れたエッチングレート制御材料を研磨により除去すると
ともに、テーパ部分の表面を滑らか、かつ傾斜を緩やか
にしこれに光導波路を積層することで、エッチングレー
ト制御材料を除去する工程を特別に設けなくても、段差
のないテーパ形状が得られ、光学的損失の小さいテーパ
導波路が作製できる。よって、プロセス削減が可能にな
るため、コストダウンと素子の高性能化、信頼性向上が
図られる。
れたエッチングレート制御材料を研磨により除去すると
ともに、テーパ部分の表面を滑らか、かつ傾斜を緩やか
にしこれに光導波路を積層することで、エッチングレー
ト制御材料を除去する工程を特別に設けなくても、段差
のないテーパ形状が得られ、光学的損失の小さいテーパ
導波路が作製できる。よって、プロセス削減が可能にな
るため、コストダウンと素子の高性能化、信頼性向上が
図られる。
【0049】上記研磨加工において、軟質材、または軟
質のポリシングクロスやスエードを用いることで、エッ
ジの研磨ダレを意図的に作りこれをテーパ導波路作製に
利用することにより、表面が滑らかでかつ傾斜の緩やか
なテーパ形状が得られ、光学的損失の小さいテーパ導波
路が作製できる。このためコストダウンと素子の高性能
化が図られる。
質のポリシングクロスやスエードを用いることで、エッ
ジの研磨ダレを意図的に作りこれをテーパ導波路作製に
利用することにより、表面が滑らかでかつ傾斜の緩やか
なテーパ形状が得られ、光学的損失の小さいテーパ導波
路が作製できる。このためコストダウンと素子の高性能
化が図られる。
【0050】テーパ形状の加工をウェットエッチングあ
るいは研磨で行う際のストップ層として、基板とバッフ
ァ層の間に保護膜を設けることで、エッチャントや研磨
剤などが基板に与えるダメージを抑えることができるの
で、コストダウンと素子の信頼性向上が図られる。
るいは研磨で行う際のストップ層として、基板とバッフ
ァ層の間に保護膜を設けることで、エッチャントや研磨
剤などが基板に与えるダメージを抑えることができるの
で、コストダウンと素子の信頼性向上が図られる。
【0051】また、上記保護膜として半導体プロセスで
使用される硬質で緻密なLPCVD窒化ケイ素膜もしく
はこれを含む積層体、あるいはCVDSiO2 膜もしく
はこれを含む積層体を利用することで、基板の保護がよ
り効果的に達成できるので、コストダウンと素子の信頼
性向上が図られる。
使用される硬質で緻密なLPCVD窒化ケイ素膜もしく
はこれを含む積層体、あるいはCVDSiO2 膜もしく
はこれを含む積層体を利用することで、基板の保護がよ
り効果的に達成できるので、コストダウンと素子の信頼
性向上が図られる。
【0052】また、本発明のテーパ導波路は、エッジの
研摩ダレを作って研摩した、表面が滑らかでかつ傾斜の
緩やかなバッファ層を有し、これに光導波路層を積層し
た構成であるので、光学的損失が問題とならず、素子の
高特性化と信頼性の向上を図ることができる。
研摩ダレを作って研摩した、表面が滑らかでかつ傾斜の
緩やかなバッファ層を有し、これに光導波路層を積層し
た構成であるので、光学的損失が問題とならず、素子の
高特性化と信頼性の向上を図ることができる。
【図1】本発明の第1の実施の形態を示す断面図であ
る。
る。
【図2】テーパの断面形状測定結果である。
【図3】本発明の実施例の応用例を表す断面図および平
面図である。
面図である。
【図4】本発明の第2の実施例を示す断面図である。
【図5】本発明の第3の実施例を示す断面図である。
【図6】本発明の第4の実施例を示す断面図である。
【図7】従来例を示す断面図である。
【図8】別の従来例を示す斜視図である。
【図9】別の従来例を示す断面図である。
11 基板 12 誘電体層 13 段差 14 緩やかなテーパ 15 光導波路 19 光検出器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−55802(JP,A) 特開 平7−134216(JP,A) 特開 平6−140620(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02B 6/122 G02B 6/13 G02B 6/42
Claims (9)
- 【請求項1】 半導体基板上にテーパ形状部分を有する
誘電体層を介して光導波路層を設けるとともに、テーパ
端の基板部分に光検出器を設けたテーパ導波路の製造方
法において、 前記誘電体層を堆積により成膜する工程と、成膜した誘
電体層の一部をエッチングによりテーパ形状に加工する
工程と、エッジの研摩ダレを作って該エッチング表面を
研磨することにより、表面が滑らかでかつ傾斜の緩やか
なテーパ形状部分とする工程と、該誘電体層上に光導波
路層を積層する工程と、を有することを特徴とするテー
パ導波路の製造方法。 - 【請求項2】 半導体基板上にテーパ形状部分を有する
誘電体層を介して光導波路層を設けるとともに、テーパ
端の基板部分に光検出器を設けたテーパ導波路の製造方
法において、 前記誘電体層を堆積により成膜する工程と、成膜した誘
電体層の一部をエッチングによりテーパ形状に加工する
工程と、該加工した誘電体層上にSOGを充填する工程
と、該SOGを研磨することにより表面が滑らかでかつ
傾斜の緩やかなテーパ形状部分とする工程と、該誘電体
層上に光導波路層を積層する工程と、を有することを特
徴とするテーパ導波路の製造方法。 - 【請求項3】 半導体基板上にテーパ形状部分を有する
誘電体層を介して光導波路層を設けるとともに、テーパ
端の基板部分に光検出器を設けたテーパ導波路の製造方
法において、 前記誘電体層を堆積により成膜する工程と、成膜した誘
電体層の一部をエッチングによりテーパ形状に加工する
工程と、該加工した誘電体層上にSOGを充填する工程
と、エッジの研摩ダレを作って該SOGを研磨すること
により、表面が滑らかでかつ傾斜の緩やかなテーパ形状
部分とする工程と、該誘電体層上に光導波路層を積層す
る工程と、を有することを特徴とするテーパ導波路の製
造方法。 - 【請求項4】 半導体基板上にテーパ形状部分を有する
誘電体層を介して光導波路層を設けるとともに、テーパ
端の基板部分に光検出器を設けたテーパ導波路の製造方
法において、 前記誘電体層を堆積により成膜する工程と、成膜した誘
電体層の一部をエッチングによりテーパ形状に加工する
工程と、該エッチング工程におけるマスク材料を研磨に
より除去するとともに、エッジの研摩ダレを作って前記
誘電体層表面を研磨することにより、表面が滑らかでか
つ傾斜の緩やかなテーパ形状とする工程と、該誘電体層
上に光導波路層を積層する工程と、を有することを特徴
とするテーパ導波路の製造方法。 - 【請求項5】 前記研摩工程における研摩布として、軟
質材を用いることを特徴とする請求項1乃至4のいずれ
かに記載のテーパ導波路の製造方法。 - 【請求項6】 前記研磨工程における研磨布として、軟
質のポリシングクロスまたはスエードを用いることを特
徴とする請求項1乃至4のいずれかに記載のテーパ導波
路の製造方法。 - 【請求項7】 前記基板及び光検出器と誘電体層との間
に、エッチング処理のストップ層としての保護膜を設け
たことを特徴とする請求項1乃至4のいずれかに記載の
テーパ導波路の製造方法。 - 【請求項8】 前記保護膜がLPCVD窒化ケイ素膜ま
たはこれを含む積層体、あるいはCVDSiO2膜また
はこれを含む積層体により構成されていることを特徴と
する請求項7に記載のテーパ導波路の製造方法。 - 【請求項9】 半導体基板上にテーパ形状部分を有する
誘電体層を介して光導波路層を設けるとともに、テーパ
端の基板部分に光検出器を設けたテーパ導波路におい
て、前記誘電体層は、エッジの研摩ダレを作って研摩し
た、表面が滑らかでかつ傾斜の緩やかなテーパ形状を有
することを特徴とするテーパ導波路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31291995A JP3208312B2 (ja) | 1995-11-30 | 1995-11-30 | テーパ導波路及びその製造方法 |
US08/717,355 US6078707A (en) | 1995-09-22 | 1996-09-20 | Waveguide-photodetector, method for producing the same, waveguide usable in the waveguide-photodetector, and method for producing the same |
DE19638999A DE19638999B4 (de) | 1995-09-22 | 1996-09-23 | Wellenleiter-Photodetektor-Kombination und Verfahren zum Herstellen derselben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31291995A JP3208312B2 (ja) | 1995-11-30 | 1995-11-30 | テーパ導波路及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09152528A JPH09152528A (ja) | 1997-06-10 |
JP3208312B2 true JP3208312B2 (ja) | 2001-09-10 |
Family
ID=18035054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31291995A Expired - Fee Related JP3208312B2 (ja) | 1995-09-22 | 1995-11-30 | テーパ導波路及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3208312B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2768232B1 (fr) * | 1997-09-11 | 1999-10-15 | Alsthom Cge Alcatel | Procede de fabrication d'un composant optique integre comprenant un guide d'onde epais couple a un guide d'onde mince |
JP2000329677A (ja) * | 1999-03-17 | 2000-11-30 | Seiko Instruments Inc | 光マイクロカンチレバーとその製造方法および光マイクロカンチレバーホルダ |
KR100315419B1 (ko) * | 1999-12-23 | 2001-11-26 | 오길록 | 초고속 폴리머 마하-젠더 광변조기를 위한 진행파형코플라나 전극의 제조 방법 |
KR100635882B1 (ko) * | 2004-05-25 | 2006-10-18 | 강준모 | 광도파로 및 광도파로의 테이퍼 형성 방법 |
CN112394446B (zh) * | 2019-08-13 | 2023-04-14 | 中国科学院苏州纳米技术与纳米仿生研究所 | 端面耦合器及其制作方法、端面耦合方法 |
-
1995
- 1995-11-30 JP JP31291995A patent/JP3208312B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09152528A (ja) | 1997-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6169825B1 (en) | Integrated optical polarizer | |
US7049672B2 (en) | Method and apparatus for preparing a plurality of dice in wafers | |
JP3308165B2 (ja) | テーパ導波路の作製方法 | |
JP2008505355A (ja) | 一体型整列機構を有する光導波路アセンブリを製造するための方法 | |
US6124080A (en) | Method of manufacturing an optical device with a groove accurately formed | |
US20030052082A1 (en) | Method of forming optical waveguides in a semiconductor substrate | |
JP3208312B2 (ja) | テーパ導波路及びその製造方法 | |
US5658470A (en) | Diamond-like carbon for ion milling magnetic material | |
KR100215302B1 (ko) | 반도체장치 | |
JP3009986B2 (ja) | テーパ導波路の作製方法 | |
JP4061640B2 (ja) | 傾斜したコア端面を有するポリマー光導波路デバイスの製造方法 | |
US20110062111A1 (en) | Method of fabricating microscale optical structures | |
CN117055160A (zh) | 一种制备模斑转换器和光芯片的方法 | |
JP3204439B2 (ja) | ハイブリッド光集積用実装基板の作製方法 | |
KR0147996B1 (ko) | 박막 헤드의 패턴 평탄화 방법 | |
US20050211664A1 (en) | Method of forming optical waveguides in a semiconductor substrate | |
JPH04182911A (ja) | 薄膜磁気ヘッドの製造方法 | |
JP3018787B2 (ja) | 光導波路の製造方法 | |
JPH0756036A (ja) | 光導波路デバイス及びその製造方法 | |
JP3820849B2 (ja) | 光導波路の製造方法 | |
KR100678977B1 (ko) | 더미 패턴을 이용한 광도파로의 제조 방법 | |
JP2004029422A (ja) | 平滑なコア端面を有するポリマー光導波路及びその製造方法 | |
JP3571843B2 (ja) | ハイブリッド光集積回路の製造方法 | |
JPH0982799A (ja) | 配線基板およびその製造方法 | |
KR100450937B1 (ko) | 절연막의 깨짐현상을 방지하기 위한 더미 패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |