JP3207760B2 - Semiconductor device and image display device using the same - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、透明性絶縁基板上
に形成された薄膜トランジスタを有し、特に、光による
特性劣化を防止する構成を有する半導体装置に関するも
のである。また、この半導体装置を用いた画像表示装置
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a thin film transistor formed on a transparent insulating substrate, and more particularly to a semiconductor device having a structure for preventing deterioration of characteristics due to light. The present invention also relates to an image display device using the semiconductor device.

【０００２】[0002]

【従来の技術】現在、広く実用化されている画像表示装
置の１つとして、アクティブマトリクス駆動方式の液晶
表示装置がよく知られている。この種の液晶表示装置
は、図１０に示すように、画素アレイ５１と、走査信号
線駆動回路５２と、データ信号線駆動回路５３とを備え
ている。2. Description of the Related Art At present, an active matrix driving type liquid crystal display device is well known as one of the image display devices which are widely put into practical use. As shown in FIG. 10, this type of liquid crystal display device includes a pixel array 51, a scanning signal line driving circuit 52, and a data signal line driving circuit 53.

【０００３】上記画素アレイ５１は、互いに交差する状
態で配されたｎ×ｍ本の走査信号線ＧＬｊ（ｊ＝１、
２、…、ｎ：但し、総称するときは単にＧＬとする）お
よびデータ信号線ＳＬｉ（ｉ＝１、２、…、ｍ：但し、
総称するときは単にＳＬとする）と、隣接する２本の走
査信号線ＧＬ・ＧＬと隣接する２本のデータ信号線ＳＬ
・ＳＬとで包囲された部分に設けられたｎ×ｍ個の画素
５４…により構成されている。このように、マトリクス
状に配列された上記画素５４には、１行当たりに１本の
走査信号線ＧＬが割り当てられ、１列当たりに１本のデ
ータ信号線ＳＬが割り当てられている。また、上記走査
信号線ＧＬは走査信号線駆動回路５２に接続され、デー
タ信号線ＳＬはデータ信号線駆動回路５３に接続されて
いる。The pixel array 51 includes n × m scanning signal lines GLj (j = 1, j = 1,
2,..., N: However, when collectively referred to simply as GL) and the data signal line SLi (i = 1, 2,..., M:
SL is used to collectively refer to), two adjacent scanning signal lines GL and two adjacent data signal lines SL
· It is composed of n × m pixels 54 provided in a portion surrounded by SL. As described above, one scanning signal line GL is assigned to one row and one data signal line SL is assigned to one column in the pixels 54 arranged in a matrix. The scanning signal line GL is connected to a scanning signal line driving circuit 52, and the data signal line SL is connected to a data signal line driving circuit 53.

【０００４】走査信号線駆動回路５２は、タイミング信
号生成回路６５（図１１参照）等で生成される回路同期
信号ＣＫＧ、ＧＰＳおよびスタートパルスＳＰＧを用い
て、画素アレイ５１における各走査信号線ＧＬに対して
走査信号を出力する。一方、データ信号線駆動回路５３
は、同じくタイミング信号生成回路６５等で生成される
同期信号ＣＫＳおよびスタートパルスＳＰＳを用いて、
入力された映像信号ＤＡＴをデータ信号線ＳＬに転送
（または、増幅して転送）する。また、走査信号線駆動
回路５２およびデータ信号線駆動回路５３は、例えば、
内部電源生成回路６６（図１１参照）等で生成される電
源電圧ＶＧＨ・ＶＧＬと電源電圧ＶＳＨ・ＶＳＬとによ
り駆動されている。The scanning signal line driving circuit 52 uses the circuit synchronizing signals CKG and GPS and the start pulse SPG generated by the timing signal generating circuit 65 (see FIG. 11) and the like to connect the scanning signal lines GL in the pixel array 51 to each other. In response, a scanning signal is output. On the other hand, the data signal line driving circuit 53
Is calculated using a synchronization signal CKS and a start pulse SPS also generated by the timing signal generation circuit 65 and the like.
The input video signal DAT is transferred (or amplified and transferred) to the data signal line SL. Further, the scanning signal line driving circuit 52 and the data signal line driving circuit 53 include, for example,
It is driven by power supply voltages VGH and VGL and power supply voltages VSH and VSL generated by the internal power supply generation circuit 66 (see FIG. 11) and the like.

【０００５】ところで、従来、アクティブマトリクス型
液晶表示装置の多くにおいて、前述の画素５４で用いら
れる能動素子としての薄膜トランジスタは、ガラス基板
上に形成された非晶質シリコン薄膜トランジスタにより
構成されていた。また、走査信号線駆動回路５２および
データ信号線駆動回路５３は、ガラス基板上に外付けさ
れる複数のドライバＩＣであった。Conventionally, in many active matrix type liquid crystal display devices, a thin film transistor as an active element used in the above-described pixel 54 has been constituted by an amorphous silicon thin film transistor formed on a glass substrate. Further, the scanning signal line driving circuit 52 and the data signal line driving circuit 53 are a plurality of driver ICs externally mounted on a glass substrate.

【０００６】これに対して、近年、液晶表示装置の小型
化、信頼性向上、コスト低減等を実現するために、図１
１に示すような、走査信号線駆動回路５２やデータ信号
線駆動回路５３を画素アレイ５１と同一の絶縁性基板５
５上にモノリシックに構成する技術が開発されつつあ
る。On the other hand, in recent years, in order to reduce the size, improve the reliability and reduce the cost of the liquid crystal display device, FIG.
1, the scanning signal line driving circuit 52 and the data signal line driving circuit 53 are connected to the same insulating substrate 5 as the pixel array 51.
5 is being developed for monolithic construction.

【０００７】この場合、能動素子として用いられる薄膜
トランジスタとしては、単結晶、多結晶または非晶質の
いずれかのシリコン薄膜からなる電界効果型トランジス
タが用いられる。実際には、大面積に形成できること、
および走査信号線駆動回路５２やデータ信号線駆動回路
５３に要求される高い駆動力が得られることから、多結
晶シリコン薄膜トランジスタが用いられることが多い。In this case, as the thin film transistor used as an active element, a field effect transistor formed of a single crystal, polycrystalline or amorphous silicon thin film is used. In fact, it can be formed in a large area,
In addition, a polycrystalline silicon thin film transistor is often used because a high driving force required for the scanning signal line driving circuit 52 and the data signal line driving circuit 53 can be obtained.

【０００８】従来の多結晶シリコン薄膜トランジスタ
は、例えば、図１２に示すような構造になっている。こ
の構造においては、絶縁性基板５５上に汚染防止用にシ
リコン酸化膜５６が堆積されており、その上に電界効果
トランジスタ５７が形成されている。A conventional polycrystalline silicon thin film transistor has, for example, a structure as shown in FIG. In this structure, a silicon oxide film 56 is deposited on an insulating substrate 55 for preventing contamination, and a field effect transistor 57 is formed thereon.

【０００９】上記の電界効果トランジスタ５７は、シリ
コン酸化膜５６上に形成されたチャネル領域５８ａ、ソ
ース領域５８ｂおよびドレイン領域５８ｃからなる多結
晶シリコン薄膜５８、さらにその上に形成されたゲート
絶縁膜５９、ゲート電極６０、層間膜であるシリコン酸
化膜６１、ソース電極６２およびドレイン電極６３によ
り構成されている。The field effect transistor 57 has a polycrystalline silicon thin film 58 comprising a channel region 58a, a source region 58b and a drain region 58c formed on a silicon oxide film 56, and a gate insulating film 59 formed thereon. , A gate electrode 60, a silicon oxide film 61 as an interlayer film, a source electrode 62 and a drain electrode 63.

【００１０】ところで、透過型の液晶表示装置等では、
強度の大きな光が照射されるが、上述の多結晶シリコン
薄膜トランジスタは、光照射により、リーク電流の増加
や寿命の低下が観測されている。この特性劣化は、トラ
ンジスタのチャネル領域や接合部に光が照射されたとき
に生ずるものであり、チャネル領域および接合部近傍を
光遮蔽することにより、ある程度防止することができ
る。By the way, in a transmission type liquid crystal display device or the like,
Although high-intensity light is irradiated, the polycrystalline silicon thin-film transistor described above has been observed to increase in leak current and shorten its life due to light irradiation. This characteristic deterioration occurs when light is applied to the channel region or the junction of the transistor, and can be prevented to some extent by shielding the channel region and the vicinity of the junction with light.

【００１１】従来、このような目的のために、図１２に
示す半導体装置では、チャネル領域５８ａに対して、ゲ
ート電極６０の対向側の該チャネル領域５８ａと接触し
ない位置に、クロム膜やクロムと酸化クロムの積層膜な
どからなる遮光性材料６４を敷設している。しかしなが
ら、これらの遮光性材料６４は導電性であるために、電
界効果トランジスタ５７の第４の電極として働く可能性
がある。例えば、長期にわたってこの遮光性材料６４を
電気的に浮遊状態にしておくと、電荷の蓄積が起こっ
て、意図せざる電圧がチャネル領域５８ａに印加される
ことがある。すなわち、この遮光性材料６４によりチャ
ネル領域５８ａに印加される電圧によっては、電界効果
トランジスタ５７の導通が制御される可能性があった。Conventionally, for such a purpose, in the semiconductor device shown in FIG. 12, a chromium film or chromium film is formed at a position not in contact with the channel region 58a on the side opposite to the gate electrode 60. A light-shielding material 64 made of a laminated film of chromium oxide or the like is laid. However, since these light-shielding materials 64 are conductive, they may function as the fourth electrode of the field-effect transistor 57. For example, when the light-blocking material 64 is kept in an electrically floating state for a long period of time, charge accumulation occurs, and an unintended voltage may be applied to the channel region 58a. That is, depending on the voltage applied to the channel region 58a by the light-shielding material 64, the conduction of the field-effect transistor 57 may be controlled.

【００１２】このような事態を回避するために、特開昭
６０−１９２３７０号公報に開示されている液晶表示装
置では、遮光性材料を前段または後段のゲートライン
（走査信号線）に接続することが提案されている。これ
により、保持期間の大部分においては、遮光性材料に走
査信号のオフ電圧が印加されるので、薄膜トランジスタ
がオン状態になることなく、正常な表示が得られる。In order to avoid such a situation, in the liquid crystal display device disclosed in Japanese Patent Application Laid-Open No. 60-192370, a light-shielding material is connected to a preceding or subsequent gate line (scan signal line). Has been proposed. Thus, in most of the holding period, the off voltage of the scanning signal is applied to the light-shielding material, so that a normal display can be obtained without turning on the thin film transistor.

【００１３】[0013]

【発明が解決しようとする課題】ところが、上記従来の
構成では、電界効果トランジスタ５７に多結晶シリコン
薄膜トランジスタ等を用いた場合、ゲート電極に逆極性
の電圧（大きなオフ電圧）が印加されると、リーク電流
が大きくなるという現象が見られる。また、この場合、
特性の劣化も大きくなり、電界効果トランジスタ５７の
信頼性が損なわれるという問題もある。そして、上記開
示技術のように、走査信号のオフ電圧を遮光性材料にも
印加することは、チャネル領域５８ａの両面からオフ電
圧を印加することになるので、チャネル領域５８ａに印
加されるオフ電流は大きなものとなる。したがって、リ
ーク電流が大きくなり、薄膜トランジスタの特性の劣化
を招くという問題が生じる。However, in the above-described conventional configuration, when a polycrystalline silicon thin film transistor or the like is used as the field effect transistor 57, when a voltage of a reverse polarity (a large off-state voltage) is applied to the gate electrode, There is a phenomenon that the leak current increases. Also, in this case,
There is also a problem that the characteristics are greatly deteriorated and the reliability of the field effect transistor 57 is impaired. Further, applying the off-voltage of the scanning signal to the light-shielding material as in the above-described disclosed technique applies the off-voltage from both sides of the channel region 58a, and thus the off-current applied to the channel region 58a Becomes big. Therefore, a problem arises in that the leak current increases and the characteristics of the thin film transistor deteriorate.

【００１４】さらに、遮光性材料に他の電圧を印加する
には新たな配線が必要となる。この場合、追加された配
線によって、液晶表示装置の性能、特に開口率を低下さ
せる虞れがある。Further, a new wiring is required to apply another voltage to the light-shielding material. In this case, the performance of the liquid crystal display device, particularly, the aperture ratio may be reduced by the added wiring.

【００１５】本発明は、上記の各問題点を解決するため
になされたもので、その目的は、開口率を損なうことな
く、トランジスタヘの遮光性を維持し、かつ、トランジ
スタの特性劣化を招かない最適な電圧を遮光性材料に印
加することができる半導体装置を提供すると共に、この
半導体装置を用いることで良好な画像表示が可能で、信
頼性の高い画像表示装置を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to maintain the light-shielding property of a transistor without deteriorating the aperture ratio and to deteriorate the characteristics of the transistor. It is an object of the present invention to provide a semiconductor device capable of applying a unique optimal voltage to a light-shielding material, and to provide a highly reliable image display device capable of displaying a good image by using the semiconductor device.

【００１６】[0016]

【課題を解決するための手段】請求項１の半導体装置
は、透明性絶縁基板上に形成された複数の薄膜トランジ
スタより構成されたものであり、上記の課題を解決する
ために、上記各薄膜トランジスタの活性層のチャネル領
域への光の照射を遮蔽する導電性の遮光膜と、上記遮光
膜を相互に接続する透明性電極と、上記透明性電極に接
続され、上記遮光膜の電位を安定させるための電位安定
化手段（例えば、アースあるいは直流電源等）とを有す
ることを特徴としている。According to a first aspect of the present invention, there is provided a semiconductor device comprising a plurality of thin film transistors formed on a transparent insulating substrate. A conductive light-blocking film that blocks light irradiation to the channel region of the active layer, a transparent electrode that interconnects the light-blocking films, and a light-shielding film that is connected to the transparent electrode and stabilizes the potential of the light-blocking film. (E.g., ground or DC power supply).

【００１７】上記の構成により、上記遮光膜は、透明性
電極により相互に接続されると共に、該透明性電極を介
して電位安定化手段に接続されている。したがって、上
記遮光膜に飛び込んでくる電子は、透明性電極を通って
電位安定化手段に流れ出す。このため、上記遮光膜に
は、電荷の蓄積が生じず、意図せざる電圧をチャネルに
印加する虞れがなくなる。また、遮光膜に飛び込む電荷
を逃がすための配線が透明性電極からなっているので、
開口率の低下を招かない。According to the above arrangement, the light-shielding films are connected to each other by the transparent electrode, and are connected to the potential stabilizing means via the transparent electrode. Therefore, the electrons jumping into the light shielding film flow out to the potential stabilizing means through the transparent electrode. Therefore, no charge is accumulated in the light-shielding film, and there is no possibility that an unintended voltage is applied to the channel. Also, since the wiring for letting out the charge jumping into the light shielding film is made of a transparent electrode,
The aperture ratio does not decrease.

【００１８】請求項２の半導体装置は、上記の課題を解
決するために、請求項１の構成に加えて、上記電位安定
化手段は、遮光膜に所定の電圧を印加する電源からなる
ことを特徴としている。According to a second aspect of the present invention, in order to solve the above-mentioned problems, in addition to the first aspect, the potential stabilizing means comprises a power supply for applying a predetermined voltage to the light-shielding film. Features.

【００１９】上記の構成により、上記遮光膜には、上記
透明性電極に接続された電位安定化手段により所定の電
圧を印加することができる。ここで、上記遮光膜に印加
する電圧に、最適な値を選択すれば、薄膜トランジスタ
の閾値を最適な値にシフトさせることができる。これに
より、薄膜トランジスタのオフ特性の低下（リーク電流
の増加）や信頼性の低下を最低限に抑えることができ
る。According to the above configuration, a predetermined voltage can be applied to the light shielding film by the potential stabilizing means connected to the transparent electrode. Here, if an optimal value is selected for the voltage applied to the light shielding film, the threshold value of the thin film transistor can be shifted to an optimal value. As a result, it is possible to minimize a decrease in the off characteristic (increase in leak current) and a decrease in reliability of the thin film transistor.

【００２０】請求項３の半導体装置は、上記の課題を解
決するために、請求項２の構成に加えて、上記遮光膜
は、上記チャネル領域に対して上記薄膜トランジスタの
ゲート電極と対向する位置に配置されていることを特徴
としている。According to a third aspect of the present invention, in order to solve the above-mentioned problem, in addition to the configuration of the second aspect, the light-shielding film is provided at a position facing the gate electrode of the thin film transistor with respect to the channel region. It is characterized by being arranged.

【００２１】上記の構成により、上記遮光膜とチャネル
領域との間には、ゲート電極が存在しないため、遮光膜
による電界がゲート電極によってシールドされることが
なくなる。したがって、遮光膜の電位によって、チャネ
ル領域の電位を制御することが容易になり、薄膜トラン
ジスタの閾値を制御することが可能となる。According to the above configuration, since no gate electrode exists between the light-shielding film and the channel region, the electric field by the light-shielding film is not shielded by the gate electrode. Therefore, the potential of the channel region can be easily controlled by the potential of the light-shielding film, and the threshold value of the thin film transistor can be controlled.

【００２２】請求項４の画像表示装置は、透明性絶縁基
板上に、複数の表示用の画素がマトリクス状に設けら
れ、これら各画素を個別に駆動することで表示を行うも
のであり、上記の課題を解決するために、上記画素は、
該画素をスイッチングするスイッチング素子としての薄
膜トランジスタと、上記薄膜トランジスタの活性層のチ
ャネル領域への光の照射を遮蔽する導電性の遮光膜と、
上記遮光膜に接続されると共に、該遮光膜の電位を安定
させるための電位安定化手段に接続されている透明性電
極とを有することを特徴としている。According to a fourth aspect of the present invention, there is provided an image display device, wherein a plurality of display pixels are provided in a matrix on a transparent insulating substrate, and display is performed by individually driving these pixels. In order to solve the problem of the above, the pixel,
A thin film transistor as a switching element for switching the pixel, and a conductive light shielding film for shielding irradiation of light to a channel region of an active layer of the thin film transistor,
A transparent electrode connected to the light-shielding film and connected to a potential stabilizing means for stabilizing the potential of the light-shielding film.

【００２３】上記の構成により、画素のスイッチング素
子として用いられる薄膜トランジスタの遮光膜は、透明
性電極に接続されると共に、該透明性電極を介して電位
安定化手段に接続されている。したがって、上記遮光膜
に飛び込んでくる電子は、透明性電極を通って電位安定
化手段に流れ出す。このため、上記遮光膜には、電荷の
蓄積が生じず、意図せざる電圧をチャネルに印加する虞
れがなくなる。また、遮光膜に飛び込む電荷を逃がすた
めの配線が透明性電極からなっているので、開口率の低
下を招かない。その結果、信頼性が高く、かつ、表示品
位に優れた液晶表示装置を提供することができる。With the above arrangement, the light-shielding film of the thin-film transistor used as the switching element of the pixel is connected to the transparent electrode and to the potential stabilizing means via the transparent electrode. Therefore, the electrons jumping into the light shielding film flow out to the potential stabilizing means through the transparent electrode. Therefore, no charge is accumulated in the light-shielding film, and there is no possibility that an unintended voltage is applied to the channel. Further, since the wiring for letting out the electric charge jumping into the light shielding film is made of a transparent electrode, the aperture ratio does not decrease. As a result, a liquid crystal display device having high reliability and excellent display quality can be provided.

【００２４】請求項５の画像表示装置は、上記の課題を
解決するために、請求項４の構成に加えて、上記電位安
定化手段は、遮光膜に所定の電圧を印加する電源からな
ることを特徴としている。According to a fifth aspect of the present invention, in order to solve the above-mentioned problems, in addition to the configuration of the fourth aspect, the potential stabilizing means comprises a power supply for applying a predetermined voltage to the light shielding film. It is characterized by.

【００２５】上記の構成により、画素のスイッチング素
子として用いられる薄膜トランジスタの遮光膜には、上
記透明性電極に接続された電位安定化手段により所定の
電圧を印加することができる。ここで、上記遮光膜に印
加する電圧に、最適な値を選択すれば、薄膜トランジス
タの閾値を最適な値にシフトさせることができる。これ
により、薄膜トランジスタのオフ特性の低下（リーク電
流の増加）や信頼性の低下を最低限に抑えることができ
る。したがって、画素の保持率や長期信頼性を向上させ
ることができる。With the above configuration, a predetermined voltage can be applied to the light-shielding film of the thin film transistor used as a switching element of the pixel by the potential stabilizing means connected to the transparent electrode. Here, if an optimal value is selected for the voltage applied to the light shielding film, the threshold value of the thin film transistor can be shifted to an optimal value. As a result, it is possible to minimize a decrease in the off characteristic (increase in leak current) and a decrease in reliability of the thin film transistor. Therefore, the retention rate and long-term reliability of the pixel can be improved.

【００２６】請求項６の画像表示装置は、請求項４また
は５の構成に加えて、上記遮光膜は、上記チャネル領域
に対して上記薄膜トランジスタのゲート電極と対向する
位置に配置されていることを特徴としている。According to a sixth aspect of the present invention, in addition to the configuration of the fourth or fifth aspect, the light shielding film is disposed at a position facing the gate electrode of the thin film transistor with respect to the channel region. Features.

【００２７】上記の構成により、上記遮光膜と薄膜トラ
ンジスタのチャネル領域との間には、ゲート電極が存在
しないため、遮光膜による電界がゲート電極によってシ
ールドされることがなくなる。したがって、薄膜トラン
ジスタの閾値を容易に制御することが可能となり、低電
力で画素の保持率や長期信頼性を向上させることができ
る。According to the above configuration, since no gate electrode exists between the light shielding film and the channel region of the thin film transistor, the electric field by the light shielding film is not shielded by the gate electrode. Therefore, the threshold value of the thin film transistor can be easily controlled, and the retention rate and long-term reliability of the pixel can be improved with low power.

【００２８】請求項７の画像表示装置は、請求項４ない
し６の何れかの構成に加えて、上記透明性電極は、上記
各画素からなる画素アレイ上で、該画素アレイの画像形
成面の全面にわたって敷設されていることを特徴として
いる。According to a seventh aspect of the present invention, in addition to the configuration of any of the fourth to sixth aspects, the transparent electrode is provided on a pixel array composed of the respective pixels on an image forming surface of the pixel array. It is characterized by being laid all over.

【００２９】上記の構成により、各遮光膜は、画素アレ
イの画像形成面の全面にわたって敷設されている上記透
明性電極によって相互に接続されている。したがって、
電位安定化手段をただ１つ設ければ、全ての遮光膜に対
し電位を安定させることができる。さらに、上記透明性
電極は、上記各画素からなる画素アレイ上で、該画素ア
レイの画像形成面の全面にわたって敷設されているの
で、該透明性電極の抵抗（遮光膜と電源部の電圧供給端
子との間の抵抗）が小さくなり、安定した電圧を上記遮
光膜に対して印加することができる。According to the above configuration, the respective light-shielding films are connected to each other by the above-mentioned transparent electrodes laid over the entire image forming surface of the pixel array. Therefore,
If only one potential stabilizing means is provided, the potential can be stabilized for all the light shielding films. Further, since the transparent electrode is laid on the pixel array composed of the pixels over the entire image forming surface of the pixel array, the resistance of the transparent electrode (the light shielding film and the voltage supply terminal of the power supply unit) ), And a stable voltage can be applied to the light-shielding film.

【００３０】請求項８の画像表示装置は、請求項７の構
成に加えて、上記透明性電極は、上記画素アレイ上で複
数に分割されると共に、分割されたそれぞれの透明性電
極に上記電位安定化手段が接続されていることを特徴と
している。According to an eighth aspect of the present invention, in addition to the configuration of the seventh aspect, the transparent electrode is divided into a plurality of parts on the pixel array, and the potential is applied to each of the divided transparent electrodes. It is characterized in that the stabilizing means is connected.

【００３１】上記の構成により、上記透明性電極は、上
記画素アレイの複数の領域に分割して敷設されている。
そして、分割された上記領域内において、上記遮光膜は
上記透明性電極によって相互に接続されている。これに
より、画素アレイ内で薄膜トランジスタの特性に分布
（バラツキ）がある場合においても、それぞれの領域の
遮光膜に最適な電圧を印加することができ、表示品位の
向上を図ることができる。According to the above configuration, the transparent electrode is laid in a plurality of regions of the pixel array.
Then, in the divided regions, the light-shielding films are connected to each other by the transparent electrodes. Thus, even when the characteristics of the thin film transistors have a distribution (variation) in the pixel array, an optimal voltage can be applied to the light-shielding film in each region, and the display quality can be improved.

【００３２】[0032]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

（実施の形態１）本発明の実施の一形態について図１な
いし図３に基づいて説明すれば、以下の通りである。(Embodiment 1) An embodiment of the present invention will be described below with reference to FIGS.

【００３３】先ず、本実施の形態に係る半導体装置の構
造を、図１を用いて説明する。ここでは、画像表示装置
としての透過型の液晶表示装置に用いられる半導体装置
を例示する。First, the structure of the semiconductor device according to the present embodiment will be described with reference to FIG. Here, a semiconductor device used for a transmission type liquid crystal display device as an image display device will be exemplified.

【００３４】上記半導体装置は、図１に示すように、透
明性絶縁基板１上に形成された複数の薄膜トランジスタ
４…を有する構成である。上記半導体装置では、透明性
絶縁基板１の上に、ＩＴＯ（Indium Tin Oxide) 等から
なる透明電極層（透明性電極）２が敷設されている。上
記透明電極層２の上には、該透明電極層２と接するよう
にクロム、チタン或いはタンタル等からなる遮光膜３…
が、上記薄膜トランジスタ４…に対応して敷設されてい
る。上記透明性絶縁基板１としては、サファイア基板、
石英基板、無アルカリガラス等が用いられることが多
い。As shown in FIG. 1, the semiconductor device has a structure having a plurality of thin film transistors 4 formed on a transparent insulating substrate 1. In the above semiconductor device, a transparent electrode layer (transparent electrode) 2 made of ITO (Indium Tin Oxide) or the like is laid on a transparent insulating substrate 1. On the transparent electrode layer 2, a light-shielding film 3 made of chromium, titanium, tantalum, or the like is in contact with the transparent electrode layer 2.
Are provided corresponding to the thin film transistors 4. As the transparent insulating substrate 1, a sapphire substrate,
A quartz substrate, non-alkali glass, or the like is often used.

【００３５】上記透明電極層２は、直流電源１３にアー
ス配線１２を介して接続されている。これらアース配線
１２と直流電源１３とは、上記遮光膜３の電位を安定さ
せるための電位安定化手段を構成している。上記直流電
源１３は、プラス側がアースされ、マイナス側がアース
配線１２に接続されている。これにより、遮光膜３は、
マイナスの電圧が印加されることになる。尚、図１で
は、上述のように、遮光膜３には、マイナスの電圧が印
加されているが、所望であれば、直流電源１３の向きを
逆にしてプラスの電圧を遮光膜３に対して印加すること
もできる。The transparent electrode layer 2 is connected to a DC power supply 13 via a ground wiring 12. The ground wiring 12 and the DC power supply 13 constitute a potential stabilizing means for stabilizing the potential of the light shielding film 3. The DC power supply 13 has a plus side grounded and a minus side connected to the ground wiring 12. Thereby, the light shielding film 3 becomes
A negative voltage will be applied. In FIG. 1, as described above, a negative voltage is applied to the light shielding film 3. However, if desired, the direction of the DC power supply 13 is reversed and a positive voltage is applied to the light shielding film 3. Can also be applied.

【００３６】上記遮光膜３の上の領域には、上記薄膜ト
ランジスタ４が、シリコン酸化膜５を介して設けられて
いる。上記薄膜トランジスタ４は、多結晶シリコン薄膜
により形成された正スタガ構造のものである。すなわ
ち、上記の薄膜トランジスタ４は、シリコン酸化膜５上
に形成されたチャネル領域６ａ、ソース領域６ｂおよび
ドレイン領域６ｃからなる活性層としての多結晶シリコ
ン薄膜６、さらにその上に形成されたゲート絶縁膜７、
ゲート電極８、層間絶縁膜９、ソース電極１０およびド
レイン電極１１により形成されている。The thin film transistor 4 is provided above the light shielding film 3 with a silicon oxide film 5 interposed therebetween. The thin film transistor 4 has a positive stagger structure formed of a polycrystalline silicon thin film. That is, the above-described thin film transistor 4 includes a polycrystalline silicon thin film 6 as an active layer including a channel region 6a, a source region 6b, and a drain region 6c formed on a silicon oxide film 5, and a gate insulating film formed thereon. 7,
It is formed by a gate electrode 8, an interlayer insulating film 9, a source electrode 10 and a drain electrode 11.

【００３７】上記ゲート電極８は、ゲート絶縁膜７を介
してチャネル領域６ａに対向する位置に設けられてい
る。上記ソース電極１０は、ゲート絶縁膜７および層間
絶縁膜９に設けられたコンタクトホール１４を介してソ
ース領域６ｂに接続されている。上記ドレイン電極１１
は、ゲート絶縁膜７および層間絶縁膜９に設けられたコ
ンタクトホール１５を介してドレイン領域６ｃに接続さ
れている。The gate electrode 8 is provided at a position facing the channel region 6a via the gate insulating film 7. The source electrode 10 is connected to the source region 6b via a contact hole 14 provided in the gate insulating film 7 and the interlayer insulating film 9. The drain electrode 11
Is connected to the drain region 6c via a contact hole 15 provided in the gate insulating film 7 and the interlayer insulating film 9.

【００３８】これにより、上記遮光膜３は、ゲート電極
８に対向して上記薄膜トランジスタ４の下方に、シリコ
ン酸化膜５を介して配置される形となる。そして、この
遮光膜３により、薄膜トランジスタ４は下方からの光、
すなわち、透明性絶縁基板１を透過した光に対して遮光
効果を有するようになる。Thus, the light-shielding film 3 is arranged below the thin-film transistor 4 so as to face the gate electrode 8 with the silicon oxide film 5 interposed therebetween. The light shielding film 3 allows the thin film transistor 4 to emit light from below.
That is, it has a light-shielding effect on light transmitted through the transparent insulating substrate 1.

【００３９】上記遮光膜３は導電性を有するため、上記
薄膜トランジスタ４、あるいは他の配線（ゲート電極
８、ソース電極１０、ドレイン電極１１を構成する導電
層等）に電流が流れている時に、絶縁層を越えて電子が
飛び込んでくることがある。飛び込んできた電子は上記
透明電極層２と、該透明電極層２に接続されたアース配
線１２を介して外部へ放出される。このため、上記遮光
膜３には、電荷の蓄積が生じず、遮光膜３の電位は常に
一定に保たれる。したがって、遮光膜３は、薄膜トラン
ジスタ４に対して、意図せざる電圧を印加するというこ
とが無くなる。Since the light-shielding film 3 has conductivity, it is insulated when a current flows through the thin-film transistor 4 or another wiring (a conductive layer forming the gate electrode 8, the source electrode 10, the drain electrode 11, etc.). Electrons may jump over the layer. The jumped-in electrons are emitted to the outside through the transparent electrode layer 2 and the ground wiring 12 connected to the transparent electrode layer 2. Therefore, no charge is accumulated in the light-shielding film 3, and the potential of the light-shielding film 3 is always kept constant. Therefore, the light shielding film 3 does not apply an unintended voltage to the thin film transistor 4.

【００４０】また、上記アース配線１２には、直流電源
１３が接続されているので、該直流電源１３によって、
透明電極層２を介して各遮光膜３に適切な電圧を印加す
れば、薄膜トランジスタ４の閾値電圧を最適な値にシフ
トさせることができ、薄膜トランジスタ４の特性を向上
させることができる。したがって、動作速度、保持特性
等の点で薄膜トランジスタの特性を向上させることがで
きる。Since a DC power supply 13 is connected to the ground wiring 12, the DC power supply 13
When an appropriate voltage is applied to each light-shielding film 3 via the transparent electrode layer 2, the threshold voltage of the thin film transistor 4 can be shifted to an optimum value, and the characteristics of the thin film transistor 4 can be improved. Therefore, characteristics of the thin film transistor can be improved in terms of operation speed, retention characteristics, and the like.

【００４１】上記の構成によれば、各遮光膜３に外部か
らバイアスを供給する配線は、透明性導電材料からなる
透明電極層２である。したがって、上記配線によって光
の透過効率が低下することがない。According to the above configuration, the wiring for supplying a bias to each light shielding film 3 from the outside is the transparent electrode layer 2 made of a transparent conductive material. Therefore, the light transmission efficiency does not decrease due to the wiring.

【００４２】また、この透明電極層２は、複数の遮光膜
３…を相互に接続し、外部の直流電源１３より一定電圧
が印加されるようになっている。これにより、この遮光
膜３には、上記透明電極層２を介して一定電圧が印加さ
れているので、薄膜トランジスタ４の特性に悪影響を与
えないような最適バイアスを各遮光膜３に印加すること
ができる。The transparent electrode layer 2 connects a plurality of light shielding films 3 to each other, and a constant voltage is applied from an external DC power supply 13. As a result, since a constant voltage is applied to the light-shielding film 3 via the transparent electrode layer 2, it is possible to apply an optimum bias to each light-shielding film 3 so as not to adversely affect the characteristics of the thin film transistor 4. it can.

【００４３】尚、図１においては、各遮光膜３は薄膜ト
ランジスタ４全体を遮光するように形成されているが、
光の照射による特性劣化が生じる場所、すなわち、遮光
膜３によって光を遮光される必要があるのは、薄膜トラ
ンジスタ４のチャネル領域６ａおよびその接合部近傍の
みである。したがって、図２に示すように、遮光膜３
は、チャネル領域６ａおよびその接合部近傍のみを遮光
するように形成してもよい。In FIG. 1, each light shielding film 3 is formed so as to shield the entire thin film transistor 4 from light.
It is necessary only that the light-shielding film 3 shields the light from the area where the characteristic deterioration occurs due to the light irradiation, that is, only in the vicinity of the channel region 6a of the thin film transistor 4 and its junction. Therefore, as shown in FIG.
May be formed so as to shield only the channel region 6a and the vicinity of its junction.

【００４４】また、本実施の形態では、多結晶シリコン
の正スタガ構造の薄膜トランジスタ４を例に挙げて説明
したが、これに限らず、逆スタガ構造等の他の構造、或
いは、非晶質シリコン薄膜やＣｄＳｅ等の化合物半導体
薄膜を用いたものでもよい。In the present embodiment, the thin film transistor 4 having a normal staggered structure of polycrystalline silicon has been described as an example. However, the present invention is not limited to this, and other structures such as an inverted staggered structure, or amorphous silicon A thin film or a thin film using a compound semiconductor such as CdSe may be used.

【００４５】ただし、上記薄膜トランジスタ４の構造
を、図３に示すような逆スタガ構造とした場合、ゲート
電極８は、チャネル下側となるので、遮光膜３は上側と
なる。すなわち、この場合は上側からバックライトを照
射するシステム構成をとる液晶表示装置に適用される半
導体装置となる。However, when the structure of the thin film transistor 4 is an inverted staggered structure as shown in FIG. 3, the gate electrode 8 is on the lower side of the channel, and the light shielding film 3 is on the upper side. That is, in this case, the semiconductor device is applied to a liquid crystal display device having a system configuration in which a backlight is irradiated from above.

【００４６】さらに、本実施の形態では、透明電極層２
はアースをとった上で、且つ直流電源１３と接続されて
いるが、アースと直流電源１３とのうち、どちらか一方
を省略することもできる。例えば、アースをとらない場
合にも、遮光膜３に飛び込んできた電子は上記直流電源
１３に流れ出すので、遮光膜３の電位は一定に保たれ
る。Further, in the present embodiment, the transparent electrode layer 2
Is grounded and connected to the DC power supply 13, but one of the ground and the DC power supply 13 may be omitted. For example, even when the ground is not taken, the electrons that have jumped into the light-shielding film 3 flow out to the DC power supply 13, so that the potential of the light-shielding film 3 is kept constant.

【００４７】以上のように、本実施の形態では、半導体
装置について説明したが、上記半導体装置を用いた画像
表示装置について以下の実施の形態２で説明する。As described above, in this embodiment, the semiconductor device has been described. However, an image display device using the semiconductor device will be described in a second embodiment below.

【００４８】（実施の形態２）本発明の他の実施の形態
について図４ないし図９に基づいて説明すれば、以下の
通りである。尚、本実施の形態では、画像表示装置とし
て液晶表示装置について説明する。(Embodiment 2) The following will describe another embodiment of the present invention with reference to FIGS. In this embodiment, a liquid crystal display device will be described as an image display device.

【００４９】本実施の形態に係る液晶表示装置は、図４
に示すように、上記実施の形態１で説明した半導体装置
を用いたアクティブマトリクス駆動方式の液晶表示装置
である。上記液晶表示装置は、画素アレイ１９と、走査
信号線駆動回路３４と、データ信号線駆動回路３０とを
備えている。The liquid crystal display device according to the present embodiment has the structure shown in FIG.
As shown in FIG. 7, an active matrix driving type liquid crystal display device using the semiconductor device described in the first embodiment. The liquid crystal display device includes a pixel array 19, a scanning signal line driving circuit 34, and a data signal line driving circuit 30.

【００５０】上記画素アレイ１９は、互いに交差する状
態で配されたｎ×ｍ本の走査信号線ＧＬｊ（ｊ＝１、
２、…、ｎ：但し、総称するときは単にＧＬとする）お
よびデータ信号線ＳＬｉ（ｉ＝１、２、…、ｍ：但し、
総称するときは単にＳＬとする）と、隣接する２本の走
査信号線ＧＬ・ＧＬと隣接する２本のデータ信号線ＳＬ
・ＳＬとで包囲された部分に設けられたｎ×ｍ個の画素
２０…により構成されている。このように、マトリクス
状に配列された上記画素２０には、１行当たりに１本の
走査信号線ＧＬが割り当てられ、１列当たりに１本のデ
ータ信号線ＳＬが割り当てられている。また、上記走査
信号線ＧＬは走査信号線駆動回路３４に接続され、デー
タ信号線ＳＬはデータ信号線駆動回路３０に接続されて
いる。The pixel array 19 has nxm scanning signal lines GLj (j = 1,
2,..., N: However, when collectively referred to simply as GL) and the data signal line SLi (i = 1, 2,..., M:
SL is used to collectively refer to), two adjacent scanning signal lines GL and two adjacent data signal lines SL
· It is composed of n × m pixels 20 provided in a portion surrounded by SL. As described above, one scanning signal line GL is assigned to one row and one data signal line SL is assigned to one column in the pixels 20 arranged in a matrix. The scanning signal line GL is connected to the scanning signal line driving circuit 34, and the data signal line SL is connected to the data signal line driving circuit 30.

【００５１】上記のデータ信号線ＳＬにデータ信号を送
出するデータ信号線駆動回路には、点順次駆動方式と線
順次駆動方式とがある。ここでは、説明を簡単にするた
めに、点順次駆動方式についてのみ述べる。The data signal line driving circuit for transmitting a data signal to the data signal line SL includes a dot sequential driving method and a line sequential driving method. Here, in order to simplify the description, only the dot sequential driving method will be described.

【００５２】図５に示すように、点順次駆動方式のデー
タ信号線駆動回路３０では、シフトレジスタ３１に入力
されたスタートパルスＳＰＳが、同期信号ＣＫＳに同期
して順次シフトされる。この結果、シフトレジスタ３１
より出力されたスタートパルスＳＰＳが、バッファ回路
３２を経てサンプリングスイッチ３３に与えられる。そ
のパルスによりサンプリングスイッチ３３が閉じると、
映像信号ＤＡＴは、サンプリングスイツチ３３を通じて
データ信号線ＳＬに与えられる。As shown in FIG. 5, in the data signal line drive circuit 30 of the dot sequential drive system, the start pulse SPS input to the shift register 31 is sequentially shifted in synchronization with the synchronization signal CKS. As a result, the shift register 31
The output start pulse SPS is supplied to the sampling switch 33 via the buffer circuit 32. When the sampling switch 33 is closed by the pulse,
The video signal DAT is supplied to the data signal line SL through the sampling switch 33.

【００５３】一方、図６に示すように、走査信号線ＧＬ
に走査信号を送出する走査信号線駆動回路３４では、シ
フトレジスタ３５に入力されたスタートパルスＳＰＧ
が、同期信号ＣＫＧに同期して順次シフトされる。この
結果、隣接する２つのシフトレジスタ３５・３５より出
力されたスタートパルスＳＰＧが、バッファ回路３６・
３６を経てアンド回路３７で和がとられる。さらに、ア
ンド回路３７の出力と、走査信号の信号幅を決定する同
期信号ＧＰＳとの和がアンド回路３８でとられることに
より、走査信号が生成される。この走査信号は、バッフ
ァ回路３９を介して各走査信号線ＧＬに与えられる。
尚、上記の走査信号線駆動回路３４においては、レベル
シフタを内蔵したバッファを用いることにより、走査信
号の出力振幅を大きくすることもある。On the other hand, as shown in FIG.
In the scanning signal line driving circuit 34 for sending a scanning signal to the shift register 35, the start pulse SPG
Are sequentially shifted in synchronization with the synchronization signal CKG. As a result, the start pulse SPG output from the two adjacent shift registers 35 is supplied to the buffer circuit 36.
The sum is obtained in an AND circuit 37 via 36. Further, the sum of the output of the AND circuit 37 and the synchronizing signal GPS for determining the signal width of the scanning signal is obtained by the AND circuit 38, thereby generating a scanning signal. This scanning signal is applied to each scanning signal line GL via the buffer circuit 39.
In the scanning signal line driving circuit 34, the output amplitude of the scanning signal may be increased by using a buffer having a built-in level shifter.

【００５４】尚、上記データ信号線駆動回路３０および
走査信号線駆動回路３４に与えられる各信号は、図示し
ないタイミング信号生成回路によって生成される。ま
た、データ信号線駆動回路３０および走査信号線駆動回
路３４は、図示しない内部電源生成回路等で生成される
電源電圧ＶＧＨ・ＶＧＬと電源電圧ＶＳＨ・ＶＳＬとに
より駆動されている。Each signal applied to the data signal line driving circuit 30 and the scanning signal line driving circuit 34 is generated by a timing signal generating circuit (not shown). The data signal line driving circuit 30 and the scanning signal line driving circuit 34 are driven by power supply voltages VGH and VGL and power supply voltages VSH and VSL generated by an internal power supply generation circuit (not shown).

【００５５】各画素２０は、図７に示すように、スイッ
チング素子となる薄膜トランジスタ２１と、液晶容量２
２ａを有する画素容量２２とによって構成されている。
一般に、アクティブマトリクス型液晶表示装置における
画素容量２２は、表示を安定させるために、液晶容量２
２ａと並行に付加された補助容量２２ｂを有している。
つまり、補助容量２２ｂは、液晶容量２２ａや薄膜トラ
ンジスタ２１のリーク電流、薄膜トランジスタ２１のゲ
ート・ソース間容量や画素電極・信号線間容量等の寄生
容量による画素電位の変動、液晶容量２２ａの表示デー
タ依存性等の影響を最小限に抑えるようになっている。As shown in FIG. 7, each pixel 20 includes a thin film transistor 21 serving as a switching element and a liquid crystal capacitor 2.
2a.
Generally, a pixel capacitor 22 in an active matrix type liquid crystal display device has a liquid crystal capacitor 2 in order to stabilize display.
It has an auxiliary capacitor 22b added in parallel with 2a.
In other words, the auxiliary capacitance 22b has a leakage current of the liquid crystal capacitance 22a and the thin film transistor 21, a variation in pixel potential due to a parasitic capacitance such as a capacitance between a gate and a source and a capacitance between a pixel electrode and a signal line of the thin film transistor 21, and a display data dependence of the liquid crystal capacitance 22a. The influence of gender etc. is to be minimized.

【００５６】薄膜トランジスタ２１のゲート電極は、走
査信号線ＧＬに接続されている。また、液晶容量２２ａ
および補助容量２２ｂの一方の電極は、薄膜トランジス
タ２１のドレインおよびソースを介してデータ信号線Ｓ
Ｌに接続されている。液晶容量２２ａの他方の電極は、
液晶セルを挟んで対向電極（図示せず）に接続され、補
助容量２２ｂの他方の電極は、全画素に共通の図示しな
い共通電極線（Cs onCommon構造の場合）、または隣接
する走査信号線ＧＬ（Cs on Gate構造の場合）に接続さ
れている。The gate electrode of the thin film transistor 21 is connected to the scanning signal line GL. Also, the liquid crystal capacitor 22a
And one electrode of the auxiliary capacitor 22b is connected to the data signal line S via the drain and source of the thin film transistor 21.
L. The other electrode of the liquid crystal capacitor 22a is
The other electrode of the auxiliary capacitance 22b is connected to a counter electrode (not shown) with the liquid crystal cell interposed therebetween, and a common electrode line (not shown) common to all pixels (in the case of a Cs on Common structure) or an adjacent scanning signal line GL (Cs on Gate structure).

【００５７】上記の液晶表示装置において、データ信号
線駆動回路３０は、表示用データ信号を１画素毎に、ま
たは１水平走査期間（１Ｈライン）毎に、各データ信号
線ＳＬに出力する。また、走査信号信号線ＧＬ上に送ら
れる走査信号がアクティブ状態になると、薄膜トランジ
スタ２１が導通状態となり、これによって、データ信号
線ＳＬ上に送られる表示用データ信号が画素容量２２に
電荷として書き込まれる。そして、画素容量２２に書き
込まれた電荷により表示が維持される。In the liquid crystal display device described above, the data signal line drive circuit 30 outputs a display data signal to each data signal line SL for each pixel or for each horizontal scanning period (1H line). Further, when the scanning signal sent on the scanning signal line GL becomes active, the thin film transistor 21 becomes conductive, whereby the display data signal sent on the data signal line SL is written to the pixel capacitor 22 as electric charge. . Then, the display is maintained by the charges written in the pixel capacitors 22.

【００５８】上記液晶表示装置は、図示しないガラス等
の透明性絶縁基板上に、データ信号線駆動回路３０、走
査信号線駆動回路３４および画素アレイ１９がモノリシ
ックに形成されたものである。それゆえ、画素アレイ１
９を構成する各薄膜トランジスタ４…は、多結晶シリコ
ン薄膜により形成されており、各薄膜トランジスタ４の
下方には、実施の形態１で述べたように、薄膜トランジ
スタ４の少なくともチャネル領域および接合部近傍を遮
光するように、上記薄膜トランジスタ４のゲート電極と
対向して、クロム、チタン或いはタンタル等からなる遮
光膜３が敷設されている。In the liquid crystal display device, a data signal line driving circuit 30, a scanning signal line driving circuit 34, and the pixel array 19 are monolithically formed on a transparent insulating substrate such as glass (not shown). Therefore, the pixel array 1
9 are formed of a polycrystalline silicon thin film. Under the thin film transistors 4, at least the channel region and the vicinity of the junction of the thin film transistors 4 are shielded from light, as described in the first embodiment. The light-shielding film 3 made of chromium, titanium, tantalum, or the like is provided so as to face the gate electrode of the thin film transistor 4.

【００５９】さらに、この遮光膜３…は、図８に示すよ
うに、画素アレイ１９全体に亙って敷設される透明電極
層２によって、電気的に相互に接続され、電位安定化手
段としてのアース配線１２および直流電源１３より一定
の電圧が印加されるようになっている。上記透明電極層
２としては、ＩＴＯ等を用いることができる。ＩＴＯ
は、成膜条件によっては、５００℃以上の耐熱性を有す
るので、多結晶シリコン薄膜トランジスタの製造プロセ
スに適用することも可能である。Further, as shown in FIG. 8, the light-shielding films 3 are electrically connected to each other by the transparent electrode layer 2 laid over the entire pixel array 19, and serve as potential stabilizing means. A constant voltage is applied from the ground wiring 12 and the DC power supply 13. As the transparent electrode layer 2, ITO or the like can be used. ITO
Has a heat resistance of 500 ° C. or more depending on the film forming conditions, and thus can be applied to a manufacturing process of a polycrystalline silicon thin film transistor.

【００６０】このような構造とすることにより、液晶表
示装置の薄膜トランジスタ４は、遮光膜３により遮光さ
れると共に、その遮光膜３には、アース配線１２および
直流電源１３によって、薄膜トランジスタ４の特性に悪
影響を与えないような一定のバイアスを印加することが
できる。更に、遮光膜３にバイアスを印加するための配
線として、画素アレイ１９全面に広がる透明電極層２を
用いているので、配線抵抗を低く抑えることができると
ともに、高い光透過率（開口率）を維持することが可能
となる。With such a structure, the thin film transistor 4 of the liquid crystal display device is shielded from light by the light shielding film 3, and the light shielding film 3 has the characteristics of the thin film transistor 4 by the ground wiring 12 and the DC power supply 13. It is possible to apply a constant bias that does not have an adverse effect. Further, since the transparent electrode layer 2 extending over the entire surface of the pixel array 19 is used as a wiring for applying a bias to the light-shielding film 3, the wiring resistance can be suppressed low and a high light transmittance (aperture ratio) can be obtained. It can be maintained.

【００６１】また、図２に示す半導体装置を用いた液晶
表示装置の場合、遮光膜３…の面積が小さいため、液晶
表示装置の開口率をさらに向上させることができる。Further, in the case of the liquid crystal display device using the semiconductor device shown in FIG. 2, since the area of the light shielding films 3 is small, the aperture ratio of the liquid crystal display device can be further improved.

【００６２】ところで、図８においては、透明電極層２
は、画素アレイ１９全体に一体化して敷設されている
が、図９に示すように、上記透明電極層２を上記画素ア
レイ１９の複数の領域に分割して敷設するとともに、上
記分割された領域内において上記遮光膜３…を相互に接
続して、それぞれに最適な一定電圧を印加するようにし
てもよい。Incidentally, in FIG. 8, the transparent electrode layer 2
Are laid integrally on the entire pixel array 19, as shown in FIG. 9, the transparent electrode layer 2 is divided into a plurality of regions of the pixel array 19, and the divided regions are laid. The light shielding films 3 may be connected to each other to apply an optimum constant voltage to each of them.

【００６３】この場合、画素アレイ１９内で画素トラン
ジスタの特性に分布（バラツキ）がある場合において
も、それぞれの領域に最適な電圧を印加することができ
るので、表示品位の向上を図ることができる。In this case, even when there is a distribution (variation) in the characteristics of the pixel transistors in the pixel array 19, an optimal voltage can be applied to each region, so that the display quality can be improved. .

【００６４】以上、本発明に関して幾つかの例を示して
きたが、本発明は以上の実施の形態に限定されることな
く、同様の概念に基づく全ての構成に当てはまるもので
ある。Although several examples of the present invention have been described above, the present invention is not limited to the above embodiments, but applies to all configurations based on the same concept.

【００６５】[0065]

【発明の効果】請求項１の発明の半導体装置は、以上の
ように、各薄膜トランジスタの活性層のチャネル領域へ
の光の照射を遮蔽する導電性の遮光膜と、上記遮光膜を
相互に接続する透明性電極と、上記透明性電極に接続さ
れ、上記遮光膜の電位を安定させるための電位安定化手
段とを有する構成である。As described above, in the semiconductor device according to the first aspect of the present invention, the conductive light-shielding film that shields light from irradiating the channel region of the active layer of each thin-film transistor and the light-shielding film are interconnected. And a potential stabilizing means connected to the transparent electrode for stabilizing the potential of the light shielding film.

【００６６】それゆえ、遮光膜に飛び込んでくる電子
を、透明性電極を介して、電位安定化手段に逃がすこと
ができるので、遮光膜には電荷の蓄積が生じない。した
がって、遮光膜への電荷の蓄積が原因となる、薄膜トラ
ンジスタへの意図せざる電圧印加を防止することができ
るという効果を奏する。Therefore, the electrons jumping into the light-shielding film can be released to the potential stabilizing means via the transparent electrode, so that no charge is accumulated in the light-shielding film. Therefore, it is possible to prevent an unintended voltage from being applied to the thin film transistor due to the accumulation of the electric charge in the light shielding film.

【００６７】請求項２の発明の半導体装置は、以上のよ
うに、請求項１の構成に加えて、上記電位安定化手段
は、遮光膜に所定の電圧を印加する電源からなる構成で
ある。As described above, in the semiconductor device according to the second aspect of the present invention, in addition to the configuration of the first aspect, the potential stabilizing means is constituted by a power supply for applying a predetermined voltage to the light shielding film.

【００６８】それゆえ、請求項１の構成による効果に加
えて、上記遮光膜には、電位安定化手段により所定の電
圧が印加される。したがって、これに最適な電圧を選択
することにより、薄膜トランジスタのオフ特性の低下
（リーク電流の増加）や信頼性の低下を最低限に抑える
ことができるという効果を奏する。Therefore, in addition to the effect of the first aspect, a predetermined voltage is applied to the light shielding film by the potential stabilizing means. Therefore, by selecting an optimal voltage for this, there is an effect that a decrease in the off characteristic (increase in leak current) and a decrease in reliability of the thin film transistor can be minimized.

【００６９】請求項３の発明の半導体装置は、以上のよ
うに、請求項２の構成に加えて、上記遮光膜は、上記チ
ャネル領域に対して上記薄膜トランジスタのゲート電極
と対向する位置に配置されている構成である。According to a third aspect of the present invention, as described above, in addition to the configuration of the second aspect, the light shielding film is disposed at a position facing the gate electrode of the thin film transistor with respect to the channel region. Configuration.

【００７０】それゆえ、請求項２の構成による効果に加
えて、上記遮光膜とチャネル領域との間には、ゲート電
極が存在しないため、遮光膜による電界がゲート電極に
よってシールドされることがなくなる。したがって、薄
膜トランジスタの閾値を容易に制御することができると
いう効果を奏する。Therefore, in addition to the effect of the configuration of claim 2, since no gate electrode exists between the light shielding film and the channel region, the electric field by the light shielding film is not shielded by the gate electrode. . Therefore, there is an effect that the threshold value of the thin film transistor can be easily controlled.

【００７１】請求項４の発明の画像表示装置は、以上の
ように、透明性絶縁基板上に、複数の表示用の画素がマ
トリクス状に設けられ、これら各画素を個別に駆動する
ことで表示を行うものであり、上記の課題を解決するた
めに、上記画素は、該画素をスイッチングするスイッチ
ング素子としての薄膜トランジスタと、上記薄膜トラン
ジスタの活性層のチャネル領域への光の照射を遮蔽する
導電性の遮光膜と、上記遮光膜に接続されると共に、該
遮光膜の電位を安定させるための電位安定化手段に接続
されている透明性電極とを有する構成である。According to the image display device of the fourth aspect of the present invention, as described above, a plurality of display pixels are provided in a matrix on a transparent insulating substrate, and the display is performed by individually driving these pixels. In order to solve the above-described problem, the pixel includes a thin film transistor as a switching element for switching the pixel, and a conductive film that blocks irradiation of light to a channel region of an active layer of the thin film transistor. The light-shielding film includes a transparent electrode connected to the light-shielding film and connected to a potential stabilizing unit for stabilizing the potential of the light-shielding film.

【００７２】それゆえ、薄膜トランジスタの遮光膜に飛
び込んでくる電子は、透明性電極を通って電位安定化手
段に流れ出す。このため、上記遮光膜には、電荷の蓄積
が生じず、意図せざる電圧をチャネルに印加する虞れが
なくなる。また、遮光膜に飛び込む電荷を逃がすための
配線が透明性電極からなっているので、開口率の低下を
招かない。その結果、信頼性が高く、かつ、表示品位に
優れた液晶表示装置を提供することができるという効果
を奏する。Therefore, the electrons jumping into the light-shielding film of the thin film transistor flow out to the potential stabilizing means through the transparent electrode. Therefore, no charge is accumulated in the light-shielding film, and there is no possibility that an unintended voltage is applied to the channel. Further, since the wiring for letting out the electric charge jumping into the light shielding film is made of a transparent electrode, the aperture ratio does not decrease. As a result, it is possible to provide a liquid crystal display device having high reliability and excellent display quality.

【００７３】請求項５の発明の画像表示装置は、以上の
ように、請求項４の構成に加えて、上記電位安定化手段
は、遮光膜に所定の電圧を印加する電源からなる構成で
ある。According to a fifth aspect of the present invention, as described above, in addition to the configuration of the fourth aspect, the potential stabilizing means comprises a power supply for applying a predetermined voltage to the light shielding film. .

【００７４】それゆえ、請求項４の構成による効果に加
えて、薄膜トランジスタの遮光膜には、上記透明性電極
に接続された電位安定化手段により所定の電圧が印加さ
れる。上記遮光膜に印加する電圧に、最適な値を選択す
れば、薄膜トランジスタの閾値を最適な値にシフトさせ
ることができる。これにより、薄膜トランジスタのオフ
特性の低下や信頼性の低下を最低限に抑えることができ
る。その結果、画素の保持率や長期信頼性を向上させる
ことができるという効果を奏する。Therefore, in addition to the effect of the configuration of claim 4, a predetermined voltage is applied to the light-shielding film of the thin film transistor by the potential stabilizing means connected to the transparent electrode. By selecting an optimal value for the voltage applied to the light-shielding film, the threshold value of the thin film transistor can be shifted to an optimal value. Thus, a decrease in the off characteristic and a decrease in the reliability of the thin film transistor can be suppressed to a minimum. As a result, there is an effect that the retention rate and long-term reliability of the pixel can be improved.

【００７５】請求項６の発明の画像表示装置は、以上の
ように、請求項４または５の構成に加えて、上記遮光膜
は、上記チャネル領域に対して上記薄膜トランジスタの
ゲート電極と対向する位置に配置されている構成であ
る。According to a sixth aspect of the present invention, as described above, in addition to the configuration of the fourth or fifth aspect, the light-shielding film is located at a position facing the gate electrode of the thin film transistor with respect to the channel region. It is the structure arranged in.

【００７６】それゆえ、請求項４または５の構成による
効果に加えて、上記遮光膜による電界がゲート電極によ
ってシールドされることがなくなるので、薄膜トランジ
スタの閾値を容易に制御することが可能となる。これに
より、低電力で画素の保持率や長期信頼性を向上させる
ことができるという効果を奏する。Therefore, in addition to the effect of the fourth or fifth aspect, the electric field by the light-shielding film is not shielded by the gate electrode, so that the threshold value of the thin film transistor can be easily controlled. Thereby, there is an effect that the retention rate and long-term reliability of the pixel can be improved with low power.

【００７７】請求項７の発明の画像表示装置は、以上の
ように、請求項４ないし６の構成に加えて、上記透明性
電極は、上記各画素からなる画素アレイ上で、該画素ア
レイの画像形成面の全面にわたって敷設されている構成
である。According to a seventh aspect of the present invention, as described above, in addition to the constitutions of the fourth to sixth aspects, the transparent electrode is provided on the pixel array composed of the respective pixels. This is a configuration that is laid over the entire image forming surface.

【００７８】それゆえ、請求項４ないし６の構成による
効果に加えて、上記透明性電極は、上記画素アレイ全面
にわたって敷設されているので、上記透明性電極の抵抗
が小さくなり、安定した電圧を上記遮光膜に対して印加
することができるという効果を奏する。Therefore, in addition to the effects of the fourth to sixth aspects, since the transparent electrode is laid over the entire surface of the pixel array, the resistance of the transparent electrode is reduced, and a stable voltage is obtained. There is an effect that the voltage can be applied to the light-shielding film.

【００７９】それゆえ、請求項４ないし６の構成による
効果に加えて、各遮光膜は、画素アレイの画像形成面の
全面にわたって敷設されている上記透明性電極によって
相互に接続されているので、電位安定化手段をただ１つ
設ければ、全ての遮光膜に対し電位を安定させることが
できる。さらに、上記透明性電極は、上記各画素からな
る画素アレイ上で、該画素アレイの画像形成面の全面に
わたって敷設されているので、該透明性電極の抵抗が小
さくなり、安定した電圧を上記遮光膜に対して印加する
ことができるという効果を奏する。Therefore, in addition to the effects of the fourth to sixth aspects, the respective light shielding films are connected to each other by the transparent electrodes laid over the entire image forming surface of the pixel array. If only one potential stabilizing means is provided, the potential can be stabilized for all the light shielding films. Further, since the transparent electrode is laid on the entire pixel forming surface of the pixel array on the pixel array composed of the respective pixels, the resistance of the transparent electrode is reduced, and the stable voltage is blocked by the light shielding. There is an effect that the voltage can be applied to the film.

【００８０】請求項８の発明の画像表示装置は、以上の
ように、請求項７の構成に加えて、上記透明性電極は、
上記画素アレイ上で複数に分割されると共に、分割され
たそれぞれの透明性電極に上記電位安定化手段が接続さ
れている構成である。As described above, the image display device according to the eighth aspect of the present invention, in addition to the configuration of the seventh aspect, is characterized in that:
The pixel array is divided into a plurality of portions, and the potential stabilizing means is connected to each of the divided transparent electrodes.

【００８１】それゆえ、請求項７の構成による効果に加
えて、上記透明性電極は、上記画素アレイの複数の領域
に分割して敷設され、分割された上記領域内において、
上記遮光膜は上記透明性電極によって相互に接続されて
いる。これにより、画素アレイ内で薄膜トランジスタの
特性に分布（バラツキ）がある場合においても、それぞ
れの領域の遮光膜に最適な電圧を印加することができ、
表示品位の向上を図ることができるという効果を奏す
る。Therefore, in addition to the effect of the configuration of claim 7, the transparent electrode is laid in a plurality of regions of the pixel array, and in the divided regions,
The light-shielding films are connected to each other by the transparent electrode. Accordingly, even when the characteristics of the thin film transistors are distributed (varied) in the pixel array, it is possible to apply an optimal voltage to the light-shielding film in each region,
There is an effect that the display quality can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施の形態を示すものであり、半導
体装置の半導体素子の構造を示す断面図である。FIG. 1 illustrates one embodiment of the present invention, and is a cross-sectional view illustrating a structure of a semiconductor element of a semiconductor device.

【図２】上記半導体装置の他の例を示すものであり、半
導体装置の半導体素子の構造を示す断面図である。FIG. 2 illustrates another example of the semiconductor device, and is a cross-sectional view illustrating a structure of a semiconductor element of the semiconductor device.

【図３】上記半導体装置のさらに他の例を示すものであ
り、半導体装置の半導体素子の構造を示す断面図であ
る。FIG. 3 shows still another example of the semiconductor device, and is a cross-sectional view showing a structure of a semiconductor element of the semiconductor device.

【図４】本発明の他の実施の形態を示すものであり、画
像表示装置の主要部の構造を示すブロック図である。FIG. 4, showing another embodiment of the present invention, is a block diagram illustrating a structure of a main part of an image display device.

【図５】上記画像表示装置のデータ信号線駆動回路の回
路構成を示す説明図である。FIG. 5 is an explanatory diagram showing a circuit configuration of a data signal line driving circuit of the image display device.

【図６】上記画像表示装置の走査信号線駆動回路の回路
構成を示す説明図である。FIG. 6 is an explanatory diagram showing a circuit configuration of a scanning signal line driving circuit of the image display device.

【図７】上記画像表示装置の画素の構造を示す説明図で
ある。FIG. 7 is an explanatory diagram showing a structure of a pixel of the image display device.

【図８】図４に示す画像表示装置の他の例を示すもので
あり、上記画像表示装置の主要部の構造を示すブロック
図である。FIG. 8 is a block diagram showing another example of the image display device shown in FIG. 4 and showing a structure of a main part of the image display device.

【図９】上記画像表示装置の更に他の例を示すものであ
り、画像表示装置の主要部の構造を示すブロック図であ
る。FIG. 9 is a block diagram showing still another example of the image display device and showing a structure of a main part of the image display device.

【図１０】従来の画像表示装置の主要部の構造を示すブ
ロック図である。FIG. 10 is a block diagram showing a structure of a main part of a conventional image display device.

【図１１】上記画像表示装置の更に他の例を示すもので
あり、画像表示装置の主要部の構造を示すブロック図で
ある。FIG. 11 is a block diagram showing still another example of the image display device and showing a structure of a main part of the image display device.

【図１２】従来の半導体装置の半導体素子の構造を示す
断面図である。FIG. 12 is a cross-sectional view illustrating a structure of a semiconductor element of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

１ 透明性絶縁基板 ２ 透明電極層（透明性電極） ３ 遮光膜 ４ 薄膜トランジスタ ６ 多結晶シリコン薄膜（活性層） ６ａ チャネル領域 ８ ゲート電極 １２ アース配線（電位安定化手段） １３ 直流電源（電位安定化手段） １９ 画素アレイ ２０ 画素 DESCRIPTION OF SYMBOLS 1 Transparent insulating substrate 2 Transparent electrode layer (transparent electrode) 3 Shielding film 4 Thin film transistor 6 Polycrystalline silicon thin film (active layer) 6a Channel region 8 Gate electrode 12 Ground wiring (potential stabilizing means) 13 DC power supply (potential stabilization) Means) 19 pixel array 20 pixels

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−142851（ＪＰ，Ａ) 特開 平２−198429（ＪＰ，Ａ) 特開 平６−317809（ＪＰ，Ａ) 特開 平８−167719（ＪＰ，Ａ) 特開 平３−82081（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 G09F 9/35 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-142851 (JP, A) JP-A-2-198429 (JP, A) JP-A-6-317809 (JP, A) JP-A-8-108 167719 (JP, A) JP-A-3-82081 (JP, A) (58) Fields investigated (Int. Cl. ⁷ , DB name) H01L 29/786 G09F 9/35

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】透明性絶縁基板上に形成された複数の薄膜
トランジスタより構成された半導体装置において、 上記各薄膜トランジスタの活性層のチャネル領域への光
の照射を遮蔽する導電性の遮光膜と、 上記遮光膜を相互に接続する透明性電極と、 上記透明性電極に接続され、上記遮光膜の電位を安定さ
せるための電位安定化手段とを有することを特徴とする
半導体装置。1. A semiconductor device comprising a plurality of thin film transistors formed on a transparent insulating substrate, comprising: a conductive light-shielding film for shielding light irradiation on a channel region of an active layer of each of the thin film transistors; A semiconductor device comprising: a transparent electrode that connects light-shielding films to each other; and a potential stabilizing unit that is connected to the transparent electrode and stabilizes the potential of the light-shielding film. 【請求項２】上記電位安定化手段は、遮光膜に所定の電
圧を印加する電源からなることを特徴とする請求項１記
載の半導体装置。2. The semiconductor device according to claim 1, wherein said potential stabilizing means comprises a power supply for applying a predetermined voltage to the light-shielding film. 【請求項３】上記遮光膜は、上記チャネル領域に対して
上記薄膜トランジスタのゲート電極と対向する位置に配
置されていることを特徴とする請求項２記載の半導体装
置。3. The semiconductor device according to claim 2, wherein said light shielding film is arranged at a position facing said gate electrode of said thin film transistor with respect to said channel region. 【請求項４】透明性絶縁基板上に、複数の表示用の画素
がマトリクス状に設けられ、これら各画素を個別に駆動
することで表示を行う画像表示装置において、 上記画素は、該画素をスイッチングするスイッチング素
子としての薄膜トランジスタと、 上記薄膜トランジスタの活性層のチャネル領域への光の
照射を遮蔽する導電性の遮光膜と、 上記遮光膜に接続されると共に、該遮光膜の電位を安定
させるための電位安定化手段に接続されている透明性電
極とを有することを特徴とする画像表示装置。4. An image display device in which a plurality of display pixels are provided in a matrix on a transparent insulating substrate, and each of the pixels is individually driven to perform display, A thin film transistor as a switching element for switching; a conductive light shielding film for shielding irradiation of light to a channel region of an active layer of the thin film transistor; and a stabilizing device that is connected to the light shielding film and stabilizes a potential of the light shielding film. And a transparent electrode connected to the potential stabilizing means. 【請求項５】上記電位安定化手段は、遮光膜に所定の電
圧を印加する電源からなることを特徴とする請求項４記
載の画像表示装置。5. The image display device according to claim 4, wherein said potential stabilizing means comprises a power supply for applying a predetermined voltage to the light shielding film. 【請求項６】上記遮光膜は、上記チャネル領域に対して
上記薄膜トランジスタのゲート電極と対向する位置に配
置されていることを特徴とする請求項４または５記載の
画像表示装置。6. The image display device according to claim 4, wherein the light-shielding film is arranged at a position facing the gate electrode of the thin-film transistor with respect to the channel region. 【請求項７】上記透明性電極は、上記各画素からなる画
素アレイ上で、該画素アレイの画像形成面の全面にわた
って敷設されていることを特徴とする請求項４ないし６
の何れかに記載の画像表示装置。7. The apparatus according to claim 4, wherein said transparent electrode is laid on a pixel array comprising said pixels over the entire image forming surface of said pixel array.
An image display device according to any one of the above. 【請求項８】上記透明性電極は、上記画素アレイ上で複
数に分割されると共に、分割されたそれぞれの透明性電
極に上記電位安定化手段が接続されていることを特徴と
する請求項７記載の画像表示装置。8. The apparatus according to claim 7, wherein said transparent electrode is divided into a plurality of parts on said pixel array, and said potential stabilizing means is connected to each of said divided transparent electrodes. The image display device as described in the above.