JP3206342B2 - セラミックスicパッケージの製造方法 - Google Patents

セラミックスicパッケージの製造方法

Info

Publication number
JP3206342B2
JP3206342B2 JP31176994A JP31176994A JP3206342B2 JP 3206342 B2 JP3206342 B2 JP 3206342B2 JP 31176994 A JP31176994 A JP 31176994A JP 31176994 A JP31176994 A JP 31176994A JP 3206342 B2 JP3206342 B2 JP 3206342B2
Authority
JP
Japan
Prior art keywords
plating film
plating
adhesion
ceramic
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31176994A
Other languages
English (en)
Other versions
JPH08167631A (ja
Inventor
康之 森田
正人 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP31176994A priority Critical patent/JP3206342B2/ja
Publication of JPH08167631A publication Critical patent/JPH08167631A/ja
Application granted granted Critical
Publication of JP3206342B2 publication Critical patent/JP3206342B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミックスICパッケ
ージの製造方法に関し、より詳細には、PGA(Pin Gr
id Array)タイプ等のピンを有するセラミックスICパ
ッケージの製造方法に関する。
【0002】
【従来の技術】PGA等、マザーボードとの接続のため
のピンを有するセラミックスICパッケージの製造工程
においては、通常の製造プロセスを経て製造されたセラ
ミックス基板の表面に形成されたW等からなる金属配線
層(金属パッド)に、電解メッキ処理又は無電解メッキ
処理を施してメッキ被膜を形成した後、金属パッドにピ
ンをろう付けし、同様の方法によりAuメッキ処理を施
して、セラミックスICパッケージの製造の第1段階を
終了する。その後、セラミックスICパッケージのキャ
ビティー部にLSI等を設置し、ワイヤボンディング等
による金属配線層との接続を行った後、リッド(蓋)等
を配設してLSIを封入することにより、半導体装置の
製造が完成することになる。
【0003】前記第1段階の工程においては、セラミッ
クス基板表面に形成された金属パッドの上にピンをろう
付けする、いわゆるシンター工程における条件をどのよ
うに設定するかが問題となる。このシンター工程におい
ては、通常ピンとしてコバールピンが使用されるが、ろ
う付けされたピンを含む部分と下地のセラミックス基板
との密着性が十分良好である必要があり、ピンを引っ張
った際にピン自身が切断される、いわゆるピン切れであ
ることが製品の信頼性の条件の一つとなっている。ま
た、セラミックス基板のキャビティーの内部に形成され
たワイヤボンディング用の金属配線層が前記シンター工
程において変質せず、Auメッキ被膜により被覆された
後、ワイヤボンディングが良好に行われる必要もある。
【0004】上記のような条件を満足するためには、下
地となる金属配線層部分に密着性の良好なメッキ被膜を
形成する必要がある。
【0005】従来より、金属配線層にメッキ被膜を形成
する方法としては、例えば電解メッキによりNi−Co
合金メッキ被膜を形成する方法、無電解メッキによりN
i−Pメッキ被膜を形成する方法等が挙げられる。前記
方法によれば、下地の金属パッドとの密着性及び上層の
Auメッキ等の密着性に優れるメッキ被膜が形成され
る。
【0006】前記方法によりメッキ被膜を形成した後、
シンター工程を行うが、この際には金属配線層の酸化防
止のため、通常、水素が25容量%及び窒素が75容量
%からなる還元性雰囲気が採用されている。窒素の含有
量が多いのは、水素爆発等の危険性を減少させるためで
ある。
【0007】前記した方法においては、製造されたIC
パッケージの特性についての大きな問題はないが、下地
との密着性に優れたAuメッキ被膜とするために、Au
めっき厚として2〜3μm程度とかなりの厚さを必要と
するため、製造コストが高くなるという問題があった。
【0008】
【発明が解決しようとする課題】一方、金属パッドの上
に無電解メッキによるNi−Bメッキ被膜を形成した場
合には、下地との密着性は問題なく、Ni−Bとはんだ
とは濡れ性が良く、かつその上に形成するAuメッキ被
膜を薄くしても十分な性能を有するメッキ被膜が形成さ
れるという利点があり、金属配線上にNi−Bメッキ被
膜を形成する方法も検討されている。
【0009】しかし金属配線上にNi−Bメッキ被膜を
形成した後、今まで通常行われていた水素が25容量%
及び窒素が75容量%からなる還元性ガス雰囲気でシン
ター工程を行った場合には、メッキ被膜表面が黒色また
は灰褐色に変色してしまう。また、この変色したNi−
Bメッキ被膜の表面には、基板のセラミックス中に含ま
れているCaOやMgO等の焼結助剤が浮き上がるとい
う現象も発生する。
【0010】このため、Auメッキ被膜の密着性不良や
部分的変色(下地無電解Ni−Bメッキ被膜の変色がそ
のままAuメッキ被膜上に浮き上がる現象)を生じるこ
とが多く、製品歩留の低下を招くという課題があった。
【0011】このような課題を解決するため、通常は前
記Ni−Bメッキ被膜の上にさらに無電解メッキによる
Ni−Pメッキ被膜を形成することにより、Auメッキ
被膜と下地との密着性を確保していたが、当然工程数が
増加することになるため、製造コストが上昇し、好まし
い方法ではなかった。
【0012】本発明はこのような課題に鑑みなされたも
のであり、W等の金属配線層を有するセラミックス基板
に無電解メッキ処理を施してNi−B被膜を形成する方
法を採用した際、その後のシンター工程において、前記
Ni−Bメッキ被膜の変色や前記Ni−Bメッキ被膜上
へのセラミックス基板に含まれる焼結助剤の浮き上がり
を抑制し、次工程において形成するAuメッキ被膜のつ
きまわり(Ni−Bメッキ被膜とAuメッキ被膜の密着
性)を良好なものにするセラミックスICパッケージの
製造方法を提供することをを目的としている。
【0013】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るセラミックスICパッケージの製造方法
は、内部に導体回路を有するセラミックス基板表面の金
属配線上に、無電解Ni−Bメッキ処理を施した後、窒
素を含有しない還元性ガス雰囲気中又は不活性ガス雰囲
気中で、前記メッキ被膜上にピンをろう付けする工程を
含んでいることを特徴としている。
【0014】
【作用】まず、Ni−Bメッキ被膜のシンター工程後の
変色の原因、及びそれを防止する本発明の方法について
説明を行う。還元剤としてジメチルアミノボラン(以
下、DMABと記す)を含有するメッキ浴を用いた無電
解メッキ処理により形成されるNi−Bメッキ被膜中に
は、Niの他にB(ホウ素)が0.8wt%程度混入す
る。これは、以下の化1式〜化4式で示される化学反応
によりメッキ被膜が形成され、該メッキ被膜中にNi2
Bも析出するからである。
【0015】
【化1】4Ni2++BH4 -+8OH- →4Ni+BO2 -
+6H2
【0016】
【化2】4Ni2++2BH4 -+6OH- →2Ni2 B+
6H2 O+H2
【0017】
【化3】3Ni2++(CH32 NHBH3 +3H2
→3Ni+(CH322+ +H3 BO3 +5H+
【0018】
【化4】4Ni2++2(CH32 NHBH3 +3H2
O→Ni2 B+2Ni+2(CH322+ +H3
BO3 +6H+ +1/2H2 このように、Ni2 Bを含むNi−Bメッキ被膜が形成
されたセラミックス基板を、シンター工程において窒素
を含有するガス雰囲気中で加熱した場合、下記の化5式
に示した反応が進行し、窒化ホウ素(BN)が生成す
る。
【0019】
【化5】2B+N2 →2BN 上記化5式における熱力学自由エネルギーを計算した結
果、前記自由エネルギーは負であり、十分生成系の方に
片寄っているため、シンター工程においては十分に反応
が進行し得ることがわかっている。
【0020】図1(a)、(b)は、シンター工程後の
Ni−Bメッキ被膜の表面を電子分光法(ESCA)に
より分析した結果を示したグラフであり、横軸に結合エ
ネルギー、縦軸に強度をとっている。また、(a)はN
1Sに相当する領域を、(b)はB1Sに相当する領域を示
しており、試料A、Bは、変色した試料を任意に抽出し
たものであり、試料Cは本発明の方法を実施した試料を
示している。
【0021】図1(a)、(b)に示したスペクトルよ
り、試料A、BはBNが生成していることが示されてお
り、シンター工程後のNi−Bメッキ被膜の変色の主原
因はBNの形成によるものと判断される。一方、本発明
においては、Ni−Bメッキ被膜中のBNの形成を抑制
するため、窒素を含まない還元性ガス又は不活性ガスを
使用しているため、試料CにはBNの生成を示すような
スペクトルは存在しない。
【0022】次に、シンター工程後にNi−Bメッキ被
膜上へ焼結助剤が浮き上がる原因について説明する。
【0023】市販のDMABを含有する無電解メッキ液
には、液安定化剤として、Bi、Pb、As、S(イオ
ウ)等の重金属元素等が微量混入されている。これらの
微量金属元素等は若干(数ppm程度)被膜中に余儀な
く取り込まれる。またこれらの微量重金属元素等をメッ
キ液に含有させない場合、形成されるメッキ被膜はこれ
らの重金属元素等を含有しないよりピュアなものになる
が、メッキ液中からこのような重金属元素等を除去する
と、メッキ液自身の自己分解反応を抑制することができ
ないため、良好なメッキ被膜を形成することができな
い。
【0024】図2はシンター工程後のNi−Bメッキ被
膜表面を電子分光法(ESCA)により分析した結果を
示したグラフである。図2に示したスペクトルより、試
料A、Bのメッキ被膜中には、メッキ液中に含有されて
いるPbや焼結助剤が検出されている。これは、メッキ
被膜に採り込まれたPbが拡散促進剤のような役割を果
たし、シンター工程において一旦セラミックス中に拡散
して焼結助剤と結合し、その後再びメッキ被膜中に拡散
するためではないかと推定される。
【0025】本発明の方法により得られた試料Cには、
焼結助剤が検出されていない。
【0026】この機構についてははっきりわからない
が、本発明の方法、すなわち還元性ガス雰囲気中又は不
活性ガス雰囲気中でシンター工程を行った場合には、焼
結助剤の浮き上り現象は発生しないため、従来の窒素を
含有する雰囲気中のシンター工程では、窒素が焼結助剤
を浮き上がらせるための何らかの役割を果たしていると
考えられる。
【0027】
【実施例】以下、本発明に係るセラミックスICパッケ
ージの製造方法の実施例を説明する。
【0028】図3は無電解メッキ処理を施す前のPGA
タイプのセラミックス基板を示した平面図であり、10
がアルミナ製のセラミックス基板、11が金属パッド
部、12がリッド封止部、13がワイヤボンディング用
配線部である。
【0029】まず、図3に示した金属パッド部11等の
金属配線が形成されたセラミックス基板10を、Ni供
給源としてNiSO4 、還元剤としてDMAB、錯化剤
として有機酸塩類、及びその他の促進剤、安定剤を含有
するメッキ浴に浸漬して無電解メッキ処理を施し、約5
μmの厚さのNi−Bメッキ被膜(Bを0.8wt%含
有)を形成した。5μmの膜厚は、従来より無電解メッ
キ仕様のPGAで採用されている膜厚である。
【0030】次に、シンター工程を実施し、このセラミ
ックス基板10の金属パッド部11にコバールピンのろ
う付けを行った。ろう付けの温度は、コバールピン及び
ろう材の組成によって異なり、低温共晶コバールピンを
用いる場合はろう材としてAg(75wt%)、Cu
(25wt%)の合金を用いて750℃で10分間のろ
う付けを行い、高温共晶コバールピンを用いる場合はろ
う材としてAg(85wt%)、Cu(15wt%)の
合金を用いて850℃で10分間のろう付けを行う。
【0031】そこで、前記した2種類の条件において、
さらに雰囲気を水素ガス100容量%、及びアルゴンガ
ス100容量%と変化させてシンター工程を実施し、セ
ラミックス基板10とピンがろう付けされた部分との密
着性について評価を行った。このセラミックス基板とピ
ンがろう付けされた部分との密着性の評価方法として
は、ろう付けされたピンを垂直に毎分10mmの速度で
引っ張る方法により行い、ピンが破断又は下地より剥離
したときの強度をピン付け部分の密着強度として示し
た。下記の表1にその結果を示す。
【0032】なお、比較例として窒素75容量%、水素
25容量%のガス雰囲気でシンター工程を行った際のピ
ン付け部分の下地密着性の評価結果をも合わせて下記の
表1に示している。
【0033】
【表1】
【0034】上記表1に示した結果より明らかなように
実施例の場合においては、大きな密着強度が得られてお
り、ピンがろう付けされた部分は下地であるセラミック
ス基板との密着性に優れていることがわかる。一方、比
較例の場合には、銀ろうとの濡れ性が悪く、パッド内剥
離を生ずるため、正確な強度を測定することはできなか
った。
【0035】次に、前記シンター工程の後、Auメッキ
処理工程を実施してAuメッキ被膜を0.1μmの厚さ
に形成し、Auメッキ被膜と下地との密着性についての
評価を行った。このAuメッキ処理工程においては、電
解Auメッキ及び無電解Auメッキの両方の方法でメッ
キ処理を施すことによりメッキ被膜を形成した。そし
て、形成されたAuメッキ被膜にAuリボンを接合し、
密着強度を測定した。
【0036】具体的な密着強度の測定は、巾100μ
m、厚み20μmでその純度が99.99wt%のAu
リボンを、加圧力450gf、接合時間1.5秒でAu
メッキ被膜に接合し、このループ形に接合されたAuリ
ボンを適当な治具を用いて引っかけ、毎分5mmの速度
で垂直に引張り、破断したときの強度を測定することに
より行った。一般にAuワイヤーボンディング信頼性試
験においては、前記試験において、Auワイヤ自身が破
断する、いわゆるワイヤ切れであることが条件とされ、
この時の強度が約2gf以上である。下記の表2及び表
3に密着強度の評価結果を示している。
【0037】
【表2】
【0038】
【表3】
【0039】上記表2及び表3に示した結果より明らか
なように、実施例の場合には、いずれも2gfよりはる
かに大きな値を示しており、十分大きな密着強度を有す
ることがわかる。一方、比較例の場合には、ピン付け部
分の密着強度の場合と同様、正確な強度を測定すること
ができなかった。
【0040】次に、無電解メッキにより形成するNi−
Bメッキ被膜の厚さを1〜10μmまで表4及び表5に
示した値で変化させ、上記した場合と同様に雰囲気を水
素ガス100容量%、及びアルゴンガス100容量%と
変化させると共に、ろう付けの条件も750℃、850
℃と変化させ、それぞれの場合についてメッキ被膜の変
色状況及びメッキ被膜上への焼結助剤の浮き上がり状況
を観察した。この焼結助剤の浮き上がり状況について
は、全てESCAを用いて分析した。評価結果を下記の
表4及び表5に示している。なお、最終的な評価の項目
には被膜の変色状況及び焼結助剤の浮き上がり状況の他
に、無電解メッキ処理工程により形成されるメッキ被膜
自身が良好であったか否か(ブリード等の現象が発生し
たか否か)の評価が含まれている。
【0041】
【表4】
【0042】
【表5】
【0043】上記表4及び表5に示した結果より明らか
なように、メッキ被膜が3μm以上であれば、メッキ被
膜の変色や、焼結助剤の浮き上がりが認められないこと
がわかった。また、メッキの被膜の厚さが8μm以上の
場合には、メッキ被膜の変色や、焼結助剤の浮き上がり
は認められないが、メッキ処理の工程において、ブリー
ドが生じるため、好ましくないことがわかった。ただ
し、このメッキ被膜の厚さが3μmより小さい場合に起
こる変色は、従来の場合とは異なり、BNの生成が原因
ではない。従って、この変色の原因は下地の金属配線層
として用いられているWが、Niメッキ被膜中に拡散し
たために生じたものと推定される。
【0044】上記表4及び表5に示した条件のうち、ろ
う付け温度を750℃に設定したもののいくつかについ
て、ピン付け部分の下地密着性及びAuメッキ被膜と下
地との密着性についての評価を行った。
【0045】図4はピン付け部分の下地密着性を評価し
た結果を示したグラフであり、縦軸にピン付け部分の密
着強度を、横軸にNi−Bメッキ被膜の厚さをとってい
る。また、図5はAuメッキ被膜と下地との密着性を評
価した結果を示したグラフであり、縦軸にAuメッキ被
膜の密着強度を、横軸にNi−Bメッキ被膜の厚さをと
っている。
【0046】図4及び図5に示した結果から明らかなよ
うに、Ni−Bメッキ被膜の厚さが約2μm〜約10μ
mの間においては、ピン付け部分の密着強度及びAuメ
ッキ被膜の密着強度とも、殆ど膜厚に依存せず、ほぼ一
定であり、十分な強度を有している。
【0047】下記の表6は、前記した種々の結果を踏ま
えて、実施例に係るセラミックスICパッケージの製造
方法を実施した場合、及び比較例に係る従来のセラミッ
クスICパッケージの製造方法を実施した場合のメッキ
被膜の変色状況、メッキ被膜上への焼結助剤の浮き上が
り状況及びピン付け部分の密着強度とAuメッキ被膜の
密着強度等から決定した製品の不良率を示している。こ
のときに形成したNi−Bメッキ被膜の厚さは5μmで
あり、シンター工程における条件は、温度が750℃で
10分間である。
【0048】
【表6】
【0049】上記表6より明らかなように、比較例の場
合においては、かなりの不良品が製造されているが、実
施例の場合においては、不良率が0%であり、実施例に
係るセラミックスICパッケージの製造方法が優れてい
ることが実証された。
【0050】
【発明の効果】以上詳述したように本発明に係るセラミ
ックスICパッケージの製造方法にあっては、内部に導
体回路を有するセラミックス基板表面の金属配線上に、
無電解Ni−Bメッキ処理を施した後、窒素を含有しな
い還元性ガス雰囲気中又は不活性ガス雰囲気中で、前記
メッキ被膜上にピンをろう付けする工程を含んでいるの
で、無電解Ni−Bメッキ処理により形成されたNi−
Bメッキ被膜の変色や前記Ni−Bメッキ被膜上へのセ
ラミックス基板に含まれる焼結助剤の浮き上がりを抑制
することができ、次工程において形成するAuメッキ被
膜のつきまわり(Ni−Bメッキ被膜とAuメッキ被膜
の密着性)を良好なものにすることができ、優れた性能
を有するセラミックスICパッケージを製造することが
できる。
【0051】また、Auメッキ被膜のつきまわりが良好
なため、Auメッキ被膜自体の厚さを薄くすることがで
き、製造コストの削減を図ることもできる。
【図面の簡単な説明】
【図1】(a)、(b)は、シンター工程後のNi−B
メッキ被膜の表面を電子分光法(ESCA)により分析
した結果を示したグラフである。
【図2】シンター工程後のNi−Bメッキ被膜表面を電
子分光法(ESCA)により分析した結果を示したグラ
フである。
【図3】無電解メッキ処理を施す前の実施例に係るセラ
ミックス基板を示した平面図である。
【図4】ピン付け部分の下地密着性を評価した結果を示
したグラフである。
【図5】Auメッキ被膜と下地との密着性を評価した結
果を示したグラフである。
【符号の説明】
10 セラミックス基板 1 金属パッド部 12 リッド封止部 13 ワイヤボンディング用配線部
フロントページの続き (56)参考文献 特開 昭61−104085(JP,A) 特開 平1−214150(JP,A) 特開 平3−200359(JP,A) 特開 平6−264284(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 H01L 23/12 H01L 21/60 C23C 18/00

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 内部に導体回路を有するセラミックス基
    板表面の金属配線上に、無電解Ni−Bメッキ処理を施
    した後、窒素を含有しない還元性ガス雰囲気中又は不活
    性ガス雰囲気中で、前記メッキ被膜上にピンをろう付け
    する工程を含んでいることを特徴とするセラミックスI
    Cパッケージの製造方法。
JP31176994A 1994-12-15 1994-12-15 セラミックスicパッケージの製造方法 Expired - Fee Related JP3206342B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31176994A JP3206342B2 (ja) 1994-12-15 1994-12-15 セラミックスicパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31176994A JP3206342B2 (ja) 1994-12-15 1994-12-15 セラミックスicパッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH08167631A JPH08167631A (ja) 1996-06-25
JP3206342B2 true JP3206342B2 (ja) 2001-09-10

Family

ID=18021262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31176994A Expired - Fee Related JP3206342B2 (ja) 1994-12-15 1994-12-15 セラミックスicパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP3206342B2 (ja)

Also Published As

Publication number Publication date
JPH08167631A (ja) 1996-06-25

Similar Documents

Publication Publication Date Title
US7524702B2 (en) Conductor substrate, semiconductor device and production method thereof
US3761309A (en) Ctor components into housings method of producing soft solderable contacts for installing semicondu
JP2543619B2 (ja) 半導体装置用リ―ドフレ―ム
US10834823B2 (en) Producing metal/ceramic circuit board by removing residual silver
US6444562B1 (en) Nickel alloy films for reduced intermetallic formation in solder
US20060012042A1 (en) Use of direct gold surface finish on a copper wire-bond substrate, methods of making same, and methods of testing same
JPS6013078B2 (ja) 金メツキされた電子部品及びその製法
Oberndorff et al. Humidity effects on Sn whisker formation
JP2801793B2 (ja) 錫めっき銅合金材およびその製造方法
JPH0533187A (ja) スズメツキホイスカーの抑制方法
US3993808A (en) Method for electroless plating gold directly on tungsten or molybdenum
KR20030002987A (ko) 치환금 도금액
JPH06232136A (ja) 半導体素子の電極形成方法
JP3206342B2 (ja) セラミックスicパッケージの製造方法
KR101038491B1 (ko) 리드프레임 및 그 제조 방법
JP2018040030A (ja) 銅製部材の表面処理方法及び半導体実装用基板の製造方法
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
JPS6243343B2 (ja)
Zhao et al. Assessment of Ni/Pd/Au–Pd and Ni/Pd/Au–Ag preplated leadframe packages subject to electrochemical migration and mixed flowing gas tests
JP2000277897A (ja) はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法
JP2972209B2 (ja) 金めっきされた電子装置
JP3024512B2 (ja) 無電解ニッケル−ホウ素めっき皮膜の活性化方法
EP0700085B1 (en) Lead frame and lead frame material
JP6025259B2 (ja) めっき物
JPS633036B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees