JP3205855B2 - Power converter - Google Patents
Power converterInfo
- Publication number
- JP3205855B2 JP3205855B2 JP08877095A JP8877095A JP3205855B2 JP 3205855 B2 JP3205855 B2 JP 3205855B2 JP 08877095 A JP08877095 A JP 08877095A JP 8877095 A JP8877095 A JP 8877095A JP 3205855 B2 JP3205855 B2 JP 3205855B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- memory
- amplitude
- fundamental wave
- coordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、交流電源系統に接続さ
れた交直流変換を行う電力変換装置に係り、特に、直流
送電装置や無効電力調整装置や周波数変換装置を構成す
るに適した電力変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power conversion device connected to an AC power supply system for performing AC / DC conversion, and more particularly to a power supply suitable for constituting a DC transmission device, a reactive power adjusting device, and a frequency conversion device. The present invention relates to a conversion device.
【0002】[0002]
【従来の技術】半導体スイッチング素子を用いて交流を
直流に変換する順変換器または直流を交流に変換する逆
変換器において有効電力または無効電力を制御する自励
式電力変換装置において、有効,無効電力の演算は電
流,電圧を検出してd−q軸の回転座標に変換したり、
自励式電力変換器に与えるPWMパルスを生成するとき
に交流の系統電圧の位相の検出が必要である。この例と
しては、特開平3−45126号公報に示すように交流
系統電圧から直接位相を検出する技術がある。また、特
願平6−45598号には、フーリエ変換を用いた位相
検出方法が開示されている。2. Description of the Related Art In a self-excited power converter for controlling active power or reactive power in a forward converter for converting an alternating current to a direct current or a reverse converter for converting a direct current to an alternating current using a semiconductor switching element, the active and reactive powers are controlled. Is calculated by detecting current and voltage and converting them to d-q axis rotation coordinates.
When generating a PWM pulse to be applied to the self-excited power converter, it is necessary to detect the phase of the AC system voltage. As an example of this, there is a technique for directly detecting a phase from an AC system voltage as disclosed in Japanese Patent Application Laid-Open No. 3-45126. Japanese Patent Application No. 6-45598 discloses a phase detection method using a Fourier transform.
【0003】[0003]
【発明が解決しようとする課題】自励式電力変換器にお
いて、3相交流から電圧,電流を検出して有効電力や無
効電力を制御したり、ベクトル制御方式を用いてd−q
軸に座標変換して電流制御を行うとき、交流系統電圧の
位相θを用いて電力変換を行う。特開平3−45126
号公報の例では、交流系統電圧から直接位相θを検出す
るため、PLL回路(フェイズロック回路)を用いてい
る。PLL回路を用いるとき、電源電圧の零点を基準に
位相を制御するため、電源の地絡事故により不平衡電圧
になったり、系統機器投入、解放時などの時に発生する
波形歪による電源の零点通過時に、チャタリング等によ
り零点を正確に検出が出来なくなる事が生じる。また、
特願平6−045598号では、フーリエ変換を用いた
位相検出方法であり、その装置の手段が明確でない。In a self-excited power converter, active power and reactive power are controlled by detecting voltage and current from three-phase alternating current, and dq is controlled using a vector control method.
When current control is performed by coordinate conversion to an axis, power conversion is performed using the phase θ of the AC system voltage. JP-A-3-45126
In the example of the publication, a PLL circuit (phase lock circuit) is used to directly detect the phase θ from the AC system voltage. When using a PLL circuit, because the phase is controlled based on the zero point of the power supply voltage, an unbalanced voltage occurs due to a power supply ground fault, or the power supply crosses the zero point due to waveform distortion that occurs when the system equipment is turned on or off. Sometimes, the zero point cannot be detected accurately due to chattering or the like. Also,
Japanese Patent Application No. 6-045598 discloses a phase detection method using a Fourier transform, and the means of the device is not clear.
【0004】本発明の目的は、交流系統の異常により不
平衡電圧が発生しても、安定した電力変換制御を行い、
電力系統に電力変換器が接続される直流送電装置、無効
電力制御装置、周波数変換装置を安定に制御して無停止
運転を可能にする電力変換装置を提供することにある。An object of the present invention is to perform stable power conversion control even when an unbalanced voltage is generated due to an abnormality in an AC system,
An object of the present invention is to provide a power converter that enables a non-stop operation by stably controlling a DC power transmission device, a reactive power control device, and a frequency converter in which a power converter is connected to a power system.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するため
に、3相交流電源の電圧位相に基づいて交流電源の交流
電力を直流電力に変換する電力変換装置において、交流
電源の3相分の電圧から3相2相変換して2相のα電圧
とβ電圧を得る手段と、サンプリングタイマに基づいて
サンプリング毎に第1のカウンタを起動し、該サンプリ
ング毎に前記それぞれの電圧を記憶する第1のメモリ及
び第2のメモリと、i回のサンプリング内でj回(j<
i)のカウントアップを完了する第2のカウンタに従い
第1のメモリ及び第2のメモリからデータを間引びい
て、該間引びかれたデータを格納する第3のメモリ及び
第4のメモリと、正弦波テーブル及び余弦波テーブル
と、該第3のメモリと正弦波テーブル及び余弦波テーブ
ルとからα座標基本波正弦振幅とα座標基本波余弦振幅
を得る手段と、第4のメモリと正弦波テーブル及び余弦
波テーブルとからβ座標基本波正弦振幅とβ座標基本波
余弦振幅を得る手段と、前記4つの基本波振幅からα座
標正相分基本波振幅とβ座標正相分基本波振幅を合成す
る手段と、α座標正相分基本波振幅とβ座標正相分基本
波振幅を除算し、逆正接演算して3相交流電源の電圧位
相として正相分位相を検出する手段を備える。In order to achieve the above object, in a power converter for converting AC power of an AC power supply into DC power based on a voltage phase of a three-phase AC power supply, a power converter for three phases of the AC power supply is provided. Means for obtaining two-phase α voltage and β voltage by three-phase two-phase conversion from a voltage, and a first counter for starting a first counter for each sampling based on a sampling timer and storing the respective voltages for each sampling. 1 memory and the second memory and j times (j <
a third memory and a fourth memory for thinning out data from the first memory and the second memory in accordance with the second counter for completing the count-up of i) and storing the thinned data; Means for obtaining an α coordinate fundamental sine amplitude and an α coordinate fundamental wave cosine amplitude from the third memory, the sine wave table and the cosine wave table, a fourth memory and a sine wave Means for obtaining a β coordinate fundamental wave sine amplitude and a β coordinate fundamental wave cosine amplitude from a table and a cosine wave table, and an α coordinate positive phase fundamental wave amplitude and a β coordinate positive phase fundamental wave amplitude from the four fundamental wave amplitudes. Means for synthesizing, and means for dividing the α-coordinate positive-phase component fundamental wave amplitude and the β-coordinate positive-phase fundamental wave amplitude, calculating an arctangent, and detecting the positive-phase component phase as the voltage phase of the three-phase AC power supply.
【0006】[0006]
【作用】本発明では、交流系統の3相電源の電圧を3相
2相変換し、1周期間のサンプリング時間毎に変換され
た2相電圧をフーリエ変換により正相分位相を演算する
ので、安定した交流系統の位相が検出でき、特に、3相
の内、1から3線地絡して、ある時間内電圧が零になっ
ても精度良く位相が検出できるため、該位相に基づき電
力変換器制御することにより、電力変換器を停止させる
ことなく、安定に運転を続行でき、電力系統に電力変換
器が接続される直流送電装置、無効電力制御装置、周波
数変換装置では重要な課題の一つである無停止運転が可
能となる。In the present invention, the three-phase power supply voltage of the AC system is converted into three-phase two-phase voltage, and the two-phase voltage converted at each sampling time during one cycle is subjected to Fourier transform to calculate the positive phase. A stable phase of the AC system can be detected. In particular, among the three phases, even if the voltage becomes zero within a certain time due to one to three ground faults, the phase can be accurately detected. By controlling the power converter, stable operation can be continued without stopping the power converter, and one of the important issues in DC power transmission equipment, reactive power control equipment, and frequency conversion equipment where the power converter is connected to the power system. One non-stop operation becomes possible.
【0007】[0007]
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は、本発明の一実施例である無効電力調整機
能を備えた直流送電における電力変換装置の構成を示
す。図1において、電力変換器103は、半導体スイッ
チング素子を用いて交流を直流に、または直流を交流に
変換し、交流系統101と直流系統102間に配置さ
れ、電力変換する。ここで、電力変換器103の半導体
スイッチング素子にはGTO等の自己消弧素子を用い
る。電力変換器103の交流側端子は、電圧の昇降を行
う変圧器104とリアクトル107−Aを介して交流系
統101に接続する。リアクトル107−Aは連系点ま
でのインピ−ダンスを代表している。電力変換器103
の直流側端子間には、コンデンサ108を接続するとと
もに、図示しないもう一方の電力変換器の直流端子が直
流送電システムの場合には直流送電線を介して接続さ
れ、直流連系システム(BTB/FC)の場合には直接
接続される。尚、図示の107−Bは直流送電線路に存
在するリアクタンスを表わしている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a configuration of a power converter in DC power transmission having a reactive power adjusting function according to an embodiment of the present invention. In FIG. 1, a power converter 103 converts alternating current into direct current or direct current into alternating current using a semiconductor switching element, and is arranged between an AC system 101 and a DC system 102 to perform power conversion. Here, a self-extinguishing element such as GTO is used as a semiconductor switching element of the power converter 103. The AC terminal of the power converter 103 is connected to the AC system 101 via a transformer 104 for raising and lowering the voltage and a reactor 107-A. Reactor 107-A represents the impedance up to the interconnection point. Power converter 103
A capacitor 108 is connected between the DC terminals of the power converter, and a DC terminal of the other power converter (not shown) is connected via a DC transmission line in the case of a DC power transmission system. FC) is directly connected. Note that 107-B shown in the figure represents the reactance existing in the DC transmission line.
【0008】電力変換器103を制御する制御装置は以
下の構成からなる。105−Aは交流系の系統電圧を測
定する計器用変圧器、105−Bは変換器側の交流の電
圧を測定する計器用変圧器、106は変換器側の交流電
流を測定する計器用変流器である。109は直流電圧指
令Vdc*を出力する直流電圧指令部、110は直流電圧
指令Vdc*と変換器直流端子の電圧Vdcとの偏差を求め
る加算器、111は前記偏差がなくなるように有効電流
指令Ip*を出力する直流電圧制御器である。112は計
器用変流器106で検出した変換器側の3相交流電流か
ら2相のα−β軸座標に変換する変換器側3/2相電流
変換器、113は計器用変圧器105−Bで検出した変
換器側の3相交流電圧から2相のα−β軸座標に変換す
る変換器側3/2相電圧変換器、114はα−βに座標
変換された電圧Vαp、Vβpと電流Iαp、Iβpか
ら無効電力Qfを検出する無効電力演算器、115は計
器用変圧器105−Aで検出した電圧より無効電力指令
Q*を求める無効電力指令部、116は無効電力指令Q*
と無効電力検出値Qfとの偏差を求める加算器、117
は前記無効電力の偏差がなくなるように無効電流指令I
q*を出力する無効電力制御器である。一点鎖線で囲んだ
ブロック118は、本発明が特徴とする後述詳細に説明
するところの電圧位相角検出器であり、それを構成する
119は計器用変圧器105−Aで降圧した系統3相の
電圧を3/2相変換する系統電圧3/2相変換器、12
0はフーリエ変換方式による正相電圧演算回路、121
は変換器側電圧の正相分の位相θFを演算する正相位相
演算回路である。122は3/2相電流変換器112よ
りのα−β軸座標の電流成分IαP,IβPを正相分位相
θFにより有効−無効軸座標(p−q軸)における電流
成分Ip,Iqに変換するp−q軸演算回路、123は有
効電流の指令Ip*とその検出値Ipとの偏差を求める加
算器、124は前記有効電流の偏差がなくなるように有
効電圧指令Vpを出力する有効電流制御器、125は無
効電流の指令Iq*とその検出値Iqとの偏差を求める加
算器、126は前記無効電流の偏差がなくなるように無
効電圧指令Vqを出力する無効電流制御器、127は前
記有効,無効電圧指令Vp,Vqを正相分位相θFにより
α−β軸座標の電圧成分Voα,Voβに変換するα−β
軸電圧変換器、128は電圧成分Voα,Voβを3相電
圧成分指令Vou〜Vowに変換する2/3相電圧変換器、
129は3相電圧成分指令Vou〜Vowと正相分位相θF
に基づきPWM信号を発生させ、この信号により電力変
換器のスイッチング素子をオン,オフさせPWM制御を
行うPWM発生器である。A control device for controlling the power converter 103 has the following configuration. 105-A is an instrument transformer for measuring the AC system voltage, 105-B is an instrument transformer for measuring the AC voltage on the converter side, and 106 is an instrument transformer for measuring the AC current on the converter side. It is a sink. Reference numeral 109 denotes a DC voltage command unit that outputs a DC voltage command Vdc *, 110 denotes an adder that calculates a difference between the DC voltage command Vdc * and the voltage Vdc of the converter DC terminal, and 111 denotes an effective current command Ip to eliminate the difference. DC voltage controller that outputs *. Reference numeral 112 denotes a converter-side 3 / 2-phase current converter that converts the three-phase AC current on the converter side detected by the current transformer 106 into two-phase α-β axis coordinates. The converter-side 3 / 2-phase voltage converter for converting the three-phase AC voltage on the converter side detected in B into two-phase α-β axis coordinates, 114 denotes voltages Vαp, Vβp coordinate-converted to α-β A reactive power calculator that detects a reactive power Qf from the currents Iαp and Iβp, 115 is a reactive power command unit that determines a reactive power command Q * from a voltage detected by the instrument transformer 105-A, and 116 is a reactive power command Q *.
Adder for calculating the deviation between the power and the reactive power detection value Qf, 117
Is a reactive current command I such that the deviation of the reactive power is eliminated.
This is a reactive power controller that outputs q *. A block 118 surrounded by an alternate long and short dash line is a voltage phase angle detector, which will be described in detail later, which is a feature of the present invention. A constituent 119 is a three-phase system of voltage reduced by the instrument transformer 105-A. System voltage 3/2 phase converter for converting voltage into 3/2 phase, 12
0 is a positive-phase voltage operation circuit by a Fourier transform method, 121
Is a positive phase calculation circuit for calculating the phase θF of the positive phase of the converter side voltage. Reference numeral 122 converts the current components IαP and IβP in the α-β axis coordinates from the 3 / 2-phase current converter 112 into current components Ip and Iq in the valid-invalid axis coordinates (pq axis) using the positive phase phase θF. a p-q axis arithmetic circuit; 123, an adder for calculating the deviation between the effective current command Ip * and its detection value Ip; 124, an active current controller for outputting an effective voltage command Vp so as to eliminate the deviation of the active current , 125 is an adder for calculating the deviation between the reactive current command Iq * and its detection value Iq, 126 is a reactive current controller that outputs a reactive voltage command Vq so that the reactive current deviation is eliminated, and 127 is the valid, Α-β which converts the invalid voltage commands Vp, Vq into voltage components Voα, Voβ on the α-β axis coordinates by the positive phase phase θF.
A shaft voltage converter 128, a 2 / 3-phase voltage converter for converting the voltage components Voα and Voβ into three-phase voltage component commands Vou to Vow;
129 is a three-phase voltage component command Vou to Vow and a positive phase phase θF
Is a PWM generator that generates a PWM signal based on the signal and turns on and off a switching element of the power converter based on the signal to perform PWM control.
【0009】次に、本実施例の電力変換装置の動作原理
を説明する。電力変換器103の直流端子電圧Vdcを制
御するため、直流電圧指令部の指令値Vdc*と変換器直
流端子の電圧Vdcの偏差を加算器110で演算し、この
偏差値を入力として直流電圧制御器111で比例積分演
算を行い、有効電流指令Ip*を得る。3/2相電流変換
器112では、計器用変流器106で検出した3相系統
電流から(1)式を用いて、2相のα−β座標に変換す
る。Next, the operation principle of the power converter of the present embodiment will be described. In order to control the DC terminal voltage Vdc of the power converter 103, a difference between the command value Vdc * of the DC voltage command unit and the voltage Vdc of the converter DC terminal is calculated by the adder 110, and the difference value is used as an input to perform DC voltage control. The unit 111 performs a proportional integral operation to obtain an effective current command Ip *. The 3 / 2-phase current converter 112 converts the three-phase system current detected by the current transformer 106 into two-phase α-β coordinates using the equation (1).
【数1】 p−q軸演算回路122では、位相角検出器118から
の出力位相角θFを基準として、3/2相電流変換器1
12で得られたIαp,Iβpから(2)式を用いて、
有効電流検出値Ipと無効電流検出値Iqを得る。(Equation 1) In the pq axis operation circuit 122, the 3 / 2-phase current converter 1 is used with reference to the output phase angle θF from the phase angle detector 118.
From Iαp and Iβp obtained in step (12), using equation (2),
An effective current detection value Ip and a reactive current detection value Iq are obtained.
【数2】 同様に、3/2相電圧変換器113では、計器用変圧器
105−Bで検出した3相系統電圧から(3)式を用い
て、2相のα−β座標Vαp,Vβpに変換する。(Equation 2) Similarly, the 3 / 2-phase voltage converter 113 converts the three-phase system voltage detected by the instrument transformer 105-B into two-phase α-β coordinates Vαp and Vβp using equation (3).
【数3】 無効電力演算器114では、α−β座標に変換されたV
αp,Vβp,Iαp,Iβpから(4)式を用いて、
交流系統の無効電力Qfを算出する。(Equation 3) In the reactive power calculator 114, V converted to α-β coordinates
From αp, Vβp, Iαp, and Iβp, using equation (4),
The reactive power Qf of the AC system is calculated.
【数4】 ここで、無効電力Qを制御するため、無効電力指令部1
15の指令値Q*と交流系統の無効電力Qfの偏差を加算
器116で演算し、この偏差値を入力として無効電力制
御器117では比例積分演算を行い無効電流指令Iq*を
得る。有効電流制御器124では、直流電圧制御器11
1の出力Ip*とp−q軸演算回路122の出力Ipとの
偏差を入力として比例積分演算を行い、有効電圧指令V
pを得る。無効電流制御器126では、無効電力制御器
117の出力Iq*とp−q軸演算回路122の出力Iq
との偏差を入力として比例積分演算を行い無効電圧指令
Vqを得る。逆p−q変換器127は、位相角検出器1
18からの出力位相角θFを基準として、有効電流制御
器124の出力Vpと無効電流制御器126の出力Vqか
ら(5)式を用いて、α軸β軸出力電圧指令VoαとVo
βを得る。(Equation 4) Here, in order to control the reactive power Q, the reactive power command unit 1
The adder 116 calculates the difference between the 15 command value Q * and the reactive power Qf of the AC system, and the reactive power controller 117 performs a proportional integral calculation using the difference value as an input to obtain a reactive current command Iq *. In the effective current controller 124, the DC voltage controller 11
1 and the deviation between the output Ip of the p-q axis operation circuit 122 as an input, perform a proportional integral operation,
get p. In the reactive current controller 126, the output Iq * of the reactive power controller 117 and the output Iq of the pq axis arithmetic circuit 122
, And performs a proportional integral calculation to obtain an invalid voltage command Vq. The inverse p-q converter 127 is connected to the phase angle detector 1
With reference to the output phase angle θF from the reference 18 and the output Vp of the active current controller 124 and the output Vq of the reactive current controller 126, using the equation (5), the α-axis output voltage commands Voα and Vo
Obtain β.
【数5】 逆α−β変換器128は、逆p−q変換器127の出力
VoαとVoβから(6)式を用いて、3相PWM電圧指
令Vou,Vov,Vowを得る。(Equation 5) The inverse α-β converter 128 obtains the three-phase PWM voltage commands Vou, Vov, Vow from the outputs Voα and Voβ of the inverse pq converter 127 using the equation (6).
【数6】 PWM波形発生器129は、3相PWM電圧指令Vo
u,Vov,Vowの値と内蔵のタイマに位相角検出器1
18からの位相信号θFを入力して得られた値と比較し
て、PWM電圧指令値とタイマの一致点でパルス発生さ
せるか、3相PWM電圧指令Vou,Vov,Vowをア
ナログに変換して三角波と比較してアナログ値と三角波
の一致点でパルス発生させ、該パルスを電力変換器10
3のゲート信号として駆動させる。直流送電の潮流制御
は、2台ある電力変換器のお互いの直流端子の直流電圧
Vdcの大きさを制御することにより行う。なお、該直流
送電装置を使用して、それぞれの交流系統の周波数の異
なる交流系統に接続すれば周波数変換装置になり、ま
た、その他交流系統の周波数が等しければ、BTB(b
ack−to−back)となる。また、電力変換器1
03が1台でその交流側を交流系統101に接続するだ
けの構成とし、交流系統101の交流電圧と変換器10
3の交流電圧の大きさを比較し、変換器103の交流電
圧を制御すれば、無効電力制御装置になる。(Equation 6) The PWM waveform generator 129 has a three-phase PWM voltage command Vo.
u, Vov, Vow values and a built-in timer with phase angle detector 1
A pulse signal is generated at the point of coincidence between the PWM voltage command value and the timer, or the three-phase PWM voltage commands Vou, Vov, Vow are converted to analog by comparing the value obtained by inputting the phase signal θ F from A pulse is generated at the point of coincidence between the analog value and the triangular wave as compared with the triangular wave, and the pulse is generated by the power converter 10.
3 as a gate signal. The power flow control of the DC power transmission is performed by controlling the magnitude of the DC voltage Vdc of the DC terminals of the two power converters. In addition, if the DC power transmission device is used and connected to AC systems having different frequencies of the respective AC systems, the device becomes a frequency converter, and if other AC systems have the same frequency, BTB (b
ack-to-back). Also, the power converter 1
03 is connected to the AC system 101, and the AC side of the AC system 101 and the converter 10 are connected.
If the AC voltage of the converter 103 is controlled by comparing the magnitudes of the AC voltages of the AC power supply 3 and the AC voltage of the converter 103, it becomes a reactive power control device.
【0010】次に、図1の本発明の一実施例における特
徴部であるブロック118の電圧位相角検出器につい
て、以下詳細に説明する。図2は、フーリエ変換法に基
づいて3相交流電圧における正相分の振幅及び位相を検
出する電圧位相角検出器を示す。119、120、12
1は図1に示した位相角検出器118の要素である。3
相2相変換器119は計器用変圧器105−Aで降圧し
た3相の電圧を3/2相変換する系統電圧3/2相変換
器である。3相2相変換器119は、(3)式により3
相電圧Vu、Vv、Vwから2相のVα、Vβを得る。
次に、フーリエ変換方式による正相電圧演算回路120
ではフーリエ変換による振幅値を求める。α軸とβ軸に
分けて基本波成分を計算する振幅演算回路である。振幅
演算回路は、α座標基本波正弦振幅演算回路51とα座
標基本波余弦振幅回路52とβ座標基本波正弦振幅回路
53とβ座標基本波余弦振幅演算回路54からなり、α
座標基本波正弦振幅値Vαsは(7)式により、α座標
基本波余弦振幅値Vαcは(8)式により、β座標基本
波正弦振幅値Vβsは(9)式により、β座標基本波余
弦振幅値Vβcは(10)式により求めることができ
る。なお、これらの式は、2相の電圧成分VαとVβの
一周期をn等分し、部分積分を行っているが、通常の定
積分の式に置き換えても実施できる。Next, the voltage phase angle detector of the block 118 which is a feature of the embodiment of the present invention shown in FIG. 1 will be described in detail. FIG. 2 shows a voltage phase angle detector for detecting the amplitude and phase of the positive phase in the three-phase AC voltage based on the Fourier transform method. 119, 120, 12
1 is an element of the phase angle detector 118 shown in FIG. 3
The phase-two phase converter 119 is a system voltage 3 / 2-phase converter that converts the three-phase voltage stepped down by the instrument transformer 105-A into a 3 / 2-phase. The three-phase / two-phase converter 119 uses the following equation (3)
Two-phase Vα and Vβ are obtained from the phase voltages Vu, Vv and Vw.
Next, the positive-phase voltage calculation circuit 120 using the Fourier transform method
Then, an amplitude value by Fourier transform is obtained. This is an amplitude calculation circuit that calculates a fundamental wave component separately for the α axis and the β axis. The amplitude operation circuit includes an α coordinate fundamental wave sine amplitude operation circuit 51, an α coordinate fundamental wave cosine amplitude circuit 52, a β coordinate fundamental wave sine amplitude circuit 53, and a β coordinate fundamental wave cosine amplitude operation circuit 54.
The coordinate fundamental wave sine amplitude value Vαs is given by equation (7), the α coordinate fundamental wave cosine amplitude value Vαc is given by equation (8), and the β coordinate fundamental wave sine amplitude value Vβs is given by equation (9). The value Vβc can be obtained by equation (10). Although these equations divide one cycle of the two-phase voltage components Vα and Vβ into n equal parts and perform partial integration, the equations can be replaced with ordinary definite integration equations.
【数7】 (Equation 7)
【数8】 (Equation 8)
【数9】 (Equation 9)
【数10】 18は第5の加算器、19は第6の加算器である。第5
の加算器18はVαsとVβcを加算してVFβを得、
第6の加算器19はVαcからVβsを減算してVFα
を得る。VFαとVFβは(11)式、(12)式で表さ
れる。これらの値は、それぞれα軸とβ軸上に合成した
ものであり、α座標正相分基本波振幅とβ座標正相分基
本波振幅である。(Equation 10) Reference numeral 18 denotes a fifth adder, and 19 denotes a sixth adder. Fifth
Adder 18 adds Vαs and Vβc to obtain VFβ,
The sixth adder 19 subtracts Vβs from Vαc to obtain VFα
Get. VFα and VFβ are expressed by equations (11) and (12). These values are synthesized on the α-axis and the β-axis, respectively, and are the α-coordinate positive-phase fundamental wave amplitude and the β-coordinate positive-phase fundamental wave amplitude.
【数11】 [Equation 11]
【数12】 55は除算器、56は逆正接演算器である。α軸に合成
されたα座標正相分基本波振幅VFαとβ軸に合成され
たβ座標正相分基本波振幅VFβから除算器55は、
(13)式を用いて除算を行い、その結果から逆正接演
算器56は、(14)式を用いて位相θFを求める。(Equation 12) 55 is a divider and 56 is an arc tangent operator. From the α-coordinate positive-phase component fundamental wave amplitude VFα synthesized on the α-axis and the β-coordinate normal-phase component fundamental wave amplitude VFβ synthesized on the β-axis,
The division is performed by using the equation (13), and the arctangent calculator 56 obtains the phase θF from the result by using the equation (14).
【数13】 (Equation 13)
【数14】 また、制御装置をマイコン等でディジタル化する場合に
は、位相θFの求め方として、予めtanθF=VFα/
VFβを計算し、テーブル化しておいて、θt=VFα/
VFβを演算し、この結果からテーブルを引くことによ
り高速に演算できる。[Equation 14] When the control device is digitized by a microcomputer or the like, the phase θF is determined in advance by using tan θF = VFα /
VFβ is calculated and tabulated, and θt = VFα /
By calculating VFβ and subtracting a table from the result, high-speed calculation can be performed.
【0011】図4は、3相からフーリエ変換して基本波
成分までの状態を示すベクトル図である。図4におい
て、Vu,Vv,Vwは3相系統電圧、Vαs,Vβs
はα座標及びβ座標の基本波正弦振幅及びVαc,Vβ
cはα座標及びβ座標の基本波余弦振幅、VFα,VFβ
はα−β軸上に合成された基本波振幅、VFは基本波の
絶対値、θFは基本波の絶対値VFの位相を示す。なお、
VAFは、α座標基本波余弦振幅Vαcとα座標基本波
正弦振幅Vαsのベクトル合成値、VBFは、β座標基
本波余弦振幅Vβcとβ座標基本波正弦振幅Vβsのベ
クトル合成値を表わす。α座標及びβ座標の基本波正弦
振幅Vαs,Vβs及び基本波余弦振幅Vαc,Vβc
は、(3)式から3相系統電圧Vu,Vv,Vwを2相
のVα−Vβに変換の後、(7)式から(10)式を用
いてフーリエ変換し、求める。続いて、(11)式、
(12)式を用いてα−β軸上に合成された基本波振幅
VFαと基本波振幅VFβを得る。ここで、基本波の絶対
値VFの位相θFは、(14)式を用いて求められる。な
お、この場合、VFα/VFβを演算後、tan-1はテー
ブルを用いて実施すれば、高速に位相θFを求めること
ができる。FIG. 4 is a vector diagram showing a state from the three phases to the fundamental wave component after Fourier transform. In FIG. 4, Vu, Vv, Vw are three-phase system voltages, Vαs, Vβs
Are the sine amplitudes of the fundamental waves in α and β coordinates and Vαc, Vβ
c is the fundamental cosine amplitude of α coordinate and β coordinate, VFα, VFβ
Represents the amplitude of the fundamental wave synthesized on the α-β axis, VF represents the absolute value of the fundamental wave, and θF represents the phase of the absolute value VF of the fundamental wave. In addition,
VAF represents a vector composite value of the α coordinate fundamental wave cosine amplitude Vαc and α coordinate fundamental wave sine amplitude Vαs, and VBF represents a vector composite value of β coordinate fundamental wave cosine amplitude Vβc and β coordinate fundamental wave sine amplitude Vβs. Fundamental sine amplitudes Vαs, Vβs and fundamental cosine amplitudes Vαc, Vβc of α coordinate and β coordinate
Is obtained by converting the three-phase system voltages Vu, Vv, Vw from equation (3) to two-phase Vα−Vβ, and then performing Fourier transform using equations (7) to (10). Then, equation (11),
Using the equation (12), the fundamental wave amplitude VFα and the fundamental wave amplitude VFβ synthesized on the α-β axis are obtained. Here, the phase θF of the absolute value VF of the fundamental wave is obtained using the equation (14). In this case, after calculating VFα / VFβ, if tan- 1 is implemented using a table, the phase θF can be obtained at high speed.
【0012】本実施例によれば、α座標基本波正弦振幅
値Vαsとα座標基本波余弦振幅値Vβcとβ座標基本
波正弦振幅値Vβsとβ座標基本波余弦振幅値Vβcか
ら(11)式と(12)式を用いてα座標正相分基本波
振幅VFαとβ座標正相分基本波振幅VFβを求め、この
VFαとVFβの比から(14)式を用いて逆正接演算t
an-1して位相θFを求める。このため、本実施例で
は、2乗の演算や平方根の演算を用いて位相θFを求め
るに比し、(11)式と(12)式による減算と加算と
いう簡単な演算により位相θFが求められるので、演算
時間が短縮できるとともに高速制御が可能となる。ま
た、この場合、予めα座標正相分基本波振幅VFαとβ
座標正相分基本波振幅VFβからtan-1テーブル化
し、このテーブルを引くことによって位相θFを求める
と、更に演算時間が短縮できるとともに高速制御が可能
となる。According to this embodiment, the α coordinate fundamental wave sine amplitude value Vαs, α coordinate fundamental wave cosine amplitude value Vβc, β coordinate fundamental wave sine amplitude value Vβs, and β coordinate fundamental wave cosine amplitude value Vβc are given by equation (11). And the equation (12) are used to determine the α-coordinate positive-phase fundamental wave amplitude VFα and the β-coordinate normal-phase fundamental wave amplitude VFβ, and from the ratio of VFα to VFβ, the arctangent calculation t
The phase θF is obtained by performing an- 1 . For this reason, in the present embodiment, the phase θF is obtained by a simple operation of subtraction and addition using the expressions (11) and (12), as compared with the case where the phase θF is obtained using a square operation or a square root operation. Therefore, the operation time can be reduced and high-speed control can be performed. In this case, the α-coordinate positive-phase component fundamental wave amplitudes VFα and β
If a tan- 1 table is created from the coordinate positive phase fundamental wave amplitude VFβ and the table is obtained to obtain the phase θF, the calculation time can be further reduced and high-speed control can be performed.
【0013】図3は、本発明の他の実施例1を示す。す
なわち、図3はフーリエ変換法に基づいて3相交流電圧
における正相分の振幅及び位相を検出する位相角検出器
である。119、120、121は図1で示した位相角
検出器118の要素である。119は計器用変圧器10
5−Aで降圧した3相の電圧を3/2相変換する系統電
圧3/2相変換器である。フーリエ変換方式による正相
電圧演算回路120において、1はサンプリングタイマ
であり、2は第1のカウンタ、3は第2のカウンタであ
る。サンプリングタイマ1は、一定時間毎に系統電圧3
/2相変換器119において(3)式を用いて演算させ
ると共に、第1のカウンタ2と第2のカウンタ3に起動
を掛けるものである。サンプリングタイマ1の周期は図
1の系統の交流電圧101の整数分の1になるように選
択する必要がある。今、電源の1サイクルの周期をTAC
(秒)とし、この周期をi分割すれば、サンプリングタ
イマ1の周期TS(秒)は(15)式を用いて決められ
る。FIG. 3 shows another embodiment 1 of the present invention. That is, FIG. 3 shows a phase angle detector for detecting the amplitude and phase of the positive phase in the three-phase AC voltage based on the Fourier transform method. 119, 120 and 121 are elements of the phase angle detector 118 shown in FIG. 119 is an instrument transformer 10
This is a system voltage 3 / 2-phase converter that converts the three-phase voltage stepped down in 5-A into 3 / 2-phase. In the positive-phase voltage operation circuit 120 based on the Fourier transform method, 1 is a sampling timer, 2 is a first counter, and 3 is a second counter. The sampling timer 1 outputs the system voltage 3
In the / 2 phase converter 119, the first counter 2 and the second counter 3 are activated by using the equation (3). The cycle of the sampling timer 1 needs to be selected so as to be an integer fraction of the AC voltage 101 of the system shown in FIG. Now, the cycle of one cycle of the power supply is TAC
(Seconds), and if this period is divided by i, the period TS (seconds) of the sampling timer 1 is determined using the equation (15).
【数15】 4は第1の切替スイッチ、5は第2の切替スイッチ、6
は第1のメモリ、7は第2のメモリである。第1の切替
スイッチ4は、系統電圧3/2相変換器119から演算
した2相電圧Vαのデータを順序良く第1のメモリ6に
並べて格納するためのものであり、第2の切替スイッチ
5は、系統電圧3/2相変換器119から演算した2相
電圧Vβのデータを順序良く第2のメモリ7に並べて格
納するためのものである。すなわち、波形を1周期分格
納するためには第1メモリ6及び第2のメモリ7は少な
くともi個のメモリが必要である。8は第3の切替スイ
ッチ、9は第4の切替スイッチ、10は第3のメモリ、
11は第4のメモリである。第3のスイッチ8は、i個
ある第1のメモリからk個おきにデータを間引いて選択
し、第3のメモリ10へ順序良く格納する。同様に第4
のスイッチ9は、i個ある第2のメモリからk個おきに
データを間引いて選択し、第4のメモリ11へ順序良く
格納する。波形を1周期分格納するために第3メモリ1
0及び第4のメモリ11は少なくともj個のメモリが必
要であるとすると、第1のメモリ6と第3のメモリ10
及び第2のメモリ7と第4のメモリ11の関係は(1
6)式となる。(Equation 15) 4 is a first switch, 5 is a second switch, 6
Denotes a first memory, and 7 denotes a second memory. The first changeover switch 4 is for sequentially storing the data of the two-phase voltage Vα calculated from the system voltage 3 / 2-phase converter 119 in the first memory 6 in order, and the second changeover switch 5 Is for storing the data of the two-phase voltage Vβ calculated from the system voltage 3 / 2-phase converter 119 in the second memory 7 in order. That is, in order to store the waveform for one cycle, the first memory 6 and the second memory 7 need at least i memories. 8 is a third switch, 9 is a fourth switch, 10 is a third memory,
11 is a fourth memory. The third switch 8 selects data by thinning out every k data from the i first memories and stores the data in the third memory 10 in order. Similarly the fourth
Switch 9 thins out and selects every k data from the i second memories and stores them in the fourth memory 11 in order. Third memory 1 for storing waveforms for one cycle
Assuming that at least j memories are required for the 0th and fourth memories 11, the first memory 6 and the third memory 10
And the relationship between the second memory 7 and the fourth memory 11 is (1
6)
【数16】 次に、12は正弦波テーブル、13余弦波テーブル、1
4は第1の積和演算器、15は第2の積和演算器、16
は第3の積和演算器、17は第4の積和演算器、18は
第5の加算器、19は第6の加算器である。正弦波テー
ブル12と余弦波テーブル13は、第3のメモリ10と
第4のメモリ11のメモリの数と同数のj個のテーブル
をもつ。すなわち、系統の交流電圧101の1サイクル
分360度をn等分したことになる。α成分に関して、
第1の積和演算器14は、正弦波テーブル12と第3の
メモリ10のテーブル及びメモリの上から順序よくそれ
ぞれ1データずつ取り出し、乗算し、加え合わせてVα
sを得る。同様に第2の積和演算器15は、余弦波テー
ブル13と第3のメモリ10のテーブル及びメモリの上
から順序よくそれぞれ1データずつ取り出し、乗算し、
加え合わせてVαcを得る。β成分に関して、第3の積
和演算器16は、正弦波テーブル12と第4のメモリ1
1のテーブル及びメモリの上から順序よくそれぞれ1デ
ータずつ取り出し、乗算し、加え合わせてVβsを得
る。同様に第4の積和演算器17は、余弦波テーブル1
3と第4のメモリ11のテーブル及びメモリの上から順
序よくそれぞれ1データずつ取り出し、乗算し、加え合
わせてVβcを得る。Vαs、Vαc、Vβs、Vβc
は(7)式、(8)式、(9)式、(10)式で表わ
す。ここで、Vαsはフーリエ変換してα座標基本波正
弦振幅の値であり、Vαcはフーリエ変換してα座標基
本波余弦振幅の値である。また、Vβsはフーリエ変換
してβ座標基本波正弦振幅の値であり、Vβcはフーリ
エ変換してβ座標基本波余弦振幅の値である。図2で求
めた位相θFは、(14)式で簡単に求めることができ
る。図3では、他の実施例として、α軸に合成された基
本波正弦振幅VFαとβ軸に合成された基本波余弦振幅
VFβから基本波の絶対値を求め、位相θFを求める方法
を説明する。20は第1の2乗器、21は第2の2乗
器、22は第7の加算器、23は絶対値演算器である。
第1の2乗器20は、基本波余弦振幅を2乗し、第2の
2乗器21は基本波正弦振幅を2乗したもので、第7の
加算器22で両者を加え、絶対値演算器23でルートし
て基本波の絶対値VFを求める。(17)式は数式で表
わしたものである。(Equation 16) Next, 12 is a sine wave table, 13 is a cosine wave table, 1
4 is a first product-sum operator, 15 is a second product-sum operator, 16
Is a third product-sum operator, 17 is a fourth product-sum operator, 18 is a fifth adder, and 19 is a sixth adder. The sine wave table 12 and the cosine wave table 13 have j tables equal in number to the memories in the third memory 10 and the fourth memory 11. That is, 360 degrees for one cycle of the AC voltage 101 of the system is divided into n equal parts. Regarding the α component,
The first sum-of-products arithmetic unit 14 takes out one data at a time from the sine wave table 12 and the tables of the third memory 10 and the memory, multiplies them, adds them, and adds Vα.
Get s. Similarly, the second sum-of-products calculator 15 takes out one data at a time from the cosine wave table 13 and the tables of the third memory 10 and the memory and multiplies the data, respectively.
In addition, Vαc is obtained. For the β component, the third product-sum operation unit 16 includes the sine wave table 12 and the fourth memory 1
One data is fetched from each of the tables and the memory in order, multiplied, and added to obtain Vβs. Similarly, the fourth product-sum calculator 17 calculates the cosine wave table 1
One data is taken out from each of the tables of the third and fourth memories 11 and the memories in order, multiplied, and added to obtain Vβc. Vαs, Vαc, Vβs, Vβc
Is represented by equations (7), (8), (9), and (10). Here, Vαs is the value of the sinusoidal amplitude of the α-coordinate fundamental wave after Fourier transform, and Vαc is the value of the cosine amplitude of the α-coordinate fundamental wave after Fourier transform. Vβs is the value of the sine amplitude of the β coordinate fundamental wave after Fourier transform, and Vβc is the value of the cosine amplitude of the β coordinate fundamental wave after Fourier transform. The phase θF obtained in FIG. 2 can be easily obtained by equation (14). FIG. 3 illustrates a method of obtaining the absolute value of the fundamental wave from the sine amplitude VFα of the fundamental wave combined on the α axis and the cosine amplitude VFβ of the fundamental wave combined on the β axis as another embodiment, and calculating the phase θF. . Reference numeral 20 denotes a first squarer, 21 denotes a second squarer, 22 denotes a seventh adder, and 23 denotes an absolute value calculator.
The first squarer 20 is the square of the fundamental cosine amplitude, and the second squarer 21 is the square of the fundamental sine amplitude. The arithmetic unit 23 obtains the absolute value VF of the fundamental wave through a route. Equation (17) is represented by an equation.
【数17】 [Equation 17]
【0014】変換器側電圧の正相分の位相θFを演算す
る正相位相演算回路121において、24は第1の除算
器、25は第2の除算器、26は位相演算器である。こ
こで、第1の除算器24はU相に同期した正弦波位相を
出力し、(18)式を用いて正弦成分波形sinθFを
得る。第2の除算器25はU相に同期した余弦波位相を
出力し、(19)式を用いて余弦成分波形cosθFを
得る。位相演算器26は第5の加算器18と第6の加算
器19の出力からVFα/VFβを求め、(14)式を用
いて位相θFを求める。このとき、位相θFは、VFα/
VFβの結果からテーブル引いて求めるとより、簡単に
実施できる。In the positive-phase calculating circuit 121 for calculating the phase θF of the positive phase of the converter-side voltage, 24 is a first divider, 25 is a second divider, and 26 is a phase calculator. Here, the first divider 24 outputs a sine wave phase synchronized with the U phase, and obtains a sine component waveform sinθF using Expression (18). The second divider 25 outputs a cosine wave phase synchronized with the U phase, and obtains a cosine component waveform cos θF by using equation (19). The phase calculator 26 calculates VFα / VFβ from the outputs of the fifth adder 18 and the sixth adder 19, and calculates the phase θF by using the equation (14). At this time, the phase θF becomes VFα /
It can be more easily implemented by subtracting a table from the result of VFβ.
【数18】 (Equation 18)
【数19】 [Equation 19]
【0015】本実施例においても、3相からフーリエ変
換して基本波成分までの状態をベクトル図に示すと、先
に説明した図4になる。ベクトル図から明らかなよう
に、α−β軸上に合成された基本波振幅VFαと基本波
振幅VFβから基本波の絶対値VFを(17)式から求
め、(18)式や(19)式から正弦成分波形sinθ
F及び余弦成分波形cosθFが得られ、また、(14)
式を用いて位相θFが得られる。Also in this embodiment, if the state from the three phases to the fundamental wave component by Fourier transform is shown in a vector diagram, it will be as described above with reference to FIG. As is apparent from the vector diagram, the absolute value VF of the fundamental wave is obtained from the expression (17) from the fundamental wave amplitude VFα and the fundamental wave amplitude VFβ synthesized on the α-β axis, and the expressions (18) and (19) are obtained. From the sinusoidal component sin θ
F and cosine component waveform cosθF are obtained, and (14)
The phase θF is obtained using the equation.
【0016】図5は、図3における第1の切替スイッチ
4、第2の切替スイッチ5、第3の切替スイッチ8、第
4の切替スイッチ9と、第1のメモリ6、第2のメモリ
7、第3のメモリ10、第4のメモリ11の切替スイッ
チとメモリの関係を詳細に説明した図である。図5に示
した番号で図3で示したものと同じものは名称の説明を
省略する。図5において、図3に示した第1の積和演算
器14、第2の積和演算器15、第3の積和演算器1
6、第4の積和演算器17はそれぞれ第1の乗算器14
−1と第1の加算器14−2、第2の乗算器15−1と
第2の加算器15−2、第3の乗算器16−1と第3の
加算器16−2、第4の乗算器17−1と第4の加算器
17−2に分解して説明する。図6は、サンプリング時
間毎にメモリに格納するタイムチャ−トを示す。FIG. 5 shows the first changeover switch 4, the second changeover switch 5, the third changeover switch 8, the fourth changeover switch 9, the first memory 6, and the second memory 7 in FIG. FIG. 4 is a diagram illustrating in detail the relationship between the changeover switch and the memory of the third memory 10 and the fourth memory 11. The same reference numerals as those shown in FIG. 3 with the numbers shown in FIG. 5 will not be described. 5, the first sum-of-products arithmetic unit 14, the second sum-of-products arithmetic unit 15, and the third sum-of-products arithmetic unit 1 shown in FIG.
6 and the fourth multiply-accumulate unit 17 are respectively connected to the first multiplier 14
-1 and the first adder 14-2, the second multiplier 15-1 and the second adder 15-2, the third multiplier 16-1 and the third adder 16-2, and the fourth And a fourth adder 17-2. FIG. 6 shows a time chart stored in the memory for each sampling time.
【0017】次に、図5と図6を用いて動作を説明す
る。サンプリングタイマ1は一定時間毎に3/2相変換
したα軸電圧Vαとβ軸電圧Vβのデータを第1のメモ
リ6と第2のメモリ7に格納する。その方法をα軸電圧
Vαについて説明する。第1のカウンタ2に関しては、
カウントアップとともにiの番号を更新する。第1のカ
ウンタ2は、サンプリングタイマ1からサンプリング時
間毎に起動を掛けられ、iをi=0からi=(i−1)
までカウント、アップすると仮定する。第1の切替スイ
ッチ4は、第1のカウンタ2に同期してサンプリング毎
に順次第1のメモリ6に番地を更新しつつデータを格納
するように切り替える。図5では、i=0の時は第1の
メモリ6の斜線の部分に前に残っていたデータと取り替
えてデータを格納する。i=1の時は斜線の次のアドレ
ス番地に前のデータと取り替えてデータを格納する。同
様に順次データはメモリの番地を更新しつつ格納され
る。また、第1のメモリの最大番地に達した時は最小番
地に戻って格納する。サンプリングの数は系統電圧の1
周期間にi=0からi=(i−1)個までi個のデータ
とする。そのためサンプリングが1巡すると1周期前の
データは書き換えらる。すなわち、データは1周期間貯
められていることになる。第2のカウンタ3に関して
は、第1のカウンタの値毎、すなわち、i回のサンプリ
ング内にj=0からj=(j−1)までj回カウント、
アップする。今、第1のカウンタ2がi=0の時を説明
する。第2のカウンタ3の値がj=0の時、第3の切替
スイッチ8は、すでに系統電圧の1周期間蓄えられた第
1のメモリ6の中の一番新しい斜線部分の番地のデータ
を選択して第3のメモリ10の0番地に格納する。第2
のカウンタ3がj=1の時は、第2のカウンタ3がj=
0の時選択した第1のメモリ6の斜線部分の番地からk
個進んだところの番地の値を選択し、第3のメモリ10
の1番目の番地に格納する。同様に第2のカウンタはj
=(j−1)まで順次格納する。すなわち、第1のメモ
リ6はk個置きにデータが選択され、選択されたデータ
は順序よく第3のメモリ10に格納される。Next, the operation will be described with reference to FIGS. The sampling timer 1 stores the data of the α-axis voltage Vα and the β-axis voltage Vβ, which have been converted into 3/2 phases at regular intervals, in the first memory 6 and the second memory 7. The method will be described for the α-axis voltage Vα. Regarding the first counter 2,
The number of i is updated with the count up. The first counter 2 is started by the sampling timer 1 every sampling time, and i is changed from i = 0 to i = (i−1).
Suppose you count up to The first changeover switch 4 switches so as to store data while sequentially updating the address in the first memory 6 every sampling in synchronization with the first counter 2. In FIG. 5, when i = 0, the data is stored in the hatched portion of the first memory 6 in place of the data remaining before. When i = 1, the data is stored in the address following the oblique line by replacing the previous data. Similarly, data is sequentially stored while updating the address of the memory. When the maximum address of the first memory is reached, the address is returned to the minimum address and stored. The number of sampling is 1 of the system voltage.
It is assumed that there are i pieces of data from i = 0 to i = (i-1) during the cycle. Therefore, when one cycle of sampling is performed, data one cycle before is rewritten. That is, the data is stored for one cycle. For the second counter 3, count j times from j = 0 to j = (j-1) for each value of the first counter, i.e., within i samplings,
Up. Now, a case where the first counter 2 is i = 0 will be described. When the value of the second counter 3 is j = 0, the third changeover switch 8 stores the data of the address of the newest hatched portion in the first memory 6 already stored for one cycle of the system voltage. It is selected and stored at the address 0 of the third memory 10. Second
When the counter 3 of j is j = 1, the second counter 3 is j =
When the number is 0, it is k from the address of the hatched portion of the selected first memory 6
The value of the address where the number has advanced is selected and the third memory 10
Is stored in the first address. Similarly, the second counter is j
= (J-1). That is, data is selected for every kth first memory 6, and the selected data is stored in the third memory 10 in order.
【0018】この状況を図6のタイムチャートで説明す
る。1(丸印)の時にサンプルされたとする。第2のカ
ウンタ3は、今回記憶した(a)に示すi=0のデータ
を第1のメモリ6のデータを選択して第3のメモリ10
の最上部に格納する。(b)jカウンタj=0を参照。
次に、第2のカウンタ3がj=1にカウントアップする
と、第1のメモリ6のi=5の時のデータを選択し、j
=2の時は第1のメモリ6のi=10の時のデータを選
択する。同様に順次j=(j−1)まで繰り返し、第3
のメモリ10を一杯にする。次に、2(丸印)の時にサ
ンプルされたとする。第2のカウンタ3は、今回記憶し
た(a)に示すi=1のデータを第1のメモリ6のデー
タを選択して第3のメモリ10の最上部に格納する。
(c)jカウンタj=0を参照。次に、第2のカウンタ
3がj=1にカウントアップすると、第1のメモリ6の
i=6の時のデータを選択し、j=2の時は第1のメモ
リ6のi=11の時のデータを選択する。同様に順次j
=(j−1)まで繰り返し、第3のメモリ10を一杯に
する。例えば、具体的数字で説明すると、系統電源周波
数が50HZのとき、系統電源の1周期を96等分し、
第1のメモリ6は96個のデータが格納され、第3のメ
モリ10には12個のデータが格納されると仮定する。
i=0からi=(i−1)=95まで、j=0からj=
(j−1)=11までカウントアップされる。この例で
は、第1のメモリ6から8個置きに第3のメモリ10に
データが格納される。すなわち、系統電源周期の30度
毎のデータが格納されることになる。同様に、β軸電圧
Vβについては、第2の切替スイッチ5、第2のメモリ
7、第4の切替スイッチ9、第4のメモリ11で前記の
関係が成立する。This situation will be described with reference to a time chart shown in FIG. It is assumed that a sample was taken at 1 (circle). The second counter 3 selects the data of i = 0 shown in (a) stored this time from the data in the first memory 6 and stores the data in the third memory 10.
Stored at the top of (B) See j counter j = 0.
Next, when the second counter 3 counts up to j = 1, the data at the time of i = 5 in the first memory 6 is selected, and j is selected.
When = 2, the data in the first memory 6 when i = 10 is selected. Similarly, the processing is sequentially repeated until j = (j−1), and the third
Memory 10 is full. Next, it is assumed that a sample is taken at 2 (circle). The second counter 3 selects the data of the first memory 6 and stores the data of i = 1 shown in (a) this time in the uppermost part of the third memory 10.
(C) See j counter j = 0. Next, when the second counter 3 counts up to j = 1, the data at the time of i = 6 of the first memory 6 is selected, and when j = 2, the data of the first memory 6 at the time of i = 11 is selected. Select the time data. Similarly, j
= (J-1) until the third memory 10 is full. For example, to explain with specific numbers, when the system power frequency is 50 Hz, one cycle of the system power is divided into 96 equal parts,
It is assumed that the first memory 6 stores 96 data and the third memory 10 stores 12 data.
From i = 0 to i = (i-1) = 95, j = 0 to j =
It is counted up to (j-1) = 11. In this example, data is stored in the third memory 10 every 8th from the first memory 6. That is, data for every 30 degrees of the system power supply cycle is stored. Similarly, for the β-axis voltage Vβ, the above relationship is established by the second changeover switch 5, the second memory 7, the fourth changeover switch 9, and the fourth memory 11.
【0019】次に、フ−リエ変換の方法を説明する。図
3の第1から第4の積和演算器14、15、16、17
は、図5の14−1、14−2、15−1、15−2、
16−1、16−2、17−1、17−2にわけて説明
できる。また、図3の正弦波テーブル12と余弦波テー
ブル13は、説明をし易くするため、図5ではα軸用1
2−1と13−1及びβ軸用12−2と13−2に示す
ように別々にした。ただし、12−1と12−2及び1
3−1と13−2は全く同一のものである。図5におい
て、(7)式のα座標基本波正弦振幅値Vαsを求める
方法を説明する。正弦波テーブル12−1は第3のメモ
リ10のメモリの数(j−1)個と一致する必要がある
(jはj=0からj=(j−1)まで変化すると仮定す
る)。すなわち、第3のメモリ10はn=(j+1)個
のデータが格納され、正弦波テーブル12−1もn=
(j+1)個のデータが格納されている。正弦波テーブ
ルに格納されている値は(20)式に従った値である。Next, a method of Fourier transform will be described. First to fourth sum-of-products arithmetic units 14, 15, 16, 17 in FIG.
Are 14-1, 14-2, 15-1, 15-2 in FIG.
16-1, 16-2, 17-1, and 17-2. The sine wave table 12 and the cosine wave table 13 in FIG. 3 are shown in FIG.
2-1 and 13-1 and 12-2 and 13-2 for β axis were separated. However, 12-1 and 12-2 and 1
3-1 and 13-2 are exactly the same. Referring to FIG. 5, a method of calculating the α-coordinate fundamental sine amplitude value Vαs of the equation (7) will be described. The sine wave table 12-1 needs to match the number (j-1) of memories in the third memory 10 (assuming that j changes from j = 0 to j = (j-1)). That is, the third memory 10 stores n = (j + 1) data, and the sine wave table 12-1 also stores n = (j + 1).
(J + 1) pieces of data are stored. The value stored in the sine wave table is a value according to equation (20).
【数20】 本例ではn=12とし、正弦波テーブル12−1の0番
地はsin(0度)の値が格納され、1番地はsin
(30度)の値が格納され、以後30度毎のデータが格
納されている。今、正弦波テーブル12−1の0番地の
データと第3のメモリ10の0番地のデータを取り出
し、第1の積算器14−1で掛け算する。次に、正弦波
テーブル12−1の1番地のデータと第3のメモリ10
の1番地のデータを取り出し、第1の積算器14−1で
掛け算する。同様に正弦波テーブル12−1と第3のメ
モリ10の同じ番地同士の掛け算を順次行い、第1の加
算器14−2ですべての掛け算の結果を加算することで
Vαsを求める。余弦波テーブルに格納されている値
は、(21)式に従った値である。(Equation 20) In this example, it is assumed that n = 12, and the address 0 of the sine wave table 12-1 stores the value of sin (0 degree), and the address 1 is sin.
(30 degrees) is stored, and thereafter data for every 30 degrees is stored. Now, the data of the address 0 of the sine wave table 12-1 and the data of the address 0 of the third memory 10 are extracted and multiplied by the first integrator 14-1. Next, the data at address 1 of the sine wave table 12-1 and the third memory 10
Is taken out and multiplied by the first integrator 14-1. Similarly, the multiplication of the same addresses in the sine wave table 12-1 and the third memory 10 is sequentially performed, and the first adder 14-2 adds all the multiplication results to obtain Vαs. The value stored in the cosine wave table is a value according to equation (21).
【数21】 同様に余弦波テーブル13−1と第3のメモリ10の関
係を第2の乗算器15−1と第2の加算器15−2から
α座標基本波余弦振幅値Vαcを求め、正弦波テーブル
12−2と正弦波テーブル12−2と第4のメモリ11
の関係を第3の乗算器16−1と第3の加算器16−2
からβ座標基本波正弦振幅値Vβsを求め、余弦波テー
ブル13−2と第4のメモリ11の関係を第4の乗算器
17−1と第4の加算器17−2からβ座標基本波余弦
振幅値Vβcを求める。(Equation 21) Similarly, the relationship between the cosine wave table 13-1 and the third memory 10 is calculated from the second multiplier 15-1 and the second adder 15-2 to obtain the α coordinate fundamental wave cosine amplitude value Vαc. -2, sine wave table 12-2, and fourth memory 11
Of the third multiplier 16-1 and the third adder 16-2
, The β-coordinate fundamental wave sine amplitude value Vβs is obtained, and the relationship between the cosine wave table 13-2 and the fourth memory 11 is determined by the fourth multiplier 17-1 and the fourth adder 17-2. The amplitude value Vβc is obtained.
【0020】位相θFを求める方法は、第5の加算器1
8、第6の加算器19以下の説明は図2で記述したの
で、省略する。位相演算器26は、基本正弦振幅VFα
と基本余弦波振幅VFβから(14)式を使用して逆正
接関数をテーブル化して求めると、演算時間が短縮さ
れ、短時間に位相θFを出力でき、このθFを図1の位相
演算回路121の出力として電力変換装置の位相データ
とすることができる。また、図5の第1の除算器24の
出力sinθFまたはcosθFの出力を用いても、図1
の位相演算回路121の出力として電力変換装置の位相
データとすることができるが、(17)式に示すように
基本は振幅VFを求めるのに2乗と平方根の演算を行う
必要から演算時間が長くなる要因がある。なお、図5に
おいて、始動時は第1のメモリ4、第2のメモリ7、第
3のメモリ10、第4のメモリ11はクリアされて0が
入っているので、系統電圧の1周期間の時間の経過の
後、正確なデータを得ることができる。そのため、制御
回路の電源を入れてから少なくとも1周期間以上時間が
経過した後、主回路を始動する必要がある。The method for determining the phase θF is as follows.
The description of the eighth and sixth adders 19 and below are omitted because they are described in FIG. The phase calculator 26 calculates the basic sine amplitude VFα
When the arc tangent function is tabulated and obtained from equation (14) from the basic cosine wave amplitude VFβ, the calculation time can be shortened, and the phase θF can be output in a short time. Can be the phase data of the power converter. Also, using the output of the first divider 24 of FIG. 5 as sinθF or the output of cosθF, FIG.
Can be the phase data of the power conversion device as the output of the phase calculation circuit 121. However, as shown in the equation (17), the calculation time is basically required because the calculation of the square and the square root is required to obtain the amplitude VF. There are factors that make it longer. In FIG. 5, the first memory 4, the second memory 7, the third memory 10, and the fourth memory 11 are cleared and filled with 0 at the time of starting, so that one cycle of the system voltage After the passage of time, accurate data can be obtained. Therefore, it is necessary to start the main circuit after at least one period has elapsed since the power of the control circuit was turned on.
【0021】本実施例によれば、交流系統の3相電圧か
ら3相2相変換し、これをフーリエ変換してα軸とβ軸
成分に分解の後、両者から合成して系統電圧に同期した
基本波成分を検出しているため、系統電圧に不平衡が生
じても3相から検出した値であるので、3相すべてが地
絡しない限り、よい精度で位相を検出できる。因に、従
来のような1相からの電圧からPLL回路等によって位
相を検出する方法では、交流系統の異常により不平衡で
歪んだ3相波形になったとき、位相検出がかなり不正確
になったり、最悪の場合、位相検出不能になり、その信
号に基づく電力変換器の制御は不能になることがある
が、本実施例はこの不都合を解消する。また、系統電圧
を2相変換したデータを系統電圧の1周期間記憶してい
るため、瞬時の電圧変動ではフーリエ変換から検出され
た基本波成分は、瞬時に変動することがないので、ノイ
ズにも影響されない位相検出が可能になる。特に、3相
の内1線地落して電圧が零になっても、精度良く位相が
検出できるので、電力変換器を停止させることなく、安
定に運転を続行することができ、電力系統に電力変換器
が接続される直流送電装置、無効電力制御装置、周波数
変換装置の重要な課題の一つである無停止運転が可能と
なる。According to the present embodiment, three-phase two-phase conversion is performed from the three-phase voltage of the AC system, and this is Fourier-transformed and decomposed into α-axis and β-axis components. Since the detected fundamental wave component is detected, even if an unbalance occurs in the system voltage, the value is a value detected from three phases, so that the phase can be detected with good accuracy unless all three phases are grounded. In the conventional method of detecting a phase from a voltage from one phase by a PLL circuit or the like, when a three-phase waveform is unbalanced and distorted due to an abnormality in an AC system, phase detection becomes considerably inaccurate. In the worst case, phase detection becomes impossible, and control of the power converter based on the signal may become impossible. However, this embodiment solves this inconvenience. In addition, since the data obtained by two-phase conversion of the system voltage is stored for one period of the system voltage, the fundamental component detected from the Fourier transform does not fluctuate instantaneously with instantaneous voltage fluctuation, so that noise is reduced. Phase detection which is not affected by the above. In particular, even if one of the three phases drops to zero and the voltage becomes zero, the phase can be accurately detected, so that the operation can be stably continued without stopping the power converter, and the power system Non-stop operation, which is one of the important issues of the DC power transmission device, the reactive power control device, and the frequency conversion device to which the converter is connected, becomes possible.
【0022】図7は、本発明の他の実施例2を示すフー
リエ変換の構成図である。図7に示した番号は図5に示
したものと同じものの名称は省略する。29は第1のV
αsメモリ、30は第2のVαsメモリ、31は第3の
Vαsメモリ、32は第8の加算器、33は第9の加算
器である。また、34は第1のVβsメモリ、35は第
2のVβsメモリ、36は第3のVβsメモリ、37は
第10の加算器、38は第11の加算器である。本実施
例の特徴は、計算時間を短くして位相の精度を向上させ
ることにある。FIG. 7 is a block diagram of a Fourier transform showing another embodiment 2 of the present invention. The numbers shown in FIG. 7 are the same as those shown in FIG. 29 is the first V
An αs memory, 30 is a second Vαs memory, 31 is a third Vαs memory, 32 is an eighth adder, and 33 is a ninth adder. 34 is a first Vβs memory, 35 is a second Vβs memory, 36 is a third Vβs memory, 37 is a tenth adder, and 38 is an eleventh adder. The feature of this embodiment is that the calculation time is shortened and the accuracy of the phase is improved.
【0022】図7において、27はα軸の基本波正弦振
幅Vαsと基本波余弦振幅Vαcを求めるα軸演算部あ
り、28はβ軸の基本波正弦振幅Vβsと基本波余弦振
幅Vβcを求めるβ軸演算部である。第1のメモリ6は
i個のメモリ容量を有する。正弦波テーブル12−1及
び余弦波テーブル13−1も同様i個のメモリ容量を有
し、1つのデータはθ=360度/iの間隔で計算され
た値が格納されている。α軸における動作をα軸演算部
27に関して説明する。第1のカウンタ2がカウントア
ップすると、第1の切替スイッチ4は進み、第1のメモ
リ6のデータを入れ替える。第1のメモリ6のデータ
は、第1のカウンタ2がカウントアップするたびにスイ
ッチが進み、順次入れ替えられる。まず、初期処理時の
動作を説明する。初期状態において電源が立ち上がって
充分時間の経過後において初期処理を行う。1サンプリ
ング時間内で3相電圧から2相電圧に変換されたVαi
から基本波正弦振幅Vαsを演算する動作は、まず、第
1の切替スイッチ4がi=0を選択して第1のメモリ6
に格納する。これを図7の斜線部分とする。この時第1
のメモリ6の値と正弦波テーブル12−1の同位相の斜
線の部分を乗算器14−1で乗算する。さらに、i=1
を選択し、それに相当した第1のメモリ6のデータと正
弦波テーブル12−1のデータ(斜線より1つ下のデー
タ)を選択して乗算する。同様に、第1のメモリ6の全
てのデータに関して乗算し、これら全ての乗算結果を第
1の加算器14−2で加え合わせてVαsを得る。
(7)式の実行に相当する。このデータの後の処理は図
5で説明した。この加算データVαsを第1のVαsメ
モリ29に格納する。同様に、1サンプリング時間内で
3相電圧から2相電圧に変換されたVαiからを基本波
余弦振幅Vαcを演算する動作は、第1の切替スイッチ
4がi=0を選択し、第1のメモリ6の値と余弦波テー
ブル13−1の同位相の斜線の部分を乗算器14−1で
乗算する。以下同様な処理により、加算データVαcを
得る。(8)式の実行に相当する。この加算データVα
cを第1のVαcメモリ34に格納する。同様に、1サ
ンプリング時間内で3相電圧から2相電圧に変換された
Vβiから基本波正弦振幅Vβsを演算し、また、基本
波余弦振幅Vβcを演算する処理はβ軸演算部28で行
う。この処理は、(9)式、(10)の実行に相当す
る。このように初期時は、全てのデータに関して乗算と
加算を行うため、時間がかかるが、初期ルーチンで行う
ので、制御性能には影響しない。そして、前記したよう
に(11)式、(12)式、(13)式、(14)式を
用いて電源位相θFを演算する。次に、定常運転時の説
明をする。1サンプリング時間内で3相電圧から2相電
圧に変換されたVαiから基本波正弦振幅Vαsを演算
する動作は、まず、第1の切替スイッチ4がi=0を選
択しているとき、新しいデータを入れ替える前に第1の
メモリ6の斜線の部分の電源電圧の1周期前のα軸2相
データVαiとその位相角に相当した正弦波テーブル1
2−1のデータを乗算器14−1で乗算し、その結果を
第2のVαsメモリ30に格納する。次に、今回検出し
てきたi=0n時の新しいα軸2相データVαiのデー
タを第1のメモリ6に前回のi=0n-1時のデータと入
れ替えて格納する。図7の斜線部分とする。この時、第
1のメモリ6の斜線部分の値と正弦波テーブル12−1
の同位相の斜線の部分を乗算器14−1で乗算する。そ
の単一乗算結果を第3のVαsメモリ31に格納する。
ここで、第1のVαsメモリ29には基本波正弦振幅V
αsの値が格納されている。この値から前回のVαsメ
モリ30の値を第8の加算器32で減算し、さらにその
結果と第3のVαsメモリ31のデータを第9の加算器
33で加算することで真の基本波正弦振幅Vαsを得
る。この今回算出した基本波正弦振幅Vαsを第1のV
αsメモリ29に格納し、1サンプリング内の一連の処
理を終了する。(7)式によるVαsを実現できる。す
なわち、この処理において、1サンプリング内で第1の
メモリと正弦波テーブルの乗算回数は2回で済むことに
なる。同様に、1サンプリング時間内で3相電圧から2
相電圧に変換されたVαiから基本波余弦振幅Vαcを
得る演算は、α軸の基本波余弦振幅Vαcに関して第1
のVαcメモリ34と第2のVαcメモリ35と第3の
Vαcメモリ36と第10の加算器37と第11の加算
器38で処理する。(8)式によるVαcを実現でき
る。また、β軸の基本波正弦振幅Vβsと基本波余弦振
幅Vβcの算出は、α軸演算部27と同様に、β軸演算
部28(回路の詳細構成はα軸演算部27と同じである
ので、省略)で実現できる。(9)式、(10)式によ
るVβs、Vβcを実現できる。In FIG. 7, reference numeral 27 denotes an α-axis calculator for calculating the α-axis fundamental sine amplitude Vαs and the fundamental cosine amplitude Vαc, and 28 denotes β-axis to calculate the fundamental sine amplitude Vβs and the fundamental cosine amplitude Vβc. It is an axis calculation unit. The first memory 6 has i memory capacities. The sine wave table 12-1 and the cosine wave table 13-1 similarly have i memory capacities, and one data stores values calculated at intervals of θ = 360 degrees / i. The operation on the α-axis will be described with respect to the α-axis calculation unit 27. When the first counter 2 counts up, the first changeover switch 4 advances and exchanges data in the first memory 6. Each time the first counter 2 counts up, the switch of the data in the first memory 6 advances, and the data is sequentially exchanged. First, the operation at the time of the initial processing will be described. Initial processing is performed after a sufficient time elapses after the power is turned on in the initial state. Vαi converted from a three-phase voltage to a two-phase voltage within one sampling time
First, the first changeover switch 4 selects i = 0 and the first memory 6
To be stored. This is the shaded portion in FIG. At this time the first
Is multiplied by the multiplier 14-1 with the in-phase hatched portion of the sine wave table 12-1. Furthermore, i = 1
Is selected, and the corresponding data in the first memory 6 and the data in the sine wave table 12-1 (data immediately below the oblique lines) are selected and multiplied. Similarly, all data in the first memory 6 are multiplied, and the results of all these multiplications are added by the first adder 14-2 to obtain Vαs.
This corresponds to execution of equation (7). The subsequent processing of this data has been described in FIG. This addition data Vas is stored in the first Vas memory 29. Similarly, in the operation of calculating the fundamental cosine amplitude Vαc from Vαi converted from the three-phase voltage to the two-phase voltage within one sampling time, the first changeover switch 4 selects i = 0 and the first changeover switch 4 selects i = 0. The multiplier 14-1 multiplies the value of the memory 6 by the hatched portion having the same phase in the cosine wave table 13-1. Hereinafter, the same processing is performed to obtain addition data Vαc. This corresponds to execution of equation (8). This added data Vα
c is stored in the first Vαc memory 34. Similarly, the β-axis calculator 28 performs a process of calculating the fundamental sine amplitude Vβs from the Vβi converted from the three-phase voltage into the two-phase voltage within one sampling time, and calculating the fundamental cosine amplitude Vβc. This processing corresponds to the execution of equations (9) and (10). As described above, at the initial stage, multiplication and addition are performed for all data, so that it takes time, but since it is performed in the initial routine, the control performance is not affected. Then, as described above, the power supply phase θF is calculated using the equations (11), (12), (13), and (14). Next, a description will be given of a steady operation. The operation of calculating the fundamental sine amplitude Vαs from the Vαi converted from the three-phase voltage to the two-phase voltage within one sampling time is as follows. First, when the first changeover switch 4 selects i = 0, new data Before the replacement, the α-axis two-phase data Vαi one cycle before the power supply voltage in the hatched portion of the first memory 6 and the sine wave table 1 corresponding to the phase angle thereof
The data of 2-1 is multiplied by the multiplier 14-1 and the result is stored in the second Vas memory 30. Next, the data of the new α-axis two-phase data Vαi detected at the time of i = 0n is replaced and stored in the first memory 6 with the data at the previous time of i = 0n−1. The hatched portion in FIG. At this time, the value of the hatched portion of the first memory 6 and the sine wave table 12-1
Are multiplied by the multiplier 14-1. The result of the single multiplication is stored in the third Vas memory 31.
Here, the first sinusoidal amplitude V is stored in the first Vαs memory 29.
The value of αs is stored. The value of the previous Vαs memory 30 is subtracted from this value by the eighth adder 32, and the result is further added to the data of the third Vαs memory 31 by the ninth adder 33, thereby obtaining the true fundamental wave sine. Obtain the amplitude Vαs. The fundamental wave sine amplitude Vαs calculated this time is set to the first V
The data is stored in the αs memory 29, and a series of processes in one sampling is completed. Vαs can be realized by the equation (7). That is, in this processing, the number of times of multiplication of the first memory and the sine wave table in one sampling is only two. Similarly, the three-phase voltage is changed to two within one sampling time.
The calculation for obtaining the fundamental wave cosine amplitude Vαc from Vαi converted to the phase voltage is performed based on the first fundamental cosine amplitude Vαc on the α-axis.
, The second Vαc memory 35, the third Vαc memory 36, the tenth adder 37, and the eleventh adder 38. Vαc can be realized by equation (8). Further, the calculation of the β-axis fundamental wave sine amplitude Vβs and the fundamental wave cosine amplitude Vβc is performed in the same manner as the α-axis operation unit 27, because the β-axis operation unit 28 (detailed circuit configuration is the same as that of the α-axis operation unit 27) , Omitted). Vβs and Vβc can be realized by the equations (9) and (10).
【0023】本実施例によれば、始動時に全サンプリン
グデータをもとにフーリエ演算して、α軸β軸の基本波
正弦振幅と基本波余弦振幅を記憶しておいて、定常運転
時に1サンプリング内では1周期前のサンプルしたα軸
β軸の2相電圧と正弦波テーブルと余弦波テーブルを用
いて単一の基本波正弦振幅と基本波余弦振幅計算と、今
回サンプルしたα軸β軸の2相電圧と正弦波テーブルと
余弦波テーブルを用いて単一の基本波正弦振幅と基本波
余弦振幅計算のみを行い、すでにフーリエ演算してある
基本波正弦振幅と基本波余弦振幅から加算と減算を行う
のみで位相角θFを計算できるので、演算時間を短縮で
きる。According to the present embodiment, a Fourier operation is performed based on all the sampling data at the time of starting, and the fundamental sine amplitude and the fundamental cosine amplitude of the α axis and the β axis are stored, and one sampling is performed during the steady operation. In the above, a single fundamental wave sine amplitude and a fundamental wave cosine amplitude calculation using the two-phase voltage of the α axis β axis sampled one cycle before, the sine wave table and the cosine wave table, and the α axis β axis sampled this time Only a single fundamental wave sine amplitude and fundamental cosine amplitude calculation are performed using a two-phase voltage, a sine wave table and a cosine wave table, and addition and subtraction are performed from the fundamental wave sine amplitude and the fundamental wave cosine amplitude that have already been Fourier-calculated. , The phase angle θF can be calculated, so that the calculation time can be reduced.
【0024】[0024]
【発明の効果】以上説明したように、本発明によれば、
系統の3相電源の電圧を2相のα電圧Vαとβ電圧Vβ
に変換し、これらをα軸の基本波正弦振幅Vαsと基本
波余弦振幅Vαc及びβ軸の基本波正弦振幅Vβsと基
本波余弦振幅Vβcにフーリエ変換し、さらに基本波成
分VFαとVFβに合成してから位相角θFを演算するの
で、系統の電源電圧に地落等の事故が発生しても、3相
の内どこかの相の電圧が残っていれば、位相θFを検出
できるので、この位相θFを基準に電力変換器の制御を
行うとき、非常に安定した信頼性のある制御ができる。
また、この位相θFに基づき電力変換器制御することに
より、電力変換器を停止させることなく、安定に運転を
続行でき、電力系統に電力変換器が接続される直流送電
装置、無効電力制御装置、周波数変換装置では重要な課
題の一つである無停止運転が可能となる。また、交流系
統の異常により不平衡電圧が発生したとき、フーリエ変
換法により正相分の絶対値を検出し、該絶対値に基づい
て電力変換器の電流指令を制御するので、変換器の過電
流を抑制することができるとともに、異常が解除されれ
ば、正常に運転復帰でき、電力系統に電力変換器が接続
される直流送電装置、無効電力制御装置、周波数変換装
置において電力系統の安定化を図ることができる。ま
た、本発明によれば、α座標基本波正弦振幅値Vαsと
α座標基本波余弦振幅値Vβcとβ座標基本波正弦振幅
値Vβsとβ座標基本波余弦振幅値Vβcから加減演算
してα座標正相分基本波振幅VFαとβ座標正相分基本
波振幅VFβを求め、この両者VFα,VFβの比から逆
正接演算tan-1して位相θFを求めるので、位相θFを
求めるための演算が簡略化され、2乗の演算や平方根の
演算を用いて位相θFを求めるに比し、演算時間が短縮
できるとともに高速制御が可能となる。また、この場
合、予めα座標正相分基本波振幅VFαとβ座標正相分
基本波振幅VFβからtan-1テーブル化し、このテー
ブルを引くことによって位相θFを求めると、更に演算
時間が短縮できるとともに高速制御が可能となる。さら
に、本発明によれば、電源の1周期のある2相電圧V
α、Vβからデータを間引いて抽出し、そのデータを基
にフーリエ変換するので、演算回数を少なくするととも
に位相の演算精度を向上させることができる。また、本
発明によれば、電源の1周期に渡ってサンプリング時間
毎に2相電圧Vα、Vβからデータをメモリに格納し、
電源立ち上げの初期時に1回、全てのデータを用いてフ
ーリエ変換して電源位相θFを求め、フーリエ変換した
α軸、β軸の基本波正弦振幅と基本波余弦振幅を記憶し
ておき、定常運転時には1サンプリング時間内で1周期
前に記憶した2相電圧Vα、Vβと正弦波、余弦波テー
ブルとから求めた単一基本波正弦振幅と基本波余弦振幅
を演算するとともに、今回求めた2相電圧Vα、Vβと
正弦波、余弦波テーブルとから求めた単一基本波正弦振
幅と基本波余弦振幅を演算しておき、すでに初期時に記
憶されているα軸、β軸の基本波正弦振幅と基本波余弦
振幅から1周期前の単一基本波正弦振幅と基本波余弦振
幅を減算し、さらに今回の単一基本波正弦振幅と基本波
余弦振幅を加算することにより、α軸、β軸の基本波正
弦振幅と基本波余弦振幅を求め、このデータを用いて位
相θFを求めるので、演算時間が短縮され、制御性能を
向上することができる。As described above, according to the present invention,
The voltage of the three-phase power supply of the system is converted into two-phase α voltage Vα and β voltage Vβ
These are Fourier-transformed into α-axis fundamental wave sine amplitude Vαs and fundamental wave cosine amplitude Vαc, β-axis fundamental wave sine amplitude Vβs and fundamental wave cosine amplitude Vβc, and further synthesized into fundamental wave components VFα and VFβ. After calculating the phase angle θF, even if an accident such as a ground fault occurs in the power supply voltage of the system, if the voltage of any of the three phases remains, the phase θF can be detected. When controlling the power converter based on the phase θF, very stable and reliable control can be performed.
Further, by controlling the power converter based on the phase θF, the operation can be stably continued without stopping the power converter, and a DC power transmission device, a reactive power control device, and a power converter in which the power converter is connected to the power system. Non-stop operation, which is one of the important issues, becomes possible with the frequency converter. Further, when an unbalanced voltage occurs due to an abnormality in the AC system, the absolute value of the positive phase is detected by the Fourier transform method, and the current command of the power converter is controlled based on the absolute value. Current can be suppressed and normal operation can be resumed once the abnormality is removed, and stabilization of the power system in DC power transmission devices, reactive power control devices, and frequency converters where power converters are connected to the power system Can be achieved. According to the present invention, the α coordinate is calculated by adding or subtracting from the α coordinate fundamental wave sine amplitude value Vαs, α coordinate fundamental wave cosine amplitude value Vβc, β coordinate fundamental wave sine amplitude value Vβs, and β coordinate fundamental wave cosine amplitude value Vβc. The phase-phase fundamental wave amplitude VFα and the β-coordinate normal-phase fundamental wave amplitude VFβ are obtained, and the arc tangent operation tan- 1 is obtained from the ratio of the two VFα and VFβ to obtain the phase θF. This is simplified, and the calculation time can be reduced and high-speed control can be performed, as compared with the case where the phase θF is obtained by using a square operation or a square root operation. In this case, if the tan- 1 table is formed in advance from the α-coordinate positive-phase component fundamental wave amplitude VFα and the β-coordinate positive-phase component fundamental wave amplitude VFβ and the table is obtained to obtain the phase θF, the calculation time can be further reduced. At the same time, high-speed control becomes possible. Further, according to the present invention, the two-phase voltage V having one cycle of the power supply is provided.
Since data is thinned out and extracted from α and Vβ and Fourier-transformed based on the data, the number of calculations can be reduced and the calculation accuracy of the phase can be improved. Further, according to the present invention, data is stored in the memory from the two-phase voltages Vα and Vβ for each sampling time over one cycle of the power supply,
Once at the beginning of power-on, Fourier transform is performed using all data to determine the power phase θF, and the Fourier-transformed α-axis and β-axis fundamental sine amplitudes and fundamental cosine amplitudes are stored, and the At the time of operation, the single fundamental wave sine amplitude and the fundamental wave cosine amplitude obtained from the two-phase voltages Vα and Vβ and the sine wave and cosine wave tables stored one cycle earlier within one sampling time are calculated, and the 2 A single fundamental sine amplitude and a fundamental cosine amplitude obtained from the phase voltages Vα and Vβ and a sine wave and a cosine wave table are calculated, and the fundamental sine amplitudes of the α axis and the β axis already stored at the initial stage are calculated. By subtracting the sine amplitude of the single fundamental wave and the cosine amplitude of the fundamental wave one cycle before from the cosine amplitude of the fundamental wave and the fundamental wave cosine amplitude, and adding the sine amplitude of the single fundamental wave and the cosine amplitude of the fundamental wave this time, the α axis and the β axis The fundamental sine amplitude and the fundamental cosine amplitude of Because, since obtaining the phase θF using this data, calculation time can be shortened, thereby improving the control performance.
【図1】本発明の一実施例を示す電力変換装置の構成図
である。FIG. 1 is a configuration diagram of a power converter showing one embodiment of the present invention.
【図2】本発明の特徴部を示す図1の電圧位相角検出器
の構成図である。FIG. 2 is a configuration diagram of the voltage phase angle detector of FIG. 1 showing a characteristic portion of the present invention.
【図3】本発明の他の実施例1の構成図である。FIG. 3 is a configuration diagram of another embodiment 1 of the present invention.
【図4】本発明の動作を説明するに用いた図2、図3の
ベクトル図である。FIG. 4 is a vector diagram of FIGS. 2 and 3 used for explaining the operation of the present invention.
【図5】本発明の図3の詳細を説明する図である。FIG. 5 is a diagram illustrating details of FIG. 3 of the present invention.
【図6】本発明の動作を説明するタイムチャートであ
る。FIG. 6 is a time chart illustrating the operation of the present invention.
【図7】本発明の他の実施例2の構成図である。FIG. 7 is a configuration diagram of another embodiment 2 of the present invention.
118 位相角検出器 119 系統電圧3/2相電圧変換器 120 正相電圧演算回路 121 位相演算回路 1 サンプリングタイマ 2 第1のカウンタ 3 第2のカウンタ 4 第1の切替スイッチ 5 第2の切替スイッチ 6 第1のメモリ 7 第2のメモリ 8 第3の切替スイッチ 9 第4の切替スイッチ 10 第3のメモリ 11 第4のメモリ11 12 正弦波テーブル 13 余弦波テーブル 14 第1の積和演算器 15 第2の積和演算器 16 第3の積和演算器 17 第4の積和演算器 18 第5の加算器 19 第6の加算器 20 第1の2乗器 21 第2の2乗器 22 第7の加算器 23 絶対値演算器 24 第1の除算器 25 第2の除算器 26 位相演算器 27 α軸演算部 28 β軸演算部 29 第1のVαsメモリ 30 第2のVαsメモリ 31 第3のVαsメモリ 32 第8の加算器 33 第9の加算器 34 第1のVβsメモリ 35 第2のVβsメモリ 36 第3のVβsメモリ 37 第10の加算器 38 第11の加算器 51 α座標基本波正弦振幅回路 52 α座標基本波余弦振幅回路 53 β座標基本波正弦振幅回路 54 β座標基本波余弦振幅演算回路 55 除算器 56 逆正接演算器 118 Phase angle detector 119 System voltage 3/2 phase voltage converter 120 Normal phase voltage calculation circuit 121 Phase calculation circuit 1 Sampling timer 2 First counter 3 Second counter 4 First switch 5 Second switch Reference Signs List 6 first memory 7 second memory 8 third switch 9 fourth switch 10 third memory 11 fourth memory 11 12 sine wave table 13 cosine wave table 14 first product-sum calculator 15 Second product-sum operator 16 Third product-sum operator 17 Fourth product-sum operator 18 Fifth adder 19 Sixth adder 20 First squarer 21 Second squarer 22 Seventh adder 23 Absolute value calculator 24 First divider 25 Second divider 26 Phase calculator 27 α-axis calculator 28 β-axis calculator 29 First Vas memory 30 Second Vas memory 31 Vαs memory 32 Eighth adder 33 Ninth adder 34 First Vβs memory 35 Second Vβs memory 36 Third Vβs memory 37 Tenth adder 38 Eleventh adder 51 α coordinate fundamental wave Sine amplitude circuit 52 α coordinate fundamental wave cosine amplitude circuit 53 β coordinate fundamental wave sine amplitude circuit 54 β coordinate fundamental wave cosine amplitude calculation circuit 55 Divider 56 Arc tangent calculation unit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古関 庄一郎 茨城県日立市幸町三丁目1番1号 株式 会社日立製作所日立工場内 (56)参考文献 特開 平3−45126(JP,A) 特開 平7−255131(JP,A) 特開 平1−315266(JP,A) 特開 平6−98402(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/155 H02J 1/00 301 H02J 3/18 ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Shoichiro Furuseki 3-1-1, Sachimachi, Hitachi, Ibaraki Pref. Hitachi, Ltd. Hitachi Plant (56) References JP-A-3-45126 (JP, A) JP-A-7-255131 (JP, A) JP-A-1-315266 (JP, A) JP-A-6-98402 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H02M 7 / 155 H02J 1/00 301 H02J 3/18
Claims (4)
電源の交流電力を直流電力に変換する電力変換装置にお
いて、前記交流電源の3相分の電圧から3相2相変換し
て2相のα電圧とβ電圧を得る手段と、サンプリングタ
イマに基づいてサンプリング毎に第1のカウンタを起動
し、該サンプリング毎に前記それぞれの電圧を記憶する
第1のメモリ及び第2のメモリと、i回のサンプリング
内でj回(j<i)のカウントアップを完了する第2の
カウンタに従い前記第1のメモリ及び前記第2のメモリ
からデータを間引びいて、該間引びかれたデータを格納
する第3のメモリ及び第4のメモリと、正弦波テーブル
及び余弦波テーブルと、前記第3のメモリと前記正弦波
テーブル及び前記余弦波テーブルとからα座標基本波正
弦振幅とα座標基本波余弦振幅を得る手段と、前記第4
のメモリと前記正弦波テーブル及び前記余弦波テーブル
とからβ座標基本波正弦振幅とβ座標基本波余弦振幅を
得る手段と、前記4つの基本波振幅からα座標正相分基
本波振幅とβ座標正相分基本波振幅を合成する手段と、
前記α座標正相分基本波振幅と前記β座標正相分基本波
振幅を除算し、逆正接演算して前記3相交流電源の電圧
位相として正相分位相を検出する手段を備えることを特
徴とする電力変換装置。1. A power conversion device for converting AC power of an AC power supply to DC power based on a voltage phase of a three-phase AC power supply, wherein three-phase to two-phase conversion is performed from three phases of the AC power supply. Means for obtaining the α voltage and the β voltage, a first memory and a second memory for activating a first counter for each sampling based on a sampling timer and storing the respective voltages for each sampling, and i Data is decimated from the first memory and the second memory according to a second counter that completes the count-up of j times (j <i) within the sampling times, and the decimated data is From the third and fourth memories to be stored, the sine wave table and the cosine wave table, and from the third memory, the sine wave table and the cosine wave table, the α coordinate fundamental wave sine amplitude and the α coordinate fundamental wave Means for obtaining a string amplitude, the fourth
Means for obtaining a β coordinate fundamental wave sine amplitude and a β coordinate fundamental wave cosine amplitude from the memory and the sine wave table and the cosine wave table; and an α coordinate in-phase fundamental wave amplitude and a β coordinate from the four fundamental wave amplitudes. Means for synthesizing the in-phase fundamental wave amplitude,
Means for dividing the α-coordinate positive-phase component fundamental wave amplitude and the β-coordinate normal-phase component fundamental wave amplitude, calculating an arctangent, and detecting a positive-phase component phase as a voltage phase of the three-phase AC power supply. Power converter.
電源の交流電力を直流電力に変換する電力変換装置にお
いて、前記交流電源の3相分の電圧から3相2相変換し
て2相のα電圧とβ電圧を得る手段と、それぞれの電圧
をサンプリングタイマに基づいてサンプリング毎に記憶
する第1のメモリ及び第2のメモリと、サンプリング毎
に第1のカウンタを起動し、前記第1のメモリと前記第
2のメモリの記憶場所を切り替える第1の切替スイッチ
及び第2の切替スイッチと、i回のサンプリング内でj
回(j<i)のカウントアップを完了する第2のカウン
タと、前記第2のカウンタに従い前記第1のメモリ及び
前記第2のメモリからデータを間引びいて抽出するため
の第3の切替スイッチ及び第4の切替スイッチと、間引
びかれたデータを格納する第3のメモリ及び第4のメモ
リと、正弦波テーブル及び余弦波テーブルと、前記第3
のメモリと前記正弦波テーブル及び前記余弦波テーブル
とをそれぞれ乗算し、加算してα座標基本波正弦振幅と
α座標基本波余弦振幅を得る手段と、前記第4のメモリ
と前記正弦波テーブル及び前記余弦波テーブルとをそれ
ぞれ乗算し、加算してβ座標基本波正弦振幅とβ座標基
本波余弦振幅を得る手段と、前記乗算、加算した結果か
らα座標正相分基本波振幅とβ座標正相分基本波振幅を
合成する手段と、前記α座標正相分基本波振幅と前記β
座標正相分基本波振幅を除算し、除算結果から逆正接演
算して前記3相交流電源の電圧位相として正相分位相を
検出する手段を備えることを特徴とする電力変換装置。2. A power converter for converting AC power of an AC power supply to DC power based on a voltage phase of a three-phase AC power supply. Means for obtaining the α voltage and the β voltage, a first memory and a second memory for storing each voltage for each sampling based on a sampling timer, and a first counter for each sampling, and A first switch and a second switch for switching the memory of the second memory and the storage location of the second memory, and j in the i-th sampling.
A second counter for completing the count-up (j <i), and a third switch for thinning out and extracting data from the first memory and the second memory according to the second counter. A third switch and a fourth switch, a third memory and a fourth memory for storing thinned data, a sine wave table and a cosine wave table,
Means for multiplying the memory by the sine wave table and the cosine wave table, respectively, and adding them to obtain an α coordinate fundamental wave sine amplitude and an α coordinate fundamental wave cosine amplitude; and the fourth memory, the sine wave table and Means for multiplying and adding the cosine wave table, respectively, to obtain a sine amplitude of the β coordinate fundamental wave and a cosine amplitude of the β coordinate fundamental wave; Means for synthesizing the phase component fundamental wave amplitude, the α coordinate positive phase component fundamental wave amplitude and the β component
A power conversion apparatus comprising: means for dividing a fundamental wave amplitude for a coordinate positive phase, calculating an arctangent from the division result, and detecting a positive phase component phase as a voltage phase of the three-phase AC power supply.
第3のメモリ及び前記第4のメモリ容量を前記第1のメ
モリと前記第2のメモリ容量に対し、整数分の1とし、
前記第3のメモリ及び前記第4のメモリ容量と前記正弦
波テーブル及び前記余弦波テーブルの容量を等しくする
ことを特徴とする電力変換装置。3. The capacity of the third memory and the fourth memory according to claim 1, wherein the capacity of the third memory and the capacity of the fourth memory are reduced to an integral part of the capacity of the first memory and the capacity of the second memory.
A power converter, wherein the capacity of the third memory and the capacity of the fourth memory are equal to the capacity of the sine wave table and the cosine wave table.
α座標正相分基本波振幅と前記β座標正相分基本波振幅
をそれぞれ2乗し、加え合わせ、平方根演算して正相分
基本波振幅絶対値を得、前記β座標正相分基本波振幅を
前記正相分基本波振幅絶対値で除算した結果を前記3相
交流電源の電圧位相の正弦成分波形とし、前記α座標正
相分基本波振幅を正相分基本波振幅絶対値で除算した結
果を前記3相交流電源の電圧位相の余弦成分波形とする
ことを特徴とする電力変換装置。4. The method according to claim 1, wherein the α-coordinate positive-phase fundamental wave amplitude and the β-coordinate positive-phase fundamental wave amplitude are respectively squared, added, and subjected to a square root operation. The absolute value of the wave amplitude is obtained, and the result of dividing the β-coordinate positive-phase fundamental wave amplitude by the positive-phase fundamental wave amplitude absolute value is defined as a sine component waveform of the voltage phase of the three-phase AC power supply. A power conversion device, wherein a result obtained by dividing the amplitude of the fundamental wave component by the absolute value of the amplitude of the fundamental wave component for the positive phase is a cosine component waveform of the voltage phase of the three-phase AC power supply.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08877095A JP3205855B2 (en) | 1995-03-22 | 1995-03-22 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08877095A JP3205855B2 (en) | 1995-03-22 | 1995-03-22 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08266058A JPH08266058A (en) | 1996-10-11 |
JP3205855B2 true JP3205855B2 (en) | 2001-09-04 |
Family
ID=13952100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08877095A Expired - Fee Related JP3205855B2 (en) | 1995-03-22 | 1995-03-22 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3205855B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7578658B2 (en) * | 2005-01-28 | 2009-08-25 | General Electric Company | Control for integrating compressor-turbine-motor train with power grid |
-
1995
- 1995-03-22 JP JP08877095A patent/JP3205855B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08266058A (en) | 1996-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102916599B (en) | Model predication control method of three-phase PWM (pulse width modulation) rectifier under unbalanced voltage | |
Al-Gahtani et al. | A New Voltage Sensorless Control Method for a Shunt Active Power Filter for Unbalanced Conditions | |
JP3324249B2 (en) | Power converter | |
JP5864999B2 (en) | Power measurement device, inverter control circuit, grid-connected inverter system, and power measurement method | |
CN110401195A (en) | Closed loop compensation method, system and medium based on DFT rotation transformation | |
CN106483375B (en) | A kind of multi-frequency fractional harmonic wave detection method | |
JP3205855B2 (en) | Power converter | |
JPH10234135A (en) | Power conversion device | |
JP3266966B2 (en) | Positive / negative phase component detection circuit for three-phase electricity | |
Nicolae et al. | Improvement of the controller algorithms for active power filters operating under distorted and unbalanced grid voltages | |
JP3336586B2 (en) | Power converter | |
JP4107570B2 (en) | Control method of self-excited converter | |
JPH10178741A (en) | Power-line conditioner | |
JP3191652B2 (en) | Power converter | |
JP3505626B2 (en) | Power converter and power converter controller | |
JPH09331699A (en) | Ac-excited generator-motor | |
JP2774246B2 (en) | Control device for current source converter | |
JP6344332B2 (en) | Power conversion device, power generation system, non-fundamental wave component detection device, and non-fundamental wave component detection method | |
CN113848383B (en) | Method and system for rapidly calculating fundamental frequency signals of disturbed three-phase unbalanced system | |
JPH02213770A (en) | Method for computing effective value of three-phase voltage and current and three-phase active and reactive power | |
Chatterjee et al. | Single-phase average reactive power measurement using instantaneous power theory in a fixed point processor | |
Qian et al. | Experimental verification and comparison of MAFC method and DQ method for selective harmonic detection | |
Kim et al. | DC offset compensation algorithm in the grid voltage of single-phase grid-connected inverter | |
CN109917170B (en) | Method for detecting dq current of single-phase pulse rectifier without phase-locked loop | |
KR100266403B1 (en) | Output voltage control device for 3-phase inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |