JP3201270B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3201270B2
JP3201270B2 JP18719796A JP18719796A JP3201270B2 JP 3201270 B2 JP3201270 B2 JP 3201270B2 JP 18719796 A JP18719796 A JP 18719796A JP 18719796 A JP18719796 A JP 18719796A JP 3201270 B2 JP3201270 B2 JP 3201270B2
Authority
JP
Japan
Prior art keywords
wiring
terminal
case
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18719796A
Other languages
English (en)
Other versions
JPH1032308A (ja
Inventor
誠一 早川
達也 茂村
行雄 紙田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18719796A priority Critical patent/JP3201270B2/ja
Publication of JPH1032308A publication Critical patent/JPH1032308A/ja
Application granted granted Critical
Publication of JP3201270B2 publication Critical patent/JP3201270B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は内部絶縁型の半導体
モジュールに係り、特に比較的大電流容量のパッケージ
型パワー半導体モジュールに好適な半導体装置に関す
る。
【0002】
【従来の技術】従来のこの種の半導体装置の構造を図2
に示す。
【0003】この図において、1は半導体素子、2はソ
ルダー、3は絶縁基板、4は金属層、5は金属支持基
板、6は配線端子11を有する樹脂体、7は金属ワイ
ヤ、8はケース、9はゲル充填物、10はレジン、11
は配線端子、12は接着剤、13は外部配線、14は外
部冷却フィン、15はネジである。
【0004】絶縁基板3は、アルミナなどの絶縁材で作
られ、その一方の面には、配線パターンが形成された金
属層4aが、他方の面には、半田などのろう材による接
合を可能とする為の金属層4bがそれぞれ設けられてい
る。
【0005】そして、複数個の半導体素子1は、絶縁基
板3の一方の面に形成されている金属層4aの所定の部
分にソルダー2cにより接着され、さらに絶縁基板3の
もう一方の面に形成されている金属層4bが金属支持基
板5にソルダー2aにより、積層される。そして、これ
らの半導体素子1は、金属ワイヤ7により、金属層4a
の所定の部分に対して配線が施されている。
【0006】金属支持基板5は、半導体素子1で発生し
た熱を拡散させるヒートシンクを兼ねているが、実装状
態では外部冷却フィン14に取りつけられる。
【0007】電流入出力用の配線端子11aおよび電流
制御信号入力用の配線端子11cを有する樹脂体6は、
金属層4aに形成されている配線パターンの所定の部分
と外部配線13を接続するものである。
【0008】ケース8は半導体装置の容器を構成するも
ので、絶縁材により、側板部を有する底のない箱形に作
られており、金属支持基板5に接着剤12を用いて接着
することにより内部が封止されるようになっている。こ
のとき、ケース内部には、半導体素子1を保護するため
のゲル9が封入され、その上をレジン10を注入し固化
を行う。さらに半導体装置の外部冷却フィン14への取
り付けは、ネジ15aをケース穴8a、支持基板の穴5
aに通し、外部冷却フィンの穴14aに締め付けること
で行い、半導体装置の配線端子11と外部配線13との
接続はネジ15bを外部配線の穴13aと配線端子の穴1
1aに通し、樹脂体6の内部にあるナット11bに締め
付けることで行う。
【0009】
【発明が解決しようとする課題】しかしながら、前記の
方法では、樹脂体とケースを別々に金属支持基板に接着
しているので樹脂体には樹脂体を絶縁基板に接着する際
に用いる治具によるずれ、ケースにはケースと金属支持
基板の隙間によるずれがそれぞれ発生し、ケースに対す
る配線端子の位置決めはこれらのずれの和より小さい範
囲では正確に決めることができない。その為、半導体装
置を使用する装置へ半導体装置を実装する際、半導体装
置の取り付け位置はケースに設けられた穴により決ま
り、外部配線と配線端子との接続位置は配線端子の位置
により決まるので、それらの位置関係にズレが生ずる。
このズレが大きい場合、決められた位置に実装する機械
による実装は行うことができず人手に頼らざるを得ない
が、その場合作業効率の低下及び作業コストの上昇を伴
う。
【0010】本発明は、従来のこのような問題点を解決
するためのもので、その目的は、半導体素子のケース穴
に対する配線端子の位置を正確に決めることで半導体装
置の取り付けを容易化することである。
【0011】
【課題を解決するための手段】本発明においては、ケー
スに穴や溝を設け、その穴や溝に配線端子及びこれを支
持する樹脂体を有する配線端子支持体を挿入する。
【0012】この発明はケースに穴や溝を設け、その穴
や溝に配線端子支持体の配線端子部分あるいは樹脂体の
部分を挿入することにより、ケースに対する配線端子の
位置ずれをケースに設けた穴や溝とその穴や溝に挿入す
る樹脂体との間の隙間の範囲内にすることができる。従
って、従来の方法に比べてケースに対する配線端子や樹
脂体の位置ずれを低減でき半導体装置の取付を容易とす
る事が出来る。
【0013】さらに、半導体素子やワイヤ等の配線を施
した絶縁基板を接着した金属基板に対し本発明によるケ
ースを接着し次にこのケースに前記樹脂体を挿入すれば
支持基板に対する樹脂体の位置決めに用いる治具を不要
とする事もできる。
【0014】
【発明の実施の形態】以下、この発明の実施例を図1を
用いて説明する。
【0015】図1に外部冷却フィン及び外部配線を接続
した本発明による半導体装置を示す。
【0016】絶縁基板4は両面に金属層4a,4bを有
し、金属層4aは所定の形状にパターンニングされる。
あるパターン上には半導体素子1が接着される。金属層
4aの他のパターンと半導体素子1とは金属ワイヤ7に
よって接続される。他方の金属層4bは金属支持基板5
に接着されている。
【0017】金属支持基板5はヒートシンクの役目を果
たすもので図1ではネジ15aをケース8の穴8aおよ
び金属支持基板5に設けた穴5aに通し外部冷却フィン
14に設けた穴14aにネジ止めすることにより、外部
冷却フィン14との接続を行っている。
【0018】樹脂体6は配線端子11a,11c、配線
端子接続用のナット11bを固定するためのもので、そ
の金属支持基板5側では絶縁基板4上の金属層4aの所
定のパターンに配線端子11a(主端子)の下部が接続
されている。一方、外部配線13側では、樹脂体6上の
配線端子11c(補助端子、例えばゲート端子)を実装
基板16に設けた穴16bを通して実装基板上の接続端
子17に挿入することで、配線端子11cと接続端子1
7を接続する。さらに、配線端子11aと外部配線13
をネジ15bとナット11bにより締め付けることで、
配線端子11aの上部と外部配線13を接続している。
この樹脂体6の金属支持基板5に対する位置決めは、支
持基板5の穴5aと樹脂体6の一部を治具にはめ込むこ
とで行うが、このとき、支持基板5に対する樹脂体6の
水平方向に関するズレは、樹脂体6を金属支持基板5に
接着する際に用いる治具と樹脂体6あるいは金属支持基
板5との隙間により生じ、治具の形状の寸法精度が±
0.1mm 、樹脂体6および金属支持基板5の形状の寸法
精度が±0.1mm とすると、治具の樹脂体挿入部が0.
1mm小さく作られ、樹脂体6が0.1mm大きく作られ
る、あるいは金属支持基板の穴5aが0.1mm小さく作
られ、治具が0.1mm大きく作られることを考慮し0.2
mm としている。この寸法精度は小さくすることもでき
るが、コストアップにつながったり、治具に樹脂体6が
挿入しにくくなることから作業性が悪くなるなどの弊害
も大きくなる。
【0019】ケース8は半導体素子の内部を封止するた
めのもので、底のない箱形構造をしており、その金属支
持基板5側には金属支持基板5を接着するための凹部及
び半導体装置を外部冷却フィン14に固定するために用
いられる穴8aが設けられ、この凹部に金属支持基板5
をはめ込むことでケース8の金属支持基板5に対する位
置決めを行う。このケース8の金属支持基板5側に設け
た凹部と金属支持基板5との隙間は前記樹脂体6と金属
支持基板5の位置ズレと同様、それらの寸法精度を±
0.1mmとすると0.2mm必要でさらに接着材の厚み0.
3mmを加え0.5mmとしている。この接着剤の厚みは金
属支持基板5とケース8を接着する際に必要な厚みであ
り、これを下回るとケース8が金属支持基板5より剥が
れ、後述するゲル9が漏れ出す恐れがある。また、ケー
ス8の外部配線13側で絶縁基板4に接着してある樹脂
体6の上面より高い位置には、配線端子11cが挿入で
きる穴8bが設けられている上蓋があり、ケース8を金
属支持基板5に接着する際、配線端子11cをケース穴
8bに通すことで、樹脂体6に対するケース8の位置決
めを行うことができる。このとき、配線端子11cとケ
ース穴8bとの直径の差をケース8の凹部と支持基板5
との隙間0.5mmより小さい0.1mmとすると、樹脂体6
の金属支持基板5に対する位置ズレ0.2mm をケース8
の凹部と支持基板5との隙間0.5mm で吸収すること
で、樹脂体6に対するケース8の位置ズレを0.1mm と
することができ、ケース8の樹脂体6に対する位置ズレ
を低減できる。
【0020】ゲル9は半導体素子1を保護するためのも
ので、レジン10により半導体装置内部に封止される。
【0021】実装基板16は、さまざまな部品の配置及
び配線がなされており、複数個の半導体装置及びコンデ
ンサ等の電子部品を接続するとモーター制御などの機能
を果たすものである。
【0022】この実装基板16と外部冷却フィン14は
ネジ18を実装基板16の穴16cに通し外部冷却フィ
ンの穴14bにネジ止めすることで接続されている。こ
のとき外部冷却フィン14に対する実装基板16の水平
方向に関するズレは実装基板16の穴16cの直径とネ
ジ18の直径との差により生じ、このズレにより実装基
板16の外部冷却フィン14に対する水平方向の位置ズ
レを吸収する。ところで、この実装基板16の外部冷却
フィン14に対する水平方向の位置ズレは外部冷却フィ
ン14に設けた半導体装置取付用の穴14aと実装基板
16に設けた配線端子11c挿入用の穴16bの水平方
向に関する位置ズレと等しく、さらには、半導体装置の
ケース穴8aと配線端子11cの水平方向に関する位置
ずれに等しい。本発明による半導体装置ではこのズレを
0.1mm にすることができたので実装基板16の外部冷
却フィン14に対する水平方向の位置ズレも0.1mm と
なり、外部冷却フィン14に対する実装基板の位置ズレ
を小さくすることができ、半導体装置及びコンデンサ等
の電子部品と外部冷却フィン、実装基板の位置の精度が
よくなり機械による実装を容易に行うことができ、実装
作業の効率化及び作業コストの低減を図ることができ
る。
【0023】次に、図3に本発明の別の実施例を示す。
図3は本発明による半導体装置を外部配線側から見たも
のである。ケース8の下部は図1と同様、金属支持基板
5に接着するための凹部を有しており、その凹部は、金
属支持基板5に接着されている。また、ケース8の長手
方向に対する両端には上蓋が設けられており、その上蓋
には、溝8cが4カ所設けられている。一方、樹脂体6
の長手方向に対する両端には凸部6aが4カ所設けられ
ており、樹脂体6の金属支持基板5に対する水平方向の
接着の位置決めは金属支持基板5にケース8を接着し、
次に、ケース8の上蓋に設けられた溝8cに、樹脂体6
に設けられた凸部6aを挿入することで行うことができ
る。
【0024】そこで、樹脂体6とケース8との隙間を
0.1mm とすれば、金属支持基板5とケース8の凹部と
の隙間による金属支持基板5に対するケース8の位置ズ
レによらず、ケース穴8aに対する配線端子11cの位
置ずれも0.1mm となり、図1の実施例と同様機械によ
る実装を容易に行うことができる。また、樹脂体6を金
属支持基板5に接着する際に用いる治具も不要とするこ
とができ、半導体装置組立時の作業性を改善できる。
【0025】
【発明の効果】以上のようにこの発明によれば、ケース
の穴や溝に配線端子を有する樹脂体の一部を挿入するこ
とでケースに対し配線端子の位置決めを行うことが出来
る。さらにケースに樹脂体と同じ程度の大きさの穴をあ
け、このケースを金属支持基板に接着した後、このケー
スを治具として樹脂体と支持基板を接着すれば、ケース
に対する配線端子の位置ぎめが治具なしで容易におこな
え、作業性を改善できる。
【図面の簡単な説明】
【図1】本発明による半導体装置の一実施例を示す。
【図2】本発明による半導体装置の従来例を示す。
【図3】本発明による半導体装置の別の実施例を示す。
【符号の説明】
1…半導体素子、2,2a,2b,2c…ソルダー、3
…絶縁基板、4,4a,4b…金属層、5…金属支持基
板、6…樹脂体、7…金属ワイヤ、8…ケース、9…ゲ
ル、10…レジン、11,11a,11c…配線端子、
11b…ナット、12…接着剤、13…外部配線、14
…外部冷却フィン、15,15a,15b,18…ネジ、
16…実装基板、17…接続端子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−7956(JP,A) 実開 昭61−203565(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 25/04

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】両面に金属層を有する絶縁基板と、一方の
    面の金属層に固着された半導体素子と、他方の面の金属
    層に固着された金属基板と、一方の面の金属層に固着さ
    れた配線端子及び該配線端子を支持する樹脂体を有する
    配線端子支持体と、前記金属基板上に接着されたケース
    部とを有する半導体装置において、該ケース部が側壁部と上蓋部とを備えていて、該上蓋部
    に配置した配線端子挿入穴に、 前記配線端子支持体の配
    線端子を挿入することにより前記ケースに対する前記
    配線端子の位置決めを行うことを特徴とする半導体装
    置。
  2. 【請求項2】 請求項1の半導体装置において、前記配線
    端子挿入穴に入れる端子が補助端子であることを特徴と
    する半導体装置。
  3. 【請求項3】 請求項2の半導体装置において、前記配線
    端子支持体に主端子と補助端子とを配置したことを特徴
    とする半導体装置。
JP18719796A 1996-07-17 1996-07-17 半導体装置 Expired - Fee Related JP3201270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18719796A JP3201270B2 (ja) 1996-07-17 1996-07-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18719796A JP3201270B2 (ja) 1996-07-17 1996-07-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH1032308A JPH1032308A (ja) 1998-02-03
JP3201270B2 true JP3201270B2 (ja) 2001-08-20

Family

ID=16201802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18719796A Expired - Fee Related JP3201270B2 (ja) 1996-07-17 1996-07-17 半導体装置

Country Status (1)

Country Link
JP (1) JP3201270B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813098B2 (ja) 2002-02-14 2006-08-23 三菱電機株式会社 電力用半導体モジュール
JP6162643B2 (ja) 2014-05-21 2017-07-12 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPH1032308A (ja) 1998-02-03

Similar Documents

Publication Publication Date Title
JP5264189B2 (ja) インバータ装置及びその製造方法
JP2009106073A (ja) インバータ装置
JPH05175384A (ja) 電力用半導体装置
JP3175584B2 (ja) パワー制御装置
JPH07202088A (ja) 半導体装置
US7902464B2 (en) Heat sink arrangement for electrical apparatus
JP2001284524A (ja) 電力用半導体モジュール
JP5011061B2 (ja) インバータ装置
JPH10335580A (ja) 半導体パッケージおよびこれを用いた半導体モジュール
JPS59132155A (ja) 半導体装置用容器
JP2570861B2 (ja) インバータ装置
JP3201270B2 (ja) 半導体装置
US20150029673A1 (en) Electronic element and electronic device
JPH1022435A (ja) 半導体装置及びその製造方法
JP3856799B2 (ja) 電力変換装置
JP4715283B2 (ja) 電力変換装置及びその製造方法
JP3185606B2 (ja) インバータ装置
JP3552484B2 (ja) 半導体装置
JP2795063B2 (ja) 混成集積回路装置
US20230245948A1 (en) Semiconductor device and manufacturing method thereof
JP2004014991A (ja) 半導体素子モジュールの取付台
JPH0864722A (ja) 混成集積回路装置
JPH0799272A (ja) 電子回路実装体
JPH10233482A (ja) 半導体装置
JPH0237701B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees