JP3198022B2 - ビデオゲーム装置 - Google Patents
ビデオゲーム装置Info
- Publication number
- JP3198022B2 JP3198022B2 JP30003394A JP30003394A JP3198022B2 JP 3198022 B2 JP3198022 B2 JP 3198022B2 JP 30003394 A JP30003394 A JP 30003394A JP 30003394 A JP30003394 A JP 30003394A JP 3198022 B2 JP3198022 B2 JP 3198022B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- secondary storage
- storage device
- slot
- video game
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
どのビデオゲーム装置に関し、特に、ゲームデータなど
を2次記憶する機能を有するビデオゲーム装置に関する
ものである。
ゲーム装置では、装置本体に内蔵されたデータバックア
ップ用のランダムアクセスメモリ(RAM:Random Access M
emory)、ゲームカートリッジに内蔵されたデータバック
アップ用のスタティックランダムアクセスメモリ(SRAM:
Static Random Access Memory) 、ゲームカートリッジ
と兼用のスロットに差し込むRAMカートリッジ、ある
いは、それらの組合せにより、ゲームデータなどを2次
記憶するようになっていた。
タなどを2次記憶する機能を有する従来のビデオゲーム
装置では、装置本体に複数の外部2次記憶装置を同時に
接続することはできないために、複数の外部2次記憶装
置間でデータを直接コピーすることはできない。また、
複数のプレーヤが同時に参加する対戦ゲームなどにおい
て、それぞれのプレーヤのデータを装置本体に同時に直
接取り込むことはできない。従って、複数の外部2次記
憶装置を用いる場合には、必ずそれらの交換作業を必要
とし、データを転送するのに手間と時間がかかると云う
問題点があった。
トに差し込むRAMカートリッジを用いた外部2次記憶
装置では、装置本体のバスに直接接続されるので、装置
本体の電源を入れた状態すなわちゲームの途中でで抜き
差しすることはできず、複数の外部2次記憶装置に亘る
データ量の多いゲームソフトなどを取り扱う場合に不都
合であった。また、例えば、バックアップの途中で、外
部2次記憶装置の記憶容量が足りなくなってしまった場
合には、装置本体の電源を1度切らねばならず、バック
アップする必要のあるゲームデータが失われてしまうと
云う問題点があった。
部2次記憶装置では、バッテリーによってバックアップ
されていたので、上記バッテリーの容量がなくなりバッ
クアップされなくなると、データが失出されてしまい、
データを半永久的に保存することはできないと云う問題
点があった。そこで、上述の如き従来のビデオゲーム装
置における問題点に鑑み、本発明の目的は、複数の小容
量の外部2次記憶装置を大容量の外部2次記憶装置とし
て用いることができ、複数の外部2次記憶装置に亘るデ
ータ量の多いゲームソフトなどをバックアップすること
ができるビデオゲーム装置、データ管理方法および外部
2次記憶装置を提供することにある。
を直接コピーすることができるビデオゲーム装置を提供
することにある。さらに、複数の外部2次記憶装置から
各データを装置本体に同時に直接取り込むことができる
ビデオゲーム装置を提供することにある。装置本体の電
源を入れた状態で外部2次記憶装置を交換できるビデオ
ゲーム装置および外部2次記憶装置を提供することにあ
る。
的に保存することができるビデオゲーム装置用外部2次
記憶装置を提供することにある。
明のビデオゲーム装置は、ゲームデータなどを外部2次
記憶装置により2次記憶する機能を有するビデオゲーム
装置であって、メインバスと、外部2次記憶装置を着脱
自在に接続するためのスロットと、前記メインバスと前
記スロットとを接続する通信制御機と、前記メインバス
に接続された中央演算処理装置とを備え、前記中央演算
処理装置は、前記通信制御機を介して前記スロットに接
続された外部2次記憶装置へのデータ書き込みおよび/
または当該外部2次記憶装置からのデータ読み出しを制
御することを特徴とする。上記通信制御機が、前記メイ
ンバスと前記スロットとを電気的に分離するように構成
することができる。上記スロットをシリアルI/Oイン
ターフェースを有するように構成してもよい。上記通信
制御機に、メインバスとシリアルI/Oインターフェー
スとの間の通信を制御させることができる。上記通信制
御機は、電気的な破壊を防止するための保護回路を内蔵
してもよい。上記スロットを外部2次記憶装置に内蔵さ
れたマイクロコンピュータに電源を供給可能に構成する
ことができる。上記中央演算処理装置は、スロットに外
部2次記憶装置が接続されているか否かを判定する接続
判定機能を有し、接続されていると判定されたときにの
みその外部2次記憶装置との間のデータ書き込みおよび
/またはデータ読み出しを制御するように構成すること
ができる。ビデオゲーム装置が、上記のスロットを複数
備えるように構成してもよい。
ゲーム機用外部2次記憶装置は、ビデオゲーム装置のス
ロットに着脱自在に接続され、ビデオゲーム装置による
スロットを介したデータの書き込み及び/又は読み出し
を許容する装置であって、データを読み出し自在に書き
込むためのメモリと、ビデオゲーム機及びメモリとの間
のデータ通信を制御するマイクロコンピュータとを備
え、スロットに接続されたときにこのマイクロコンピュ
ータの電源がビデオゲーム機から供給されるように構成
されていることを特徴とする。ここで、上記外部2次記
憶装置のメモリを、バックアップ電源を要しないランダ
ムアクセス型のフラッシュメモリとして構成することも
可能である。上記外部2次記憶装置のマイクロコンピュ
ータが、電源供給を契機にその内部状態を未通信の状態
に設定し、その後に前記ビデオゲーム装置との間の通信
を許容することとしてもよい。上記外部2次記憶装置の
マイクロコンピュータと上記ビデオゲーム機との間にシ
リアルインタフェースを介在させ、一方、上記マイクロ
コンピュータと上記メモリとの間にパラレルインタフェ
ースを介在させるように構成してもよい。
タ管理方法は、それぞれ独立に管理可能で且つ外部2次
記憶装置を着脱自在に接続可能な複数のスロットを有す
るビデオゲーム装置によるデータ管理方法であって、複
数のスロットの各々に順番を割り当て、各スロットに未
使用の外部2次記憶装置を接続するとともに、最初の順
番のスロットに接続された外部2次記憶装置から順にそ
の順番を表す情報と共にデータを書き込んでいき、空き
領域が無くなった時点で当該データの残部を次の順番の
スロットに接続された外部2次記憶装置にその順番を表
す情報と共に書き込む制御を書き込み対象となるデータ
総量に達するまで繰り返すことにより、複数の外部2次
記憶装置に亘るデータの書き込みを制御することを特徴
とする。
データ管理方法は、それぞれ独立に管理可能で且つ外部
2次記憶装置を着脱自在に接続可能な複数のスロットを
有するビデオゲーム装置によるデータ管理方法であっ
て、複数のスロットに順番を割り当て、それぞれデータ
が書き込まれている外部2次記憶装置を各スロットに接
続するとともに、最初の順番のスロットに接続された外
部2次記憶装置が目的とするデータが書き込まれている
ものかどうかを判定し、目的とするデータが書き込まれ
ている外部2次記憶装置である場合は当該外部2次記憶
装置からデータを読み出し、読み出したデータの量が目
的のデータ総量に達しない場合は次の順番のスロットに
接続された外部2次記憶装置から残部のデータを読み出
す制御を前記データ総量に達するまで繰り返すことによ
り、複数の外部2次記憶装置に亘るデータの読み出しを
制御することを特徴とする。
施例について図面を参照して詳細に説明する。本発明に
係るビデオゲーム装置、例えば図1に示すように構成さ
れる。このビデオゲーム装置は、例えば光学ディスク等
の補助記憶装置に記憶されているゲームプログラムを読
み出して実行することにより、使用者からの指示に応じ
てゲームを行ものであって、図1に示すように、中央演
算処理装置(CPU:Central Processing Unit) 51及びそ
の周辺装置等からなる制御系50と、フレームバッファ
63に描画を行なう画像処理装置(GPU:Graphic Process
ing Unit) 62等からなるグラフィックシステム60
と、楽音,効果音等を発生する音声処理装置(SPU:Sound
Processing Unit) 等からなるサウンドシステム70
と、補助記憶装置である光学ディスクの制御を行なう光
学ディスク制御部80と、使用者からの指示を入力する
コントローラからの指示入力及びゲームの設定等を記憶
する補助メモリからの入出力を制御する通信制御部90
と、上記制御系50〜通信制御部90が接続されている
バス100等を備えている。
み制御やダイレクトメモリアクセス(DMA:Dinamic Memor
y Access) 転送の制御等を行なう周辺デバイスコントロ
ーラ52と、ランダムアクセスメモリ(RAM:Random Acce
ss Memory)からなる主記憶装置(メインメモリ)53
と、メインメモリ53,グラフィックシステム60,サ
ウンドシステム70等の管理を行なういわゆるオペレー
ティングシステム等のプログラムが格納されたリードオ
ンリーメモリ(ROM:Read Only Memory)54とを備えてい
る。上記CPU51は、ROM54に記憶されているオ
ペレーティングシステムを実行することにより装置全体
の制御を行なうもので、32ビットのRISC CPU
からなる。
投入されると、上記制御系50のCPU51が、ROM
54に記憶されているオペレーティングシステムを実行
することにより、CPU51は、上記グラフィックシス
テム60、サウンドシステム70等の制御を行なうよう
になっている。また、オペレーティングシステムが実行
されると、CPU51は、動作確認等の装置全体の初期
化を行なった後、上記光学ディスク制御部80を制御し
て、光学ディスクに記録されているゲーム等のプログラ
ムを実行する。このゲーム等のプログラムの実行によ
り、CPU51は、使用者からの入力に応じて上記グラ
フィックシステム60、サウンドシステム70等を制御
して、画像の表示、効果音、楽音の発生を制御する。
座標変換等の処理を行なうジオミトリトランスファエン
ジン(GTE:Geometry Transfer Engine)61と、CPU5
1からの描画指示に従って描画を行なうGPU62と、
該GPU62により描画された画像を記憶するフレーム
バッファ63と、離散コサイン変換などの直行変換によ
り圧縮されて符号化された画像データを復号化する画像
デコーダ64とを備えている。
列に実行する並列演算機構を備え、上記CPU51から
の演算要求に応じて座標変換,光源計算,行列あるいは
ベクトルなどの演算を高速に行なうことができるように
なっている。具体的には、このGTE61は、例えば1
つの三角形状のポリゴンに同じ色で描画するフラットシ
ェーディングを行なう演算の場合では、1秒間に最大1
50万程度のポリゴンの座標演算を行なうことができる
ようになっており、これによって、このビデオゲーム装
置では、CPU51の負荷を低減するとともに、高速な
座標演算を行なうことができるようになっている。
の描画命令に従って、フレームメモリ62に対して多角
形(ポリゴン)等の描画を行なう。このGPU62は、
1秒間に最大36万程度のポリゴンの描画を行なうこと
ができるようになっている。さらに、上記フレームバッ
ファ63は、いわゆるデュアルポートRAMからなり、
GPU62からの描画あるいはメインメモリからの転送
と、表示のための読み出しとを同時に行なうことができ
るようになっている。このフレームバッファ63は、1
Mバイトの容量を有し、それぞれ16ビットの横102
4で縦512の画素のマトリックスとして扱われる。ま
た、このフレームバッファ63には、ビデオ出力として
出力される表示領域の他に、GPU62がポリゴン等の
描画を行なう際に参照するカラールックアップテーブル
(CLUT:Cclor Lock Up Table)が記憶されるCLUT領域
と、描画時に座標変換されてGPU62によって描画さ
れるポリゴン等の中に挿入(マッピング)される素材
(テクスチャ)が記憶されるテクスチャ領域が設けられ
ている。これらのCLUT領域とテクスチャ領域は表示
領域の変更等に従って動的に変更されるようになってい
る。
シェーディングの他にポリゴンの頂点の色から補完して
ポリゴン内の色を決めるグーローシェーディングと、上
記テクスチャ領域に記憶されているテクスチャをポリゴ
ンに張り付けるテクスチャマッピングを行なうことがで
きるようになっている。これらのグーローシェーディン
グ又はテクスチャマッピングを行なう場合には、上記G
TE61は、1秒間に最大50万程度のポリゴンの座標
演算を行なうことができる。
51からの制御により、メインメモリ53に記憶されて
いる静止画あるいは動画の画像データを復号化してメイ
ンメモリ53に記憶する。また、この再生された画像デ
ータは、GPU62を介してフレームバッファ63に記
憶することにより、上述のGPU62によって描画され
る画像の背景として使用することができるようになって
いる。
からの指示に基づいて、楽音、効果音等を発生するSP
U71と、該SPU71により、波形データ等が記録さ
れるサウンドバッファ72と、SPU71によって発生
される楽音、効果音等を出力するスピーカ73とを備え
ている。上記SPU71は、16ビットの音声データを
4ビットの差分信号として適応予測符号化(ADPCM:Adapt
ive Diffrential PCM)された音声データを再生するAD
PCM復号機能と、サウンドバッファ72に記憶されて
いる波形データを再生することにより、効果音等を発生
する再生機能と、サウンドバッファ72に記憶されてい
る波形データを変調させて再生する変調機能等を備えて
いる。
サウンドシステム70は、CPU51からの指示によっ
てサウンドバッファ72に記録された波形データに基づ
いて楽音、効果音等を発生するいわゆるサンプリング音
源として使用することができるようになっている。上記
光学ディスク制御部80は、光学ディスクに記録された
プログラムやデータ等を再生する光学ディスク装置81
と、例えばエラー訂正符号(ECC:Error Correction Cod
e) が付加されて記録されているプログラム、データ等
を復号するデコーダ82と、光学ディスク装置81から
の再生データを一時的に記憶することにより、光学ディ
スクからの読み出しを高速化するバッファ83とを備え
ている。
光学ディスクに記録されている音声データとしては、上
述のADPCMデータの他に音声信号をアナログ/デジ
タル変換したいわゆるPCMデータがある。ADPCM
データとして、例えば16ビットのデジタルデータの差
分を4ビットで表わして記録されている音声データは、
デコーダ82で復号化された後、上述のSPU71に供
給され、SPU71でデジタル/アナログ変換等の処理
が施された後、スピーカ73を駆動するために使用され
る。
ットのデジタルデータとして記録されている音声データ
は、デコーダ82で復号化された後、スピーカ73を駆
動するために使用される。さらに、通信制御部90は、
バス100を介してCPU51との通信の制御を行なう
通信制御機91を備え、使用者からの指示を入力するコ
ントローラ92が接続されるスロット93と、ゲームの
設定データ等を2次記憶する外部2次記憶装置として2
枚のメモリカード94A,94Bが接続される二つのカ
ードコネクタ95A,95Bが上記通信制御機91に設
けられている。
ラ92は、使用者からの指示を入力するために、例えば
16個の指示キーを有し、通信制御機91からの指示に
従って、この指示キーの状態を、同期式通信により、通
信制御機91に毎秒60回程度送信する。そして、通信
制御機91は、コントローラ92の指示キーの状態をC
PU51に送信する。
1に入力され、CPU51は、実行しているゲームプロ
グラム等に基づいて使用者からの指示に従った処理を行
なう。ここで、上記メインメモリ53、GPU62、画
像デコーダ64及びデコーダ82等の間では、プログラ
ムの読み出し、画像の表示あるいは描画等を行なう際
に、大量の画像データを高速に転送する必要がある。そ
こで、このビデオゲーム装置では、上述のようにCPU
51を介さずに周辺装置制御部52からの制御により上
記メインメモリ53、GPU62、画像デコーダ64及
びデコーダ82等の間で直接データの転送を行なういわ
ゆるDMA転送を行なうことができるようになってい
る。これにより、データ転送によるCPU51の負荷を
低減させることができ、高速なデータの転送を行なうこ
とができる。
ームの設定データ等を記憶する必要があるときに、該記
憶するデータを通信制御機91に送信し、通信制御機9
1はCPU51からのデータを上記カードコネクタ95
Aまたはカードコネクタスロットに接続されたメモリカ
ード94Aまたはメモリカード94Bに記憶する。ここ
で、上記通信制御機91には、電気的な破壊を防止する
ための保護回路が内蔵されている。上記メモリカード9
4A,94Bは、バス100から分離されており、装置
本体の電源を入れた状態で、着脱することができる。従
って、記憶容量が足りなくなった場合に、装置本体の電
源を遮断するすることなく、新たなメモリカードを装着
することができ、バックアップする必要のあるゲームデ
ータが失われてしまうことなく、新たなメモリカードを
装着して、必要なデータを新たなメモリカードに書き込
むことができる。
は、図2に示すように、ランダムアクセス可能でかつバ
ックアップ電源を必要としないフラッシュメモリMEM
からなり、カードコネクタを介して制御線DTX,DT
R、データ伝送用の信号線RXD,TXD及びシリアル
同期クロック用の信号線SCKに接続されるシリアルI
/Oインターフェース(SIO)と、上記フラッシュメモリ
MEMのアドレス線(ADRRES)、データ線(DATA)及び制御
線(CONTROL)に接続されたパラレルシリアルI/Oイン
ターフェース(PIO)を有するマイクロコンピュータ
MPUを内蔵している。このメモリカード94A,94
Bは、上記カードコネクタ95Aまたはカードコネクタ
95Bに接続されると、そのカードコネクタを介して上
記マイクロコンピュータMPUに装置本体から電源が供
給されるようになっている。
アプリケーションからはポートとカードコネクタを指定
する2桁の16進数で識別されるファイルデバイスとし
て認識される。また、このメモリカード94A,94B
は、ファイルオープン時の自動初期化機能を実装してい
る。そして、上記マイクロコンピュータMPUは、メモ
リカード94A,94Bがカードコネクタ95Aまたは
カードコネクタ95Bに接続され、装置本体から電源が
供給され始めた時点で、先ず内部状態を「未通信」の状
態に設定し、その後に上記通信制御機91を介しての通
信を受け付けるようになっている。
プロトコルの中でカードからホストへの接続確認のため
の回答パケットの中にある「内部状態」を表すフィール
ドに基いて、カードコネクタ95Aまたはカードコネク
タ95Bに接続されたメモリカード94A,94Bに内
蔵されているマイクロコンピュータMPUの内部状態を
テストすることにより、「未通信」の場合に、新たに接
続されたメモリカード94A,94Bとの通信であるこ
とを認識することができる。そして、新たに接続された
メモリカード94A,94Bとのファイル管理データの
構造、例えばファイル名、ファイルサイズ、スロット番
号やステータスなど情報を読み取る。
リカード94A,94Bの動的な抜き差しに対応した通
信を行うことが可能になっている。これにより、ゲーム
の設定等を2枚のメモリカード94A,94Bに記憶す
ることができる。また、2枚のメモリカード94A,9
4Bでデータを直接コピーしたり、2枚のメモリカード
94A,94Bから各種データを装置本体に同時に直接
取り込むことができる。
上記カードコネクタ95Aまたはカードコネクタ95B
に接続される複数のメモリカードへのデータの書き込み
制御を例えば図3のフローチャートに示す手順で行う。
すなわち、複数のメモリカードに亘るデータを書き込む
場合には、先ずステップS1において、メモリカードの
順番を示すオフセットoffsetを0に設定し、次の
ステップS2で、セーブするデータの大きさすなわちデ
ータ量から必要とするメモリカードの総数を算出する。
コネクタ95Aに割り当てた0番目のカードスロットに
未使用すなわち全メモリブロックが空いているのメモリ
カードが装着されているか否かの判定を行う。このステ
ップ3における判定結果が「NO]すなわち0番目のカ
ードスロットに未使用のメモリカードが装着されていな
い場合にはステップ4に移り、また、判定結果が「YE
S]すなわち0番目のカードスロットに未使用のメモリ
カードが装着されている場合にはステップ6に移る。
95Bに割り当てた1番目のカードスロットに未使用す
なわち全メモリブロックが空いているのメモリカードが
装着されているか否かの判定を行う。このステップ4に
おける判定結果が「NO]すなわち1番目のカードスロ
ットに未使用のメモリカードが装着されていない場合に
はステップ5に移り、また、判定結果が「YES]すな
わち1番目のカードスロットに未使用のメモリカードが
装着されている場合にはステップ7に移る。
カードスロットに未使用のメモリカードを装着すべき旨
をユーザに知らせるメッセージ「未使用のメモリカード
を入れて下さい。」を表示して、上記ステップ3に戻
る。また、上記ステップ6では、未使用のメモリカード
が装着されている0番目のカードスロットを選択して、
データを書き込むスロットとして指定する。そして、ス
テップ8に移る。
モリカードが装着されている1番目のカードスロットを
選択して、データを書き込むスロットとして指定する。
そして、ステップ8に移る。そして、上記ステップ8で
は、ファイルのヘッダ領域に名称とオフセットoffs
et及び総カード数を記録する。これにより、データを
書き込んだメモリカードを特定することができる。
インメモリ53上のポインタを次の書き込みの先頭に変
更する。次のステップ10では、オフセットoffse
tをインクリメントする。そして、次のステップ11で
は、全ての書き込みが終了したか否かの判定を行う。こ
のステップ11における判定結果が「NO]すなわち書
き込むべきデータがある場合には、上記ステップ3に戻
ってデータの書き込み制御を継続する。また、判定結果
が「YES]すなわち書き込むべきデータがない場合に
は、データの書き込み制御を終了する。
記カードコネクタ95Aまたはカードコネクタ95Bに
接続される複数のメモリカードからのデータの読み込み
制御を例えば図4のフローチャートに示す手順で行う。
すなわち、複数のメモリカードに亘るデータを読み込む
場合には、先ずステップS21において、メモリカード
の順番を示すオフセットoffsetを0に設定し、次
のステップS22で、ロードするデータの大きさすなわ
ちデータ量から必要とするメモリカードの総数を算出す
る。
ードコネクタ95Aに割り当てた0番目のカードスロッ
トにロードすべきファイルのデータが書き込まれている
目的のメモリカードが装着されているか否かの判定を行
う。このステップS23における判定結果が「NO]す
なわち0番目のカードスロットに目的のメモリカードが
装着されていない場合にはステップS24に移り、ま
た、判定結果が「YES]すなわち0番目のカードスロ
ットに目的のメモリカードが装着されている場合にはス
テップ16に移る。
クタ95Bに割り当てた1番目のカードスロットにロー
ドすべきファイルのデータが書き込まれている目的のメ
モリカードが装着されているか否かの判定を行う。この
ステップS24における判定結果が「NO]すなわち1
番目のカードスロットに目的のメモリカードが装着され
ていない場合にはステップS25に移り、また、判定結
果が「YES]すなわち1番目のカードスロットに目的
のメモリカードが装着されている場合にはステップS2
7に移る。
24における判定処理は、ファイルのヘッダ領域に記録
されているオフセットoffsetの一致を検出するこ
とより行う。そして、上記ステップS25では、0番目
又は1番目のカードスロットに目的のメモリカードを装
着すべき旨をユーザに知らせるメッセージ「オフセット
番目のメモリカードを入れて下さい。」を表示して、上
記ステップS23に戻る。
カードが装着されている0番目のカードスロットを選択
して、データを読み込むスロットとして指定する。そし
て、ステップS28に移る。さらに、上記ステップS2
7では、目的のメモリカードが装着されている1番目の
カードスロットを選択して、データを読み込むスロット
として指定する。そして、ステップS28に移る。
を読み込み、メインメモリ53上のポインタを次の読み
込みの先頭に変更する。次のステップS29では、オフ
セットoffsetをインクリメントする。そして、次
のステップS30では、全ての読み込みが終了したか否
かの判定を行う。このステップS30における判定結果
が「NO]すなわち読み込むべきデータがある場合に
は、上記ステップS23に戻ってデータの読み込み制御
を継続する。また、判定結果が「YES]すなわち書き
込むべきデータがない場合には、データの読み込み制御
を終了する。
置では、外部2次記憶装置としてメモリカードが接続さ
れる複数のカードスロットを、メインバス100に接続
された通信制御部91を介してホストCPU51により
独立に管理して、複数のメモリカードに亘るデータの書
き込み及び/又は読み出しを制御するので、複数の小容
量のメモリカードを大容量の外部2次記憶装置として用
いることができ、複数のメモリカードに亘るデータ量の
多いゲームソフトなどをバックアップすることができ
る。
は、ランダムアクセス可能でかつバックアップ電源を必
要としないフラッシュメモリからなるので、データを半
永久的に保存することができるなお、このビデオゲーム
装置は、バス100に接続されたパラレル入出力(I/
O)101と、シリアル入出力(I/O)102とを備
えている。そして、パラレルI/O101を介して周辺
機器との接続を行なうことができるようになっており、
また、シリアルI/O102を介して他のビデオゲーム
装置との通信を行なうことができるようになっている。
置によれば、ゲーム装置本体の電源を入れた状態で外部
2次記憶装置を交換することができる。
ロック図である。
構成を示すブロック図である。
ストCPUによる複数のメモリカードへのデータの書き
込み制御の手順を示すフローチャートである。
ストCPUによる複数のメモリカードからのデータの読
み込みみ制御の手順を示すフローチャートである。
Claims (5)
- 【請求項1】 ゲームデータなどを外部2次記憶装置に
より2次記憶する機能を有するビデオゲーム装置であっ
て、メインバスと、外部2次記憶装置を着脱自在に接続
するためのシリアルI/Oインターフェースを有するス
ロットと、前記メインバスと前記スロットとを接続する
通信制御機と、前記メインバスに接続された中央演算処
理装置とを備え、前記中央演算処理装置は、前記通信制
御機を介して前記スロットに接続された外部2次記憶装
置へのデータ書き込みおよび/または当該外部2次記憶
装置からのデータ読み出しを制御するビデオゲーム装
置。 - 【請求項2】 ゲームデータなどを外部2次記憶装置に
より2次記憶する機能を有するビデオゲーム装置であっ
て、メインバスと、外部2次記憶装置を着脱自在に接続
するためのシリアルI/Oインターフェースを有するス
ロットと、前記メインバスと前記スロットとを電気的に
分離して接続する通信制御機と、前記メインバスに接続
された中央演算処理装置とを備え、前記中央演算処理装
置は、前記通信制御機を介して前記スロットに接続され
た外部2次記憶装置へのデータ書き込みおよび/または
当該外部2次記憶装置からのデータ読み出しを制御する
ビデオゲーム装置。 - 【請求項3】 前記通信制御機は、前記メインバスと前
記シリアルI/Oインターフェースとの間の通信を制御
する、請求項1または2記載のビデオゲーム装置。 - 【請求項4】 前記中央演算処理装置は、前記スロット
に前記外部2次記憶装置が接続されているか否かを判定
する接続判定機能を有し、接続されていると判定された
ときにのみその外部2次記憶装置との間のデータ書き込
みおよび/またはデータ読み出しを制御する、請求項1
乃至3いずれか1項記載のビデオゲーム装置。 - 【請求項5】 前記スロットを複数備える、請求項1乃
至4いずれか1項記載のビデオゲーム装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30003394A JP3198022B2 (ja) | 1994-12-02 | 1994-12-02 | ビデオゲーム装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30003394A JP3198022B2 (ja) | 1994-12-02 | 1994-12-02 | ビデオゲーム装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001028908A Division JP2001282466A (ja) | 2001-02-05 | 2001-02-05 | ビデオゲーム装置 |
JP2001028909A Division JP3342866B2 (ja) | 2001-02-05 | 2001-02-05 | ビデオゲーム装置の外部2次記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08161438A JPH08161438A (ja) | 1996-06-21 |
JP3198022B2 true JP3198022B2 (ja) | 2001-08-13 |
Family
ID=17879901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30003394A Expired - Lifetime JP3198022B2 (ja) | 1994-12-02 | 1994-12-02 | ビデオゲーム装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3198022B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU7081498A (en) * | 1997-04-24 | 1998-11-13 | Sony Computer Entertainment Inc. | Memory card device, video gate device and program providing medium |
KR100537880B1 (ko) | 1997-08-08 | 2005-12-21 | 가부시키가이샤 세가 | 게임 장치 및 게임 시스템 |
JP3566889B2 (ja) * | 1998-10-08 | 2004-09-15 | 株式会社ソニー・コンピュータエンタテインメント | 情報追加方法、ビデオゲーム機及び記録媒体 |
JP2004223267A (ja) * | 2004-02-09 | 2004-08-12 | Sony Corp | メモリカード、携帯型情報端末装置および情報処理方法、記録媒体、並びにプログラム |
-
1994
- 1994-12-02 JP JP30003394A patent/JP3198022B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08161438A (ja) | 1996-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100339948B1 (ko) | 영상 신호 재생 장치 | |
US6743103B2 (en) | Memory card device, video game apparatus, and program providing medium | |
US6674438B1 (en) | Method of and system for adding information and recording medium | |
JP3468786B2 (ja) | 光学式記憶媒体を用いた情報処理装置および情報処理方法 | |
EP0715306B1 (en) | Signal processing and reproduction | |
KR100242863B1 (ko) | 화상데이터의 디코딩방법 및 그 디코딩회로 | |
JP3198022B2 (ja) | ビデオゲーム装置 | |
CA2371334A1 (en) | Disk recording medium, reproduction device and method for performing reproduction on disk recording medium | |
US6438649B1 (en) | Auxiliary memory device, method of setting time for electronic device, and information processing apparatus | |
JP3342866B2 (ja) | ビデオゲーム装置の外部2次記憶装置 | |
JP2001282466A (ja) | ビデオゲーム装置 | |
JPH117504A (ja) | メモリカード装置、ビデオゲーム装置 | |
US6721264B1 (en) | Optical recording medium and entertainment system that employs it | |
AU731237B2 (en) | A video gaming machine | |
JPH08161831A (ja) | ディスク再生装置 | |
JP4550374B2 (ja) | 画像出力装置に応じた画像データを作成する情報処理装置およびそのための記録媒体 | |
JPH0822430A (ja) | リアルタイムエンコーダのホストインタフェース装置 | |
MXPA99009178A (en) | Method of and system to add information and regis register | |
AU9053598A (en) | A method for writing data in a video game machine | |
MXPA00002991A (en) | Method of ink-jet recording with two fluids |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |