JP3196409B2 - PLL circuit - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】この発明はフェーズロックループ
回路（以下、ＰＬＬ回路）に関し、特に、自動車電話や
コードレステレフォンなどの移動体通信装置に用いら
れ、位相同期を行なうようなＰＬＬ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase locked loop circuit (hereinafter, referred to as a PLL circuit), and more particularly to a PLL circuit used in a mobile communication device such as an automobile telephone or a cordless telephone to perform phase synchronization.

【０００２】[0002]

【従来の技術】近年、自動車電話やコードレステレフォ
ンなどの移動体通信装置が普及してきているが、ＰＬＬ
回路はこれら通信装置に欠かせない重要な部分である。2. Description of the Related Art In recent years, mobile communication devices such as automobile telephones and cordless telephones have become widespread.
Circuits are an important part of these communication devices.

【０００３】図４は従来のＰＬＬ回路を示すブロック図
である。図４において、位相比較器１には入力信号５が
与えられ、位相比較器１はこの入力信号５と電圧制御発
振器（ＶＣＯ）４の出力信号６とを比較して位相誤差を
検出し、位相誤差信号をチャージポンプ回路２に与え
る。チャージポンプ回路２は位相誤差信号に応じた電流
をループフィルタ３に流し込むものであり、ループフィ
ルタ３は入力雑音や位相ジッタなどの不要周波数成分を
除去して電圧制御発振器４に与える。電圧制御発振器４
はループフィルタ３の出力に応じた周波数の信号を発振
し、出力信号６として出力するとともに、位相比較器１
にフィードバックする。FIG. 4 is a block diagram showing a conventional PLL circuit. In FIG. 4, an input signal 5 is provided to a phase comparator 1, and the phase comparator 1 compares the input signal 5 with an output signal 6 of a voltage controlled oscillator (VCO) 4 to detect a phase error, and An error signal is provided to the charge pump circuit 2. The charge pump circuit 2 supplies a current corresponding to the phase error signal to the loop filter 3, and the loop filter 3 removes unnecessary frequency components such as input noise and phase jitter and supplies the same to the voltage controlled oscillator 4. Voltage controlled oscillator 4
Oscillates a signal having a frequency corresponding to the output of the loop filter 3 and outputs the signal as an output signal 6, and the phase comparator 1
Feedback to

【０００４】図４に示したＰＬＬ回路の動作についてよ
り詳細に説明すると、入力信号５と自走周波数で発振し
ている電圧制御発振器４の出力信号６の一部とが位相比
較器１によって位相比較され、位相誤差信号が出力され
る。この位相誤差信号はチャージポンプ回路２によって
電流に変換されてループフィルタ３に与えられ、入力信
号５に重畳している雑音および位相ジッタ成分が除去さ
れ、電圧制御発振器４の制御入力に与えられる。電圧制
御発振器４の出力信号６が位相比較器１に与えられてい
るため、この回路はループを構成し、入力信号５と出力
信号６の位相が一致した時点でロック状態となる。ルー
プフィルタ３の帯域幅は、ロック状態におけるトラッキ
ング時の残留雑音量と応答速度の兼ね合いによって決め
られる。[0004] The operation of the PLL circuit shown in FIG. 4 will be described in more detail. The input signal 5 and a part of the output signal 6 of the voltage controlled oscillator 4 oscillating at the free-running frequency are phase-shifted by the phase comparator 1. The signals are compared and a phase error signal is output. This phase error signal is converted into a current by the charge pump circuit 2 and applied to the loop filter 3, where noise and phase jitter components superimposed on the input signal 5 are removed and applied to the control input of the voltage controlled oscillator 4. Since the output signal 6 of the voltage controlled oscillator 4 is given to the phase comparator 1, this circuit forms a loop, and is locked when the phases of the input signal 5 and the output signal 6 match. The bandwidth of the loop filter 3 is determined by a balance between the amount of residual noise during tracking in the locked state and the response speed.

【０００５】ところで、ＰＬＬ回路は入力信号に雑音が
重畳していたり、位相ジッタが重畳している場合、ルー
プはこれらの擾乱に対しても追随するため、周波数性の
雑音が発生する。これを少なくするためには、ループフ
ィルタの帯域幅を狭くする必要があるが、そうすれば過
渡応答が遅くなってしまい、ループのフェーズロックに
要する時間が長くなってしまうという欠点がある。By the way, when noise is superimposed on an input signal or phase jitter is superimposed on a PLL circuit, a loop follows these disturbances, and thus frequency noise is generated. To reduce this, it is necessary to narrow the bandwidth of the loop filter, but this has the disadvantage of slowing the transient response and lengthening the time required for phase locking of the loop.

【０００６】このような欠点を回避するために、図５，
図６および図７に示すような方法が提案されている。In order to avoid such a drawback, FIG.
A method as shown in FIGS. 6 and 7 has been proposed.

【０００７】図５は特開昭６１−８７４２７号公報で提
案されたものであり、図４に示したＰＬＬ回路のうち、
ループフィルタ３に代えて広帯域ループフィルタ７と狭
帯域ループフィルタ８とを設け、これらをスイッチ回路
９，１０で切換え可能に構成したものである。そして、
チャネル切換え時には、広帯域フィルタ７を用いて高速
な応答を実現し、ロック時には狭帯域なフィルタに切換
えることにより低雑音を実現する。FIG. 5 has been proposed in Japanese Patent Application Laid-Open No. 61-87427. In the PLL circuit shown in FIG.
A wide-band loop filter 7 and a narrow-band loop filter 8 are provided in place of the loop filter 3, and these can be switched by switch circuits 9 and 10. And
At the time of channel switching, a high-speed response is realized by using the wide band filter 7, and at the time of locking, low noise is realized by switching to a narrow band filter.

【０００８】図６に示した例は、特開昭６２−１９９１
１９号公報に記載されたものであり、１個のループフィ
ルタ３を用い、このループフィルタ３に含まれる抵抗３
１の両端にスイッチ回路３２を接続し、スイッチ回路３
２を切換えることによって、ループフィルタ３の時定数
を切換えて、高速ロックと低雑音を実現する。[0008] The example shown in FIG.
No. 19, in which one loop filter 3 is used, and a resistor 3 included in the loop filter 3 is used.
1, a switch circuit 32 is connected to both ends of the switch circuit 3.
By switching 2, the time constant of the loop filter 3 is switched to realize high-speed lock and low noise.

【０００９】図７に示した例は、特開昭６２−９２５２
１号公報に記載されたものであり、チャネル切換え時に
はチャージポンプ回路２のチャージポンプ電流を増加し
て高速応答を実現し、ロック時はチャージポンプ電流を
通常レベルにして低雑音を実現するものである。The example shown in FIG. 7 is disclosed in Japanese Patent Laid-Open No. 62-9252.
No. 1, the charge pump current of the charge pump circuit 2 is increased at the time of channel switching to realize a high-speed response, and at the time of lock, the charge pump current is set to a normal level to realize low noise. is there.

【００１０】[0010]

【発明が解決しようとする課題】しかしながら、上述の
図５に示した例では、広帯域ループフィルタ７によって
ロック近くまでもってきて、その後狭帯域ループフィル
タ８に切換えると、切換え直前の狭帯域ループフィルタ
８の出力電圧近くまで電圧が押し戻されてしまい、その
後狭帯域ループフィルタ８の応答によりロックするとい
う状態を生じ、広帯域フィルタ７を用いる利点がほとん
ど存在しないという欠点がある。また、図６は抵抗を通
してコンデンサに充電することになるため、チャネル切
換え速度の大幅な改善が望めないという欠点がある。図
７に示した例も抵抗切換え方式と同様にチャネル切換え
速度の大幅な改善は望めないという欠点がある。However, in the example shown in FIG. 5, when the band is brought close to the lock by the wide-band loop filter 7 and then switched to the narrow-band loop filter 8, the narrow-band loop filter immediately before the switching is switched. 8, the voltage is pushed back to near the output voltage of 8, and then a lock occurs due to the response of the narrow band loop filter 8, and there is a disadvantage that there is almost no advantage of using the wide band filter 7. Further, in FIG. 6, since the capacitor is charged through the resistor, there is a disadvantage that a significant improvement in the channel switching speed cannot be expected. The example shown in FIG. 7 also has a drawback that, as in the case of the resistance switching system, a significant improvement in the channel switching speed cannot be expected.

【００１１】それゆえに、この発明の主たる目的は、ル
ープフィルタを構成しているコンデンサをロック状態に
おける電圧に等しい電圧になるように速やかに充電する
ことによって、高速応答を実現できるようなＰＬＬ回路
を提供することである。Therefore, a main object of the present invention is to provide a PLL circuit capable of realizing a high-speed response by quickly charging a capacitor constituting a loop filter to a voltage equal to a voltage in a locked state. To provide.

【００１２】[0012]

【課題を解決するための手段】本発明は、上記の目的を
達成するために、入力信号と電圧制御発振器の出力信号
との位相誤差を検出する位相比較器の出力信号を、チャ
ージポンプとループフィルタとを介して前記電圧制御発
振器に入力するように接続されたＰＬＬ回路において、
ループフィルタは少なくとも２つのコンデンサを含み、
少なくとも２つのコンデンサのそれぞれに対応して個別
に設けられ、対応するコンデンサを急速に充放電するチ
ャージポンプと、発振周波数の切換え時に個別に設けら
れたチャージポンプを切換える切換手段を備えたことを
特徴としている。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides an output signal of a phase comparator for detecting a phase error between an input signal and an output signal of a voltage controlled oscillator. in the connected PLL circuit so as to input to the voltage controlled oscillator via a filter,
The loop filter includes at least two capacitors,
Separate for each of at least two capacitors
That charge and discharge the corresponding capacitor quickly.
Charge pump and separately provided when switching the oscillation frequency
Switching means for switching the charge pump .

【００１３】[0013]

【作用】本発明に係るＰＬＬ回路は、ループフィルタに
接続されている通常のチャージポンプ回路の他にループ
フィルタを構成しているコンデンサのそれぞれにチャー
ジポンプ回路を接続し、チャネル切換え時にはチャージ
ポンプ切換え手段によりコンデンサを高速に充電して高
速応答を実現する。また、各コンデンサへの充電電流を
コンデンサの容量に合わせて調整することにより、各コ
ンデンサの電圧の立上りを揃えることができ、最も効果
的となる。In the PLL circuit according to the present invention, a charge pump circuit is connected to each of the capacitors constituting the loop filter in addition to the normal charge pump circuit connected to the loop filter, and the charge pump is switched when the channel is switched. By means, the capacitor is charged at a high speed to realize a high-speed response. Further, by adjusting the charging current to each capacitor in accordance with the capacitance of the capacitor, the rising of the voltage of each capacitor can be made uniform, which is the most effective.

【００１４】[0014]

【実施例】図１は本発明の第１の実施例を示すブロック
図である。図１において、位相比較器１とチャージポン
プ回路２と電圧制御発振器４は図４と同様にして構成さ
れるが、さらにチャージポンプ回路２の他に２つのチャ
ージポンプ回路２１，２２およびチャージポンプ切換え
手段５０が設けられる。チャージポンプ回路２には位相
比較器１から誤差信号が入力され、チャージポンプ切換
え手段５０には、位相比較器１からの誤差信号および外
部制御信号４０が入力され、チャージポンプ切換え手段
５０の出力はチャージポンプ回路２１，２２に入力され
る。ループフィルタ３０は、抵抗３３，３４，３５とコ
ンデンサ３６，３７とから構成される。抵抗３３と３４
はチャージポンプ回路２の出力端と電圧制御発振器４の
入力端との間に直列接続され、電圧制御発振器４の入力
端と接地間にはコンデンサ３６が接続され、電圧制御発
振器４の入力端にチャージポンプ回路２１の出力が接続
される。さらに、抵抗３３と３４との接続点と接地間に
は抵抗３５とコンデンサ３７の直列回路が接続され、抵
抗３５とコンデンサ３７との接続点にはチャージポンプ
回路２２の出力が接続される。FIG. 1 is a block diagram showing a first embodiment of the present invention. In FIG. 1, a phase comparator 1, a charge pump circuit 2, and a voltage controlled oscillator 4 are configured in the same manner as in FIG. 4, but in addition to the charge pump circuit 2, two charge pump circuits 21, 22 and a charge pump switchover are performed. Means 50 are provided. The error signal from the phase comparator 1 is input to the charge pump circuit 2, the error signal from the phase comparator 1 and the external control signal 40 are input to the charge pump switching means 50, and the output of the charge pump switching means 50 is The signals are input to the charge pump circuits 21 and 22. The loop filter 30 includes resistors 33, 34, 35 and capacitors 36, 37. Resistors 33 and 34
Is connected in series between the output terminal of the charge pump circuit 2 and the input terminal of the voltage controlled oscillator 4, a capacitor 36 is connected between the input terminal of the voltage controlled oscillator 4 and the ground, and connected to the input terminal of the voltage controlled oscillator 4. The output of the charge pump circuit 21 is connected. Further, a series circuit of a resistor 35 and a capacitor 37 is connected between a connection point between the resistors 33 and 34 and the ground, and an output of the charge pump circuit 22 is connected to a connection point between the resistor 35 and the capacitor 37.

【００１５】図１に示した実施例の動作について説明す
ると、前述の図４の説明と同様にして、電圧制御発振器
４の出力信号６と入力信号５の位相が一致した時点でロ
ック状態となる。ロック状態においては、ループフィル
タ３０内の各コンデンサ３６，３７の両端の電位差が設
定周波数によって決まる一定電圧となる。一般的には、
この一定電圧は設定周波数に対応する電圧制御発振器４
の入力電圧に等しくなる。本発明の第１の実施例では、
外部制御信号４０を介してチャージポンプ切換え手段に
よりチャージポンプ２１，２２をオン状態とし、設定周
波数によって決まる一定電圧になるまで速やかにコンデ
ンサ３６，３７を充電することにより、高速ロックが可
能になる。ロック後、コンデンサ３６，３７に接続され
たチャージポンプ回路２１，２２はオフ状態となり、通
常ロック状態（低雑音ロック状態）になる。The operation of the embodiment shown in FIG. 1 will be described. Similar to the description of FIG. 4, the locked state is established when the phase of the output signal 6 of the voltage controlled oscillator 4 matches the phase of the input signal 5. . In the locked state, the potential difference between both ends of each of the capacitors 36 and 37 in the loop filter 30 becomes a constant voltage determined by the set frequency. In general,
This constant voltage corresponds to the voltage controlled oscillator 4 corresponding to the set frequency.
Input voltage. In the first embodiment of the present invention,
The charge pumps 21 and 22 are turned on by the charge pump switching means via the external control signal 40, and the capacitors 36 and 37 are quickly charged until the voltage reaches a constant voltage determined by the set frequency, thereby enabling high-speed lock. After locking, the charge pump circuits 21 and 22 connected to the capacitors 36 and 37 are turned off, and are in a normal lock state (low noise lock state).

【００１６】図２は本発明の第１の実施例の要部を示す
具体的なブロック図である。図２において、チャージポ
ンプ回路２，２１，２２は、それぞれトランジスタ２３
と２４，２５と２６，２７と２８からなる出力回路を含
む。位相比較器１の一方の出力はトランジスタ２３のベ
ースに与えられ、他方の出力はトランジスタ２４のベー
スに与えられる。さらに、位相比較器１のそれぞれの出
力をチャージポンプ回路２１，２２に与えるか否かを切
換えるために、インバータ１１とＯＲゲート１２とＡＮ
Ｄゲート１３とからなる切換え回路が設けられる。外部
制御信号４０はＡＮＤゲート１３の一方入力端に与えら
れるとともに、インバータ１１で反転されてＯＲゲート
１２の一方入力端に与えられる。ＯＲゲート１２の他方
入力端には位相比較器１の一方出力が与えられ、ＡＮＤ
ゲート１３の他方入力端には位相比較器１の他方出力が
与えられる。ＯＲゲート１２の出力はトランジスタ２５
と２７のベースに与えられ、ＡＮＤゲート１３の出力は
トランジスタ２６と２８のベースに与えられる。FIG. 2 is a specific block diagram showing a main part of the first embodiment of the present invention. In FIG. 2, charge pump circuits 2, 21, and 22 are respectively composed of transistors 23
And 24, 25 and 26, and 27 and 28. One output of phase comparator 1 is provided to the base of transistor 23, and the other output is provided to the base of transistor 24. Further, in order to switch whether or not each output of the phase comparator 1 is supplied to the charge pump circuits 21 and 22, the inverter 11, the OR gate 12, and the
A switching circuit including D gate 13 is provided. The external control signal 40 is supplied to one input terminal of the AND gate 13, inverted by the inverter 11 and supplied to one input terminal of the OR gate 12. One output of the phase comparator 1 is applied to the other input terminal of the OR gate 12, and AND
The other input of the gate 13 is supplied with the other output of the phase comparator 1. The output of the OR gate 12 is a transistor 25
And 27, and the output of AND gate 13 is applied to the bases of transistors 26 and 28.

【００１７】図８および図９は図２の各部の波形図であ
り、図１０は本発明の第１の実施例と従来例の応答特性
を対比して示す図である。FIGS. 8 and 9 are waveform diagrams of respective parts of FIG. 2, and FIG. 10 is a diagram showing the response characteristics of the first embodiment of the present invention and the conventional example in comparison.

【００１８】次に、図１，図２，図８〜図１０を参照し
て、本発明の第１の実施例の具体的な動作について説明
する。まず、電圧制御発振器４の入力電圧を大きくする
方向への変化は図８に示すような波形となる。すなわ
ち、チャネル切換え時に、図８に示した外部制御信号４
０が図８（ａ）に示すように一定期間「Ｈ」レベルにな
ると、ＡＮＤゲート１３が開かれる。また、外部制御信
号４０がインバータ１１によって反転され、図８（ｂ）
に示すように「Ｌ」レベルになって、ＯＲゲート１２が
開かれる。このため、図８（ｃ），（ｄ）に示す位相比
較器１のそれぞれの出力信号はＯＲゲート１２およびＡ
ＮＤゲート１３でゲートされ、図８（ｅ），（ｆ）に示
す信号となってチャージポンプ回路２１，２２の各トラ
ンジスタ２５，２６，２７，２８に与えられ、これらの
トランジスタ２５〜２８がオンまたはオフしてチャージ
ポンプ回路２１，２２がそれぞれ動作状態となる。この
とき、位相比較器１の出力信号に応じて、チャージポン
プ回路２１は図８（ｇ）に示すようにコンデンサ３６を
急速に充電し、チャージポンプ回路２２はコンデンサ３
７を急速に充電する。Next, a specific operation of the first embodiment of the present invention will be described with reference to FIGS. 1, 2, and 8 to 10. First, a change in the direction of increasing the input voltage of the voltage controlled oscillator 4 has a waveform as shown in FIG. That is, at the time of channel switching, the external control signal 4 shown in FIG.
When “0” becomes “H” level for a certain period as shown in FIG. 8A, the AND gate 13 is opened. Further, the external control signal 40 is inverted by the inverter 11, and the external control signal 40 shown in FIG.
, The OR gate 12 is opened. Therefore, each output signal of the phase comparator 1 shown in FIGS.
The signals are gated by the ND gate 13 and applied to the transistors 25, 26, 27, 28 of the charge pump circuits 21, 22 as signals shown in FIGS. 8 (e) and 8 (f), and these transistors 25 to 28 are turned on. Alternatively, the charge pump circuits 21 and 22 are turned off to be in the operating state. At this time, according to the output signal of the phase comparator 1, the charge pump circuit 21 rapidly charges the capacitor 36 as shown in FIG.
Charge 7 quickly.

【００１９】その後、外部制御信号４０が「Ｌ」レベル
になると、ＯＲゲート１２およびＡＮＤゲート１３がそ
れぞれ閉じられ、チャージポンプ回路２１，２２のそれ
ぞれのトランジスタ２５，２６，２７，２８はそれぞれ
オフ状態となり、各チャージポンプ回路２１，２２の出
力はハイインピーダンス状態となり、チャージポンプ回
路２だけが動作する低雑音モードとなる。Thereafter, when the external control signal 40 becomes "L" level, the OR gate 12 and the AND gate 13 are closed, and the transistors 25, 26, 27, 28 of the charge pump circuits 21, 22 are turned off. Then, the outputs of the charge pump circuits 21 and 22 are in a high impedance state, and a low noise mode is set in which only the charge pump circuit 2 operates.

【００２０】同様にして、電圧制御発振器４の入力電圧
を小さくする方向への各部の動作は、図９に示すような
波形となる。このように、コンデンサ３６にはチャージ
ポンプ回路２１が直接接続され、コンデンサ３７にはチ
ャージポンプ回路２２が接続されているため、図１０
（ａ）に示すように、抵抗器を通して充電する従来の方
式（図１０（ｂ））よりも格段に高速応答を実現でき
る。Similarly, the operation of each part in the direction of decreasing the input voltage of the voltage controlled oscillator 4 has a waveform as shown in FIG. As described above, the charge pump circuit 21 is directly connected to the capacitor 36, and the charge pump circuit 22 is connected to the capacitor 37.
As shown in (a), a remarkably high-speed response can be realized as compared with the conventional method of charging through a resistor (FIG. 10B).

【００２１】なお、コンデンサ３６，３７の充電速度に
ばらつきがある場合、充電速度の最も遅いものの影響を
受けるため、充電速度のばらつきを抑えるためにコンデ
ンサ３６，３７の容量に応じてチャージポンプ電流を設
定できるようにしておけばより効果的となる。When the charging speed of the capacitors 36 and 37 varies, the charge pump current is affected by the slowest charging speed, and the charge pump current is controlled according to the capacitance of the capacitors 36 and 37 to suppress the variation of the charging speed. Being able to set it will be more effective.

【００２２】図３は本発明の第２の実施例を示すＰＬＬ
回路のブロック図であり、図１の要素と同一の要素には
同一の符号が付されている。FIG. 3 shows a PLL according to a second embodiment of the present invention.
FIG. 2 is a block diagram of a circuit in which the same elements as those in FIG. 1 are denoted by the same reference numerals.

【００２３】この第２の実施例では、図１の位相比較器
１，チャージポンプ回路２，ループフィルタ３０，電圧
制御発振器４からなるループ回路において、電圧制御発
振器４の出力側と位相比較器１の入力側との間に、分周
器５０を備えている。In the second embodiment, in the loop circuit comprising the phase comparator 1, the charge pump circuit 2, the loop filter 30, and the voltage controlled oscillator 4 shown in FIG. A frequency divider 50 is provided between the input side and the input side.

【００２４】電圧制御発振器４からの出力信号６が分周
器６０に入力されると、設定された分周比に応じて出力
信号６の周波数が変化する。その分周器６０の出力信号
６１は位相比較器１の入力側から入力され、入力信号５
と比較され、その後は第１の実施例と同様の動作を行な
う。したがって、その動作波形も第１の実施例と同様に
なり、図８〜図１０に示したようになる。なお、分周器
６０を使用した場合、図１の第１の実施例に比べて発振
周波数の設定が広い範囲で可能となり、また、高い周波
数の設定に適したものとなる。When the output signal 6 from the voltage controlled oscillator 4 is input to the frequency divider 60, the frequency of the output signal 6 changes according to the set frequency division ratio. The output signal 61 of the frequency divider 60 is input from the input side of the phase comparator 1 and the input signal 5
After that, the same operation as in the first embodiment is performed. Therefore, the operation waveform is the same as that of the first embodiment, and is as shown in FIGS. When the frequency divider 60 is used, the oscillation frequency can be set in a wider range as compared with the first embodiment shown in FIG. 1, and is suitable for setting a higher frequency.

【００２５】[0025]

【発明の効果】以上のように、この発明によれば、チャ
ージポンプ回路を少なくとも２個設け、高速モード時に
一方のチャージポンプ回路によってループフィルタのコ
ンデンサを急速充電するようにしたので、効果的に高速
応答を実現でき、ロック後は十分な雑音抑圧効果を得る
ことができる。As described above, according to the present invention, at least two charge pump circuits are provided, and the capacitor of the loop filter is rapidly charged by one of the charge pump circuits in the high-speed mode. High-speed response can be realized, and a sufficient noise suppression effect can be obtained after locking.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施例の概略ブロック図であ
る。FIG. 1 is a schematic block diagram of a first embodiment of the present invention.

【図２】本発明の第１の実施例の要部を示す具体的なブ
ロック図である。FIG. 2 is a specific block diagram showing a main part of the first embodiment of the present invention.

【図３】本発明の第２の実施例の概略ブロック図であ
る。FIG. 3 is a schematic block diagram of a second embodiment of the present invention.

【図４】従来の基本的なＰＬＬ回路の概略ブロック図で
ある。FIG. 4 is a schematic block diagram of a conventional basic PLL circuit.

【図５】広帯域ループフィルタと狭帯域ループフィルタ
とを切換えるようにした従来のＰＬＬ回路を示すブロッ
ク図である。FIG. 5 is a block diagram showing a conventional PLL circuit configured to switch between a wide band loop filter and a narrow band loop filter.

【図６】ループフィルタの時定数を切換えるようにした
従来のＰＬＬ回路のブロック図である。FIG. 6 is a block diagram of a conventional PLL circuit in which a time constant of a loop filter is switched.

【図７】チャージポンプ回路に与えるチャージポンプ電
流を制御するようにした従来のＰＬＬ回路のブロック図
である。FIG. 7 is a block diagram of a conventional PLL circuit that controls a charge pump current supplied to a charge pump circuit.

【図８】図２の各部の波形図を示し、特に電圧制御発振
器の入力電圧を大きくする方向の動作を示す。8 is a waveform chart of each part in FIG. 2, and particularly shows an operation in a direction of increasing the input voltage of the voltage controlled oscillator.

【図９】図２の各部の波形図であり、電圧制御発振器の
入力電圧を小さくする方向に動作する場合を示す。FIG. 9 is a waveform diagram of each part in FIG. 2, showing a case where the voltage-controlled oscillator operates in a direction to reduce the input voltage.

【図１０】本発明の第１および第２の実施例と従来のＰ
ＬＬ回路の応答特性を対比して示す図である。FIG. 10 shows first and second embodiments of the present invention and a conventional P
FIG. 3 is a diagram illustrating a response characteristic of an LL circuit in comparison.

【符号の説明】[Explanation of symbols]

１ 位相比較器 ２，２１，２２ チャージポンプ回路 ４ 電圧制御発振器 １１ インバータ １２ ＯＲゲート １３ ＡＮＤゲート ２３〜２８ トランジスタ ３０ ループフィルタ ３３，３４，３５ 抵抗 ３６，３７ コンデンサ ５０ チャージポンプ切換え手段 ６０ 分周器 REFERENCE SIGNS LIST 1 phase comparator 2, 21, 22 charge pump circuit 4 voltage controlled oscillator 11 inverter 12 OR gate 13 AND gate 23-28 transistor 30 loop filter 33, 34, 35 resistor 36, 37 capacitor 50 charge pump switching means 60 frequency divider

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 入力信号と電圧制御発振器の出力信号と
の位相誤差を検出する位相比較器の出力信号を、チャー
ジポンプとループフィルタとを介して前記電圧制御発振
器に入力するように接続されたＰＬＬ回路において、前記ループフィルタは少なくとも２つのコンデンサを含
み、 前記少なくとも２つのコンデンサのそれぞれに対応して
個別に設けられ、対応するコンデンサを急速に充放電す
るチャージポンプと、 発振周波数の切換え時に前記個別に設けられたチャージ
ポンプを切換える切換手段を備えたことを特徴とするＰ
ＬＬ回路。An output signal of a phase comparator for detecting a phase error between an input signal and an output signal of a voltage controlled oscillator is connected to the voltage controlled oscillator via a charge pump and a loop filter. In a PLL circuit, the loop filter includes at least two capacitors.
See, for each of said at least two capacitors
Separately provided to rapidly charge and discharge the corresponding capacitor
That a charge pump, characterized by comprising a switching means for switching the charge pump which is individually provided at the time of switching the oscillation frequency P
LL circuit.