JP3194857B2 - Alarm signal formation circuit for alarm clock - Google Patents
Alarm signal formation circuit for alarm clockInfo
- Publication number
- JP3194857B2 JP3194857B2 JP29636795A JP29636795A JP3194857B2 JP 3194857 B2 JP3194857 B2 JP 3194857B2 JP 29636795 A JP29636795 A JP 29636795A JP 29636795 A JP29636795 A JP 29636795A JP 3194857 B2 JP3194857 B2 JP 3194857B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- alarm
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、報時機能とアラー
ム機能とを有する時計体に関するものであり、尚詳しく
は、アナログ時計であって、報時機能とアラーム機能と
を有する時計体のアラーム信号形成回路に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a timepiece having a timekeeping function and an alarm function, and more particularly, to an analog timepiece having an alarm function and a timepiece function. The present invention relates to a signal forming circuit.
【0002】[0002]
【従来の技術】今日、1時間毎に電子音などを鳴らして
正時を報時し、且つ、アラームを設定するとアラーム設
定時刻にアラーム音を発音させるアラーム付報時時計が
用いられている。そして、指針により時刻を表示するア
ナログ時計では、分針車又は分針車と同様に60分で1
回転する歯車に正時接点を取り付けて1時間毎に正時信
号を形成し、この正時信号により報時音を発音させるこ
ととし、又、アラーム信号は、時針車と同様に12時間
で1回転する目安車に突起を設け、目安指針と共に回転
可能とした接点板に設けた目安接点を前記目安車の突起
により開閉させることにより形成し、正時信号やアラー
ム信号をトリガとして報時音やアラーム音を発音させて
いる。2. Description of the Related Art Today, an alarm-equipped timepiece is used in which an electronic sound or the like is sounded every hour to inform of the hour, and when an alarm is set, an alarm sound is emitted at an alarm set time. In the case of an analog timepiece that displays the time by hands, a minute hand or one minute in 60 minutes like a minute hand.
An hour contact is attached to the rotating gear to generate an hour signal every hour, and a time signal is generated by the hour signal. A projection is provided on the rotating reference wheel, and a reference contact provided on a contact plate that is rotatable together with the reference pointer is formed by opening and closing by the projection of the reference wheel. The alarm sounds.
【0003】尚、アラーム時刻設定用の目盛りは、通
常、文字板における1時間を6等分するように指針の5
度毎に設けられ、10分単位で12時間以内の時刻を設
定し、鳴止めスイッチによりアラーム音を発音させるか
否かの設定を行うようにしている。Incidentally, the scale for setting the alarm time is usually set to 5 on the pointer so that one hour on the dial is divided into six equal parts.
It is provided for each degree, and a time within 12 hours is set in units of 10 minutes, and whether or not an alarm sound is sounded by a silence switch is set.
【0004】[0004]
【発明が解決しようとする課題】前述のように、正時接
点は、分針車又は分針車と等しい回転速度の歯車により
正時接点を機械的にオン又はオフしており、1時間毎に
報時音を鳴らすに際し、分針の0分位置に対して10秒
程度の誤差範囲で報時音の発音を行わせることができ
る。As described above, the hour contact is mechanically turned on or off by a minute hand or a gear having a rotation speed equal to that of the minute hand. When the hour sound is generated, the alarm sound can be generated within an error range of about 10 seconds with respect to the 0 minute position of the minute hand.
【0005】他方、アラーム音を形成するための目安接
点は、12時間で1回転を行う目安車により接点のオン
又はオフを行っており、単位時間当たりの目安車の回転
移動量は少なく、目安接点をオン又はオフさせるカム位
置の調整などを行っても、アラーム音の発音は設定時刻
に対して数分程度の誤差が生じることがある。このた
め、正時にアラーム時刻を設定した場合、報時音とアラ
ーム音とがずれて発音されることが多く、違和感を与え
る欠点があった。On the other hand, the reference contact for forming an alarm sound is turned on or off by a reference wheel that makes one rotation in 12 hours, and the amount of rotation of the reference wheel per unit time is small, and Even if the cam position for turning on or off the contact is adjusted, the sound of the alarm sound may have an error of about several minutes from the set time. For this reason, when the alarm time is set at the correct time, the alarm sound and the alarm sound are often generated with a shift, which has a disadvantage of giving a sense of discomfort.
【0006】本発明は、このような欠点を排除し、アラ
ーム音の発音時刻とアラーム設定時刻との誤差を報時音
の発音精度まで高めるようにするものである。The present invention is intended to eliminate such a drawback and to increase the error between the sounding time of the alarm sound and the alarm set time to the sounding accuracy of the alarm sound.
【0007】[0007]
【0008】[0008]
【0009】[0009]
【0010】[0010]
【0011】本発明は、目安信号が入力されるとオン信
号を出力し、アラーム信号出力回路からアラーム信号が
出力されるとオン信号の出力を停止する目安オン信号発
生回路からオン信号が出力されているときに正時接点か
ら正時信号が出力されると正時アラームパルス信号を出
力する正時アラームパルス発生回路と、正時アラームパ
ルス信号が入力されると切換え制御信号を出力し、切換
え制御信号の出力に開始際して記憶制御パルスを出力
し、以後切換え制御信号の出力を維持させるカウンタ制
御回路と、オン信号が入力されると時間のカウントを行
い、記憶制御パルスが入力されたときのカウント値を保
持し、切換え制御信号が入力されているときはオン信号
が入力されると保持したカウント値の時間経過後に修正
オン信号を出力する差カウンタ回路と、切換え制御信号
が入力されていないときにオン信号が入力されると所定
時間経過後に第2オン信号を出力する遅延回路と、修正
オン信号又は第2オン信号が入力されたときにアラーム
信号を出力するアラーム信号出力回路とを有するアラー
ム信号形成回路とするものである。 According to the present invention, an ON signal is output from a reference ON signal generation circuit that outputs an ON signal when a reference signal is input, and stops outputting an ON signal when an alarm signal is output from an alarm signal output circuit. A positive alarm pulse generation circuit that outputs a positive alarm pulse signal when a positive signal is output from a positive contact when the positive contact is output, and a switching control signal is output and switched when a positive alarm pulse signal is input A counter control circuit that outputs a storage control pulse at the start of output of the control signal and thereafter maintains the output of the switching control signal, and counts time when an ON signal is input, and the storage control pulse is input. When the switching control signal is input, when the ON signal is input, a corrected ON signal is output after a lapse of the held count value. A counter circuit, a delay circuit that outputs a second ON signal after a predetermined time has elapsed when an ON signal is input when a switching control signal is not input, and a delay circuit that outputs a modified ON signal or a second ON signal. And an alarm signal output circuit for outputting an alarm signal.
【0012】この請求項1に記載する発明は、目安信号
が入力されるとオン信号を出力する目安オン信号発生回
路及びオン信号が入力されると所定時間経過後に第2オ
ン信号を出力する遅延回路と、第2オン信号が入力され
るとアラーム信号を出力するアラーム信号出力回路とを
有している故、目安信号の出力時からアラーム信号の出
力までを遅延回路により遅らせることができ、目安指針
と時針とが一致する前に目安信号を出力するように目安
指針と目安接点とをずらし、アラーム設定時刻よりも前
に目安信号を目安接点から出力させるようにすることが
できる。[0012] Delay The invention described in claim 1, for outputting the the indication signal is inputted indication on signal generating circuit and an ON signal and outputs an ON signal is input to the second ON signal after a predetermined time has elapsed Since the circuit includes a circuit and an alarm signal output circuit that outputs an alarm signal when the second ON signal is input, it is possible to delay the time from the output of the reference signal to the output of the alarm signal by the delay circuit. The guide pointer and the guide contact are shifted so that the guide signal is output before the hand and the hour hand match, and the guide signal can be output from the guide contact before the alarm set time.
【0013】又、オン信号が入力されているときに正時
アラームパルス信号を出力する正時アラームパルス発生
回路を有している故、正時の直前にオン信号が出力され
たときには正時アラームパルス信号を形成することがで
きる。そして、正時アラームパルス信号が入力されると
記憶制御パルスを出力し、且つ、切換え制御信号の出力
を開始するカウンタ制御回路を有している故、正時信号
のタイミングに合わせた記憶制御パルスを出力すること
ができる。Also, since there is an hourly alarm pulse generating circuit for outputting an hourly alarm pulse signal when an ON signal is input, an hourly alarm is output when an ON signal is output immediately before the hour. A pulse signal can be formed. Since the memory control pulse is output when the hourly alarm pulse signal is input, and the counter control circuit starts outputting the switching control signal, the memory control pulse is synchronized with the timing of the hourly signal. Can be output.
【0014】更に、オン信号が入力されると時間のカウ
ントを開始し、記憶制御パルスが入力されるとカウント
値を保持する差カウンタ回路を有する故、オン信号の出
力開始から記憶制御パルスの出力時までの時間差を差カ
ウンタ回路に記憶させることができ、この差カウンタ回
路は、切換え制御信号が入力されているときはオン信号
が入力されるとカウント値の時間経過後に修正オン信号
を出力する故、オン信号と正時パルス信号との時間差と
等しい時間だけオン信号から遅れた修正オン信号を形成
することができる。Further, since a difference counter circuit which starts counting time when the ON signal is input and holds the count value when the storage control pulse is input is provided, the output of the storage control pulse starts from the start of the output of the ON signal. The time difference up to the hour can be stored in a difference counter circuit, and the difference counter circuit outputs a corrected ON signal after a lapse of the count value when an ON signal is input when a switching control signal is input. Therefore, a corrected ON signal delayed from the ON signal by a time equal to the time difference between the ON signal and the positive pulse signal can be formed.
【0015】[0015]
【発明の実施の形態】本発明に係るアラーム信号形成回
路と同様の効果を備えた参考回路の形態は、図1に示す
ように、正時パルス発生回路21、タイミング制御回路3
1、目安オン信号発生回路25、アラーム信号出力回路4
1、及び、報時信号出力回路35で構成するものである。
この正時パルス発生回路21とするパルス発生器23は、パ
ルス発生器23の入力端子を正時接点11に、出力端子をタ
イミング制御回路31とするタイマー33のリセット入力端
子と報時信号出力回路35とするアンド回路37の入力端子
とに接続するものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A reference circuit having the same effects as the alarm signal forming circuit according to the present invention has a form as shown in FIG.
1, reference ON signal generation circuit 25, alarm signal output circuit 4
1 and a time signal output circuit 35.
The pulse generator 23 serving as the positive pulse generating circuit 21 includes a reset input terminal of a timer 33 having an input terminal connected to the positive contact 11 and an output terminal serving as a timing control circuit 31, and a time signal output circuit. 35 and an input terminal of an AND circuit 37.
【0016】従って、パルス発生回路21は、正時接点11
がオン状態とされたとき、Hパルスを出力して正時信号
の発生タイミングに合わせた正時パルス信号を出力する
ものである。又、タイミング制御回路31とするタイマー
33は、10分カウンタを用い、カウント値が0の時に第
1出力端子からC信号にHレベルのキャリー信号を出力
し、カウント値が5の時に第2出力端子からHレベルの
サブキャリー信号をD信号に出力するものである。Therefore, the pulse generating circuit 21
Is turned on, an H-pulse is output to output an hour pulse signal in synchronization with the timing of the generation of the hour signal. A timer for the timing control circuit 31
33 uses a 10-minute counter, outputs an H level carry signal from the first output terminal to the C signal when the count value is 0, and outputs an H level sub carry signal from the second output terminal when the count value is 5; It outputs to the D signal.
【0017】従って、タイミング制御回路31は、図2に
示すように、正時パルス信号の入力により正時信号の発
生に合わせて60分毎にリセットされ、第1出力端子の
C信号には、正時信号の発生から所定間隔である10分
間隔でパルスを出力し、第2出力端子のD信号には所定
間隔の2分の1である正時信号の発生から5分後に最初
のパルスを出力し、以後、10分間隔でパルスを出力す
るものであり、このC信号である第1タイミング信号や
D信号である第2タイミング信号のパルス出力の基準
は、1時間毎に入力される正時パルス信号の入力時とな
るものである。Accordingly, as shown in FIG. 2, the timing control circuit 31 is reset every 60 minutes in response to the generation of the hour signal by the input of the hour pulse signal, and the C signal at the first output terminal is: A pulse is output at a predetermined interval of 10 minutes from the generation of the hour signal, and the first pulse is output to the D signal of the second output terminal 5 minutes after the generation of the hour signal, which is 1/2 of the predetermined interval. After that, a pulse is output at an interval of 10 minutes, and the reference of the pulse output of the first timing signal, which is the C signal, and the second timing signal, which is the D signal, is positive every hour. This is when the time pulse signal is input.
【0018】そして、このタイマー33の第1出力端子は
アラーム信号出力回路41に、又、第2出力端子は目安オ
ン信号発生回路25に接続するものである。この目安オン
信号発生回路25は、D−フリップフロップ26とオア回路
27とで構成し、この第1D−フリップフロップ26のD入
力端子を目安接点13に、C入力端子を前記タイミング制
御回路31とするタイマー33の第2出力端子に、Q出力端
子をアラーム信号出力回路41におけるアンド回路43の入
力端子と報時信号出力回路35とするアンド回路37の否定
入力端子とに接続し、リセット入力端子を当該目安オン
信号発生回路25のオア回路27の出力端子に、このオア回
路27の入力端子はアラーム信号出力回路41におけるアン
ド回路43の出力端子と鳴止めスイッチ15とに接続するも
のである。The first output terminal of the timer 33 is connected to the alarm signal output circuit 41, and the second output terminal is connected to the reference ON signal generation circuit 25. This reference ON signal generation circuit 25 is composed of a D-flip-flop 26 and an OR circuit.
27, the D input terminal of the first D-flip-flop 26 is used as a reference contact 13, the C input terminal is used as the timing control circuit 31, the second output terminal of the timer 33 is used, and the Q output terminal is used as an alarm signal output. The input terminal of the AND circuit 43 in the circuit 41 is connected to the negative input terminal of the AND circuit 37 serving as the time signal output circuit 35, and the reset input terminal is connected to the output terminal of the OR circuit 27 of the reference ON signal generation circuit 25, The input terminal of the OR circuit 27 is connected to the output terminal of the AND circuit 43 in the alarm signal output circuit 41 and the silence switch 15.
【0019】従って、この目安オン信号発生回路25は、
目安接点13がオフ状態であるとき、Q出力であるF信号
を常にLレベルとし、目安接点13がオン状態とされてタ
イマー33から第2タイミング信号にパルスが出力される
とF信号にHレベルのオン信号を出力するものである。
又、アラーム信号出力回路41は、アンド回路43とD−フ
リップフロップ45とで構成し、アンド回路43の入力端子
を前記タイミング制御回路31としたタイマー33の第1出
力端子と目安オン信号発生回路25における第1D−フリ
ップフロップ26のQ出力端子とに接続し、アンド回路43
の出力端子を当該アラーム信号出力回路41における第2
D−フリップフロップ45のC入力端子と前記目安オン信
号発生回路25におけるオア回路27とに接続するものであ
る。Therefore, the reference ON signal generation circuit 25
When the reference contact 13 is in the off state, the F signal which is the Q output is always at the L level. When the reference contact 13 is turned on and the pulse is output from the timer 33 to the second timing signal, the F signal is at the H level. Is output.
The alarm signal output circuit 41 is composed of an AND circuit 43 and a D-flip-flop 45, and a first output terminal of the timer 33 having the input terminal of the AND circuit 43 as the timing control circuit 31 and a reference ON signal generation circuit. 25 and the Q output terminal of the first D-flip-flop 26 in the
Output terminal of the alarm signal output circuit 41
It is connected to the C input terminal of the D flip-flop 45 and the OR circuit 27 in the reference ON signal generation circuit 25.
【0020】そして、この第2D−フリップフロップ45
のD入力端子はHレベル電源に接続し、Q出力端子はア
ラーム信号出力端子17に接続し、リセット入力端子を鳴
止めスイッチ15に接続するものである。従って、このア
ラーム信号出力回路41は、目安オン信号発生回路25から
のオン信号がアンド回路43に入力されているときに、C
信号である第1タイミング信号にパルスが出力される
と、この第1タイミング信号のパルスをアンド回路43は
通過させてG信号にHパルスを出力し、第2D−フリッ
プフロップ45のQ出力をHレベルとしてJ信号にアラー
ム信号を出力すると共に、G信号のHパルスにより目安
オン信号発生回路25における第1D−フリップフロップ
26をリセットしてオン信号の出力を停止させるものであ
る。The second D-flip-flop 45
The D input terminal is connected to an H level power supply, the Q output terminal is connected to an alarm signal output terminal 17, and the reset input terminal is connected to a silence switch 15. Therefore, when the ON signal from the reference ON signal generation circuit 25 is input to the AND circuit 43, the alarm signal output circuit 41
When a pulse is output to the first timing signal, which is a signal, the AND circuit 43 passes the pulse of the first timing signal, outputs an H pulse to the G signal, and outputs the Q output of the second D-flip-flop 45 to the H level. An alarm signal is output to the J signal as a level, and the first D-flip-flop in the reference ON signal generation circuit 25 is output by an H pulse of the G signal.
This resets 26 to stop the output of the ON signal.
【0021】尚、報時信号出力回路35は、目安オン信号
発生回路25からオン信号が出力されるときは、正時パル
ス発生回路21からの正時パルス信号を遮断し、オン信号
が出力されていないときにのみ、正時信号の発生タイミ
ングを示す正時パルス信号を報時信号として報時信号出
力端子19に出力するものである。このように、参考回路
では、正時信号の発生に合わせて正時パルス発生回路21
が出力する正時パルス信号によりタイミング制御回路31
としたタイマー33を正時信号のタイミングに合わせて6
0分毎にリセットし、このタイマー33により0分及び0
分から10分間隔でパルスを出力する第1タイミング信
号を形成し、5分及び5分から10分間隔でパルスを出
力する第2タイミング信号を形成し、この第2タイミン
グ信号におけるパルスにより目安オン信号発生回路25の
第1D−フリップフロップ26をもって目安信号をラッチ
する故、目安接点13が5分から15分の間、15分から
25分の間、25分から35分の間、35分から45分
の間、45分から55分の間、55分から5分の間の何
れかでオン状態となったとき、各時間の区切り時刻でオ
ン信号の出力を開始するものであり、例えば、図2に示
すように、ある時刻の20分前後で目安接点13がオン状
態になってE信号に目安信号が出力されると、25分の
時点で出力される第2タイミング信号のHパルスにより
オン信号が目安オン信号発生回路25の出力であるF信号
に出力され、オン信号が出力された後、第1タイミング
信号にHパルスが出力されたとき、即ち、正時パルス信
号の出力から30分が経過したときにアラーム信号出力
回路41からアラーム信号を出力するものである。When the ON signal is output from the reference ON signal generation circuit 25, the notification signal output circuit 35 cuts off the positive pulse signal from the positive pulse generation circuit 21 and outputs the ON signal. Only when this is not the case, an hour pulse signal indicating the generation timing of the hour signal is output to the time signal output terminal 19 as a time signal. Thus, the reference circuit
So hour pulse in accordance with the occurrence of the hour signal generating circuit 21
The timing control circuit 31
Set the timer 33 to 6 according to the timing of the hour signal.
The timer 33 resets the timer every 0 minutes.
A first timing signal for outputting a pulse at an interval of 10 to 10 minutes is formed, and a second timing signal for outputting a pulse at an interval of 5 minutes and 5 to 10 minutes is formed. Since the reference signal is latched by the first D-flip-flop 26 of the circuit 25, the reference contact 13 is switched between 5 and 15 minutes, between 15 and 25 minutes, between 25 and 35 minutes, between 35 and 45 minutes, and between 45 and 45 minutes. When the ON state is set between the minutes and 55 minutes, or between 55 minutes and 5 minutes, the output of the ON signal is started at the break time of each time. For example, as shown in FIG. About 20 minutes after the time, when the reference contact 13 is turned on and the reference signal is output to the E signal, the ON signal is turned on by the H pulse of the second timing signal output at 25 minutes. When the H signal is output as the first timing signal after the F signal which is the output of the signal generation circuit 25 and the ON signal is output, that is, when 30 minutes have elapsed from the output of the positive pulse signal The alarm signal output circuit 41 outputs an alarm signal.
【0022】尚、この参考回路では、鳴止めスイッチ15
によりアラーム信号出力回路41における第2D−フリッ
プフロップ45をリセットしてアラーム信号の出力を停止
させている。このように、アラーム信号の出力の開始
を、第1タイミング信号として出力される所定間隔に設
定されたパルスのパルス出力時に合わせることができ、
第1タイミング信号は正時パルス信号により正時信号の
発生に合わせて60分毎にリセットされるタイマー33に
より所定時間間隔として形成している故、目安接点13が
オン状態となって目安信号が出力されるタイミングにバ
ラツキが生じても、アラーム信号によるアラームの発音
開始を正時信号の発生タイミングである0分に正確に合
わせることができると共に、10分単位の比較的正確な
時刻にアラーム音の発音を開始させることができ、目安
指針と時針とが一致する位置に対して目安接点13が10
分程度早くオン状態にされるように目安指針の取り付け
角と目安接点13の位置とを調整しておけば、目安接点13
がオン状態となって目安信号が出力された後、第2タイ
ミング信号のパルスが出力され、第1タイミング信号の
パルスが出力されたときにアラーム信号の出力を開始
し、10分単位の正確なアラーム時刻の設定が可能とな
る。In this reference circuit , the silence switch 15
Resets the second D-flip-flop 45 in the alarm signal output circuit 41 to stop the output of the alarm signal. In this way, the start of the output of the alarm signal can be synchronized with the pulse output of the pulse set at the predetermined interval output as the first timing signal,
Since the first timing signal is formed as a predetermined time interval by the timer 33 which is reset every 60 minutes in accordance with the generation of the hour signal by the hour pulse signal, the standard contact 13 is turned on and the standard signal becomes Even if the output timing varies, the start of sounding of the alarm by the alarm signal can be accurately adjusted to 0 minute, which is the generation timing of the hour signal, and the alarm sound is generated at a relatively accurate time in units of 10 minutes. Can be started, and the reference contact 13 is set to 10 at a position where the reference hand and the hour hand match.
If the mounting angle of the guide pointer and the position of the guide contact 13 are adjusted so that the switch is turned on about a minute earlier,
Is turned on and the reference signal is output, then the pulse of the second timing signal is output, and when the pulse of the first timing signal is output, the output of the alarm signal is started. The alarm time can be set.
【0023】尚、タイミング制御回路31とするタイマー
33は、10分カウンタに限ることなく、目安接点13を取
り付ける際の機械的な誤差などによって目安接点13がオ
ン状態となるときの時間的誤差が設定時刻に対して最大
2分30秒以内の精度とされる場合は、タイマー33とし
て5分間カウンタを用い、第1タイミング信号のパルス
間隔及び第2タイミング信号のパルス間隔を5分間と
し、この所定時間の2分の1である2分30秒を第1タ
イミング信号のパルスと第2タイミング信号のパルスと
のずれ時間とすることにより、アラーム時刻の設定を5
分単位とすることも可能であり、目安接点13の精度に合
わせて第1タイミング信号のパルスや第2タイミング信
号のパルスの間隔を広く又は狭くするように変更して設
定するものである。The timer used as the timing control circuit 31
33 is not limited to a 10-minute counter, and a time error when the reference contact 13 is turned on due to a mechanical error when the reference contact 13 is attached is within 2 minutes 30 seconds from a set time. In the case of accuracy, a 5-minute counter is used as the timer 33, and the pulse interval of the first timing signal and the pulse interval of the second timing signal are set to 5 minutes, which is half of the predetermined time, 2 minutes 30 seconds. Is set as the time difference between the pulse of the first timing signal and the pulse of the second timing signal, thereby setting the alarm time to 5 times.
The interval can be set in minutes, and the interval between the pulses of the first timing signal and the pulses of the second timing signal is changed and set so as to be wider or narrower in accordance with the accuracy of the reference contact 13.
【0024】そして、タイミング制御回路31に10分カ
ウンタを用いてアラームの発音開始を10分単位で設定
する場合は、目安設定ツマミの回転に5度間隔でクリッ
ク感を与える凹凸を設ければ、アラーム時刻の設定を一
層容易且つ正確とすることができる。尚、図1に示した
参考回路では、報時信号出力回路35を設けているも、タ
イミング制御回路31としてのタイマー33、目安オン信号
発生回路25、アラーム信号出力回路41を有するアラーム
信号形成回路では、正時にアラームを設定した場合は、
正時パルス信号によりタイマー33がリセットされて第1
タイミング信号のパルスによりアラーム信号の出力が開
始される故、報時信号出力回路35を省略し、正時パルス
発生回路21が出力する正時パルス信号又は正時接点11か
ら出力される正時信号を、そのまま報時信号として報時
音を発音させる場合でも、報時音とアラームとが同時に
発音を開始し、違和感を与えることをなくすことができ
るものである。If the timing control circuit 31 uses a 10-minute counter to set the start of alarm sounding in units of 10 minutes, the rotation of the reference setting knob is provided with irregularities that give a click feeling at intervals of 5 degrees. The setting of the alarm time can be made easier and more accurate. In addition, as shown in FIG.
In the reference circuit, a time signal output circuit 35 is provided, but in the alarm signal forming circuit having the timer 33 as the timing control circuit 31, the reference ON signal generation circuit 25, and the alarm signal output circuit 41, an alarm is generated at the correct time. If set,
The timer 33 is reset by the positive pulse signal and the first
Since the output of the alarm signal is started by the pulse of the timing signal, the time signal output circuit 35 is omitted, and the positive pulse signal output from the positive pulse generation circuit 21 or the positive signal output from the positive contact 11 is output. , The time signal and the alarm start sounding at the same time even when the time signal is sounded as the time signal as it is.
【0025】そして、本発明の実施の形態は、図3及び
図4に示すように、正時パルス発生回路21や目安オン信
号発生回路25、報時信号出力回路35やアラーム信号出力
回路41の他、正時アラームパルス発生回路61や遅延回路
51、及びカウンタ制御回路65と差カウンタ回路71やリセ
ット制御回路81により構成するものである。この正時パ
ルス発生回路21としては、図3に示したように、D−フ
リップフロップを用いるか、又は、適宜のパルス発生器
を用いて正時信号の発生時に正時パルスを形成するもの
であり、この正時パルス発生回路21の出力端子を報時信
号出力回路35とするアンド回路37の入力端子、及び、正
時アラームパルス発生回路61におけるアンド回路62の入
力端子に接続するものである。In the embodiment of the present invention , as shown in FIGS. 3 and 4, the positive pulse generator 21, the reference ON signal generator 25, the time signal output circuit 35, and the alarm signal output circuit 41 are used. In addition, the positive alarm pulse generator 61 and delay circuit
51, a counter control circuit 65, a difference counter circuit 71, and a reset control circuit 81. As shown in FIG. 3, the hour pulse generating circuit 21 uses a D-flip-flop or forms an hour pulse when an hour signal is generated using an appropriate pulse generator. The output terminal of the positive pulse generating circuit 21 is connected to the input terminal of an AND circuit 37 serving as a time signal output circuit 35 and the input terminal of the AND circuit 62 of the positive alarm pulse generating circuit 61. .
【0026】又、目安オン信号発生回路25としては、D
−フリップフロップとオア回路とを用い、この第3D−
フリップフロップ28のD入力端子をHレベル電源に、C
入力端子を目安接点13に接続し、Q出力端子及び反転Q
出力端子を遅延回路51に接続すると共に、Q出力端子は
正時アラームパルス発生回路61におけるアンド回路62の
入力端子と後述する差カウンタ回路71及び報時信号出力
回路35とするアンド回路37の否定入力端子とにも接続
し、第3D−フリップフロップ28のリセット入力端子は
第1オア回路29の出力端子に接続し、第1オア回路29の
入力端子をリセット制御回路81と鳴止めスイッチ15とに
接続するものである。The reference ON signal generation circuit 25 includes a D
-Using a flip-flop and an OR circuit, this 3D-
The D input terminal of the flip-flop 28 is connected to an H level power supply,
Connect the input terminal to the reference contact 13, connect the Q output terminal and
The output terminal is connected to the delay circuit 51, and the Q output terminal is connected to the input terminal of the AND circuit 62 in the hourly alarm pulse generating circuit 61 and to the negation of the AND circuit 37 which is a difference counter circuit 71 and a time signal output circuit 35 described later. The reset input terminal of the third D-flip-flop 28 is connected to the output terminal of the first OR circuit 29, and the input terminal of the first OR circuit 29 is connected to the reset control circuit 81, the silence switch 15, Is to be connected to.
【0027】従って、この実施の形態における目安オン
信号発生回路25は、目安接点13がオン状態とされて目安
信号が入力されたとき、図5に示すように、Q出力であ
るF信号にHレベルのオン信号を出力し、反転Q出力で
あるF’信号にはLレベルのオン信号を出力するもので
ある。そして、遅延回路51は、2個のアンド回路と1個
のタイマーとにより構成し、第3アンド回路53の一方の
入力端子を前記目安オン信号発生回路25における第3D
−フリップフロップ28のQ出力端子に接続し、第3アン
ド回路53の他の入力端子を適宜の基準周波数信号出力端
子に接続してクロック信号を入力するものとし、第3ア
ンド回路53の出力端子を遅延タイマー55のクロック入力
端子に、遅延タイマー55のキャリー出力端子を第4アン
ド回路57の入力端子に、第4アンド回路57の否定入力端
子を後述するカウンタ制御回路65に、第4アンド回路57
の出力端子を後述するアラーム信号出力回路41に接続
し、遅延タイマー55のリセット入力端子を目安オン信号
発生回路25における第3D−フリップフロップ28の反転
Q出力端子に接続するものである。Accordingly, when the reference contact 13 is turned on and a reference signal is input, the reference ON signal generating circuit 25 in this embodiment, as shown in FIG. A low-level ON signal is output, and an L-level ON signal is output to the F ′ signal which is an inverted Q output. The delay circuit 51 is composed of two AND circuits and one timer. One input terminal of the third AND circuit 53 is connected to the third D signal in the reference ON signal generation circuit 25.
The clock signal is input to the Q output terminal of the flip-flop 28, the other input terminal of the third AND circuit 53 is connected to the appropriate reference frequency signal output terminal, and the output terminal of the third AND circuit 53 is To the clock input terminal of the delay timer 55, the carry output terminal of the delay timer 55 to the input terminal of the fourth AND circuit 57, the negative input terminal of the fourth AND circuit 57 to the counter control circuit 65 described later, and the fourth AND circuit. 57
Are connected to an alarm signal output circuit 41 to be described later, and a reset input terminal of the delay timer 55 is connected to the inverted Q output terminal of the third D-flip-flop 28 in the reference ON signal generation circuit 25.
【0028】従って、この遅延回路51は、目安オン信号
発生回路25から出力されるHレベルのオン信号が入力さ
れると、第3アンド回路53を開いて遅延タイマー55にク
ロック信号を入力し、このとき、遅延タイマー55にはL
レベルのオン信号が入力されてカウント可能状態とな
り、一定時間後に遅延タイマー55がキャリー信号を出力
し、カウンタ制御回路65からHレベルの切換え制御信号
が入力されていないときは第4アンド回路57を通してこ
のキャリー信号を出力し、遅延回路51の出力であるM信
号に遅延タイマー55の設定時間だけオン信号の立ち上が
りから遅れたタイミングの第2オン信号を出力するもの
である。Accordingly, when the H-level ON signal output from the reference ON signal generation circuit 25 is input, the delay circuit 51 opens the third AND circuit 53 and inputs a clock signal to the delay timer 55, At this time, the delay timer 55 has L
When the level ON signal is input and the count is possible, the delay timer 55 outputs a carry signal after a predetermined time, and when the H level switching control signal is not input from the counter control circuit 65, it passes through the fourth AND circuit 57. This carry signal is output, and a second ON signal at a timing delayed from the rise of the ON signal by the set time of the delay timer 55 is output to the M signal output from the delay circuit 51.
【0029】又、正時アラームパルス発生回路61は、ア
ンド回路とD−フリップフロップとで構成し、第5アン
ド回路62の入力端子は正時パルス発生回路21の出力端子
と目安オン信号発生回路25における第3D−フリップフ
ロップ28のQ出力端子とに接続し、第5アンド回路62の
出力端子を第4D−フリップフロップ63のC入力端子に
接続し、第4D−フリップフロップ63のD入力端子をH
レベル電源に、第4D−フリップフロップ63のQ出力端
子を後述するカウンタ制御回路65に接続すると共に、当
該第4D−フリップフロップ63のリセット入力端子にも
接続するものである。The hourly alarm pulse generating circuit 61 comprises an AND circuit and a D-flip-flop. The input terminal of the fifth AND circuit 62 has an output terminal of the hourly pulse generating circuit 21 and a reference ON signal generating circuit. 25, is connected to the Q output terminal of the third D-flip-flop 28, the output terminal of the fifth AND circuit 62 is connected to the C input terminal of the fourth D-flip-flop 63, and the D input terminal of the fourth D-flip-flop 63 To H
The Q power terminal of the fourth D-flip-flop 63 is connected to the counter control circuit 65 to be described later, and the level power supply is also connected to the reset input terminal of the fourth D-flip-flop 63.
【0030】従って、この正時アラームパルス発生回路
61は、目安オン信号発生回路25がオン信号を出力してい
るときに正時パルス発生回路21が正時パルス信号を出力
すると、Q出力端子からHパルスの正時アラームパルス
信号を出力するものである。更に、カウンタ制御回路65
は、アンド回路とD−フリップフロップとで構成し、第
9アンド回路66の入力端子を正時アラームパルス発生回
路61における第4D−フリップフロップ63のQ出力端子
に接続し、第9アンド回路66の否定入力端子は当該カウ
ンタ制御回路65の第5D−フリップフロップ67のQ出力
端子に、第9アンド回路66における出力端子を第5D−
フリップフロップ67のC入力端子に接続すると共に後述
する差カウンタ回路71及びアラーム信号出力回路41に接
続し、第5D−フリップフロップ67のD入力端子をHレ
ベル電源に、Q出力端子は第9アンド回路66の他、前記
遅延回路51と後述する差カウンタ回路71に接続するもの
である。Therefore, the hourly alarm pulse generating circuit
Numeral 61 indicates that when the positive pulse generating circuit 21 outputs a positive pulse signal while the reference ON signal generating circuit 25 is outputting an ON signal, an H pulse positive alarm pulse signal is output from the Q output terminal. It is. Further, the counter control circuit 65
Is composed of an AND circuit and a D-flip-flop. The input terminal of the ninth AND circuit 66 is connected to the Q output terminal of the fourth D-flip-flop 63 in the positive alarm pulse generating circuit 61. Is connected to the Q output terminal of the fifth D-flip-flop 67 of the counter control circuit 65, and the output terminal of the ninth AND circuit 66 is connected to the fifth D-flip-flop 67.
It is connected to the C input terminal of the flip-flop 67 and to a difference counter circuit 71 and an alarm signal output circuit 41, which will be described later. The D input terminal of the fifth D-flip-flop 67 is an H level power supply, and the Q output terminal is a ninth AND terminal. In addition to the circuit 66, it is connected to the delay circuit 51 and a difference counter circuit 71 described later.
【0031】尚、第5D−フリップフロップ67のリセッ
ト入力端子は、図には示していないが、適宜リセットス
イッチに接続するものである。従って、このカウンタ制
御回路65は、第5D−フリップフロップ67がリセット状
態の時に正時アラームパルス発生回路61からの正時アラ
ームパルス信号が入力されると、この正時アラームパル
ス信号を第5D−フリップフロップ67のC入力端子に入
力し、Q出力をHレベルとしてP信号に切換え制御信号
を出力し、以後、第9アンド回路66を閉じて正時アラー
ムパルス信号の入力を遮断し、最初の正時アラームパル
ス信号のみを第5D−フリップフロップ67に入力すると
共に差カウンタ回路71にもこのパルスを記憶制御パルス
として出力し、この記憶制御パルスをアラーム信号出力
回路41にも出力するものである。Although not shown, the reset input terminal of the fifth D-flip-flop 67 is appropriately connected to a reset switch. Therefore, when the positive alarm pulse signal from the positive alarm pulse generating circuit 61 is input when the fifth D-flip-flop 67 is in the reset state, the counter control circuit 65 changes the positive alarm pulse signal to the fifth D-flip-flop 67. The signal is input to the C input terminal of the flip-flop 67, the Q output is switched to the H level, and the control signal is switched to the P signal. Thereafter, the ninth AND circuit 66 is closed to interrupt the input of the normal alarm pulse signal. Only the positive alarm pulse signal is input to the fifth D-flip-flop 67, and this pulse is also output to the difference counter circuit 71 as a storage control pulse, and this storage control pulse is also output to the alarm signal output circuit 41. .
【0032】そして、差カウンタ回路71は、図4に示し
たように、3個のアンド回路、1個のラッチ回路74とパ
ルス発生器、及び、アップカウンタ73とダウンカウンタ
78とで構成するものである。この差カウンタ回路71は、
第6アンド回路72及び第7アンド回路75の各入力端子と
アップカウンタ73のリセット入力端子とを目安オン信号
発生回路25における第3D−フリップフロップ28のQ出
力端子に接続し、第6アンド回路72と第8アンド回路77
の他の入力端子を適宜の基準周波数信号出力端子に接続
し、第7アンド回路75の入力端子とダウンカウンタ78の
リセット入力端子とをカウンタ制御回路65における第5
D−フリップフロップ67のQ出力端子に接続し、更に、
第6アンド回路72の出力端子をアップカウンタ73のクロ
ック入力端子に、アップカウンタ73のカウントデータ出
力端子をラッチ回路74を介してダウンカウンタ78のプリ
セットデータ入力端子に接続し、第7アンド回路75の出
力端子を第8アンド回路77の入力端子とパルス発生器76
の入力端子に、第8アンド回路77の出力端子をダウンカ
ウンタ78のクロック入力端子に、パルス発生器76の出力
端子をダウンカウンタ78のプリセット制御端子に、ダウ
ンカウンタ78のボロー信号出力端子をアラーム信号出力
回路41に、又、ラッチ回路74のラッチ制御信号端子をカ
ウンタ制御回路65における第9アンド回路66の出力端子
に接続するものである。As shown in FIG. 4, the difference counter circuit 71 includes three AND circuits, one latch circuit 74 and a pulse generator, and an up counter 73 and a down counter.
78. This difference counter circuit 71
The input terminals of the sixth AND circuit 72 and the seventh AND circuit 75 and the reset input terminal of the up counter 73 are connected to the Q output terminal of the third D-flip-flop 28 in the reference ON signal generation circuit 25, and the sixth AND circuit 72 and 8th AND circuit 77
The other input terminal is connected to an appropriate reference frequency signal output terminal, and the input terminal of the seventh AND circuit 75 and the reset input terminal of the down counter 78 are connected to the fifth input terminal of the counter control circuit 65.
Connected to the Q output terminal of D-flip-flop 67,
The output terminal of the sixth AND circuit 72 is connected to the clock input terminal of the up counter 73, and the count data output terminal of the up counter 73 is connected to the preset data input terminal of the down counter 78 via the latch circuit 74. Is connected to the input terminal of the eighth AND circuit 77 and the pulse generator 76.
The output terminal of the eighth AND circuit 77 is the clock input terminal of the down counter 78, the output terminal of the pulse generator 76 is the preset control terminal of the down counter 78, and the borrow signal output terminal of the down counter 78 is the alarm. The signal output circuit 41 and the latch control signal terminal of the latch circuit 74 are connected to the output terminal of the ninth AND circuit 66 in the counter control circuit 65.
【0033】従って、この差カウンタ回路71では、オン
信号が入力されると第6アンド回路72が開かれてアップ
カウンタ73がオン信号の持続時間をカウントし、オン信
号の入力が停止されると第6アンド回路72を閉じると共
にアップカウンタ73をリセットすることを繰り返す。そ
して、カウンタ制御回路65からの記憶制御パルスや切換
え制御信号が入力されると、記憶制御パルスによりアッ
プカウンタ73のカウント値をラッチ回路74にラッチし、
切換え制御信号によりダウンカウンタ78のカウントを可
能とすると共に第7アンド回路75を開くものである。Therefore, in the difference counter circuit 71, when the ON signal is input, the sixth AND circuit 72 is opened, the up counter 73 counts the duration of the ON signal, and when the input of the ON signal is stopped. Closing the sixth AND circuit 72 and resetting the up counter 73 are repeated. Then, when a storage control pulse or a switching control signal is input from the counter control circuit 65, the count value of the up counter 73 is latched in the latch circuit 74 by the storage control pulse,
The switching control signal allows the down counter 78 to count and opens the seventh AND circuit 75.
【0034】従って、差カウンタ回路71におけるラッチ
回路74にラッチされるカウント値は、目安オン信号発生
回路25がオン信号の出力を開始したときからカウンタ制
御回路65が記憶制御パルスを出力するまでの時間、即
ち、オン信号の出力開始から正時アラームパルス信号の
出力されるまでの時間差に応じた値となる。更に、この
ように切換え制御信号の入力が開始された後に切換え制
御信号の入力が持続されている状態でオン信号が入力さ
れると、開かれた第7アンド回路75をオン信号が通過
し、パルス発生器76がパルスを出力してダウンカウンタ
78にラッチ回路74のカウント値をプリセットさせ、且
つ、第8アンド回路77を開いてダウンカウンタ78に基準
周波数出力端子からのクロック信号を入力してダウンカ
ウントを開始させる。Accordingly, the count value latched by the latch circuit 74 in the difference counter circuit 71 is determined from when the reference ON signal generation circuit 25 starts outputting the ON signal to when the counter control circuit 65 outputs the storage control pulse. The time is a value corresponding to the time difference from the start of the output of the ON signal to the output of the positive alarm pulse signal. Further, when the ON signal is input while the input of the switching control signal is continued after the input of the switching control signal is started, the ON signal passes through the opened seventh AND circuit 75, Pulse generator 76 outputs pulses and counts down
The count value of the latch circuit 74 is preset to 78, and the eighth AND circuit 77 is opened to input a clock signal from the reference frequency output terminal to the down counter 78 to start down counting.
【0035】そして、ダウンカウンタ78のカウント値が
0になった次にダウンカウンタ78はS信号にHパルスの
ボロー信号を修正オン信号として出力する。この修正オ
ン信号は、ダウンカウンタ78がラッチ回路74の値を減算
して0になった後に出力されるものであり、このダウン
カウンタ78のプリセット値は、アップカウンタ73により
オン信号の出力開始と正時アラームパルス信号出力時と
の差、即ち、オン信号の出力開始と正時パルス信号の出
力開始との時間差に対応した値とされ、このカウント値
を同じクロックで減算している故、差カウンタ回路71
は、オン信号の出力開始から正時パルス信号の出力開始
の時間差に等しい時間差だけオン信号の出力開始から遅
れた修正オン信号を出力することができるものである。Then, after the count value of the down counter 78 becomes 0, the down counter 78 outputs an H pulse borrow signal as a modified ON signal as the S signal. The corrected ON signal is output after the down counter 78 subtracts the value of the latch circuit 74 and becomes 0. The preset value of the down counter 78 is obtained by the up counter 73 when the output of the ON signal is started. The difference from the time when the positive alarm pulse signal is output, that is, a value corresponding to the time difference between the start of the output of the ON signal and the start of the output of the positive pulse signal, and the count value is subtracted by the same clock. Counter circuit 71
Can output a modified ON signal delayed from the start of the output of the ON signal by a time difference equal to the time difference between the start of the output of the ON signal and the start of the output of the positive pulse signal.
【0036】又、アラーム信号出力回路41は、図3に示
したように、オア回路とD−フリップフロップとで構成
し、3入力形である第2オア回路44の各入力端子を各々
差カウンタ回路71におけるダウンカウンタ78のボロー信
号出力端子と遅延回路51における第4アンド回路57の出
力端子及びカウンタ制御回路65における第9アンド回路
66の出力端子とに接続し、第2オア回路44の出力端子を
リセット制御回路81と当該アラーム信号出力回路41にお
ける第6D−フリップフロップ46のC入力端子に接続
し、第6D−フリップフロップ46のD入力端子をHレベ
ル電源に、リセット入力端子を鳴止めスイッチ15などに
接続し、Q出力端子をアラーム信号出力端子17に接続す
るものである。The alarm signal output circuit 41 comprises an OR circuit and a D-flip-flop, as shown in FIG. 3, and each input terminal of a three-input second OR circuit 44 is a difference counter. The borrow signal output terminal of the down counter 78 in the circuit 71, the output terminal of the fourth AND circuit 57 in the delay circuit 51, and the ninth AND circuit in the counter control circuit 65
66, the output terminal of the second OR circuit 44 is connected to the reset control circuit 81 and the C input terminal of the sixth D-flip-flop 46 in the alarm signal output circuit 41, and the sixth D-flip-flop 46 is connected. The D input terminal is connected to an H level power supply, the reset input terminal is connected to a silence switch 15, etc., and the Q output terminal is connected to an alarm signal output terminal 17.
【0037】従って、このアラーム信号出力回路41は、
差カウンタ回路71からのパルス信号である修正オン信号
か、又は遅延回路51からのパルス信号である第2オン信
号か、更にはカウンタ制御回路65からのパルス信号であ
る記憶制御パルスかが入力されたとき、第2オア回路44
を介して第6D−フリップフロップ46にアラーム開始パ
ルスとして修正オン信号又は第2オン信号か記憶制御パ
ルスを出力し、このアラーム開始パルスにより第6D−
フリップフロップ46のQ出力をHレベルとしてJ信号に
アラーム信号を出力すると共に、リセット制御回路81に
もアラーム開始パルスを出力するものである。Therefore, this alarm signal output circuit 41
A corrected ON signal which is a pulse signal from the difference counter circuit 71, a second ON signal which is a pulse signal from the delay circuit 51, or a storage control pulse which is a pulse signal from the counter control circuit 65 is input. The second OR circuit 44
A modified ON signal, a second ON signal, or a memory control pulse is output as an alarm start pulse to the 6D-flip-flop 46 via the 6D-flip-flop 46.
The Q output of the flip-flop 46 is set to the H level to output an alarm signal as a J signal, and also outputs an alarm start pulse to the reset control circuit 81.
【0038】又、リセット制御回路81は、図4に示した
ように、D−フリップフロップ、アンド回路、及び、タ
イマーで構成し、第7D−フリップフロップ83のC入力
端子をアラーム信号出力回路41における第2オア回路44
の出力端子に、第7D−フリップフロップ83のD入力端
子をHレベル電源に、Q出力端子を第10アンド回路85
の入力端子に、反転Q出力端子を第2遅延タイマー87の
リセット入力端子に接続し、第10アンド回路85の他の
入力端子は適宜の基準周波数信号出力端子に、第10ア
ンド回路85の出力端子を第2遅延タイマー87のクロック
入力端子に、第2遅延タイマー87のキャリー信号出力端
子を当該リセット制御回路81における第7D−フリップ
フロップ83のリセット入力端子と目安オン信号発生回路
25における第3D−フリップフロップ28のリセット入力
端子とに接続するものである。The reset control circuit 81 comprises a D-flip-flop, an AND circuit, and a timer, as shown in FIG. 4, and connects the C input terminal of the seventh D-flip-flop 83 to the alarm signal output circuit 41. The second OR circuit 44 in
, The D input terminal of the seventh D-flip-flop 83 to the H level power supply, and the Q output terminal to the tenth AND circuit 85.
Connected to the reset input terminal of the second delay timer 87, the other input terminal of the tenth AND circuit 85 is connected to the appropriate reference frequency signal output terminal, and the output of the tenth AND circuit 85 The terminal is connected to the clock input terminal of the second delay timer 87, the carry signal output terminal of the second delay timer 87 is connected to the reset input terminal of the seventh D-flip-flop 83 in the reset control circuit 81 and the reference ON signal generation circuit.
25 is connected to the reset input terminal of the third D-flip-flop 28.
【0039】従って、このリセット制御回路81は、アラ
ーム信号出力回路41からアラーム開始パルスが出力され
ると、第7D−フリップフロップ83のQ出力をHレベル
として第10アンド回路85を開き、反転Q出力をLレベ
ルとして第2遅延タイマー87をカウント可能として第2
遅延タイマー87で基準周波数信号出力端子からのクロッ
ク信号をカウントし、所定時間が経過するとキャリー信
号をU信号に出力して第3D−フリップフロップ28や第
7D−フリップフロップ83をリセットするものである。Therefore, when the alarm start pulse is output from the alarm signal output circuit 41, the reset control circuit 81 sets the Q output of the seventh D-flip-flop 83 to the H level to open the tenth AND circuit 85, The output is set to L level, and the second delay timer 87 can be counted.
The delay timer 87 counts the clock signal from the reference frequency signal output terminal, and outputs a carry signal as a U signal to reset the third D-flip-flop 28 and the seventh D-flip-flop 83 when a predetermined time has elapsed. .
【0040】尚、第2遅延タイマー87の設定時間は、遅
延回路51における遅延タイマー55の設定時間よりも短く
しておくものである。このように、このアラーム信号形
成回路では、カウンタ制御回路65における第5D−フリ
ップフロップ67がリセット状態とされてカウンタ制御回
路65から切換え制御信号が出力されていないとき、目安
接点13がオン状態とされて目安信号が目安オン信号発生
回路25に入力されると、目安オン信号発生回路25からオ
ン信号が出力され、遅延回路51で設定された遅延時間だ
け遅れて遅延回路51から第2オン信号が出力され、アラ
ーム信号出力回路41からアラーム信号が出力されると共
に、リセット制御回路81に設定された時間だけ遅れて目
安オン信号発生回路25における第3D−フリップフロッ
プ28がリセットされ、目安オン信号発生回路25からのオ
ン信号の出力が停止されるものである。The set time of the second delay timer 87 is shorter than the set time of the delay timer 55 in the delay circuit 51. Thus, in this alarm signal forming circuit, when the fifth D-flip-flop 67 in the counter control circuit 65 is in the reset state and the switching control signal is not output from the counter control circuit 65, the reference contact 13 is turned on. When the reference signal is input to the reference ON signal generation circuit 25, an ON signal is output from the reference ON signal generation circuit 25, and the second ON signal is output from the delay circuit 51 with a delay time set by the delay circuit 51. Is output, an alarm signal is output from the alarm signal output circuit 41, and the third D-flip-flop 28 in the reference ON signal generation circuit 25 is reset with a delay of a time set in the reset control circuit 81, and the reference ON signal is output. The output of the ON signal from the generation circuit 25 is stopped.
【0041】従って、遅延回路51で設定される遅延時間
だけ目安指針と時針との一致時刻よりも目安接点13がオ
ン状態となる時刻を早くするように目安指針と目安接点
13とをずらしておけば、従来と同様に目安指針と時針と
が一致したときにアラーム音を発音させることができ
る。そして、目安指針により正時の時刻にアラーム時刻
を設定したときは、正時よりも前に目安接点13がオン状
態となって目安オン信号発生回路25からオン信号が出力
され、このオン信号の出力中に正時接点11がオン状態と
されると正時パルス発生回路21から正時パルス信号が出
力され、正時アラームパルス発生回路61が正時アラーム
パルス信号を出力することになる。Accordingly, the reference pointer and the reference contact are set so that the time at which the reference contact 13 is turned on is earlier than the coincidence time between the reference pointer and the hour hand by the delay time set by the delay circuit 51.
If it is shifted from 13, the alarm can be sounded when the reference hand and the hour hand coincide with each other as in the conventional case. Then, when the alarm time is set to the hour at the hour according to the guideline, the indicator contact 13 is turned on before the hour and an ON signal is output from the indicator ON signal generation circuit 25, and the ON signal is output. When the hour contact 11 is turned on during the output, the hour pulse signal is output from the hour pulse generating circuit 21, and the hour alarm pulse generating circuit 61 outputs the hour alarm pulse signal.
【0042】このように、正時アラームパルス発生回路
61から正時アラームパルス信号が出力されると、カウン
タ制御回路65は記憶制御パルスを出力してアップカウン
タ73のカウント値をラッチ回路74にラッチさせ、切換え
制御信号によりこのカウント値をダウンカウンタ78にプ
リセットしてダウンカウントを行い、更に切換え制御信
号により遅延回路51の第4アンド回路57を閉じると共に
記憶制御パルスをアラーム信号出力回路41にも出力する
ものである。As described above, the hourly alarm pulse generating circuit
When the positive alarm pulse signal is output from the counter 61, the counter control circuit 65 outputs a storage control pulse to cause the latch circuit 74 to latch the count value of the up counter 73, and the count value of the down counter 78 is changed by the switching control signal. In this case, the count value is preset and the countdown is performed. Further, the fourth AND circuit 57 of the delay circuit 51 is closed by the switching control signal, and the storage control pulse is also output to the alarm signal output circuit 41.
【0043】そして、遅延回路51からの第2オン信号が
正時パルス信号よりも前に遅延回路51から出力されると
きは、この第2オン信号によりアラーム信号出力回路41
からアラーム信号を出力し、リセット制御回路81に設定
された時間が経過したときに目安オン信号発生回路25か
ら出力されているオン信号の出力を停止し、ダウンカウ
ンタ78のカウントを中止するものである。When the second ON signal from the delay circuit 51 is output from the delay circuit 51 before the positive pulse signal, the alarm signal output circuit 41 is output by the second ON signal.
An alarm signal is output from the reset control circuit 81, and when the time set in the reset control circuit 81 has elapsed, the output of the ON signal output from the reference ON signal generation circuit 25 is stopped, and the count of the down counter 78 is stopped. is there.
【0044】尚、カウンタ制御回路65は、以後、切換え
制御信号の出力を維持する故、切換え制御信号が入力さ
れる遅延回路51の第4アンド回路57は閉じられ、以後、
遅延回路51は第2オン信号を出力しなくなるものであ
る。又、遅延回路51からの第2オン信号が正時パルス信
号の出力よりも後に遅延回路51から出力されるタイミン
グときは、第4アンド回路57が閉じられて遅延回路51か
らの第2オン信号の出力は阻止されるも、正時パルス信
号の出力タイミングに合わせてカウンタ制御回路65から
出力される記憶制御パルスがアラーム信号出力回路41に
入力され、アラーム信号出力回路41から正時信号の発生
タイミングに合わせたアラーム信号が出力されるもので
ある。Since the counter control circuit 65 maintains the output of the switching control signal thereafter, the fourth AND circuit 57 of the delay circuit 51 to which the switching control signal is input is closed.
The delay circuit 51 does not output the second ON signal. When the second ON signal from the delay circuit 51 is output from the delay circuit 51 after the output of the positive pulse signal, the fourth AND circuit 57 is closed and the second ON signal from the delay circuit 51 is output. Is output, the stored control pulse output from the counter control circuit 65 is input to the alarm signal output circuit 41 in synchronization with the output timing of the hour pulse signal, and the alarm signal output circuit 41 generates the hour signal. An alarm signal is output according to the timing.
【0045】そして、次にアラームセットが行われて目
安オン信号発生回路25がオン信号を出力すると、差カウ
ンタ回路71における第7アンド回路75が切換え制御信号
により開かれている故、第7アンド回路75にオン信号が
入力された際にパルス発生器76がパルス信号を出力して
ダウンカウンタ78にラッチ回路74のカウント値を読み込
ませ、第8アンド回路77が開かれてダウンカウントが実
行されて所定時間後に修正オン信号が出力されることに
なる。Next, when an alarm is set and the reference ON signal generating circuit 25 outputs an ON signal, the seventh AND circuit 75 in the difference counter circuit 71 is opened by the switching control signal. When an ON signal is input to the circuit 75, the pulse generator 76 outputs a pulse signal to cause the down counter 78 to read the count value of the latch circuit 74, and the eighth AND circuit 77 is opened to perform down counting. After a predetermined time, the correction ON signal is output.
【0046】尚、この差カウンタ回路71におけるオン信
号の入力から修正オン信号の出力までの時間差は、目安
指針を0分に合わせたときの目安接点13がオン状態とさ
れてから正時信号が出力されるまでの時間差に等しくな
る故、一旦、アラーム時刻として正時の時刻を設定した
後は、目安接点13がオン状態とされる時刻と分針が示す
時刻との時間差を差カウンタ回路71で修正して修正オン
信号を出力することとなり、アラーム発音開始時刻を目
安指針と時針との正しい一致時刻に合わせることがで
き、クリック機構により5分又は10分単位のアラーム
時刻に目安指針をセットし得る時計体にこのアラーム信
号形成回路を組み込むことにより、比較的正確なアラー
ム時刻にアラーム音を発音させることができる。The time difference between the input of the ON signal and the output of the corrected ON signal in the difference counter circuit 71 is determined by the time when the standard signal is set to 0 minute and the normal signal is turned on after the standard contact 13 is turned on. Since it is equal to the time difference until output, once the time of the hour is set as the alarm time, the time difference between the time when the reference contact 13 is turned on and the time indicated by the minute hand is calculated by the difference counter circuit 71. The corrected ON signal is output after the correction, the alarm sounding start time can be adjusted to the correct coincidence time between the reference hand and the hour hand, and the guide pointer is set to the alarm time in units of 5 minutes or 10 minutes by the click mechanism. By incorporating this alarm signal forming circuit into the obtained clock body, an alarm sound can be generated at a relatively accurate alarm time.
【0047】そして、この実施の形態においては、報時
信号出力回路35を設け、目安オン信号発生回路25から出
力されるオン信号により報時信号出力回路35としたアン
ド回路37を閉じて報時信号を出力させないようにしてい
るも、この報時信号出力回路35を省略し得ることは、図
1に示した参考回路と同様である。又、上述の実施の形
態は、目安指針と目安接点13とのずれによる目安信号の
出力開始時刻と時針が目安指針に一致する時刻との時間
差を、遅延回路51による遅延時間と略同一又は遅延時間
よりも大きくしているも、遅延回路51に設定する遅延時
間を、時針が目安指針と一致する時刻よりも目安接点13
が早くオン状態となる時刻とした時間差よりも大きく設
定しておけば、図6に示すように、遅延回路51における
第4アンド回路57やリセット制御回路81を省略すること
もでき、又、記憶制御パルスをアラーム信号出力回路41
に入力することも合わせて省略することも可能である。[0047] Then, in this embodiment, the provided time signal output circuit 35, the time distribution to close the AND circuit 37 which is a time signal output circuit 35 by the ON signal outputted from the guideline on signal generation circuit 25 Although the signal is not output, the time signal output circuit 35 can be omitted as in the reference circuit shown in FIG. Further, in the above-described embodiment, the time difference between the output start time of the reference signal and the time when the hour hand matches the reference pointer due to the difference between the reference pointer and the reference contact 13 is substantially the same as the delay time by the delay circuit 51 or the delay time. Although the time is set to be longer than the time, the delay time set in the delay circuit 51 is set to be smaller than the time when the hour hand matches the reference pointer 13.
If the time difference is set to be larger than the time at which the switch is turned on earlier, the fourth AND circuit 57 and the reset control circuit 81 in the delay circuit 51 can be omitted as shown in FIG. Control pulse to alarm signal output circuit 41
Can also be omitted.
【0048】尤も、図4及び図5に示したリセット制御
回路81を設けたアラーム信号形成回路は、遅延回路51の
遅延時間を目安信号の出力時刻と目安指針によるアラー
ム設定時刻との差にほぼ等しく設定することができ、第
2オン信号が正時信号の出力よりも僅かに早く出力され
る場合でも、確実に正時アラームパルス信号を形成して
差カウンタ回路71の設定を行うことができる。However, the alarm signal forming circuit provided with the reset control circuit 81 shown in FIGS. 4 and 5 makes the delay time of the delay circuit 51 substantially equal to the difference between the output time of the reference signal and the alarm setting time according to the reference guideline. Even when the second ON signal is output slightly earlier than the output of the hour signal, the hour alarm pulse signal can be reliably formed and the difference counter circuit 71 can be set. .
【0049】[0049]
【発明の効果】請求項1に記載し発明は、正時の時刻に
アラームを設定してアラームを1度使用すれば、以後、
アラーム設定時刻に正確なアラーム音の発音を可能とす
ることができ、報時音とアラーム音との発音に時間的ず
れをなくすことができるものである。 According to the first aspect of the present invention, at the time of the hour,
If you set an alarm and use the alarm once,
Enables accurate sounding of alarm sounds at alarm set times
This makes it possible to eliminate a time lag between the sound of the alarm sound and the sound of the alarm sound .
【0050】[0050]
【0051】[0051]
【図1】本発明に係るアラーム信号形成回路と同様の参
考回路例を示すブロック図。FIG. 1 shows the same reference as the alarm signal forming circuit according to the present invention.
FIG. 2 is a block diagram showing an example of a circuit .
【図2】本発明に係るアラーム信号形成回路と同様の参
考回路例における各信号を示すタイムチャート図。FIG. 2 is a circuit diagram similar to the alarm signal forming circuit according to the present invention;
FIG. 4 is a time chart showing each signal in a circuit example .
【図3】本発明に係るアラーム信号形成回路における第
1の実施の形態を示すブロック図。 The in alarm signal forming circuit according to the present invention; FIG
FIG. 1 is a block diagram showing an embodiment.
【図4】本発明に係るアラーム信号形成回路における第
1の実施の形態を示すブロック図。 The in alarm signal forming circuit according to the present invention; FIG
FIG. 1 is a block diagram showing an embodiment.
【図5】本発明に係るアラーム信号形成回路の第1の実
施の形態における各信号を示すタイムチャート図。FIG. 5 is a time chart showing signals in the alarm signal forming circuit according to the first embodiment of the present invention;
【図6】本発明に係るアラーム信号形成回路における第
2の実施の形態を示すブロック図。 The in alarm signal forming circuit according to the present invention; FIG
FIG. 9 is a block diagram showing a second embodiment.
11 正時接点 13 目安接点 15 鳴止めスイッチ 21 正時パルス発生回路 25 目安オン信号
発生回路 31 タイミング制御回路 35 報時信号出力
回路 41 アラーム信号出力回路 51 遅延回路 61 正時アラーム
パルス発生回路 65 カウンタ制御回路 71 差カウンタ回
路 81 リセット制御回路DESCRIPTION OF SYMBOLS 11 Hour contact 13 Estimated contact 15 Sound stop switch 21 Hour pulse generation circuit 25 Estimation ON signal generation circuit 31 Timing control circuit 35 Alarm signal output circuit 41 Alarm signal output circuit 51 Delay circuit 61 Hour alarm pulse generation circuit 65 Counter Control circuit 71 Difference counter circuit 81 Reset control circuit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G04G 13/00 - 13/02 G04C 21/02 - 21/28 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) G04G 13/00-13/02 G04C 21/02-21/28
Claims (1)
力されているときに正時接点から正時信号が出力される
と正時アラームパルス信号を出力する正時アラームパル
ス発生回路と、 正時アラームパルス信号が入力されると切換え制御信号
を出力し、切換え制御信号の出力開始に際して記憶制御
パルスを出力し、以後切換え制御信号の出力を維持させ
るカウンタ制御回路と、 オン信号が入力されると時間のカウントを行い、記憶制
御パルスが入力されたときのカウント値を保持し、切換
え制御信号が入力されているときはオン信号が入力され
ると保持したカウント値の時間経過後に修正オン信号を
出力する差カウンタ回路と、 切換え制御信号が入力されていないときにオン信号が入
力されると所定時間経過後に第2オン信号を出力する遅
延回路と、 修正オン信号又は第2オン信号が入力されたときに アラ
ーム信号を出力するアラーム信号出力回路とを有するこ
とを特徴とするアラーム付報時時計のアラーム信号形成
回路。An on signal is output from a reference on signal generating circuit.
Hour signal is output from the hour contact when power is applied
And an hourly alarm pulse that outputs an hourly alarm pulse signal
Signal and a switching control signal when a positive alarm pulse signal is input.
Is output and storage control is performed when the switching control signal is output.
Output a pulse and then maintain the output of the switching control signal
A counter control circuit that counts time when an ON signal is input, and
Holds the count value when the control pulse is input and switches
When the control signal is input, the ON signal is input.
The corrected ON signal after the time of the held count value elapses.
An output difference counter circuit and an ON signal when a switching control signal is not input
Output, the second ON signal is output after a predetermined time has elapsed.
An alarm signal forming circuit for an alarm-attached timepiece, comprising: an extension circuit; and an alarm signal output circuit that outputs an alarm signal when a modified ON signal or a second ON signal is input .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29636795A JP3194857B2 (en) | 1995-11-15 | 1995-11-15 | Alarm signal formation circuit for alarm clock |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29636795A JP3194857B2 (en) | 1995-11-15 | 1995-11-15 | Alarm signal formation circuit for alarm clock |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09138289A JPH09138289A (en) | 1997-05-27 |
JP3194857B2 true JP3194857B2 (en) | 2001-08-06 |
Family
ID=17832640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29636795A Expired - Fee Related JP3194857B2 (en) | 1995-11-15 | 1995-11-15 | Alarm signal formation circuit for alarm clock |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3194857B2 (en) |
-
1995
- 1995-11-15 JP JP29636795A patent/JP3194857B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09138289A (en) | 1997-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3064396B2 (en) | Electronic clock | |
US4245338A (en) | Time correction system for an electronic timepiece | |
JP3194857B2 (en) | Alarm signal formation circuit for alarm clock | |
US4483230A (en) | Illumination level/musical tone converter | |
US4246651A (en) | Electronic timepiece | |
US4384790A (en) | Alarm device for electronic watches | |
US4712926A (en) | Electronic timepiece | |
US4208866A (en) | Electronic timepiece equipped with alarm | |
US4257114A (en) | Electronic timepiece | |
JPH0217354Y2 (en) | ||
US4293939A (en) | Electronic timepiece having an alarm system | |
JPS6124670B2 (en) | ||
JPS6188178A (en) | Alarm electronic time piece | |
US5202859A (en) | Time informing clock | |
JPS6033081A (en) | Alarm timepiece | |
JPH0249590Y2 (en) | ||
JPS6212870B2 (en) | ||
JPS5910877A (en) | Electronic hour striking device | |
JP2508441Y2 (en) | Alarm clock with snooze | |
JPH0128354B2 (en) | ||
JPS6139992Y2 (en) | ||
JPS6224752B2 (en) | ||
JPS60154184A (en) | Time signal clock | |
JPS623914B2 (en) | ||
JPS6018957B2 (en) | electronic clock |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |