JP3194430B2 - Current switch circuit - Google Patents
Current switch circuitInfo
- Publication number
- JP3194430B2 JP3194430B2 JP27321098A JP27321098A JP3194430B2 JP 3194430 B2 JP3194430 B2 JP 3194430B2 JP 27321098 A JP27321098 A JP 27321098A JP 27321098 A JP27321098 A JP 27321098A JP 3194430 B2 JP3194430 B2 JP 3194430B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current switch
- potential
- current
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＭＯＳトランジス
タを用いた電流スイッチ（カレントスイッチ）回路に関
する。The present invention relates to a current switch (current switch) circuit using MOS transistors.
【０００２】[0002]
【従来の技術】高速・高精度の要求されるＤ／Ａ変換器
では、ＭＯＳトランジスタを用いた電流スイッチ（カレ
ントスイッチ）回路が用いられている。従来例１とし
て、基本的な構成の電流スイッチ回路９００を挙げる。
図９は電流スイッチ回路９００の構成を示したものであ
る。電流スイッチ回路９００は、電流スイッチ（ＣＳ）
９１０と、定電流源のバイアス回路（ＢＳ）９２０から
なる。2. Description of the Related Art In a D / A converter requiring high speed and high accuracy, a current switch (current switch) circuit using a MOS transistor is used. As a conventional example 1, a current switch circuit 900 having a basic configuration will be described.
FIG. 9 shows the configuration of the current switch circuit 900. The current switch circuit 900 includes a current switch (CS)
910 and a bias circuit (BS) 920 of a constant current source.
【０００３】切換信号０１、０２は相補信号であり、他
の論理回路、例えばクロック発生回路などから出力され
てくる信号である。切換信号０１、０２のクロスポイン
トは電源電圧ＶＤＤに対し通常ＶＤＤ／２になるように
設定されている。The switching signals 01 and 02 are complementary signals and are signals output from another logic circuit, for example, a clock generation circuit or the like. The cross point between the switching signals 01 and 02 is set so as to be normally VDD / 2 with respect to the power supply voltage VDD.
【０００４】このような切換信号０１、０２を入力され
た電流スイッチ９１０では、次の（１）〜（３）のよう
な経過を辿る。 （１）クロスポイント付近においてスイッチとなるトラ
ンジスタＮ１、Ｎ２のゲート電圧が下がる。 （２）電流源となるトランジスタＮ３のドレイン電圧、
即ちノード１０の電位が下がる。 （３）トランジスタＮ３の動作状態が飽和領域から線形
領域に変化するため、トランジスタＮ３のドレイン電流
Ｉ１がノード１０の電圧に依存して変化する。[0004] The current switch 910 to which such switching signals 01 and 02 are input follows the following courses (1) to (3). (1) The gate voltages of the transistors N1 and N2 serving as switches near the cross point decrease. (2) the drain voltage of the transistor N3 serving as a current source,
That is, the potential of the node 10 decreases. (3) Since the operation state of the transistor N3 changes from the saturation region to the linear region, the drain current I1 of the transistor N3 changes depending on the voltage of the node 10.
【０００５】スイッチングノイズを低減する機能を有す
る電流スイッチ回路としては、USP-5598095記載の"SWIT
CHABLE CURRENT SOURCE FOR DIGITAL-TO-ANALOG CONVER
TER(DAC)"に開示されている電流スイッチ回路（従来例
２）がある。従来例２の電流スイッチ回路は、ＰＭＯＳ
トランジスタを用いた電流スイッチ回路において、一方
のスイッチがオフする前に他方のスイッチがオンするよ
うに切換信号を調節する電流スイッチ回路である。A current switch circuit having a function of reducing switching noise is disclosed in US Pat.
CHABLE CURRENT SOURCE FOR DIGITAL-TO-ANALOG CONVER
TER (DAC) "(Prior Art 2). The current switch circuit of Conventional 2 is a PMOS switch.
In a current switch circuit using a transistor, a current switch circuit adjusts a switching signal so that one switch is turned on before one switch is turned off.
【０００６】従来例２の電流スイッチ回路は、インバー
タによる遅延回路を含む論理回路を用いて電流スイッチ
の両方のスイッチが同時にオンするように設計するもの
である。これにより、クロスポイントを完全にロウ（Ｎ
ＭＯＳならばハイ）にしており、クロスポイントが電源
電圧のほぼ１／２でスイッチが同時に切り換わり両方の
スイッチがその切換え時に一瞬オフになる従来例１と比
較すると、スイッチングノイズを低減している。The current switch circuit of Conventional Example 2 is designed so that both switches of the current switch are simultaneously turned on using a logic circuit including a delay circuit by an inverter. This allows the cross point to be completely low (N
The switching noise is reduced as compared with the conventional example 1 in which the switches are simultaneously switched at a cross point of approximately 電源 of the power supply voltage and both switches are momentarily turned off at the time of the switching. .
【０００７】[0007]
【発明が解決しようとする課題】しかし、従来例２にお
いてもトランジスタＮ３のドレイン電流Ｉ１はスイッチ
ング動作によって変動する。However, also in the conventional example 2, the drain current I1 of the transistor N3 fluctuates due to the switching operation.
【０００８】ドレイン電流Ｉ１が変化するのは次のよう
な理由による。通常、理想的なＭＯＳトランジスタから
なる電流源はドレイン電圧に依らず一定電流を出力す
る。この場合、クロスポイントを完全なハイにして両方
のスイッチを一旦オンにし、それによってスイッチング
時にノード１０の電圧が変動しても、一定電流を保つ事
ができる。The reason why the drain current I1 changes is as follows. Normally, a current source composed of an ideal MOS transistor outputs a constant current regardless of the drain voltage. In this case, the cross point is made completely high and both switches are once turned on, so that a constant current can be maintained even if the voltage of the node 10 fluctuates during switching.
【０００９】しかし、実際のＭＯＳトランジスタではゲ
ート長を短くすると短チャネル効果が生じ、電流源を構
成した場合、ドレイン電圧の影響を受けて電流が変化す
るようになる。すると、上記のようにしてノード１０の
電圧が変化する場合、スイッチング時に電流源の電流値
が変化する様になり、結果としてスイッチングノイズを
生じる。However, in an actual MOS transistor, when the gate length is shortened, a short channel effect occurs, and when a current source is formed, the current changes under the influence of the drain voltage. Then, when the voltage of the node 10 changes as described above, the current value of the current source changes at the time of switching, resulting in switching noise.
【００１０】つまり、切換信号０１、０２を電流スイッ
チ９１０に直接入力すると、切換時のトランジスタＮ３
のドレイン電流Ｉ１が変動してスイッチングノイズが生
じてしまうことになる。That is, when the switching signals 01 and 02 are directly input to the current switch 910, the switching of the transistor N3
Of the drain current I1 fluctuates to cause switching noise.
【００１１】つまり、従来例２において、スイッチング
ノイズが最小になるクロスポイントの最適点は完全なロ
ウではなく、完全なロウよりもわずかにハイ側にある
（ＮＭＯＳスイッチならば完全なハイよりも僅かにロウ
側）。このため、従来例２ではスイッチングノイズを完
全に除去することができない。In other words, in the conventional example 2, the optimum point of the cross point at which the switching noise is minimized is not a perfect low but a slightly higher side than the perfect low (the NMOS switch is slightly less than the perfect high). To the low side). For this reason, the switching noise cannot be completely removed in Conventional Example 2.
【００１２】以上に鑑み、本発明が解決しようとする課
題は、ＭＯＳトランジスタを用いた電流スイッチ回路に
おいて、スイッチングノイズが最小となるように、スイ
ッチ切換信号のクロスポイントをアナログ的に最適に制
御するようなクロスポイント制御回路を提供することに
ある。In view of the above, the problem to be solved by the present invention is that in a current switch circuit using MOS transistors, a cross point of a switch switching signal is optimally controlled in an analog manner so as to minimize switching noise. It is to provide such a cross point control circuit.
【００１３】本発明が解決しようとする他の課題は、Ｍ
ＯＳトランジスタを用いた電流スイッチ回路において、
スイッチングノイズが最小となるように、電流源のバイ
アスをアナログ的に最適に制御するようなバイアス制御
回路を提供することにある。Another problem to be solved by the present invention is that M
In a current switch circuit using an OS transistor,
An object of the present invention is to provide a bias control circuit that optimally controls the bias of a current source in an analog manner so as to minimize switching noise.
【００１４】[0014]
【課題を解決するための手段】上記の課題を解決するた
め、本発明は、一対の入力端子及び一対の出力端子とを
有し、一対の入力端子にそれぞれに第１の電極を接続さ
れると共に、第２の電極を共通に接続された一対のトラ
ンジスタを含む電流スイッチ回路において、一対の入力
端子に入力される入力信号の電位が等しいときの第２の
電極の電位を電位甲とし、一対の入力端子に入力される
入力信号の電位のいずれか一方のみがハイのときの第２
の電極の電位を電位乙として、電位甲と電位乙とが同じ
であることを特徴とする電流スイッチ回路を提供する。In order to solve the above-mentioned problems, the present invention has a pair of input terminals and a pair of output terminals, and a first electrode is connected to each of the pair of input terminals. together, the current switch circuit including a pair of transistors connected to the second electrode in common, a pair of input
When the potentials of the input signals input to the terminals are equal,
The potential of the electrode is taken as the potential and input to a pair of input terminals
The second when only one of the potentials of the input signal is high
The current switch circuit is characterized in that the potential of the electrode is the same as the potential of the second electrode .
【００１５】また、本発明は、一対の入力端子及び一対
の出力端子とを有し、一対の入力端子にそれぞれに第１
の電極を接続されると共に、第２の電極を共通に接続さ
れた一対のトランジスタを備え、一対の入力端子に入力
される切替信号に応じて一対の出力端子の一方に出力先
を切り替える電流スイッチと、定電流源のバイアス回路
とからなる電流スイッチ回路において、更に、外部の論
理回路から相補信号を入力されて切替信号を出力する回
路であり、相補信号の両方の電位が等しいときの第２の
電極の電位を電位甲とし、相補信号のいずれか一方のみ
がハイであるときの第２の電極の電位を電位乙として、
電位甲と電位乙とを一致させるクロスポイント制御回路
を備えることを特徴とする電流スイッチ回路を提供す
る。Further, the present invention has a pair of input terminals and a pair of output terminals, and each of the pair of input terminals has a first terminal.
A current switch that has a pair of transistors connected to the first electrode and a second electrode connected in common, and switches an output destination to one of the pair of output terminals in response to a switching signal input to the pair of input terminals. And a bias circuit of a constant current source, further comprising a circuit for receiving a complementary signal from an external logic circuit and outputting a switching signal, wherein a second signal is output when both potentials of the complementary signal are equal. of
The potential of the electrode is taken as the potential and only one of the complementary signals
Is the potential of the second electrode when is high,
Provided is a current switch circuit including a cross point control circuit that matches the potentials A and B.
【００１６】クロスポイント制御回路は、例えば、切替
信号の両方の電位が等しい時の電流スイッチと等しい回
路定数を有する第１の複製回路と、切替信号のいずれか
一方のみがハイである時の電流スイッチと等しい回路定
数を有する第２の複製回路と、第１及び第２の複製回路
の出力を一致させる負帰還回路とを備える。The cross point control circuit includes, for example, a first duplication circuit having a circuit constant equal to that of a current switch when both potentials of the switching signal are equal, and a current when one of the switching signals is high. A second replica circuit having a circuit constant equal to that of the switch; and a negative feedback circuit for matching outputs of the first and second duplicate circuits.
【００１７】また、本発明は、一対の入力端子及び一対
の出力端子とを有し、一対の入力端子にそれぞれに第１
の電極を接続されると共に、第２の電極を共通に接続さ
れる一対のトランジスタである第１及び第２のトランジ
スタと、第２の電極に一方の電極を接続される第３のト
ランジスタを備える電流スイッチ回路において、一対の
入力端子に入力される入力信号の電位が等しいときの第
２の電極の電位を電位甲とし、一対の入力端子に入力さ
れる入力信号のいずれか一方のみがハイのときの第２の
電極の電位を電位乙として、電位甲と電位乙とが同じに
なるように第３のトランジスタのゲート電圧を制御する
ことを特徴とする電流スイッチ回路を提供する。Further, the present invention has a pair of input terminals and a pair of output terminals, and each of the pair of input terminals has a first terminal.
The first electrode and the second transistor are a pair of transistors to which the second electrode is connected and the second electrode is connected in common, and the third transistor has one electrode connected to the second electrode. In a current switch circuit, a pair of
When the potentials of the input signals input to the input terminals are equal
The potential of the second electrode is taken as the potential, and input to a pair of input terminals.
The second signal when only one of the input signals
Using the potential of the electrode as the potential
A current switch circuit for controlling the gate voltage of the third transistor.
【００１８】また、本発明は、電流スイッチと定電源の
バイアス回路を備え、外部の論理回路から切替信号を入
力する電流スイッチ回路であり、電流スイッチは、一対
の入力端子及び一対の出力端子とを有し、一対の入力端
子に第１の電極を接続されると共に、第２の電極を共通
に接続される一対のトランジスタである第１及び第２の
トランジスタと、第２の電極に一の電極を接続される第
３のトランジスタを備える電流スイッチ回路において、
更に、一対の入力端子に入力される入力信号の電位が等
しいときの第２の電極の電位を電位甲とし、一対の入力
端子に入力される入力信号のいずれか一方のみがハイの
ときの第２の電極の電位を電位乙として、電位甲と電位
乙とが同じになるように、バイアス回路から入力される
バイアス信号の電位を、切替信号に応じて制御して、第
３のトランジスタのゲート電極に出力する回路であるバ
イアス制御回路を備えることを特徴とする電流スイッチ
回路を提供する。According to another aspect of the present invention, there is provided a current switch circuit including a current switch and a bias circuit of a constant power supply, and inputting a switching signal from an external logic circuit. The current switch includes a pair of input terminals and a pair of output terminals. A first electrode is connected to a pair of input terminals, and a first and a second transistor, which are a pair of transistors commonly connected to a second electrode, and one is connected to the second electrode. In a current switch circuit including a third transistor to which an electrode is connected,
Further, the potentials of the input signals input to the pair of input terminals are equal.
When the potential of the second electrode is new, the potential
Only one of the input signals input to the terminal is high.
The potential of the second electrode at this time as the potential
A bias control circuit, which is a circuit that controls the potential of a bias signal input from the bias circuit in accordance with the switching signal and outputs the same to the gate electrode of the third transistor so as to be the same as the second party. A current switch circuit is provided.
【００１９】バイアス制御回路は、例えば、電流スイッ
チと等しい回路定数を有し、バイアス回路から入力され
る電流値Ｉ０が流れるトランジスタＡを有する複製回路
と、予めＩ０の２倍の電流が流れるように設計されたト
ランジスタＢと、トランジスタＢに流れる電流値とトラ
ンジスタＡに流れる電流値の差に等しい電流値が流れる
トランジスタＣとを備える。The bias control circuit has, for example, a circuit constant equal to that of the current switch, and a duplicate circuit having a transistor A through which a current value I0 input from the bias circuit flows, and a bias circuit having a current twice as large as I0 in advance. It includes a designed transistor B and a transistor C in which a current value equal to the difference between the current value flowing in the transistor B and the current value flowing in the transistor A flows.
【００２０】また、本発明は、上記のバイアス制御回路
を備える電流スイッチ回路において、更に、外部の論理
回路から切替信号を入力して一対の入力端子に出力する
遅延回路を備えることを特徴とする電流スイッチ回路を
提供する。According to the present invention, the current switch circuit including the bias control circuit further includes a delay circuit that inputs a switching signal from an external logic circuit and outputs the signal to a pair of input terminals. A current switch circuit is provided.
【００２１】遅延回路は、バイアス回路における切替信
号の入力とバイアス電流の出力の間の応答遅延時間と等
しい遅延時間を有することが望ましい。Preferably, the delay circuit has a delay time equal to a response delay time between the input of the switching signal and the output of the bias current in the bias circuit.
【００２２】[0022]
【発明の実施の形態】図１に、第１の実施の形態である
電流スイッチ回路１００を示す。電流スイッチ（ＣＳ）
１１０と定電流源のバイアス回路（ＢＳ）１２０からな
る基本的な電流スイッチ回路に対し、第１の実施の形態
では、電流スイッチ１１０の複製回路を用いたクロスポ
イント制御回路（ＣＣ）１３０を電流スイッチ１１０の
前段に設けている。FIG. 1 shows a current switch circuit 100 according to a first embodiment. Current switch (CS)
In the first embodiment, a cross point control circuit (CC) 130 using a duplicated circuit of the current switch 110 is connected to a basic current switch circuit including a bias circuit (BS) 120 as a constant current source. It is provided before the switch 110.
【００２３】クロスポイント制御回路１３０は、トラン
ジスタＮ１、Ｎ２のゲート０７、０８に入力される信号
のクロスポイントを調整し、ノード１０の電位が切換時
に変動しないようにする。具体的には、電流スイッチ１
１０の複製回路を用いて、ノード０７、０８の電位の一
方がＶＤＤで他方がＧＮＤになっている時のノード１０
の電位と、ノード０７、０８の電位が等しい、即ち、ク
ロスポイント状態でのノード１０の電位が等しくなるよ
うに、クロスポイント状態におけるノード０７、０８の
電位を調整する。The cross point control circuit 130 adjusts the cross points of the signals input to the gates 07 and 08 of the transistors N1 and N2 so that the potential of the node 10 does not change during switching. Specifically, the current switch 1
Node 10 when one of the potentials of nodes 07 and 08 is at VDD and the other is at GND using the replica circuit of FIG.
The potential of the nodes 07 and 08 in the crosspoint state is adjusted so that the potential of the node 07 and the potential of the nodes 07 and 08 are equal, that is, the potential of the node 10 in the crosspoint state.
【００２４】これにより、電流スイッチ１１０における
切換時の電流変動が抑制され、結果として電流スイッチ
回路１００のスイッチングノイズが低減するという効果
が得られる。As a result, the current fluctuation at the time of switching in the current switch 110 is suppressed, and as a result, the switching noise of the current switch circuit 100 is reduced.
【００２５】図２にクロスポイント制御回路１３０の具
体的な回路図を示す。クロスポイント制御回路１３０
は、電流スイッチ１１０の複製回路（ＲＰ）２１１、２
１２と、それら複製回路の電流源のドレイン電位１１、
１２を比較するための演算増幅器（ＡＰ）２２０と、演
算増幅器２２０からの出力１３を受けてクロスポイント
を変化させることの出来るバッファ回路（ＢＦ）２３
１、２３２、２３３と、信号０１、０２のクロスポイン
トの電位と等しい電位を発生するための分圧抵抗（Ｒ）
２４１、２４２と、発振防止用の抵抗（Ｒ）２５０とか
ら構成される。FIG. 2 is a specific circuit diagram of the cross point control circuit 130. Crosspoint control circuit 130
Are the replica circuits (RP) 211, 2 of the current switch 110,
12 and the drain potentials 11 of the current sources of the duplicated circuits,
12 and a buffer circuit (BF) 23 capable of receiving the output 13 from the operational amplifier 220 and changing the cross point.
1, 232, 233 and a voltage dividing resistor (R) for generating a potential equal to the potential of the cross point of the signals 01, 02
241, 242 and a resistor (R) 250 for preventing oscillation.
【００２６】バッファ回路２３１、２３２、２３３は回
路定数が等しくいずれも同じ機能を有する。その機能を
バッファ回路２３１を用いて説明すると、ＰＭＯＳトラ
ンジスタＰ１及びＮＭＯＳトランジスタＮ１０からなる
通常のインバータのドレインにＮＭＯＳトランジスタＮ
９からなる可変抵抗を直列に挿入し、Ｎ９とＰ１の接続
点を出力としている。Ｎ９はゲート電位１４によりソー
ス−ドレイン間の抵抗値が変化するように動作し、ゲー
ト電位１４が高いと抵抗値が低く、ゲート電位１４が低
いと抵抗値が高くなる。The buffer circuits 231, 232, and 233 have equal circuit constants and all have the same function. The function will be described using a buffer circuit 231. The drain of an ordinary inverter including a PMOS transistor P1 and an NMOS transistor N10 is connected to an NMOS transistor N1.
9 are inserted in series, and the connection point between N9 and P1 is output. N9 operates so that the resistance value between the source and the drain changes depending on the gate potential 14. The resistance value is low when the gate potential 14 is high, and the resistance value is high when the gate potential 14 is low.
【００２７】ノード０１の電位がＶＤＤ／２、即ち、ク
ロスポイントでの電圧である場合を考えると、ノード０
７の電位はＮ１０とＮ９の直列抵抗と、Ｐ１の抵抗との
比で決まる。例えば、Ｎ９の抵抗が小さくなると０７の
電位は下がり、逆にＮ９の抵抗が大きくなると０７の電
位は高くなる。従って、ノード１３または１４の電位が
高くなるとノード０７の電位は低くなり、逆にノード１
３または１４の電位が低くなるとノード０７の電位は高
くなる。ノード０８についても同様に動作するので、こ
れらノード０７、０８の電位がクロスポイントでの電位
となる。Considering the case where the potential of the node 01 is VDD / 2, that is, the voltage at the cross point, the node 0
The potential of 7 is determined by the ratio of the series resistance of N10 and N9 to the resistance of P1. For example, as the resistance of N9 decreases, the potential of 07 decreases, and conversely, as the resistance of N9 increases, the potential of 07 increases. Therefore, when the potential of the node 13 or 14 increases, the potential of the node 07 decreases, and
When the potential of 3 or 14 decreases, the potential of node 07 increases. Since the same operation is performed for the node 08, the potentials of the nodes 07 and 08 become the potentials at the cross points.
【００２８】図１のところで述べたように、ノード０
７、０８の電位の一方がＶＤＤで他方がＧＮＤになって
いる時のノード１０の電位と、ノード０７、０８の電位
が等しい状態即ちクロスポイント状態でのノード１０の
電位が等しくなるようにするには、バッファ回路２３
１、２３２、２３３の複製回路と、電流スイッチ１１０
の複製回路を用いて帰還回路を構成することで可能とな
る。As described with reference to FIG.
The potential of the node 10 when one of the potentials 7, 08 is VDD and the other is GND is equal to the potential of the nodes 07, 08, that is, the potential of the node 10 in the cross point state. Has a buffer circuit 23
1, 232, 233 duplicated circuit and current switch 110
This can be achieved by forming a feedback circuit using the duplicated circuit.
【００２９】図２では、バッファ回路２３２及び２３３
はバッファ回路２３１と同じ回路構成である。複製回路
２１１は電流スイッチ１１０と同じ回路構成である。複
製回路２１２はトランジスタＮ８がトランジスタＮ３と
同じ回路定数であり、トランジスタＮ７がトランジスタ
Ｎ１又はＮ２と同じ回路定数である。In FIG. 2, the buffer circuits 232 and 233
Has the same circuit configuration as the buffer circuit 231. The duplication circuit 211 has the same circuit configuration as the current switch 110. In the replica circuit 212, the transistor N8 has the same circuit constant as the transistor N3, and the transistor N7 has the same circuit constant as the transistor N1 or N2.
【００３０】次にクロスポイント制御回路１３０の動作
を説明する。Next, the operation of the cross point control circuit 130 will be described.
【００３１】バッファ回路２３３の入力１６に抵抗２４
１、２４２によってノード０１、０２のクロスポイント
電位すなわちＶＤＤ／２を与えると、ノード１５の電位
はノード０７、０８のクロスポイント電位と等しいこと
になる。従って、ノード０７、０８がクロスポイント状
態であるときのノード１０の電位は、ノード１５の電位
を複製回路２１１のスイッチＮ４、Ｎ５に入力した時の
複製回路２１１のノード１１の電位と等しくなる。A resistor 24 is connected to the input 16 of the buffer circuit 233.
When the cross-point potential of nodes 01 and 02, that is, VDD / 2, is applied by 1 and 242, the potential of node 15 is equal to the cross-point potential of nodes 07 and 08. Therefore, the potential of the node 10 when the nodes 07 and 08 are in the cross point state becomes equal to the potential of the node 11 of the duplication circuit 211 when the potential of the node 15 is input to the switches N4 and N5 of the duplication circuit 211.
【００３２】また、ノード０７、０８の電位の一方がＶ
ＤＤで他方がＧＮＤになっている時のノード１０の電位
は、一方はオフしているのでその電流経路を取り除いた
構成すなわち複製回路２１２の構成におけるノード１２
の電位と等しくなる。ここで、Ｎ４、Ｎ５、Ｎ７のドレ
インはＶＤＤに接続してあるが、これは各ドレイン電流
は夫々のドレイン電圧にほとんど依存しないからであ
る。ドレイン電圧の影響が大きい場合は、電流スイッチ
１１０の出力端子０３、０４の電圧に等しくなるように
Ｎ４、Ｎ５、Ｎ７とＶＤＤの間に抵抗を挿入するなどす
ればよいことになる。One of the potentials at nodes 07 and 08 is V
The potential of the node 10 when the other is GND in the DD is the node 12 in the configuration in which the current path is removed, that is, the configuration of the duplication circuit 212 because one is off.
Of the potential. Here, the drains of N4, N5 and N7 are connected to VDD because each drain current hardly depends on the respective drain voltage. When the influence of the drain voltage is large, a resistor may be inserted between N4, N5, N7 and VDD so as to be equal to the voltage of the output terminals 03 and 04 of the current switch 110.
【００３３】ノード１１、１２の電位は演算増幅器２２
０で比較され、出力１３からバッファ回路２３３、ノー
ド１５、複製回路２１１を介して、ノード１１の電位に
帰還される。例えば、ノード１１の電位がノード１２の
電位より高い場合は、ノード１３の電位が上がりノード
１５の電位すなわち０７、０８のクロスポイント電位が
下がる。ノード１５の電位が下がると複製回路２１１に
よってノード１１の電位が下がる。このような負帰還動
作により、ノード１１、１２の電位が等しくなるよう
に、クロスポイント電位およびノード１３、１４の電位
が制御される。The potentials at the nodes 11 and 12 are
The output 13 is fed back to the potential of the node 11 via the buffer circuit 233, the node 15, and the copy circuit 211. For example, when the potential of the node 11 is higher than the potential of the node 12, the potential of the node 13 increases and the potential of the node 15, that is, the cross-point potential of 07 and 08 decreases. When the potential of the node 15 decreases, the potential of the node 11 decreases by the duplication circuit 211. By such a negative feedback operation, the crosspoint potential and the potentials of the nodes 13 and 14 are controlled so that the potentials of the nodes 11 and 12 become equal.
【００３４】従って、電流スイッチ１１０においてＮ
１、Ｎ２の一方がオンしている状態から切換信号０７、
０８がクロスポイントを経由して切り換わり、逆にＮ
１、Ｎ２の他方がオンする状態に変化する場合におい
て、ノード１０の電圧変動が最小となるように動作して
Ｎ３の電流Ｉ１の変動が抑制され、結果として最小限の
スイッチングノイズで動作する。Therefore, in the current switch 110, N
1 and N2, the switching signal 07,
08 switches via the cross point and conversely N
When the other of N1 and N2 is turned on, the operation is performed so that the voltage fluctuation of the node 10 is minimized, the fluctuation of the current I1 of N3 is suppressed, and as a result, the operation is performed with the minimum switching noise.
【００３５】また、クロスポイント制御回路１３０は電
流スイッチ１１０の複製回路２１１、２１２を使用して
いるので、製造上のばらつきにより素子の特性が変化し
た場合でも、スイッチングノイズが最小になるように切
換信号０７、０８のクロスポイントを常に最適に制御す
るように動作する。Further, since the cross point control circuit 130 uses the duplicate circuits 211 and 212 of the current switch 110, switching is performed so that switching noise is minimized even when the characteristics of the element are changed due to manufacturing variations. It operates to always control the cross point of the signals 07 and 08 optimally.
【００３６】スイッチ切換時の各ノードの波形を図３に
示す。Ｉ１は定電流源の電流値を示しており、ノード１
０の電圧はスイッチとなるトランジスタのソース電圧を
示している。信号０１、０２として５００ＭＨｚの矩形
波を入力しており、クロスポイントはＶＤＤ／２となっ
ている。一方、切換信号０７、０８はクロスポイント制
御回路１３０によってクロスポイントがＶＤＤ／２より
高い最適の電位になるように制御されている。この時の
ノード１０の電位はほとんど変化しておらず、Ｎ３に流
れる電流Ｉ１の変動が抑制されてスイッチングノイズが
非常に小さくなっている。具体的には、図３においてＩ
１の平均電流が約１２０μＡの時にスイッチングノイズ
の２乗平均値はわずか約５．５μＡになっている。FIG. 3 shows the waveform of each node when the switch is switched. I1 indicates the current value of the constant current source, and
A voltage of 0 indicates a source voltage of a transistor serving as a switch. A 500 MHz rectangular wave is input as the signals 01 and 02, and the cross point is VDD / 2. On the other hand, the switching signals 07 and 08 are controlled by the cross point control circuit 130 so that the cross point has an optimum potential higher than VDD / 2. At this time, the potential of the node 10 hardly changes, the fluctuation of the current I1 flowing through N3 is suppressed, and the switching noise is extremely reduced. Specifically, in FIG.
When the average current of 1 is about 120 μA, the root mean square value of the switching noise is only about 5.5 μA.
【００３７】図４は、図３におけるノード１０の電圧波
形とＩ１の電流波形を従来例１及び２と比較するための
グラフであり、縦軸のスケールを電圧、電流とも図３の
場合より２倍に拡大している。従来例１は電流スイッチ
に入力される切換信号のクロスポイントをＶＤＤ／２と
した場合の波形であり、この場合、クロスポイントにお
いてスイッチが一旦両方ともオフになるように動作する
ため電流変動が極めて大きくなる。従来例２では電流ス
イッチに入力される切換信号のクロスポイントをＶＤＤ
にした場合の波形であり、従来例１と比較するとかなり
改善されているのが分かる。しかし、クロスポイントを
ＶＤＤにするのは必ずしも最適ではないので、本発明の
波形と比較するとノイズが大きい。なお、図４における
Ｉ１の電流ノイズの２乗平均は、定常電流：１２０μＡ
に対して、従来例１は約３３．３μＡ、従来例２は約
９．３μＡ、本発明は約５．５μＡである。FIG. 4 is a graph for comparing the voltage waveform of the node 10 and the current waveform of I1 in FIG. 3 with those of the prior arts 1 and 2. It has doubled. Conventional example 1 has a waveform when the cross point of the switching signal input to the current switch is set to VDD / 2. In this case, since the switches are both turned off once at the cross point, the current fluctuation is extremely small. growing. In the conventional example 2, the cross point of the switching signal input to the current switch is set to VDD.
, And it can be seen that the waveform is considerably improved as compared with the conventional example 1. However, since it is not always optimal to set the cross point to VDD, noise is large as compared with the waveform of the present invention. The mean square of the current noise of I1 in FIG. 4 is a steady-state current of 120 μA.
In contrast, Conventional Example 1 is about 33.3 μA, Conventional Example 2 is about 9.3 μA, and the present invention is about 5.5 μA.
【００３８】次に、本発明の第２の実施の形態である電
流スイッチ回路５００の構成を図５を参照して説明す
る。Next, the configuration of a current switch circuit 500 according to a second embodiment of the present invention will be described with reference to FIG.
【００３９】電流スイッチ５１０と定電流源のバイアス
回路５２０からなる基本的な電流スイッチ回路に対し、
第２の実施の形態では、バイアス回路５２０に代わって
バイアス制御回路（ＢＣ）５３０を電流スイッチ５１０
のバイアス回路となるようにしている。バイアス制御回
路５３０は電流スイッチ５１０の複製回路を用いる。For a basic current switch circuit comprising a current switch 510 and a bias circuit 520 for a constant current source,
In the second embodiment, a bias control circuit (BC) 530 is replaced with a current switch 510 instead of the bias circuit 520.
Of the bias circuit. As the bias control circuit 530, a duplicate circuit of the current switch 510 is used.
【００４０】バイアス制御回路５３０は、従来の切換信
号０１、０２及び従来のバイアス信号０５を受けてバイ
アス信号０６を出力する。バイアス信号０６はトランジ
スタＮ３からなる電流源の電流値が常に一定になるよう
に制御された信号である。バイアス制御回路５３０によ
り、電流スイッチにおける切換時の電流変動が抑制され
てスイッチングノイズが低減するという効果が得られ
る。The bias control circuit 530 receives the conventional switching signals 01 and 02 and the conventional bias signal 05 and outputs a bias signal 06. The bias signal 06 is a signal controlled so that the current value of the current source including the transistor N3 is always constant. By the bias control circuit 530, an effect is obtained that the current fluctuation at the time of switching in the current switch is suppressed and the switching noise is reduced.
【００４１】バイアス制御回路５３０について図６を参
照してより具体的に説明する。バイアス制御回路５３０
は、電流スイッチ５１０の複製回路６１０と、複製回路
６１０から出力される電流を伝達および加減算するため
のカレントミラーＰ４、Ｐ５、Ｐ６、Ｐ７と、定電流源
Ｎ１８、Ｎ１９から構成されている。The bias control circuit 530 will be described more specifically with reference to FIG. Bias control circuit 530
Comprises a duplication circuit 610 of the current switch 510, current mirrors P4, P5, P6, P7 for transmitting and adding / subtracting the current output from the duplication circuit 610, and constant current sources N18, N19.
【００４２】バイアス制御回路５３０の動作について説
明する。まず、切換信号０１、０２のどちらか一方がＶ
ＤＤで他方がＧＮＤとなっている場合を考え、その時の
Ｉ１、Ｉ２の電流値をＩ０とする。複製回路６１０の定
電流源Ｎ１７に流れる電流Ｉ２は、スイッチＮ１５、Ｎ
１６を介してＰ４に流れる。Ｐ４とＰ５は同サイズのカ
レントミラーとなっており、従ってＰ５のドレイン電流
はＩ２に等しくなる。ここでもう一つの定電流源Ｎ１８
に流れる電流Ｉ３をＩ０の２倍となるように設計してお
くと、Ｉ３はＰ５とＰ６のドレイン電流の和に等しいの
で、Ｉ３からＰ５のドレイン電流を引いたもの、すなわ
ち（２×Ｉ０−Ｉ２）がＰ６のドレイン電流と等しくな
る。Ｐ６とＰ７は同サイズのカレントミラーであり、Ｐ
６のドレイン電流はＰ７を介してＮ１９に流れる。従っ
て、Ｎ１９のドレイン電流Ｉ４は（２×Ｉ０−Ｉ２）に
等しくなり、Ｎ１９とＮ３を同一サイズのカレントミラ
ーで構成しているので、Ｉ４はＩ１と等しくなる。The operation of the bias control circuit 530 will be described. First, one of the switching signals 01 and 02 is V
Consider the case where the other is GND in DD, and the current values of I1 and I2 at that time are defined as I0. The current I2 flowing through the constant current source N17 of the duplication circuit 610 is determined by the switches N15 and N
It flows to P4 via 16. P4 and P5 are current mirrors of the same size, so that the drain current of P5 is equal to I2. Here, another constant current source N18
Is designed to be twice as large as I0, since I3 is equal to the sum of the drain currents of P5 and P6, the value obtained by subtracting the drain current of P5 from I3, that is, (2 × I0− I2) becomes equal to the drain current of P6. P6 and P7 are current mirrors of the same size.
The drain current of No. 6 flows to N19 via P7. Accordingly, the drain current I4 of N19 is equal to (2 × I0−I2), and I4 is equal to I1 because N19 and N3 are formed by current mirrors of the same size.
【００４３】ここで、切換信号０１、０２がクロスポイ
ント電位ＶＤＤ／２になると、ノード１０および１５の
電位が下がり、Ｉ１及びＩ２の電流が減少するように動
作するが、Ｉ１に関しては以下に述べる負帰還動作によ
り電流の減少が抑制される。まず、Ｉ２が減少し、Ｉ４
＝（２×Ｉ０−Ｉ２）なので、Ｉ２が減少した分：ΔＩ
２だけＩ４が増加する。これによりＮ３の電流：Ｉ１が
減少しようとしていた電流分：ΔＩ２だけ増加するよう
に、ノード０６の電圧が高くなり、切換時のＩ１の電流
変動を抑制し、スイッチングノイズを低減するように動
作することになる。Here, when the switching signals 01 and 02 reach the cross point potential VDD / 2, the potentials of the nodes 10 and 15 decrease and the currents of I1 and I2 decrease, but I1 will be described below. The negative feedback operation suppresses a decrease in current. First, I2 decreases and I4
= (2 × I0−I2), so that I2 is reduced: ΔI
I4 increases by two. As a result, the voltage of the node 06 is increased so that the current of N3: I1 is increased by the current that is about to decrease: ΔI2, so that the current fluctuation of I1 at the time of switching is suppressed and the switching noise is reduced. Will be.
【００４４】図７に、本発明の第３の実施の形態である
電流スイッチ回路７００の構成を示す。電流スイッチ回
路７００は図５に示した電流スイッチ回路５００の構成
に更に遅延回路（ＤＬ）７４０を切換信号経路上に挿入
した構成となっている。FIG. 7 shows a configuration of a current switch circuit 700 according to a third embodiment of the present invention. The current switch circuit 700 has a configuration in which a delay circuit (DL) 740 is further inserted on the switching signal path in addition to the configuration of the current switch circuit 500 shown in FIG.
【００４５】遅延回路７４０はバイアス制御回路７３０
と動作遅延時間が等しい回路であり、従来の切換信号０
１、０２をバイアス制御回路７３０の動作遅延時間だけ
遅らせた切換信号０７、０８を生成する。このため、制
御されたバイアス信号０６と切換信号０７、０８が電流
スイッチ７１０に入力されるタイミングが一致し、トラ
ンジスタＮ３からなる電流源の電流値が常に一定にな
る。The delay circuit 740 includes a bias control circuit 730
And the operation delay time are equal to each other.
The switching signals 07 and 08 are generated by delaying 1, 02 by the operation delay time of the bias control circuit 730. Therefore, the timing at which the controlled bias signal 06 and the switching signals 07 and 08 are input to the current switch 710 coincides, and the current value of the current source including the transistor N3 is always constant.
【００４６】これにより、切換信号の変化が急峻な場合
でも、電流スイッチ７１０における切換時の電流変動が
抑制され、結果としてスイッチングノイズが低減すると
いう効果が得られる。Thus, even when the change of the switching signal is steep, the current fluctuation at the time of switching in the current switch 710 is suppressed, and as a result, the effect of reducing the switching noise is obtained.
【００４７】図８はバイアス制御回路７３０をより具体
的に示した回路図である。基本的構成及び動作はバイア
ス制御回路５３０と同様であるが、電流スイッチ７１０
への切換信号は、バイアス制御回路７３０に入力される
切換信号０１、０２を遅延回路７４０で一定時間遅延さ
せた信号となるようにしている。遅延回路７４０の遅延
時間は、バイアス制御回路７３０におけるノード０１、
０２の信号からノード０６の信号が反応するまでの動作
時間に等しくなるように設計しておく。これによって電
流スイッチ７１０に入力される切換信号とバイアス信号
のタイミングが一致した状態となり、切換信号の変化が
急峻な場合でもスイッチングノイズを低減することが出
来る。遅延回路７４０はインバータで構成し段数を変え
ることで時間調整を行うなどすれば可能である。FIG. 8 is a circuit diagram showing the bias control circuit 730 more specifically. The basic configuration and operation are the same as those of the bias control circuit 530, but the current switch 710
The switching signal is set to a signal obtained by delaying the switching signals 01 and 02 input to the bias control circuit 730 by the delay circuit 740 for a predetermined time. The delay time of the delay circuit 740 is determined by the node 01 in the bias control circuit 730,
It is designed to be equal to the operation time from the signal of 02 to the signal of node 06 reacting. As a result, the timing of the switching signal input to the current switch 710 coincides with the timing of the bias signal, and the switching noise can be reduced even when the change of the switching signal is sharp. The delay circuit 740 can be formed by using an inverter and adjusting the time by changing the number of stages.
【００４８】[0048]
【発明の効果】本発明の第１の実施の形態の電流スイッ
チ回路では、切換信号のクロスポイントを制御するよう
なクロスポイント制御回路を設けることにより、電流切
換時の定電流源の電流変動を抑え、スイッチングノイズ
を低減することが出来るという効果がある。In the current switch circuit according to the first embodiment of the present invention, by providing a cross point control circuit for controlling the cross point of the switching signal, the current fluctuation of the constant current source at the time of current switching is reduced. Thus, there is an effect that the switching noise can be reduced.
【００４９】クロスポイント制御回路は電流スイッチ回
路の複製回路を使用しているので、製造ばらつき等によ
り素子の特性が変動した場合でも、スイッチングノイズ
が最小となるようにクロスポイントを常に最適に制御す
ることが出来るという効果もある。Since the cross point control circuit uses a duplicated circuit of the current switch circuit, the cross point is always optimally controlled so as to minimize the switching noise even when the characteristics of the element fluctuate due to manufacturing variations or the like. There is also an effect that can be done.
【００５０】また、本発明の第２の実施の形態によれ
ば、電流スイッチ回路において定電流源のバイアスを制
御するようなバイアス制御回路を設けることにより、電
流切換時の定電流源の電流変動を抑え、スイッチングノ
イズを低減することが出来るという効果がある。Further, according to the second embodiment of the present invention, by providing a bias control circuit for controlling the bias of the constant current source in the current switch circuit, the current fluctuation of the constant current source at the time of current switching is provided. And the switching noise can be reduced.
【００５１】バイアス制御回路は電流スイッチ回路の複
製回路を使用しているので、製造ばらつき等により素子
の特性が変動した場合でも、スイッチングノイズが最小
となるように定電流源のバイアスをを常に最適に制御す
ることが出来るという効果もある。Since the bias control circuit uses a duplicated circuit of the current switch circuit, the bias of the constant current source is always optimized so as to minimize the switching noise even if the characteristics of the element fluctuate due to manufacturing variations. There is also an effect that it can be controlled to
【００５２】更に、本発明の第３の実施の形態によれ
ば、バイアス制御回路の動作遅延時間と等しい遅延回路
を切換信号の経路上に挿入し、バイアス制御回路と切換
信号の同期を取ることで、さらにスイッチングノイズの
低減を大きくするという効果がある。Further, according to the third embodiment of the present invention, a delay circuit equal to the operation delay time of the bias control circuit is inserted on the path of the switching signal to synchronize the switching signal with the bias control circuit. This has the effect of further increasing the reduction of switching noise.
【００５３】以上、本発明を実施の形態に基づいて説明
したが、本発明はこれに限定されるものではなく、当業
者の通常の知識の範囲内でその変更や改良が可能である
ことは勿論である。Although the present invention has been described based on the embodiments, the present invention is not limited to these embodiments, and it is understood that changes and improvements can be made within the ordinary knowledge of those skilled in the art. Of course.
【図１】本発明の第１の実施の形態である電流スイッチ
回路１００の機能ブロック図である。FIG. 1 is a functional block diagram of a current switch circuit 100 according to a first embodiment of the present invention.
【図２】電流スイッチ回路１００のクロスポイント制御
回路１３０の機能ブロック図である。FIG. 2 is a functional block diagram of a cross point control circuit 130 of the current switch circuit 100.
【図３】スイッチ切換時の各ノードの波形を示すグラフ
である。FIG. 3 is a graph showing a waveform of each node when a switch is switched.
【図４】図３におけるノード１０の電圧波形とＩ１の電
流波形を従来例１及び２と比較するためのグラフであ
る。4 is a graph for comparing the voltage waveform of a node 10 and the current waveform of I1 in FIG. 3 with those of Conventional Examples 1 and 2. FIG.
【図５】本発明の第２の実施の形態である電流スイッチ
回路５００の機能ブロック図である。FIG. 5 is a functional block diagram of a current switch circuit 500 according to a second embodiment of the present invention.
【図６】電流スイッチ回路５００のバイアス制御回路５
３０の機能ブロック図である。FIG. 6 shows a bias control circuit 5 of the current switch circuit 500.
FIG. 30 is a functional block diagram of 30.
【図７】本発明の第３の実施の形態である電流スイッチ
回路７００の機能ブロック図である。FIG. 7 is a functional block diagram of a current switch circuit 700 according to a third embodiment of the present invention.
【図８】電流スイッチ回路７００のバイアス制御回路７
３０及び遅延回路の機能ブロック図である。FIG. 8 shows a bias control circuit 7 of the current switch circuit 700.
FIG. 3 is a functional block diagram of a delay circuit and a delay circuit;
【図９】従来の電流スイッチ回路９００の機能ブロック
図である。FIG. 9 is a functional block diagram of a conventional current switch circuit 900.
１００、５００、７００、９００ 電流スイッチ回路 １１０、５１０、７１０、９１０ 電流スイッチ（Ｃ
Ｓ） １２０、５２０、７２０、９２０ バイアス回路（Ｂ
Ｓ） １３０ クロスポイント制御回路（ＣＣ） ２１１、２１２、６１０ 複製回路（ＲＰ） ２３１、２３２、２３３ バッファ回路（ＢＦ） ２４１、２４２、２５０ 抵抗（Ｒ） ５３０、７３０ バイアス制御回路（ＢＣ） ７４０ 遅延回路100, 500, 700, 900 Current switch circuit 110, 510, 710, 910 Current switch (C
S) 120, 520, 720, 920 Bias circuit (B
S) 130 Cross-point control circuit (CC) 211, 212, 610 Duplication circuit (RP) 231, 232, 233 Buffer circuit (BF) 241, 242, 250 Resistance (R) 530, 730 Bias control circuit (BC) 740 Delay circuit
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70 Continuation of front page (58) Field surveyed (Int.Cl. 7 , DB name) H03K 17/00-17/70
Claims (7)
有し、前記一対の入力端子にそれぞれに第１の電極を接
続されると共に、第２の電極を共通に接続された一対の
トランジスタを備え、前記一対の入力端子に入力される
切替信号に応じて前記一対の出力端子の一方に出力先を
切り替える電流スイッチと、定電流源のバイアス回路と
からなる電流スイッチ回路において、更に、 外部の論理回路から相補信号を入力されて前記切替信号
を出力する回路であり、前記相補信号の両方の電位が等
しいときの前記第２の電極の電位を電位甲とし、前記相
補信号のいずれか一方のみがハイであるときの前記第２
の電極の電位を電位乙として、前記電位甲と前記電位乙
とを一致させるクロスポイント制御回路を備えることを
特徴とする電流スイッチ回路。1. A pair of transistors having a pair of input terminals and a pair of output terminals, a first electrode being connected to each of the pair of input terminals, and a second electrode being commonly connected. A current switch that switches an output destination to one of the pair of output terminals in accordance with a switching signal input to the pair of input terminals, and a bias circuit of a constant current source. A complementary signal is input from the logic circuit of (a) to output the switching signal, and both potentials of the complementary signal are equal.
When the potential of the second electrode is new, the potential
The second signal when only one of the complementary signals is high
The potential of the electrode of
A current switch circuit comprising a cross point control circuit for matching
て、前記クロスポイント制御回路は、 前記切替信号の両方の電位が等しい時の前記電流スイッ
チと等しい回路定数を有する第１の複製回路と、前記切
替信号のいずれか一方のみがハイである時の前記電流ス
イッチと等しい回路定数を有する第２の複製回路と、前
記第１及び第２の複製回路の出力を一致させる負帰還回
路とを備えることを特徴とする電流スイッチ回路。2. The current switch circuit according to claim 1, wherein the cross point control circuit comprises: a first duplicated circuit having a circuit constant equal to that of the current switch when both potentials of the switching signal are equal; A second duplication circuit having a circuit constant equal to the current switch when only one of the switching signals is high; and a negative feedback circuit for matching outputs of the first and second duplication circuits. A current switch circuit characterized by the above-mentioned.
有し、前記一対の入力端子にそれぞれに第１の電極を接
続されると共に、第２の電極を共通に接続される一対の
トランジスタである第１及び第２のトランジスタと、前
記第２の電極に一方の電極を接続される第３のトランジ
スタを備える電流スイッチ回路において、前記一対の入力端子に入力される入力信号の電位が等し
いときの前記第２の電極の電位を電位甲とし、前記一対
の入力端子に入力される入力信号のいずれか一方のみが
ハイのときの前記第２の電極の電位を電位乙として、前
記電位甲と前記電位乙とが同じになるように 前記第３の
トランジスタのゲート電圧を制御することを特徴とする
電流スイッチ回路。3. A pair of transistors having a pair of input terminals and a pair of output terminals, a first electrode being connected to each of the pair of input terminals, and a second electrode being commonly connected. In a current switch circuit including first and second transistors, and a third transistor having one electrode connected to the second electrode, potentials of input signals input to the pair of input terminals are equal. I
The potential of the second electrode at the time
Only one of the input signals
The potential of the second electrode when high is taken as potential
A current switch circuit , wherein a gate voltage of the third transistor is controlled so that the potential is the same as the potential B.
備え、外部の論理回路から切替信号を入力する電流スイ
ッチ回路であり、前記電流スイッチは、一対の入力端子
及び一対の出力端子とを有し、前記一対の入力端子に第
１の電極を接続されると共に、第２の電極を共通に接続
される一対のトランジスタである第１及び第２のトラン
ジスタと、前記第２の電極に一の電極を接続される第３
のトランジスタを備える電流スイッチ回路において、更
に、前記一対の入力端子に入力される入力信号の電位が等し
いときの前記第２の電極の電位を電位甲とし、前記一対
の入力端子に入力される入力信号のいずれか一方のみが
ハイのときの前記第２の電極の電位を電位乙として、前
記電位甲と前記電位乙とが同じになるように、 前記バイ
アス回路から入力されるバイアス信号の電位を、前記切
替信号に応じて制御して、前記第３のトランジスタのゲ
ート電極に出力する回路であるバイアス制御回路を備え
ることを特徴とする電流スイッチ回路。4. A current switch circuit comprising a current switch and a bias circuit of a constant power supply, and receiving a switching signal from an external logic circuit, wherein the current switch has a pair of input terminals and a pair of output terminals. A first electrode connected to the pair of input terminals and a pair of transistors connected in common to the second electrode, a first transistor and a second transistor, and one electrode connected to the second electrode. Third connected
In the current switch circuit including the transistors of the above , further, the potentials of the input signals input to the pair of input terminals are equal.
The potential of the second electrode at the time
Only one of the input signals
The potential of the second electrode when high is taken as potential
A circuit that controls the potential of a bias signal input from the bias circuit in accordance with the switching signal and outputs the same to the gate electrode of the third transistor so that the potential is the same as the potential B. A current switch circuit, comprising: a bias control circuit.
て、前記バイアス制御回路は、 前記電流スイッチと等しい回路定数を有し、前記バイア
ス回路から入力される電流値Ｉ０が流れるトランジスタ
Ａを有する複製回路と、 予め前記Ｉ０の２倍の電流が流れるように設計されたト
ランジスタＢと、 前記トランジスタＢに流れる電流値と前記トランジスタ
Ａに流れる電流値の差に等しい電流値が流れるトランジ
スタＣとを備えることを特徴とする電流スイッチ回路。5. The current switch circuit according to claim 4, wherein said bias control circuit has a circuit constant equal to that of said current switch, and has a transistor A through which a current value I0 inputted from said bias circuit flows. A transistor B designed to flow twice the current of I0 in advance, and a transistor C flowing a current equal to the difference between the current flowing through the transistor B and the current flowing through the transistor A. A current switch circuit characterized by the above-mentioned.
スイッチ回路において、更に、前記外部の論理回路から
前記切替信号を入力して前記一対の入力端子に出力する
遅延回路を備えることを特徴とする電流スイッチ回路。6. The current switch circuit according to claim 4, further comprising a delay circuit that inputs the switching signal from the external logic circuit and outputs the switching signal to the pair of input terminals. Characterized current switch circuit.
て、前記遅延回路は、前記バイアス回路における切替信
号の入力とバイアス電流の出力の間の応答遅延時間と等
しい遅延時間を有することを特徴とする電流スイッチ回
路。7. The current switch circuit according to claim 6, wherein the delay circuit has a delay time equal to a response delay time between a switching signal input and a bias current output in the bias circuit. Current switch circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27321098A JP3194430B2 (en) | 1998-09-28 | 1998-09-28 | Current switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27321098A JP3194430B2 (en) | 1998-09-28 | 1998-09-28 | Current switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101410A JP2000101410A (en) | 2000-04-07 |
| JP3194430B2 true JP3194430B2 (en) | 2001-07-30 |
Family
ID=17524642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27321098A Expired - Fee Related JP3194430B2 (en) | 1998-09-28 | 1998-09-28 | Current switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3194430B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5245145B2 (en) * | 2009-01-28 | 2013-07-24 | 株式会社村田製作所 | Noise countermeasures |
-
1998
- 1998-09-28 JP JP27321098A patent/JP3194430B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000101410A (en) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118318A (en) | Self biased differential amplifier with hysteresis | |
| JP3260615B2 (en) | Voltage controlled oscillator | |
| JP2559931B2 (en) | CMOS receiver input interface circuit | |
| US7078943B2 (en) | Series terminated CMOS output driver with impedance calibration | |
| US4853654A (en) | MOS semiconductor circuit | |
| US5909127A (en) | Circuits with dynamically biased active loads | |
| JP3574162B2 (en) | Comparator circuit for comparing a pair of input signals and method therefor | |
| US4992755A (en) | Transistor circuit | |
| US6531914B2 (en) | Internal voltage generation circuit | |
| JPH11353045A (en) | Band gap type reference voltage generating circuit | |
| US5929679A (en) | Voltage monitoring circuit capable of reducing power dissipation | |
| JP3234732B2 (en) | Level conversion circuit | |
| US5543745A (en) | Voltage controlled current source and bias generation circuit using such current source | |
| KR100393693B1 (en) | Amplifier stage with switchable gain and reduced distortion | |
| JP3550868B2 (en) | Variable delay circuit | |
| US7218169B2 (en) | Reference compensation circuit | |
| JP2591981B2 (en) | Analog voltage comparator | |
| JPH0334566A (en) | Cmos-ecl output buffer circuit | |
| JP3194430B2 (en) | Current switch circuit | |
| US7501873B2 (en) | Digitally controlled threshold adjustment circuit | |
| US6529036B1 (en) | Low noise, reduced swing differential output buffer design | |
| US6236255B1 (en) | Output impedance adjustment circuit | |
| US6593769B1 (en) | Differential, reduced swing buffer design | |
| GB2209254A (en) | Current minor amplifier with reduced supply voltage sensitivity | |
| JPH07336216A (en) | Voltage controlled oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010502 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090601 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140601 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |