JP3192539B2 - Linearizer - Google Patents
LinearizerInfo
- Publication number
- JP3192539B2 JP3192539B2 JP33682993A JP33682993A JP3192539B2 JP 3192539 B2 JP3192539 B2 JP 3192539B2 JP 33682993 A JP33682993 A JP 33682993A JP 33682993 A JP33682993 A JP 33682993A JP 3192539 B2 JP3192539 B2 JP 3192539B2
- Authority
- JP
- Japan
- Prior art keywords
- pass
- pass filters
- output
- filter
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、周波数検波による復
調回路を構成するリニアライザに関し、特に、２つの全
域通過ディジタルフィルタからなる９０度ディジタル移
相器を用いたリニアライザに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a linearizer constituting a demodulation circuit based on frequency detection, and more particularly to a linearizer using a 90-degree digital phase shifter including two all-pass digital filters.
【０００２】[0002]
【従来の技術】従来のＳＳＢ（Single Side Band）を改
良したものとして、ＲＺ−ＳＳＢ（Real Zero SSB ）方
式が提案されている。このＲＺ−ＳＳＢ（Real Zero SS
B ）方式は、従来のＳＳＢ方式と比較すると、ＡＧＣ
（自動利得制御）回路やＡＦＣ（自動周波数制御）回路
が不要になることや、フェージングに強い等の特徴を有
する。2. Description of the Related Art As an improvement of a conventional SSB (Single Side Band), an RZ-SSB (Real Zero SSB) system has been proposed. This RZ-SSB (Real Zero SS
B) Compared with the conventional SSB method, the AGC method
(Automatic gain control) circuit and AFC (automatic frequency control) circuit are not required, and they are resistant to fading.
【０００３】ここで、ＲＺ−ＳＳＢ方式について説明す
る。Here, the RZ-SSB method will be described.
【０００４】帯域制限された信号をｇ（ｔ），そのヒル
ベルト変換をｇ＃（ｔ）とすると、全搬送波ＳＳＢのＬ
ＳＢ信号ｓ（ｔ）は次式で示される。[0004] Assuming that the band-limited signal is g (t) and its Hilbert transform is g # (t), the L of all carrier SSB is
The SB signal s (t) is represented by the following equation.
【０００５】[0005]
【数１】 ここで、Ａc とωc はそれぞれ搬送波の振幅と搬送波の
角周波数で、Ｍ（０≦Ｍ＜１）は変調指数である。(Equation 1) Here, A c and ω c are the amplitude of the carrier and the angular frequency of the carrier, respectively, and M (0 ≦ M <1) is the modulation index.
【０００６】式（１）より次式（２）〜（５）を求める
ことができる。The following equations (2) to (5) can be obtained from equation (1).
【０００７】[0007]
【数２】 式（２）に示す信号については、図６に示すような復調
回路によって復調することができる。(Equation 2) The signal shown in equation (2) can be demodulated by a demodulation circuit as shown in FIG.
【０００８】図６のリニアライザへの入力信号ν（ｔ）
は、The input signal ν (t) to the linearizer of FIG.
Is
【数３】 とＭ（＜１）のべき乗に展開できる。(Equation 3) And M (<1).
【０００９】ここで、Ｏ（Ｍ4 ）は、無視できるレベル
である４次以上の歪の総称を示し、以下、この無視でき
るレベルである４次以上の歪の総称をＯ（Ｍ4 ）と表
す。Here, O (M 4 ) indicates a generic term for fourth-order or higher order distortion that is a negligible level. Hereinafter, a generic term for fourth-order or higher order distortion that is negligible level is O (M 4 ). Represent.
【００１０】従来のヒルベルト変換器を用いたリニアラ
イザの出力ｙ（ｔ）は、次式のように表される。The output y (t) of the linearizer using the conventional Hilbert transformer is expressed by the following equation.
【００１１】[0011]
【数４】 理論的には、このリニアライザに信号ν（ｔ）が入力さ
れた場合、出力ｙ（ｔ）は次式のようになり、ヒルベル
ト変換された原信号ｇ＃（ｔ）と無視できるレベルであ
る４次以上の歪みの総称Ｏ（Ｍ4 ）が出力される。(Equation 4) Theoretically, when the signal ν (t) is input to this linearizer, the output y (t) is as follows, and the original signal g # (t) after the Hilbert transform is negligible. A generic term O (M 4 ) of the second or higher distortion is output.
【００１２】[0012]
【数５】 このリニアライザは、例えば、図７のように構成され
る。(Equation 5) This linearizer is configured, for example, as shown in FIG.
【００１３】[0013]
【発明が解決しようとする課題】図７に示すリニアライ
ザはヒルベルト変換器を用いているが、ヒルベルト変換
器の設計はかなり困難であり、図７に示す回路は実際に
は非常に複雑な構成になる。Although the linearizer shown in FIG. 7 uses a Hilbert converter, the design of the Hilbert converter is quite difficult, and the circuit shown in FIG. 7 has a very complicated configuration in practice. Become.
【００１４】この発明は上記実情に鑑みてされたもの
で、ＲＺ−ＳＳＢ方式信号の復調回路等に用いて好適な
リニアライザを提供することを目的とする。The present invention has been made in view of the above circumstances, and has as its object to provide a linearizer suitable for use in an RZ-SSB signal demodulation circuit or the like.
【００１５】また、この発明は、設計が容易で、特性の
よいリニアライザを提供することを目的とする。Another object of the present invention is to provide a linearizer which is easy to design and has good characteristics.
【００１６】[0016]
【課題を解決するための手段】上記目的を達成するた
め、この発明にかかるリニアライザは、同一の信号を受
け、互いの位相差がｔａｎ（（θa −θb ）／２）＝±
１で表される第１と第２の全域通過フィルタ（θa とθ
b はそれぞれ第１と第２の全域通過フィルタの位相特
性）と、前記第１と第２の全域通過フィルタの出力を乗
算する乗算回路と、前記第１と第２の全域通過フィルタ
のいずれか一方の出力を受け、前記いずれか一方の全域
通過フィルタと同一の位相特性を有する第３の全域通過
フィルタと、前記第３の全域通過フィルタの出力から前
記乗算回路の出力を加算する加算回路と、から構成され
ることを特徴とする。In order to achieve the above object, a linearizer according to the present invention receives the same signal and has a phase difference of tan ((θa−θb) / 2) = ±.
The first and second all-pass filters (θa and θa
b is a phase characteristic of each of the first and second all-pass filters), a multiplication circuit that multiplies the outputs of the first and second all-pass filters, and one of the first and second all-pass filters. A third all-pass filter that receives one output and has the same phase characteristic as the one of the all-pass filters, and an addition circuit that adds the output of the multiplication circuit from the output of the third all-pass filter. , And is characterized by.
【００１７】上記のリニアライザにおいて、前記第１な
いし第３の全域通過フィルタは、 ωＴが１より充分に小さい時、｜２ｍω｜／｜ｐi ｜＜
１、であり ωＴがπにほぼ等しい時、｜−ｐi ωＴ2｜／２ｍ＜
１、 を満たす変数ｍを双一次Ｚ変換に導入したｚ＝（２ｍ＋
ｓＴ）／（２ｍ−ｓＴ）で表される可変双一次Ｚ変換を
用いて、前記第１ないし第３の全域通過フィルタのアナ
ログ伝達関数をディジタル伝達関数に変換し、このディ
ジタル伝達関数を充足するように設計することにより得
られる。In the above linearizer, the first to third all-pass filters are arranged such that when ωT is sufficiently smaller than 1, | 2mω | / | pi | <
1 time, a is .omega.T is substantially equal to π, | - pi ωT 2 | / 2m <
Introducing a variable m that satisfies 1 and 2 into the bilinear Z-transform z = (2m +
sT) / (2m-sT), the analog transfer function of the first to third all-pass filters is converted into a digital transfer function using a variable bilinear Z-transform expressed by (2m-sT), and the digital transfer function is satisfied. It is obtained by designing as follows.
【００１８】ここで、Ｔはサンプリング周期、ｐi はア
ナログ伝達関数におけるフィルタの係数であり、実数で
ある。ωは角周波数、ｍは変数である。Here, T is a sampling period, pi is a filter coefficient in the analog transfer function, and is a real number. ω is an angular frequency and m is a variable.
【００１９】[0019]
【作用】上記構成のリニアライザによれば、高性能なリ
ニアライザが比較的簡単な構成及び設計法を用いて得る
ことができる。According to the linearizer configured as described above, a high-performance linearizer can be obtained by using a relatively simple configuration and design method.
【００２０】[0020]
【実施例】図面を参照して、この発明の一実施例にかか
るリニアライザを説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A linearizer according to an embodiment of the present invention will be described with reference to the drawings.
【００２１】このリニアライザは、図１に示すように、
図６の積分器からの同一の入力信号を受ける第１、第２
の全域通過フィルタとしての全域通過ディジタルフィル
タ１、２（位相特性をそれぞれθ1 及びθ2 で示す）
と、全域通過ディジタルフィルタ１と２の出力を乗算す
る乗算回路としての乗算器３と、全域通過ディジタルフ
ィルタ１と同一の位相特性を有し、全域通過ディジタル
フィルタ１の出力信号を受ける第３の全域通過フィルタ
としての全域通過ディジタルフィルタ４、全域通過ディ
ジタルフィルタ４の出力信号から乗算器３の出力信号を
減算する（負の加算を行う）加算回路としての加算器５
より構成される。全域通過ディジタルフィルタ１と２の
位相差は、例えば９０度（より正確には、ｔａｎ（（θ
1 −θ2 ）／２）＝±１）であり、全域通過ディジタル
フィルタ１と２は９０度ディジタル移相器を構成する。This linearizer, as shown in FIG.
First and second receiving the same input signal from the integrator of FIG.
All-pass digital filters 1 and 2 as all-pass filters of (the phase characteristics are indicated by θ 1 and θ 2 , respectively)
A multiplier 3 as a multiplication circuit for multiplying the outputs of the all-pass digital filters 1 and 2; and a third having the same phase characteristics as the all-pass digital filter 1 and receiving the output signal of the all-pass digital filter 1. An all-pass digital filter 4 as an all-pass filter; an adder 5 as an adder circuit for subtracting the output signal of the multiplier 3 from the output signal of the all-pass digital filter 4 (performing negative addition)
It is composed of The phase difference between the all-pass digital filters 1 and 2 is, for example, 90 degrees (more precisely, tan ((θ
1− θ 2 ) / 2) = ± 1), and the all-pass digital filters 1 and 2 constitute a 90-degree digital phase shifter.
【００２２】理論的に、図１に示したリニアライザは式
（６）で示した積分器からの出力信号ν（ｔ）の二次歪
みを完全に除去することができる。三次歪みは、ある程
度改善することができる。この点を以下の例に基づいて
説明する。Theoretically, the linearizer shown in FIG. 1 can completely remove the second-order distortion of the output signal ν (t) from the integrator shown in the equation (6). Third-order distortion can be improved to some extent. This will be described based on the following example.
【００２３】帯域制限された原信号を次式のように仮定
する。The band-limited original signal is assumed as follows.
【００２４】[0024]
【数６】 ここでは、そのヒルベルト変換器ｇ＃（ｔ）及び全搬送
波ＳＳＢのＬＳＢ信号ｓ（ｔ）は、従来例で説明したの
で、重複を避けるために説明を省略する。(Equation 6) Here, the Hilbert transformer g # (t) and the LSB signal s (t) of all carrier waves SSB have been described in the conventional example, and thus description thereof will be omitted to avoid duplication.
【００２５】この場合、積分器の出力、すなわちリニア
ライザへの出力信号ν（ｔ）は次式で示される。In this case, the output of the integrator, that is, the output signal ν (t) to the linearizer is represented by the following equation.
【００２６】[0026]
【数７】 全域通過ディジタルフィルタ１の位相特性をθ1 ＝φ
（ｔ），全域通過ディジタルフィルタ２の位相特性をθ
2 ＝φ（ｔ）＋π／２とすれば、全域通過ディジタルフ
ィルタ１の出力ν1 （ｔ）と全域通過ディジタルフィル
タ２の出力ν＃1（ｔ）は、次式で示される。(Equation 7) The phase characteristic of the all-pass digital filter 1 is represented by θ 1 = φ
(T), the phase characteristic of the all-pass digital filter 2 is θ
Assuming that 2 = φ (t) + π / 2, the output ν 1 (t) of the all-pass digital filter 1 and the output ν # 1 (t) of the all-pass digital filter 2 are expressed by the following equations.
【００２７】[0027]
【数８】 乗算器３の出力ν1 （ｔ）・ν1 ＃（ｔ）は次式で示さ
れる。(Equation 8) The output ν 1 (t) · ν 1 # (t) of the multiplier 3 is expressed by the following equation.
【００２８】[0028]
【数９】 一方、全域通過ディジタルフィルタ４の出力ν2 （ｔ）
は次式で示される。(Equation 9) On the other hand, the output ν 2 (t) of the all-pass digital filter 4
Is represented by the following equation.
【００２９】[0029]
【数１０】 従って、リニアライザの出力ｙ（ｔ）は次式で示され
る。(Equation 10) Therefore, the output y (t) of the linearizer is expressed by the following equation.
【００３０】[0030]
【数１１】 式（１０）と式（１５）を比較すれば、二次歪み（Ｍ2
項）はすべて除去することができ、三次歪み（Ｍ3 項）
は６ｄＢ減少することが分かる。また、変調指数Ｍが１
より充分小さければ、三次以上の歪みはほぼ無視できる
ことが分かる。[Equation 11] Comparing Equations (10) and (15), the second-order distortion (M 2
Term) can be completely removed and the third-order distortion (M 3 term)
Can be seen to decrease by 6 dB. When the modulation index M is 1
If it is smaller enough, it can be seen that third-order or higher distortion can be almost ignored.
【００３１】帯域制限された原信号ｇ（ｔ）が音声信号
の場合、人間の耳では信号の位相差を区別できないの
で、復調信号としてはｙ（ｔ）の形でよい。When the band-limited original signal g (t) is an audio signal, the phase difference between the signals cannot be distinguished by the human ear, so that the demodulated signal may be in the form of y (t).
【００３２】なお、リニアライザを構成する全域通過デ
ィジタルフィルタ１、２、４は、従来知られたものでよ
いが、例えば、所望のアナログ伝達関数を、ωＴが１よ
り充分に小さい時、 ｜２ｍω｜／｜ｐi ｜＜１、 ωＴがπにほぼ等しい時、 ｜−ｐi ωＴ2｜／２ｍ＜１、 を満たす変数ｍを双一次Ｚ変換に導入したｚ＝（２ｍ＋
ｓＴ）／（２ｍ−ｓＴ）で表される可変双一次Ｚ変換を
用いて、前記第１ないし第３の全域通過フィルタのアナ
ログ伝達関数をディジタル伝達関数に変換し、このディ
ジタル伝達関数を充足するように設計された全域通過デ
ィジタルフィルタ用いることにより、全域通過ディジタ
ルフィルタ１、２からなる９０度ディジタル移相器の低
周波域での特性を向上できる。ここで、本願出願人によ
る先願である平成５年特許願第８８５２１号に詳細に記
載されているように、アナログ伝達関数をディジタル伝
達関数に変換する双一次Ｚ変換において、ωＴが１より
充分に小さい場合とωＴがπにほぼ等しい場合とで移相
特性が異なる。ωＴが１より充分に小さい場合とは低周
波域を示し、ωＴがπにほぼ等しい時とは高周波域を示
す。 The all-pass digital filters 1, 2, and 4 constituting the linearizer may be conventionally known ones. For example, when the desired analog transfer function is sufficiently smaller than ωT, | 2mω | / | pi | <1, when substantially equal to .omega.T is π, | - pi ωT 2 | / 2m <1, were introduced variable m to bilinear Z transform satisfying z = (2m +
The analog transfer function of the first to third all-pass filters is converted into a digital transfer function using a variable bilinear Z-transform expressed by (sT) / (2m-sT), and the digital transfer function is satisfied. By using the all-pass digital filter designed as described above, the characteristics of the 90-degree digital phase shifter including the all-pass digital filters 1 and 2 can be improved in the low frequency range. Here, the applicant
In Japanese Patent Application No. 88521/1993,
As shown, the analog transfer function is
ΩT is more than 1 in bilinear Z-transformation
Phase shift between small enough and ωT almost equal to π
Different characteristics. Low circumference means when ωT is sufficiently smaller than 1.
Indicates the wave range, and when ωT is approximately equal to π, indicates the high frequency range
You.
【００３３】ここで、Ｔはサンプリング周期、ｐi はア
ナログ伝達関数におけるフィルタの係数であり実数、ω
は角周波数、ｍは変数である。Here, T is a sampling period, pi is a filter coefficient in the analog transfer function and is a real number, ω
Is an angular frequency, and m is a variable.
【００３４】このような、設計手法を採用すれば、変数
ｍを可変することにより、全域通過ディジタルフィルタ
１、２からなる９０度ディジタル移相器の低周波域又は
高周波域における移相特性を可変できる。By adopting such a design method, by varying the variable m, the phase shift characteristic of the 90-degree digital phase shifter including the all-pass digital filters 1 and 2 in the low frequency range or the high frequency range can be varied. it can.
【００３５】次に、この設計手法を、１次のフィルタセ
クションの縦続構成によるｎ´次のディジタルフィルタ
を例に、具体的に説明する。なお、以下、１次のフィル
タセクションの縦続構成によるｎ′次の全域通過ディジ
タルフィルタを単に全域通過ディジタルフィルタと呼
ぶ。Next, this design method will be specifically described by taking an n'th-order digital filter having a cascade configuration of a first-order filter section as an example. Hereinafter, the n'th all-pass digital filter having a cascade configuration of the first-order filter section is simply referred to as an all-pass digital filter.
【００３６】移相域の低エッジ角周波数をω1、高エッ
ジ角周波数をω2、９０度移相誤差をεとすると、全域
通過ディジタルフィルタ１、２からなる９０度ディジタ
ル移相器の次数は図２に示されるように位相誤差ε
（度）とω1／ω2から決定される。したがって、次式を
用いてアナログ伝達関数におけるフィルタ係数ｐ ai とｐ
bi を求める。なお、全域通過ディジタルフィルタ４の設
計手法は全域通過ディジタルフィルタ１と同一である。Assuming that the low edge angle frequency in the phase shift range is ω 1 , the high edge angle frequency is ω 2 , and the 90 ° phase shift error is ε, the order of the 90 ° digital phase shifter composed of all-pass digital filters 1 and 2 Is the phase error ε as shown in FIG.
(Degrees) and ω 1 / ω 2 . Therefore, using the following equation, the filter coefficients p ai and p
Ask for bi . The design method of the all-pass digital filter 4 is the same as that of the all-pass digital filter 1.
【００３７】[0037]
【数１２】 (Equation 12)
【００３８】この設計法により得られたアナログ伝達関
数Ｈa （ｓ）とＨb （ｓ）は次式で表される。The analog transfer functions Ha (s) and Hb (s) obtained by this design method are represented by the following equations.
【００３９】[0039]
【数１３】 (Equation 13)
【００４０】式（２７）及び式（２８）のアナログ伝達
関数に対し次式（２９）で表される可変双一次Ｚ変換を
行う。The variable bilinear Z transform represented by the following equation (29) is performed on the analog transfer functions of the equations (27) and (28).
【００４１】[0041]
【数１４】 ここで、Ｔはサンプリング周期、ｍは１以外の正の重み
変数（実験によれば、０．７以下又は５以上が望まし
い）、ｓはラプラス演算子である。[Equation 14] Here, T is a sampling period, m is a positive weight variable other than 1 (preferably 0.7 or less or 5 or more according to experiments), and s is a Laplace operator.
【００４２】可変双一次Ｚ変換された全域通過ディジタ
ルフィルタ１と２のディジタル伝達関数Ｈa （ｚ）、Ｈ
b （ｚ）は次式のようになる。The digital transfer functions Ha (z), H of the variable bilinear Z-transformed all-pass digital filters 1 and 2
b (z) is as follows.
【００４３】[0043]
【数１５】 (Equation 15)
【００４４】[0044]
【数１６】 式（３４）と（３５）の位相特性は次式で表される。(Equation 16) The phase characteristics of Expressions (34) and (35) are expressed by the following expression.
【００４５】[0045]
【数１７】 次に、上記周波数特性を有する全域通過ディジタルフィ
ルタ１と２の構成の具体例を、図３を参照して説明す
る。[Equation 17] Next, a specific example of the configuration of the all-pass digital filters 1 and 2 having the above-described frequency characteristics will be described with reference to FIG.
【００４６】図３に示すように、この全域通過ディジタ
ルフィルタは、１次のフィルタセクションがｎ´段縦列
接続されて形成される。各フィルタセクションは、ディ
ジタル伝達関数におけるフィルタの係数ｂi の乗算器１
１と、入力信号と乗算器１１の出力を加算する加算器１
２と、加算器１２の出力を１サンプリング時間遅延し、
乗算器１１に供給する遅延回路（レジスタ）１３と、加
算器１２の出力をｂi倍する乗算器１４と、遅延回路
（レジスタ）１３の出力を−１倍する乗算器１５と、乗
算器１４と１５の出力を加算する加算器１６から構成さ
れる。As shown in FIG. 3, this all-pass digital filter is formed by cascading n 'stages of primary filter sections. Each filter section includes a multiplier 1 for the filter coefficient bi in the digital transfer function.
1 and an adder 1 that adds the input signal and the output of the multiplier 11
2 and the output of the adder 12 is delayed by one sampling time,
A delay circuit (register) 13 to be supplied to the multiplier 11, a multiplier 14 for multiplying the output of the adder 12 by bi, a multiplier 15 for multiplying the output of the delay circuit (register) 13 by -1, and a multiplier 14. It comprises an adder 16 for adding the 15 outputs.
【００４７】また、図４に示すように、ＲＯＭ形構成の
全域通過ディジタルフィルタを形成してもよい。図４
は、１次のフィルタセクションの構成を示し、１次のフ
ィルタセクションがｎ′段縦列接続されて、全体のｎ′
次の全域通過ディジタルフィルタが構成される。図４に
おいて、ＲＯＭ２１は３ビットのデータＹn-1 j ，Ｘn
j ，Ｘn-1 j によりアドレッシングされ、各アドレス位
置に図５に示すデータ（Ｌook Ｕp Ｔable）を記憶する
（ｊはビット番号を示す）。Further, as shown in FIG. 4, an all-pass digital filter having a ROM configuration may be formed. FIG.
Shows the configuration of the primary filter section, and the primary filter section is connected in tandem with n ′ stages, and the entire n ′
The following all-pass digital filter is constructed. In FIG. 4, ROM 21 stores 3-bit data Y n-1 j , X n
j , X n-1 j, and stores data (Look Up Table) shown in FIG. 5 at each address position (j indicates a bit number).
【００４８】シフトレジスタＳＲ1 は入力データＸn を
１ビットづつシフトして出力し，シフトレジスタＳＲ2
は出力データＹn を１ビットづつシフトして出力する。The shift register SR 1 is output by one bit shifting the input data X n, the shift register SR 2
And outputs the one bit shifting the output data Y n.
【００４９】次に、図４の回路の動作を説明する。初め
に、入力データＸn の第０ビット（ＬＳＢ）Ｘn 0 がＲ
ＯＭ２１とシフトレジスタＳＲ1 に供給される。この時
点では、シフトレジスタＳＲ1 は入力データＸn-1 を保
持し、入力データＸn-1 の第０ビット（ＬＳＢ）Ｘn-1
0 をＲＯＭ２１に供給する。一方、シフトレジスタＳＲ
2 は出力データＹn-1 を保持し、出力データＹn-1 の第
０ビット（ＬＳＢ）Ｙn-1 0 をＲＯＭ２１に供給する。
データレジスタＤＲは値０を保持し、出力データを加算
器に供給する。ＲＯＭ２１は、供給された３ビットに応
じて、出力Ｙnの第０ビットＹn 0 を出力する。同時
に、シフトレジスタＳＲ1 とＳＲ2 は入力データを取り
込む。次に、シフトレジスタＳＲ1 とＳＲ2 の保持値が
１ビットシフトされる。以後、入力データＸn-1 の第１
ビットから最上位ビットまで同様の処理が実行される。Next, the operation of the circuit of FIG. 4 will be described. First, the 0th bit (LSB) X n 0 of the input data Xn R
It is supplied to the OM21 and the shift register SR 1. At this point, the shift register SR 1 is the input data X a n-1 holds, the 0th bit of the input data X n-1 (LSB) X n-1
0 is supplied to the ROM 21. On the other hand, the shift register SR
2 holds the output data Y n-1, and supplies the output data Y n-1 of the zeroth bit (LSB) Y n-1 0 in ROM 21.
The data register DR holds the value 0 and supplies output data to the adder. The ROM 21 outputs the 0th bit Y n 0 of the output Y n according to the supplied 3 bits. At the same time, the shift register SR 1 and SR 2 fetches the input data. Next, the values held in the shift registers SR 1 and SR 2 are shifted by one bit. Hereafter, the first of the input data X n- 1
Similar processing is performed from the bit to the most significant bit.
【００５０】本発明は上記の実施例に限定されない。The present invention is not limited to the above embodiment.
【００５１】以上の説明では、１次のフィルタセクショ
ンの縦続構成によるｎ´次の全域通過ディジタルフィル
タを用いた例を中心に本願発明の実施例を説明したが、
２次のフィルタセクションの縦続構成、２次のフィルタ
セクションの並列構成等のｎ´次の全域通過ディジタル
フィルタを用いてもよい。In the above description, the embodiment of the present invention has been described centering on an example using an n'th-order all-pass digital filter having a cascade configuration of a first-order filter section.
An n'-order all-pass digital filter such as a cascade configuration of secondary filter sections and a parallel configuration of secondary filter sections may be used.
【００５２】また、本実施例の説明では、第３の全域通
過フィルタは、第１の全域通過フィルタの出力を受け、
第１の全域通過フィルタと同一の位相特性を持つものに
ついて説明したが、これに限定されるものではなく、第
３の全域通過フィルタを、第２の全域通過フィルタの出
力を受けるように構成し、第２の全域通過フィルタと同
一の位相特性を有するようにしても良いことは明かであ
る。In the description of this embodiment, the third all-pass filter receives the output of the first all-pass filter,
Although the one having the same phase characteristic as that of the first all-pass filter has been described, the present invention is not limited to this, and the third all-pass filter is configured to receive the output of the second all-pass filter. It is clear that the second all-pass filter may have the same phase characteristic as that of the second all-pass filter.
【００５３】その他、本発明は、本発明の要旨を逸脱し
ない範囲で種々応用できることは勿論である。In addition, it goes without saying that the present invention can be variously applied without departing from the gist of the present invention.
【００５４】[0054]
【発明の効果】以上説明したように、この発明において
は、高性能なリニアライザが比較的簡単な構成及び設計
法を用いて得ることができる。As described above, in the present invention, a high-performance linearizer can be obtained by using a relatively simple configuration and design method.
【図１】 この発明の一実施例にかかるリニアライザの
構成を示すブロック図。FIG. 1 is a block diagram showing a configuration of a linearizer according to an embodiment of the present invention.
【図２】 第１と第２の全域通過フィルタからなる９０
度ディジタル移相器の次数ｎと、移相誤差εと、低エッ
ジ角周波数ω1 と高エッジ角周波数ω2 の比ω1 ／ω2
の関係を示す図。FIG. 2 shows a first and second all-pass filter 90;
And the order n in degrees digital phase shifters, phase error ε and the ratio of the low edge frequency omega 1 and the high edge frequency ω 2 ω 1 / ω 2
FIG.
【図３】 この発明の一実施例にかかるリニアライザを
構成する全域通過ディジタルフィルタの構成の一例を示
すブロック図。FIG. 3 is a block diagram showing an example of a configuration of an all-pass digital filter forming a linearizer according to an embodiment of the present invention.
【図４】 この発明の一実施例にかかるリニアライザを
構成する全域通過ディジタルフィルタの構成の他の例を
示すブロック図。FIG. 4 is a block diagram showing another example of the configuration of the all-pass digital filter forming the linearizer according to the embodiment of the present invention;
【図５】 図４のＲＯＭに記憶されるデータの一例を示
す図。FIG. 5 is a view showing an example of data stored in a ROM of FIG. 4;
【図６】 従来のＲＺ−ＳＳＢを復調する復調回路の一
例を示すブロック図。FIG. 6 is a block diagram showing an example of a conventional demodulation circuit for demodulating an RZ-SSB.
【図７】 図６に示すリニアライザの構成の例を示す回
路図。FIG. 7 is a circuit diagram showing an example of the configuration of the linearizer shown in FIG. 6;
１、２、４…全域通過ディジタルフィルタ、３、１１、
１４、１５…乗算器、５…加算器（減算器）、１２、１
６…加算器、１３…遅延回路（レジスタ）、２１…ＲＯ
Ｍ、ＳＲ…シフトレジスタ。1, 2, 4 ... all-pass digital filter, 3, 11,
14, 15: multiplier, 5: adder (subtractor), 12, 1
6 adder, 13 delay circuit (register), 21 RO
M, SR: shift register.
Claims (2)
（（θa −θb ）／２）＝±１で表される第１と第２の
全域通過フィルタ（θa とθb はそれぞれ第１と第２の
全域通過フィルタの位相特性）と、 前記第１と第２の全域通過フィルタの出力を乗算する乗
算回路と、 前記第１と第２の全域通過フィルタのいずれか一方の出
力を受け、前記いずれか一方の全域通過フィルタと同一
の位相特性を有する第３の全域通過フィルタと、 前記第３の全域通過フィルタの出力から前記乗算回路の
出力を減算する減算回路と、 から構成されることを特徴とするリニアライザ。The same signal is received, and the phase difference between them is tan.
First and second all-pass filters (θa and θb are phase characteristics of the first and second all-pass filters, respectively) expressed by ((θa−θb) / 2) ± 1; A multiplying circuit that multiplies the output of the second all-pass filter; and a multiplying circuit that receives one of the outputs of the first and second all-pass filters and has the same phase characteristic as one of the all-pass filters. 3. A linearizer comprising: an all-pass filter of No. 3; and a subtraction circuit for subtracting an output of the multiplication circuit from an output of the third all-pass filter.
は、 ωＴが１より充分に小さい時、｜２ｍω｜／｜ｐi ｜＜
１、であり ωＴがπにほぼ等しい時、｜−ｐi ωＴ2｜／２ｍ＜
１、 を満たす変数ｍを双一次Ｚ変換に導入したｚ＝（２ｍ＋
ｓＴ）／（２ｍ−ｓＴ）で表される可変双一次Ｚ変換を
用いて、前記第１ないし第３の全域通過フィルタのアナ
ログ伝達関数をディジタル伝達関数に変換し、このディ
ジタル伝達関数を充足するように前記第１ないし第３の
全域通過フィルタが設計され、前記変数ｍを可変するこ
とで、前記第１と第２の全域通過フィルタから構成され
る９０度ディジタル移相器の低周波域または高周波域の
移相特性を可変できるようにしたことを特徴とする請求
項１記載のリニアライザ、 ここで、Ｔはサンプリング周期、 ｐi はアナログ伝達関数におけるフィルタの係数であ
り、実数である、 ωは角周波数、 ｍは変数である。2. The first to third all-pass filters, when ωT is sufficiently smaller than 1, | 2mω | / | pi | <
1 time, a is .omega.T is substantially equal to π, | - pi ωT 2 | / 2m <
1, z = and introduced a variable m to bilinear Z transform satisfying (2m +
The analog transfer function of the first to third all-pass filters is converted into a digital transfer function using a variable bilinear Z-transform expressed by (sT) / (2m-sT), and the digital transfer function is satisfied. The first to third all-pass filters are designed as described above, and by changing the variable m, the low-frequency range of the 90-degree digital phase shifter composed of the first and second all-pass filters or 2. The linearizer according to claim 1, wherein a phase shift characteristic in a high frequency range is variable, wherein T is a sampling period, and pi is a filter coefficient in an analog transfer function.
Ri, is a real number, ω is the angular frequency, m is a variable.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33682993A JP3192539B2 (en) | 1993-04-19 | 1993-12-28 | Linearizer |
| US08/220,430 US5654909A (en) | 1993-04-15 | 1994-03-30 | 90-degree digital phase shift network and linearizer using all-pass digital filters |
| US08/754,583 US5691929A (en) | 1993-04-15 | 1996-11-21 | 90-degree phase shift network, system for controlling a 90-degree phase shift characteristic of the network, linearizer using all-pass filters, and system for controlling the linearizer |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-91234 | 1993-04-19 | ||
| JP9123493 | 1993-04-19 | ||
| JP33682993A JP3192539B2 (en) | 1993-04-19 | 1993-12-28 | Linearizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077327A JPH077327A (en) | 1995-01-10 |
| JP3192539B2 true JP3192539B2 (en) | 2001-07-30 |
Family
ID=26432697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33682993A Expired - Lifetime JP3192539B2 (en) | 1993-04-15 | 1993-12-28 | Linearizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192539B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101661713B1 (en) * | 2015-05-28 | 2016-10-04 | 제주대학교 산학협력단 | Method and apparatus for applications parametric array |
-
1993
- 1993-12-28 JP JP33682993A patent/JP3192539B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077327A (en) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6678340B1 (en) | Apparatus for receiving and processing a radio frequency signal | |
| KR100911737B1 (en) | Adaptive digital filter, fm receiver, signal processing method, and record medium readable by computer recorded program thereof | |
| KR100926983B1 (en) | Adaptive digital filter, FM receiver, signal processing method and program | |
| JP2510992B2 (en) | Frequency-modulated demodulator for digital signals | |
| JP2632852B2 (en) | Digital SSB modulator | |
| JP3144283B2 (en) | Delay detector | |
| JP3192539B2 (en) | Linearizer | |
| JPS62115951A (en) | Demodulator | |
| US5654909A (en) | 90-degree digital phase shift network and linearizer using all-pass digital filters | |
| JP2885121B2 (en) | Digital filter | |
| JP3934737B2 (en) | Complex filter | |
| JP2914979B2 (en) | Frequency converter | |
| JPS6145407B2 (en) | ||
| US7705760B2 (en) | Method and device for the filtering and analogue/digital conversion of analogue signal | |
| KR20000068083A (en) | Receiver for independent sideband signals | |
| JP2812947B2 (en) | Demodulation method | |
| JP2628999B2 (en) | Multiplex demodulation circuit | |
| JP3643109B2 (en) | Data receiving device | |
| JPH0748639B2 (en) | Adaptive digital filter | |
| JPH01125113A (en) | Graphic equalizer | |
| JP2632524B2 (en) | Hilbert converter | |
| JP2008219779A (en) | Unwanted component removing circuit and digital filter | |
| JPH02216908A (en) | Digital filter | |
| JP3489795B2 (en) | Demodulator | |
| JPS6269714A (en) | Digital filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |