JP3191282B2 - Failure information data collection method - Google Patents
Failure information data collection methodInfo
- Publication number
- JP3191282B2 JP3191282B2 JP31860597A JP31860597A JP3191282B2 JP 3191282 B2 JP3191282 B2 JP 3191282B2 JP 31860597 A JP31860597 A JP 31860597A JP 31860597 A JP31860597 A JP 31860597A JP 3191282 B2 JP3191282 B2 JP 3191282B2
- Authority
- JP
- Japan
- Prior art keywords
- fault
- fault information
- information
- information data
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、障害発生時にその
障害の解析の手がかりとなる情報を残すための障害情報
データ収集方式および方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and a method for collecting fault information data when a fault has occurred, which leaves information for analysis of the fault.
【０００２】[0002]
【従来の技術】情報処理装置に何らかの障害が発生して
その障害の原因を解析する場合に、障害解析の手がかり
となる情報がない場合には、障害解析に多くの時間が費
やされる。このため、解析の手がかりとなる情報を残す
ための様々な手段が考えられてきた。2. Description of the Related Art When a failure occurs in an information processing apparatus and the cause of the failure is analyzed, if there is no information to be used as a clue to the failure analysis, much time is spent on the failure analysis. For this reason, various means have been conceived for leaving information that serves as a clue for analysis.
【０００３】従来、共通バスにそれぞれ接続された演算
処理装置、入出力制御装置及び主記憶装置からなる情報
処理装置においては、内部動作のトレース情報をそれぞ
れ装置内部に設けられた障害情報レジスタに格納し、何
らかの障害が発生した場合には、障害が発生した装置の
障害情報レジスタに格納されているトレース情報を、演
算処理装置またはサービスプロセッサなどからの入出力
命令により、ＨＤＤ等の外部記憶装置に格納することに
より障害情報を収集するようにしていた。Conventionally, in an information processing apparatus including an arithmetic processing unit, an input / output control unit, and a main storage unit connected to a common bus, trace information of internal operation is stored in a fault information register provided inside each unit. However, when a failure occurs, the trace information stored in the failure information register of the failed device is transferred to an external storage device such as an HDD according to an input / output command from an arithmetic processing device or a service processor. Failure information was collected by storing.
【０００４】また、共通バスが動作不正で情報処理装置
がストールしている場合等は、不正動作している制御回
路をリセットにより再初期化しないと情報処理装置が動
作せず、障害情報を収集することができない。このよう
な場合の障害時に障害データを採取できる手段としてウ
ォームリセット機能がある。ウォームリセット機能は、
障害発生時のシステムの再起動の実行時に、主記憶装置
や障害情報レジスタにある障害情報をクリアせずに保持
したまま再起動することにより、起動後に主記憶装置、
障害情報レジスタを読み出し、データを格納、解析でき
るようにする機能である。In the case where the information processing device is stalled due to an improper operation of the common bus, the information processing device does not operate unless the control circuit that is operating improperly is reinitialized by resetting, and failure information is collected. Can not do it. As a means for collecting failure data at the time of a failure in such a case, there is a warm reset function. The warm reset function
When the system is restarted in the event of a failure, by restarting the system without clearing the failure information in the main storage device and the failure information register, the main storage device is activated after the startup.
This function reads out the fault information register and stores and analyzes the data.
【０００５】しかし、ＣＰＵの障害やＨＤＤ等の外部記
憶装置が障害のためにデータの読み出し動作が動作でき
ないあるいはデータの書込みができない場合には、ウォ
ームリセット機能を有していても障害情報レジスタの内
容を読み出すことができないため障害情報データを得る
ことはできない。このような場合には、情報処理装置の
電源をオフして故障している装置を交換する以外に障害
を復旧することができない。しかし、一旦電源をオフと
すると障害情報レジスタに保持されていた障害情報デー
タを保存することができないため、再起動してもウォー
ムリセット機能により保持した障害情報データが保存で
きない場合がある。However, if a data read operation cannot be performed or data cannot be written due to a failure of a CPU or an external storage device such as an HDD, even if the failure information register has a warm reset function. Since the content cannot be read, fault information data cannot be obtained. In such a case, the failure cannot be recovered except by turning off the power of the information processing device and replacing the failed device. However, once the power is turned off, the fault information data held in the fault information register cannot be saved, so that even if the power is restarted, the fault information data held by the warm reset function may not be saved.
【０００６】[0006]
【発明が解決しようとする課題】上述した従来の障害情
報データ収集方式では、障害を復旧するために情報処理
装置の電源を一旦オフしなければならない場合に、障害
情報データを収集することができないという問題点があ
った。In the above-described conventional fault information data collection method, fault information data cannot be collected when the power of the information processing apparatus must be once turned off to recover from the fault. There was a problem.
【０００７】本発明の目的は、障害を復旧する際に電源
を一旦オフした場合でも障害情報データを収集すること
ができる障害データ収集方式および方法を提供すること
である。An object of the present invention is to provide a fault data collection method and a fault data collection method capable of collecting fault information data even when the power is once turned off when recovering from a fault.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明の障害情報データ収集方式は、情報処置装置
を構成する各装置毎に設けられるとともに障害パスによ
ってお互いが接続され、障害解析に用いるための障害情
報データを格納する複数の障害情報レジスタと、電源の
電圧値を監視し、該電圧値が規定電圧値以下になると障
害情報収集を指示する電源異常検出回路と、障害情報収
集の指示が通知されると、前記障害パスのデータ転送同
期用のクロックを発生させるクロック発生回路と、障害
情報収集の指示が通知されると、前記各障害情報レジス
タの動作モードをシフトモードに設定するシフトモード
設定回路とから構成される障害パス制御回路と、前記障
害情報データを格納するための障害情報記憶領域を有し
た不揮発性メモリと、前記不揮発性メモリの読み込みお
よび書き込み動作を制御する読み出し／書き込み制御回
路と、前記不揮発性メモリへアクセスするアドレスを制
御するアドレス制御回路とから構成されるとともに前記
障害パスにより前記障害情報レジスタと接続されている
不揮発性メモリ制御回路と、から構成されている。In order to achieve the above object, a fault information data collecting method according to the present invention is provided for each device constituting an information processing device, and is connected to each other by a fault path. A plurality of fault information registers for storing fault information data for use in a power supply; a power supply abnormality detecting circuit for monitoring a power supply voltage value and instructing to collect fault information when the voltage value falls below a specified voltage value; Is notified, a clock generation circuit for generating a clock for synchronizing the data transfer of the fault path, and when the fault information collection command is notified, the operation mode of each fault information register is set to the shift mode. Non-volatile memory having a fault path control circuit composed of a shift mode setting circuit and a fault information storage area for storing the fault information data A read / write control circuit for controlling read and write operations of the non-volatile memory, and an address control circuit for controlling an address for accessing the non-volatile memory, and connected to the fault information register by the fault path. And a non-volatile memory control circuit.
【０００９】本発明は、電源がオフされたことを電源異
常検出回路が検出すると、クロック発生回路がクロック
を生成し、シフトモード設定回路が障害情報レジスタを
シフトモードに設定することにより各障害情報レジスタ
に格納されている障害情報データを障害パスを介して不
揮発性メモリ制御回路に転送し、不揮発性メモリ制御回
路では転送されてきた障害情報データを不揮発性メモリ
に記憶させるようにしたものである。According to the present invention, when the power supply abnormality detection circuit detects that the power supply has been turned off, the clock generation circuit generates a clock, and the shift mode setting circuit sets the failure information register to the shift mode so that each failure information is set. The fault information data stored in the register is transferred to the nonvolatile memory control circuit via the fault path, and the transferred fault information data is stored in the nonvolatile memory in the nonvolatile memory control circuit. .
【００１０】したがって、障害を復旧するために一旦電
源をオフとしなけらばならない場合でも、障害情報デー
タを収集することができる。Therefore, even when the power must be turned off once in order to recover from the fault, fault information data can be collected.
【００１１】また、本発明の実施態様によれば、前記各
障害情報レジスタに記憶される障害情報データは、障害
解析に最小限必要なデータである。Further, according to the embodiment of the present invention, the fault information data stored in each of the fault information registers is data necessary at least for fault analysis.
【００１２】本発明は、各障害情報レジスタに記憶され
る障害情報データを障害解析に最小限必要なデータに限
定しているので、電源オフしてから電源電圧が動作可能
電圧以下になるまでの期間内に障害情報データを不揮発
性メモリに格納することができる。According to the present invention, since the fault information data stored in each fault information register is limited to the minimum data required for fault analysis, the power supply is turned off until the power supply voltage becomes lower than the operable voltage. The fault information data can be stored in the nonvolatile memory within the period.
【００１３】また、本発明の他の実施態様によれば、前
記各障害情報レジスタに記憶される障害情報データは、
障害発生の原因となったエラー情報データと前記各装置
の動作状態を示す動作情報データである。According to another embodiment of the present invention, the fault information data stored in each of the fault information registers includes:
These are error information data that has caused a failure and operation information data that indicates the operation state of each device.
【００１４】また、本発明の他の実施態様によれば、前
記クロック発生回路および前記シフトモード設定回路に
障害情報収集を指示するためのデータ収集スイッチをさ
らに有する。According to another embodiment of the present invention, there is further provided a data collection switch for instructing the clock generation circuit and the shift mode setting circuit to collect fault information.
【００１５】本発明は、クロック発生回路およびシフト
モード設定回路に障害情報収集を指示するためのデータ
収集スイッチを電源異常検出回路とは別に設けるように
したので、操作者は任意のタイミングで障害情報収集の
指示を通知することができる。According to the present invention, the data generation switch for instructing the clock generation circuit and the shift mode setting circuit to collect the fault information is provided separately from the power failure detection circuit. A collection instruction can be notified.
【００１６】また、本発明の他の実施態様によれば、収
集した障害情報データを記録した前記不揮発性メモリは
脱着が可能である。Further, according to another embodiment of the present invention, the non-volatile memory storing the collected fault information data is removable.
【００１７】本発明は、不揮発性メモリを脱着可能とし
たので、当該情報処理装置では不揮発性メモリの保持し
ている情報が読み出せない場合でも正常動作している他
の情報処理装置に装着することにより障害情報データ等
を読み出すことができる。According to the present invention, since the nonvolatile memory is detachable, the information processing apparatus is mounted on another information processing apparatus which operates normally even when the information held in the nonvolatile memory cannot be read. This makes it possible to read fault information data and the like.
【００１８】また、本発明の他の実施態様によれば、前
記不揮発性メモリ制御回路は、情報処理装置を構成する
前記各装置と共通バスにより接続されている。According to another embodiment of the present invention, the nonvolatile memory control circuit is connected to each of the devices constituting the information processing device by a common bus.
【００１９】本発明は、不揮発性メモリ制御回路を共通
バスにより情報処理装置を構成する各装置と接続するよ
うにしたので、通常動作時に不揮発性メモリに記憶され
た障害情報データ等のデータを参照することができる。According to the present invention, since the nonvolatile memory control circuit is connected to each device constituting the information processing device by a common bus, data such as fault information data stored in the nonvolatile memory during normal operation is referred to. can do.
【００２０】[0020]
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【００２１】図１は、本発明の一実施形態を示したブロ
ック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【００２２】図１を参照すると、本実施形態は、ＣＰＵ
１と、主記憶装置２と、Ｉ／Ｏ制御回路３と、不揮発性
メモリ２３と、不揮発性メモリ制御回路２２と、障害パ
ス制御回路２４と、データ収集スイッチ２５と、電源異
常検出回路２６と、電源３０とを有している。Referring to FIG. 1, the present embodiment employs a CPU.
1, a main storage device 2, an I / O control circuit 3, a non-volatile memory 23, a non-volatile memory control circuit 22, a failure path control circuit 24, a data collection switch 25, and a power supply abnormality detection circuit 26. , A power supply 30.
【００２３】そして、ＣＰＵ１、主記憶装置２、Ｉ／Ｏ
制御回路３は、内部に障害情報レジスタ１１、１２、１
３をそれぞれ有している。障害情報レジスタ１１、１
２、１３は、障害発生の原因となったエラー要因を保持
するためのエラーレジスタと各装置の動作状態を設定す
るためのモードレジスタ等の障害解析に必要な最小限度
のレジスタを示している。Then, the CPU 1, the main storage device 2, the I / O
The control circuit 3 internally has the failure information registers 11, 12, 1
3 respectively. Fault information register 11, 1
Reference numerals 2 and 13 denote minimum registers necessary for failure analysis, such as an error register for holding an error factor that caused the failure and a mode register for setting the operation state of each device.
【００２４】また、障害情報レジスタ１１と１２、障害
情報レジスタ１２と１３、障害情報レジスタ１３と不揮
発性メモリ制御回路２２はそれぞれ障害パス２０で接続
されている。The fault information registers 11 and 12, the fault information registers 12 and 13, the fault information register 13 and the nonvolatile memory control circuit 22 are connected by a fault path 20, respectively.
【００２５】障害パス２０は、障害パス制御回路２４に
より制御される障害情報転送用のシリアルバスで、ＣＰ
Ｕ１、主記憶装置２、Ｉ／Ｏ制御回路３の内部の障害情
報レジスタ１１、１２、１３をシフト動作させることに
より、障害データを不揮発性メモリ制御回路２２に転送
する。障害パス２０は、情報処理装置の通常の動作時に
使用される共通バス１０とは別に設けられたものであ
り、障害情報データを不揮発性メモリ制御回路２２に転
送するためにのみ使用されるものである。The fault path 20 is a serial bus for transferring fault information controlled by the fault path control circuit 24.
The failure data is transferred to the nonvolatile memory control circuit 22 by shifting the failure information registers 11, 12, and 13 inside the U1, the main storage device 2, and the I / O control circuit 3. The fault path 20 is provided separately from the common bus 10 used during normal operation of the information processing apparatus, and is used only for transferring fault information data to the nonvolatile memory control circuit 22. is there.
【００２６】電源異常検出回路２６は、電源３０の電圧
値を監視し、その電圧値が規定電圧値以下になると、障
害パス制御回路２４内部のクロック発生回路３１とシフ
トモード設定回路３２に障害情報収集の指示を通知す
る。The power supply abnormality detection circuit 26 monitors the voltage value of the power supply 30, and when the voltage value becomes equal to or less than a specified voltage value, the clock generation circuit 31 and the shift mode setting circuit 32 inside the failure path control circuit 24 provide failure information. Notify collection instructions.
【００２７】データ収集スイッチ２５は、押下されるこ
とにより障害情報収集の指示を障害パス制御回路２４内
のクロック発生回路３１とシフトモード設定回路３２に
通知する。データ収集スイッチ２５は、任意のタイミン
グで障害情報収集の指示を通知するためのものである。When depressed, the data collection switch 25 notifies the clock generation circuit 31 and the shift mode setting circuit 32 in the failure path control circuit 24 of an instruction to collect failure information. The data collection switch 25 is for notifying a failure information collection instruction at an arbitrary timing.
【００２８】障害パス制御回路２４は、クロック発生回
路３１と、シフトモード設定回路３２とから構成されて
いる。The fault path control circuit 24 includes a clock generation circuit 31 and a shift mode setting circuit 32.
【００２９】クロック発生回路３１は、データ収集スイ
ッチ２５または電源異常検出回路２６から障害情報収集
の指示が通知されると、障害パス２０のデータ転送同期
用のクロックを発生させる。シフトモード設定回路３２
は、データ収集スイッチ２５または電源異常検出回路２
６から障害情報収集の指示が通知されると、障害パス２
０により障害情報データを転送するために障害情報レジ
スタ１１、１２、１３の動作モードをシフトモードに設
定する。The clock generation circuit 31 generates a clock for synchronizing data transfer of the faulty path 20 when the fault information collecting instruction is notified from the data collection switch 25 or the power failure detecting circuit 26. Shift mode setting circuit 32
Is the data collection switch 25 or the power supply abnormality detection circuit 2
6 is notified of a failure information collection instruction, the failure path 2
In order to transfer the failure information data by 0, the operation modes of the failure information registers 11, 12, and 13 are set to the shift mode.
【００３０】不揮発性メモリ制御回路２２は、不揮発性
メモリ２３への読み出しおよび書き込み動作を制御する
読み出し／書き込み（Ｒ／Ｗ）制御回路４１と、不揮発
性メモリ２３へアクセスするアドレスを制御するアドレ
ス制御回路４２とから構成され、障害パス２０によって
転送された障害情報データを不揮発性メモリ２３に記録
する。The nonvolatile memory control circuit 22 includes a read / write (R / W) control circuit 41 for controlling read and write operations to the nonvolatile memory 23, and an address control for controlling an address for accessing the nonvolatile memory 23. The failure information data transferred by the failure path 20 is recorded in the nonvolatile memory 23.
【００３１】また、不揮発性メモリ制御回路２２は共通
バス１０とも接続されており、ＣＰＵ１の命令により不
揮発性メモリ２３の保持している障害情報データやその
他の情報データの参照および書き込みを実施する。The nonvolatile memory control circuit 22 is also connected to the common bus 10, and refers to and writes fault information data and other information data held in the nonvolatile memory 23 according to an instruction from the CPU 1.
【００３２】不揮発性メモリ２３は、情報処理装置の構
成情報を記憶するとともに障害情報データを障害情報格
納領域２４に記憶する。The nonvolatile memory 23 stores fault information data in the fault information storage area 24 while storing configuration information of the information processing apparatus.
【００３３】不揮発性メモリ２３は、脱着可能な構成と
なっていて、再起動を行っても障害が復旧しないため当
該情報処理装置では不揮発性メモリ２３の保持している
情報が読み出せない場合でも正常動作している他の情報
処理装置に装着することにより障害情報データ等を読み
出すことができる。The non-volatile memory 23 has a detachable structure, and the failure does not recover even after restarting. Therefore, even if the information held in the non-volatile memory 23 cannot be read by the information processing apparatus, The failure information data and the like can be read out by being attached to another information processing device that is operating normally.
【００３４】次に、本実施形態の障害情報データ収集方
式の動作について図１および図２のタイミングチャート
を参照して詳細に説明する。Next, the operation of the failure information data collection system of the present embodiment will be described in detail with reference to the timing charts of FIGS.
【００３５】情報処理装置に何らかの障害が発生してそ
の障害を復旧することができずに電源３０をオフした場
合、電源異常検出回路２６は電源異常の検出を行いシフ
トモード設定回路３２およびクロック発生回路３１に障
害情報収集の指示を通知する（時刻Ｔ1）。If the power supply 30 is turned off without any recovery from the information processing apparatus and the failure cannot be corrected, the power supply abnormality detection circuit 26 detects the power supply abnormality and performs a shift mode setting circuit 32 and a clock generation. The circuit 31 is notified of an instruction to collect fault information (time T 1 ).
【００３６】ここで、電源３０がオフとされても電源オ
フと同時に電圧が全くなくなるわけではなく、コンデン
サ等にチャージされている電荷によりしばらくの間（数
ｍＳ）は障害パス制御回路２４、不揮発性メモリ制御回
路２２等は動作を行うことができる。この間に以下の様
な動作により障害解析に必要な最低限な情報として障害
情報レジスタ１１、１２、１３に格納された障害情報デ
ータが収集され、不揮発性メモリ２３に書込まれて保持
される。Here, even if the power supply 30 is turned off, the voltage does not completely disappear at the same time as the power supply is turned off. The memory control circuit 22 and the like can operate. During this time, the fault information data stored in the fault information registers 11, 12, and 13 is collected as the minimum information necessary for the fault analysis by the following operation, written into the nonvolatile memory 23, and held.
【００３７】先ず、シフトモード設定回路３２は、電源
異常検出回路２６から障害情報収集の指示が通知される
と、障害パス２０に接続されている障害情報レジスタ１
１、１２、１３をシフトモードに変更する指示を行う。
また、シフトモード設定回路３２は、不揮発性メモリ制
御回路２２に対してもシフトモードに移行することを通
知する。（時刻Ｔ2） クロック発生回路３１では、電源異常検出回路２６から
の障害情報収集指示により、障害パス２０により各障害
情報レジスタ１１、１２、１３のデータ読み出し、転送
を行うためのクロックを生成する。（時刻Ｔ2） 障害情報レジスタ１１、１２、１３は、シフトモード設
定回路３２からのシフトモード移行指示に従い、シフト
レジスタ動作モードに移行するためセット、リセットを
固定に変更し、データ転送中に誤ったデータがセットさ
れないようにする。そして、障害情報レジスタ１１、１
２、１３に格納されたいた障害情報データは、クロック
発生回路３１により生成されたクロックに同期して障害
パス２０を介して不揮発性メモリ制御回路２２へ転送さ
れる。つまり障害パス２０によってそれぞれを接続する
ことにより、障害情報レジスタ１１、１２、１３を一つ
のシフトレジスタとして動作させる。このため、障害情
報レジスタ１１のデータは障害パス２０を介して、障害
情報レジスタ１２、１３、不揮発性メモリ制御回路２２
へとシフトして転送される。同様にして障害情報レジス
タ１２、１３に格納された障害情報データも障害パス２
０を介して不揮発性メモリ制御回路２３に転送される。
図２に示されているＤ１、Ｄ２、Ｄ３、・・は転送され
た障害情報データを示している。First, when the shift mode setting circuit 32 is notified of the fault information collection instruction from the power supply abnormality detecting circuit 26, the shift mode setting circuit 32
An instruction to change 1, 12, and 13 to the shift mode is issued.
Further, the shift mode setting circuit 32 also notifies the nonvolatile memory control circuit 22 of the shift to the shift mode. (Time T 2 ) The clock generation circuit 31 generates a clock for reading and transferring data of each of the failure information registers 11, 12, and 13 by the failure path 20 according to the failure information collection instruction from the power failure detection circuit 26. . (Time T 2 ) In accordance with the shift mode shift instruction from the shift mode setting circuit 32, the fault information registers 11, 12, and 13 change the set and reset to fixed to shift to the shift register operation mode, and make an error during data transfer. Data is not set. Then, the failure information registers 11, 1
The failure information data stored in 2 and 13 is transferred to the nonvolatile memory control circuit 22 via the failure path 20 in synchronization with the clock generated by the clock generation circuit 31. In other words, the fault information registers 11, 12, and 13 are operated as one shift register by connecting them by the fault path 20. For this reason, the data of the fault information register 11 is transferred via the fault path 20 to the fault information registers 12 and 13 and the nonvolatile memory control circuit 22.
Is shifted to and transferred. Similarly, the fault information data stored in the fault information registers 12 and 13 are also stored in the fault path 2.
0 to the nonvolatile memory control circuit 23.
D1, D2, D3,... Shown in FIG. 2 indicate the transferred fault information data.
【００３８】不揮発性メモリ制御回路２２では、障害パ
ス２０を介して転送されてきた障害情報データを順に不
揮発性メモリ２３上の障害データ格納領域２４にＲ／Ｗ
制御回路４１の書込み指示に従って格納していく。格納
時のアドレスは、不揮発性メモリ２３の障害データ格納
領域２４を示すようにアドレス制御回路４２で自動生成
される。In the nonvolatile memory control circuit 22, the failure information data transferred via the failure path 20 is sequentially read / written to the failure data storage area 24 on the nonvolatile memory 23 by the R / W.
The data is stored according to a write instruction from the control circuit 41. The address at the time of storage is automatically generated by the address control circuit 42 so as to indicate the failure data storage area 24 of the nonvolatile memory 23.
【００３９】図２に示されるように、電源３０はオフさ
れたためその出力電圧は徐々に下降しているが、以上の
動作は出力電圧が動作可能電圧を上回っている時刻Ｔ2
〜Ｔ3のデータ収集時間に行われるため、障害情報デー
タは無事に収集される。As shown in FIG. 2, since the power supply 30 is turned off, its output voltage gradually decreases. However, the above operation is performed at time T 2 when the output voltage exceeds the operable voltage.
To be done to the data collection time of ~T 3, fault information data is safely collected.
【００４０】上記では電源３０がオフされたことを電源
異常検出回路２６が検出した場合の動作について説明し
たが、操作者は電源３０をオフする前にデータ収集スイ
ッチ２５を押下することにより障害情報収集指示をクロ
ック発生回路３１、シフトモード設定回路３２に通知す
ることができ、この場合にも同様な動作が行われる。ま
た、通常動作時は、共通バス１０を介してＣＰＵ１から
不揮発性メモリ２３に対するアクセス指示を受け取り、
不揮発性メモリ２３の読み出し、書込みを実行すること
ができ、情報処理装置の構成情報データや障害情報デー
タを参照することができる。In the above description, the operation in the case where the power supply abnormality detection circuit 26 detects that the power supply 30 has been turned off has been described. A collection instruction can be notified to the clock generation circuit 31 and the shift mode setting circuit 32. In this case, the same operation is performed. Also, during normal operation, an access instruction to the nonvolatile memory 23 is received from the CPU 1 via the common bus 10,
Reading and writing of the nonvolatile memory 23 can be executed, and configuration information data and failure information data of the information processing device can be referred to.
【００４１】[0041]
【発明の効果】以上説明したように、本発明は、障害復
旧のため一旦電源をオフにしなければならない場合で
も、障害解析に最小限必要な障害情報データを収集する
ことができるという効果を有する。As described above, the present invention has an effect that even when the power supply has to be turned off once to recover from a fault, the fault information data necessary for the fault analysis can be collected. .
【図１】本発明の一実施形態の障害情報データ収集方式
の構成を示したブロック図である。FIG. 1 is a block diagram showing a configuration of a failure information data collection method according to an embodiment of the present invention.
【図２】図１の障害情報データ収集方式の動作を説明す
るタイミングチャートである。FIG. 2 is a timing chart for explaining the operation of the failure information data collection method of FIG.
１ ＣＰＵ ２ 主記憶装置 ３ Ｉ／Ｏ制御回路 １０ 共通バス １１〜１３ 障害情報レジスタ ２０ 障害パス ２２ 不揮発性メモリ制御回路 ２３ 不揮発性メモリ ２５ データ収集スイッチ ２６ 電源異常検出回路 ３０ 電源 ３１ クロック発生回路 ３２ シフトモード設定回路 ４１ 読み出し／書き込み（Ｒ／Ｗ）制御回路 ４２ アドレス制御回路 DESCRIPTION OF SYMBOLS 1 CPU 2 Main storage device 3 I / O control circuit 10 Common bus 11-13 Fault information register 20 Fault path 22 Non-volatile memory control circuit 23 Non-volatile memory 25 Data collection switch 26 Power supply abnormality detection circuit 30 Power supply 31 Clock generation circuit 32 Shift mode setting circuit 41 Read / write (R / W) control circuit 42 Address control circuit
フロントページの続き (56)参考文献 特開 昭63−265339（ＪＰ，Ａ) 特開 昭63−279333（ＪＰ，Ａ) 特開 平３−204736（ＪＰ，Ａ) 特開 昭63−141142（ＪＰ，Ａ) 特開 平８−202441（ＪＰ，Ａ) 特開 平３−24636（ＪＰ，Ａ) 特開 平１−263738（ＪＰ，Ａ) 特開 平４−153840（ＪＰ，Ａ) 特開 平５−94340（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/22 - 11/34 Continuation of the front page (56) References JP-A-63-265339 (JP, A) JP-A-63-279333 (JP, A) JP-A-3-204736 (JP, A) JP-A-63-141142 (JP, A) JP-A 8-202441 (JP, A) JP-A-3-24636 (JP, A) JP-A 1-263738 (JP, A) JP-A 4-153840 (JP, A) 5-94340 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G06F 11/22-11/34
Claims (4)
られるとともに障害パスによってお互いが接続され、障
害解析に用いるための障害情報データを格納する複数の
障害情報レジスタと、 電源の電圧値を監視し、該電圧値が規定電圧値以下にな
ると障害情報収集を指示する電源異常検出回路と、 障害情報収集の指示が通知されると、前記障害パスのデ
ータ転送同期用のクロックを発生させるクロック発生回
路と、障害情報収集の指示が通知されると、前記各障害
情報レジスタの動作モードをシフトモードに設定するシ
フトモード設定回路とから構成される障害パス制御回路
と、 前記障害情報データを格納するための障害情報記憶領域
を有した不揮発性メモリと、 前記不揮発性メモリの読み込みおよび書き込み動作を制
御する読み出し／書き込み制御回路と、前記不揮発性メ
モリへアクセスするアドレスを制御するアドレス制御回
路とから構成されるとともに前記障害パスにより前記障
害情報レジスタと接続されている不揮発性メモリ制御回
路と、 から構成されている障害情報データ収集方式。1. A plurality of fault information registers provided for each device constituting an information processing device and connected to each other by a fault path to store fault information data used for fault analysis, and a power supply voltage value. A power failure detection circuit for monitoring and instructing to collect fault information when the voltage value becomes equal to or less than a prescribed voltage value; and a clock for generating a clock for synchronizing data transfer of the fault path when notified of the fault information collection command. A fault path control circuit comprising a generating circuit, a shift mode setting circuit for setting an operation mode of each fault information register to a shift mode when notified of a fault information collection instruction, and storing the fault information data. Memory having a failure information storage area for reading, and reading / writing for controlling reading and writing operations of the nonvolatile memory And a non-volatile memory control circuit configured to control an address for accessing the non-volatile memory and connected to the fault information register via the fault path. Failure information data collection method.
害情報データは、障害解析に最小限必要なデータである
請求項１記載の障害情報データ収集方式。2. The fault information data collection method according to claim 1, wherein the fault information data stored in each of the fault information registers is data necessary at least for fault analysis.
害情報データは、障害発生の原因となったエラー情報デ
ータと前記各装置の動作状態を示す動作情報データであ
る請求項１または２記載の障害情報データ収集方式。3. The fault information data stored in each fault information register is error information data causing a fault and operation information data indicating an operation state of each device. Failure information data collection method.
モード設定回路に障害情報収集を指示するためのデータ
収集スイッチをさらに有する請求項１から３のいずれか
１項記載の障害情報データ収集方式。4. The fault information data collection method according to claim 1, further comprising a data collection switch for instructing said clock generation circuit and said shift mode setting circuit to collect fault information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31860597A JP3191282B2 (en) | 1997-11-19 | 1997-11-19 | Failure information data collection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31860597A JP3191282B2 (en) | 1997-11-19 | 1997-11-19 | Failure information data collection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11149392A JPH11149392A (en) | 1999-06-02 |
| JP3191282B2 true JP3191282B2 (en) | 2001-07-23 |
Family
ID=18101012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31860597A Expired - Fee Related JP3191282B2 (en) | 1997-11-19 | 1997-11-19 | Failure information data collection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3191282B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5803325B2 (en) * | 2011-06-24 | 2015-11-04 | トヨタ自動車株式会社 | Cooling blower and cooling system |
-
1997
- 1997-11-19 JP JP31860597A patent/JP3191282B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11149392A (en) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS638835A (en) | Trouble recovery device | |
| JP4523639B2 (en) | Memory error address management by firmware | |
| US20070022316A1 (en) | Use of non-volatile memory to perform rollback function | |
| JP2004086451A (en) | Semiconductor integrated circuit | |
| JPH0950424A (en) | Dump sampling device and dump sampling method | |
| JP3030658B2 (en) | Computer system with power failure countermeasure and method of operation | |
| JP2004046455A (en) | Information processor | |
| JP3191282B2 (en) | Failure information data collection method | |
| WO2010011217A1 (en) | Data storage method, apparatus and system for interrupted write recovery | |
| JP2006318105A (en) | Monitoring system | |
| JP4098400B2 (en) | Semiconductor disk device | |
| JP2000322333A (en) | Automatic saving/automatic restoration system and method for information specific to computer system | |
| JPH0934805A (en) | Semiconductor disk device | |
| KR100922409B1 (en) | Information processing device and memory anomaly monitoring method | |
| JPH11134208A (en) | Computer system, method for collecting fault information of the same and recording medium | |
| JP2017151511A (en) | Information processing device, operation log acquisition method and operation log acquisition program | |
| JPH07319816A (en) | Method for collecting logging information in cpu system | |
| JPH07160597A (en) | Controller for flash memory | |
| JPH11222365A (en) | Elevator control device | |
| JPH01102658A (en) | File write back-up system | |
| JP3340284B2 (en) | Redundant system | |
| JPH08220198A (en) | Battery backup memory unit and backup function testing method | |
| JPH05120153A (en) | Alternate memory control system | |
| JPH06250860A (en) | Data processor | |
| JP2001147840A (en) | Magnetic tape device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |